JP2006310863A - アナログ外部空洞レーザ - Google Patents

Abstract

【課題】特に放送、デジタル同時放送、及びナローキャスト（ＱＡＭ）の応用例における、アナログ、及び（直交振幅変調（ＱＡＭ）のような）半アナログ信号の伝送についてのコストパフォーマンスを改善した直接変調アナログ外部空洞レーザ（ＥＣＬ）の設計、実装、及び製造を提供すること。
【解決手段】チャープ、低相互変調歪み、及び低相対強度雑音（ＲＩＮ）を同時に制御することによる直接変調アナログＥＣＬの設計により、アナログ信号の伝送のための高性能かつ低コストの装置、方法、及び／又はシステムを提供する。
【選択図】図１

Description

本発明は、一般的には、レーザ光源の分野に関するものであり、特に、外部空洞レーザ光源に関するものである。

典型的にはアナログ放送、デジタル同時放送、及び、ケーブルテレビ（ＣＡＴＶ）及びビデオ、データ、及びｖｏｉｃｅ−ｏｖｅｒ−ＩＰ配信のための電気通信ネットワークを使ったナローキャスト（ＱＡＭ−形式）、のために使用されるようなアナログ変調信号の多重チャネルの伝送、を含む多くの応用例において、直接変調分布フィードバック（ＤＦＢ）レーザダイオードは広く使用されている。ＤＦＢレーザダイオード（或いは、言葉の無駄の排除のため、単純に「ＤＦＢ」）の他の応用例は、典型的にはほぼ１３１０ｎｍ（１３１０ナノメートル）の波長における使用のための広く配備された標準単一モードファイバ（ＳＭＦ）を用いる、光ファイバの単一の撚り線によってＲＦ信号が伝送される、光ファイバによる無線周波数（ＲＦ）信号の伝送（「ＲＦ−ｏｖｅｒ−ｆiｂｅｒ」）を含む。ＤＦＢレーザダイオードについての他の応用例も存在し、継続して開発されているので、これらの応用例は、例証としてのものであり、限定ではない。

ＣＡＴＶ及びＲＦ−ｏｖｅｒ−ｆｉｂｅｒの応用例では、重要な部分として、許容できる低レベルのアナログ歪みを生成及び維持するレーザ及び他の構成要素の使用により、１３１０ｎｍの波長において、所望のシステム性能がおおむね実現されている。このようなアナログ歪みは、典型的には、複合二次歪み（ＣＳＯ、又は相互変調歪み二次ＩＭＤ２、又は二次交差点-ＩＰ２）、及び複合三重ビート歪み（ＣＴＢ、又はＩＭＤ３、又はＩＰ３）のような様々な数値パラメータで表現される。典型的には、低歪みＤＦＢレーザと、用いられたＳＭＦにおける１３１０ｎｍでの非常に低い（事実上ゼロ）分散との組み合わせによって、所望の低レベルのアナログ歪みが実現、及び維持される。しかしながら、１５５０ｎｍ付近の波長帯を使って動作するように、ＣＡＴＶシステム、ビデオ及びデータ伝送システム、及びＲＦ−ｏｖｅｒ−ｆｉｂｅｒシステムを構築することによって実現される恩恵の大きな可能性が存在する。その恩恵の可能性は、一部は、（エルビウムドープファイバ増幅器、ＥＤＦＡのような）光増幅手段の可用性、及び波長分割多重（ＷＤＭ）技術を利用できる能力から生じる。しかしながら、ＣＡＴＶ用の１５５０ｎｍネットワークの配備の広い普及、及び無線配信は、直接変調ＤＦＢレーザによって生じたチャ―プを含む幾つかの要因によって妨げられた。チャ―プは、１５５０ｎｍ帯付近の標準ＳＭＦにおけるゼロでない分散、及び典型的なＥＤＦＡにおける利得勾配と悪く相互作用して、例えばＥ．Ｂｅｒｇｍａｎｎ他著，「１．５μｍでの分散誘導複合二次歪み」，ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈ． Ｌｅｔｔ．，Ｖｏｌ．３，Ｎｏ．１，ｐｐ．５９−６１（Ｊａｎ． １９９１）で解説されるように、システム性能を厳しく制限する。

さらに、今のところまだ、より高性能でより低コストな光送信機の要求が満たされないため、新しくかつより効率的な変調方式の配備が遅れていた。例えば、４相位相変調（ＱＰＳＫ）の変調手法は、システムの電気構成要素の必要な帯域幅を増大することなく、システムの伝送のビットレートを２倍にできる可能性がある。また、ＱＰＳＫ変調手法は、同じシステムビットレートにおいて、二値変調で提供可能なスペクトルよりもコンパクトなスペクトルを提供できる可能性がある。しかしながら、ＱＰＳＫ手法を利用することは、現在市販されている典型的なＤＦＢよりも狭い線幅を持つ低コストのレーザ源を、典型的には必要とする。（例えば、Ｓ．Ｎｏｒｉｍａｔｓｕ他著，「外部空洞レーザダイオードを使用した、８Ｇｂ／ｓ ＱＰＳＫ光ホモダイン検出実験」,ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈ. Ｌｅｔｔ．, Ｖｏｌ．４, Ｎｏ．７, ｐｐ.７６５−７６７, Ｊｕｌｙ １９９２を参照。

１５５０ｎｍ帯付近の直接変調ＤＦＢのより広い使用に対する主な障害の中には、高いチャ―プ、及び単独ＤＦＢレーザのかなり高い固有の分散がある。そのような影響は、主に、（i）空間ホールバーニング効果、（ii）漏れ電流、及び（iii）固有非線形応答、の３つの物理現象のため生じる。

１５５０ｎｍ帯付近で動作する直接変調ＤＦＢのもう１つの制約は、約１ＭＨｚのかなり大きい線幅である。そのような線幅は、レーザの相対強度雑音（ＲＩＮ）を制限し、その結果、伝送の搬送波雑音比（ＣＮＲ）を制限する。そのような影響は、高いチャネル装荷のもとで、より長い伝送距離において、伝送性能の制限に繋がる。

これらの問題に対処するために、複数の手法が提案されたが、それらは一般的には、技術面、及び／又はコスト面の欠点を持つ。これらの解決策は、以下のものを含む。（ａ）通常高価で、複雑で、扱いにくく、典型的には各ファイバスパンのカスタマイズを必要とする分散補償器の使用。（ｂ）マッハツェンダ型変調器に結合された外部変調連続波（ＣＷ）ＤＦＢの使用。この組み合わせは、幾つかの状況において、事実上ゼロのチャ―プを示すことができるが、その高コストは、数個の特殊な典型的には小体積の応用例を除く全ての応用例において、この解決策を、設計過多かつ高価すぎるものにする。（ｃ）狭い動作マージン、かなり大きい固有高調波歪み率を減らすための複雑な予歪回路の必要性、及び（かなり低い光出力パワーによる）低い搬送波雑音比（ＣＮＲ）に苦しむ電子吸収変調レーザ（ＥＭＬ）の使用。

上で言及した光送信機解決策の高いコストは、直接変調ＤＦＢの性能を高める多数の手法の開発をもたらす重要な要因であることが判明した。これらの手法は、一般的には、以下の手法のうちの１つ、或いはそれらの組み合わせを含む：（ｉ）二次歪みの劣化を補正する（例えば、米国特許第５，４３６，７４９号、第４，９９２,７５４号、第５,２２７,７３６号を参照せよ）、及び三次歪みを補正する（例えば、米国特許第５,１７２,０６８号）ための電子予歪手法。そのような手法の主な欠点は、費用の追加、及び様々なレベルの歪み補正に対応するための製造におけるカスタマイズの必要性を含む。（ii）それにより、マスターレーザからの光がスレーブレーザ内に注入され、次にその出力がマスターレーザにロックされる、光学注入ロッキング手法。しかしながら、この方法は、その高コスト及び複雑さのため（例えば、Ｈ.Ｓｕｎｇ他著,「半導体レーザの相互変調歪みのファイバ長への依存性、及び光学注入ロッキングによるその低減」,Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ, Ｐａｐｅｒ ＷＥ２ １０, ｐ.１８６−２００ 参照）、非常に限られた商用上の成功しか得られなかった。（ｉｉｉ）それにより、外部光学要素を使ってＤＦＢが光学的に高められる光学線形手法（例えば、米国特許第６,５３８,７８９号参照）。

従って、低アナログ歪みを持つ、及び／又はかなり低コストでも利用可能である分散ブラッグ反射器レーザダイオードの改良の必要性が、この技術分野において存在する。

（本発明の要約）
本発明は、特に放送、デジタル同時放送、及びナローキャスト（ＱＡＭ）の応用例における、アナログ、及び（直交振幅変調（ＱＡＭ）のような）半アナログ信号の伝送についてのコストパフォーマンスを改善した直接変調アナログ外部空洞レーザ（ＥＣＬ）の設計、実装、及び製造に関するものである。

さらに、本発明の幾つかの実施形態は、１５５０の波長範囲におけるアナログ信号の伝送のための高性能かつ低コストの装置、方法、及び／又はシステムを提供する、（ｉ）チャ―プ（大きさが極端に小さいものから大きいものまで）、（ｉｉ）低相互変調歪み（二次及び三次）、及び低相対強度雑音（ＲＩＮ）、を同時に制御することによる直接変調アナログＥＣＬの設計に関するものである。

本発明はさらに、実装設計、及び実装基準（特に、この業界で一般的な１４ピン蝶形実装）に関するものであり、かつそれらを含み、そこでは、外部レーザ空洞が、一体化した高結合レンズ、及び光源（ファブリ‐ぺロ（ＦＰ）チップ）で終端されるファイバブラッグ格子要素を使って実装されており、全てのものが同じ固形基板上に実装される。そのような手法は、アナログ伝送システムにおいて特に有利な、長期間の実装安定性を提供する。

本発明は更に、空洞内のＦＰチップと格子要素との間の結合効率を増大させると同時に、アナログＥＣＬの空洞内の望ましくない反射を減らすための設計、及び方法に関するものであり、かつそれらを含む。

本発明は更に、アナログＥＣＬの空洞内へ結合し戻される反射光の量を減らすための方法に関するものである。空洞内へ結合し戻されることによる反射光エネルギーを抑えることは、伝送システムにおけるアナログＥＣＬの性能に優先する。反射光の高レベルな抑制を実現するための方法は、アナログＥＣＬのピグテールにおけるインライン光アイソレータの内蔵、及び／又は外部空洞の反射面の反射率の適当な設計を含む。

本発明は更に、反射外部反射要素を正確に設計することによる、及びＥＣＬの適当な温度制御による、アナログＥＣＬにおけるいわゆる歪みくぼみの強化、及び使用に関するものである。

本発明は更に、充分に低減されない場合にはファイバ内に入射することのできる光パワーの量をひどく制限し得る誘導ブリルアン散乱（ＳＢＳ）を抑制するための、空洞内及び空洞外の両方の方法の設計、及び実装に関するものである。

本発明は更に、アナログＥＣＬの望ましい歪み、チャ―プ、及びＲＩＮ特性を犠牲にすることなく、アナログＥＣＬの出力パワーの放射波長を調整、及び安定させて、高密度波長多重（ＤＷＤＭ）システムにおける業界標準内にするための手法の設計、及び実装に関するものである。

本発明はさらに、いわゆる周波数チルトを減らすための方法に関するものであり、それは、ファイバ内に入射されるより高周波数のチャネルに影響を及ぼす、より高レベルのリンク前、及びリンク後の歪みにより明らかとなる。

本発明は更に、既知の予歪の首尾よい組み込み、及び電子歪み補償（ＥＤＣ）技術を可能にして、これらのアナログＥＣＬを利用した送信機の歪み、及び到達性能をさらに改善するように、アナログＥＣＬを設計するための方法に関するものである。

本発明は更に、（コーニング ＳＭＦ−２８のような）標準非分散シフト単一モードファイバ、分散シフト単一モードファイバ、偏光維持単一モードファイバ、及び分布及びステップ屈折率マルチモードファイバを含む様々な光ファイバの芯の内側に作られるブラッグ格子を使用して、アナログＥＣＬを製造するための方法に関するものである。

以下で詳細に説明するように、当業者には明らかなこれら、及び他の利点が、本発明の様々な実施形態により実現される。

本出願の図面は拡大縮小されるものではなく、図面内、及び図面間の構成要素の相対的なサイズ及び縮尺の描写は概略であり、これもまた拡大縮小されるものではない。

理解を促すため、可能な場合には、図面に共通な同一の要素を指定するために、同一の参照番号を使用した。

以下の図面と組合せて、以下の詳細な説明を考えることにより、本発明の手法を容易に理解することができる。

（本発明の詳細な説明）
以下の説明を熟考した後、当業者は、外部空洞レーザ（ＥＣＬ）、特にアナログＥＣＬの設計、製造、実装、及び／又は使用のために、本発明の教示を容易に利用できることが、明らかにわかるであろう。

本出願で説明した技術は、アナログ、及びＣＡＴＶファイバ光通信システムでの使用のために、ＥＣＬの性能を設計、実装、及び改善するための手法を含むアナログ外部空洞レーザに関するものである。本出願で説明したシステム、手法、処理、装置、及び材料は、同様に他の場においても応用例を見出すことができるので、この場の応用例は、例としてのものであり、限定ではない。本出願で説明したアナログＥＣＬは、アナログ光伝送において、他の装置及びシステムとくらべて重大な利点を提供する直接変調レーザ源である。これらの利点は、より低コストで、かつ改善された設計マージンでの、（例えば）歪み、及びチャ―プの点でより高い性能を含む。

典型的なＥＣＬは、典型的には高反射（ＨＲ）フィルム２０２でコーティングされる一つの高反射面、及びレーザダイオードで作られる光に対して透過であるが、典型的には反射防止（ＡＲ）膜２０１でコーティングされる反対側の面を持つレーザダイオードチップ２００を含む。オプティカルフィードバック要素１０３と組合せて、光伝達機能Ｆ（λ）は、図１で示すように形成される。光伝達機能Ｆ（λ）は通常、時々ブラッグ格子と呼ばれる格子であり、ミラー及びフィルタの両方として効果的に振る舞い、それへの幾らかの入射光１０４をレーザダイオードチップ２００に反射し返し、それと同時に、他の部分の光１０５を伝送して、レーザの出力を生み出す。ＥＣＬによって作り出されたレーザ光は、レーザダイオードの高反射（ＨＲ）側２０２（すなわち、ＡＲ膜と反対側）と格子１０３との間を行ったり来たりして反射し、それによりレーザ空洞を形成する。

幾つかの実施形態に従って、本発明は、図２(ａ)で示す２０３として描かれる、光ファイバの内側に格子が作られる（従って、ファイバブラッグ格子（ＦＢＧ）としばしば呼ばれる）外部空洞レーザ（ＥＣＬ）を含む。他の実施形態では、図２(ｂ)の２０３で示すように、平面光波回路（ＰＬＣ）上の平面導波管の内側に格子を作ることができる。さらに他のＥＣＬ実施形態では、光伝達機能が、ガラス、半導体、又は他の材料で構築されたバルク格子、音響光学フィルタ、エタロン型厚又は薄フィルムフィルタを備えることができる。他の実施形態では、（リン化インジウム ＩｎＰのような）半導体材料で、格子を作ることができる。更なるＥＣＬ実施形態は、手法の中でも特に、（例えば、微小電子機械システム（ＭＥＭＳ）を使った）格子の空間移動、或いは音響光学ベースの光伝達機能を調整するためのＲＦ信号の付加、或いは薄又は厚フィルムベースの可変光学フィルタを調整するための応力の付加、或いは半導体チップ内又は上に書き込まれた可変格子の使用のような手法を使って、光伝達機能を調整することのできる可変格子の使用を含む。そのような実施形態は、光生成チップと外部反射面との間に、ビーム整形要素を含むことができるが、含む必要もない。

本出願で説明されるアナログＥＣＬは、典型的には、反射要素としてファイバブラッグ格子（ＦＢＧ）を用いる外部空洞に関して説明される。しかしながら、当業者には明らかなように、本出願で説明する手法は、他の反射要素を使用した外部空洞に関しても容易に利用することができるので、これは例証としてのものであり、限定としてのものではない。

レーザ源モジュールは、レーザモジュールが広範囲の周辺温度（例えば、−２０℃〜＋７５℃）を条件とし得る実用的な通信システム（又は他の応用例）における使用のために、典型的には指定される。動作波長は、典型的には温度の影響を受けやすい関数であるので、モジュールパッケージ内に温度検出及び温度制御装置を提供して、モジュールパッケージ環境内でより狭い範囲の動作温度（例えば、約１５〜３５℃）を維持することは、既知の従来手法である。広く使用される冷却装置は、熱電子冷却素子（ＴＥＣ）である。

本発明の実施形態は、幾つかの基準に従って有利に設計、及び構築されたアナログ外部空洞レーザを含む。そのような基準の開発及び使用は、本発明の側面を含む。結果として生じるアナログＥＣＬは、典型的な従来技術の装置と比較して、幾つかの有利な点を実現する。

ＥＣＬの実装は、ＥＣＬシステム全体の重要な構成要素である。本発明の幾つかの実施形態は、ＥＣＬ実装のための設計基準を含む。限定ではなく例証として、本出願で説明する実施形態は、ＦＢＧを含むファイバの先端に組み込まれたレンズを含むＦＢＧベースのアナログＥＣＬに関するものである。

本発明の幾つかの実施形態に従うアナログＥＣＬは、ファブリ‐ぺロ（ＦＰ）利得要素（或いは、レーザダイオードチップ，２００）、外部空洞設計、及び格子を含む光学構成要素とレーザダイオードチップとの間の適切なギャップ調整、の好ましい選択の組合せを含み、このギャップ調整は光学的結合に影響を及ぼす。回折損、及び有利な離調装荷条件もまた、本発明の幾つかの実施形態に従うＥＣＬ設計において考慮される。一般的には、ＦＰチップの性能によって、或いは特定の振幅及び位相特性を持つ外部空洞設計によって、ＣＳＯ歪みの有利なレベルを特定することができる。従って、本発明の幾つかの実施形態に従って編み出され、かつ使用される設計基準は、典型的には、ＦＰチップに関する特定の制約を含む。

設計及び実装の基準は、実験、及び３００（図３）内のコンピュータモデルの両方に基づいて、本発明の幾つかの実施形態に従って編み出されて、実装感度、及び格子３０１を含む構成要素へのＦＰチップの結合、に対処するものである。典型的な基準は、以下を含む。

有利なことに、ファブリ‐ぺロ利得要素は、ほぼ３００μｍからほぼ６００μｍの間という、有効長（図３のＬａ）に関する制約を提供する。（μｍ ＝ マイクロメートル ＝ １０^-6メートル）

ＦＰチップの長さ、Ｌａについての下限は、主に、ＥＣＬの光出力パワー対レーザの注入電流のプロット（通常、Ｌ−Ｉ曲線と呼ばれる）の線形性、及び対象の周波数範囲（例えば、ＣＡＴＶ及びＲＦ−ｏｖｅｒ−ｆｉｂｅｒの応用例では、ほぼ１０〜３，０００ＭＨｚまでの範囲）におけるファブリ‐ぺロチップの断熱チャ―プ応答によって、特定される。断熱チャ―プ応答は、典型的には１／Ｌａの関数であるので、この関係は追跡されやすい。Ｌａの上限は、主に、ＦＰチップ長と直接関係付けられるモードホップ間の温度幅によって、必然的に決まる。

モードホップ間の温度幅は、ＦＰチップの長さ、及びより重要ではないものとして、利得チップに対する格子要素の相対位置、を含む多くの要因に依存する。ＥＣＬのＴＥＣの温度が変化するにつれて、図４に示すようなほぼ階段状増加な方法での、線形領域の後急に生じるＥＣＬ放射波長の増加により、モードホップが明らかになる。モードホップ領域はヒステリシス効果を示し、それにより、温度が上方に掃引されるか、或いは下方に掃引されるかに依って、波長対ＴＥＣの温度の異なる軌跡が得られる。例えば、約５００μｍの有効長を持つＩｎＧａＡｓＰ／ＩｎＰ ＦＰチップで構築されたＦＢＧベースのＥＣＬは、図４に示すように、モードホップ間の約８℃の温度間隔を示す。モードホップ領域において、或いはモードホップ領域の近くでＥＣＬを作動させることは、アナログＥＣＬの出力の潜在的な不安定性のため、典型的には不利である。約１℃又はそれ以上の、モードホップの位置から温度動作点の「安全マージン」の隔たりを含むことが、賢明である。従って、５００μｍチップ長を持つＥＣＬアナログ実装における利用可能な間隔／マージンは、５〜６℃まで下げられ、より長いチップの場合、さらにもっと小さいマージンまで下げられる。それゆえ、モードホップ間の少なくとも数℃の動作温度ウィンドウを可能にするように、利得要素チップの長さ、及び空洞全体の長さを選択することが、本発明の幾つかの実施形態の側面である。

ファブリ‐ぺロ利得要素チップ上の高反射（後ろファセット）コーティングは、典型的には約７５〜９５％以上の反射率を持ち、ＡＲコーティング（前ファセット）は約０．０５％以下の反射率を持つ。本発明の幾つかの実施形態は、導波管が、利得要素チップの前ファセットからある角度で（典型的には約６〜１０度）配置され、それにより、前ファセットにおけるＡＲコーティングの仕様を緩和する。

ＡＲコーティングに関する制約は、典型的には、所望の歪みのレベル、及び利用可能な温度マージンによって必然的に決まり、それはＡＲコーティングの大きさに依る。５００μｍチップの場合のモードホップ間の温度隔離はたったの約８℃であり、かつ、約０．０５％以下のＡＲでは、モードホップの領域の温度幅は非常に小さく、ほぼ０．１５〜０．２℃である。例えば、＞０．０７％というように、ＡＲコーティングが充分高品質でない場合には、モードホップ領域の温度幅は約０．５〜０．７℃まで増大し、これは、一部はヒステリシス領域内のレイジングモード間の競合の増大によって生じる。ＥＣＬの温度を、安定領域からモード領域全体を通して走査するにつれて、ＥＣＬのモード挙動は、典型的には、容認しがたく低いサイドモード抑圧比（ＳＭＳＲ）を持つ単一モードから、図５に示すようなマルチスペクトルモードへ変化する。ＡＲコーティングが約０．０５％以下の反射率である時、約３５ｄＢより大きいＳＭＳＲでの単一モード動作は、モードホップの境界から±０．２度内に到達することができるであろう。

外部空洞の設計は、典型的には、高性能ＦＰ、特に低い漏れ電流、高い傾斜効率、（約４以下の）小さいアルファ（α）係数、及び小規模の断熱チャ―プ、を必要とする。低い漏れ電流を持つ高効率ＦＰチップの表れの１つは、その閾値とくらべて高いバイアス電流で測定される差分抵抗の非常に小さい変化である。ＦＰチップについての更なる要求は、アナログＥＣＬは典型的にはチップと外部空洞の反射要素との間の高い光結合効率を必要とする、という事実から生じる。それゆえ、（例えば、約１．２以下のビーム楕円率を持つ）対称遠視野ビーム特性を持つ埋め込みヘテロ構造（ＢＨ）の形式を使用することが、有利である。このような遠視野ビーム特性は、（例えば、約５６〜７０％の）高い結合効率を持つＦＢＧベースのアナログＥＣＬにおけるファイバ内蔵型レンズの使用を可能にする。

本出願で列挙されたもののようなパラメータは、典型的には、有利な量の利用可能なパワーを持つＥＣＬの実際的な実装を可能にする。

本発明の幾つかの実施形態の更なる側面は、ＦＰチップの利得ピークに対応する波長において約４以下の線幅拡張係数（α-係数）を持つ空洞設計によって、低歪みアナログＥＣＬを実現することに関するものである。

利得ピークにおけるＦＰチャープに関連するα-係数の大きさの制限に加えて、本発明の幾つかの実施形態に従うアナログＥＣＬの歪み性能は、いわゆる青色離調の恩恵を受ける。青色離調は、ＦＰチップの利得ピークの低い方の波長の端（青色側）からＥＣＬレイジング波長の間のオフセットの量である。青色離調は、波長に伴うα-係数の減少につながり、これは、アナログＥＣＬにおいてより低い歪みを実現するために有利である。青色離調の典型的な量は、利得ピークから約２０〜５０ｎｍの範囲内である。ＦＰ利得のピークにおけるレイジングによる競合を抑制するために、高性能ＡＲコーティングを使用することが典型的には必須であり、典型的なＡＲコーティングは約０．０５％以下である。

歪みのレベルを下げるために、外部空洞の設計は、コーティングされた（ＨＲ／ＡＲ）ＦＰチップからの光信号をＱの高い共振器に結合させることを避けるべきである。すなわち、格子の反射率（Ｒ）を約２５％以下に保つことは、典型的には、好ましい空洞設計につながる。

同時に、例えばＲ〜５％というように、格子反射率が非常に小さくなる場合には、モード競合が増加するので、空洞は典型的には不安定になり、そのような空洞の実装は極端に難しくなる。従って、Ｒの望ましい範囲は、だいたい５％＜Ｒ＜２５％である。

ＦＢＧベースＥＣＬの場合の単一モードファイバ、又はＰＬＣベースＥＣＬの場合の平面導波管、又は外部空洞を構成するＦＰチップ、結合光学部品、及び外部共振器の何らかの組合せのような、コーティングされた（ＨＲ／ＡＲ）ＦＰチップからの光の格子要素内への結合効率（Ｃ）を増大し、最大化するように努めることは、有利である。ＦＰチップを出る光ビームの品質を高めることにより、及び図１に示すような結合光学部品の適切な設計により、結合効率を最大化することに取り組むことができる。

最小結合パワーについてのおおよその下限は、典型的には、アナログレーザにおいて利用可能なパワーについての制約（典型的には、＞７ｄＢｍ）、及び結合効率Ｃについて本出願で説明した基準、の２つの要素によって必然的に決まり、これは、実効ＥＣＬ「前ファセット」反射率 Ｒ_eff＝Ｃ²＊Ｒ_max をもたらす。（典型的な実際の実装における）Ｃ〜０．７、及びＲ＝１５％である場合には、弱い空洞、及び高いＦＰモード競合を示す Ｒ_eff＝７．４％である。これらの考察はまた、我々を、ＡＲコーティングの反射率最小化についての特定の条件を引き出すように導く。結合効率に関する上側の制約（Ｃｍａｘ）は、結合光学部品の実用性、及びその配列に対する感度によって、必然的に決まる。

内蔵レンズの設計は、ＥＣＬ実装における機械的、及び離調装荷安定性を提供する重要な実施形態である。

本発明の幾つかの実施形態に従って、外部空洞（外部ＦＢＧ、又はＰＬＣ基板上の格子）の設計もまた、有利なことに、特定の基準に従う。単一モード動作で、ＳＭＳＲ＞３５ｄＢという基準は、これらの中にある。

他の基準は、モード間隔Δλｓｐ（レイジングの閾値に近い、ＥＣＬバイアス電流 ＝ Ｉｂｉａｓ − Ｉｔｈ の時の冷却空洞）対ブラッグ格子の帯域幅（ＢＷ）との比率が、有利なことに０．５＜Δλｓｐ／ＢＷ＜１．３の範囲内であるということを含む。

本出願で説明したような基準は、主モードと副モードとの間の高レベルの区別を作り出す（すなわち、ＳＭＳＲ＞３５ｄＢで単一モード動作を生成する）ことにより、モード競合を避ける傾向がある。同時に、このような基準は、アナログＥＣＬ空洞の組み立ての間、実質的な最適化パラメータとして使用することができる。

ＥＣＬ空洞の受動長（図３におけるＬｐ）とＥＣＬ格子のいわゆる実効長Ｌｅｆｆとの間の関係は、その応用例に依って外部空洞のチャープを効果的に調整することを可能にする。いわゆる弱格子（約１５％以下のＲ）におけるＬｅｆｆは、格子帯域幅、及び反射率特性の関数である。

外部ＦＢＧ、又はＰＬＣプラットフォーム上のブラッグ格子の両方において、格子のサイドローブ抑制（ＳＬＳ）は、モードホップ温度Ｔｈから１℃の温度間隔内でＥＣＬ＞３５ｄＢのＳＭＳＲを提供するために、有利なことに約１５ｄＢを超える。

本発明の幾つかの実施形態に従うＦＢＧ設計の一例は、実際的な実装としてのアポダイゼーションされた格子である。チャープ要件に関する基準は、さらに、アナログＥＣＬの設計者に、受動長とＥＣＬ実効長との間の特定の関係の選択を可能にする。

本発明の更なる側面は、直接アナログ変調の下で二次及び／又は三次歪みを減らすと同時に、所望のチャープレベルを実現するための、ＥＣＬにおける離調装荷の利用及びカスタマイズに関するものである。本発明の幾つかの実施形態に従うＥＣＬ設計では、離調装荷パラメータＸ_DL＝（λ-λ_P）／ＢＷ（ここで、λ_Pは格子特性のピーク波長であり、λはＥＣＬのレイジング波長である）が、ＥＣＬ歪み（二次,ＣＳＯ、及び三次,ＣＴＢの両方）の仕組みにおいて重要な役割を果たす。ＥＣＬの外部空洞の組み立てにおいて、このようなパラメータは、典型的には、ＦＰチップのＡＲコーティングされたファセットと格子の実効反射面との間のギャップの感度の良い関数である。

歪みの仕組みのモデル化及び解析、及び実際の実験は、本質的に光学要素の如何なる形式の反射特性Ｆ（λ）においても、傾斜効率（図６に示すようなＬ−Ｉ曲線の一次微分である）のバイアス電流への依存性に対する一意のサインが得られることを示しており、それは、モードホップ位置間の温度範囲全体にわたって最小歪みを提供する。このようなサインは、ＥＣＬの閾値電流、及び格子の実効反射率は離調装荷効果に依存するという事実に帰するものであり、それは、バイアス電流、及び温度とともに変化する。歪みの減少を実現するために、特定の離調装荷条件を有利に用い、この離調装荷条件は、傾斜効率曲線の特定のサイン形状を与える。閾値電流付近で効率曲線の傾斜がピークに達する時、歪みの減少、及び実質的な最小歪みが典型的には実現され、次に、バイアス電流が増加するにつれて減少して、実質的にターゲットの光出力パワーにおいて最小値に達し、次に再び増加する。本発明の幾つかの実施形態の一側面は、アナログＥＣＬの設計、構成、及び組み立てにおける、そのようなサインの使用に関するものである。

傾斜効率曲線のこのサインは、典型的には、離調装荷に影響されやすい。従って、環境の変化全体にわたって、ＥＣＬの機械的安定性を確実にするために、有利なことに、図７に示すように、チップ、及びＦＢＧベースのＥＣＬの格子が同じ基板上に組み立てられる。

本発明の幾つかの実施形態の一側面は、外部空洞を配置している間に、アナログＥＣＬの組み立て処理の一部として、二次歪み（ＣＳＯ、又はＩＭＤ２、又はＩＰ２）を能動的に測定及び監視することに関するものである。所望のレベルの歪みが実現された時、オプティカルフィードバック要素（Ｆ（λ））が所定の位置に固定される。例えば、ＦＢＧベースのＥＣＬの場合、ＦＢＧが配置され、そして図７に示すように、取り付け点を使って所定の位置に固定される。この手法は、典型的には、製造収益の改善、及びＥＣＬデバイスごとの均一性の改善という結果になる。さらに、組み立ての間、歪み及び／又はチャープを監視することは、必要な場合には、デバイスの低コストのカスタマイズを可能にする。

二次歪みに関して、アナログＥＣＬは、全ての搬送周波数において二次及び三次歪みが小さいＥＣＬ動作温度の領域から構成される一意の特性を持つ。この特性は、「片側蝶形歪み特性」（ＯＳＢＤＰ）、又は「歪みくぼみ」と呼ばれる。この歪みくぼみは、典型的にはほぼ１〜２℃のΔＴの狭い温度範囲内で生じ、通常、図８に示すように、モードホップ位置の近くで生じる。本発明の幾つかの実施形態に従うアナログＥＣＬは、典型的には、ＤＦＢよりもかなり低いチャープにおいてではあるが、如何なる動作温度においても、ＤＦＢのＣＳＯ性能によって提供されるものに匹敵する、或いはそれよりも良いＣＳＯを持つ。これは、アナログＥＣＬレーザを、ブロードバンド及びナローバンドのアナログ応用例（特に、ＣＡＴＶ、ＱＡＭ、ＲＦ−ｏｖｅｒ−ｆiｂｅｒ）において非常に魅力的なものとし、伝送距離の著しい増大、及びｆiｂｅｒ−ｔｏ−ｈｏｍｅ／ｐｒｅｍｉｓｅｓ（ＦＴＴＨ／Ｐ）のような応用例の拡張という結果になるであろう。

本発明の幾つかの実施形態の更なる側面は、所望の歪み性能において、改善されて実質的に最適なチャープレベルを提供するような方法で、チャープを調整し、最適化することに関するものであり、ここで、チャープは、ＳＢＳを抑えるのに充分高いが、伝送されるアナログ信号の最大到達距離を制限するほど大きすぎることはない。低チャープは、典型的な光ファイバにおける非線形効果と相互作用して、ＳＢＳ、及びいわゆる二重ローリー散乱（干渉雑音）をリンク性能の制限要因にするので、低レベルの歪みを持つＥＣＬを有することは、アナログファイバリンク上での充分な信号性能を、自動的に保証するものではない。さらに、ＤＦＢ及び外部変調源について編み出された、ＲＦディザ法を使用したＳＢＳ抑制の既存の方法は、ＥＣＬベースの送信機においてＳＢＳを抑制するのに不充分であろう。ＥＣＬベースの送信機を用いてＳＢＳ問題に対処するための一手法は、低歪みを維持すると同時に、チャープレベルを増大することである。低歪み、及び低ＲＩＮを維持すると同時に、かなり高いチャープのアナログＥＣＬを実現するのに適した一実施形態は、図３の受動部Ｌｐを減らすことにより、空洞長を短くするものである。

図９（実験結果）、及び図１０（シミュレートしたコンピュータモデルの結果）は、適切に選択された温度においてＥＣＬを動作させることにより、低歪み（２次及び３次の両方）を維持すると同時に、特定のレベルのチャープを選択することのできる、アナログＥＣＬの２つの異なる設計を示している。本発明はまた、（i）可変チャープ、及び（ii）増大されたレベルのチャープを持つアナログＥＣＬを利用し、設計することに関するものでもある。可変チャープは、ユーザが、その応用例においてより適切なチャープレベルにチャープレベルを「調整する」ことを可能にする。低歪みを維持すると同時に、アナログＥＣＬにおいてかなり高いチャープ（＞３５ＭＨｚ／ｍＡ）を実現するために、（ＦＢＧ、ＰＣＬベースのＥＣＬにおける導波管格子、バルク格子、音響光学ベースの格子を含むが、それらに限定されない）ＥＣＬの格子要素を、以下のガイドラインのうちの１つに従って設計する。（i）チャープされた格子であるように設計する（ｉｉ）図１１に示すような「屈曲」スペクトル特性と呼ばれるスペクトル特性を持つ格子であるように設計する（ｉｉｉ）応力によって作り出された傾斜のような、外部手段によってチャープがもたらされたスペクトル特性を持つ格子であるように設計する。

かなり高いレベルのチャープの代わりに、或いはそれに加えて、電子ディザリング手法もまた、ＥＣＬで使用することができる。１つの手法は、アナログＥＣＬ入力三角形状パルス、或いはかなり高周波数におけるトーンのセットに該当するものであり、それにより、チャープ全体が主に過渡成分によって支配される。

本発明の幾つかの実施形態の更なる側面は、ＦＢＧベースのアナログＥＣＬに関するものであり、それにより、直接アナログ変調におけるＥＣＬの性能を改善する、及び／又は波長分割多重（ＷＤＭ）システムについての標準化体によって指定される格子上にあるように放射波長を調整するために、ＦＢＧは組み立てられ、機械応力の下で（張力、或いは圧縮のいずれかの下で）所定の位置に固定される。ＦＢＧに加えられた機械応力を使用して、アナログＥＣＬの歪み、チャープ、及び／又は放射波長を調整する。例として、図７では、ＦＢＧ部が、（はんだ付け、レーザ溶接、又はエポキシ樹脂により生じる接合のような）２つの取り付け接合個所を使用することにより、制御された応力の下で保持される。

本発明の幾つかの実施形態の更なる側面は、波長分割多重（ＷＤＭ）システムにおいてＥＣＬを使用して、それにより、各々が異なる情報を運搬する、様々な波長における複数の独立した光ビームを光ファイバの１本の撚り線内に入射できるように、それらの放射波長を、業界標準ＩＴＵ波長格子を中心とするような、或いはそれに固定させるような、或いはそれに近接させるようなアナログＥＣＬの設計、及び実装に関するものである。本出願で説明したような典型的なアナログＥＣＬの格子要素を、チャープ及び歪みの改善のためのＥＣＬのＴＥＣの温度の適切な調整の後、ＥＣＬの放射波長がＩＴＵ波長格子の許容範囲内にとどまるようなピーク波長を持つように、設計することができる。

本発明の更なる側面は、モノリシック及び／又はハイブリッド集積を使った、アナログＥＣＬのアレイの設計及び実装に関するものである。アレイ内の各ＥＣＬ要素は、所定の波長で放射し、独立して調整することができる。アレイ内の要素は、同じ温度コントローラを共有することができるが、その必要もない。そのようなアナログＥＣＬアレイの典型的な実施形態を、図１２に示す。そのようなＥＣＬアレイを実装することについての例は、ＰＬＣ上の導波管アレイ内のＦＢＧアレイ又は格子の使用を含む。アレイからの多波長出力は、図２(ｂ)の光合波器を通過する。

本発明の幾つかの実施形態の更なる側面は、それにより、偏光面維持ファイバ（ＰＭＦ）の内側にＦＢＧが作成される、ＦＢＧベースのアナログＥＣＬに関するものである。そのような実施形態は、標準単一モードファイバで作られたＥＣＬよりも低い雑音を持つ直接アナログ変調ＥＣＬ、という結果になる。さらに、ＰＭＦで作られたＥＣＬを、外部変調アナログ送信機における高品質低雑音ＣＷレーザ源として使用することができる。偏光の制御に加えて、ＰＭＦで作られたＥＣＬは、狭い線幅、低い相対強度雑音（ＲＩＮ）、及び高い光出力パワーを同時に提供し、次に、それらを外部変調手段内で結合することができる。

本発明の幾つかの実施形態の更なる側面は、アナログシステムにおいてＳＢＳを抑えるために従来技術で広く使用されたような、（ニオブ酸リチウム変調器のような）位相変調器と接続されるＰＭＦファイバピグテールの内側のブラッグ格子を使って製造された直接アナログ変調ＥＣＬに関するものである。これを図１３に示す。

本発明はさらに、実装設計及び実装基準（特に、業界で一般的な１４ピン蝶形実装）に関するものであり、かつそれらを含み、外部レーザ空洞は、一体化した高結合レンズ及び光源で終端されるファイバブラッグ格子要素を使って実装され（ファブリ‐ぺロ（ＦＰ）チップ）、図７に示すように全てが同じ固形基板上に実装される。そのような手法は、アナログ伝送システムにおいて特に有利である、長期間の実装安定性を提供する。

本発明はさらに、アナログＥＣＬの空洞内の不要な反射性を減らすと同時に、ＦＰチップと格子要素との間の空洞内での結合効率を増大させるための設計及び方法に関するものであり、かつそれらを含む。ＦＢＧベースのアナログＥＣＬについての一実施形態は、格子を含むファイバの端に製造されたマイクロレンズの使用である。そのようなファイバレンズの実施形態は、テーパ半球形状レンズ、及び双曲形状レンズを含む。

本発明はさらに、アナログＥＣＬの空洞内で結合し戻される反射光の量を減らすための方法に関するものである。空洞内で結合し戻されることによる反射光エネルギーを抑えることは、伝送システムにおけるアナログＥＣＬの性能に優先する。反射光の高レベルの抑制を実現するためのそのような方法は、図１４に示すような、ピグテール内のインラインオプティカルアイソレータの組み込みを含む。

本発明はさらに、反射外部反射要素の適当な設計、及びＥＣＬの温度制御による、アナログＥＣＬにおける歪みくぼみの増大、及び使用に関するものである。

本発明はさらに、充分に抑制されない場合には、ファイバ内に入射することのできる光パワーの量をひどく制限し得る誘導ブリルアン散乱（ＳＢＳ）を抑制するための共振器内の方法の設計、及び実装に関するものである。アナログＥＣＬにおける共振器内のＳＢＳ抑制は、空洞の内側の光の実効光路長を調節することに基づいている。アナログＥＣＬにおける共振器内のＳＢＳ抑制の幾つかの実施形態は、（ｉ）変調電気信号を圧電変換器、又は（ＦＢＧのような）反射要素に隣接して、或いは反射要素上に置かれた静電要素に加えること、（ｉｉ）外部空洞の反射要素の位置を調整すること、（ｉｉｉ）アナログＥＣＬの利得要素チップ上でディザリング電気信号を重畳すること、を含む。

本アナログＥＣＬはさらに、ファイバ内に入射するより高い周波数チャネルに影響を及ぼすより高レベルのリンク前、及びリンク後の歪みにより明らかとなる、いわゆる周波数チルトを減らすための方法に関するものである。アナログＥＣＬの歪み全体、及び周波数チルトの両方を改善するための方法は、外部空洞内の反射要素として使用される格子要素の分散性を減らすものである。格子ベースＥＣＬについての本発明の実施形態は、一又はそれ以上の以下の手法のうちの１つ、或いはそれらの組合せの使用を含む。（ｉ）図１５に示す実験データからわかるように、かなり大きい帯域幅を持つ格子（例えば、半値全幅（ＦＷＨＭ）において、約２２０〜４５０ｐｍ（ここで、ｐｍ＝ピコメートル＝１０^-12メートル）の範囲の光学特性帯域幅を持つＦＢＧ）を設計する、（ｉｉ）外部空洞の反射要素として、アポダイゼーションされていない格子を使用する、（ｉｉｉ）図１６に示す実験データで示されるような、格子内の分散効果を取り消すように適当な傾斜方向でチャープされたＦＢＧを使用する。

本発明はさらに、予歪、及び従来技術において広く説明される電子分散補償（ＥＤＣ）技術の首尾よい組み込みを可能にするように、アナログＥＣＬの設計を改善して、さらに、これらのアナログＥＣＬを利用する送信機の歪み及び到達性能を改善するための方法に関するものである。

本発明は更に、（コーニング ＳＭＦ−２８のような）標準非分散シフト単一モードファイバ、分散シフト単一モードファイバ、偏光維持単一モードファイバ、及び、分布及びステップ屈折率マルチモードファイバを含む様々な光ファイバの芯の内側に作られたブラッグ格子を使って、アナログＥＣＬを構築するための方法に関するものである。

本発明はさらに、アナログＥＣＬから放射される出力ビームからの自然放出雑音の量を減らすことに関するものである。特に、縦続接続された光増幅器がリンク内に存在する時、自然放出を抑制することは、伝送の性能を改善する。一実施形態は、アナログＥＣＬピグテール内で、（薄膜フィルタのような）インライン光フィルタを添え継ぐことを含む。もう１つの実施形態は、図１７に示すような、アナログＥＣＬのピグテール内で使用されるアイソレータ内に、光学フィルタを組み込むものである。

本発明の幾つかの実施形態の更なる側面は、それにより放射波長が１３１０ｎｍの波長範囲となる、（ＦＢＧ、ＰＬＣ導波管内の格子、バルク格子、及び音響光学格子に基づくＥＣＬを含むが、それらに限定されない）直接アナログ変調ＥＣＬに関するものである。直接アナログ変調１３１０ｎｍＥＣＬは、分散シフトファイバ、及び標準非分散シフトファイバ、の両方の伝送媒体の場合において恩恵をもたらす。分散シフトファイバの場合、ＥＣＬの低チャープ特性は、レーザチャープのファイバ内のゼロでない分散との相互作用を減らすことにより、到達能力を改善させ、リンク歪みを下げる。これは、標準ＳＭＦにおいて１５５０ｎｍＥＣＬを使用するときに得られる利点と同様である。

標準（非分散シフト）単一モードファイバにおける１３１０ｎｍの波長範囲において、図１８に示すように、ファイバ分散は実質上ゼロである。従って，レーザ内のチャープは、許容可能であるだけでなく、高レベルの入射パワーにおいてファイバによってもたらされる非線形効果を減らすために望ましいものでもある。直接アナログ変調ＥＣＬは、固有歪み性能の改善を提供するが、（電気的、及び機械的手法を含むが、それらに限定されない）ディザ法は、高い光パワーがＳＭＦ内に入射した時の、低チャープ（誘導ブリルアン散乱―ＳＢＳ、及びレイリー後方散乱）のアナログ伝送への影響を打ち消すために、典型的には必須である。

１３１０ｎｍにおけるファイバ内の非線形効果を減らすための更なる方法は、ＳＭＦのゼロ又はゼロに近い分散点からシフトされた波長で放射するように、直接アナログ変調ＥＣＬを設計することである（図１８参照）。言い換えると、ＥＣＬの放射波長は、１３２０〜１３５０ｎｍの範囲内、或いはウォータピークより後（すなわち、＞１３９０ｎｍ）となるように、意図的に設計及び実装される。

本発明の幾つかの実施形態の更なる側面は、直接アナログ変調ＥＣＬを組み込んだ光送信機に関するものであり、それにより、このような送信機は、実際の使用において、歪み及び／又はチャープについて調整可能であり、その調整は、ネットワーク管理ソフトウェアによって、中央局（ＣＯ）或いはネットワークオペレーティングセンタ（ＮＯＣ）からリモートで実施することができる。言い換えると、アナログ送信機の歪み及び／又はチャープレベル及び／又は光出力パワーを、システム装置の導入、或いはネットワークの準備又は保守の間、特定のシステムリンクについて調節される搬送波対雑音比（ＣＮＲ）（及び、他のシステムパラメータ）の改善、又は実質的な最適化のために調整又は調節することができる。これは実質的に、送信機の新しいセットを調達する必要性、及びそれに関連する遅延及びコストを取り除く。可変アナログ送信機の一実施形態は、送信機の製造の間に、送信機メモリ内にルックアップ表を書き込むことを含む。このルックアップ表は、（歪み、チャープ、波長のずれ、出力パワー対ＴＥＣの温度、のような）所望の性能パラメータについての「等高線図」を含む。次に、ユーザは、ソフトウェアコマンドを使って、その書き込まれたルックアップ表からアクセス、及び選択することにより、リンク性能を最適化することができる。

本発明の幾つかの実施形態の更なる側面は、波長可変直接アナログ変調ＥＣＬに関するものである。波長可変アナログＥＣＬの実施形態は、（ｉ）ＦＢＧに基づくＥＣＬにおける、（圧電アクチュエータを使用して、というような）ＦＢＧの調整、（ｉｉ）それにより、任意で可動反射鏡を併用してＲＦ信号を制御することにより、放射波長を調整及び選択する、音響光学材料に加えられたＲＦ信号により作成及び調整される格子、（ｉｉｉ）エタロンベースの可変フィルタの使用を含むが、それらに限定されない。

本出願において、本発明の教示を組み込んだ様々な実施形態を示し、詳細に説明したが、当業者は、さらにこれらの教示を組み込んだ多くの他の変更された実施形態を、容易に考案することができる。

典型的なＥＣＬの構成をブロック図の形で示している。 （ａ）ファイバブラッグ格子で構築されたＥＣＬの概略的な描写である。（ｂ）ＰＬＣ上の導波管に書き込まれたブラッグ格子で構築されたＥＣＬの概略的な描写である。 外部空洞レーザの概略的な描写である。 モードホップ領域を示す、ＥＣＬの放射波長対ＴＥＣの温度のグラフによる描写である。 モードホップ領域の近くのＥＣＬのスペクトル応答のグラフによる描写であり、また、温度が２０．２℃から１９．８℃へ変化する時のピーク波長の飛び越しも示している。 傾斜効率対バイアス電流のグラフによる描写であり、すなわち、ＥＣＬのＬ−Ｉ曲線の１階微分である。 チップ及び格子が同じ基板上に組み立てられて、安定性の改善を確実にしたＥＣＬの概略的な描写である。直接アナログ変調のもとで性能の改善を実現するために、２つの取り付け点は、制御された応力(圧縮又は張力)のもとで、ＦＢＧ部を保持することができる。 歪みくぼみを含む、ＥＣＬの一実施形態の歪み特性のグラフによる描写である。 アナログＥＣＬにおけるＦＢＧ設計の一実施形態におけるモードホップ間の温度範囲の関数としての、二次歪み（例えば、ＩＭＤ２）及びチャープのグラフによる描写である。この図は、動作温度、すなわちＴＥＣの温度の適切な選択により、所望のチャープレベルを選択することができる能力を示している。実験結果を示している。 片側蝶形特性（歪みくぼみ）が最大チャープに合わせて配置された例における、アナログＥＣにおけるＦＢＧ設計（屈曲特性を持つＦＢＧ）の実施形態におけるモードホップ間の温度範囲の関数としての、二次歪み（例えば、ＩＭＤ２）（左縦軸）及びチャープ（右縦軸）のグラフによる描写である。この図は、数値シミュレーションの結果を示している。 波長スパンの関数としての、ＦＢＧ反射特性のグラフによる描写である。この「屈曲」スペクトル特性は、図１０に示すような、高チャープ領域に合わせたＯＳＢＤＰ（歪みくぼみ）の配置を容易にする。 （ａ）複数の別個の光出力ビームを含むＥＣＬ多波長アレイの概略的な描写である。（ｂ）ファイバの単一の撚り線内で、或いはＰＬＣ上の一導波管上で合波される複数の出力ビームを含むＥＣＬ多波長アレイの概略的な描写である。 外部位相変調器を、この図で示された実施形態における偏光維持ファイバ（ＰＭＦ）の内側に書き込まれたブラッグ格子として使用して、アナログＥＣＬに加えられたＳＢＳ抑制の概略的な描写である。 ピグテール内にインライン光アイソレータを持つアナログＥＣＬの概略的な描写である。 アナログＥＣＬのＣＳＯチルト、及び、より広帯域幅のＦＢＧを使用したその改善を示している。ＣＳＯチルトは、ここでは、中間周波数の３１４．５ＭＨｚにおけるＣＳＯと、高周波数の５４７．５ＭＨｚにおけるＣＳＯとの差異と定義される。 高周波数（５４７．５ＭＨｚ）におけるアナログＥＣＬのＣＳＯチルト、及びチャープされたＦＢＧを使用したその改善を示している。 一体化された光アイソレータ及び光フィルタが、アナログＥＣＬのピグテール内で添え継ぎされた、アナログＥＣＬの概略的な描写である。その光学フィルタは、自然放出を減らす。 減衰、及び分散対標準単一モードファイバ、及び分散シフトファイバの波長のグラフによる描写である。

Claims (18)

1. ａ）反射性の後ろファセット、透過性の前ファセットを有する光源、及び
   ｂ）前記反射性の後ろファセットと協働してレーザ空洞を形成する、部分的に反射性のフィードバック要素、及び
   ｃ）レーザの動作温度をモードホップから少なくとも数℃離して維持する、一又はそれ以上の温度コントローラ
   を備えることを特徴とする、アナログ外部空洞レーザ。
2. 前記反射性の後ろファセットが、約７５％を超える反射率を持つ
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
3. 前記前ファセット上の反射防止コーティング
   をさらに備え、前記反射防止コーティングが約０．０５％より小さい反射率を持つ
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
4. 前記光源が、約３００マイクロメートルから約５００マイクロメートルの有効長を有するファブリ‐ぺロ利得要素である
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
5. 前記フィードバック要素がファイバブラッグ格子である
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
6. 前記フィードバック要素が、ほぼ５％からほぼ２５％の反射率を有する
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
7. 前記光源が、対称遠視野ビーム特性を持つ
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
8. 前記レーザ空洞が、前記光源の利得ピークの波長において、約４より小さい線幅増大率を持つ
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
9. モード間隔対前記フィードバック要素の帯域幅の比率が、ほぼ０．５からほぼ１．３である
   ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
10. 前記フィードバック要素のサイドローブ抑制が、約１５ｄＢを超える
    ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
11. 前記ファイバブラッグ格子が、アポダイゼーションされた格子である
    ことを特徴とする、請求項５に記載のアナログ外部空洞レーザ。
12. 前記ファイバブラッグ格子を収容するファイバの端のマイクロレンズ
    をさらに備えることを特徴とする、請求項５に記載のアナログ外部空洞レーザ。
13. インライン光アイソレータ
    をさらに備えることを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
14. レーザ空洞内の実効光路を変調するステップ
    を含むことを特徴とする、アナログ外部空洞レーザ内の誘導ブリルアン散乱を抑制する方法。
15. 前記アナログ外部空洞レーザのフィードバック要素の分散性を減らすステップ
    を含むことを特徴とする、アナログ外部空洞レーザ内の周波数チルトを減らす方法。
16. 前記方法が、
    ａ）前記フィードバック要素として、半値全幅がほぼ２２０ピコメートルからほぼ４５０ピコメートルの範囲内の大きな帯域幅のファイバブラッグ格子を使用するステップ、及び
    ｂ）前記フィードバック要素として、アポダイゼーションされていないファイバブラッグ格子を使用するステップ、及び
    ｃ）前記フィードバック要素として、前記格子内の分散効果を実質的に相殺するような適切な方向でチャープされたファイバブラッグ格子を使用するステップ
    のうちの少なくとも１つを含むことを特徴とする、請求項１５に記載の方法。
17. 前記アナログ外部空洞レーザが、約２０ナノメートルから約５０ナノメートルの青色離調を持つ
    ことを特徴とする、請求項１に記載のアナログ外部空洞レーザ。
18. 効率曲線の勾配が、閾値電流付近でピークに達し、次にバイアス電流が増加するにつれて減少して、ほぼ所望の光出力パワーにおいて実質的に最小値に達し、次に前記バイアス電流の更なる増加とともに増大するように、離調装荷状態のもとで、前記アナログ外部空洞レーザを作動させるステップ
    を含むことを特徴とする、アナログ外部空洞レーザを作動させる方法。

Images