JP2006308845A - Electronic circuit, light emitting device, driving method thereof, and electronic equipment - Google Patents
Electronic circuit, light emitting device, driving method thereof, and electronic equipment Download PDFInfo
- Publication number
- JP2006308845A JP2006308845A JP2005131036A JP2005131036A JP2006308845A JP 2006308845 A JP2006308845 A JP 2006308845A JP 2005131036 A JP2005131036 A JP 2005131036A JP 2005131036 A JP2005131036 A JP 2005131036A JP 2006308845 A JP2006308845 A JP 2006308845A
- Authority
- JP
- Japan
- Prior art keywords
- node
- electrode
- potential
- line
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、有機発光ダイオード(以下「OLED(Organic Light Emitting Diode)」という)素子などの発光素子の挙動を制御する技術に関する。 The present invention relates to a technique for controlling the behavior of a light emitting element such as an organic light emitting diode (hereinafter referred to as “OLED (Organic Light Emitting Diode)”) element.
アクティブマトリクス方式の発光装置は、各々が発光素子を含む複数の単位回路(画素回路)をマトリクス状に配列した構成となっている。図16は、OLED素子17に供給される電流(以下「駆動電流」という)Ielがデータ線15の電位に応じて設定されるいわゆる電圧プログラミング方式の単位回路Paを例示する回路図である(例えば特許文献1参照)。同図に示されるように、ひとつの単位回路Paは、電源の高位側の電位(以下「電源電位」という)VHが供給される給電線42と低位側の電位VLが供給される接地線44との間に介挿されたOLED素子17およびトランジスタ(以下「駆動トランジスタ」という)Tdrを有する。駆動トランジスタTdrのゲートはローレベルの信号Sによってオン状態となるトランジスタ(以下「選択トランジスタ」という)Tswを介してデータ線15に接続される。また、駆動トランジスタTdrのゲートとソースとの間には容量素子Cが介挿される。
An active matrix light-emitting device has a structure in which a plurality of unit circuits (pixel circuits) each including a light-emitting element are arranged in a matrix. FIG. 16 is a circuit diagram illustrating a so-called voltage programming unit circuit Pa in which a current (hereinafter referred to as “driving current”) Iel supplied to the
以上の構成のもとで選択トランジスタTswがオン状態に遷移すると、そのときにデータ線15に供給されているデータ電位Vdataが駆動トランジスタTdrのゲートに供給されるとともに、このデータ電位Vdataに応じた電圧(すなわち駆動トランジスタTdrのゲート−ソース間の電圧Vgs)が容量素子Cに保持される。したがって、選択トランジスタTswがオフ状態に遷移して単位回路Paがデータ線15から電気的に切り離された期間においても、この容量素子Cに保持された電圧が駆動トランジスタTdrのゲート−ソース間に印加されることによってデータ電位Vdataに応じた駆動電流IelをOLED素子17に供給し続けることができる。
When the selection transistor Tsw shifts to the ON state under the above configuration, the data potential Vdata supplied to the
この構成のもとでOLED素子17に供給される駆動電流Ielは以下の式(1)によって表現される。
Iel=(β/2)(Vgs−Vth)2
=(β/2){(Vdata−VH)−Vth}2 ……(1)
ただし、式(1)における「Vth」は駆動トランジスタTdrの閾値電圧であり、「β」は駆動トランジスタTdrの利得係数である。また、「Vgs」は駆動トランジスタTdrのゲート−ソース間の電圧である。すなわち、電圧Vgsは電源電位VHとデータ電位Vdataとの差分(Vgs=Vdata−VH)に相当する。
Iel = (β / 2) (Vgs−Vth) 2
= (Β / 2) {(Vdata−VH) −Vth} 2 (1)
However, “Vth” in Equation (1) is the threshold voltage of the drive transistor Tdr, and “β” is the gain coefficient of the drive transistor Tdr. “Vgs” is a voltage between the gate and the source of the driving transistor Tdr. That is, the voltage Vgs corresponds to the difference (Vgs = Vdata−VH) between the power supply potential VH and the data potential Vdata.
図16に図示された構成のもとでは、OLED素子17に駆動電流Ielを供給するために給電線42に大量の電流が流れる。加えて、給電線42にはそれ自身の抵抗が付随する。したがって、各単位回路Paに供給される電源電位VHは、その単位回路Paの位置(より詳細には電源電位VHの供給元となる電源回路から単位回路Paまでの経路長)に応じて降下する。OLED素子17に供給される駆動電流Ielは式(1)のように電源電位VHに依存するから、図16に図示された従来の構成においては、駆動電流Ielが電源電位VHの降下の程度に応じて単位回路Paごとに相違し、この駆動電流Ielの相違に起因して単位回路Paごとに階調がバラつくという問題があった。本発明は、このような事情に鑑みてなされたものであり、給電線の電位の降下に起因した発光素子の階調のバラツキを抑制するという課題の解決を目的としている。
Under the configuration shown in FIG. 16, a large amount of current flows through the
この課題を解決するために、本発明に係る電子回路は、第1ノードと第2ノードとの間の電圧に応じた電流を給電線(例えば図2に示される給電線42)から発光素子に供給する発光制御回路と、第1電極と第2電極との間の電圧を保持する保持容量(例えば図2に示される保持容量Cs)と、発光素子に対して指定された階調に応じたデータ電位が供給されるデータ線と第1電極とを導通させるとともに給電線以外の配線である基準配線と第2電極とを導通させる第1の状態、および、第1電極と第1ノードとを導通させるとともに第2電極と第2ノードとを導通させる第2の状態の何れかの状態となる制御回路とを具備する。制御回路は、例えば、データ線および第1ノードの何れかに第1電極を導通させる第1スイッチング手段(例えば図2のスイッチング素子SW1)と、基準配線および第2ノードの何れかに第2電極を導通させる第2スイッチング手段(例えば図2のスイッチング素子SW2)とを有する。
In order to solve this problem, the electronic circuit according to the present invention applies a current corresponding to the voltage between the first node and the second node from the power supply line (for example, the
この構成によれば、制御回路が第1の状態となることによってデータ電位が保持容量に保持される。さらに、制御回路が第2の状態に遷移すると、保持容量に保持された電圧が第1ノードと第2ノードとの間に印加されることによってデータ電位に応じた電流が発光素子に供給される。この構成においては、例えば他の発光素子への駆動電流の供給に伴って給電線の電位が変動したとしても、発光素子に流れる電流量を決定する第1ノードと第2ノードとの間の電圧はこの給電線の電位の変動の影響を受けない。したがって、本発明によれば、給電線の電位の降下に起因した発光素子の階調のバラツキを抑制することができる。 According to this configuration, the data potential is held in the holding capacitor when the control circuit is in the first state. Further, when the control circuit transits to the second state, the voltage held in the storage capacitor is applied between the first node and the second node, whereby a current corresponding to the data potential is supplied to the light emitting element. . In this configuration, for example, the voltage between the first node and the second node that determines the amount of current flowing through the light emitting element even if the potential of the feeder line fluctuates with the supply of drive current to the other light emitting elements. Is not affected by fluctuations in the potential of the feeder line. Therefore, according to the present invention, it is possible to suppress variations in gradation of the light emitting elements due to a drop in the potential of the feeder line.
保持容量の第2電極が接続される基準配線として、給電線よりも電位の変動が少ない配線を使用すれば、発光素子に供給される電流のバラツキを抑制するという所期の効果はさらに顕著となる。より望ましい態様において、略一定の電位の配線が基準配線として利用される。この態様によれば、制御回路が第1の状態にあるときに保持容量の第2電極に略一定の電位が供給されるから、データ電位に応じた電圧をさらに高い精度で保持容量に取り込むことができる。なお、基準配線は、他の要素とは別個に形成された配線であってもよいが、単位回路やその周辺の他の要素に導通する配線を基準配線とすれば構成の簡素化や製造コストの低減が実現される。例えば、接地電位が供給される接地線と給電線との間に発光素子が介在する構成においては、接地線に導通する配線を基準配線として利用することができる。 If a wiring having a smaller potential variation than the power supply line is used as the reference wiring to which the second electrode of the storage capacitor is connected, the expected effect of suppressing the variation in the current supplied to the light emitting element is even more remarkable. Become. In a more desirable mode, a wiring having a substantially constant potential is used as the reference wiring. According to this aspect, since the substantially constant potential is supplied to the second electrode of the storage capacitor when the control circuit is in the first state, the voltage corresponding to the data potential is taken into the storage capacitor with higher accuracy. Can do. The reference wiring may be a wiring formed separately from other elements. However, if the wiring that conducts to the unit circuit and other peripheral elements is used as the reference wiring, the configuration can be simplified and the manufacturing cost can be reduced. Is reduced. For example, in a configuration in which a light emitting element is interposed between a ground line to which a ground potential is supplied and a power supply line, a wiring that conducts to the ground line can be used as a reference wiring.
もっとも、基準配線は略一定の電位が供給される配線に限定されない。例えば、データ線との間の電圧が発光素子に対して指定された階調に応じた電圧となるように電位が設定される補助データ線(例えば図10に示される第2データ線152)を基準配線として利用してもよい。この態様によれば、データ線と補助データ線との差分値によって発光素子の階調が指定されるから、データ線や補助データ線に発生するノイズやクロストークの影響を低減することができる。なお、この態様の具体例は第5実施形態(図10)として後述される。
However, the reference wiring is not limited to a wiring to which a substantially constant potential is supplied. For example, an auxiliary data line (for example, the
本発明における発光制御回路は、第1ノードと第2ノードとの間の電圧に応じた電流を給電線から発光素子に供給する回路であれば足り、その具体的な態様は任意である。例えば、ひとつの態様に係る発光制御回路は、給電線と発光素子との間に介挿されたトランジスタであって、ソースおよびゲートの一方が第1ノードに接続されソースおよびゲートの他方が第2ノードに接続された駆動トランジスタを具備する。この態様によれば、駆動トランジスタのゲートの電位を調整することによって発光素子の電流を調整することができるから、構成が簡素化されるとともに発光素子の電流を容易かつ確実に制御することができる。この態様の具体例は第2ないし第5実施形態として後述される。また、より具体的な態様において、駆動トランジスタは、ソースが発光素子および第2ノードに接続されるとともにドレインが給電線に接続され、ゲートが第1ノードに接続されたnチャネル型のトランジスタである。この態様によれば、駆動トランジスタのゲート−ソース間の電圧を保持容量に保持された電圧に確定することができるから、発光素子の特性(特に電圧−電流特性)のバラツキに拘わらず、発光素子を精度よくデータ電位に応じた階調に発光させることができる。この態様の具体例は第3実施形態(図5)として後述される。 The light emission control circuit according to the present invention may be a circuit that supplies a current corresponding to the voltage between the first node and the second node from the power supply line to the light emitting element, and a specific mode thereof is arbitrary. For example, a light emission control circuit according to one aspect is a transistor interposed between a power supply line and a light emitting element, and one of a source and a gate is connected to a first node, and the other of the source and the gate is a second. A drive transistor connected to the node is provided. According to this aspect, since the current of the light emitting element can be adjusted by adjusting the gate potential of the driving transistor, the configuration is simplified and the current of the light emitting element can be easily and reliably controlled. . Specific examples of this aspect will be described later as second to fifth embodiments. In a more specific aspect, the driving transistor is an n-channel transistor having a source connected to the light emitting element and the second node, a drain connected to the power supply line, and a gate connected to the first node. . According to this aspect, since the voltage between the gate and the source of the driving transistor can be determined to be the voltage held in the storage capacitor, the light emitting element can be used regardless of variations in characteristics (particularly voltage-current characteristics) of the light emitting element. Can be emitted with high accuracy according to the data potential. A specific example of this aspect will be described later as a third embodiment (FIG. 5).
なお、発光素子に供給される電流を駆動トランジスタによって制御する構成においては、この駆動トランジスタの閾値電圧のバラツキが問題となる。そこで、より望ましい態様の発光制御回路には、駆動トランジスタの閾値電圧のバラツキを補償する機能が付加される。例えば、この機能を備えた発光制御回路は、給電線から発光素子に流れる電流をゲートの電位に応じて制御する駆動トランジスタと、駆動トランジスタのソースおよびドレインの一方と当該駆動トランジスタのゲートとの導通および非導通を切り替えるスイッチング素子と、駆動トランジスタのゲートと第1ノードおよび第2ノードの一方との間に介在する容量とを具備する。この態様によれば、スイッチング素子がオン状態となることによって駆動トランジスタのソースまたはドレインの一方と駆動トランジスタのゲートとが導通すると、駆動トランジスタのゲートの電位がその閾値電圧に応じたレベルとなるから、そのバラツキを補償することができる。なお、この態様の具体例は第4実施形態(図7)として後述される。 Note that in the configuration in which the current supplied to the light emitting element is controlled by the drive transistor, the variation in the threshold voltage of the drive transistor becomes a problem. Therefore, a function for compensating for variations in the threshold voltage of the drive transistor is added to the light emission control circuit of a more desirable mode. For example, a light emission control circuit having this function includes a driving transistor that controls a current flowing from a power supply line to a light emitting element according to a gate potential, and conduction between one of a source and a drain of the driving transistor and the gate of the driving transistor. And a switching element for switching non-conduction, and a capacitor interposed between the gate of the driving transistor and one of the first node and the second node. According to this aspect, when one of the source or drain of the driving transistor and the gate of the driving transistor are brought into conduction by the switching element being turned on, the potential of the gate of the driving transistor becomes a level corresponding to the threshold voltage. The variation can be compensated. A specific example of this aspect will be described later as a fourth embodiment (FIG. 7).
本発明は、以上に説明した各態様の電子回路を駆動する方法としても特定される。すなわち、この駆動方法は、第1ノードと第2ノードとの間の電圧に応じた電流を給電線から発光素子に供給する発光制御回路と、第1電極と第2電極との間の電圧を保持する保持容量とを備えた電子回路を駆動する方法であって、第1期間において、発光素子に対して指定された階調に応じたデータ電位が供給されるデータ線と第1電極とを導通させるとともに給電線以外の配線である基準配線と第2電極とを導通させ、第1期間の後の第2期間において、第1電極と第1ノードとを導通させるとともに第2電極と第2ノードとを導通させる方法である。この発明によれば、本発明の電子回路について上述した理由により、給電線の電位の変動に起因した発光素子の電流のバラツキを抑制することができる。 The present invention is also specified as a method of driving the electronic circuit of each aspect described above. That is, according to this driving method, the voltage between the first electrode and the second electrode and the light emission control circuit that supplies a current corresponding to the voltage between the first node and the second node from the power supply line to the light emitting element are set. A method of driving an electronic circuit having a storage capacitor for holding a data line to which a data potential corresponding to a specified gray scale is supplied to a light emitting element and a first electrode in a first period. In addition, the reference wiring, which is a wiring other than the power supply line, and the second electrode are made conductive, and the first electrode and the first node are made conductive in the second period after the first period, and the second electrode and the second electrode are made conductive. This is a method for conducting a node. According to the present invention, for the reason described above with respect to the electronic circuit of the present invention, it is possible to suppress the variation in the current of the light emitting element due to the fluctuation of the potential of the feeder line.
なお、第1期間と第2期間とは連続した期間であってもよいし両者間に所定の間隙が挟まれていてもよい。より望ましい態様においては、第1期間と第2期間との間に休止期間が介挿される。この休止期間においては、第1電極がデータ線および第1ノードの何れにも接続されず、第2電極が基準配線および第2ノードの何れにも接続されない。すなわち、保持容量の第1電極および第2電極の双方がフローティング状態とされる。この態様によれば、データ電位に応じて保持容量に蓄積された電荷を高い精度で維持したまま発光素子を発光させることができるから、発光素子の階調のムラをさらに確実に抑制することができる。 The first period and the second period may be continuous periods, or a predetermined gap may be sandwiched between them. In a more desirable mode, a pause period is inserted between the first period and the second period. In this idle period, the first electrode is not connected to either the data line or the first node, and the second electrode is not connected to any of the reference wiring and the second node. That is, both the first electrode and the second electrode of the storage capacitor are in a floating state. According to this aspect, since the light emitting element can emit light while maintaining the charge accumulated in the storage capacitor in accordance with the data potential with high accuracy, it is possible to further reliably suppress uneven gradation of the light emitting element. it can.
本発明の電子回路の発光制御回路には、上述したように駆動トランジスタの閾値電圧を補償する機能が付加される。すなわち、この構成における発光制御回路は、給電線から発光素子に流れる電流をゲートの電位に応じて制御する駆動トランジスタと、駆動トランジスタのソースまたはドレインの一方と当該駆動トランジスタのゲートとの導通および非導通を切り替えるスイッチング素子と、駆動トランジスタのゲートと第1ノードおよび第2ノードの一方との間に介在する容量とを含む。この構成の発光制御回路を備えた電子回路を駆動する場合には、第1期間において、スイッチング素子をオン状態とすることによって駆動トランジスタのゲートを当該駆動トランジスタの閾値電圧に応じた電位とし、第2期間において、スイッチング素子をオフ状態とすることが望ましい。この態様によれば、発光素子に対する電流の供給に先立って駆動トランジスタのゲートをその閾値電圧に応じた電位とすることにより、駆動トランジスタの閾値電圧のバラツキを補償することができる。 The light emission control circuit of the electronic circuit according to the present invention has a function of compensating the threshold voltage of the driving transistor as described above. In other words, the light emission control circuit in this configuration includes a driving transistor that controls the current flowing from the power supply line to the light emitting element according to the potential of the gate, and conduction and non-conduction between one of the source or drain of the driving transistor and the gate of the driving transistor. A switching element for switching conduction, and a capacitor interposed between the gate of the driving transistor and one of the first node and the second node. In the case of driving an electronic circuit including the light emission control circuit having this configuration, the gate of the driving transistor is set to a potential corresponding to the threshold voltage of the driving transistor by turning on the switching element in the first period. In two periods, it is desirable to turn off the switching element. According to this aspect, the gate voltage of the driving transistor is set to a potential corresponding to the threshold voltage prior to the supply of the current to the light emitting element, whereby the variation in the threshold voltage of the driving transistor can be compensated.
本発明は、以上に説明した各態様の電子回路を備えた発光装置としても特定される。すなわち、この発光装置は、各々がデータ線に接続された複数の電子回路と、複数のデータ線の各々にデータ電位を供給するデータ供給手段と、複数の電子回路の各々を順次に選択する選択手段とを具備する発光装置であって、複数の電子回路の各々は、第1ノードと第2ノードとの間の電圧に応じた電流を給電線から発光素子に供給する発光制御回路と、第1電極と第2電極との間の電圧を保持する保持容量と、データ線および第1ノードの何れかに第1電極を導通させる第1スイッチング手段と、基準配線および第2ノードの何れかに第2電極を導通させる第2スイッチング手段とを備え、選択手段は、当該選択手段が選択した電子回路について、第1電極がデータ線に導通するとともに第2電極が基準配線に導通するように第1スイッチング手段および第2スイッチング手段を制御する一方、非選択の電子回路について、第1電極が第1ノードに導通するとともに第2電極が第2ノードに導通するように第1スイッチング手段および第2スイッチング手段を制御する。この構成によれば、本発明の電子回路について上述した理由により、給電線の電位の変動に起因した発光素子の電流のバラツキを抑制することができる。 The present invention is also specified as a light emitting device including the electronic circuit of each aspect described above. That is, the light emitting device includes a plurality of electronic circuits each connected to a data line, a data supply means for supplying a data potential to each of the plurality of data lines, and a selection for sequentially selecting each of the plurality of electronic circuits. Each of the plurality of electronic circuits includes: a light emission control circuit that supplies a current corresponding to a voltage between the first node and the second node from the power supply line to the light emitting element; A storage capacitor for holding a voltage between the first electrode and the second electrode, a first switching means for conducting the first electrode to either the data line or the first node, and a reference wiring or the second node And a second switching means for conducting the second electrode, the selecting means for the electronic circuit selected by the selecting means so that the first electrode is conducted to the data line and the second electrode is conducted to the reference wiring. 1 switch Controlling the switching means and the second switching means, and for the non-selected electronic circuit, the first switching means and the second switching so that the first electrode is conducted to the first node and the second electrode is conducted to the second node. Control means. According to this configuration, for the reason described above with respect to the electronic circuit of the present invention, it is possible to suppress the variation in the current of the light emitting element due to the fluctuation of the potential of the feeder line.
本発明に係る発光装置の望ましい態様においては、複数の電子回路にわたって連続に分布する導電性の膜体によって構成されて略一定の接地電位が供給される接地線が設けられ、発光素子は、接地線と給電線との間に介在し、基準配線は、接地線に導通する。この態様によれば、基準配線が接地線に導通するから、基準配線が単位回路またはその周辺の要素から独立して形成される構成と比較して構成の簡素化が図られる。また、この態様における接地線は、複数の電子回路にわたって連続に分布する導電性の膜体であるから給電線と比較してインピーダンスを容易に低減することができる。したがって、接地線における電位の変動を充分に抑制して発光素子の電流のバラツキを確実に抑制することができる。 In a desirable mode of the light emitting device according to the present invention, a ground line is provided which is constituted by a conductive film body distributed continuously over a plurality of electronic circuits and is supplied with a substantially constant ground potential. The reference line is electrically connected to the ground line, and is interposed between the line and the feeder line. According to this aspect, since the reference wiring is electrically connected to the ground line, the configuration can be simplified as compared with the configuration in which the reference wiring is formed independently from the unit circuit or its peripheral elements. In addition, since the ground line in this aspect is a conductive film body that is continuously distributed over a plurality of electronic circuits, the impedance can be easily reduced as compared with the feeder line. Accordingly, it is possible to sufficiently suppress the fluctuation of the potential in the ground line and to surely suppress the variation in the current of the light emitting element.
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(露光ヘッド)としても本発明の発光装置を適用することができる。この露光装置においては、画像が形成される用紙の全幅にわたって直線状に多数の電子回路が配列されるから、その配列の端部に位置する電子回路における給電線の電位とその配列の中央部に位置する電子回路における給電線の電位とは相違し易い。したがって、給電線の電位の変動に起因した電流のバラツキを抑制できる本発明は、この種の電子機器に対して特に好適に採用される。 The light emitting device according to the present invention is used in various electronic devices. A typical example of this electronic device is a device that uses a light emitting device as a display device. Examples of this type of electronic device include a personal computer and a mobile phone. However, the use of the light emitting device according to the present invention is not limited to image display. For example, the light emitting device of the present invention can also be applied as an exposure device (exposure head) for forming a latent image on an image carrier such as a photosensitive drum by irradiation of light. In this exposure apparatus, since a large number of electronic circuits are arranged linearly over the entire width of the paper on which an image is formed, the potential of the feeder line in the electronic circuit located at the end of the arrangement and the central part of the arrangement It is likely to be different from the potential of the feeder line in the electronic circuit located. Therefore, the present invention that can suppress the variation in current due to the fluctuation of the potential of the feeder line is particularly preferably employed for this type of electronic apparatus.
<A:第1実施形態>
図1は、本発明の第1実施形態に係る発光装置の構成を示すブロック図である。同図に示されるように、発光装置Dは、画素アレイ部10、選択回路21、データ供給回路25、制御回路31および電源回路35を備える。このうち画素アレイ部10には、X方向に延在するm本の制御線11と、X方向と直交するY方向に延在するn本のデータ線15とが形成される。制御線11とデータ線15との各交差に対応した位置には単位回路Pが配置される。したがって、これらの単位回路Pは、縦m行×横n列のマトリクス状に配列する。
<A: First Embodiment>
FIG. 1 is a block diagram showing a configuration of a light emitting device according to the first embodiment of the present invention. As shown in the figure, the light emitting device D includes a
選択回路21は、画素アレイ部10の各単位回路Pを順次に選択する手段である。本実施形態における選択回路21は、各単位回路Pを水平走査期間ごとに行単位で選択する。一方、データ供給回路25は、各水平走査期間において、選択回路21が選択した1行分(n個)の単位回路Pの各々に対応したデータ電位Vdataを生成して各データ線15に出力する。第j列目(jは1≦j≦nを満たす整数)のデータ線15に供給されるデータ電位Vdataは、選択回路21による選択行に属する第j列目の単位回路Pについて指定された輝度(階調)に応じたレベルである。
The
制御回路31は、クロック信号など各種の信号を選択回路21およびデータ供給回路25に供給することによって各回路を制御するとともに、各単位回路Pの輝度を指定する画像データをデータ供給回路25に出力する。一方、電源回路35は、電源の高位側の電位(以下「電源電位」という)VHと低位側の電位(以下「接地電位」という)VLとを生成する。図1に示されるように、画素アレイ部10には、単位回路Pの各列に沿ってY方向に延在する給電線(電源線)42が形成される。電源回路35によって生成された電源電位VHは、これらの給電線42を介して各単位回路Pに給電される。また、画素アレイ部10には、その全域と重なり合うように総ての単位回路Pにわたって連続する導電性の膜体(いわゆるベタパターン)が接地線44として形成されている。電源回路35によって生成された接地電位VLはこの接地線44を介して総ての単位回路Pに共通に給電される。
The
次に、図2を参照して、各単位回路Pの構成を説明する。同図においては、第i行(iは1≦i≦mを満たす整数)に属する第j列目のひとつの単位回路Pのみが図示されているが、他の単位回路Pも同様の構成である。なお、図2や以下の各図に図示された各トランジスタの典型例は低温ポリシリコンを半導体層に利用した薄膜トランジスタであるが、各トランジスタの形態や材料は任意である。 Next, the configuration of each unit circuit P will be described with reference to FIG. In the drawing, only one unit circuit P in the j-th column belonging to the i-th row (i is an integer satisfying 1 ≦ i ≦ m) is shown, but the other unit circuits P have the same configuration. is there. A typical example of each transistor shown in FIG. 2 and the following drawings is a thin film transistor using low-temperature polysilicon as a semiconductor layer, but the form and material of each transistor are arbitrary.
図2に示されるように、ひとつの単位回路Pは発光制御回路P1と制御回路P2とを含む。このうち発光制御回路P1は、給電線42と接地線44との間に電気的に介挿されたOLED素子17を含む。このOLED素子17は、その順方向に流れる駆動電流Ielに応じた輝度に発光する素子であり、有機EL材料からなる発光層を陽極と陰極との間隙に介在させた構造となっている。総ての単位回路Pの各々におけるOLED素子17の陰極は接地線44に対して共通に接続される。発光制御回路P1は、給電線42からOLED素子17を経由して接地線44に流れ込む駆動電流Ielを第1ノードN1と第2ノードN2との間の電圧に応じて制御する手段である。
As shown in FIG. 2, one unit circuit P includes a light emission control circuit P1 and a control circuit P2. Among these, the light emission
本実施形態のOLED素子17は、例えば、インクジェット方式のヘッドから有機EL材料の液滴を吐出し、これを乾燥させることによって形成される。OLED素子17の発光層の材料としては、低分子・高分子またはデンドリマーなどの有機発光材料が利用される。もっとも、OLED素子17は発光素子の一例に過ぎない。例えば、OLED素子17に代えて、無機EL素子や、フィールド・エミッション(FE)素子、表面導電型エミッション(SE:Surface-conduction Electron-emitter)素子、弾道電子放出(BS:Ballistic electron Surface emitting)素子、LED(Light Emitting Diode)素子など様々な自発光素子、さらには、電気泳動素子やエレクトロ・クロミック素子などを利用してもよい。
The
図2に示される制御回路P2は、第1ノードN1と第2ノードN2との間の電圧をデータ線15のデータ電位Vdataに応じて制御する手段であり、第1電極La1と第2電極La2との間の電圧を保持する保持容量Csと、スイッチング素子SW1およびスイッチング素子SW2とを含む。スイッチング素子SW1は、保持容量Csの第1電極La1をデータ線15および第1ノードN1の何れかに選択的に導通させる手段であり、スイッチング素子SW2は、保持容量Csの第2電極La2を接地線44および第2ノードN2の何れかに選択的に導通させる手段である。スイッチング素子SW1およびスイッチング素子SW2は制御線11に供給される制御信号S[i]によって制御される。すなわち、制御信号S[i]がハイレベルであれば、図2に実線で図示されているように保持容量Csの第1電極La1がデータ線15に接続されるとともに第2電極La2が接地線44に接続され、制御信号S[i]がローレベルであれば、図2に破線で図示されているように第1電極La1が第1ノードN1に接続されるとともに第2電極La2が第2ノードN2に接続される。
The control circuit P2 shown in FIG. 2 is means for controlling the voltage between the first node N1 and the second node N2 in accordance with the data potential Vdata of the
以上の構成において、選択回路21は、制御信号S[1]ないしS[m]の各々を水平走査期間ごとに順番にハイレベルに遷移させる。すなわち、制御信号S[i]は、1垂直走査期間のうち第i番目の水平走査期間においてハイレベルとなり、それ以外の期間においてローレベルとなる。制御信号S[i]がハイレベルを維持する期間(以下「書込期間」という)においては、保持容量Csの第1電極La1がデータ線15に接続されるとともに第2電極La2が接地線44に接続されるから、この保持容量Csにはデータ電位Vdataに応じた電圧(データ電位Vdataと接地電位VLとの差分に相当する電圧)が保持される。この書込期間に続いて制御信号S[i]がローレベルに遷移する期間(以下「発光期間」という)においては、第1電極La1が第1ノードN1に接続されるとともに第2電極La2が第2ノードN2に接続される。したがって、発光期間においては、その直前の書込期間で保持容量Csに保持された電圧が第1ノードN1と第2ノードN2との間に印加され、この電圧に応じた駆動電流Ielが供給されることによってOLED素子17はデータ電位Vdataに応じた輝度に発光する。以上のような輝度の制御が単位回路Pごとに実行されることによって画素アレイ部10には所望の画像が表示される。
In the above configuration, the
ところで、各単位回路PのOLED素子17に駆動電流Ielを供給すると給電線42にはその電流量と当該給電線42に付随する抵抗とに比例して電位の降下が発生する。したがって、図16に例示したように保持容量Cが給電線42に接続された従来の構成のもとで、ひとつの単位回路Paにデータ電位Vdataを取り込むときに他の単位回路Paに駆動電流Ielを供給するとすれば、保持容量Cに保持される電圧が給電線42の電位の降下の程度に応じて変動する。そして、電位の降下の程度は単位回路Paの位置(より具体的には電源電圧の供給元から単位回路Paまでの経路長)に応じて相違するから、たとえ複数の単位回路Paに同じ輝度を指定したとしても、実際の各単位回路Paの輝度はその単位回路Paの位置に応じてバラつくという問題がある。この輝度のバラツキは、例えば表示手段として発光装置を利用した電子機器においては表示ムラとして認識される。
By the way, when a drive current Iel is supplied to the
これに対し、本実施形態においては、保持容量Csの第1電極La1にデータ電位Vdataを供給する書込期間において、その第2電極La2は接地線44に接続されている。したがって、OLED素子17に対する駆動電流Ielの供給に起因して給電線42の電位が変動(降下)したとしても、この変動の影響を受けることなく、データ電位Vdataに応じた電圧(あるいは電荷量)を高い精度で保持容量Csに保持させることができる。そして、OLED素子17に供給される駆動電流Ielは保持容量Csに保持された電圧に応じて制御されるから、本実施形態によれば、給電線42の電位の変動に拘わらず各OLED素子17を高い精度で所期の輝度に制御することができる。
On the other hand, in the present embodiment, the second electrode La2 is connected to the
なお、図2の構成にあっても、保持容量Csの第2電極La2に導通する接地線44の接地電位VLが単位回路Pごとに相違するとすれば、OLED素子17の輝度のバラツキが発生する可能性はある。しかしながら、本実施形態における接地線44は総ての単位回路Pにわたって連続する膜体であるから、各列ごとに線状に形成された給電線42と比較するとインピーダンスは極めて低い(すなわち電位の降下が小さい)。したがって、保持容量Cが給電線42に接続される従来の構成と対比すれば、各単位回路Pの輝度のバラツキを抑制するという効果は本実施形態によって確かに奏される。換言すると、書込期間における保持容量Csの第2電極La2の接続先は、駆動電流Ielの供給元となる給電線42と比較して電位の変動が小さい配線(例えばインピーダンスが低い配線)であることが望ましい。例えば、所定の配線を介して略一定の電位がデータ電位Vdataの基準の電位(例えば画像データからデータ電位Vdataを生成するD/A変換器の基準電位)としてデータ供給回路25に供給される構成においては、保持容量Csの第2電極La2が書込期間においてこの配線に接続されるようにしてもよい。
2, even if the ground potential VL of the
<B:第2実施形態>
次に、本発明の第2実施形態について説明する。なお、以下に説明する各実施形態のうち第1実施形態と作用や機能が同様である要素については共通の符号を付してその説明を適宜に省略する。
<B: Second Embodiment>
Next, a second embodiment of the present invention will be described. In addition, among each embodiment described below, elements having the same operations and functions as those of the first embodiment are denoted by common reference numerals, and the description thereof is appropriately omitted.
図3は、本実施形態における単位回路Pの構成を示す回路図である。同図に示されるように、図1において1本の配線として図示された制御線11は、本実施形態においては図3に示されるように第1制御線111と第2制御線112とを含む。各行の第1制御線111には、当該行の単位回路Pにデータ電位Vdataを取り込む書込期間を規定する第1制御信号Sa[1]ないしSa[m]が選択回路21から供給される。また、各行の第2制御線112には、当該行の単位回路PのOLED素子17が発光する発光期間を規定する第2制御信号Sb[1]ないしSb[m]が選択回路21から供給される。なお、各信号の具体的な波形やこれに応じた単位回路Pの動作については後述する。
FIG. 3 is a circuit diagram showing a configuration of the unit circuit P in the present embodiment. As shown in the figure, the
図3に示されるように、本実施形態における制御回路P2は、図2と同様の保持容量Csと4個のpチャネル型のトランジスタ(SW1a・SW1b・SW2a・SW2b)とを含む。このうちトランジスタSW1aおよびSW1bは、図2のスイッチング素子SW1と同様に、保持容量Csの第1電極La1の接続先をデータ線15および第1ノードN1の何れかに切り替える手段である。さらに詳述すると、トランジスタSW1aは、そのソースがデータ線15に接続されるとともにドレインが第1電極La1に接続されたスイッチング素子である。一方、トランジスタSW1bは、そのソースが第1ノードN1に接続されるとともにドレインが第1電極La1に接続されたスイッチング素子である。一方、トランジスタSW2aおよびSW2bは、図2のスイッチング素子SW2と同様に、第2電極La2の接続先を接地線44および第2ノードN2の何れかに切り替える手段である。さらに詳述すると、トランジスタSW2aは、そのソースが第2電極La2に接続されるとともにドレインが接地線44に接続され、トランジスタSW2bは、そのソースが第2電極La2に接続されるとともにドレインが第2ノードN2に接続される。
As shown in FIG. 3, the control circuit P2 in this embodiment includes a storage capacitor Cs and four p-channel transistors (SW1a, SW1b, SW2a, SW2b) similar to those in FIG. Among these, the transistors SW1a and SW1b are means for switching the connection destination of the first electrode La1 of the storage capacitor Cs to either the
トランジスタSW1aおよびSW2aの各々のゲートは第1制御線111に接続される。したがって、第1制御信号Sa[i]がハイレベルであれば、トランジスタSW1aおよびSW2aの双方がオフ状態となって保持容量Csはデータ線15および接地線44から電気的に切り離され、第1制御信号Sa[i]がローレベルであれば、トランジスタSW1aおよびSW2aの双方がオン状態となって第1電極La1がデータ線15に接続されるとともに第2電極La2が接地線44に接続される。一方、トランジスタSW1bおよびSW2bの各々のゲートは第2制御線112に接続される。したがって、第2制御信号Sb[i]がハイレベルであれば、トランジスタSW2aおよびSW2bの双方がオフ状態となって保持容量Csは発光制御回路P1から電気的に切り離され、第2制御信号Sb[i]がローレベルであれば、トランジスタSW2aおよびSW2bの双方がオン状態となって第1電極La1が第1ノードN1に接続されるとともに第2電極La2が第2ノードN2に接続される。
The gates of the transistors SW1a and SW2a are connected to the
図3に示されるように、本実施形態における発光制御回路P1は、図2と同様のOLED素子17のほかに駆動トランジスタTdrとトランジスタT1とを含む。駆動トランジスタTdrおよびトランジスタT1の導電型はpチャネル型である。駆動トランジスタTdrは、給電線42からOLED素子17に供給される駆動電流Ielをゲートの電位に応じて調整するための手段であり、そのソースが給電線42および第1ノードN1に接続されるとともにゲートが第2ノードN2に接続される。駆動トランジスタTdrのドレインはOLED素子17の陽極に接続される。また、OLED素子17の陰極は接地線44に接続される。一方、トランジスタT1は、駆動トランジスタTdrのゲートとソースとの電気的な接続の状態を制御する(すなわち両者の導通および非導通を切り替える)ためのスイッチング素子であり、そのソースが駆動トランジスタTdrのソース(および給電線42・第1ノードN1)に接続されるとともにドレインが駆動トランジスタTdrのゲート(および第2ノードN2)に接続される。
As shown in FIG. 3, the light emission control circuit P1 in the present embodiment includes a drive transistor Tdr and a transistor T1 in addition to the
次に、図4を参照しながら本実施形態の動作を説明する。図4に示されるように、第2制御信号Sb[1]ないしSb[m]は水平走査期間ごとに順番にハイレベルとなる。より具体的には、第2制御信号Sb[i]は、1垂直走査期間(1V)のうち第i番目の水平走査期間の始点t0から終点t3までハイレベルとなり、それ以外の期間である発光期間PELにおいてローレベルとなる。一方、第1制御信号Sa[1]ないしSa[m]は水平走査期間ごとに順番にローレベルとなる。さらに詳述すると、第1制御信号Sa[i]は、1垂直走査期間のうち第i番目の水平走査期間の始点t0から所定の時間長が経過した時点t1から、その水平走査期間の終点t3よりも所定の時間長だけ手前の時点t2までの期間である書込期間PWRTにてローレベルとなり、それ以外の期間においてハイレベルとなる。このように、第1制御信号Sa[i]がローレベルとなる書込期間PWRTと第2制御信号Sb[i]がローレベルとなる発光期間PELとの間隔(書込期間PWRTから発光期間PELに移行するときおよび発光期間PELから書込期間PWRTに移行するとき)には、第1制御信号Sa[i]および第2制御信号Sb[i]の双方がハイレベルとなる期間(以下「休止期間」という)POFFが介挿される。この休止期間POFFにおいては、制御回路P2を構成する総てのトランジスタ(SW1a・SW1b・SW2a・SW2b)がオフ状態となる。すなわち、保持容量Csの第1電極La1および第2電極La2はともにフローティング状態となる。 Next, the operation of this embodiment will be described with reference to FIG. As shown in FIG. 4, the second control signals Sb [1] to Sb [m] are sequentially set to the high level every horizontal scanning period. More specifically, the second control signal Sb [i] is at a high level from the start point t0 to the end point t3 of the i-th horizontal scanning period in one vertical scanning period (1V), and light emission in the other period. It becomes a low level during the period P EL . On the other hand, the first control signals Sa [1] to Sa [m] are sequentially set to the low level every horizontal scanning period. More specifically, the first control signal Sa [i] is transmitted from the time point t1 when a predetermined time length has elapsed from the starting point t0 of the i-th horizontal scanning period in one vertical scanning period, to the end point t3 of the horizontal scanning period. Becomes a low level in the writing period P WRT that is a period up to a time point t2 before a predetermined time length, and becomes a high level in other periods. Thus, from the interval (writing period P WRT the light emission period P EL writing period the first control signal Sa [i] becomes the low level P WRT and the second control signal Sb [i] is made the low level by the time) migrating from and the light emission period P EL when shifts to the light emission period P EL in the writing period P WRT, both the first control signal Sa [i] and the second control signal Sb [i] and the high level A period POFF (hereinafter referred to as “pause period”) is inserted. In the idle period P OFF , all the transistors (SW1a, SW1b, SW2a, SW2b) constituting the control circuit P2 are turned off. That is, both the first electrode La1 and the second electrode La2 of the storage capacitor Cs are in a floating state.
以上に説明したように、書込期間PWRTにおいては、第1制御信号Sa[i]がローレベルを維持する。したがって、トランジスタSW1aがオン状態に遷移することによって保持容量Csの第1電極La1がデータ線15に接続されるとともに、トランジスタSW2aがオン状態に遷移することによって第2電極La2が接地線44に接続される。また、第2制御信号Sb[i]はハイレベルを維持するからトランジスタSW1bおよびSW2bはオフ状態となり、これにより保持容量Csは発光制御回路P1から電気的に切り離される。したがって、保持容量Csにはデータ電位Vdataと接地電位VLとの差分に相当する電圧が保持される。一方、トランジスタT1はローレベルの第1制御信号Sa[i]によってオン状態となる。したがって、駆動トランジスタTdrのゲートには電源電位VHが供給される。このようにトランジスタT1は、駆動トランジスタTdrのゲートに所定の電位を供給(初期化)するための手段として機能する。
As described above, in the writing period P WRT , the first control signal Sa [i] maintains a low level. Therefore, the first electrode La1 of the storage capacitor Cs is connected to the
次に、発光期間PELにおいては、第1制御信号Sa[i]がハイレベルを維持するとともに第2制御信号Sb[i]がローレベルを維持する。したがって、トランジスタSW1bがオン状態となることによって保持容量Csの第1電極La1が第1ノードN1(さらには駆動トランジスタTdrのソース)に接続されるとともに、トランジスタSW2bがオン状態となることによって第2電極La2が第2ノードN2(さらには駆動トランジスタTdrのゲート)に接続される。また、トランジスタSW1aおよびSW2aはオフ状態となるから保持容量Csはデータ線15および接地線44から電気的に切り離される。一方、トランジスタT1はハイレベルの第1制御信号Sa[i]によってオフ状態となるから、給電線42から駆動トランジスタTdrに対する電源電位VHの供給は停止する。以上の動作により、発光期間PELにおいては、その直前の書込期間PWRTにて保持容量Csに保持された電圧が駆動トランジスタTdrのゲート−ソース間に転送され、この結果としてOLED素子17はデータ電位Vdataに応じた輝度に発光する。
Next, in the light emission period P EL , the first control signal Sa [i] maintains a high level and the second control signal Sb [i] maintains a low level. Therefore, when the transistor SW1b is turned on, the first electrode La1 of the storage capacitor Cs is connected to the first node N1 (and further the source of the driving transistor Tdr), and the transistor SW2b is turned on to turn on the second. The electrode La2 is connected to the second node N2 (and the gate of the driving transistor Tdr). Further, since the transistors SW1a and SW2a are turned off, the holding capacitor Cs is electrically disconnected from the
以上に説明したように、本実施形態においても、書込期間PWRTにおいて保持容量Csの第2電極La2が接地線44に接続されるから、第1実施形態と同様の効果が奏される。加えて、本実施形態においては、書込期間PWRTと発光期間PELとの間の休止期間POFFにて保持容量Csがデータ線15および接地線44や発光制御回路P1の何れからも電気的に切り離されるから、保持容量Csに保持される電圧を高い精度で所期のレベルに維持することができるという利点がある。例えばいま、書込期間PWRTと発光期間PELとが間隔なく連続する場合を想定する。この場合には、第1制御信号Sa[i]や第2制御信号Sb[i]の遅延や波形の鈍化などに起因して、双方の信号がローレベルとなる期間が相互に重複する可能性がある。そして、第1制御信号Sa[i]および第2制御信号Sb[i]がともにローレベルになると、保持容量Csの第1電極La1がデータ線15および第1ノードN1に双方に接続されるとともに第2電極La2が接地線44および第2ノードN2の双方に接続されることになる。したがって、せっかく書込期間PWRTにおいてデータ電位Vdataに応じた電荷を保持容量Csに蓄積したにも拘わらず、発光期間PELにおけるOLED素子17の発光に先立って保持容量Csの電荷が逃げてしまい、この結果としてOLED素子17に対する所期の駆動電流Ielの供給が阻害されかねない。これに対し、本実施形態においては、書込期間PWRTと発光期間PELとの間の休止期間POFFにおいて保持容量Csがデータ線15や接地線44や発光制御回路P1から確実に絶縁されるから、このような不具合を未然に防止してOLED素子17を高い精度で所期の輝度に発光させることができるのである。もっとも、第1制御信号Sa[i]および第2制御信号Sb[i]の双方がローレベルとなる期間が存在しても特段の問題とならない場合(例えば発光装置Dを画像の表示に利用した表示装置において画質に対する影響が殆どない場合)やこれらの信号の重複が何らかの方法によって回避される場合には、休止期間POFFを設けない構成(すなわち、書込期間PWRTと発光期間PELとが連続する構成)としてもよい。
As described above, also in the present embodiment, since the second electrode La2 of the storage capacitor Cs is connected to the
<C:第3実施形態>
次に、本発明の第3実施形態について説明する。第2実施形態においては、発光制御回路P1および制御回路P2がpチャネル型のトランジスタによって構成された場合を例示した。これに対し、本実施形態の単位回路Pにおいては、nチャネル型のトランジスタによって発光制御回路P1および制御回路P2が構成される。
<C: Third Embodiment>
Next, a third embodiment of the present invention will be described. In the second embodiment, the case where the light emission control circuit P1 and the control circuit P2 are configured by p-channel transistors has been exemplified. On the other hand, in the unit circuit P of the present embodiment, the light emission control circuit P1 and the control circuit P2 are configured by n-channel transistors.
図5は、本実施形態に係る単位回路Pの構成を示す回路図である。同図に示されるように、この単位回路Pの制御回路P2を構成する4個のトランジスタ(SW1a・SW1b・SW2a・SW2b)の導電型はnチャネル型である。また、駆動電流Ielを制御する駆動トランジスタTdr、および駆動トランジスタTdrのソースとドレインとの導通を制御するトランジスタT1の導電型もnチャネル型である。駆動トランジスタTdrのソースはOLED素子17の陽極と第2ノードN2とに接続され、そのドレインは給電線42に接続される。また、駆動トランジスタTdrのゲートは第1ノードN1に接続される。本実施形態の単位回路Pに供給される第1制御信号Sa[i]および第2制御信号Sb[i]の各々は、図3に示した各信号のハイレベルとローレベルとを入れ替えた波形となる。
FIG. 5 is a circuit diagram showing a configuration of the unit circuit P according to the present embodiment. As shown in the figure, the conductivity type of the four transistors (SW1a, SW1b, SW2a, SW2b) constituting the control circuit P2 of the unit circuit P is an n-channel type. The conductivity type of the drive transistor Tdr that controls the drive current Iel and the transistor T1 that controls conduction between the source and drain of the drive transistor Tdr are also n-channel types. The source of the driving transistor Tdr is connected to the anode of the
この構成においても、書込期間PWRTにおいて保持容量Csの第2電極La2が接地線44に接続されるから、第1実施形態と同様の効果が奏される。加えて、本実施形態によれば、保持容量Csに保持された電圧を駆動トランジスタTdrのゲート−ソース間に印加することができるから、OLED素子17の特性のバラツキに拘わらず各OLED素子17の輝度のバラツキを抑制することができるという利点がある。この効果について詳述すると以下の通りである。
Also in this configuration, since the second electrode La2 of the storage capacitor Cs is connected to the
いま、図16に図示した単位回路Paの各トランジスタをnチャネル型のトランジスタに変更した構成を検討する。図6に示されるように、この構成においては、nチャネル型の駆動トランジスタTdrのソースがOLED素子17の陽極に接続されるとともに(ソースフォロア)、ゲートが選択トランジスタTswと容量素子Cとに接続される。選択トランジスタTswがオン状態に遷移すると、データ線15に供給されているデータ電位Vdataが駆動トランジスタTdrのゲートに供給されるとともに容量素子Cに保持される。この構成においては、駆動トランジスタTdrのソースの電位がOLED素子17の特性(特に電圧−電流特性)に応じて変動する。OLED素子17に供給される駆動電流Ielは駆動トランジスタTdrのゲート−ソース間の電圧に応じた電流量となるから、駆動トランジスタTdrのソースの電位の変動は駆動電流Ielのバラツキ(さらにはOLED素子17の輝度のバラツキ)に直結する。
Now, consider a configuration in which each transistor of the unit circuit Pa shown in FIG. 16 is replaced with an n-channel transistor. As shown in FIG. 6, in this configuration, the source of the n-channel type driving transistor Tdr is connected to the anode of the OLED element 17 (source follower), and the gate is connected to the selection transistor Tsw and the capacitive element C. Is done. When the selection transistor Tsw is turned on, the data potential Vdata supplied to the
これに対し、本実施形態の単位回路Pにおいては、駆動トランジスタTdrのソースが第2ノードN2を介して保持容量Csの第2電極La2に接続されるから、駆動トランジスタTdrのゲート−ソース間の電圧は保持容量Csが保持する電圧に確定される。したがって、OLED素子17の電圧−電流特性に拘わらず、データ電位Vdataに応じた電流量の駆動電流Ielを精度よくOLED素子17に供給することができる。そして、OLED素子17の輝度は駆動電流Ielに比例するから、本実施形態によれば、各単位回路PのOLED素子17の電圧−電流特性が相違する場合であっても、各OLED素子17の輝度のムラを抑制することができる。
On the other hand, in the unit circuit P of the present embodiment, the source of the drive transistor Tdr is connected to the second electrode La2 of the storage capacitor Cs via the second node N2, and therefore, between the gate and source of the drive transistor Tdr. The voltage is determined to be a voltage held by the holding capacitor Cs. Therefore, regardless of the voltage-current characteristics of the
<D:第4実施形態>
次に、本発明の第4実施形態について説明する。
各単位回路Pの発光制御回路P1に含まれる駆動トランジスタTdrの特性(特に閾値電圧Vth)は単位回路Pごとに相違する場合がある。本実施形態における発光制御回路P1は、このような駆動トランジスタTdrの閾値電圧Vthのバラツキを補償する機能を備えている。
<D: Fourth Embodiment>
Next, a fourth embodiment of the present invention will be described.
The characteristics (particularly the threshold voltage Vth) of the drive transistor Tdr included in the light emission control circuit P1 of each unit circuit P may be different for each unit circuit P. The light emission control circuit P1 in this embodiment has a function of compensating for such a variation in the threshold voltage Vth of the drive transistor Tdr.
図7は、本実施形態に係る単位回路Pの構成を示す回路図である。同図に示されるように、本実施形態の発光制御回路P1は、4個のpチャネル型のトランジスタ(Tdr・Tel・T1・T2)と、相互に対向する第1電極Lb1および第2電極Lb2を備える容量素子C0とを含む。 FIG. 7 is a circuit diagram showing a configuration of the unit circuit P according to the present embodiment. As shown in the figure, the light emission control circuit P1 of this embodiment includes four p-channel transistors (Tdr, Tel, T1, and T2), and a first electrode Lb1 and a second electrode Lb2 that face each other. And a capacitive element C0.
駆動トランジスタTdrのソースは給電線42および第1ノードN1に接続される。駆動トランジスタTdrのドレインには、OLED素子17が実際に発光する期間を制御するためのトランジスタ(以下「発光制御トランジスタ」という)Telのソースが接続される。発光制御トランジスタTelのゲートは第2制御線112に接続され、そのドレインはOLED素子17の陽極に接続される。
The source of the drive transistor Tdr is connected to the
駆動トランジスタTdrのゲートには容量素子C0の第1電極Lb1が接続される。この容量素子C0の第2電極Lb2は第2ノードN2およびトランジスタT1のドレインに接続される。トランジスタT1は、容量素子C0の第2電極Lb2と給電線42と電気的な接続の状態を制御する(すなわち両者の導通および非導通を切り替える)ためのスイッチング素子であり、そのソースが給電線42(および第1ノードN1)に接続されるとともにゲートが第1制御線111に接続される。したがって、第1制御信号Sa[i]がローレベルになるとトランジスタT1がオン状態に遷移して容量素子C0の第2電極Lb2に電源電位VHが供給される。
The first electrode Lb1 of the capacitive element C0 is connected to the gate of the driving transistor Tdr. The second electrode Lb2 of the capacitive element C0 is connected to the second node N2 and the drain of the transistor T1. The transistor T1 is a switching element for controlling the state of electrical connection between the second electrode Lb2 of the capacitive element C0 and the feed line 42 (that is, switching between conduction and non-conduction between them), and the source thereof is the
トランジスタT2は、駆動トランジスタTdrのゲートとドレインとの導通および非導通を切り替えるスイッチング素子であり、駆動トランジスタTdrのゲートとドレインとの間に介挿される。トランジスタT2のゲートは第1制御線111に接続される。したがって、第1制御信号Sa[i]がローレベルに遷移するとトランジスタT2がオン状態となり、これにより駆動トランジスタTdrはダイオードとして機能する。
The transistor T2 is a switching element that switches between conduction and non-conduction between the gate and drain of the drive transistor Tdr, and is interposed between the gate and drain of the drive transistor Tdr. The gate of the transistor T2 is connected to the
次に、図8を参照しながら本実施形態の動作を説明する。同図に示されるように、本実施形態における第1制御信号Sa[i]は、第i番目の水平走査期間の始点t1よりも所定の時間長だけ手前の時点t0から、水平走査期間の終点t3よりも所定の時間長だけ手前の時点t2までの期間にてローレベルとなり、それ以外の期間にてハイレベルとなる。以下では、第1制御信号Sa[i]がローレベルに立ち下がる時点t0から水平走査期間の始点(第2制御信号Sb[i]が立ち上がる時点)t1までの期間を「リセット期間PRES」と表記し、水平走査期間の始点t1から第1制御信号Sa[i]がハイレベルに立ち上がる時点t2までの期間を「書込期間PWRT」と表記する。なお、第2制御信号Sb[i]は、第2実施形態と同様に、第i番目の水平走査期間の始点t1から終点t3までにわたってハイレベルを維持するとともにそれ以外の期間である発光期間PELにてローレベルとなる。書込期間PWRTと発光期間PELとの間には、第2実施形態と同様に、第1制御信号Sa[i]および第2制御信号Sb[i]の双方がハイレベルとなる休止期間POFFが介挿される。 Next, the operation of this embodiment will be described with reference to FIG. As shown in the figure, the first control signal Sa [i] in this embodiment is the end point of the horizontal scanning period from the time point t0 that is a predetermined time length before the starting point t1 of the i-th horizontal scanning period. It becomes a low level in a period up to a time point t2 that is a predetermined time before t3 and becomes a high level in other periods. Hereinafter, the period from the time t0 when the first control signal Sa [i] falls to the low level to the start point of the horizontal scanning period (the time when the second control signal Sb [i] rises) t1 is referred to as “reset period P RES ”. The period from the start point t1 of the horizontal scanning period to the time point t2 when the first control signal Sa [i] rises to the high level is referred to as “writing period P WRT ”. Note that, as in the second embodiment, the second control signal Sb [i] maintains a high level from the start point t1 to the end point t3 of the i-th horizontal scanning period, and the light emission period P, which is the other period. Low level at EL . Between the writing period P WRT and the light emission period P EL , as in the second embodiment, a pause period in which both the first control signal Sa [i] and the second control signal Sb [i] are at a high level. P OFF is inserted.
図8に示されるように、リセット期間PRESにおいては、第1制御信号Sa[i]および第2制御信号Sb[i]の双方がローレベルとなる。したがって、トランジスタT1がオン状態となって略一定の電源電位VHが容量素子C0の第2電極Lb2に供給される。また、トランジスタT2がオン状態となって駆動トランジスタTdrがダイオード接続されるとともに、発光制御トランジスタTelがオン状態となる。これにより駆動トランジスタTdrのドレインの電位(およびドレインにトランジスタT2を介して導通するゲートの電位)は充分に低下する。なお、リセット期間PRESにおいては発光制御トランジスタTelがオン状態となるためOLED素子17は発光する。しかしながら、このリセット期間PRESは発光期間PELと比較して充分に短い時間長(すなわち駆動トランジスタTdrのドレインが所定のレベルまで低下する時間長)に設定されるから、リセット期間PRESにおける発光がOLED素子17の輝度に与える影響は殆どない。一方、リセット期間PRESにおいてデータ供給回路25の出力はハイインピーダンスとされる。
As shown in FIG. 8, in the reset period PRES , both the first control signal Sa [i] and the second control signal Sb [i] are at a low level. Therefore, the transistor T1 is turned on, and a substantially constant power supply potential VH is supplied to the second electrode Lb2 of the capacitive element C0. Further, the transistor T2 is turned on, the drive transistor Tdr is diode-connected, and the light emission control transistor Tel is turned on. As a result, the potential of the drain of the driving transistor Tdr (and the potential of the gate conducting to the drain via the transistor T2) is sufficiently lowered. In the reset period PRES , the light emission control transistor Tel is turned on, so that the
次に、書込期間PWRTにおいて、データ供給回路25は、選択回路21が選択する第i行の各OLED素子17の輝度に応じたレベルのデータ電位Vdataを各データ線15に供給する。また、この書込期間PWRTにおいて、選択回路21は、第1制御信号Sa[i]をローレベルに維持するとともに第2制御信号Sb[i]をハイレベルに遷移させる。これによりトランジスタSW1aおよびSW2aがオン状態となるから、保持容量Csの第1電極La1にデータ電位Vdataが供給されるとともに第2電極La2に接地電位VLが供給される。したがって、保持容量Csにはデータ電位Vdataと接地電位VLとの差分に相当する電圧が保持される。
Next, in the writing period P WRT , the
一方、発光制御回路P1においては、発光制御トランジスタTelがハイレベルの第2制御信号Sb[i]によってオフ状態に遷移するとともにトランジスタT1およびT2がローレベルの第1制御信号Sa[i]によってオン状態を維持する。したがって、駆動トランジスタTdrのゲートの電位Vgはリセット期間にて低下したレベルから上昇していき、最終的には式(1)で表現されるレベルに収束する。
Vg=VH−|Vth| ……(1)
なお、トランジスタの電位は一般的にソースの電位を基準として表記される。駆動トランジスタTdrはpチャネル型であるから、閾値電圧Vthは負数となる。式(1)が閾値電圧Vthの絶対値を含んでいるのはこのためである。
On the other hand, in the light emission control circuit P1, the light emission control transistor Tel is turned off by the high-level second control signal Sb [i], and the transistors T1 and T2 are turned on by the low-level first control signal Sa [i]. Maintain state. Therefore, the potential Vg of the gate of the drive transistor Tdr rises from the level lowered in the reset period, and finally converges to the level expressed by the equation (1).
Vg = VH- | Vth | (1)
Note that the transistor potential is generally expressed with reference to the source potential. Since the drive transistor Tdr is a p-channel type, the threshold voltage Vth is a negative number. This is why equation (1) includes the absolute value of the threshold voltage Vth.
次に、発光期間PELにおいては、図8に示されるように、第1制御信号Sa[i]がハイレベルを維持するとともに第2制御信号Sb[i]がローレベルに遷移する。したがって、トランジスタT1およびT2がオフ状態になる。さらに、トランジスタSW1bおよびSW2bがオン状態に遷移することによって保持容量Csの接続先がデータ線15および接地線44から第1ノードN1および第2ノードN2に変更される。すなわち、第1ノードN1と第2ノードN2との間には、データ電位Vdataと接地電位VLとの差分に相当する電圧「ΔV(=Vdata−VL)」を保持した状態の保持容量Csが接続される。このときに容量素子C0の第1電極Lb1の電位(駆動トランジスタTdrのゲートの電位Vg)は、書込期間PWRTにて設定された電位「Vdd−|Vth|」から「k・ΔV」だけ変化する。ただし、「k」は、保持容量Csの容量、容量素子C0の容量、駆動トランジスタTdrのゲート容量、およびその他の寄生容量の容量比に応じた数値である。したがって、駆動トランジスタTdrのゲートの電位Vgは以下の式(2)によって表現される。
Vg=VH−|Vth|−k・ΔV ……(2)
Next, in the light emission period P EL , as shown in FIG. 8, the first control signal Sa [i] maintains a high level and the second control signal Sb [i] transitions to a low level. Therefore, the transistors T1 and T2 are turned off. Further, when the transistors SW1b and SW2b are turned on, the connection destination of the storage capacitor Cs is changed from the
Vg = VH− | Vth | −k · ΔV (2)
そして、発光期間PELにおいてはローレベルの第2制御信号Sb[i]によって発光制御トランジスタTelがオン状態となるから、OLED素子17には駆動トランジスタTdrのゲートの電位Vgに応じた駆動電流Ielが供給される。いま、駆動トランジスタTdrが飽和領域にて動作すると仮定すると、駆動電流Ielは以下の式(3)によって表現される。
Iel=(β/2)(Vgs−Vth)2 ……(3)
式(3)における「Vgs」はソースの電位を基準としたときの駆動トランジスタTdrのゲートの電位である。さらに、駆動トランジスタTdrのソースに電源電位VHが供給されていることと式(2)とを考慮すると、電圧Vgsは以下の式(4)によって表現される。ただし、式(4)においては閾値電圧Vthの絶対値をはずして「+Vth」と表現した。
Vgs=Vg−VH
=(VH+Vth−k・ΔV)−VH
=Vth−k・ΔV ……(4)
In the light emission period P EL , the light emission control transistor Tel is turned on by the low-level second control signal Sb [i]. Therefore, the
Iel = (β / 2) (Vgs−Vth) 2 (3)
“Vgs” in Expression (3) is the gate potential of the drive transistor Tdr when the source potential is used as a reference. Further, considering that the power supply potential VH is supplied to the source of the driving transistor Tdr and the equation (2), the voltage Vgs is expressed by the following equation (4). However, in the expression (4), the absolute value of the threshold voltage Vth is removed and expressed as “+ Vth”.
Vgs = Vg-VH
= (VH + Vth−k · ΔV) −VH
= Vth−k ・ ΔV …… (4)
この式(4)を代入すると、式(3)は以下の式(5)に変形される。
Iel=(β/2){k・ΔV}2 ……(5)
この式(5)に示されるように、OLED素子17に供給される駆動電流Ielは、データ電位Vdataと接地電位VLとの差分ΔV(=Vdata−VL)のみによって決定され、駆動トランジスタTdrの閾値電圧Vthには依存しない。したがって、閾値電圧Vthのバラツキに起因した輝度のムラは抑制される。
When this equation (4) is substituted, equation (3) is transformed into the following equation (5).
Iel = (β / 2) {k · ΔV} 2 (5)
As shown in the equation (5), the drive current Iel supplied to the
以上に説明したように、発光期間PELでの駆動電流Ielを定める駆動トランジスタTdrのゲートの電位Vgは、書込期間PWRTにて保持容量Csに保持された電圧に応じたレベルとなる。この保持容量Csの第2電極La2は接地線44に接続されるから、第1実施形態と同様に、給電線42の電位の変動に拘わらずOLED素子17を所期の輝度に発光させることができる。なお、図7においては、駆動トランジスタTdrのゲートに容量素子C0を配置した構成を例示したが、この容量素子C0は独立した要素である必要はない。例えば駆動トランジスタTdrのゲート容量など他の要素に寄生する容量を容量素子C0として利用してもよい。
As described above, the potential Vg at the gate of the driving transistor Tdr to determine the driving current Iel in the light emission period P EL has a level corresponding to the voltage stored in the storage capacitor Cs at the writing period P WRT. Since the second electrode La2 of the storage capacitor Cs is connected to the
ところで、米国特許6,229,506号には、駆動トランジスタTdrの閾値電圧Vthのバラツキを補償するための構成として図9(a)のような単位回路Pbが開示されている。この単位回路Pbにおいて、駆動トランジスタTdrの閾値電圧Vthの補償は、容量素子C1の一方の電極Lを特定の基準電位Vrefに固定しつつ、駆動トランジスタTdrをトランジスタTbでダイオード接続することによって実現される。より具体的には、まず、図9(b)に示されるように、リセット期間PRESにおいて、発光制御トランジスタTelおよびトランジスタTbをオン状態として駆動トランジスタTdrのドレインおよびゲートの電位を充分に低いレベルに引き下げる。続く補償期間P1においては、トランジスタTbをオン状態として駆動トランジスタTdrのドレインとゲートとを導通させ、これにより駆動トランジスタTdrのゲートの電位を「VH−|Vth|」に収束させる。この補償期間P1において容量素子C1の電極Lには、オン状態にあるトランジスタTaを介してデータ線15から基準電位Vrefが供給されている。そして、補償期間P1に続く書込期間P2においては、トランジスタTbをオフ状態として駆動トランジスタTdrのダイオード接続を解除したうえで、データ線15にデータ電位Vdataを供給する。これによって駆動トランジスタTdrのゲートの電位は「VH−|Vth|」からデータ電位Vdataに応じて引き下げられる。より具体的には、基準電位Vrefとデータ電位Vdataとの差分が容量素子C1と容量素子C2との容量比に応じて分圧されて駆動トランジスタTdrのゲートに供給される。発光期間PELにおいては、発光制御トランジスタTelがオン状態となってOLED素子17に駆動電流Ielが供給される。
Incidentally, US Pat. No. 6,229,506 discloses a unit circuit Pb as shown in FIG. 9A as a configuration for compensating for variations in the threshold voltage Vth of the drive transistor Tdr. In this unit circuit Pb, compensation of the threshold voltage Vth of the drive transistor Tdr is realized by diode-connecting the drive transistor Tdr with the transistor Tb while fixing one electrode L of the capacitive element C1 to a specific reference potential Vref. The More specifically, first, as shown in FIG. 9B, in the reset period PRES , the light emission control transistor Tel and the transistor Tb are turned on, and the drain and gate potentials of the drive transistor Tdr are set to a sufficiently low level. Pull it down. In the subsequent compensation period P 1 , the transistor Tb is turned on and the drain and gate of the driving transistor Tdr are made conductive, thereby converging the potential of the gate of the driving transistor Tdr to “VH− | Vth |”. In this compensation period P 1 , the reference potential Vref is supplied from the
ここで、閾値電圧Vthを補償する動作(すなわち図9(b)の保障期間P1において駆動トランジスタTdrのゲートの電位を「VH−|Vth|」に収束させる動作)に際して駆動トランジスタTdrのゲートの電位はその閾値電圧Vthの近傍の電位となるから、その動作は比較的に長時間を要する。しかしながら、図9(a)に図示した単位回路Pbにおいては、データ線15から基準電位Vrefおよびデータ電位Vdataの双方と取り込む必要があるため、1水平走査期間内にデータ線15の電位を基準電位Vrefおよびデータ電位Vdataとに交互に切り替える必要がある。したがって、閾値電圧Vthの補償のために充分な時間を確保することが困難であるという問題がある。これに対し、本実施形態によれば、電源電位VHが図9(a)の構成における基準電位Vrefとしての役割を実質的に担っているから、データ線15の電位を基準電位Vrefに変更する必要はない。したがって、データ電位Vdataの書込や閾値電圧Vthの補償のために充分な時間を確保してこれらの動作を確実に実行することができる。
Here, in the operation of compensating the threshold voltage Vth (that is, the operation of converging the gate potential of the drive transistor Tdr to “VH− | Vth |” in the guarantee period P 1 in FIG. 9B), the gate of the drive transistor Tdr Since the potential is in the vicinity of the threshold voltage Vth, the operation takes a relatively long time. However, in the unit circuit Pb shown in FIG. 9A, since it is necessary to capture both the reference potential Vref and the data potential Vdata from the
<E:第5実施形態>
次に、本発明の第5実施形態について説明する。以上の各実施形態では、書込期間PWRTにおいて、略一定の電位に維持される配線(接地線44)に対して保持容量Csの第2電極La2が接続される構成を例示した。しかしながら、書込期間PWRTにおける保持容量Csの第2電極La2の接続先はこの種の配線に限定されない。本実施形態においては、OLED素子17の輝度に応じた電位が供給される配線に保持容量Csの第2電極La2が接続される構成となっている。
<E: Fifth Embodiment>
Next, a fifth embodiment of the present invention will be described. In the above respective embodiments, in the writing period P WRT, second electrode La2 of the storage capacitor Cs is illustrated a structure which is connected to the wiring to be maintained at a substantially constant potential (ground line 44). However, connection of the second electrode La2 of the storage capacitor Cs in the writing period P WRT is not limited to this type of line. In the present embodiment, the second electrode La2 of the storage capacitor Cs is connected to a wiring to which a potential corresponding to the luminance of the
図10は、本実施形態に係る単位回路Pの構成を示す回路図である。同図に示されるように、図1において1本の配線として図示されたデータ線15は、本実施形態においては第1データ線151と第2データ線152とを含む。単位回路PのトランジスタSW1aのソースは第1データ線151に接続される。一方、トランジスタSW2aは、保持容量Csの第2電極La2と第2データ線152との間に介挿される。したがって、書込期間PWRTにおいて第1制御信号Sa[i]がローレベルに遷移すると、保持容量Csの第2電極La2は第2データ線152と導通する。
FIG. 10 is a circuit diagram showing a configuration of the unit circuit P according to the present embodiment. As shown in the figure, the
第1データ線151にはデータ電位Vdata1がデータ供給回路25から供給される。同様に、第2データ線152にはデータ電位Vdata2がデータ供給回路25から供給される。データ電位Vdata1およびVdata2の各々のレベルは、その差分に相当する電圧Vdata(=Vdata1−Vdata2)が各OLED素子17の輝度に応じた電圧となるように選定されている。したがって、書込期間PWRTにおいてトランジスタSW1aおよびSW2aがオン状態に遷移すると、保持容量CsにはOLED素子17について指定された輝度に応じた電圧Vdata(すなわちVdata1−Vdata2)が保持される。
A
本実施形態においても、保持容量Csの第2電極La2が給電線42以外の配線に接続されるから、第1実施形態と同様に、給電線42の電位の変動に拘わらずOLED素子17を所期の輝度に発光させることができる。さらに、本実施形態においては、第1データ線151と第2データ線152との電位差に応じてOLED素子17の輝度が決定されるから、ノイズやクロストークによる輝度のムラを抑制することができるという利点がある。例えば、第1データ線151および第2データ線152の双方の電位がノイズによって同時に「Δ」だけ変動したとしても、第1データ線151と第2データ線152の電位差Vdataは何ら変動しないから(Vdata=(Vdata1+Δ)−(Vdata2+Δ)=Vdata1−Vdata2)、OLED素子17の輝度にノイズの影響は現れない。
Also in the present embodiment, since the second electrode La2 of the storage capacitor Cs is connected to a wiring other than the
なお、本実施形態においては、各列ごとに第1データ線151と第2データ線152とが形成された構成を例示したが、他列のデータ線15が第1データ線151および第2データ線152の一方として兼用される構成としてもよい。例えば、図11においては、奇数列目の単位回路Pの配列に沿って第1データ線151が形成されるとともに偶数列目の単位回路Pの配列に沿って第2データ線152が形成された構成が例示されている。この構成のもと、奇数列である第j列目の単位回路Pにおいては、当該列に対応する第1データ線151にトランジスタSW1aが接続される一方、これに隣接する第(j+1)列目の第2データ線152にトランジスタSW2aが接続される。同様に、偶数列である第(j+1)列目の単位回路Pにおいては、その列の第2データ線152にトランジスタSW2aが接続される一方、これに隣接する第j列目の第1データ線151にトランジスタSW1aが接続される。
In the present embodiment, the configuration in which the
この構成において、書込期間PWRTを規定する第1制御信号Sa[i]は、制御信号Sa1[i]および制御信号Sa2[i]という2系統の信号として各単位回路Pに供給される。すなわち、制御信号Sa1[i]は制御線11aを介して奇数列の各単位回路Pに供給されるとともに制御信号Sa2[i]は制御線11bを介して偶数列の各単位回路Pに供給される。なお、ここでは第1制御信号Sa[i]について説明したが、第2制御信号Sb[i]についても同様の構成となっている。図12に示されるように、制御信号Sa1[i]と制御信号Sa1[i]とは互いに重複しない期間にてローレベル(アクティブレベル)となる。一方、第1データ線151に供給されるデータ電位Vdata1とデータ電位Vdata2とは、各々の差分値であるVdata(=Vdata1−Vdata2)が、制御信号Sa1[i]がローレベルとなる期間にて第i行の奇数列目の単位回路Pに指定された階調に応じたレベルとなり、制御信号Sa2[i]がローレベルとなる期間にて第i行の偶数列目の単位回路Pに指定された階調に応じたレベルとなるように、各々のレベルが選定されたうえでデータ供給回路25から各データ線(151・152)に供給される。
In this configuration, the first control signal Sa [i] that defines the writing period P WRT is supplied to each unit circuit P as two systems of signals, the control signal Sa1 [i] and the control signal Sa2 [i]. That is, the control signal Sa1 [i] is supplied to each unit circuit P in the odd-numbered column via the
図11の構成においても、第1データ線151と第2データ線152との電位差(Vdata)が各単位回路Pに取り込まれるから、第5実施形態と同様の効果が奏される。加えて、この構成によれば、単位回路Pの各列について1本のデータ線(151または152)を形成すれば足りるから、図10に示されるように各列ごとに第1データ線151および第2データ線152の双方が形成される構成と比較して、配線の総本数を削減して構成を簡素化できるという利点がある。
Also in the configuration of FIG. 11, since the potential difference (Vdata) between the
<F:応用例>
次に、本発明に係る発光装置Dを利用した電子機器について説明する。図13は、以上に説明した何れかの形態に係る発光装置Dを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての発光装置Dと本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この発光装置Dは発光素子にOLED素子17を使用しているので、視野角が広く見易い画面を表示できる。
<F: Application example>
Next, an electronic apparatus using the light emitting device D according to the present invention will be described. FIG. 13 is a perspective view showing the configuration of a mobile personal computer that employs the light-emitting device D according to any one of the embodiments described above as a display device. The
図14に、実施形態に係る発光装置Dを適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置としての発光装置Dを備える。スクロールボタン3002を操作することによって、発光装置Dに表示される画面がスクロールされる。
FIG. 14 shows a configuration of a mobile phone to which the light emitting device D according to the embodiment is applied. A
図15に、実施形態に係る発光装置Dを適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置としての発光装置Dを備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Dに表示される。
FIG. 15 shows a configuration of a personal digital assistant (PDA) to which the light emitting device D according to the embodiment is applied. The information
なお、本発明に係る発光装置Dが適用される電子機器としては、図13から図15に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置Dの用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の発光装置は利用される。本発明にいう電子回路とは、各実施形態のように表示装置の画素を構成する単位回路のほか、画像形成装置における露光の単位となる回路をも含む概念である。 Electronic devices to which the light emitting device D according to the present invention is applied include those shown in FIGS. 13 to 15, digital still cameras, televisions, video cameras, car navigation devices, pagers, electronic notebooks, electronic papers, Examples include calculators, word processors, workstations, videophones, POS terminals, printers, scanners, copiers, video players, devices equipped with touch panels, and the like. The application of the light emitting device D according to the present invention is not limited to image display. For example, in an image forming apparatus such as an optical writing type printer or an electronic copying machine, a writing head that exposes a photosensitive member according to an image to be formed on a recording material such as paper is used. However, the light emitting device of the present invention is used. The electronic circuit referred to in the present invention is a concept including a unit circuit that constitutes a pixel of a display device as in each embodiment, and a circuit that is a unit of exposure in an image forming apparatus.
D……発光装置、10……画素アレイ部、P……単位回路、11……制御線、111……第1制御線、112……第2制御線、15……データ線、151……第1データ線、152……第2データ線、17……OLED素子、21……選択回路、25……データ供給回路、31……制御回路、35……電源回路、42……給電線、44……接地線、P1……発光制御回路、P2……制御回路、SW1……スイッチング素子、SW2……スイッチング素子、Cs……保持容量、Tdr……駆動トランジスタ、Tel……発光制御トランジスタ、T1,T2,SW1a,SW1b,SW2a,SW2b……トランジスタ、PWRT……書込期間、PEL……発光期間、PRES……リセット期間、POFF……休止期間、Sa[i]……第1制御信号、Sb[i]……第2制御信号、Vdata……データ電位、VH……電源電位、VL……接地電位。
D: Light emitting device, 10: Pixel array unit, P: Unit circuit, 11: Control line, 111: First control line, 112: Second control line, 15: Data line, 151: First data line 152... Second data line 17...
Claims (14)
第1電極と第2電極との間の電圧を保持する保持容量と、
前記発光素子に対して指定された階調に応じたデータ電位が供給されるデータ線と前記第1電極とを導通させるとともに前記給電線以外の配線である基準配線と前記第2電極とを導通させる第1の状態、および、前記第1電極と前記第1ノードとを導通させるとともに前記第2電極と前記第2ノードとを導通させる第2の状態の何れかの状態となる制御回路と
を具備する電子回路。 A light emission control circuit for supplying a current corresponding to a voltage between the first node and the second node from the feeder line to the light emitting element;
A storage capacitor for holding a voltage between the first electrode and the second electrode;
A data line to which a data potential corresponding to a specified gradation is supplied to the light emitting element is electrically connected to the first electrode, and a reference wiring other than the power supply line is electrically connected to the second electrode. And a control circuit which is in any one of a second state in which the first electrode is electrically connected to the first node and the second electrode is electrically connected to the second node. Electronic circuit provided.
請求項1に記載の電子回路。 The electronic circuit according to claim 1, wherein the reference wiring is a wiring to which a substantially constant potential is supplied.
前記基準配線は、前記接地線に導通する配線である
請求項2に記載の電子回路。 The light emitting element is interposed between a ground line to which a ground potential is supplied and the power supply line,
The electronic circuit according to claim 2, wherein the reference wiring is a wiring that conducts to the ground line.
請求項1に記載の電子回路。 2. The electron according to claim 1, wherein the reference wiring is an auxiliary data line in which a potential is set so that a voltage between the data line and the data line becomes a voltage corresponding to a gradation specified for the light emitting element. circuit.
請求項1に記載の電子回路。 The control circuit includes: a first switching unit that causes the first electrode to conduct to either the data line or the first node; and a second switching unit that causes the second electrode to conduct to either the reference wiring or the second node. The electronic circuit according to claim 1, further comprising: 2 switching means.
請求項1に記載の電子回路。 The light emission control circuit is a transistor interposed between the power supply line and the light emitting element, and one of a source and a gate is connected to the first node, and the other of the source and the gate is connected to the second node. The electronic circuit according to claim 1, further comprising a connected driving transistor.
請求項6に記載の電子回路。 7. The n-channel transistor having a source connected to the light emitting element and the second node, a drain connected to the power supply line, and a gate connected to the first node. The electronic circuit described.
前記給電線から前記発光素子に流れる電流をゲートの電位に応じて制御する駆動トランジスタと、
前記駆動トランジスタのソースまたはドレインの一方と当該駆動トランジスタのゲートとの導通および非導通を切り替えるスイッチング素子と、
駆動トランジスタのゲートと前記第1ノードおよび前記第2ノードの一方との間に介在する容量と
を備える請求項1に記載の電子回路。 The light emission control circuit includes:
A driving transistor for controlling a current flowing from the feeder line to the light emitting element according to a potential of a gate;
A switching element that switches between conduction and non-conduction between one of the source or drain of the drive transistor and the gate of the drive transistor;
The electronic circuit according to claim 1, further comprising: a capacitor interposed between a gate of a driving transistor and one of the first node and the second node.
第1期間において、前記発光素子に対して指定された階調に応じたデータ電位が供給されるデータ線と前記第1電極とを導通させるとともに前記給電線以外の配線である基準配線と前記第2電極とを導通させ、
前記第1期間の後の第2期間において、前記第1電極と前記第1ノードとを導通させるとともに前記第2電極と前記第2ノードとを導通させる
電子回路の駆動方法。 A light emission control circuit that supplies a current corresponding to a voltage between the first node and the second node to the light emitting element from a power supply line, and a storage capacitor that holds a voltage between the first electrode and the second electrode. A method for driving an electronic circuit comprising:
In the first period, the data line to which the data potential corresponding to the designated gradation is supplied to the light emitting element is electrically connected to the first electrode, and the reference wiring that is a wiring other than the power supply line and the first wiring Conduction between two electrodes,
A method for driving an electronic circuit, wherein, in a second period after the first period, the first electrode and the first node are made conductive and the second electrode and the second node are made conductive.
前記第1電極を前記データ線および前記第1ノードの何れにも導通させず、前記第2電極を前記基準配線および前記第2ノードの何れにも導通させない
請求項9に記載の電子回路の駆動方法。 In the rest period between the first period and the second period,
The electronic circuit drive according to claim 9, wherein the first electrode is not conducted to any of the data line and the first node, and the second electrode is not conducted to any of the reference wiring and the second node. Method.
前記第1期間においては、前記スイッチング素子をオン状態とすることによって前記駆動トランジスタのゲートを当該駆動トランジスタの閾値電圧に応じた電位とし、
前記第2期間においては、前記スイッチング素子をオフ状態とする
請求項9に記載の電子回路の駆動方法。 The light emission control circuit includes a driving transistor that controls a current flowing from the power supply line to the light emitting element according to a gate potential, and conduction and non-conduction between one of a source or a drain of the driving transistor and a gate of the driving transistor. A switching element for switching between, and a capacitor interposed between the gate of the driving transistor and one of the first node and the second node,
In the first period, the gate of the driving transistor is set to a potential corresponding to the threshold voltage of the driving transistor by turning on the switching element.
The method for driving an electronic circuit according to claim 9, wherein the switching element is turned off in the second period.
前記複数の電子回路の各々は、第1ノードと第2ノードとの間の電圧に応じた電流を給電線から発光素子に供給する発光制御回路と、第1電極と第2電極との間の電圧を保持する保持容量と、前記データ線および前記第1ノードの何れかに第1電極を導通させる第1スイッチング手段と、前記基準配線および前記第2ノードの何れかに前記第2電極を導通させる第2スイッチング手段とを備え、
前記選択手段は、当該選択手段が選択した電子回路について、前記第1電極が前記データ線に導通するとともに前記第2電極が前記基準配線に導通するように前記第1スイッチング手段および前記第2スイッチング手段を制御する一方、非選択の電子回路について、前記第1電極が前記第1ノードに導通するとともに前記第2電極が前記第2ノードに導通するように前記第1スイッチング手段および前記第2スイッチング手段を制御する
発光装置。 A plurality of electronic circuits each connected to a data line; data supply means for supplying a data potential to each of the plurality of data lines; and selection means for sequentially selecting each of the plurality of electronic circuits. A light emitting device,
Each of the plurality of electronic circuits includes a light emission control circuit that supplies a current corresponding to a voltage between the first node and the second node from the power supply line to the light emitting element, and a first electrode and a second electrode. A holding capacitor for holding a voltage, first switching means for conducting the first electrode to either the data line or the first node, and conducting the second electrode to any of the reference wiring and the second node Second switching means for causing
In the electronic circuit selected by the selection unit, the selection unit includes the first switching unit and the second switching unit such that the first electrode is connected to the data line and the second electrode is connected to the reference line. The first switching means and the second switching so that the first electrode is electrically connected to the first node and the second electrode is electrically connected to the second node for a non-selected electronic circuit while controlling the means. Light-emitting device that controls the means.
前記発光素子は、前記接地線と前記給電線との間に介在し、
前記基準配線は、前記接地線に導通する配線である
請求項12に記載の発光装置。 Comprising a ground wire configured by a conductive film body distributed continuously over the plurality of electronic circuits and supplied with a substantially constant ground potential;
The light emitting element is interposed between the ground line and the power supply line,
The light-emitting device according to claim 12, wherein the reference wiring is a wiring that conducts to the ground line.
An electronic apparatus comprising the light emitting device according to claim 12.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131036A JP4826131B2 (en) | 2005-04-28 | 2005-04-28 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131036A JP4826131B2 (en) | 2005-04-28 | 2005-04-28 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006308845A true JP2006308845A (en) | 2006-11-09 |
JP4826131B2 JP4826131B2 (en) | 2011-11-30 |
Family
ID=37475811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005131036A Expired - Fee Related JP4826131B2 (en) | 2005-04-28 | 2005-04-28 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826131B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837335B1 (en) | 2006-12-13 | 2008-06-12 | 재단법인서울대학교산학협력재단 | Pixel circuit of flat panel display device |
JP2009053298A (en) * | 2007-08-24 | 2009-03-12 | Sony Corp | Electro luminescence display panel module, timing generator, light scanning driver, and electronic device |
JP2010175779A (en) * | 2009-01-29 | 2010-08-12 | Seiko Epson Corp | Driving method of unit circuit and driving method of electrooptical device |
US9111893B2 (en) | 2012-05-16 | 2015-08-18 | Joled Inc. | Display device |
US9167635B2 (en) | 2012-09-20 | 2015-10-20 | Canon Kabushiki Kaisha | Light emitting apparatus, driving circuit of light emitting element, and driving method |
JP2016028891A (en) * | 2014-07-18 | 2016-03-03 | コニカミノルタ株式会社 | Optical writing device and image forming device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003173154A (en) * | 2001-09-28 | 2003-06-20 | Sanyo Electric Co Ltd | Semiconductor device and display device |
JP2003186438A (en) * | 2001-12-19 | 2003-07-04 | Hitachi Ltd | Image display device |
JP2003216110A (en) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | Display device |
JP2005157244A (en) * | 2003-11-27 | 2005-06-16 | Samsung Sdi Co Ltd | Light emitting display device and display panel and driving method therefor |
JP2006072303A (en) * | 2004-09-01 | 2006-03-16 | Au Optronics Corp | Organic light-emitting display apparatus and display unit therefor |
JP2006301159A (en) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | Electronic circuit, its driving method, electro-optical device, and electronic equipment |
-
2005
- 2005-04-28 JP JP2005131036A patent/JP4826131B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003173154A (en) * | 2001-09-28 | 2003-06-20 | Sanyo Electric Co Ltd | Semiconductor device and display device |
JP2003216110A (en) * | 2001-11-13 | 2003-07-30 | Semiconductor Energy Lab Co Ltd | Display device |
JP2003186438A (en) * | 2001-12-19 | 2003-07-04 | Hitachi Ltd | Image display device |
JP2005157244A (en) * | 2003-11-27 | 2005-06-16 | Samsung Sdi Co Ltd | Light emitting display device and display panel and driving method therefor |
JP2006072303A (en) * | 2004-09-01 | 2006-03-16 | Au Optronics Corp | Organic light-emitting display apparatus and display unit therefor |
JP2006301159A (en) * | 2005-04-19 | 2006-11-02 | Seiko Epson Corp | Electronic circuit, its driving method, electro-optical device, and electronic equipment |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837335B1 (en) | 2006-12-13 | 2008-06-12 | 재단법인서울대학교산학협력재단 | Pixel circuit of flat panel display device |
JP2009053298A (en) * | 2007-08-24 | 2009-03-12 | Sony Corp | Electro luminescence display panel module, timing generator, light scanning driver, and electronic device |
JP2010175779A (en) * | 2009-01-29 | 2010-08-12 | Seiko Epson Corp | Driving method of unit circuit and driving method of electrooptical device |
US9111893B2 (en) | 2012-05-16 | 2015-08-18 | Joled Inc. | Display device |
US9167635B2 (en) | 2012-09-20 | 2015-10-20 | Canon Kabushiki Kaisha | Light emitting apparatus, driving circuit of light emitting element, and driving method |
JP2016028891A (en) * | 2014-07-18 | 2016-03-03 | コニカミノルタ株式会社 | Optical writing device and image forming device |
Also Published As
Publication number | Publication date |
---|---|
JP4826131B2 (en) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100724003B1 (en) | Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus | |
JP4259592B2 (en) | Electro-optical device and electronic apparatus | |
JP4259556B2 (en) | Electro-optical device and electronic apparatus | |
JP4882536B2 (en) | Electronic circuit and electronic equipment | |
JP4737120B2 (en) | Pixel circuit driving method, electro-optical device, and electronic apparatus | |
JP5018869B2 (en) | Electro-optical device and electronic apparatus | |
JP5360684B2 (en) | Light emitting device, electronic device, and pixel circuit driving method | |
EP1863003A2 (en) | Unit circuit, electro-optical device, and electronic apparatus | |
JP2008107785A (en) | Electro-optic device and electronic equipment | |
JP2007206590A (en) | Pixel circuit, driving method thereof, display device, and electronic apparatus | |
KR20070009462A (en) | Electronic device, method of driving the same, electro-optical device, and electronic apparatus | |
JP4293227B2 (en) | Electronic circuit, electronic device, driving method thereof, electro-optical device, and electronic apparatus | |
JP5392963B2 (en) | Electro-optical device and electronic apparatus | |
JP2008191450A (en) | Pixel circuit, drive method of pixel circuit, electro-optical device, and electronic apparatus | |
JP5011682B2 (en) | Electronic device and electronic equipment | |
JP4826131B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP4946074B2 (en) | Display device, driving method thereof, and electronic apparatus | |
JP5299126B2 (en) | LIGHT-EMITTING DEVICE, ELECTRONIC DEVICE, AND METHOD FOR DRIVING PIXEL CIRCUIT | |
JP2006349794A (en) | Electronic circuit and its driving method, electrooptical device, and electronic equipment | |
JP4826158B2 (en) | Electro-optic device | |
JP2007187779A (en) | Electronic circuit, electronic apparatus, driving method thereof, and electronic equipment | |
JP4984520B2 (en) | Electronic circuit, electronic device and electronic equipment | |
JP5124955B2 (en) | Electro-optical device, driving method thereof, and electronic apparatus | |
JP5494684B2 (en) | Driving method of electronic circuit | |
JP5251420B2 (en) | LIGHT EMITTING DEVICE, ELECTRONIC DEVICE, AND METHOD FOR DRIVING LIGHT EMITTING DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4826131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |