JP2006302925A - Semiconductor device, optical device, and sensor device - Google Patents
Semiconductor device, optical device, and sensor device Download PDFInfo
- Publication number
- JP2006302925A JP2006302925A JP2005117859A JP2005117859A JP2006302925A JP 2006302925 A JP2006302925 A JP 2006302925A JP 2005117859 A JP2005117859 A JP 2005117859A JP 2005117859 A JP2005117859 A JP 2005117859A JP 2006302925 A JP2006302925 A JP 2006302925A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- acid
- semiconductor material
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、例えば、電界効果トランジスタに好適な半導体装置、光学装置及びセンサ装置に関するものである。 The present invention relates to a semiconductor device, an optical device, and a sensor device suitable for, for example, a field effect transistor.
従来の電界効果型トランジスタ(FET:Field effect transistor)においては、チャンネル領域を構成する半導体材料層として、Si等の無機半導体材料が用いられているが、これ等の無機半導体材料を用いた薄膜トランジスタの製造工程では、400℃以上の高温のプロセスが必要とされる。そのために、無機半導体材料を用いた薄膜トランジスタを、プラスチック等の柔らかく、割れにくく、かつ軽い支持体(基板)上に作製することはきわめて困難である。 In a conventional field effect transistor (FET), an inorganic semiconductor material such as Si is used as a semiconductor material layer constituting a channel region, but a thin film transistor using such an inorganic semiconductor material is used. In the manufacturing process, a high-temperature process of 400 ° C. or higher is required. Therefore, it is extremely difficult to manufacture a thin film transistor using an inorganic semiconductor material on a soft support (substrate) that is soft and difficult to break, such as plastic.
一方、チャンネル領域を有機半導体材料から構成する有機電界効果型トランジスタは、プラスチックスの耐熱温度よりも低い温度で製造が可能である。また、塗布可能な材料に基づき製造可能であることから、低コスト及び大面積の形成に向いた半導体素子として期待されている。 On the other hand, an organic field effect transistor having a channel region made of an organic semiconductor material can be manufactured at a temperature lower than the heat resistance temperature of plastics. Moreover, since it can be manufactured based on the material which can be apply | coated, it is anticipated as a semiconductor element suitable for formation of low cost and a large area.
ところで、従来の有機電界効果型トランジスタでは、有機半導体材料層と良好なオーミックコンタクトを形成するために、ソース電極及びドレイン電極は、金(Au)、白金(Pt)、パラジウム(Pd)といった金属材料から構成されている。 By the way, in the conventional organic field effect transistor, in order to form a good ohmic contact with the organic semiconductor material layer, the source electrode and the drain electrode are made of metal materials such as gold (Au), platinum (Pt), and palladium (Pd). It is composed of
ここで、有機電界効果型トランジスタの特性の向上(移動度及びon/off比等)には、半導体とソース電極及びドレイン電極との接触抵抗を減少させる必要がある。 Here, in order to improve the characteristics (mobility, on / off ratio, etc.) of the organic field effect transistor, it is necessary to reduce the contact resistance between the semiconductor and the source and drain electrodes.
例えば、ソース電極及びドレイン電極と半導体材料層との界面の改質には、各電極の表面に、TCNQ(テトラシアノキノジメタン)等の電荷移動錯体の蒸着膜を使用した例(後述の非特許文献1を参照)がある。 For example, in order to modify the interface between the source and drain electrodes and the semiconductor material layer, an example of using a deposited film of a charge transfer complex such as TCNQ (tetracyanoquinodimethane) on the surface of each electrode (non-described later) (See Patent Document 1).
また、ソース電極及びドレイン電極の金属に金(Au)を用いた場合には、チオール基を有する自己組織化アクセプタ材料(SAM)である4−ニトロベンゼンチオールによる界面の改質の例(後述の非特許文献2を参照)がある。 In addition, when gold (Au) is used for the metal of the source electrode and the drain electrode, an example of interface modification with 4-nitrobenzenethiol, which is a self-assembled acceptor material (SAM) having a thiol group (non-described later) (See Patent Document 2).
これらの問題点としては、例えば、チオール基を用いた界面の改質には、Au等の、チオール基と相互作用のある特定のソース電極及びドレイン電極が必要である。 As these problems, for example, modification of the interface using a thiol group requires a specific source electrode and drain electrode that interact with the thiol group, such as Au.
また、テトラシアノキノジメタン等の電荷移動錯体を用いた界面の改質には、無機電極にしっかりとドーパント分子を成膜する必要があるため、真空蒸着法が必要である。 In addition, in order to modify the interface using a charge transfer complex such as tetracyanoquinodimethane, it is necessary to form a film of dopant molecules firmly on the inorganic electrode, so a vacuum deposition method is required.
また、これらの場合、ソース電極及びドレイン電極と半導体材料層との間に、必然的にドーパント分子層が必要になるため、これらの分子層を介した伝導になり、必ずしも接触抵抗を軽減させるための好適な構造とは言えない。 In these cases, a dopant molecular layer is inevitably required between the source and drain electrodes and the semiconductor material layer. Therefore, conduction through these molecular layers is performed, and the contact resistance is not necessarily reduced. This is not a preferable structure.
また、従来の電界効果型トランジスタを構成する無機電極は、真空蒸着法やスパッタ法等の物理的成膜法によって形成しているので、プロセスの簡便化には適していない。 Further, since the inorganic electrode constituting the conventional field effect transistor is formed by a physical film forming method such as a vacuum evaporation method or a sputtering method, it is not suitable for simplification of the process.
本発明はこのような状況に鑑みてなされたものであり、その目的は、電極と有機半導体材料層との間の接触抵抗を低下させることができ、これを簡便な製造プロセスで実現できる、半導体装置、光学装置及びセンサ装置を提供することにある。 The present invention has been made in view of such a situation, and an object of the present invention is to reduce the contact resistance between the electrode and the organic semiconductor material layer, which can be realized by a simple manufacturing process. An apparatus, an optical device, and a sensor device are provided.
即ち、本発明は、第1電極と、第2電極と、少なくともこれらの電極間に設けられた有機半導体材料層とを有し、前記有機半導体材料層を介して前記第1電極と前記第2電極との間で電荷を移動させるように構成された半導体装置において、前記第1電極及び前記第2電極が、導電性高分子材料と導電型制御用のドーパントとの混合物からなる、半導体装置に係わるものである。 That is, the present invention includes a first electrode, a second electrode, and an organic semiconductor material layer provided at least between these electrodes, and the first electrode and the second electrode are interposed through the organic semiconductor material layer. In a semiconductor device configured to move charges between electrodes, the first electrode and the second electrode are made of a mixture of a conductive polymer material and a dopant for controlling conductivity type. It is related.
本発明は又、第1電極と、第2電極と、少なくともこれらの電極間に設けられた有機半導体材料層とを有し、前記有機半導体材料層を介して前記第1電極と前記第2電極との間で電荷を移動させるように構成された半導体装置において、前記第1電極及び前記第2電極が、導電層と、この導電層のうち前記両電極間の少なくとも前記有機半導体材料層側を被覆する導電性被覆層とによって形成され、この導電性被覆層が導電性高分子材料と電荷移動錯体との混合物からなる、半導体装置に係わるものである。 The present invention also includes a first electrode, a second electrode, and an organic semiconductor material layer provided at least between these electrodes, and the first electrode and the second electrode via the organic semiconductor material layer. In the semiconductor device configured to move the charge between the first electrode and the second electrode, the first electrode and the second electrode include a conductive layer, and at least the organic semiconductor material layer side between the two electrodes of the conductive layer. The present invention relates to a semiconductor device which is formed by a conductive coating layer to be coated, and the conductive coating layer is made of a mixture of a conductive polymer material and a charge transfer complex.
本発明によれば、前記第1電極及び前記第2電極が、導電性高分子材料と導電型制御用のドーパントとの混合物からなるため、前記第1電極及び第2電極内のみならず、前記有機半導体材料層とのオーミックコンタクト(接触抵抗の低減)により前記第1電極と前記第2電極との間で前記有機半導体材料層を介しての電荷の移動が容易になり、前記混合物を用いて前記第1電極及び前記第2電極を形成する際に、真空蒸着法やスパッタ法以外のリフトオフ、塗布等の簡便な方法によってこれらの電極を容易に作製することも可能となる。 According to the present invention, since the first electrode and the second electrode are made of a mixture of a conductive polymer material and a dopant for controlling the conductivity type, not only in the first electrode and the second electrode, The ohmic contact (reduction of contact resistance) with the organic semiconductor material layer facilitates the movement of electric charges between the first electrode and the second electrode through the organic semiconductor material layer, and the mixture is used. When forming the first electrode and the second electrode, it is also possible to easily produce these electrodes by a simple method such as lift-off or coating other than the vacuum evaporation method or the sputtering method.
また、前記第1電極及び前記第2電極が、導電層と、この導電層のうち前記両電極間の少なくとも前記有機半導体材料層側を被覆する導電性被覆層とによって形成され、この導電性被覆層が導電性高分子材料と電荷移動錯体との混合物からなるために、前記有機半導体材料層に対する前記第1電極及び前記第2電極のオーミックコンタクト(接触抵抗の低減)により両電極間での電荷の移動が容易になり、またこの接触をリフトオフ、塗布等の簡便な方法によって実現することができる。 The first electrode and the second electrode are formed of a conductive layer and a conductive coating layer that covers at least the organic semiconductor material layer side between the two electrodes of the conductive layer. Since the layer is composed of a mixture of a conductive polymer material and a charge transfer complex, the charge between both electrodes is reduced by ohmic contact (reduction of contact resistance) of the first electrode and the second electrode to the organic semiconductor material layer. This contact can be realized by a simple method such as lift-off or coating.
本発明においては、前記第1及び第2電極と前記有機半導体材料層との間の電荷の移動を容易にするために、前記有機半導体材料層の導電型と、前記ドーパント又は前記電荷移動錯体の導電型とが同じであるのが望ましい。なお、前記第1電極とは、例えばソース電極であり、前記第2電極とは、例えばドレイン電極である。 In the present invention, in order to facilitate the movement of charges between the first and second electrodes and the organic semiconductor material layer, the conductivity type of the organic semiconductor material layer, the dopant or the charge transfer complex It is desirable that the conductivity type is the same. Note that the first electrode is, for example, a source electrode, and the second electrode is, for example, a drain electrode.
また、前記第1及び第2電極内の導電性を高めるために、前記第1及び第2電極を形成する前記導電性高分子材料が、
ポリチオフェン、ポリピロール、ポリアニリン、ポリアセチレン、ポリフェニレン、 ポリフラン、ポリセレノフェン、ポリイソチアナフテン、ポリフェニレンスルフィド、 ポリフェニレンビニレン、ポリチェニレンビニレン、ポリナフタレン、ポリアントラセ ン、ポリピレン、ポリアズレン、フタロシアニン、ペンタセン、メロシアニン及びポリ エチレンジオキシチオフェンからなる群より選択された少なくとも一種の有機高分子材 料と、
ヨウ素、過塩素酸、塩酸、硫酸、硝酸、リン酸、4フッ化硼酸、5フッ化ヒ素、6フ ッ化リン酸、アルキルスルホン酸、パーフルオロアルキルスルホン酸、ポリアクリル酸 、ポリスチレンスルホン酸及びドデシルベンゼンスルホン酸からなる群より選ばれた少 なくとも一種と
の混合物からなるのが望ましい。
In addition, in order to increase the conductivity in the first and second electrodes, the conductive polymer material forming the first and second electrodes is:
Polythiophene, polypyrrole, polyaniline, polyacetylene, polyphenylene, polyfuran, polyselenophene, polyisothianaphthene, polyphenylene sulfide, polyphenylene vinylene, polychenylene vinylene, polynaphthalene, polyanthracene, polypyrene, polyazulene, phthalocyanine, pentacene, merocyanine and polyethylene At least one organic polymer material selected from the group consisting of dioxythiophenes;
Iodine, perchloric acid, hydrochloric acid, sulfuric acid, nitric acid, phosphoric acid, tetrafluoroboric acid, arsenic pentafluoride, hexafluorophosphoric acid, alkylsulfonic acid, perfluoroalkylsulfonic acid, polyacrylic acid, polystyrenesulfonic acid and Desirably, it consists of a mixture of at least one selected from the group consisting of dodecylbenzenesulfonic acid.
また、半導体に対して電荷移動を生じる材料である前記ドーパント又は前記電荷移動錯体が、テトラシアノキノジメタン、テトラシアノエチレン及びテトラシアノテトラフルオロキノジメタンからなる群より選ばれた少なくとも一種からなるアクセプタ分子であるか、或いは、テトラチアフルバレン、ペリレン及びメチレンジチオテトラセレナフルバレンからなる群より選ばれた少なくとも一種からなるドナー分子であるのが望ましい。 Further, the dopant or the charge transfer complex, which is a material that causes charge transfer to the semiconductor, is composed of at least one selected from the group consisting of tetracyanoquinodimethane, tetracyanoethylene, and tetracyanotetrafluoroquinodimethane. It is desirable that it is an acceptor molecule or a donor molecule composed of at least one selected from the group consisting of tetrathiafulvalene, perylene and methylenedithiotetraselenafulvalene.
また、前記第1及び第2電極を構成するドーパント又は電荷移動錯体と同じ導電型の前記有機半導体材料は、銅フタロシアニン、ポリ3ヘキシルチオフェン及びペンタセンからなる群より選ばれた少なくとも一種からなるp型半導体材料であるか、或いは、ペリレン誘導体、C60及びカーボンナノチューブからなる群より選ばれた少なくとも一種からなるn型半導体材料であるのが望ましい。 The organic semiconductor material having the same conductivity type as the dopant or charge transfer complex constituting the first and second electrodes is a p-type composed of at least one selected from the group consisting of copper phthalocyanine, poly-3-hexylthiophene and pentacene. or a semiconductor material, or a perylene derivative, is preferably a n-type semiconductor material comprising at least one member selected from C 60 and the group consisting of carbon nanotubes.
また、前記第1電極及び前記第2電極と前記有機半導体材料層との間において電荷が移動し易くするために、前記第1電極及び前記第2電極の内、これら両電極間の少なくとも前記有機半導体材料層側が、前記混合物によって形成されているのが望ましい。 Further, in order to facilitate the movement of charges between the first electrode and the second electrode and the organic semiconductor material layer, at least the organic between the first electrode and the second electrode between the two electrodes. It is desirable that the semiconductor material layer side be formed of the mixture.
また、前記ドーパント又は前記電荷移動錯体が表面に付着したAu等の金属粒子が前記導電性高分子材料に混合されていてもよい。 Further, metal particles such as Au having the dopant or the charge transfer complex attached to the surface thereof may be mixed in the conductive polymer material.
また、前記半導体装置が、ゲート電極と、ゲート絶縁膜と、ソース電極としての前記第1電極と、ドレイン電極としての前記第2電極と、チャンネル領域としての前記有機半導体材料層とからなる有機電界効果トランジスタとして構成されていてよい。 The semiconductor device includes an organic electric field including a gate electrode, a gate insulating film, the first electrode as a source electrode, the second electrode as a drain electrode, and the organic semiconductor material layer as a channel region. It may be configured as an effect transistor.
また、前記第1及び第2電極を構成する前記導電層は、金、銅、銀、アルミニウム、白金及びパラジウムからなる群より選択された少なくとも一種によって形成されているのが望ましい。 The conductive layer constituting the first and second electrodes is preferably formed of at least one selected from the group consisting of gold, copper, silver, aluminum, platinum and palladium.
また、本発明は、本発明の半導体装置を駆動素子として具備する光学装置、例えば電界発光装置、液晶表示装置又は太陽電池を提供するものであり、また、この半導体装置によって構成されたセンサ装置も提供するものである。 The present invention also provides an optical device comprising the semiconductor device of the present invention as a drive element, for example, an electroluminescent device, a liquid crystal display device, or a solar cell, and a sensor device constituted by this semiconductor device is also provided. It is to provide.
次に、本発明の好ましい実施の形態を図面参照下に詳細に説明する。 Next, a preferred embodiment of the present invention will be described in detail with reference to the drawings.
第1の実施の形態
図1〜図7は、本発明の第1の実施の形態を示すものである。
First Embodiment FIGS. 1 to 7 show a first embodiment of the present invention.
図1は、本実施の形態によるボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1aを示すものである。 FIG. 1 shows an organic field effect transistor 1a having a bottom contact type bottom gate structure according to the present embodiment.
即ち、基板2上にゲート電極4が形成され、このゲート電極4上のゲート絶縁膜3上に、導電性高分子材料と電荷移動錯体(導電型制御用のドーパント)との混合物からなるソース電極5(第1電極)及びドレイン電極6(第2電極)が形成され、更に、ソース電極5、ドレイン電極6を含む表面を覆うように有機半導体材料層7(チャンネル領域8)が形成されている。また、有機半導体材料層7の導電型と、電荷移動錯体(ドーパント)の導電型とは同じである。
That is, a
ここで、重要なことは、ソース電極5及びドレイン電極6が、ポリチオフェン等の導電性高分子材料と、導電型制御用のドーパントとしてのテトラシアノキノジメタン等の電荷移動錯体との混合物からなることである。従って、電荷移動錯体を特定の溶剤(例えば、導電性高分子材料の溶剤と同じか、又は、可溶な溶剤)に溶解若しくは分散させた溶液を調製し、これを導電性高分子材料の溶液(又は分散液)に添加することで、導電性高分子材料に電荷移動錯体を添加した溶液(又は分散液)を作製し、これを用いて後述の簡便な方法で各電極5及び6を所定パターンに形成することができる。
Here, what is important is that the
この場合、予め、電荷移動錯体を付着させた金属粒子等を導電性高分子材料の溶液(又は分散液)に混合して用いてもよい。例えば、金のナノ粒子に4−ベンゼンチオール等を付着させたものを混合してよい。 In this case, metal particles to which a charge transfer complex is attached in advance may be mixed with a solution (or dispersion) of a conductive polymer material. For example, gold nanoparticles having 4-benzenethiol or the like attached thereto may be mixed.
ここで、導電性高分子材料と電荷移動錯体との混合比は、導電性や成膜性を考慮して決めるのがよい。 Here, the mixing ratio between the conductive polymer material and the charge transfer complex is preferably determined in consideration of conductivity and film formability.
図2について、有機電界効果トランジスタ1aの作製工程を説明する。 The manufacturing process of the organic field effect transistor 1a will be described with reference to FIG.
図2(a)に示す例えばガラスからなる基板2上に、図2(b)に示すように、例えばリソグラフィー法とリフトオフ法とにより、導電性高分子材料からなるゲート電極4を所定パターンに形成する。
A
ここで、基板2としては、ガラス基板に留まらず、サファイア基板やプラスチックフィルム等の不導材料を使用できる。
Here, as the
ゲート電極4のパターニングは、リソグラフィー法やリフトオフ法をはじめ、エッチング法やスタンプ法及び印刷法等のプリンティング法で行うことが可能である。また、ゲート電極4は、例えばPEDOT/PSS、即ち、ポリ〔3,4−(エチレンジオキシ)チオフェン〕(poly〔3,4-(ethylenedioxy)thiophene〕)/ポリスチレンスルホン酸(poly(styrenesulfonic acid))や、ポリアニリン等の導電性高分子材料で形成するが、金属で形成してもよい。
The patterning of the
次に、図2(c)に示すように、例えばポリビニルフェノール(PVP)からなるゲート絶縁膜3をスピンコート法により形成する。
Next, as shown in FIG. 2C, a
この絶縁材料としては、PVPに留まらず、ポリビニルアルコールやポリメチルメタクリレート等の絶縁性有機材料、SiO2やSiN及びAl2O3等の絶縁性無機材料であれば、適用できる。ゲート絶縁膜3の形成は、スピンコート法をはじめ、スタンプ法や印刷法等のプリンティング法、真空蒸着法、スパッタ法及びCVD(化学的気相成長)法等で行ってもよい。
The insulating material is not limited to PVP, and any insulating organic material such as polyvinyl alcohol or polymethyl methacrylate, or an insulating inorganic material such as SiO 2 , SiN, or Al 2 O 3 can be applied. The
次に、図2(d)に示すように、例えば、導電性高分子材料であるPEDOT/PSSの溶液に、エチレングリコールに溶解させたテトラシアノキノジメタン(TCNQ)を導電型制御用のドーパント(電荷移動錯体)として混合し、この導電性高分子液を用いて、例えばリソグラフィー法やリフトオフ法等により、ソース電極5及びドレイン電極6を所定パターンに形成する。このパターニングは、エッチング法やスタンプ法、印刷法等のプリンティング法によっても可能である。
Next, as shown in FIG. 2D, for example, a dopant for controlling the conductivity type is tetracyanoquinodimethane (TCNQ) dissolved in ethylene glycol in a solution of PEDOT / PSS which is a conductive polymer material. By mixing as a (charge transfer complex) and using this conductive polymer solution, the
なお、導電性高分子材料は、PEDOT/PSSに留まらず、上述の導電性高分子材料とドーパントとの混合により調製されたものであれば、ポリアニリンや、ポリピロール等でもよい。また、ドーパントとして用いるテトラシアノキノジメタンは、アクセプタ型の分子であり、p型の有機半導体材料層7との接触抵抗を減少させることができる。即ち、有機半導体材料層7としてp型を用いる場合にはアクセプタ型のドーパントを、n型を用いる場合にはドナー型のドーパントを用いる。 The conductive polymer material is not limited to PEDOT / PSS, and may be polyaniline, polypyrrole, or the like as long as it is prepared by mixing the above-described conductive polymer material and dopant. Further, tetracyanoquinodimethane used as a dopant is an acceptor type molecule and can reduce the contact resistance with the p-type organic semiconductor material layer 7. That is, when the p-type is used as the organic semiconductor material layer 7, an acceptor-type dopant is used, and when an n-type is used, a donor-type dopant is used.
次に、図1に示したように、ソース電極5上、ドレイン電極6上及びゲート絶縁膜3上に、スピンコート法や、スタンプ法、印刷法等のプリンティング法、真空蒸着法、スパッタ法及びCVD法等で有機半導体材料層7を形成する。例えば、ポリ3ヘキシルチオフェン(P3HT)をスピンコート法により成膜する。この有機半導体材料は、P3HT等の高分子材料に留まらず、ペンタセン、アントラセン及びフタロシアニン等の低分子材料でもよい。
Next, as shown in FIG. 1, a spin coating method, a stamping method, a printing method such as a printing method, a vacuum deposition method, a sputtering method, The organic semiconductor material layer 7 is formed by a CVD method or the like. For example,
これらの工程を経て、ボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1aの作製工程を終了する。 Through these steps, the manufacturing process of the organic field effect transistor 1a having the bottom contact type bottom gate structure is completed.
図3について、上記のソース電極5及びドレイン電極6を形成する方法を詳細に説明する。この方法としては、例えばリフトオフ法、リソグラフィー法及びエッチング法がある。
A method for forming the
図3(a)には、リフトオフ法を示すが、ソース電極5及びドレイン電極6を形成する位置以外のゲート絶縁膜3上に常法によって(以下、同様)フォトレジスト9を所定パターンに形成し、このフォトレジスト9上及びゲート絶縁膜3上に電極材10(上記した導電性高分子液)を塗布する。この後、フォトレジスト9を溶解して、フォトレジスト9上の電極材10をゲート絶縁膜3上から除去(リフトオフ)することにより、ソース電極5及びドレイン電極6を所定パターンに形成することができる。
FIG. 3A shows a lift-off method, in which a
図3(b)に示すリソグラフィー法では、ゲート絶縁膜3上に電極材10を塗布し、ソース電極5及びドレイン電極6を形成する位置以外の電極材10上にフォトレジスト9を所定パターンに形成する。この後、例えば、露出している電極材10に光を照射してから、フォトレジスト9及びフォトレジスト9下の電極材10を溶解除去することにより、ソース電極5及びドレイン電極6を所定パターンに形成することができる。
In the lithography method shown in FIG. 3B, an electrode material 10 is applied on the
図3(c)に示すエッチング法では、ゲート絶縁膜3上の全面に電極材10を塗布し、ソース電極5及びドレイン電極6を形成する位置の電極材10上にフォトレジスト9を所定パターンに形成し、これをマスクにして、露出している電極材10を溶解除去することにより、ソース電極5及びドレイン電極6を所定パターンに形成することができる。
In the etching method shown in FIG. 3C, the electrode material 10 is applied to the entire surface of the
図4には、別の有機電界効果トランジスタ1bの構造を示すが、これは、図1に示したボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1aの変形例である。 FIG. 4 shows the structure of another organic field effect transistor 1b, which is a modification of the organic field effect transistor 1a having the bottom contact type bottom gate structure shown in FIG.
この構造においては、ソース電極5及びドレイン電極6が、上記の導電性高分子液を用いて上記と同様に形成した混合物層12と、Au等の金属層11とが接合されてなり、それぞれの導電性高分子混合物層12が、ゲート電極4上のチャンネル領域8側に配置される以外は、図1に示した有機電界効果トランジスタ1aと同様の構造である。
In this structure, the
図5には、トップコンタクト型ボトムゲート構造の有機電界効果トランジスタ1cの構造を示す。これは、図1に示したボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1aと比べて、ゲート絶縁膜3上に有機半導体材料層7が形成され、有機半導体材料層7上にソース電極5及びドレイン電極6が形成されていることが異なる。
FIG. 5 shows the structure of an organic field effect transistor 1c having a top contact type bottom gate structure. This is because the organic semiconductor material layer 7 is formed on the
図6には、ボトムコンタクト型トップゲート構造の有機電界効果トランジスタ1dの構造を示す。これは、図1に示したボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1aと比べて、基板2上にソース電極5及びドレイン電極6が形成され、ソース電極5上及びドレイン電極6上に有機半導体材料層7が形成され、有機半導体材料層7上にゲート絶縁膜3が形成され、ゲート絶縁膜3上にゲート電極4が形成されていることが異なる。
FIG. 6 shows a structure of an organic field effect transistor 1d having a bottom contact type top gate structure. This is because the
図7には、トップコンタクト型トップゲート構造の有機電界効果トランジスタ1eの構造を示す。これは、図1に示したボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1aと比べて、基板2上に有機半導体材料層7が形成され、有機半導体材料層7上にソース電極5及びドレイン電極6が形成され、有機半導体材料層7上、ソース電極5上及びドレイン電極6上にゲート絶縁膜3が形成され、ゲート絶縁膜3上にゲート電極4が形成されていることが異なる。
FIG. 7 shows the structure of an organic field effect transistor 1e having a top contact type top gate structure. This is because the organic semiconductor material layer 7 is formed on the
本実施の形態によれば、ソース電極5及びドレイン電極6が上記の導電性高分子材料と電荷移動錯体(ドーパント)との混合液の塗布、パターニングによって形成されているので、ソース電極5及びドレイン電極6と有機半導体材料層7との接触抵抗を低減させ、両電極間の電荷の移動量(電流)を大きくすることができ、かつ、各電極の導電性も良好となる。また、これらのオーミック電極を導電性高分子混合物10の塗布、パターニングで形成するため、真空蒸着法やスパッタ法等の真空プロセスが省け、簡便なプロセスでオーミック電極を形成することができる。
According to the present embodiment, the
第2の実施の形態
図8〜図12は、本発明の第2の実施の形態を示すものである。
Second Embodiment FIGS. 8 to 12 show a second embodiment of the present invention.
図8は、本実施の形態によるボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1fを示すものである。 FIG. 8 shows an organic field effect transistor 1f having a bottom contact type bottom gate structure according to the present embodiment.
即ち、ソース電極5及びドレイン電極6がAu等の金属層5a及び6aを主電極とし、これらの主電極が、上記した導電性高分子材料と電荷移動錯体との混合物からなる導電性高分子混合物層12(導電性被覆層)によって被覆され、表面が改質されていること以外は、上述の第1の実施の形態と同様である。
That is, the
また、ソース電極5及びドレイン電極6を構成する金属層5a、6aは、金、銅、銀、アルミニウム、白金及びパラジウムからなる群より選択された少なくとも一種によって形成される。
The metal layers 5a and 6a constituting the
図9について、有機電界効果トランジスタ1fの作製工程を説明する。 With reference to FIG. 9, a manufacturing process of the organic field effect transistor 1f will be described.
先ず、図2(a)〜図2(c)に示した工程と同様にして、基板2上に導電性高分子ゲート電極4を形成し、更にその上にゲート絶縁膜3を形成する。
First, similarly to the steps shown in FIGS. 2A to 2C, the conductive
次に、図9(a)に示すように、ゲート絶縁膜3上に、リソグラフィー法とリフトオフ法により、例えば金(Au)のソース電極5及びドレイン電極6を所定パターンに形成する。このパターニングは、リソグラフィー技術に留まらず、エッチング法やスタンプ法及び印刷法で行ってもよい。また、金属層5a、6aは、金に留まらず、アルミニウム(Al)やクロム(Cr)等の金属で構成してよいが、これに代えて、PEDOT/PSSやポリアニリン等の導電性高分子材料で形成してもよい。
Next, as shown in FIG. 9A, a
次に、図9(b)に示すように、金属層5a及び6aの底面以外が露出するようにフォトレジスト9を所定パターンに形成する。
Next, as shown in FIG. 9B, a
なお、リフトオフ法ではなく、スタンプ法や印刷法等のように、レジストを必要としないパターニング方法により、ドーパントを含む導電性高分子混合物層12を形成する場合には、このプロセスを省くことができる。
Note that this process can be omitted when the conductive
次に、図9(c)に示すように、例えば、PEDOT/PSSに、エチレングリコールに溶解させたテトラシアノキノジメタン(TCNQ)からなる導電型制御用のドーパントを混合させた導電性高分子液を全面に塗布する。 Next, as shown in FIG. 9 (c), for example, a conductive polymer obtained by mixing PEDOT / PSS with a dopant for controlling conductivity type composed of tetracyanoquinodimethane (TCNQ) dissolved in ethylene glycol. Apply the solution to the entire surface.
次に、図9(d)に示すように、ゲート絶縁膜3上からフォトレジスト9を溶解除去(リフトオフ)することにより、金属層5a、6aの底面以外の露出面等が導電性高分子混合物層12によって覆われたソース電極5及びドレイン電極6を形成する。
Next, as shown in FIG. 9D, the
次に、図8に示したように、ゲート絶縁膜3上及び導電性高分子混合物層12上に有機半導体材料層7を形成して、有機電界効果トランジスタ1fの作製工程を終了する。
Next, as shown in FIG. 8, the organic semiconductor material layer 7 is formed on the
図10、図11、図12はそれぞれ別の有機電界効果トランジスタ1g、1h、1iの構造を示すが、これらは図5〜図7に示した構造からなっていることが、図8に示した有機電界効果トランジスタ1cと異なる。 10, 11, and 12 show the structures of different organic field effect transistors 1 g, 1 h, and 1 i, respectively. FIG. 8 shows that these have the structures shown in FIGS. 5 to 7. Different from the organic field effect transistor 1c.
本実施の形態によれば、ソース電極5及びドレイン電極6の主電極として金属層5a、6aを設け、これらをドーパント混合の導電性高分子混合物層12でコーティングすることにより、ソース電極5及びドレイン電極6と有機半導体材料層7との接触抵抗を低下させることができる。そして、従来のように電極表面を電荷移動錯体のみで改質する構造と異なり、電荷移動錯体を含む導電性高分子層を電極の材質に制約されることなしにリフトオフ法で容易にコーティングすることができる。
According to the present embodiment, the metal layers 5a and 6a are provided as the main electrodes of the
その他、本実施の形態においては、上述した第1の実施の形態で述べたのと同様の作用及び効果が得られる。 In addition, in the present embodiment, the same operations and effects as described in the first embodiment described above can be obtained.
第3の実施の形態
図13〜図14は、本発明の第3の実施の形態を示すものである。
Third Embodiment FIGS. 13 to 14 show a third embodiment of the present invention.
図13は、本実施の形態によるボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1jを示す。 FIG. 13 shows an organic field effect transistor 1j having a bottom contact type bottom gate structure according to the present embodiment.
このトランジスタによれば、ソース電極5及びドレイン電極6と有機半導体材料層7とのチャンネル領域側において、ソース電極5及びドレイン電極6の側面及び上面の一部にかけて、導電性高分子混合物層12(導電性被覆層)が被覆されていること以外は、上述の第2の実施の形態と同様である。
According to this transistor, on the channel region side of the
図14について、この有機電界効果トランジスタ1jの作製工程を説明する。 With reference to FIG. 14, the manufacturing process of the organic field effect transistor 1j will be described.
先ず、図2(a)〜図2(c)に示した作製工程と同様にして、基板2上に導電性高分子ゲート電極4を形成し、更にその上にゲート絶縁膜3を形成する。
First, the conductive
次に、図14(a)に示すように、ゲート絶縁膜3上に、ソース電極及びドレイン電極の主電極5a、6aを形成する。
Next, as shown in FIG. 14A, main electrodes 5 a and 6 a for a source electrode and a drain electrode are formed on the
次に、図14(b)に示すように、主電極5a及び6aのうちチャンネル領域側の側面及び上面の一部が露出するように、フォトレジスト9を所定パターンに形成する。
Next, as shown in FIG. 14B, a
次に、図14(c)に示すように、全面に導電性高分子混合物12aを塗布する。 Next, as shown in FIG. 14C, a conductive polymer mixture 12a is applied to the entire surface.
次に、図14(d)に示すように、ゲート絶縁膜3上からフォトレジスト9を溶解除去(リフトオフ)することにより、チャンネル領域側の側面及び上面の一部にかけて導電性高分子混合物層12によって覆われたソース電極5及びドレイン電極6を形成する。
Next, as shown in FIG. 14D, the conductive
次に、図13に示したように、ゲート絶縁膜3上、ソース電極5上、ドレイン電極6上及び導電性高分子混合物層12上に有機半導体材料層7を形成して、有機電界効果トランジスタ1jの作製工程を終了する。
Next, as shown in FIG. 13, an organic semiconductor material layer 7 is formed on the
本実施の形態によれば、導電性高分子混合物層12の形成領域をチャンネル領域側に局在化させても、ソース電極5及びドレイン電極6と有機半導体材料層7との接触抵抗を低下させることができる。
According to the present embodiment, even if the formation region of the conductive
その他、本実施の形態においては、上述した第1及び第2の実施の形態で述べたのと同様の作用及び効果が得られる。 In addition, in this embodiment, the same operations and effects as described in the first and second embodiments described above can be obtained.
第4の実施の形態
図15は、本発明の第4の実施の形態を示すものである。
Fourth Embodiment Figure 15 embodiment of the shows a fourth embodiment of the present invention.
本実施の形態は、図1に示したボトムコンタクト型ボトムゲート構造の有機電界効果トランジスタ1aを駆動素子として組み込んだ液晶表示装置25に係るものである。 The present embodiment relates to a liquid crystal display device 25 in which the organic field effect transistor 1a having the bottom contact type bottom gate structure shown in FIG. 1 is incorporated as a drive element.
即ち、共通の基板2上に作製したトランジスタ1aのドレイン電極6にアノード(透明)電極を接続して画素部へ延設し、このアノード電極24上に、正孔輸送層23、発光層22、電子輸送層21及びカソード電極20を順次積層し、全体を絶縁膜16で覆うことにより、液晶表示装置25を構成している。
That is, an anode (transparent) electrode is connected to the drain electrode 6 of the transistor 1a fabricated on the
この液晶表示装置25の駆動時には、トランジスタ1aから供給されるアノード電圧により、正孔輸送層23からの正孔と電子輸送層21からの電子とが発光層22で再結合し、アノード電極24側に向って光が放射され、基板2側から取り出される。この場合に、基板2側から発光光を透過させるために、正孔輸送層23、アノード電極24、ゲート絶縁膜3及び基板2が透明の材質からなるが、カソード電極20を薄く形成してカソード側から光を導出することもできる。
When the liquid crystal display device 25 is driven, the anode voltage supplied from the transistor 1a causes the holes from the hole transport layer 23 and the electrons from the electron transport layer 21 to recombine in the light emitting layer 22, and the
第5の実施の形態
図16は、本発明の第5の実施の形態を示すものである。
Fifth Embodiment FIG. 16 shows a fifth embodiment of the present invention.
本実施の形態は、センサ、例えば光センサ15に本発明を適用したものであるが、このセンサ15においては、上述したゲート絶縁膜3及びゲート電極4は省略してよく、ゲート絶縁膜3の替わりに絶縁膜16が設けられていること以外は、上述の第1の実施の形態と同様である。
In the present embodiment, the present invention is applied to a sensor, for example, an optical sensor 15. However, in this sensor 15, the
このセンサ15の駆動時には、外部から有機半導体材料層7に作用する作用物質30(例えば光)によって、電極5と6との間の有機半導体材料層7の電気抵抗が変化するため、端子T1及びT2を介して取り出される電極5−6間の電流値の変動(移動する電荷の量)を検出することにより、入射光30の光量や波長を判別することができる。
To drive the sensor 15, the agent 30 acting on the organic semiconductor material layer 7 from the outside (e.g. light), the electric resistance of the organic semiconductor material layer 7 between the
以上に述べた本発明の実施の形態は、本発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。 It goes without saying that the embodiment of the present invention described above can be appropriately changed without departing from the gist of the present invention.
例えば、上述の各実施の形態における構造を組み合わせてよいし、図15や図16の例において、電極構造を上述の第1〜第3の実施の形態で示した構造のうちから選択することができる。なお、本発明は、例えば色素増感型の太陽電池に適用してもよいが、この場合は、太陽電池で生じた電流を外部回路へ取り出すために上述の有機電界効果トランジスタが動作する。 For example, the structures in the above-described embodiments may be combined, and in the examples of FIGS. 15 and 16, the electrode structure may be selected from the structures shown in the above-described first to third embodiments. it can. The present invention may be applied to, for example, a dye-sensitized solar cell. In this case, the organic field effect transistor described above operates in order to take out the current generated in the solar cell to an external circuit.
本発明は、有機電界効果トランジスタや、これを組み込んだ電界発光装置、液晶表示装置又は太陽電池等に適用可能である。 The present invention is applicable to an organic field effect transistor, an electroluminescent device incorporating the same, a liquid crystal display device, a solar cell, or the like.
1a、1b、1c、1d、1e、1f、1g、1h、1i、1j…有機電界効果トランジスタ、2…基板、3…ゲート絶縁膜、4…ゲート電極、5…ソース電極、
5a…金属層、6…ドレイン電極、6a…金属層、7…有機半導体材料層、
8…チャンネル領域、9…フォトレジスト、10…電極材、11…金属層、
12…導電性高分子混合物層、15…センサ、16…絶縁膜、20…カソード電極、
21…電子輸送層、22…発光層、23…正孔輸送層、24…アノード電極、
25…液晶表示装置
1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i, 1j ... organic field effect transistor, 2 ... substrate, 3 ... gate insulating film, 4 ... gate electrode, 5 ... source electrode,
5a ... metal layer, 6 ... drain electrode, 6a ... metal layer, 7 ... organic semiconductor material layer,
8 ... Channel region, 9 ... Photoresist, 10 ... Electrode material, 11 ... Metal layer,
12 ... conductive polymer mixture layer, 15 ... sensor, 16 ... insulating film, 20 ... cathode electrode,
21 ... Electron transport layer, 22 ... Light emitting layer, 23 ... Hole transport layer, 24 ... Anode electrode,
25 ... Liquid crystal display device
Claims (19)
ポリチオフェン、ポリピロール、ポリアニリン、ポリアセチレン、ポリフェニレン、 ポリフラン、ポリセレノフェン、ポリイソチアナフテン、ポリフェニレンスルフィド、 ポリフェニレンビニレン、ポリチェニレンビニレン、ポリナフタレン、ポリアントラセ ン、ポリピレン、ポリアズレン、フタロシアニン、ペンタセン、メロシアニン及びポリ エチレンジオキシチオフェンからなる群より選択された少なくとも一種の有機高分子材 料と、
ヨウ素、過塩素酸、塩酸、硫酸、硝酸、リン酸、4フッ化硼酸、5フッ化ヒ素、6フ ッ化リン酸、アルキルスルホン酸、パーフルオロアルキルスルホン酸、ポリアクリル酸 、ポリスチレンスルホン酸及びドデシルベンゼンスルホン酸からなる群より選ばれた少 なくとも一種と
の混合物からなる、請求項1に記載の半導体装置。 The conductive polymer material is
Polythiophene, polypyrrole, polyaniline, polyacetylene, polyphenylene, polyfuran, polyselenophene, polyisothianaphthene, polyphenylene sulfide, polyphenylene vinylene, polychenylene vinylene, polynaphthalene, polyanthracene, polypyrene, polyazulene, phthalocyanine, pentacene, merocyanine and polyethylene At least one organic polymer material selected from the group consisting of dioxythiophenes;
Iodine, perchloric acid, hydrochloric acid, sulfuric acid, nitric acid, phosphoric acid, tetrafluoroboric acid, arsenic pentafluoride, hexafluorophosphoric acid, alkylsulfonic acid, perfluoroalkylsulfonic acid, polyacrylic acid, polystyrenesulfonic acid and 2. The semiconductor device according to claim 1, comprising a mixture of at least one selected from the group consisting of dodecylbenzenesulfonic acid.
ポリチオフェン、ポリピロール、ポリアニリン、ポリアセチレン、ポリフェニレン、 ポリフラン、ポリセレノフェン、ポリイソチアナフテン、ポリフェニレンスルフィド、 ポリフェニレンビニレン、ポリチェニレンビニレン、ポリナフタレン、ポリアントラセ ン、ポリピレン、ポリアズレン、フタロシアニン、ペンタセン、メロシアニン及びポリ エチレンジオキシチオフェンからなる群より選択された少なくとも一種の有機高分子材 料と、
ヨウ素、過塩素酸、塩酸、硫酸、硝酸、リン酸、4フッ化硼酸、5フッ化ヒ素、6フ ッ化リン酸、アルキルスルホン酸、パーフルオロアルキルスルホン酸、ポリアクリル酸 、ポリスチレンスルホン酸及びドデシルベンゼンスルホン酸からなる群より選ばれた少 なくとも一種と
の混合物からなる、請求項9に記載の半導体装置。 The conductive polymer material is
Polythiophene, polypyrrole, polyaniline, polyacetylene, polyphenylene, polyfuran, polyselenophene, polyisothianaphthene, polyphenylene sulfide, polyphenylene vinylene, polychenylene vinylene, polynaphthalene, polyanthracene, polypyrene, polyazulene, phthalocyanine, pentacene, merocyanine and polyethylene At least one organic polymer material selected from the group consisting of dioxythiophenes;
Iodine, perchloric acid, hydrochloric acid, sulfuric acid, nitric acid, phosphoric acid, tetrafluoroboric acid, arsenic pentafluoride, hexafluorophosphoric acid, alkylsulfonic acid, perfluoroalkylsulfonic acid, polyacrylic acid, polystyrenesulfonic acid and The semiconductor device according to claim 9, comprising a mixture of at least one selected from the group consisting of dodecylbenzenesulfonic acid.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117859A JP4923434B2 (en) | 2005-04-15 | 2005-04-15 | Semiconductor device, optical device and sensor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117859A JP4923434B2 (en) | 2005-04-15 | 2005-04-15 | Semiconductor device, optical device and sensor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011172521A Division JP5445533B2 (en) | 2011-08-08 | 2011-08-08 | Semiconductor device, optical device and sensor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006302925A true JP2006302925A (en) | 2006-11-02 |
JP4923434B2 JP4923434B2 (en) | 2012-04-25 |
Family
ID=37470921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005117859A Expired - Fee Related JP4923434B2 (en) | 2005-04-15 | 2005-04-15 | Semiconductor device, optical device and sensor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4923434B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011065083A1 (en) * | 2009-11-25 | 2011-06-03 | シャープ株式会社 | Organic thin film transistor, and process for production thereof |
WO2011148436A1 (en) * | 2010-05-28 | 2011-12-01 | パナソニック株式会社 | Photoelectric conversion element and process for production thereof, and solid-state imaging element and process for production thereof |
WO2014208442A1 (en) * | 2013-06-26 | 2014-12-31 | シャープ株式会社 | Thin film transistor |
US9864248B2 (en) | 2013-12-27 | 2018-01-09 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
CN113809264A (en) * | 2021-08-26 | 2021-12-17 | 深圳大学 | Light emitting transistor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195973A (en) * | 2001-12-21 | 2003-07-11 | Sharp Corp | Semiconductor device and method of manufacture |
JP2004146430A (en) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | Organic thin film transistor, organic thin film transistor device, and their manufacturing methods |
-
2005
- 2005-04-15 JP JP2005117859A patent/JP4923434B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195973A (en) * | 2001-12-21 | 2003-07-11 | Sharp Corp | Semiconductor device and method of manufacture |
JP2004146430A (en) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | Organic thin film transistor, organic thin film transistor device, and their manufacturing methods |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011065083A1 (en) * | 2009-11-25 | 2011-06-03 | シャープ株式会社 | Organic thin film transistor, and process for production thereof |
WO2011148436A1 (en) * | 2010-05-28 | 2011-12-01 | パナソニック株式会社 | Photoelectric conversion element and process for production thereof, and solid-state imaging element and process for production thereof |
WO2014208442A1 (en) * | 2013-06-26 | 2014-12-31 | シャープ株式会社 | Thin film transistor |
US9864248B2 (en) | 2013-12-27 | 2018-01-09 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
CN113809264A (en) * | 2021-08-26 | 2021-12-17 | 深圳大学 | Light emitting transistor |
CN113809264B (en) * | 2021-08-26 | 2023-01-20 | 深圳大学 | Light emitting transistor |
Also Published As
Publication number | Publication date |
---|---|
JP4923434B2 (en) | 2012-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520572B2 (en) | Electronic device and method of manufacturing semiconductor device | |
Singh et al. | Progress in plastic electronics devices | |
Guo et al. | Functional organic field‐effect transistors | |
Meijer et al. | Solution-processed ambipolar organic field-effect transistors and inverters | |
JP5638944B2 (en) | Organic thin film transistor | |
US8476121B2 (en) | Organic thin film transistors and methods of making them | |
US7652339B2 (en) | Ambipolar transistor design | |
JP2007300112A (en) | Phototransistor, and electronic device | |
EP2797133B1 (en) | A method for producing an organic field effect transistor and an organic field effect transistor | |
US20130009161A1 (en) | Semiconductor device and method of manufacturing the same, and method of manufacturing image display device | |
KR20100106423A (en) | Organic thin film transistors and methods of making the same | |
CA2537198A1 (en) | Vertical organic field effect transistor | |
JP5770104B2 (en) | Method for forming source and drain electrodes of organic thin film transistor by electroless plating | |
JP4923434B2 (en) | Semiconductor device, optical device and sensor device | |
Huang et al. | Orthogonal ambipolar semiconductor nanostructures for complementary logic gates | |
JP5445533B2 (en) | Semiconductor device, optical device and sensor device | |
WO2009115772A1 (en) | Organic thin film transistor | |
KR101616190B1 (en) | Manufacturing method of transitor using selective print of dopant | |
JP2005223048A (en) | Semiconductor device, its fabrication process, and display | |
JP2012049225A (en) | Electronic device and manufacturing method of the same, and semiconductor device and manufacturing method of the same | |
US8642379B2 (en) | Thin film transistor | |
Lee et al. | OFETs: Basic concepts and material designs | |
김민회 | Advanced Device Architectures for Organic Logic Elements and Nonvolatile Memory Cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |