JP2006302923A - 現像方法及び現像装置 - Google Patents

現像方法及び現像装置 Download PDF

Info

Publication number
JP2006302923A
JP2006302923A JP2005117838A JP2005117838A JP2006302923A JP 2006302923 A JP2006302923 A JP 2006302923A JP 2005117838 A JP2005117838 A JP 2005117838A JP 2005117838 A JP2005117838 A JP 2005117838A JP 2006302923 A JP2006302923 A JP 2006302923A
Authority
JP
Japan
Prior art keywords
pattern
developing
developer
resist layer
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005117838A
Other languages
English (en)
Inventor
Toshiki Mukai
俊樹 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005117838A priority Critical patent/JP2006302923A/ja
Publication of JP2006302923A publication Critical patent/JP2006302923A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】パターン露光された感応性レジスト層が形成された処理基板のパターン領域に、パターン幅及びパターン密度が異なった領域が存在しても、現像後のパターンの仕上がり寸法を均一にすることができる現像方法及び現像装置を提供することを目的とする。
【解決手段】パターン露光された感応性レジスト層が形成された処理基板70を載置するステージ10と、ステージ10の動作位置を制御する位置制御ユニット11と、現像液を吐出する吐出ノズル20と、現像液の吐出量を制御する吐出量制御ユニット21と、レーザー光を照射する照射ユニット30と、レーザー光源ユニット31と、レーザー光を検出する検出部40と、撮像手段50と、現像装置全体の制御を行う制御装置60とから構成されており、処理基板70に予め設定されたパターン密度に応じて、ステージ10位置制御と現像液の吐出量を制御し、現像処理を行うようにしたものである。
【選択図】図1

Description

本発明は、パターン露光された感光性レジスト膜が形成された被現像基板を吐出ノズルから吐出された現像液で現像する現像方法であって、予め、前記被現像基板のパターン幅を含むパターン密度の分布図を作製し、前記パターン密度分布図に応じて前記吐出ノズルから吐出される現像液の吐出流量を制御しながら被現像基板の現像処理を行う現像方法及び現像装置に関する。
近年、電子機器の高機能化、高性能化及び小型化の傾向から、ASICに代表される種々のLSIには、ますます高集積化、高機能化が求められるようになってきている。
上記LSIは、一般には、機能設計、論理設計、回路設計、レイアウト設計等を経て、フォトマスクパターン用のパターンを作製し、これを用いてフォトマスクを作製した後、フォトマスクのパターンをウエハ上に転写して、半導体素子作製プロセスを行うという長い工程を経て作製されるものであるが、LSIの高集積化、高機能化に伴い、フォトマスクのパターンの微細化、高精度化が求められるようになってきている。
以下フォトマスクの作製方法について説明する。
上記フォトマスクは、一般には、図4(a)〜(e)に示すような工程を経て作製される。
まず、石英等のガラス基板111上にスパッタリング等によりクロム膜、酸化クロム膜等からなる遮光層121を形成する(図4(a)参照)。
次に、遮光層121上にg線(436nm)やi線(365nm)などの紫外線または電子線等の電離放射線に感応するレジストをスピンナーにて塗布し、感応性レジスト層131を形成する(図4(b)参照)。
次に、g線やi線等の紫外線または電子線等の電離放射線を用いてパターン露光を行い、現像処理してレジストパターン131a及び131bを形成する(図4(c)参照)。次に、レジストパターン131a及び131bをマスクにして遮光層121のエッチングを行う(図4(d)参照)。
さらに、レジストパターン131a及び131bを専用の剥離液で除去し、洗浄処理等を行って、ガラス基板111上に遮光パターン121a及び121bが形成されたフォトマスク300を得る(図4(e)参照)
上記ガラス基板111上のパターン露光された感応性レジスト層は、スプレー、パドル及び浸漬法等により現像処理されるのが一般的である。
図6にスプレー現像による現像方法の一例を示す。
即ち、ガラス基板上にパターン露光された感応性レジスト層が形成された処理基板142を基板ホルダー141上に載置し、処理基板142を回転しながら、現像液、リンス液をスプレーノズル1151から噴射して現像処理を行うものである。
ここで、現像処理を終了し、スプレーノズル151からの現像液の噴射を停止しても、瞬時に現像液を止めることが困難で、配管内の残圧により現像液がスプレーノズル151より滴下する液垂れが発生する。この液垂れが処理基板142に当たる際、当たる領域が均一でなく局所的になるため、形成されるパターン寸法のバラツキが発生するという問題がある。
上記現像処理終了時のスプレーノズルからの液垂れを防止する方法として、図5に示すような、現像液を加圧してスプレーノズルに供給する配管の途中に第1の制御弁161、
第2の制御弁162を配置して、第2の制御弁162にて減圧部171に現像液を吸引してスプレーノズル151からの液垂れを防止する方法が提案されている(例えば、特許文献1参照)。
しかしながら、パターンの微細化、高精度化が要求されると、基板上に形成されるパターン幅及びパターン密度によって、パターンの仕上がり寸法が異なり、パターン寸法バラツキが発生するという問題がある。
その対策として、現像処理条件毎に、基板に対する現像液のスプレー高さを変える必要があるが、見えにくく、中心が分かりにくいため、実際に基板上のどの位置に現像液が当たっているのかを分かり易くするする必要がある。
特開平10−111561号公報
本発明は上記問題点に鑑み考案されたもので、パターン露光された感応性レジスト層が形成された処理基板のパターン領域に、パターン幅及びパターン密度が異なった領域が存在しても、現像後のパターンの仕上がり寸法を均一にすることができる現像方法及び現像装置を提供することを目的とする。
本発明は、上記課題を達成するために、まず請求項1においては、パターン露光された感応性レジスト層が形成された処理基板を吐出ノズルから吐出された現像液で現像する現像方法であって、予め、前記処理基板のパターン幅を含むパターン密度の分布図を作製し、前記パターン密度分布に応じて前記吐出ノズルから吐出される現像液の吐出流量を制御しながら処理基板の現像処理を行うことを特徴とする現像方法としたものである。
また、請求項2においては、少なくとも処理基板を載置するステージ10と、ステージ10の動作位置を制御する位置制御ユニット11と、現像液を吐出する吐出ノズル20と、現像液の吐出量を制御する吐出量制御ユニット21と、レーザー光を照射する照射ユニット30と、レーザー光源ユニット31と、レーザー光を検出する検出部40と、撮像手段50と、現像装置全体の制御を行う制御装置60とから構成されていることを特徴とする現像装置としたものである。
本発明の現像方法及び現像装置を用いて、パターン露光された感応性レジスト層が形成された処理基板の現像処理を行うことにより、処理基板上に形成されるパターン幅及びパターン密度に応じた現像処理が可能となり、パターンの微細化、高精度化が要求されるフォトマスクのパターンバ寸法ラツキを最少に抑えることができる。
本発明の現像方法及び現像装置の実施の形態につき説明する。
請求項1に係る本発明の現像方法は、パターン露光された感応性レジスト層が形成された処理基板を吐出ノズルから吐出された現像液で現像する現像方法であって、予め、前記処理基板のパターン幅を含むパターン密度の分布図を作製し、前記パターン密度分布に応じて、前記吐出ノズルから吐出される現像液の吐出流量を制御しながら処理基板の現像処理を行うもので、特に、パターン露光された感応性レジスト層が形成された処理基板のパターン領域に、パターン幅及びパターン密度が異なった領域が存在しても、現像後のパターンの仕上がり寸法を均一にできるようにしたものである。
請求項2に係る本発明の現像装置は、図1に示すように、パターン露光された感応性レジスト層が形成された処理基板70を載置するステージ10と、ステージ10の動作位置を制御する位置制御ユニット11と、現像液を吐出する吐出ノズル20と、現像液の吐出量を制御する吐出量制御ユニット21と、レーザー光を照射する照射ユニット30と、レーザー光源ユニット31と、レーザー光を検出する検出部40と、撮像手段50と、現像装置全体の制御を行う制御装置60とから構成されており、パターン露光された感応性レジスト層72が形成された処理基板70をステージ10上に載置し、処理基板70に予め設定されたパターン密度に応じて、ステージ10の位置制御と吐出ノズル20からの現像液の吐出量を制御し、現像処理を行うようにしたものである。
本発明の現像装置を用いてパターン露光された感応性レジスト層が形成された処理基板70を現像処理することにより、パターン露光された感応性レジスト層が形成された処理基板70のパターン領域に、パターン幅及びパターン密度が異なった領域が存在しても、仕上がり寸法が均一なレジストパターンを形成できる。
以下本発明の現像方法について詳細に説明する。
図2(a)〜(d)は、本発明の請求項1に係る現像方法の一実施例を、図3(a)は、パターン露光された感応性レジスト層が形成された処理基板70のパターン領域70Pの分割数の一例を、図3(b)は、パターン露光された感応性レジスト層が形成された処理基板70のパターン領域70Pのパターン密度分布の一例をそれぞれ示す説明図である。
まず、ガラス基板等の基板71上にスパッタリング等によりクロム、酸化クロム膜等からなる遮光層72を形成する(図2(a)参照)。
次に、遮光層72上にg線(436nm)やi線(365nm)などの紫外線または電子線等の電離放射線に感応するレジストをスピンナー等により塗布し、感応性レジスト層73を形成する(図2(b)参照)。
次に、g線やi線等の紫外線または電子線等の電離放射線を用いてパターン露光を行い、ガラス基板等の基板71上にパターン露光された感応性レジスト層74が形成された処理基板70を作製する(図2(c)参照)。
次に、パターン露光された感応性レジスト層74が形成された処理基板70のパターン形成エリア70Pを所定の数だけ分割(ここでは、16分割)する(図3(a)参照)。ここで、パターン形成エリア70Pの16分割は、あくまでも分割の一例を示したもので、パターンの種類、パターン幅等と形成されるパターン精度によって適宜設定されるものである。
次に、16分割された各分割領域に対して、CADデータを元にパターン形成エリア70P内のパターン密度分布図を作製し、その一例を図3(b)に示す。
ここでは、パターン密度のレベルを3段階として、パターン密度が粗の状態をM1、パター密度がやや密の状態をM2、パター密度が密の状態をM3としている。
パターン密度のレベルは、パターンの種類、設計ルール、パターン幅等と形成されるパターン精度によって適宜設定されるものである。
次に、パターン露光された感応性レジスト層74が形成された処理基板70を図1に示す現像装置100のステージ10上に載置する。
ステージ10は、位置制御ユニット11にてX−Y方向に移動できるようになっており、処理基板70のパターン形成エリア70P内の分割数とパターン密度分布図が制御装置60にとりこまれ、一連の現像処理プログラムに反映される。
また、現像処理プログラムは、使用する感応性レジスト、現像液、ノズル、パターン幅等により、過去のデータをシミュレーションして、パターン密度に応じた吐出量と処理時間
が設定される。
次に、位置制御ユニット11にてステージ10上の処理基板70のパターン形成エリア70P内の現像地点P1に位置決めされると、現像液の吐出量を制御する吐出量制御ユニット21にてパターン密度M1に応じた吐出量と吐出時間で吐出ノズル20より現像液がスプレーされて処理基板70のP1地点のパターン露光された感応性レジスト層74の処理が行われる。
次に、現像地点P2、現像地点P3・・・・と順次移動し、パターン密度に応じた現像処理が行われ、レジストパターン74a及び74bが形成されたフォトマスク用基板200を得る(図2(d)参照)。
ここで、各現像地点は、レーザー光を照射する照射ユニット30とレーザー光を検出する検出部40にて位置が確認され、CCDカメラ等からなる撮像手段50にて現像状態がモニターできるようになっている。
さらに、レジストパターン74a及び74bをマスクにして遮光層72をエッチング処理することにより遮光パターンが形成されたフォトマスクを得ることができる。
上記したように、本発明の現像方法と現像装置を用いて、パターン露光された感応性レジスト層が形成された処理基板を現像処理することにより、パターン幅及びパターン密度に応じた現像処理が可能となり、パターンの微細化、高精度化が要求されるフォトマスクのパターンバ寸法ラツキを最少に抑えることができる。
本発明の現像装置の一実例を示す模式構成図である。 (a)〜(d)は、パターン露光された感応性レジスト層が形成された処理基板の現像処理の一実施例を示す説明図である。 (a)は、パターン露光された感応性レジスト層が形成された処理基板のパターン形成エリアの領域分割の一例を示す説明図である。(b)は、パターン露光された感応性レジスト層が形成された処理基板のパターン形成エリアのパターン密度分布の一例を示す説明図である。 (a)〜(e)は、フォトマスクの製造法の一例を示す模式構成断面図である。 パターン露光された感応性レジスト層が形成された処理基板の現像方法の一例を示す説明図である。 パターン露光された感応性レジスト層が形成された処理基板の現像方法の他の例を示す説明図である。
符号の説明
10……ステージ
11……位置制御ユニット
20、151……ノズル
21……現像液の吐出量制御ユニット
30……レーザー光を照射する照射ユニット
31……レーザー光源ユニット
40……レーザー光を検出する検出部
50……撮像手段
60……制御装置
70,142……パターン露光された感応性レジスト層が形成された処理基板
70P……パターン露光された感応性レジスト層が形成された処理基板のパターン形成エリア
71……基板
72、121……遮光層
73、131……感応性レジスト層
74……パターン露光された感応性レジスト層
74a、74b、131a、131b……レジストパターン
100……現像装置
111……ガラス基板
121a、121b……遮光パターン
141……ステージ
161……第1の制御弁
162……第2の制御弁
163……制御弁
171……減圧部
200……フォトマスク用基板
300……フォトマスク

Claims (2)

  1. パターン露光された感応性レジスト層が形成された処理基板を吐出ノズルから吐出された現像液で現像する現像方法であって、予め、前記処理基板のパターン幅を含むパターン密度の分布図を作製し、前記パターン密度分布に応じて前記吐出ノズルから吐出される現像液の吐出流量を制御しながら処理基板の現像処理を行うことを特徴とする現像方法。
  2. 少なくともパターン露光された感応性レジスト層が形成された処理基板を載置するステージ(10)と、ステージ(10)の動作位置を制御する位置制御ユニット(11)と、現像液を吐出する吐出ノズル(20)と、現像液の吐出量を制御する吐出量制御ユニット(21)と、レーザー光を照射する照射ユニット(30)と、レーザー光源ユニット(31)と、レーザー光を検出する検出部(40)と、撮像手段(50)と、現像装置全体の制御を行う制御装置(60)とから構成されていることを特徴とする現像装置。
JP2005117838A 2005-04-15 2005-04-15 現像方法及び現像装置 Pending JP2006302923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005117838A JP2006302923A (ja) 2005-04-15 2005-04-15 現像方法及び現像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005117838A JP2006302923A (ja) 2005-04-15 2005-04-15 現像方法及び現像装置

Publications (1)

Publication Number Publication Date
JP2006302923A true JP2006302923A (ja) 2006-11-02

Family

ID=37470919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005117838A Pending JP2006302923A (ja) 2005-04-15 2005-04-15 現像方法及び現像装置

Country Status (1)

Country Link
JP (1) JP2006302923A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077071A (ja) * 2009-09-29 2011-04-14 Toppan Printing Co Ltd 基板処理方法及び基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077071A (ja) * 2009-09-29 2011-04-14 Toppan Printing Co Ltd 基板処理方法及び基板処理装置

Similar Documents

Publication Publication Date Title
US6130012A (en) Ion beam milling to generate custom reticles
JP4005879B2 (ja) 現像方法、基板処理方法、及び基板処理装置
US7238454B2 (en) Method and apparatus for producing a photomask blank, and apparatus for removing an unnecessary portion of a film
JP2006210840A (ja) パターン形成方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム
US6900134B1 (en) Method for forming openings in a substrate using bottom antireflective coatings
US9633820B2 (en) Method for forming resist film and charged particle beam writing method
JP2006302923A (ja) 現像方法及び現像装置
US6613500B1 (en) Reducing resist residue defects in open area on patterned wafer using trim mask
KR100801737B1 (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
JP3861851B2 (ja) レジストパターン形成方法および半導体装置の製造方法
US6649525B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
KR20060071228A (ko) 반도체 소자의 패턴 및 그 형성방법
JP2008096741A (ja) マスク、マスクの製造方法及び半導体装置の製造方法
TW201606851A (zh) 利用無光罩製程形成半導體結構之方法
JP4417527B2 (ja) マスクパタンの形成方法、およびフォトマスク
KR100422956B1 (ko) 미세패턴형성방법
JP5034410B2 (ja) 現像ローディング測定方法および現像ローディング測定基板
CN107728425B (zh) 集成电路上打印触点、贯孔或曲线的光罩的双曝光图案化
JP2006319350A (ja) 基板処理方法
US6759179B1 (en) Methods and systems for controlling resist residue defects at gate layer in a semiconductor device manufacturing process
JP6268902B2 (ja) 現像方法及び現像装置
KR100827482B1 (ko) 반도체 소자 제조용 마스크의 제조방법
KR100611071B1 (ko) 반도체 공정에서 마크 형성 방법
KR100640945B1 (ko) 반도체 제조용 노광 장치 및 방법
JP2007256884A (ja) 処理液吐出ノズル及びそれを用いた被処理基板の処理方法並びにフォトマスク