JP2006301810A - Data transfer processing method, data transfer processor and data transfer processing control program - Google Patents
Data transfer processing method, data transfer processor and data transfer processing control program Download PDFInfo
- Publication number
- JP2006301810A JP2006301810A JP2005120323A JP2005120323A JP2006301810A JP 2006301810 A JP2006301810 A JP 2006301810A JP 2005120323 A JP2005120323 A JP 2005120323A JP 2005120323 A JP2005120323 A JP 2005120323A JP 2006301810 A JP2006301810 A JP 2006301810A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- channel adapter
- host computer
- completion signal
- preparation completion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、チャネルアダプタを介して接続するホストコンピュータと記憶装置、特にホストコンピュータとＲＡＩＤ装置が接続されているシステムにおけるデータ転送処理方法、データ転送処理装置およびデータ転送処理制御プログラムに関する。 The present invention relates to a data transfer processing method, a data transfer processing device, and a data transfer processing control program in a host computer and a storage device connected via a channel adapter, particularly a system in which a host computer and a RAID device are connected.
ＲＡＩＤ装置が光チャネル装置を介してホストコンピュータと接続された情報処理システムにおいて、従来より、ホストＩ／Ｏ処理は、例えば、図２の従来のホストＩ／Ｏ処理手順に示すように、まず、ホストコンピュータからＲＡＩＤ装置側のチャネルアダプタ（以下、ＣＡと呼ぶ）にてＳＣＳＩコマンドを受信し、指定された論理ユニット番号（ＬＵＮ）から該当するコントロールモジュール（以下、ＣＭと呼ぶ）に対してＳＣＳＩコマンドを振り分け、その後、ＣＭからＣＡに対してホストＩ／Ｏ転送コマンド(以下 ＨＣコマンドと呼ぶ)が送信されるのを待って、ホストコンピュータは光ファイバーチャネル（ＦＣ）を介してデータをＣＡに転送し、そしてＣＡとＣＭ間のデータ転送という順でホストコンピュータとＲＡＩＤ装置間のデータ転送が行なわれていた。 2. Description of the Related Art Conventionally, in an information processing system in which a RAID device is connected to a host computer via an optical channel device, host I / O processing is performed as shown in the conventional host I / O processing procedure of FIG. The SCSI command is received from the host computer by the channel adapter (hereinafter referred to as CA) on the RAID device side, and the SCSI command is sent from the designated logical unit number (LUN) to the corresponding control module (hereinafter referred to as CM). After that, after waiting for the host I / O transfer command (hereinafter referred to as HC command) to be transmitted from the CM to the CA, the host computer transfers the data to the CA via the optical fiber channel (FC). And between the host computer and the RAID device in the order of data transfer between CA and CM Over data transfer has been carried out.
ここで、ＣＭ側のバッファメモリの受け入れ準備が整ってからＣＭがＨＣコマンドを発行するまで、ＣＡはＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号をホストコンピュータに発行しないため、例えば、バックエンドの遅延等の理由によりＣＭ側のバッファメモリの受け入れ準備が遅れた場合であっても、ＣＡがＣＭにＳＣＳＩコマンドを出してから、レスポンスを受信するまでの監視時間を待ってから、ＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を発行することになる。 Here, since the CA does not issue the FCP_XFER_RDY signal to the host computer until the CM issues an HC command after the CM side buffer memory is prepared for reception, for example, the CM side buffer is used for reasons such as back-end delay. Even when the preparation for accepting the memory is delayed, the FCP_XFER_RDY signal is issued after the monitoring time from when the CA issues a SCSI command to the CM until the response is received.
ホストコンピュータからディスク記録媒体へのデータ書き込みにおいて、書き込み性能の向上を図った公知例として、例えば、特開平７−５９９６号公報に開示されているディスク装置においては、非同期書き込みと同期書き込みの２つのモードを用意し、ホストコンピュータ装置から光ディスク装置のデータバッファへのライトデータの転送と、データバッファから記録媒体へのデータ書き込みとを並行処理し、データバッファへのデータ転送が終了した時点で命令終了通知がホスト装置に返送され、ホスト装置はデータ書き込み処理の終了を待たずに次のデータの準備を行うようにしてホスト装置と光ディスク装置間のデータ転送に伴う時間だけ書き込み処理時間を短縮するようにしている。
従来、ホストコンピュータからのライトコマンドがあったとき、特に記憶装置がＲＡＩＤ装置の場合には、該当するＲＡＩＤ装置のＣＭがデータ転送受け入れ準備が整った時点でホストコンピュータにデータ転送準備完了を通知し、ライトコマンドに係るライトデータをホストコンピュータから送信している。ここで、ＲＡＩＤ装置のＣＭ側のバッファメモリの受け入れ準備が遅れた場合、処理の遅延を引き起こす。 Conventionally, when there is a write command from the host computer, especially when the storage device is a RAID device, the CM of the corresponding RAID device notifies the host computer of the completion of data transfer preparation when the data transfer preparation is ready. The write data related to the write command is transmitted from the host computer. Here, when preparation for receiving the buffer memory on the CM side of the RAID device is delayed, processing delay is caused.
本発明は、記憶装置のＣＭのバッファメモリの受け入れ準備に時間がかかる場合であっても処理の遅延を引き起こすことのないシステムの提供を目的とする。 It is an object of the present invention to provide a system that does not cause processing delay even when preparation for receiving a CM buffer memory of a storage device takes time.
本発明の請求項１に記載の発明は、ホストコンピュータのライトコマンドをチャネルアダプタを経由して前記記憶装置に送信するステップと、前記チャネルアダプタが前記記憶装置から前記ライトコマンドに係わる第１のデータ転送準備完了信号を受け取る前に前記ホストコンピュータに第２のデータ転送準備完了信号を前記ホストコンピュータに送信するステップと、前記ホストコンピュータが前記第２のデータ転送準備完了信号を受信後に送信する前記ライトコマンドに係わるライトデータを前記チャネルアダプタが備えるメモリに記憶させるステップと、前記チャネルアダプタが前記記憶装置から前記第１のデータ転送準備完了信号を受信するステップと、前記チャネルアダプタが前記第１のデータ転送準備完了信号にもとづいて前記チャネルアダプタが備える前記メモリから前記記憶装置へ前記ライトデータを転送するステップとを有することを特徴とするライトコマンド処理方法である。 According to the first aspect of the present invention, a step of transmitting a write command of a host computer to the storage device via a channel adapter, and a first data related to the write command from the storage device by the channel adapter. Transmitting a second data transfer preparation completion signal to the host computer before receiving a transfer preparation completion signal; and the write that the host computer transmits after receiving the second data transfer preparation completion signal. Storing write data relating to a command in a memory included in the channel adapter; receiving the first data transfer preparation completion signal from the storage device; and receiving the first data transfer preparation completion signal from the storage device; Based on the transfer ready signal Yaneruadaputa a write command processing method characterized by a step of transferring said write data to said storage device from said memory of the.
請求項１に記載の発明によれば、記憶装置とチャネルアダプタがそれぞれが独自のＣＰＵとメモリを有するＣＡとＣＭにおいて、ＣＭ側処理とＣＡ側処理における並列処理を行なうことにより、ホストコンピュータからのライトコマンドに対する処理を効率化する。 According to the first aspect of the present invention, in the CA and CM each of which the storage device and the channel adapter have their own CPU and memory, the parallel processing in the CM side processing and the CA side processing is performed. Streamline the processing for write commands.
即ち、ＣＡが、ＣＭに対してＳＣＳＩコマンドを発行した後、ＣＡ側バッファメモリの準備ができたらすぐに、ＣＡは第２のデータ転送準備完了信号をホストコンピュータに発行することで、ＣＭ側のバッファメモリ受け入れ準備中にＣＡ側のバッファメモリにホストコンピュータからライトデータを転送する。このようにすれば、ＨＣコマンドをＣＡが受信したら直ちにＣＡ側バッファメモリからＣＭ側バッファメモリへデータ転送して処理の高速化が実現する。 That is, after the CA issues a SCSI command to the CM, as soon as the CA side buffer memory is ready, the CA issues a second data transfer preparation completion signal to the host computer. Write data is transferred from the host computer to the buffer memory on the CA side during preparation for receiving the buffer memory. In this way, as soon as the HC command is received by the CA, the data is transferred from the CA side buffer memory to the CM side buffer memory, thereby realizing high-speed processing.
また、第２のデータ転送準備完了信号は、第１のデータ転送準備完了信号と同じ信号であっても構わないし、第１のデータ転送準備完了信号の疑似的な信号であっても、ホストコンピュータにとって、発行したライトコマンドに係るライトデータをチャネルアダプタに送信する信号であれば足る。 Further, the second data transfer preparation completion signal may be the same signal as the first data transfer preparation completion signal, or may be a pseudo signal of the first data transfer preparation completion signal. Therefore, a signal for transmitting write data relating to the issued write command to the channel adapter is sufficient.
本発明の請求項２に記載の発明は、記憶装置がチャネルアダプタを介してホストコンピュータと接続され、前記記憶装置は第１のＣＰＵと第１のメモリを備える制御部を備え、前記記憶装置に係わるチャネルアダプタは第２のＣＰＵと第２のメモリを有するシステムにおいて、前記チャネルアダプタが前記ホストコンピュータから受信したライトコマンドを前記制御部に送信するステップと、前記チャネルアダプタが前記ホストコンピュータからのライトコマンドに係わるデータ転送準備完了信号を前記制御部から受信する前にＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を前記ホストコンピュータに送信するステップと、前記ホストコンピュータから送られる前記ライトコマンドに係わるライトデータを前記第２のメモリに記憶させるステップと、
前記チャネルアダプタが前記制御部から前記データ転送準備完了信号を受信するステップと、前記データ転送準備完了信号を受信した前記チャネルアダプタは前記第２のメモリに記憶される前記データ転送準備完了信号に係わるライトデータを前記第１のメモリに転送するステップとを有することを特徴とするライトコマンド処理方法である。
According to a second aspect of the present invention, a storage device is connected to a host computer via a channel adapter, the storage device includes a control unit including a first CPU and a first memory, and the storage device includes In a system having a second CPU and a second memory, the channel adapter includes a step of transmitting a write command received from the host computer by the channel adapter to the control unit, and a write by the channel adapter from the host computer. A step of transmitting an FCP_XFER_RDY signal to the host computer before receiving a data transfer preparation completion signal relating to the command from the control unit; and storing write data relating to the write command sent from the host computer in the second memory Step to
The channel adapter receives the data transfer preparation completion signal from the controller, and the channel adapter that has received the data transfer preparation completion signal relates to the data transfer preparation completion signal stored in the second memory. And a step of transferring write data to the first memory.
請求項２に記載の発明によれば、例えば、ＲＡＩＤ装置においてＣＡとＣＭとが独立したＣＰＵとバッファメモリを有しているとき、ＣＡが、ＣＭに対してＳＣＳＩコマンドを発行した後、ＣＡ側バッファメモリの準備ができたらすぐに、ＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を発行することで、ＣＭ側のバッファメモリ受け入れ準備中にＣＡ側のバッファメモリにホストコンピュータからライトデータを転送することが可能となる。このようにすれば、ＨＣコマンドをＣＡが受信したら直ちにＣＡ側バッファメモリからＣＭ側バッファメモリへのデータ転送が可能となり、処理の高速化を実現できる。 According to the second aspect of the present invention, for example, when the CA and the CM have independent CPU and buffer memory in the RAID device, after the CA issues a SCSI command to the CM, the CA side As soon as the buffer memory is ready, the FCP_XFER_RDY signal is issued, so that write data can be transferred from the host computer to the CA side buffer memory during preparation for receiving the CM side buffer memory. In this way, as soon as the CA receives the HC command, data can be transferred from the CA side buffer memory to the CM side buffer memory, and the processing speed can be increased.
本発明の請求項３に記載の発明は、記憶装置がチャネルアダプタを介してホストコンピュータと接続され、前記記憶装置は第１のＣＰＵと第１のメモリを備える制御部を備え、前記記憶装置に係わるチャネルアダプタは第２のＣＰＵと第２のメモリを有するシステムにおいて、前記チャネルアダプタが前記ホストコンピュータから受信したライトコマンドを前記制御部に送信する送信手段と、前記チャネルアダプタが前記ホストコンピュータからのライトコマンドに係わるデータ転送準備完了信号を前記制御部から受信する前にＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を前記ホストコンピュータに送信するデータ転送準備完了信号送信手段と、前記ホストコンピュータから送られる前記ライトコマンドに係わるライトデータを前記第２のメモリに記憶させる記憶手段と、前記チャネルアダプタが前記制御部から前記データ転送準備完了信号を受信するデータ転送準備完了信号受信手段と、前記データ転送準備完了信号を受信した前記チャネルアダプタは前記第２のメモリに記憶される前記データ転送準備完了信号に係わるライトデータを前記第１のメモリに転送するライトデータ転送手段とを、有することを特徴とするチャネルアダプタである。 According to a third aspect of the present invention, a storage device is connected to a host computer via a channel adapter, the storage device includes a control unit including a first CPU and a first memory, and the storage device includes In a system having a second CPU and a second memory, the channel adapter according to the present invention includes a transmission means for transmitting a write command received by the channel adapter from the host computer to the control unit, and the channel adapter from the host computer. Data transfer preparation completion signal transmitting means for transmitting an FCP_XFER_RDY signal to the host computer before receiving a data transfer preparation completion signal relating to the write command from the control unit, and write data relating to the write command sent from the host computer Store in the second memory Storage means for receiving the data transfer preparation completion signal receiving means for receiving the data transfer preparation completion signal from the control unit, and the channel adapter receiving the data transfer preparation completion signal in the second memory. A channel adapter comprising write data transfer means for transferring write data relating to the stored data transfer preparation completion signal to the first memory.
本発明の請求項４に記載の発明は、前記記憶装置はＲＡＩＤ装置であることを特徴とする請求項３におけるチャネルアダプタである。 A fourth aspect of the present invention is the channel adapter according to the third aspect, wherein the storage device is a RAID device.
本発明の請求項５に記載の発明は、記憶装置がチャネルアダプタを介してホストコンピュータと接続され、前記記憶装置は第１のＣＰＵと第１のメモリを備える制御部を備え、前記記憶装置に係わるチャネルアダプタは第２のＣＰＵと第２のメモリを有するシステムにおけるデータ転送処理制御プログラムであって、コンピュータを、前記チャネルアダプタが前記ホストコンピュータから受信したライトコマンドを前記制御部に送信する送信手段と、前記チャネルアダプタが前記ホストコンピュータからのライトコマンドに係わるデータ転送準備完了信号を前記制御部から受信する前にＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を前記ホストコンピュータに送信するデータ転送準備完了信号送信手段と、前記ホストコンピュータから送られる前記ライトコマンドに係わるライトデータを前記第２のメモリに記憶させる記憶手段と、前記チャネルアダプタが前記制御部から前記データ転送準備完了信号を受信するデータ転送準備完了信号受信手段と、前記データ転送準備完了信号を受信した前記チャネルアダプタは前記第２のメモリに記憶される前記データ転送準備完了信号に係わるライトデータを前記第１のメモリに転送するライトデータ転送手段ととして機能させるためのデータ転送処理制御プログラムである。 According to a fifth aspect of the present invention, a storage device is connected to a host computer via a channel adapter, the storage device includes a control unit including a first CPU and a first memory, and the storage device includes A channel adapter according to the present invention is a data transfer processing control program in a system having a second CPU and a second memory, wherein the computer transmits a write command received by the channel adapter from the host computer to the controller. A data transfer preparation completion signal transmitting means for transmitting an FCP_XFER_RDY signal to the host computer before the channel adapter receives a data transfer preparation completion signal related to a write command from the host computer from the control unit; The light sent from Storage means for storing write data related to commands in the second memory, data transfer preparation completion signal receiving means for the channel adapter to receive the data transfer preparation completion signal from the controller, and the data transfer preparation completion signal The data transfer processing control program for causing the channel adapter that has received the function to function as write data transfer means for transferring write data relating to the data transfer preparation completion signal stored in the second memory to the first memory It is.
本発明によれば、ホストコンピュータからチャネルアダプタ経由で記憶装置へライトコマンドがあったとき、チャネルアダプタがホストコンピュータに対して直ちにデータ転送準備完了信号を送信するため、チャネルアダプタは記憶装置からのデータ転送準備完了信号を待つことなくホストコンピュータからライトコマンドに係るライトデータをチャネルアダプタが備えるメモリに記憶させることができ、さらに、記憶装置からのデータ転送準備完了信号をチャネルアダプタが受信すると、直ちにチャネルアダプタはチャネルアダプタが備えるメモリに記憶させているライトデータを記憶装置のメモリに転送するため、記憶装置の何らかの都合でデータ転送準備完了信号を送信するまでの時間がかかった場合でも、記憶装置の受け入れ体制に応じ短時間で記憶装置はライトデータを受け取ることができる。 According to the present invention, when there is a write command from the host computer to the storage device via the channel adapter, the channel adapter immediately sends a data transfer preparation completion signal to the host computer. Write data related to a write command from the host computer can be stored in the memory provided in the channel adapter without waiting for a transfer preparation completion signal, and when the channel adapter receives a data transfer preparation completion signal from the storage device, the channel data is immediately received. Since the adapter transfers the write data stored in the memory of the channel adapter to the memory of the storage device, even if it takes time until the data transfer preparation completion signal is transmitted for some reason of the storage device, Acceptance system Flip short time storage device can receive the write data.
よって、ホストコンピュータからのライトコマンドが指定の記憶装置に対して行われてからデータを書き込むまでの時間が最少化される。 Therefore, the time from when the write command from the host computer is executed to the designated storage device until the data is written is minimized.
図１は、本発明による一実施例を示す。ＲＡＩＤ装置１は、コントロールモジュール２と複数のチャネルアダプタ３とを有し、コントロールモジュール２はＣＰＵ２−１及びバッファメモリ２−２を、また、チャネルアダプタ３はそれぞれＣＰＵ３−１とバッファメモリ３−２を有する。本図においては２つのチャネルアダプタ３を有する場合を示す。チャネルアダプタ３の有するバッファメモリ３−２が記憶する情報は、チャネルアダプタ３が有するＣＰＵ３−１の制御の下に制御部２が有するバッファメモリ２−２へ転送されるようになっている。ＲＡＩＤ装置１とホストコンピュータ４とは光ファイバーケーブル５を介して情報のやり取りをする。通常、ホストコンピュータ４は複数台が配置され、ＲＡＩＤ装置１にアクセスするようになっている。 FIG. 1 shows an embodiment according to the invention. The RAID device 1 includes a control module 2 and a plurality of channel adapters 3, the control module 2 includes a CPU 2-1 and a buffer memory 2-2, and the channel adapter 3 includes a CPU 3-1 and a buffer memory 3-2, respectively. Have This figure shows a case where two channel adapters 3 are provided. Information stored in the buffer memory 3-2 included in the channel adapter 3 is transferred to the buffer memory 2-2 included in the control unit 2 under the control of the CPU 3-1 included in the channel adapter 3. The RAID apparatus 1 and the host computer 4 exchange information via an optical fiber cable 5. Usually, a plurality of host computers 4 are arranged to access the RAID device 1.
図２は、従来のホストＩ／Ｏ処理手順を示す。本図においてホストコンピュータからのライトデータ転送処理の動作を説明する。ホストコンピュータからのライトコマンドをファイバーチャネルのコマンドフレーム（ＦＣＰ＿ＣＭＮＤ）としてチャネルアダプタ（ＣＡ）が受け取ると、コマンドフレーム（ＦＣＰ＿ＣＭＮＤ）内の先頭８バイトで指示される論理ユニット（ＬＵＮ）に設定されている値によって指定された論理ユニット番号（ＬＵＮ）に該当するコントロールモジュール（ＣＭ）に対してＳＣＳＩコマンドを送信し、その後、ＣＭからＣＡに対してホストＩ／Ｏ転送コマンド(ＨＣコマンド)が送信されるのを待って、ＣＡは転送準備完了信号（ＦＣＰ＿ＸＦＥＲ＿ＲＤＹ）を作成し、ホストコンピュータへ送信する。その後、ＣＡはホストコンピュータからのライトコマンドに係るライトデータがＦＣＰ＿ＤＡＴＡフレームとして送られてくると、データの格納先アドレスを読み取って指定された論理ユニット番号（ＬＵＮ）に該当するＣＭのバッファメモリにライトされる。その後、ＣＡはホストコンピュータにレスポンス（ＦＣＰ＿ＲＳＰ）を送信して終了する。 FIG. 2 shows a conventional host I / O processing procedure. The operation of the write data transfer process from the host computer will be described with reference to FIG. When the channel adapter (CA) receives a write command from the host computer as a fiber channel command frame (FCP_CMND), the value set in the logical unit (LUN) indicated by the first 8 bytes in the command frame (FCP_CMND) The SCSI command is transmitted to the control module (CM) corresponding to the logical unit number (LUN) specified by the command, and then the host I / O transfer command (HC command) is transmitted from the CM to the CA. The CA creates a transfer preparation completion signal (FCP_XFER_RDY) and transmits it to the host computer. Thereafter, when the write data related to the write command from the host computer is sent as the FCP_DATA frame, the CA reads the data storage destination address and writes it to the CM buffer memory corresponding to the specified logical unit number (LUN). Is done. Thereafter, the CA sends a response (FCP_RSP) to the host computer and ends.
以上のように、ホストコンピュータからのライトコマンドに係るデータをＣＡが受信し、
該当するＣＭにデータ転送してホストコンピュータとＲＡＩＤ装置間のデータ転送が行なわれていた。ＣＡは時間監視を行なうが、ＨＣコマンドを受信するのを待ってホストコンピュータに転送準備完了信号を送信する。バックエンドの遅延等の理由によりＣＭ側のバッファメモリの受け入れ準備が遅れた場合であっても、ＣＡがＣＭにＳＣＳＩコマンドを出してから、レスポンスを受信するまでの監視時間の待ちが発生する可能性がある。
As described above, the CA receives the data related to the write command from the host computer,
Data was transferred between the host computer and the RAID device by transferring the data to the corresponding CM. The CA performs time monitoring, but waits to receive the HC command and sends a transfer preparation completion signal to the host computer. Even if the CM's buffer memory preparation is delayed due to a back-end delay or the like, there is a possibility of waiting for a monitoring time from when the CA issues a SCSI command to the CM until receiving a response. There is sex.
そこで、本発明においてはライトコマンド処理を図３の本発明によるホストＩ／Ｏ処理手順の一実施例に示すように行う。ホストコンピュータからのライトコマンドをファイバーチャネルのコマンドフレーム（ＦＣＰ＿ＣＭＮＤ）としてチャネルアダプタ（ＣＡ）が受け取ると、コマンドフレーム（ＦＣＰ＿ＣＭＮＤ）内の先頭８バイトで指示される論理ユニット（ＬＵＮ）に設定されている値によって指定された論理ユニット番号（ＬＵＮ）に該当するコントロールモジュール（ＣＭ）に対してＳＣＳＩコマンドを送信すると同時に、あるいは、所定時間後にＣＡは転送準備完了信号（ＦＣＰ＿ＸＦＥＲ＿ＲＤＹ）を作成し、ホストコンピュータへ送信する。つまり、従来のように、ＣＭからＣＡに対してホストＩ／Ｏ転送コマンド(ＨＣコマンド)が送信されるのを待って、転送準備完了信号をホストコンピュータへ送信するのではなく、ＣＡはホストコンピュータからライトコマンドを受信した場合は、ＣＭにホストコンピュータからのライトコマンドを転送すると共に、ＣＭからの転送準備完了信号を待つことなく、ホストコンピュータへライトコマンドに係るライトデータを送信してもらうための転送準備完了信号あるいは同等の信号を送る。この信号を受けて、ホストコンピュータからのライトコマンドに係るライトデータがＦＣＰ＿ＤＡＴＡフレームとして送られてくると、ＣＡは一旦ライトデータをＣＡのバッファメモリにライトする。そして、ＣＡはＣＭからの転送準備完了信号を受け取ると、一旦ＣＡのバッファメモリにライトしたライトデータをＣＭのバッファメモリにライトする。ここで、一旦ＣＡのバッファメモリにライトしたライトデータをＣＭのバッファメモリにライトするのは、ホストコンピュータからのライトデータをＣＡのバッファメモリにライトしているときでも、あるいは、ライトが終了した後でも構わない。ＣＡがＣＭからの転送準備完了信号を受け取ると直ちに行われるようになっている。ＣＡは、ＣＭのバッファメモリにライトデータをライト終了すると、ホストコンピュータにレスポンス（ＦＣＰ＿ＲＳＰ）を送信して終了する。 Therefore, in the present invention, the write command processing is performed as shown in one embodiment of the host I / O processing procedure according to the present invention in FIG. When the channel adapter (CA) receives a write command from the host computer as a fiber channel command frame (FCP_CMND), the value set in the logical unit (LUN) indicated by the first 8 bytes in the command frame (FCP_CMND) At the same time as sending the SCSI command to the control module (CM) corresponding to the logical unit number (LUN) specified by the CA, or after a predetermined time, the CA creates a transfer ready signal (FCP_XFER_RDY) and sends it to the host computer. To do. That is, the CA does not wait for the host I / O transfer command (HC command) to be transmitted from the CM to the CA as in the prior art, and does not transmit a transfer preparation completion signal to the host computer. When a write command is received from the host, the write command from the host computer is transferred to the CM, and the write data related to the write command is sent to the host computer without waiting for the transfer preparation completion signal from the CM. Send a transfer ready signal or equivalent signal. In response to this signal, when write data related to a write command from the host computer is sent as an FCP_DATA frame, the CA once writes the write data to the CA buffer memory. When the CA receives a transfer preparation completion signal from the CM, the CA writes the write data once written in the CA buffer memory to the CM buffer memory. Here, the write data once written in the CA buffer memory is written in the CM buffer memory even when the write data from the host computer is written in the CA buffer memory or after the write is completed. It doesn't matter. This is performed immediately after the CA receives a transfer preparation completion signal from the CM. When the CA finishes writing the write data to the CM buffer memory, the CA transmits a response (FCP_RSP) to the host computer and ends.
以上のように、ホストコンピュータからライトコマンドを受けたとき、本発明により、従来の方法よりも待ち時間を少なく処理し、かつ、特別なコマンドを使用することなく従来のコマンド体系を使用することによって処理できる。 As described above, when a write command is received from the host computer, the present invention processes the waiting time less than the conventional method and uses the conventional command system without using a special command. It can be processed.
１ ＲＡＩＤ装置
２ コントロールモジュール（ＣＭ）
２−１ ＣＰＵ
２−２ バッファメモリ
３ チャネルアダプタ（ＣＡ）
３−１ ＣＰＵ
３−２ バッファメモリ
４ ホストコンピュータ
５ 光ファイバーケーブル
1 RAID device 2 Control module (CM)
2-1 CPU
2-2 Buffer memory 3 channel adapter (CA)
3-1 CPU
3-2 Buffer memory 4 Host computer 5 Optical fiber cable
Claims (5)
前記チャネルアダプタが前記記憶装置から前記ライトコマンドに係わる第１のデータ転送準備完了信号を受け取る前に前記ホストコンピュータに第２のデータ転送準備完了信号を前記ホストコンピュータに送信するステップと、
前記ホストコンピュータが前記第２のデータ転送準備完了信号を受信後に送信する前記ライトコマンドに係わるライトデータを前記チャネルアダプタが備えるメモリに記憶させるステップと、
前記チャネルアダプタが前記記憶装置から前記第１のデータ転送準備完了信号を受信するステップと、
前記チャネルアダプタが前記第１のデータ転送準備完了信号にもとづいて前記チャネルアダプタが備える前記メモリから前記記憶装置へ前記ライトデータを転送するステップとを
有することを特徴とするライトコマンド処理方法。 Transmitting a write command of the host computer to the storage device via a channel adapter;
Transmitting a second data transfer preparation completion signal to the host computer before the channel adapter receives a first data transfer preparation completion signal related to the write command from the storage device;
Storing write data related to the write command transmitted by the host computer after receiving the second data transfer preparation completion signal in a memory included in the channel adapter;
The channel adapter receiving the first data transfer ready signal from the storage device;
A write command processing method comprising: transferring the write data from the memory included in the channel adapter to the storage device based on the first data transfer preparation completion signal.
前記チャネルアダプタが前記ホストコンピュータから受信したライトコマンドを前記制御部に送信するステップと、
前記チャネルアダプタが前記ホストコンピュータからのライトコマンドに係わるデータ転送準備完了信号を前記制御部から受信する前にＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を前記ホストコンピュータに送信するステップと、
前記ホストコンピュータから送られる前記ライトコマンドに係わるライトデータを前記第２のメモリに記憶させるステップと、
前記チャネルアダプタが前記制御部から前記データ転送準備完了信号を受信するステップと、
前記データ転送準備完了信号を受信した前記チャネルアダプタは前記第２のメモリに記憶される前記データ転送準備完了信号に係わるライトデータを前記第１のメモリに転送するステップとを有することを特徴とするライトコマンド処理方法。 A storage device is connected to a host computer via a channel adapter, the storage device includes a control unit including a first CPU and a first memory, and a channel adapter related to the storage device includes a second CPU and a second CPU In a system with memory,
Transmitting the write command received by the channel adapter from the host computer to the control unit;
Transmitting an FCP_XFER_RDY signal to the host computer before the channel adapter receives a data transfer preparation completion signal related to a write command from the host computer from the control unit;
Storing write data related to the write command sent from the host computer in the second memory;
The channel adapter receiving the data transfer preparation completion signal from the controller;
The channel adapter that has received the data transfer preparation completion signal has a step of transferring write data related to the data transfer preparation completion signal stored in the second memory to the first memory. Write command processing method.
前記チャネルアダプタが前記ホストコンピュータから受信したライトコマンドを前記制御部に送信する送信手段と、
前記チャネルアダプタが前記ホストコンピュータからのライトコマンドに係わるデータ転送準備完了信号を前記制御部から受信する前にＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を前記ホストコンピュータに送信するデータ転送準備完了信号送信手段と、
前記ホストコンピュータから送られる前記ライトコマンドに係わるライトデータを前記第２のメモリに記憶させる記憶手段と、
前記チャネルアダプタが前記制御部から前記データ転送準備完了信号を受信するデータ転送準備完了信号受信手段と、
前記データ転送準備完了信号を受信した前記チャネルアダプタは前記第２のメモリに記憶される前記データ転送準備完了信号に係わるライトデータを前記第１のメモリに転送するライトデータ転送手段とを、
有することを特徴とするチャネルアダプタ。 A storage device is connected to a host computer via a channel adapter, the storage device includes a control unit including a first CPU and a first memory, and a channel adapter related to the storage device includes a second CPU and a second CPU In a system with memory,
Transmitting means for transmitting the write command received by the channel adapter from the host computer to the control unit;
Data transfer preparation completion signal transmitting means for transmitting an FCP_XFER_RDY signal to the host computer before the channel adapter receives a data transfer preparation completion signal related to a write command from the host computer from the control unit;
Storage means for storing write data related to the write command sent from the host computer in the second memory;
A data transfer preparation completion signal receiving means for the channel adapter to receive the data transfer preparation completion signal from the control unit;
The channel adapter that has received the data transfer preparation completion signal has write data transfer means for transferring write data related to the data transfer preparation completion signal stored in the second memory to the first memory.
A channel adapter comprising:
コンピュータを、
前記チャネルアダプタが前記ホストコンピュータから受信したライトコマンドを前記制御部に送信する送信手段と、
前記チャネルアダプタが前記ホストコンピュータからのライトコマンドに係わるデータ転送準備完了信号を前記制御部から受信する前にＦＣＰ＿ＸＦＥＲ＿ＲＤＹ信号を前記ホストコンピュータに送信するデータ転送準備完了信号送信手段と、
前記ホストコンピュータから送られる前記ライトコマンドに係わるライトデータを前記第２のメモリに記憶させる記憶手段と、
前記チャネルアダプタが前記制御部から前記データ転送準備完了信号を受信するデータ転送準備完了信号受信手段と、
前記データ転送準備完了信号を受信した前記チャネルアダプタは前記第２のメモリに記憶される前記データ転送準備完了信号に係わるライトデータを前記第１のメモリに転送するライトデータ転送手段として機能させるためのデータ転送処理制御プログラム。 A storage device is connected to a host computer via a channel adapter, the storage device includes a control unit including a first CPU and a first memory, and a channel adapter related to the storage device includes a second CPU and a second CPU A data transfer processing control program in a system having a memory,
Computer
Transmitting means for transmitting the write command received by the channel adapter from the host computer to the control unit;
Data transfer preparation completion signal transmitting means for transmitting an FCP_XFER_RDY signal to the host computer before the channel adapter receives a data transfer preparation completion signal related to a write command from the host computer from the control unit;
Storage means for storing write data related to the write command sent from the host computer in the second memory;
A data transfer preparation completion signal receiving means for the channel adapter to receive the data transfer preparation completion signal from the control unit;
The channel adapter that has received the data transfer preparation completion signal functions as write data transfer means for transferring write data related to the data transfer preparation completion signal stored in the second memory to the first memory. Data transfer processing control program.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005120323A JP2006301810A (en) | 2005-04-18 | 2005-04-18 | Data transfer processing method, data transfer processor and data transfer processing control program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005120323A JP2006301810A (en) | 2005-04-18 | 2005-04-18 | Data transfer processing method, data transfer processor and data transfer processing control program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006301810A true JP2006301810A (en) | 2006-11-02 |
Family
ID=37470052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005120323A Pending JP2006301810A (en) | 2005-04-18 | 2005-04-18 | Data transfer processing method, data transfer processor and data transfer processing control program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006301810A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012081629A (en) * | 2010-10-08 | 2012-04-26 | Seiko Epson Corp | Storage device, host device, circuit board, liquid container, and system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111945A (en) * | 1980-02-12 | 1981-09-04 | Nec Corp | Data buffer circuit |
| JP2001067306A (en) * | 1999-08-26 | 2001-03-16 | Matsushita Electric Ind Co Ltd | Bus interface device and data transfer device |
| JP2002540499A (en) * | 1999-03-24 | 2002-11-26 | クロジック コーポレーション | Arbitration method and system for arbitrating access to disk controller memory |
-
2005
- 2005-04-18 JP JP2005120323A patent/JP2006301810A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56111945A (en) * | 1980-02-12 | 1981-09-04 | Nec Corp | Data buffer circuit |
| JP2002540499A (en) * | 1999-03-24 | 2002-11-26 | クロジック コーポレーション | Arbitration method and system for arbitrating access to disk controller memory |
| JP2001067306A (en) * | 1999-08-26 | 2001-03-16 | Matsushita Electric Ind Co Ltd | Bus interface device and data transfer device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012081629A (en) * | 2010-10-08 | 2012-04-26 | Seiko Epson Corp | Storage device, host device, circuit board, liquid container, and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI427479B (en) | Control method, system, computer program product, computer readable medium in fibre channel communications | |
| CN103180816B (en) | The high speed bridger of USB to SATA | |
| US7228399B2 (en) | Control method for storage device controller system, and storage device controller system | |
| JP4801669B2 (en) | Method and apparatus for using an advanced host controller interface to transfer data | |
| US9213500B2 (en) | Data processing method and device | |
| EP2423822B1 (en) | Methods and apparatus for improved serial advanced technology attachment performance | |
| US20070006020A1 (en) | Inter-host data transfer method, program, and system | |
| WO2014106874A1 (en) | Data storage mechanism using storage system determined write locations | |
| US20060236001A1 (en) | Direct memory access controller | |
| US8918542B2 (en) | Facilitating transport mode data transfer between a channel subsystem and input/output devices | |
| US5459838A (en) | I/O access method for using flags to selectively control data operation between control unit and I/O channel to allow them proceed independently and concurrently | |
| US6917990B2 (en) | Method and structure for read prefetch in a storage complex architecture | |
| JP2003288317A (en) | System and method for detecting and compensating for runt block data transfer | |
| EP2220820B1 (en) | Usage of persistent information unit pacing protocol in fibre channel communications | |
| JP2006301810A (en) | Data transfer processing method, data transfer processor and data transfer processing control program | |
| US8850117B2 (en) | Storage apparatus and method maintaining at least an order of writing data | |
| US20170206178A1 (en) | Information processing apparatus, method of transferring data, and non-transitory computer-readable recording medium | |
| JP4652315B2 (en) | Disk device, data transfer system, and data transfer method used therefor | |
| JP2014048810A (en) | Host system, storage device and communication method | |
| JP2007011659A (en) | Interface device, disk drive, and interface control method | |
| US9063660B1 (en) | Storage device and data transmission control method thereof | |
| JP2005346426A (en) | Data sharing disk device | |
| JP4439295B2 (en) | Data transfer control device | |
| JP2004178508A (en) | Data recording and reproducing apparatus and data recording and reproducing method | |
| JP2004318357A (en) | Channel adapter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |