JP2006301379A - 光半導体素子および光変調器 - Google Patents
光半導体素子および光変調器 Download PDFInfo
- Publication number
- JP2006301379A JP2006301379A JP2005124308A JP2005124308A JP2006301379A JP 2006301379 A JP2006301379 A JP 2006301379A JP 2005124308 A JP2005124308 A JP 2005124308A JP 2005124308 A JP2005124308 A JP 2005124308A JP 2006301379 A JP2006301379 A JP 2006301379A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- light
- optical
- layer
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】 光の変調器の小型化と高速化を図る。
【解決手段】 n型半導体層32と絶縁体層36とp型半導体層34とからなるMOSキャパシタ構造部42として光の導波路を構成する光半導体素子30を形成し、n型半導体層32とp型半導体層34とに絶縁体層36近傍に形成される電荷蓄積層により光のプラズマ反射が生じるよう電圧を印加することにより光を強度変調する。このとき、MOSキャパシタ構造部42の光の伝搬方向における長さは、n型半導体層32に入力された光がMOSキャパシタ構造部42の終端でn型半導体層32やp型半導体層34に結合する長さでよいため、光の位相差による干渉を利用する光半導体素子に比べて素子の長さを短くすることができる。この結果、光変調器の小型化と高速化を図ることができる。
【選択図】 図1
【解決手段】 n型半導体層32と絶縁体層36とp型半導体層34とからなるMOSキャパシタ構造部42として光の導波路を構成する光半導体素子30を形成し、n型半導体層32とp型半導体層34とに絶縁体層36近傍に形成される電荷蓄積層により光のプラズマ反射が生じるよう電圧を印加することにより光を強度変調する。このとき、MOSキャパシタ構造部42の光の伝搬方向における長さは、n型半導体層32に入力された光がMOSキャパシタ構造部42の終端でn型半導体層32やp型半導体層34に結合する長さでよいため、光の位相差による干渉を利用する光半導体素子に比べて素子の長さを短くすることができる。この結果、光変調器の小型化と高速化を図ることができる。
【選択図】 図1
Description
本発明は、光半導体素子および光変調器に関する。
従来、この種の光の導波路を形成する光半導体素子としては、n型シリコン(Si)からなるn型半導体層とp型シリコン(Si)からなるp型半導体層との間に二酸化シリコン(SiO2)からなる絶縁体層を有するMOS(Metal Oxide Semiconductor)キャパシタ構造を備えるものが提案されている(例えば、非特許文献1参照)。この光半導体素子では、n型半導体層とp型半導体層とに電圧を印加することにより、絶縁体層近傍のn型半導体層およびp型半導体層にキャリアの蓄積層を形成して光の導波路の屈折率を変化させ、導波路を伝搬する光の位相を変化させる。このような光半導体素子を分岐する二つの光の導波路として用いたマッハツェンダ型の光変調器では、電圧が印加された導波路を伝搬する光と電圧が印加されない導波路を伝搬する光との位相差による干渉を用いて光を強度変調する。
エイ リュウ(A Liu)、他7名,「ハイスピード シリコン オプティカルモジュレータ ベイスト オン ア メタルオキサイドセミコンダクタ キャパシタ(A high-speed silicon optical modulator based on a metal-oxide-semiconductor capacitor)」,ネイチャー(Nature),(英国),2004年2月12日,第42巻,p.615−618
エイ リュウ(A Liu)、他7名,「ハイスピード シリコン オプティカルモジュレータ ベイスト オン ア メタルオキサイドセミコンダクタ キャパシタ(A high-speed silicon optical modulator based on a metal-oxide-semiconductor capacitor)」,ネイチャー(Nature),(英国),2004年2月12日,第42巻,p.615−618
しかしながら、上述の光変調器では、電圧が印加された導波路を伝搬する光の単位導波路長当たり位相の変化量が小さく、各導波路を伝搬する二つの光が合流するときに二つの光の位相差をπ程度にして変調比を高くするためには、導波路長を長く(例えば、1cm程度に)する必要がある。このように導波路長が長くなると、素子や装置が大型化して集積化が困難になってしまう。また、導波路長が長くなると光半導体素子のMOSキャパシタ構造における充放電の応答性が悪くなり周波数の高い変調信号(例えば、周波数が3GHz以上)に応答するのが困難になってしまう。
本発明の光半導体素子および光変調器は、素子の小型化を図ることを目的の一つとする。また、本発明の光半導体素子および光変調器は、動作の高速化を図ることを目的の一つとする。
本発明の光半導体素子および光変調器は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
本発明の光半導体素子は、
半導体に電圧を印加することによって生じる前記半導体のキャリアの濃度の変化を用いて光を強度変調する光変調器に用いられ、光の導波路を構成する光半導体素子であって、
前記導波路における光の入力部と、
前記導波路における光の出力部と、
前記電圧を印加する際の電極の一方に接続され、第1の導電型の半導体により前記導波路の一部を構成するよう形成された第1半導体層と、
前記電圧を印加する際の電極の他方に接続され、前記第1の導電型とは異なる第2の導電型の半導体により前記導波路の一部を構成するよう形成された第2半導体層と、
前記第1半導体層と前記第2半導体層との間に介在し、絶縁性材料により前記導波路の一部を構成するよう形成された絶縁体層と、
を備えることを要旨とする。
半導体に電圧を印加することによって生じる前記半導体のキャリアの濃度の変化を用いて光を強度変調する光変調器に用いられ、光の導波路を構成する光半導体素子であって、
前記導波路における光の入力部と、
前記導波路における光の出力部と、
前記電圧を印加する際の電極の一方に接続され、第1の導電型の半導体により前記導波路の一部を構成するよう形成された第1半導体層と、
前記電圧を印加する際の電極の他方に接続され、前記第1の導電型とは異なる第2の導電型の半導体により前記導波路の一部を構成するよう形成された第2半導体層と、
前記第1半導体層と前記第2半導体層との間に介在し、絶縁性材料により前記導波路の一部を構成するよう形成された絶縁体層と、
を備えることを要旨とする。
この本発明の光半導体素子では、第1の導電型の半導体により導波路の一部を構成するよう形成された第1半導体層と第1の導電型とは異なる第2の導電型の半導体により導波路の一部を構成するよう形成された第2半導体層とに電圧を印加すると、第1半導体層と第2半導体層との間に介在し絶縁性材料により導波路の一部を構成するよう形成された絶縁体層近傍のキャリアの濃度が変化することにより第1半導体層および第2半導体層における光に対する屈折率が変化し、この屈折率の変化により第1半導体層から第2半導体層へ光が結合する光の結合長が変化し、第1半導体層と第2半導体層とに印加する電圧の有無で出力される光の強度を変化させることができる。このとき、導波路の長さは、第1半導体層と第2半導体層との間で光が結合する程度の長さでよいから、光の位相差による干渉を利用する光半導体素子に比べて導波路の長さを短くすることができる。この結果、素子の小型化を図ることができる。また、素子の小型化を図ることにより素子自体の容量や抵抗が減少するから、動作をより高速なものとすることができる。なお、「光変調器」には、入力した光の強度を変えて出力するものが含まれる他、入力された光を複数の出力部のいずれかから出力する光スイッチとして機能するものも含まれる。
こうした本発明の光半導体素子において、前記電圧は、前記半導体におけるキャリアの濃度が光をプラズマ反射することが可能な濃度となる程度以上の電圧であるものとすることもできる。こうすれば、第1半導体層や第2半導体層の光に対する屈折率が高くなるからより導波路の長さを短くすることができ、素子をより小型化することができる。
こうした本発明の光半導体素子において、前記第1半導体層の一方の端部に前記光の入力部を形成すると共に他方の端部に前記光の出力部を形成してなるものとすることもできる。こうすれば、第1半導体層の一方の端部に入力した光をその強度を変調して他方の端部に出力することができる。この場合、前記第1半導体層に形成された前記光の出力部と略対をなすよう前記第2半導体層の端部に前記光の出力部を形成してなるものとすることもできる。こうすれば、第2半導体層の端部からも強度を変調した光を出力することができる。また、この場合、導波路は、第1半導体層と第2半導体層との間を光が遷移して伝搬する方向性結合器型の導波路であるものとすることもできる。
また、本発明の光半導体素子において、前記第1半導体層,前記絶縁体層,前記第2半導体層,前記絶縁体層をこの順に積層端が前記第1半導体層または前記第2半導体層となるよう積層し、積層端の半導体層の一方に前記光の入力部を形成すると共に他方に前記光の出力部を形成してなるものとすることもできる。また、この場合、導波路は、第1半導体層に絶縁体層を介して第2半導体層が突き合わされた突き合わせ型の導波路であるものとすることもできる。
さらに、本発明の光半導体素子において、前記第1半導体層の端部の一方に前記光の入力部を形成すると共に前記第2半導体層の端部のうち前記第1半導体層の端部の一方とは反対側の端部に前記光の出力部を形成してなるものとすることもできる。こうすれば、第1半導体層の一方の端部に入力した光をその強度を変調して第2半導体層の端部から出力することができる。
また、本発明の光半導体素子において、前記第1半導体層の端部に前記光の入力部を形成し、前記第2半導体層を少なくとも二つの枝分かれ構造として形成すると共に前記枝分かれ構造の端部の各々に前記光の出力部を形成してなるものとすることもできる。
さらに、本発明の光半導体素子において、前記第1半導体層および前記第2半導体層はシリコンにより形成されてなるものとすることもできる。この場合、前記絶縁体層は、酸化シリコン,酸窒化シリコン,窒化シリコンのいずれかにより形成されてなるものとすることもできるし、前記絶縁体層は、誘電率が10以上の絶縁性材料,好ましくは、誘電率が20以上の絶縁性材料により形成されてなるものとすることもできるし、前記絶縁体層は、二酸化シリコンより誘電率の高い絶縁性材料により形成されてなるものとすることもできる。こうすれば、シリコンによる半導体技術を用いて光半導体素子を形成することができる。なお、「二酸化シリコンより誘電率が高い絶縁材料」には、ハフニウム,アルミニウム,ジルコニウムの少なくとも一つを含む酸化物が含まれる。
あるいは、本発明の光半導体素子において、前記導波路は、10μmや20μm,30μm、50μm,70μmなどのように100μm以下の長さに形成されてなるものとすることもできる。こうすれば、微小な光半導体素子を構成することができる。なお、導波路は、100μm以上の長さに形成することもできる。
本発明の光変調器は、上述したいずれかの態様の本発明の光半導体素子、即ち、基本的には、半導体に電圧を印加することによって生じる前記半導体のキャリアの濃度の変化を用いて光を強度変調する光変調器に用いられ、光の導波路を構成する光半導体素子であって、前記導波路における光の入力部と、前記導波路における光の出力部と、前記電圧を印加する際の電極の一方に接続され、第1の導電型の半導体により前記導波路の一部を構成するよう形成された第1半導体層と、前記電圧を印加する際の電極の他方に接続され、前記第1の導電型とは異なる第2の導電型の半導体により前記導波路の一部を構成するよう形成された第2半導体層と、前記第1半導体層と前記第2半導体層との間に介在し、絶縁性材料により前記導波路の一部を構成するよう形成された絶縁体層と、を備える本発明の光半導体素子と、前記第1半導体層と前記第2半導体層とに接続された電極に電圧を印加可能な電圧印加手段と、を備えることを要旨とする。
本発明の光変調器では、上述したいずれかの態様の本発明の光半導体素子を備えているから、本発明の光半導体素子の奏する効果、例えば、装置の小型化を図れる効果やより高速に動作することができる効果などを奏することができる。なお、「光変調器」には、入力した光の強度を変えて出力するものが含まれる他、入力された光を複数の出力部のいずれかから出力する光スイッチとして機能するものも含まれる。
こうした本発明の光変調器において、前記電圧印加手段は、前記絶縁体層近傍の前記第1半導体層または前記第2半導体層のキャリアの濃度が光をプラズマ反射することが可能な濃度以上となるよう電圧を印加可能な手段であるものとすることもできるし、前記電圧印加手段は、前記絶縁体層近傍の前記第1半導体層または前記第2半導体層の自由キャリアの濃度が5×1020個/cm3以上の濃度となるよう電圧を印加可能な手段であるものとすることもできる。
次に、本発明を実施するための最良の形態を実施例を用いて説明する。
図1は、本発明の一実施例としての光半導体素子30を有する光変調器20の構成の概略を示す構成図である。実施例の光変調器20は、光の導波路を形成する光半導体素子30と、光半導体素子30に入力される光を変調する変調信号電圧を光半導体素子30に印加する電圧印加部60とを備え、1.5μm程度の波長の光を数THz程度の周波数の変調信号で変調するよう構成されている。
光半導体素子30は、全体として光導波路を形成しており、n型のシリコン(Si)からなり一方の端部32aに入力された光を他方の端部32bから出力するn型半導体層32と、p型のシリコン(Si)からなり端部32bと同じ側の端部32bから光を出力するp型半導体層34と、二酸化シリコン(SiO2)からなりn型半導体層32の一部とp型半導体層34の一部との間に介在するよう形成された絶縁体層36とを備える。図2は、光変調器20の図1におけるAA断面での構成の一例を模式的に示す構成図である。図2に示すように、n型半導体層32やp型半導体層34,絶縁体層36は、シリコン(Si)からなる半導体層40a上に二酸化シリコン(SiO2)からなりn型半導体層32,p型半導体層34,絶縁体層36を伝搬する光が結合しないような厚さ,好ましくは、1μm程度の厚さの絶縁体層40bを有するSOI(Silicon On Insulator)基板40上に形成されている。このように光半導体素子30は、光の導波路の一部にn型半導体層32とp型半導体層34と絶縁体層36とからなるMOSキャパシタ構造部42を備える。
n型半導体層32は、シリコン(Si)に不純物として光のフリーキャリア吸収が起こらない程度の濃度,好ましくは1.0×1017個/cm3程度の濃度のリン(P)がドーピングされており、厚さが0.2μm程度であり、光の伝搬方向(図1におけるY方向,以下、Y方向という)に垂直な方向(図1におけるX方向、以下、X方向という)の長さ(幅)がシングルモードの光が伝搬する程度の長さ、好ましくは0.25μm程度となるよう形成されている。n型半導体層32は、端部32aから数μm程度の長さの部位で絶縁体層36と接して、MOSキャパシタ構造40の一部を構成し、MOSキャパシタ構造40の終端から端部32bに至るまでの部位がp型半導体層34から遠ざかる方向に曲線形状となるよう形成されている。なお、n型半導体層32は、接続された図示しない電極を介して接地されている。
p型半導体層34は、シリコン(Si)に不純物として光のフリーキャリア吸収が起こらない程度の濃度,好ましくは1.0×1017個/cm3程度の濃度のボロン(B)がドーピングされており、厚さが0.2μm程度であり、X方向の長さがシングルモードの光が伝搬する程度の幅,好ましくは0.25μm程度となるよう形成されている。p型半導体層34は、端部から絶縁体層36と接してMOSキャパシタ構造42の一部を構成し、MOSキャパシタ構造42の終端から他方の端部34bに至るまでの部位がn型半導体層32から遠ざかる方向に曲線形状となるよう形成されている。なお、p型半導体層34は、図示しない接続された電極を介して信号入力50に接続され、信号入力50を介して外部からの変調信号電圧が印加される。
絶縁体層36は、厚さが0.2μm程度であり、X方向の長さが10nm程度になるよう形成されている。絶縁体層36は、Y方向の長さが信号入力50に電圧が印加されない状態でn型半導体層32に入力された光がMOSキャパシタ構造部42の終端部でp型半導体層34に結合すると共に信号入力50に電圧が印加された状態でn型半導体層32に入力された光がMOSキャパシタ構造部42の終端部でn型半導体層32に結合するような長さ、例えば、100μm以下で70μmや50μm,30μm,20μm好ましく10μm程度になるよう形成されている。
次に、こうして構成された光変調器20の動作について説明する。まず、信号入力50に電圧が印加されない状態を考える。信号入力50に電圧が印加されない状態では、n型半導体層32の端部32aに入力された光は、MOSキャパシタ構造部42においてダブルモードが励起され、絶縁体層36を介してn型半導体層32とp型半導体層34との間を遷移しながら伝搬する。MOSキャパシタ構造部42は、信号入力50に電圧が印加されない状態でn型半導体層32に入力された光がMOSキャパシタ構造部42の終端部でp型半導体34に結合するよう形成されているから、n型半導体層32に入力された光は、p型半導体層34の端部34bから出力される。
続いて、信号入力50に電圧が印加された状態を考える。信号入力50に電圧が印加された状態では、MOSキャパシタ構造部42において絶縁体層36近傍のn型半導体層32に電子が蓄積されて電荷蓄積層が形成されると共に絶縁体層36近傍のp型半導体層34に正孔が蓄積されて正孔による電荷蓄積層が形成される。一般的に、媒質に自由キャリアが存在している状態で外部から電界を印加すると、媒質中のキャリアの濃度が変化することにより媒質の光に対する屈折率が変化して、更に、外部電界の周波数が所定の周波数(プラズマ周波数)を超えると光の反射率が高くなることが知られており、この現象をプラズマ反射という。プラズマ周波数は、自由キャリア濃度に比例するため、自由キャリア濃度が高くなると、外部電界の周波数が高い領域で光の反射率を高くすることができる。ここで、蓄積電荷層におけるキャリア濃度が5×1020個/cm3以上の濃度となるよう信号入力50に電圧を印加すると、絶縁体層36近傍に形成された二つの電荷蓄積層により光のプラズマ反射が生じてn型半導体層32からp型半導体層34へ光が結合しにくくなる。形成された電荷蓄積層が十分厚ければMOSキャパシタ構造部42を伝搬する光が電荷蓄積層により全反射してn型半導体層32に光が閉じこめられる。しかし、実施例の光変調器20では、形成される各電荷蓄積層が薄いためn型半導体層32に入力された光がn型半導体層32とp型半導体層34との間を交互に遷移しながら伝搬する。このとき、電荷蓄積層の存在によりn型半導体層32からp型半導体層34に光が結合する長さが変化するが、MOSキャパシタ構造部42は、電圧が印加された状態でn型半導体層32に入力された光がMOSキャパシタ構造部42の終端部でn型半導体層32に結合されるよう形成されているから、光は、n型半導体層32の端部32bから出力される。
図3は、入力される光の波長とn型半導体層32およびp型半導体層34の光の透過率との関係を示す説明図である。図中、破線は、信号入力50に電圧を印加しないときの光の透過率を示しており、実線は、信号入力50に電圧を印加したときの光の透過率を示している。図示するように、信号入力50に電圧を印加しないときには、p型半導体層34の透過率がn型半導体層32の透過率より高く、入力された光の多くがp型半導体層34の端部34bから出力されている。一方、信号入力50に電圧を印加したときには、p型半導体層34の透過率がn型半導体層32の透過率より低く、入力された光の多くがn型半導体層32の端部32bから出力されている。このように、光変調器20は、方向性結合器型の光変調器として動作して、信号入力50に電圧を印加したときには、絶縁体層36近傍の電荷蓄積層によるプラズマ反射のためにn型半導体層32により多くの光が閉じ込められていることがわかる。なお、図3において、信号入力50に電圧を印加したときにn型半導体層32の透過率とp型半導体層34の透過率との和が値0.8程度であって値1.0でないのは、絶縁体層36近傍の電荷蓄積層により光のフリーキャリア吸収が生じているからと推測される。
次に、実施例の光変調器20の動作周波数について考える。光変調器20は、MOSキャパシタ構造部42の容量が10-15F程度であるから、外部終端抵抗値を50Ωとすると、時定数(RC)が10-13程度となる。したがって、周波数が1THz程度の変調信号に対して応答可能である。即ち、1THz未満の変調信号であれば実施例の光変調器20は有効に動作する。
このように、実施例の光変調器20では、信号入力50に電圧が印加されないときには、入力された光の多くがp型半導体層34の端部34bから出力され、信号入力50に電圧が印加されたときには、入力された光の多くがn型半導体層32の端部32bから出力される。端部32bに着目とする信号入力50に印加される電圧の有無により光の強度が増減する。つまり、光変調器20において、電圧印加部60により信号入力50に印加される変調信号電圧により光が強度変調される。光変調器20では、MOSキャパシタ構造部42のY方向の長さがn型半導体層32とp型半導体層34との間で光が結合する程度の長さでよく、本実施例では、10μm程度であり、光の位相差による干渉を利用する光半導体素子に比べて素子のY方向の長さが短い。したがって、光の位相差による干渉を利用する光変調器よりも装置全体の小型化を図ることができる。また、光半導体素子30が小型化されるから、光半導体素子30自体の容量や抵抗が減少する。この結果、より周波数の高い変調信号に対しても応答することができる。
以上説明した実施例の光変調器20によれば、絶縁体層36近傍に形成される電荷蓄積層によるプラズマ反射を利用して光を強度変調することにより、光半導体素子30を10μm程度の長さとすることができ、背景技術で説明したマッハツェンダ型の光変調器に比して、より小型化を図ることができる。しかも、光半導体素子30を10μm程度の長さとすることにより、大型の背景技術で説明したマッハツェンダ型の光変調器に比して、より高い周波数の変調信号に対しても応答することができる。さらに、n型半導体層32やp型半導体層34をシリコンにより形成するから、既存のシリコン半導体技術を用いて光半導体素子30を形成することができる。
実施例の光変調器20では、n型半導体層32やp型半導体層34のX方向の長さが0.25μm程度であり、MOSキャパシタ構造部42のX方向の長さが0.5μm程度であるものとしたが、n型半導体層32やp型半導体層34のX方向の長さをより短くすれば、n型半導体層32とp型半導体層34との間で光が結合する長さが短くなるので、MOSキャパシタ構造部42のY方向の長さを小さくすることができる。こうすれば、より装置の小型化を図ることができる。
実施例の光変調器20では、端部32aから光が入力され端部32bから光を出力可能なn型半導体層32と端部34bから光を出力可能なp型半導体層34とを備えるものとしたが、n型半導体層32とp型半導体層34とを各々異なる導電型とすることもできる。
実施例の光変調器20では、n型半導体層32の端部32bに着目して信号入力50に入力される変調信号に応じて入力された光を強度変調して出力するものとしたが、n型半導体層32の端部32bとp型半導体層34の端部34bとに着目するとn型半導体層32に入力された光を信号入力50に入力される変調信号に応じてn型半導体層32の端部32bまたはp型半導体層34の端部34bから光を出力するから光スイッチとして機能させることもできる。
実施例の光変調器20では、絶縁体層36を二酸化シリコン(SiO2)からなるものとしたが、他の酸化シリコン(SiOx)や酸窒化シリコン(SiOxNy),窒化シリコン(SiNx)からなるものとすることもできるし、誘電率が10以上の絶縁性材料,好ましくは、誘電率が20以上の絶縁性材料からなるものとすることもできるし、二酸化シリコン(SiO2)より誘電率の高い酸化物、例えば、二酸化ハフニウム(HfO2)や酸化ハフニウムアルミニウム(HfAlO)などハフニウム(Hf)やアルミニウム(Al)を含む酸化物や酸化ジルコニウム(ZrO)などジルコニウムを含む酸化物からなるものとすることもできる。
実施例の光変調器20では、光半導体素子30のn型半導体層32やp型半導体層34,SOI基板40をシリコン(Si)からなるものとしたが、他の半導体材料からなるものとすることもできる。
実施例の光変調器20では、p型半導体層34の端部34bまたはn型半導体層32の端部32bを光の出力口とするものとしたが、図4の変形例の光変調器120に例示するように、p型半導体層34がMOSキャパシタ構造部42の終端部から延伸する部分を備えない形状としてp型半導体層34からの出力を利用しないものとすることもできる。ここで、変形例の光変調器120では、SOI基板40の表面にn型半導体層32やp型半導体層34,絶縁体層36が並んで形成されているものとしたが、SOI基板40上にn型半導体層32やp型半導体層34,絶縁体層36が積層されているものとすることもできる。図5は、変形例の光変調器220の構成の概略を示す構成図であり、図6は、光変調器220の図5におけるAA断面の構成の一例を模式的に示す構成図である。光変調器220は、図示するように、SOI基板40上に下からn型シリコン(Si)からなるn型半導体層32、二酸化シリコン(SiO2)からなる絶縁体層36、p型シリコン(Si)からなるp型半導体層34が順に形成されている。n型半導体層32とp型半導体層34,絶縁体層36は、MOSキャパシタ構造部42においてダブルモードの光が絶縁体層36を介してn型半導体層32とp型半導体層34との間を遷移しながら伝搬するよう構成されている。このような光変調器220では、n型半導体層32,p型半導体層34が好ましくは厚さが0.2μm程度で光の伝搬方向に垂直な方向の長さが0.4μm程度になるよう形成されると共に絶縁体層36が好ましくは厚さが10nm程度で光の伝搬方向に垂直な方向の長さが0.4μm程度になるよう形成され、n型半導体層32とp型半導体層34と絶縁体層36とは、光の伝搬方向の長さが10μm程度になるように形成されている。光変調器220では、n型半導体層32とp型半導体層34と絶縁体層36とが積層されているから、さらに装置の小型化を図ることができる。
実施例の光変調器20では、n型半導体層32とp型半導体層34とは、MOSキャパシタ構造部42の終端部から端部32b,34bまでの形状が曲線形状をしているものとしたが、図7の変形例の光変調器320に例示するように、n型半導体層32とp型半導体層34との分岐部分にQ値の小さい共振器が配置されたHT(High-Transmission-Cavity)構造を備えるものとすることもできる。
実施例の光変調器20では、絶縁体層36近傍に形成される電荷蓄積層に対して光が零度程度の入射角をもって入射するものとしたが、図8の変形例の光変調器420に例示するように、絶縁体層36近傍に形成される電荷蓄積層に対して所定の傾斜角をもって入射するよう絶縁体層36を光の伝搬方向に斜めに配置するものとしてもよいし、図9の変形例の光変調器520に例示するように、絶縁体層36近傍に形成される電荷蓄積層に対して光が垂直に入射するよう絶縁層36を設けるようにようにしてもよい。光変調器520では、図示するように、光の伝搬方向に絶縁体層36を複数配置して、n型半導体層32,p型半導体層34,絶縁体層36から構成されるMOSキャパシタ構造部が複数配置された突き合わせ型の光変調器とすることもできる。こうすれば、信号入力50に電圧が印加されたときには、光が各絶縁体層36の形成される電荷蓄積層によりプラズマ反射されるため、光の透過率を十分に下げることができる。なお、光変調器520においてn型半導体層32,p型半導体層34,絶縁体層36から構成されるMOSキャパシタ構造部を一つにするものとしてもよい。
実施例の光変調器20では、信号入力50に電圧を印加することにより絶縁体層36近傍に形成される電荷蓄積層のキャリアの濃度を光をプラズマ反射する濃度程度に高めてプラズマ反射を利用して光を強度変調するものとしたが、信号入力50に電圧を印加したときに絶縁体層36近傍に形成される電荷蓄積層のキャリアの濃度が光をプラズマ反射する濃度より低くても電荷蓄積層によりn型半導体32やp型半導体層34の光に対する屈折率が変化するから、この屈折率の変化を用いて光を強度変調することができる。この場合、光変調器のMOSキャパシタ構造部42のY方向の長さは、信号入力50に電圧が印加されないときには入力された光の多くがp型半導体層34の端部34bから出力され、信号入力50に電圧が印加されたときには入力された光の多くがn型半導体層32の端部32bから出力されるよう調整すればよい。このような光変調器では、光変調器20に比してMOSキャパシタ構造部42のY方向の長さが長くなるため光変調器20に比して大型になるものの、背景技術で説明したマッハツェンダ型の光変調器に比して小型にすることができる。
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
20,120,220,320,420,520 光変調器、32 n型半導体層、32a,32b,34b 端部、34 p型半導体層、36,40b 絶縁体層、40 SOI基板、40a 半導体層、42 MOSキャパシタ構造部、50 信号入力、60 電圧印加部。
Claims (14)
- 半導体に電圧を印加することによって生じる前記半導体のキャリア濃度の変化を用いて光を強度変調する光変調器に用いられ、光の導波路を構成する光半導体素子であって、
前記導波路における光の入力部と、
前記導波路における光の出力部と、
前記電圧を印加する際の電極の一方に接続され、第1の導電型の半導体により前記導波路の一部を構成するよう形成された第1半導体層と、
前記電圧を印加する際の電極の他方に接続され、前記第1の導電型とは異なる第2の導電型の半導体により前記導波路の一部を構成するよう形成された第2半導体層と、
前記第1半導体層と前記第2半導体層との間に介在し、絶縁性材料により前記導波路の一部を構成するよう形成された絶縁体層と、
を備える光半導体素子。 - 前記電圧は、前記半導体におけるキャリアの濃度が光をプラズマ反射することが可能な濃度となる程度以上の電圧である請求項1記載の光半導体素子。
- 前記第1半導体層の一方の端部に前記光の入力部を形成すると共に他方の端部に前記光の出力部を形成してなる請求項1または2記載の光半導体素子。
- 前記第1半導体層に形成された前記光の出力部と略対をなすよう前記第2半導体層の端部に前記光の出力部を形成してなる請求項3記載の光半導体素子。
- 前記第1半導体層,前記絶縁体層,前記第2半導体層,前記絶縁体層をこの順に積層端が前記第1半導体層または前記第2半導体層となるよう積層し、積層端の半導体層の一方に前記光の入力部を形成すると共に他方に前記光の出力部を形成してなる請求項1または2記載の光半導体素子。
- 前記第1半導体層の端部の一方に前記光の入力部を形成すると共に前記第2半導体層の端部のうち前記第1半導体層の端部の一方とは反対側の端部に前記光の出力部を形成してなる請求項1または2記載の光半導体素子。
- 請求項1または2記載の光半導体素子であって、
前記第1半導体層の端部に前記光の入力部を形成し、
前記第2半導体層を少なくとも二つの枝分かれ構造として形成すると共に前記枝分かれ構造の端部の各々に前記光の出力部を形成してなる
光半導体素子。 - 前記第1半導体層および前記第2半導体層はシリコンにより形成されてなる請求項1ないし7いずれか記載の光半導体素子。
- 前記絶縁体層は、酸化シリコン,酸窒化シリコン,窒化シリコンのいずれかにより形成されてなる請求項8記載の光半導体素子。
- 前記絶縁体層は、誘電率が10以上の絶縁性材料により形成されてなる請求項8記載の光半導体素子。
- 前記導波路は、100μm以下の長さに形成されてなる請求項1ないし10いずれか記載の光半導体素子。
- 請求項1ないし11いずれか記載の光半導体素子と、
前記第1半導体層と前記第2半導体層とに接続された電極に電圧を印加可能な電圧印加手段と、
を備える光変調器。 - 前記電圧印加手段は、前記絶縁体層近傍の前記第1半導体層または前記第2半導体層のキャリアの濃度が光をプラズマ反射することが可能な濃度以上となるよう電圧を印加可能な手段である請求項12記載の光変調器。
- 前記電圧印加手段は、前記絶縁体層近傍の前記第1半導体層または前記第2半導体層の自由キャリアの濃度が5×1020個/cm3以上の濃度となるよう電圧を印加可能な手段である請求項12記載の光変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124308A JP2006301379A (ja) | 2005-04-21 | 2005-04-21 | 光半導体素子および光変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124308A JP2006301379A (ja) | 2005-04-21 | 2005-04-21 | 光半導体素子および光変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006301379A true JP2006301379A (ja) | 2006-11-02 |
Family
ID=37469727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005124308A Pending JP2006301379A (ja) | 2005-04-21 | 2005-04-21 | 光半導体素子および光変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006301379A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211060A (ja) * | 2009-03-11 | 2010-09-24 | Nippon Telegr & Teleph Corp <Ntt> | 光変調器 |
WO2015116541A1 (en) * | 2014-01-29 | 2015-08-06 | Huawei Technologies Co., Ltd. | Interdigitated optical modulator |
WO2015194002A1 (ja) * | 2014-06-19 | 2015-12-23 | 株式会社日立製作所 | 光変調器、及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000028973A (ja) * | 1998-07-13 | 2000-01-28 | Fuji Photo Film Co Ltd | 光変調素子及び露光素子及び表示装置 |
US20020093717A1 (en) * | 2000-12-06 | 2002-07-18 | Paniccia Mario J. | Method and apparatus for switching an optical beam using a phase array disposed in a higher doped well region |
US20040081386A1 (en) * | 2002-10-25 | 2004-04-29 | Morse Michael T. | Method and apparatus for modulating an optical beam with a ring resonator having a charge modulated region |
WO2004088394A2 (en) * | 2003-03-25 | 2004-10-14 | Sioptical, Inc. | High-speed silicon-based electro-optic modulator |
-
2005
- 2005-04-21 JP JP2005124308A patent/JP2006301379A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000028973A (ja) * | 1998-07-13 | 2000-01-28 | Fuji Photo Film Co Ltd | 光変調素子及び露光素子及び表示装置 |
US20020093717A1 (en) * | 2000-12-06 | 2002-07-18 | Paniccia Mario J. | Method and apparatus for switching an optical beam using a phase array disposed in a higher doped well region |
US20040081386A1 (en) * | 2002-10-25 | 2004-04-29 | Morse Michael T. | Method and apparatus for modulating an optical beam with a ring resonator having a charge modulated region |
WO2004088394A2 (en) * | 2003-03-25 | 2004-10-14 | Sioptical, Inc. | High-speed silicon-based electro-optic modulator |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211060A (ja) * | 2009-03-11 | 2010-09-24 | Nippon Telegr & Teleph Corp <Ntt> | 光変調器 |
WO2015116541A1 (en) * | 2014-01-29 | 2015-08-06 | Huawei Technologies Co., Ltd. | Interdigitated optical modulator |
CN105960607A (zh) * | 2014-01-29 | 2016-09-21 | 华为技术有限公司 | 叉指型光调制器 |
US9696567B2 (en) | 2014-01-29 | 2017-07-04 | Futurewei Technologies, Inc. | Interdigitated optical modulator |
US10268056B2 (en) * | 2014-01-29 | 2019-04-23 | Futurewei Technologies, Inc. | Interdigitated optical modulator |
WO2015194002A1 (ja) * | 2014-06-19 | 2015-12-23 | 株式会社日立製作所 | 光変調器、及びその製造方法 |
US20170082877A1 (en) * | 2014-06-19 | 2017-03-23 | Hitachi, Ltd. | Optical modulator and method for manufacturing same |
JPWO2015194002A1 (ja) * | 2014-06-19 | 2017-04-20 | 株式会社日立製作所 | 光変調器、及びその製造方法 |
US9857610B2 (en) * | 2014-06-19 | 2018-01-02 | Hitachi, Ltd. | Optical modulator and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9864109B2 (en) | Nanoscale plasmonic field-effect modulator | |
TW390965B (en) | Electric field controllable beam-directing structures | |
JP4603362B2 (ja) | 電荷変調領域を有するリング共振器を有する光ビーム変調方法および装置 | |
JP5233983B2 (ja) | 光位相変調素子およびこれを用いた光変調器 | |
JP2004126582A (ja) | 高速光変調器 | |
US20220252790A1 (en) | Hybrid edge couplers with layers in multiple levels | |
JP5251981B2 (ja) | 光制御素子、及び光導波路回路 | |
US10222675B2 (en) | Thin film plasmonic optical modulator | |
Cao et al. | Adiabatic couplers in SOI waveguides | |
US7079714B2 (en) | Electro-optic devices having flattened frequency response with reduced drive voltage | |
JP2006301379A (ja) | 光半導体素子および光変調器 | |
US20210116726A1 (en) | Dual-slab-layer low-loss silicon optical modulator | |
Li et al. | Si racetrack modulator with III-V/Si hybrid MOS optical phase shifter | |
TWI810493B (zh) | 介電光電相移器 | |
JP5467414B2 (ja) | 光機能導波路 | |
JP2007171422A (ja) | 光学素子及び光学素子を有する光変調器等 | |
JP5168076B2 (ja) | 光スイッチ、光スイッチの製造方法、画像表示装置及び画像形成装置 | |
US11971577B2 (en) | Heterogeneously integrated photonic platform with non-linear frequency conversion element | |
US20220019124A1 (en) | On-chip bidirectional pulse compressor and optical system | |
WO2016169054A1 (zh) | 一种波导结构及硅基芯片 | |
JP2007293211A (ja) | 光導波路回路 | |
JPH05114762A (ja) | 光結合デバイス | |
Gao et al. | Electrically-Induced Absorption Silicon-Plasmonic Modulator with 70nm Bandwidth | |
Liles et al. | Hybrid photonic crystal lasers | |
CN115912044A (zh) | 片上激光器及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |