JP2006286089A - 信号処理装置 - Google Patents

Abstract

【課題】サンプリング周波数を上げずに、高精度な信号生成を行うことが可能な信号処理装置を提供する
【解決手段】それぞれ互いに差動あるいは同相関係にある複数の信号に基づいて信号生成を行う信号処理装置において、前記複数の信号のそれぞれを、ｎ倍の関係にある周波数で、かつ互いに異なるタイミングでサンプリングするサンプリング部１００と、前記複数の信号のサンプリングタイミングの全てあるいは一部のタイミングで、前記サンプリング部から出力されるサンプリングデータを用いて、所定の演算を行う演算部２００とを備えることとした。
【選択図】 図１

Description

本発明は、通信、測定器、サーボ制御などの分野に適用されるディジタル信号処理技術に関するものであり、特に、複数の差動あるいは同相関係にある信号をサンプリングし、信号生成を行う際に用いられる信号処理装置に関する。

従来、複数のアナログ信号をディジタル信号に変換してサンプリングする方法として、１つのＡ／Ｄ変換器と複数のサンプルホールド回路を用いた時分割サンプリングが一般的に行われている。上記時分割サンプリング方式では、複数の入力アナログ信号を１つのＡ／Ｄ変換器でディジタル変換するので、複数のＡ／Ｄ変換器を用いた場合の同時サンプリング方式と比べ、アナログ素子によるばらつきを抑え、かつ回路規模を削減することができる。上記時分割サンプリング方式では、順次Ａ／Ｄ変換されたデータを、複数のサンプルホールド回路のうち１つがサンプル動作、その他のサンプルホールド回路がホールド動作を行うことで、複数のデータがサンプリングされる。

上記時分割サンプリング方式を利用したものとしては、例えば、特許文献１に記載されているような光ディスク装置がある。図７は、上記特許文献１に記載の光ディスク装置７００の構成を表す図である。

上記光ディスク装置７００においては、図示しないピックアップからのアナログ受光信号は、信号Ａ〜Ｄとして入力選択部７０１に入力する。入力選択部７０１は、制御部７０５による制御に基づいて、時分割に出力信号を切り替える。入力選択部７０１の出力信号は、オフセット調整部７０２によりオフセット調整がなされ、ゲイン調整部７０３によりゲインが調整された後、Ａ／Ｄ変換器７０４によりＡ／Ｄ変換される。Ａ／Ｄ変換された信号は、複数のサンプルホールド回路７０６〜７０９によりそれぞれホールドされる。サーボ信号処理部７１０は、全てのサンプルホールドされた値を用いて、例えばフォーカスエラー信号を生成し、サンプリング周期毎にフォーカスエラー信号の演算値を更新する。

図８は上記光ディスク装置７００による、サンプリングと演算出力のタイミングを示した図である。図８において、（ａ）〜（ｄ）は、信号Ａ〜Ｄそれぞれのサンプリングタイミングを表し、（ｅ）は、サーボ信号処理部７１０の出力信号を表す。図８に示すように、Ａ／Ｄ変換器７０４において、信号ＡがＴ１で、信号ＢがＴ２で、信号ＣがＴ３で、信号ＤがＴ４で順次サンプリングされ、それぞれのサンプリングデータは、サンプルホールド回路７０６〜７０９によりそれぞれホールドされる。サーボ信号処理部７１０は、次に信号ＡがサンプリングされるＴ５までの全サンプリングデータを用いて、所望の信号、例えばフォーカスエラー信号、を生成し出力する。このように上記光ディスク装置７００では、サーボ信号処理部７１０の出力信号はサンプリング周期Ｔｓ毎に出力されることになる。
特開２００２−２９８３７３号公報

しかしながら、上述した光ディスク装置のように、複数の信号のサンプリングすべてが終了した後に、時分割にサンプリングされたデータを用いて信号生成を行った場合、標本化定理により、サンプリング周波数の１／２の周波数までの信号生成が限界であった。また、高速な信号生成のためにサンプリング周波数を上げる場合、回路規模の増大やＡ／Ｄ変換器の性能限界などが問題となっていた。

本発明は上記課題を解決するためになされたものであり、それぞれ互いに差動あるいは同相関係にある複数の信号のサンプリングポイントを任意にずらし、サンプリングタイミングの全てあるいは一部のタイミングで演算を行うことにより、サンプリング周波数を上げずに、高精度な信号生成を行うことが可能な信号処理装置を提供することを目的とする。

上記課題を解決するため、本発明の請求項１に係る信号処理回路は、それぞれ互いに差動あるいは同相関係にある複数の信号に基づいて信号生成を行う信号処理装置において、前記複数の信号のそれぞれを、ｎ倍の関係にある周波数で、かつ互いに異なるタイミングでサンプリングするサンプリング部と、前記複数の信号のサンプリングタイミングの全てあるいは一部のタイミングで、前記サンプリング部から出力されるサンプリングデータを用いて、所定の演算を行う演算部とを備えることを特徴とする。

また、本発明の請求項２に係る信号処理回路は、それぞれ互いに差動あるいは同相関係にある複数の信号に基づいて信号生成を行う信号処理装置において、前記複数の信号のそれぞれを、ｎ倍の関係にある周波数で、かつ互いに異なるタイミングでサンプリングするサンプリング部と、前記サンプリング部から出力される複数のサンプリングデータを用いて、前記複数の信号におけるサンプリングされていないタイミングのデータを補間する補間回路と、前記複数の信号のサンプリングタイミング、及び前記複数の信号の補間のタイミングの全て、あるいは一部のタイミングで、前記サンプリングデータと、前記補間回路から出力される補間データとを用いて所定の演算を行う演算部とを備えることを特徴とする。

また、本発明の請求項３に係る信号処理回路は、請求項１に記載の信号処理装置において、前記サンプリング部は、複数の信号の信号振幅を任意に設定することが可能な信号振幅調整回路をさらに具備することを特徴とする。

また、本発明の請求項４に係る信号処理回路は、請求項１に記載の信号処理装置において、前記サンプリング部は、複数の信号のオフセット量を任意に設定することが可能なオフセット調整回路をさらに具備することを特徴とする。

また、本発明の請求項５に係る信号処理回路は、請求項１に記載の信号処理装置において、前記演算部は、複数の信号の信号振幅を任意に設定することが可能な信号振幅調整回路をさらに具備することを特徴とする。

また、本発明の請求項６に係る信号処理回路は、請求項１に記載の信号処理装置において、前記演算部は、複数の信号のオフセット量を任意に設定することが可能なオフセット調整回路をさらに具備することを特徴とする。

また、本発明の請求項７に係る信号処理回路は、請求項１に記載の信号処理装置において、前記演算部は、複数の演算方式を任意に選択可能な演算選択部をさらに具備することを特徴とする。

また、本発明の請求項８に係る信号処理回路は、請求項２に記載の信号処理装置において、前記補間回路は、前記複数の信号のうち、データ補間の対象となる信号の複数のサンプリングデータを用いて、当該データ補間の対象となる信号のサンプリングされていないタイミングのデータを補間することを特徴とする。

また、本発明の請求項９に係る信号処理回路は、請求項２に記載の信号処理装置において、前記補間回路は、前記複数の信号のうち、特定の信号の複数のサンプリングデータと、データ補間の対象となる信号のサンプリングデータとを用いて、当該データ補間の対象となる信号のサンプリングされていないタイミングのデータを補間することを特徴とする。

また、本発明の請求項１０に係る信号処理回路は、請求項１に記載の信号処理装置において、前記サンプリング部は、前記複数の信号の信号帯域を任意の周波数で補償することが可能な帯域補償回路をさらに具備することを特徴とする。

請求項１にかかる信号処理回路によれば、それぞれ互いに差動あるいは同相関係にある複数の信号に基づいて信号生成を行う信号処理装置において、前記複数の信号のそれぞれを、ｎ倍の関係にある周波数で、かつ互いに異なるタイミングでサンプリングするサンプリング部と、前記複数の信号のサンプリングタイミングの全てあるいは一部のタイミングで、前記サンプリング部から出力されるサンプリングデータを用いて、所定の演算を行う演算部とを備えることとしたので、サンプリング周波数以上の信号生成が可能であり、かつ、高精度な信号生成が可能となる。

請求項２にかかる信号処理回路によれば、それぞれ互いに差動あるいは同相関係にある複数の信号に基づいて信号生成を行う信号処理装置において、前記複数の信号のそれぞれを、ｎ倍の関係にある周波数で、かつ互いに異なるタイミングでサンプリングするサンプリング部と、前記サンプリング部から出力される複数のサンプリングデータを用いて、前記複数の信号におけるサンプリングされていないタイミングのデータを補間する補間回路と、前記複数の信号のサンプリングタイミング、及び前記複数の信号の補間のタイミングの全て、あるいは一部のタイミングで、前記サンプリングデータと、前記補間回路から出力される補間データとを用いて所定の演算を行う演算部とを備えることとしたので、サンプリングデータのみを用いて信号生成を行った場合に比べて、より高精度な信号生成が可能となる。

請求項３にかかる信号処理回路によれば、請求項１に記載の信号処理装置において、前記サンプリング部は、複数の信号の信号振幅を任意に設定することが可能な信号振幅調整回路をさらに具備することとしたので、複数の信号の振幅ばらつきを所望のレベルに調整することができ、Ａ／Ｄ変換器後のデータｂｉｔ幅を有効に活用することが可能となるとともに、演算回路規模の増大を抑えることができる。

請求項４にかかる信号処理回路によれば、請求項１に記載の信号処理装置において、前記サンプリング部は、複数の信号のオフセット量を任意に設定することが可能なオフセット調整回路をさらに具備することとしたので、複数の信号のオフセット量のばらつきを所望のレベルに調整することができ、Ａ／Ｄ変換後のデータｂｉｔ幅を有効に活用することが可能となるとともに、演算回路規模の増大を抑えることができる。

請求項５にかかる信号処理回路によれば、請求項１に記載の信号処理装置において、前記演算部は、複数の信号の信号振幅を任意に設定することが可能な信号振幅調整回路をさらに具備することとしたので、複数の信号の振幅ばらつきを所望のレベルに調整することができ、前記演算部における演算精度を上げることができ、かつ、演算回路規模の増大を抑えることができる。

請求項６にかかる信号処理回路によれば、請求項１に記載の信号処理装置において、前記演算部は、複数の信号のオフセット量を任意に設定することが可能なオフセット調整回路をさらに具備することとしたので、複数の信号のオフセット量のばらつきを所望のレベルに調整することができ、前記演算部における演算精度を向上することが可能となると共に、演算回路規模の増大を抑えることができる。

請求項７にかかる信号処理回路によれば、請求項１に記載の信号処理装置において、前記演算部は、複数の演算方式を任意に選択可能な演算選択部をさらに具備することとしたので、短時間での演算切り替えが可能となる。

請求項８にかかる信号処理回路によれば、請求項２に記載の信号処理装置において、前記補間回路は、前記複数の信号のうち、データ補間の対象となる信号の複数のサンプリングデータを用いて、当該データ補間の対象となる信号のサンプリングされていないタイミングのデータを補間することとしたので、個々の信号自身のサンプリングデータのみをデータ補間に用いることで、比較的容易に補間信号を生成することができ、サンプリングデータのみを用いて信号生成を行った場合に比べて、より高精度な信号生成が可能となる。

請求項９にかかる信号処理回路によれば、請求項２に記載の信号処理装置において、前記補間回路は、前記複数の信号のうち、特定の信号の複数のサンプリングデータと、データ補間の対象となる信号のサンプリングデータとを用いて、当該データ補間の対象となる信号のサンプリングされていないタイミングのデータを補間することとしたので、ある信号のサンプリング直後にその信号以外の信号の補間信号を生成することができ、サンプリングデータのみを用いて信号生成を行った場合に比べて、より高精度な信号生成が可能となる。

本発明の請求項１０に係る信号処理回路によれば、請求項１に記載の信号処理装置において、前記サンプリング部は、前記複数の信号の信号帯域を任意の周波数で補償することが可能な帯域補償回路をさらに具備することとしたので、ノイズの少ないより高精度な信号生成が可能となる。

（実施の形態１）
図１は、本実施の形態１に係る信号処理装置の構成図である。
本実施の形態１に係る信号処理装置３００は、外部入力されるアナログ信号Ａ，Ｂ，Ｃ，Ｄのサンプリングを行なうサンプリング部１００と、サンプリング部１００から出力される複数のサンプリングデータに基づいて演算処理を行い所望の信号生成を行なう演算回路２００とからなる。

サンプリング部１００は、第１の選択回路１と、アンプ（以下、「Ａｍｐ」とする。）２と、Ａ／Ｄ変換器３と、第２の選択回路４と、サンプリング制御回路５と、第１ないし４のレジスタ６〜９と、振幅調整回路１０と、オフセット調整回路１１とを有している。

第１の選択回路１は、互いに差動あるいは同相関係にある４つのアナログ信号Ａ，Ｂ，Ｃ，Ｄを入力とし、これら入力信号ＡないしＤのうちから、１つの信号を、サンプリング制御回路５による制御に基づいて、所定の順番、所定のタイミングで選択し出力するものである。Ａｍｐ２は、第１の選択回路１の出力信号に対して、その信号振幅、及びオフセット量を調整するものである。Ａ／Ｄ変換器３は、Ａｍｐ２によって信号振幅とオフセット量が調整された信号をディジタル信号に変換するものである。Ａ／Ｄ変換器３のサンプリングタイミングは、サンプリング制御回路５により、任意に設定される。第２の選択回路４は、Ａ／Ｄ変換器３の出力信号を、サンプリング制御回路５による制御に基づいて、所定の順番、所定のタイミングで、選択し出力するものである。サンプリング制御回路５は、第１の選択回路１と第２の選択回路４における信号出力のタイミング、及び信号選択の順番の制御、Ａ／Ｄ変換器３におけるサンプリングタイミングの制御、及び第１ないし第４のレジスタ６〜９のデータ保持／出力タイミングの制御を行なうものである。第１ないし第４のレジスタ６〜９は、第２の選択回路４から出力されるサンプリングデータを一定期間保持するものである。振幅調整回路１０は、第１ないし第４のレジスタ６〜９に保持されているサンプリングデータを用いて、入力信号Ａ〜Ｄの振幅調整を行うための振幅調整値を算出するものである。オフセット調整回路１２は、第１ないし第４のレジスタ６〜９に保持されているサンプリングデータｄ１〜ｄ４を用いて、入力信号Ａ〜Ｄのオフセット量の調整を行うためのオフセット調整値を算出するものである。
演算回路２００は、サンプリング部１００の第１ないし第４のレジスタ６〜９に保持されたサンプリングデータを用いて各種の演算を行い、所望の信号生成を行なうものである。

次に、本実施の形態１による信号処理装置３００の動作について、図１、及び図２を用いて説明する。図２は、本実施の形態１に係る信号処理装置３００の動作タイミングを説明するための図である。図２において、（ａ）ないし（ｄ）は、信号ＡないしＤの波形を表し、（ｅ）は、演算回路２００の出力信号を表す。また、Ｔ１ないしＴ８は、信号ＡないしＤのサンプルポイントをそれぞれ表し、ａ１〜ｄ２は信号ＡないしＤのサンプリングデータをそれぞれ表す。

互いに差動あるいは同相関係にある信号Ａ、信号Ｂ、信号Ｃ、信号Ｄは、第１の選択回路１に入力した後、サンプリング制御回路５による制御のもと、予め定められた順番でかつ異なるタイミングでＡｍｐ２に出力される。図２に示すように、本実施の形態１では、サンプリング制御回路５は、信号Ａ、信号Ｂ、信号Ｃ、信号Ｄの順番でサンプリングが行なわれるように、第１の選択回路１を制御する。

第１の選択回路１から順次出力される信号ＡないしＤは、Ａｍｐ２により、その信号振幅とオフセット量が調整された後、Ａ／Ｄ変換器３に入力され、サンプリング周期Ｔｓで順次サンプリングされる。図２に示すようにＴ１で信号Ａがサンプリングされ、Ｔ２で信号Ｂが、Ｔ３で信号Ｃが、Ｔ４で信号Ｄがそれぞれサンプリングされる。Ｔ５以降についても、信号Ａ，Ｂ，Ｃ，Ｄがそれぞれ異なるタイミングでサンプリングされる。

ここで、サンプリング周期Ｔｓ内での各信号のサンプリングポイント、すなわち、図２において信号Ａをサンプリングしてから信号Ｂをサンプリングするまでの時間（Ｔ２−Ｔ１）、信号Ｂをサンプリングしてから信号Ｃをサンプリングするまでの時間（Ｔ３−Ｔ２）、信号Ｃをサンプリングしてから信号Ｄをサンプリングするまでの時間（Ｔ４−Ｔ３）、及び信号Ｄをサンプリングしてから信号Ａをサンプリングするまでの時間（サンプリング周期Ｔｓ−（Ｔ４−Ｔ１））は、サンプリング制御回路５により任意に設定することが可能であり、その設定されたサンプリングタイミングは、第１の選択回路１、及び第２の選択回路４に設定される。なお、信号のサンプリング順序は、図２のようにＡ、Ｂ、Ｃ、Ｄではなく、任意の順序でサンプリングすることも可能である。

信号Ａ〜Ｄのサンプリングデータは、サンプリング制御回路５による制御のもと、第２の選択手段４により、各入力信号Ａ〜Ｄに対応する第１ないし第４のレジスタ６〜９に格納される。第１ないし第４のレジスタ６〜９に格納されるサンプリングデータは、対応する信号が次にサンプリングされて、新たなサンプリングデータが出力されるまで、各レジスタ内に保持される。例えば、Ｔ１でサンプリングされたデータａ１は、Ｔ５までレジスタ１に保持される。同様に、例えばＴ４でサンプリングされたデータｄ１は、Ｔ８までレジスタ４に保持される。そして、各レジスタ６〜９に格納されるデータは、サンプリング制御回路５による制御のもとで、所定のタイミングで、振幅調整回路１０、オフセット調整回路１１、及び演算回路２００に出力される。

振幅調整回路１０では、サンプリングデータａｎ〜ｄｎを用いて、ある一定期間における各信号Ａ〜Ｄの振幅が検出され、信号Ａ〜Ｄの振幅が任意の振幅になるような調整値が算出される。そして、当該振幅調整値は、サンプリング制御回路５により与えられたタイミングでＡｍｐ２に設定される。このように、振幅調整回路１０を用いて入力信号Ａ〜Ｄの振幅を調整することにより、各入力信号Ａ〜Ｄの振幅がばらついている場合であっても、Ａ／Ｄ変換器３のレンジ内に収まるように調整することができ、Ａ／Ｄ変換後のデジタルデータに対して回路内ｂｉｔ幅を有効に活用することが可能となり、演算精度を高めることができる。また、各入力信号Ａ〜Ｄに対する振幅調整値をサンプリング制御回路５により与えられたタイミングで、Ａｍｐ２に供給することにより、１つのＡｍｐ２で複数の信号の振幅調整を行うことができ、回路規模の増大を抑えることができる。

オフセット調整回路１１では、サンプリングデータａｎ〜ｄｎを用いて、ある一定期間における各信号Ａ〜Ｄの基準電位からのオフセット量が調整値として算出される。そして、該オフセット調整値は、サンプリング制御回路５により与えられたタイミングでＡｍｐ２に設定される。このように、オフセット調整回路１１を用いて入力信号Ａ〜Ｄのオフセット量を調整することにより、入力信号Ａ〜Ｄのオフセット量がばらついている場合であってもＡ／Ｄ変換器３のレンジ内に収まるよう調整することができ、Ａ／Ｄ変換後のデジタルデータに対して回路内ｂｉｔ幅を有効に活用することが可能となり、演算精度を高めることができる。また、各入力信号Ａ〜Ｄに対するオフセット調整値を、サンプリング制御回路５により与えられたタイミングで、Ａｍｐ２に供給することにより、１つのＡｍｐ２で複数の信号のオフセット調整を行うことができ、回路規模を抑えることができる。なお、上述した振幅調整とオフセット調整の順序は問わない。

演算回路２００では、サンプリングデータａｎ〜ｄｎ（ｎ＝１、２、．．．）を用いて、サンプリング周期Ｔｓよりも高速に所定の演算が行われる。本実施の形態１では、入力信号Ａ〜Ｄそれぞれのサンプリングタイミング毎に演算が行われ、この結果、各信号Ａ〜Ｄのサンプリングポイント毎に演算出力が更新される。具体的には、本実施の形態１における演算回路２００の演算式がＡ−Ｂ−Ｃ＋Ｄで与えられている場合、図２において、信号ＡのサンプリングポイントであるＴ５では、ａ２−ｂ１−ｃ１＋ｄ１により出力信号が求められ、信号ＢのサンプリングポイントであるＴ６では、ａ２−ｂ２−ｃ１＋ｄ１により出力信号が求められ、これ以降についても、順次信号Ａ〜Ｄのそれぞれのサンプリングポイントで、演算出力値が更新される。

このように、本実施の形態１の信号処理装置３００は、互いに差動あるいは同相関係にある複数の信号Ａ〜Ｄのサンプリングポイントを任意にずらしてそれぞれの信号をサンプリングし、演算装置２００において、各入力信号Ａ〜Ｄのサンプリングタイミングの全てのタイミングにおいて演算処理を行うこととしたので、サンプリング周波数よりも高い周波数を持つ出力信号を、高精度に生成することが可能となる。

なお、本実施の形態１では、４つの入力信号Ａ〜Ｄを用いて説明したが、これは一例であり、複数の信号入力がある場合であっても、信号入力数に応じてレジスタの数を増やし、サンプリング制御回路５の制御を適宜変更することにより、上記実施の形態１と同様の作用、効果を得ることができる。

また、各信号Ａ〜Ｄのサンプリング周波数は、必ずしも同一周波数である必要はなく、各信号のサンプリング周波数がそれぞれｎ倍の関係にあるようなものであれば、上記実施の形態１と同様の作用、効果を得ることができる。また、演算装置２００は、各信号Ａ〜Ｄのサンプリングタイミングの一部のタイミングで演算を行なっても良い。

また、本実施の形態１では、入力信号Ａ〜Ｄの振幅調整、及びオフセット調整を、サンプリング部１００内に設けた振幅調整回路１０、及びオフセット調整回路１１によるフィードバック制御により行っているが、振幅調整回路１０、及びオフセット調整回路１１を、演算装置２００内に設け、振幅調整回路１０から出力される振幅調整値とオフセット調整回路１１から出力されるオフセット調整値とを用いて、第１ないし第４のレジスタ６〜９から出力されるサンプリングデータに所定の補正を加えることにより、入力信号Ａ〜Ｄの振幅調整、及びオフセット調整を行ってもよい。

（実施の形態２）
図３は、本実施の形態２に係る信号処理装置の構成図である。本発明の実施の形態２に係る信号処理装置３０１は、上述の実施の形態１に係る信号処理装置３００における第１ないし第４のレジスタ６〜９の後段に、補間回路１２、及びレジスタ１３、１４、１５、１６を設けたものであり、その他の構成要素については、上記実施の形態１と同様であるため、その説明を省略する。

補間回路１２は、第１ないし第４のレジスタ６〜９に格納されたサンプリングデータを用いて、各入力信号毎にサンプリング周期間の補間データを生成するものである。補間回路１２における補間タイミングは、サンプリング制御回路５により制御される。レジスタ１３、１４、１５、１６は、入力信号Ａ〜Ｄ毎に生成されたそれぞれの補間データを保持するものである。

次に、本実施の形態２による信号処理装置３０１の動作について、図４を用いて説明する。なお、第１の選択回路１、Ａｍｐ２、Ａ／Ｄ変換回路３、第２の選択回路４、及び第１ないし第４のレジスタ６〜９の動作については、上述した実施の形態１と同じであるため、その説明を省略する。

図４は、信号処理装置３０１の動作タイミングを説明するための図である。図４において、（ａ）ないし（ｄ）は、信号ＡないしＤの波形を表し、（ｅ）は、演算回路２００の出力信号を表す。また、Ｔ１ないしＴ９は、信号ＡないしＤのサンプルポイントをそれぞれ表し、ａ１〜ｄ２は信号ＡないしＤのサンプリングデータをそれぞれ表す。

信号Ａ、Ｂ、Ｃ、ＤがそれぞれＴ１〜Ｔ４でサンプリングされると、サンプリングデータａ１，ｂ１，ｃ１，ｄ１が順次第１ないし第４のレジスタ６〜９に格納される。そして、次に信号ＡがＴ５でサンプリングされ、レジスタ６に格納されると、補間回路１２は、信号ＡのＴ１でのサンプリングデータａ１とＴ５でのサンプリングデータａ２を用いて、サンプリングポイント間のデータを補間する。つまり、サンプリングデータａ１とａ２とから、直線補間等の補間方法に基づき、サンプリングデータが存在しないＴ２、Ｔ３、Ｔ４のデータである補間データａ１’、ａ１’’、ａ１’’’を生成する。これらの補間データは、サンプリング制御回路５の制御のもと、所定のタイミングでレジスタ１３に出力される。以下、信号Ｂ〜Ｄについても同様に、隣接する２点のサンプリングデータから、サンプリングポイント間のデータが補間され、レジスタ１３〜１６に出力される。

演算回路２００は、レジスタ１３〜１６に格納されているデータを用いて、所望の演算を行う。例えば、図４のＴ７において、信号Ｃのデータｃ２がサンプリングされると、Ｔ４における補間データｃ１’が生成され、レジスタ１３ないし１６には、信号Ａの補間データａ１’’’、信号Ｂの補間データｂ１’’、信号Ｃの補間データｃ１’、信号Ｄのサンプリングデータｄ１が格納されることになる。演算回路２００は、Ｔ７において、これらａ１’’’、ｂ１’’、ｃ１’、ｄ１を用いて、Ｔ４時点の演算結果を出力する。同様に、Ｔ８では、信号Ｄの補間データｄ１’が生成されているため、Ｔ８において、信号Ａのサンプリングデータａ２、信号Ｂの補間データｂ１’’’、信号Ｃの補間データｃ１’’、信号Ｄのサンプリングデータｄ１’を用いて、Ｔ５時点の演算結果を出力する。以下同様に、各信号Ａ〜Ｄのサンプリングポイント間の補間データを用いて、演算結果を出力して行く。

このように、本実施の形態２では、各信号のサンプリングポイント間のサンプリングデータを、補間回路１２により補間し、補間データを含む最新のサンプリングデータを用いて信号生成のための演算を行なうこととしたので、サンプリングによる実データとの誤差を小さくすることができ、より高精度な信号生成を行うことが可能となる。特に、サンプリング周期に対して生成信号がかなり遅く、出力信号が１サンプル周期遅延しても十分に吸収できる場合、生成信号精度を上げる手段として有効となる。

なお、上記実施の形態２では、各信号のサンプリングタイミング毎の補間データを算出して、演算回路１０において演算処理を行っているが、必ずしも他の信号のサンプリングタイミング毎に補間データを算出する必要はなく、レジスタ１３ないし１６に格納されている最新のサンプリングデータを用いて演算処理を行うことにより、補間データを用いた高精度の信号生成を行うことが可能である。

（実施の形態３）
本実施の形態３は、ある入力信号の複数のサンプリングデータから、他の入力信号を補間するための補正信号を求め、該補正信号と他の入力信号のサンプリングデータとに基づいて、当該他の入力信号のデータ補間を行なうものである。つまり、入力信号Ａ〜Ｄは、差動あるいは同相関係にあるため、各信号のサンプリングデータを他の信号の補正信号として利用することが可能であり、かかる補正信号を用いて他の入力信号のデータを補間することにより、より高精度な信号生成を可能とするものである。このように、本実施の形態３は、上記実施の形態２と補間の方法が異なるものであり、その回路構成は図３で示すものと同一である。

図５は、本実施の形態３に係る信号処理のタイミング図である。信号のサンプリング方法は上述した実施の形態１と同様であるため、その説明を省略する。
信号Ａ、Ｂ、Ｃ、ＤがそれぞれＴ１〜Ｔ４でサンプリングされ、次に信号ＡがＴ５でサンプリングされたとき、補間回路１２は、信号ＡのＴ１でのサンプリングデータａ１とＴ５でのサンプリングデータａ２とから、信号Ｂ〜Ｄに対する補正信号αａを生成する。補正信号αａは、ａ１とａ２の差分値、あるいはａ１とａ２の傾き等から求めることができる。そして、信号Ｂの最新のサンプリングデータｂ１と補正信号αａとに基づいて信号Ｂを補間し、補間データａｂ２を求める。同様に、信号Ｃ、及び信号Ｄに対しても、レジスタ８、９に格納されている最新のサンプリングデータｃ１、ｄ１と補正信号αａとに基づいて補間し、補間データａｃ２、ａｄ２を求める。これらの補間データは、レジスタ１３ないし１６に格納される。

演算回路２００は、レジスタ１３ないし１６に格納されるデータａ２、ａｂ２、ａｃ２、ａｄ２を用いて、Ｔ５の時点における演算結果を出力する。Ｔ６では、信号Ｂがサンプリングされ、信号ＢのＴ２でのサンプリングデータｂ１とＴ６でのサンプリングデータｂ２とから信号Ａ、Ｃ、Ｄに対する補正信号αｂが生成される。そして、上述したように、信号Ａ、Ｃ、Ｄの最新のサンプリングデータと補正信号αｂとに基づいて信号Ａ、Ｃ、Ｄを補間し、生成された補間データを用いて演算回路２００による出力信号の生成が行なわれる。なお、補正信号αｋ（ｋ＝ａ、ｂ、ｃ、ｄ）の算出にあたっては、信号振幅調整回路１０、及びオフセット調整回路１１を用いて、各信号Ａ〜Ｄの信号振幅、オフセット量を同一に調整することにより、より高精度な補正信号αｋの算出を行うことができる。

このように、本実施の形態３による信号処理装置は、ある入力信号のサンプリングデータから、他の信号を補間するための補正信号を求め、当該補正信号とその他の入力信号の最新のサンプリングデータとから、当該他の入力信号の補間データを求め、演算回路２００において、これらの補間データを用いて信号生成の演算を行なうこととしたので、生成信号の位相を遅らすことなく、実データに近い高精度の信号生成が可能となる。

（実施の形態４)
本実施の形態４は、上記実施の形態１に係る信号処理装置３００を、光ディスク装置に適用した実施例である。図６は、本実施の形態４に係る信号処理装置３０２の概略構成を表す図である。なお、図６において、実施の形態１と同じ構成要素については同じ符号を用い、その説明を省略する。

図６において、入力信号Ａ〜Ｄは、図示しない光ピックアップにおける受光素子により受光された光検出信号である。受光素子は多分割光検知器で構成され、その出力である光検出信号は複数の差動または同相信号となる。１７〜２０、及び２０２はローパスフィルタを表し、２０３は２値化回路をそれぞれ表す。また、本実施の形態４における演算回路２０１は、その内部に選択回路２１０、２１１を有し、選択信号Ｓの入力に応じて、その演算処理を切り替える。なお、以下、説明を簡略化するため４分割光検知器を例に説明するが、４分割光検知器でなくとも同様の効果が得られる。

次に、本実施の形態４による信号処理装置３０２の動作について説明する。
光検出信号Ａ〜Ｄは、非常に微細な信号であるため、ノイズ等の外的要素に影響を受けやすく、また必要となる信号帯域は限られている。このため、帯域補償のためにローパスフィルタ１７〜２０を通して第１の選択回路１に入力される。そして、上記実施の形態１と同様に、サンプリング制御回路５による制御のもと、光検出信号Ａ〜Ｄがそれぞれ異なるタイミングで第１の選択回路１から出力されＡｍｐ２に入力される。光検出信号Ａ〜Ｄは、ピックアップのばらつきに起因する、信号振幅、及びオフセット量のばらつきを持つが、振幅を任意に設定することができる信号振幅調整回路１０、及び各信号のオフセット量を任意に設定することができるオフセット調整回路１１によるフィードバック制御により、各光検出信号Ａ〜Ｄのばらつきは抑えられ、Ａ／Ｄ変換後のデータｂｉｔ幅を有効に活用することができる。

Ａ／Ｄ変換器３によりＡ／Ｄ変換された各光検出信号Ａ〜Ｄは、サンプリング制御回路５による制御のもと、第２の選択回路４により、Ａ／Ｄ変換と同期したタイミングで、第１のレジスタ６に信号Ａ、第２のレジスタ７に信号Ｄ、第３のレジスタ８に信号Ｂ、第４のレジスタ９に信号Ｃが格納される。

演算回路２０１は、第１ないし第４のレジスタ６〜９に格納された各光検出信号Ａ〜Ｄを用いて、サンプリング周期よりも速いタイミングで演算を行う。本実施の形態４では、トラッククロス信号生成に際して、選択信号Ｓに応じて、選択回路２１０、２１１の出力を切り替え、Ｐｕｓｈ−Ｐｕｌｌ法と３Ｂｅａｍ法の何れかの方式により演算を行う。例えば、選択信号Ｓが０の場合は、３Ｂｅａｍ法（Ａ−Ｂ）で演算処理を行い、選択信号Ｓが１の場合はＰｕｓｈ−Ｐｕｌｌ法（（Ａ＋Ｄ）−（Ｂ＋Ｃ））で演算処理を行う。
演算回路２０１の出力は、出力信号の帯域補償のための低域補償フィルタ２０２を通過後、２値化回路２０３により２値化されて、トラッククロス信号として出力される。

このように、本実施の形態４による信号処理装置３０２によれば、光ディスク装置のトラッキング制御に用いられるトラッククロス信号を、サンプリング周波数を上げずに、かつ高精度に生成することが可能となる。

本発明にかかる信号処理装置によれば、複数の差動あるいは同相関係にあるアナログ信号からのディジタル信号生成に際して、サンプリング周波数を上げずに高精度な信号生成を行うことができる点において有用である。特に、光ディスク装置のトラッキング制御等の用途に応用できる。

本発明の実施の形態１に係る信号処理装置の構成図である。 本発明の実施の形態１に係る信号処理装置の信号処理のタイミング図である。 本発明の実施の形態２に係る信号処理装置の構成図である。 本発明の実施の形態２に係る信号処理装置の信号処理のタイミング図である。 本発明の実施の形態３に係る信号処理装置の信号処理のタイミング図である。 本発明の実施の形態４に係る信号処理装置の構成図である。 従来の時分割サンプリング方式による光ディスク装置の構成図である。 従来の時分割サンプリング方式による光ディスク装置における信号処理のタイミング図である。

符号の説明

１ 第１の選択回路
２ Ａｍｐ
３ Ａ／Ｄ変換器
４ 第２の選択回路
５ サンプリング制御回路
６，７，８，９ レジスタ
１０ 振幅調整回路
１１ オフセット調整回路
１２ 補間回路
１３，１４，１５，１６ レジスタ
１７，１８，１９，２０ 低域補償フィルタ
１００，１０１，１０２ サンプリング部
２００，２０１ 演算回路
２０２ 低域補償フィルタ
２０３ ２値化回路
７０１ 入力選択部
７０２ オフセット調整部
７０３ ゲイン調整部
７０４ Ａ／Ｄ変換器
７０５ 制御部
７０６，７０７，７０８，７０９ サンプルホールド回路
７１０ サーボ信号処理回路

Claims (10)

1. それぞれ互いに差動あるいは同相関係にある複数の信号に基づいて信号生成を行う信号処理装置において、
   前記複数の信号のそれぞれを、ｎ倍の関係にある周波数で、かつ互いに異なるタイミングでサンプリングするサンプリング部と、
   前記複数の信号のサンプリングタイミングの全てあるいは一部のタイミングで、前記サンプリング部から出力されるサンプリングデータを用いて所定の演算を行う演算部と、を備える、
   ことを特徴とする信号処理装置。
2. それぞれ互いに差動あるいは同相関係にある複数の信号に基づいて信号生成を行う信号処理装置において、
   前記複数の信号のそれぞれを、ｎ倍の関係にある周波数で、かつ互いに異なるタイミングでサンプリングするサンプリング部と、
   前記サンプリング部から出力される複数のサンプリングデータを用いて、前記複数の信号におけるサンプリングされていないタイミングのデータを補間する補間回路と、
   前記複数の信号のサンプリングタイミング、及び前記複数の信号の補間のタイミングの全て、あるいは一部のタイミングで、前記サンプリングデータと、前記補間回路から出力される補間データとを用いて所定の演算を行う演算部と、を備える、
   ことを特徴とする信号処理装置。
3. 請求項１に記載の信号処理装置において、
   前記サンプリング部は、複数の信号の信号振幅を任意に設定することが可能な信号振幅調整回路をさらに具備する、
   ことを特徴とする信号処理装置。
4. 請求項１に記載の信号処理装置において、
   前記サンプリング部は、複数の信号のオフセット量を任意に設定することが可能なオフセット調整回路をさらに具備する、
   ことを特徴とする信号処理装置。
5. 請求項１に記載の信号処理装置において、
   前記演算部は、複数の信号の信号振幅を任意に設定することが可能な信号振幅調整回路をさらに具備する、
   ことを特徴とする信号処理装置。
6. 請求項１に記載の信号処理装置において、
   前記演算部は、複数の信号のオフセット量を任意に設定することが可能なオフセット調整回路をさらに具備する、
   ことを特徴とする信号処理装置。
7. 請求項１に記載の信号処理装置において、
   前記演算部は、複数の演算方式を任意に選択可能な演算選択部をさらに具備する、
   ことを特徴とする信号処理装置。
8. 請求項２に記載の信号処理装置において、
   前記補間回路は、前記複数の信号のうち、データ補間の対象となる信号の複数のサンプリングデータを用いて、当該データ補間の対象となる信号のサンプリングされていないタイミングのデータを補間する、
   ことを特徴とする信号処理装置。
9. 請求項２に記載の信号処理装置において、
   前記補間回路は、前記複数の信号のうち、特定の信号の複数のサンプリングデータと、データ補間の対象となる信号のサンプリングデータとを用いて、当該データ補間の対象となる信号のサンプリングされていないタイミングのデータを補間する、
   ことを特徴とする信号処理装置。
10. 請求項１に記載の信号処理装置において、
    前記サンプリング部は、前記複数の信号の信号帯域を任意の周波数で補償することが可能な帯域補償回路をさらに具備する、
    ことを特徴とする信号処理装置。

Images