JP2006277019A - オーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラム - Google Patents

オーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラム Download PDF

Info

Publication number
JP2006277019A
JP2006277019A JP2005091653A JP2005091653A JP2006277019A JP 2006277019 A JP2006277019 A JP 2006277019A JP 2005091653 A JP2005091653 A JP 2005091653A JP 2005091653 A JP2005091653 A JP 2005091653A JP 2006277019 A JP2006277019 A JP 2006277019A
Authority
JP
Japan
Prior art keywords
overflow
code
overflow detection
data
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005091653A
Other languages
English (en)
Inventor
Satoshi Mochizuki
聡 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2005091653A priority Critical patent/JP2006277019A/ja
Publication of JP2006277019A publication Critical patent/JP2006277019A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 整数加算演算等において、少ないサイクルでオーバーフローを検出する。
【解決手段】 前記第1符号と前記第2符号との論理和を求めるステップと、前記第1符号と前記第2符号の論理積を求めるステップと、前記論理和の値が0であるならば第1予測フラグをONにするステップと、前記論理積の値が1であるならば第2予測フラグをONにするステップと、前記第1予測フラグがONであり、且つ、前記第1データと前記第2データの加算結果の符号が1である場合、又は、前記第2予測フラグがONであり、且つ、前記加算結果の符号が0である場合には、オーバーフローがあると判断するステップを備える。
【選択図】 図3

Description

本発明は、演算結果にオーバーフローが発生しているか否かを検出するためのオーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラムに関し、特に、整数演算の結果にオーバーフローが発生しているか否かを検出するためのオーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラムに関する。
コンピュータ等においては、整数演算が行われるが、整数演算の結果オーバーフローが発生することがある。オーバーフローが発生した場合には、演算結果が正しくないため、オーバーフローを検出する必要がある。
図1は、整数演算(特に、加算又は減算)の結果のオーバーフローを検出するための原理図である。
図1を参照すると、符号Sから上位桁へのキャリー(「符号ビットからの桁上がり」)と演算結果より決まる符号S(「符号ビットへの桁上がり」)とが一致するか否かを見て、両者が一致しない場合に、オーバーフローが発生していると判断する。
図2は、オーバーフローの検出を複数命令同時実行可能なCPUにより行った場合のオーバーフロー検出の方法を示すフローチャートである。
図2を参照すると、サイクル1では、符号付きデータ1と符号付きデータ2を用意し、サイクル2では、データ1とデータ2の加算を行い、データ1とデータ2の符号ビットをマスクして、データ3とデータ4を作成し、サイクル3では、データ1とデータ2の加算の結果、「符号ビットからの桁上がり」を取り出して保持し、データ3とデータ4の加算を行い、サイクル4では、データ3とデータ4の加算の結果、「符号ビットへの桁上がり」を取り出して保持し、サイクル5では、「符号ビットからの桁上がり」と「符号ビットへの桁上がり」が等しくなければ、オーバーフローを検出する。なお、この処理において、加算を減算に置き換えても良い。
特許文献1には、指数部中間値と有限最大値とを比較し、その結果によりオーバーフローの有無を検出する発明が記載されている。
特開平6−250848号公報
オーバーフローの検出をハードウエアで実施した場合、演算と並行して桁上がりの算出を行っていたため3サイクルで実現できたのだが、これをファームウエアやソフトウエアで実施した場合、図2のように演算後の結果によりオーバーフローの検出を行うため、5サイクルを要するという問題があった。よって加減算命令は使用頻度が高いため、これによりプログラムの処理性能が悪化してしまうという問題があった。
そこで、本発明は、少ないサイクルでオーバーフローを検出することを可能とするオーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラムを提供することを目的とする。
本発明によれば、第1符号付き第1データの前記第1符号と第2符号付き第2データの前記第2符号との論理的な組合せ値を求めるステップと、前記第1データと前記第2データの演算結果の符号と前記組合せ値とを基に、前記演算結果にオーバーフローがあるか否かを判断するステップと、を備えることを特徴とするオーバーフロー検出方法が提供される。
上記のオーバーフロー検出方法において、前記第1符号と前記第2符号との論理和を求めるステップと、前記第1符号と前記第2符号の論理積を求めるステップと、前記論理和の値が0であるならば第1予測フラグをONにするステップと、前記論理積の値が1であるならば第2予測フラグをONにするステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記第1予測フラグがONであり、且つ、前記第1データと前記第2データの加算結果の符号が1である場合、又は、前記第2予測フラグがONであり、且つ、前記加算結果の符号が0である場合には、オーバーフローがあると判断するステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記第1予測フラグがOFFであり、且つ、前記第2予測フラグがOFFである場合、オーバーフローの発生があり得ないと判断するステップを更に備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記第1符号と前記第2符号との論理和を求めるステップと、前記第1符号と前記第2符号の論理積を求めるステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記論理和の値が0であり、且つ、前記第1データと前記第2データの加算結果の符号が1である場合、又は、前記論理積の値が1であり、且つ、前記加算結果の符号が0である場合には、オーバーフローがあると判断するステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記論理和の値が1であり、且つ前記論理積の値が0である場合、オーバーフローの発生があり得ないと判断するステップを更に備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記第1符号と前記第2符号の反転値との論理和を求めるステップと、前記第1符号と前記第2符号の反転値の論理積を求めるステップと、前記論理和の値が0であるならば第1予測フラグをONにするステップと、前記論理積の値が1であるならば第2予測フラグをONにするステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記第1予測フラグがONであり、且つ、前記第1データと前記第2データの減算結果の符号が1である場合、又は、前記第2予測フラグがONであり、且つ、前記減算結果の符号が0である場合には、オーバーフローがあると判断するステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記第1予測フラグがOFFであり、且つ、前記第2予測フラグがOFFである場合、オーバーフローの発生があり得ないと判断するステップを更に備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記第1符号と前記第2符号の反転値との論理和を求めるステップと、前記第1符号と前記第2符号の反転値の論理積を求めるステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記論理和の値が0であり、且つ、前記第1データと前記第2データの減算結果の符号が1である場合、又は、前記論理積の値が1であり、且つ、前記減算結果の符号が0である場合には、オーバーフローがあると判断するステップと、を備えるようにしてもよい。
上記のオーバーフロー検出方法において、前記論理和の値が1であり、且つ前記論理積の値が0である場合、オーバーフローの発生があり得ないと判断するステップを更に備えるようにしてもよい。
本発明によれば、第1符号付き第1データの前記第1符号と第2符号付き第2データの前記第2符号との論理的な組合せ値を求めるステップと、前記第1データと前記第2データの演算結果の符号と前記組合せ値とを基に、前記演算結果にオーバーフローがあるか否かを判断するステップとを備えるので、オーバーフローをあらかじめ予測することにより検出を高速化し、演算時間の短縮を図ることができる。
以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。
[実施形態1]
まず、本発明の原理について説明すると、データ1とデータ2が共に正の数である場合、又は、データ1とデータ2が共に負の数である場合にのみ加算によりオーバーフローが発生する可能性があり、他方、データ1とデータ2のうちの一方が正の数であり、他方が負の数である場合には、加算によりオーバーフローが発生する可能性はない。
データ1とデータ2が共に正の数である場合には、符号1と符号2は共に0であり、従って、「符号ビットからの桁上がり」は常に発生しない。従って、この場合には、「符号ビットへの桁上がり」が発生した場合に、オーバーフローが発生することとなる。
また、データ1とデータ2が共に負の数である場合には、符号1と符号2は共に1であり、従って、「符号ビットからの桁上がり」は常に発生する。従って、この場合には、「符号ビットへの桁上がり」が発生しない場合に、オーバーフローが発生することとなる。
この原理に従ったファームウェア又はソフトウェアによる処理を図3に示す。これは、例えば、アッセンブラにより作成されたプログラムを実行することにより実現される。
図3を参照すると、サイクル1では、符号付きデータ1と符号付きデータ2を用意する。サイクル2では、データ1とデータ2の加算を行い、符号1と符号2の論理和を算出し、符号1と符号2の論理積を算出する。サイクル3では、論理和の値が0ならば、予測フラグ1をONにして、論理積の値が1ならば、予測フラグ2をONにする。サイクル4では、予測フラグ1がONであり、且つ、加算結果の符号(「符号ビットへの桁上がり」)が1ならば、オーバーフローを検出し、予測フラグ2がONであり、且つ、加算結果の符号(「符号ビットへの桁上がり」)が0ならば、オーバーフローを検出する。
また、サイクル3を行わずに、サイクル4において、論理和が0であり、且つ、加算結果の符号(「符号ビットへの桁上がり」)が1ならば、オーバーフローを検出し、論理積が1であり、且つ、加算結果の符号(「符号ビットへの桁上がり」)が0ならば、オーバーフローを検出するようにしてもよい。
予測フラグ1と予測フラグ2が共にOFFである場合には、直ちに、加算によるオーバーフローの発生はありえないと判断しても良い。又は、論理和が1であり、且つ、論理積が0である場合には、直ちに、加算によるオーバーフローの発生はありえないと判断しても良い。
図4は、上記の方法をハードウェアを用いて行う場合のオーバーフロー検出装置の構成を示す。
図3と図4を参照すると、サイクル2の加算は、加算器101が行う。サイクル2の論理和の算出は、論理和ゲート103が行う。サイクル2の論理積の算出は、論理積ゲート105が行う。
サイクル3の予測フラグ1の設定は、予測フラグ1設定部107が行う。予測フラグ1設定部107は、具体的には、反転ゲートを備える。サイクル3の予測フラグ2の設定は、予測フラグ2設定部109が行う。予測フラグ2設定部109は、非反転ゲートを備える。
サイクル4の1つめのオーバーフローの検出は、論理積ゲート111が行う。サイクル4の2つめのオーバーフローの検出は、反転ゲート113と論理積ゲート115が行う。2つのオーバーフロー検出フラグを1つにまとめることは論理和ゲート117が行う。
オーバーフローがあり得ないことを示すオーバーフロー不検出予測信号は、反転ゲート119、121及び論理積ゲート123が行う。
[実施形態2]
まず、本発明の原理について説明すると、データ1とデータ2のうちの一方が正の数であり、他方が負の数である場合、データ1からデータ2を引く減算によりオーバーフローが発生する可能性があり、他方、データ1とデータ2が共に正の数である場合、又は、データ1とデータ2が共に負の数である場合には、データ1からデータ2を引く減算によりオーバーフローが発生する可能性はない。
データ1が正の数であり、データ2が負の数である場合には、”符号1”と”符号2の反転値”は共に0であり、従って、「符号ビットからの桁上がり」は常に発生しない。従って、この場合には、「符号ビットへの桁上がり」が発生した場合に、オーバーフローが発生することとなる。
また、データ1が負の数でありデータ2が正の数である場合には、”符号1”と”符号2の反転値”は共に1であり、従って、「符号ビットからの桁上がり」は常に発生する。従って、この場合には、「符号ビットへの桁上がり」が発生しない場合に、オーバーフローが発生することとなる。
この原理に従ったファームウェア又はソフトウェアによる処理を図5に示す。これは、例えば、アッセンブラにより作成されたプログラムを実行することにより実現される。
図5を参照すると、サイクル1では、符号付きデータ1と符号付きデータ2を用意する。サイクル2では、データ1からデータ2を引く減算を行い、”符号1”と”符号2の反転値”の論理和を算出し、”符号1”と”符号2の反転値”の論理積を算出する。サイクル3では、論理和の値が0ならば、予測フラグ1をONにして、論理積の値が1ならば、予測フラグをONにする。サイクル4では、予測フラグ1がONであり、且つ、減算結果の符号(「符号ビットへの桁上がり」)が1ならば、オーバーフローを検出し、予測フラグ2がONであり、且つ、減算結果の符号(「符号ビットへの桁上がり」)が0ならば、オーバーフローを検出する。
また、サイクル3を行わずに、サイクル4において、論理和が0であり、且つ、減算結果の符号(「符号ビットへの桁上がり」)が1ならば、オーバーフローを検出し、論理積が1であり、且つ、減算結果の符号(「符号ビットへの桁上がり」)が0ならば、オーバーフローを検出するようにしてもよい。
予測フラグ1と予測フラグ2が共にOFFである場合には、直ちに、減算によるオーバーフローの発生はありえないと判断しても良い。又は、論理和が1であり、且つ、論理積が0である場合には、直ちに、減算によるオーバーフローの発生はありえないと判断しても良い。
図6は、上記の方法をハードウェアを用いて行う場合のオーバーフロー検出装置の構成を示す。
図5と図6を参照すると、サイクル2の減算は、加算器101が行う。サイクル2の論理和の算出は、反転ゲート125と論理和ゲート103が行う。サイクル2の論理積の算出は、反転ゲート125と論理積ゲート105が行う。
サイクル3の予測フラグ1の設定は、予測フラグ1設定部107が行う。予測フラグ1設定部107は、具体的には、反転ゲートを備える。サイクル3の予測フラグ2の設定は、予測フラグ2設定部109が行う。予測フラグ2設定部109は、非反転ゲートを備える。
サイクル4の1つめのオーバーフローの検出は、論理積ゲート111が行う。サイクル4の2つめのオーバーフローの検出は、反転ゲート113と論理積ゲート115が行う。2つのオーバーフロー検出フラグを1つにまとめることは論理和ゲート117が行う。
オーバーフローがあり得ないことを示すオーバーフロー不検出予測信号は、反転ゲート119、121及び論理積ゲート123が行う。
本発明は、コンピュータ等において整数演算のオーバーフローを検出するために利用することができる。
オーバーフロー検出の原理を説明するための図である。 従来例によるオーバーフロー検出方法を示すフローチャートである。 本発明の実施形態1によるオーバーフロー検出方法を示すフローチャートである。 図3に示すオーバーフロー検出方法をハードウェアにより行う場合のオーバーフロー検出装置の構成を示すブロック図である。 本発明の実施形態2によるオーバーフロー検出方法を示すフローチャートである。 図5に示すオーバーフロー検出方法をハードウェアにより行う場合のオーバーフロー検出装置の構成を示すブロック図である。
符号の説明
101 加算器
103 論理和ゲート
105 論理積ゲート
107 予測フラグ1設定部
109 予測フラグ2設定部
111 論理積ゲート
113 反転ゲート
115 論理積ゲート
117 論理和ゲート
119 反転ゲート
121 反転ゲート
123 論理積ゲート
125 反転ゲート

Claims (27)

  1. 第1符号付き第1データの前記第1符号と第2符号付き第2データの前記第2符号との論理的な組合せ値を求めるステップと、
    前記第1データと前記第2データの演算結果の符号と前記組合せ値とを基に、前記演算結果にオーバーフローがあるか否かを判断するステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  2. 請求項1に記載のオーバーフロー検出方法において、
    前記第1符号と前記第2符号との論理和を求めるステップと、
    前記第1符号と前記第2符号の論理積を求めるステップと、
    前記論理和の値が0であるならば第1予測フラグをONにするステップと、
    前記論理積の値が1であるならば第2予測フラグをONにするステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  3. 請求項2に記載のオーバーフロー検出方法において、
    前記第1予測フラグがONであり、且つ、前記第1データと前記第2データの加算結果の符号が1である場合、又は、前記第2予測フラグがONであり、且つ、前記加算結果の符号が0である場合には、オーバーフローがあると判断するステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  4. 請求項2に記載のオーバーフロー検出方法において、
    前記第1予測フラグがOFFであり、且つ、前記第2予測フラグがOFFである場合、オーバーフローの発生があり得ないと判断するステップを更に備えることを特徴とするオーバーフロー検出方法。
  5. 請求項1に記載のオーバーフロー検出方法において、
    前記第1符号と前記第2符号との論理和を求めるステップと、
    前記第1符号と前記第2符号の論理積を求めるステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  6. 請求項5に記載のオーバーフロー検出方法において、
    前記論理和の値が0であり、且つ、前記第1データと前記第2データの加算結果の符号が1である場合、又は、前記論理積の値が1であり、且つ、前記加算結果の符号が0である場合には、オーバーフローがあると判断するステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  7. 請求項5に記載のオーバーフロー検出方法において、
    前記論理和の値が1であり、且つ前記論理積の値が0である場合、オーバーフローの発生があり得ないと判断するステップを更に備えることを特徴とするオーバーフロー検出方法。
  8. 請求項1に記載のオーバーフロー検出方法において、
    前記第1符号と前記第2符号の反転値との論理和を求めるステップと、
    前記第1符号と前記第2符号の反転値の論理積を求めるステップと、
    前記論理和の値が0であるならば第1予測フラグをONにするステップと、
    前記論理積の値が1であるならば第2予測フラグをONにするステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  9. 請求項8に記載のオーバーフロー検出方法において、
    前記第1予測フラグがONであり、且つ、前記第1データと前記第2データの減算結果の符号が1である場合、又は、前記第2予測フラグがONであり、且つ、前記減算結果の符号が0である場合には、オーバーフローがあると判断するステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  10. 請求項8に記載のオーバーフロー検出方法において、
    前記第1予測フラグがOFFであり、且つ、前記第2予測フラグがOFFである場合、オーバーフローの発生があり得ないと判断するステップを更に備えることを特徴とするオーバーフロー検出方法。
  11. 請求項1に記載のオーバーフロー検出方法において、
    前記第1符号と前記第2符号の反転値との論理和を求めるステップと、
    前記第1符号と前記第2符号の反転値の論理積を求めるステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  12. 請求項11に記載のオーバーフロー検出方法において、
    前記論理和の値が0であり、且つ、前記第1データと前記第2データの減算結果の符号が1である場合、又は、前記論理積の値が1であり、且つ、前記減算結果の符号が0である場合には、オーバーフローがあると判断するステップと、
    を備えることを特徴とするオーバーフロー検出方法。
  13. 請求項11に記載のオーバーフロー検出方法において、
    前記論理和の値が1であり、且つ前記論理積の値が0である場合、オーバーフローの発生があり得ないと判断するステップを更に備えることを特徴とするオーバーフロー検出方法。
  14. 第1符号付き第1データの前記第1符号と第2符号付き第2データの前記第2符号との論理的な組合せ値を求める手段と、
    前記第1データと前記第2データの演算結果の符号と前記組合せ値とを基に、前記演算結果にオーバーフローがあるか否かを判断する手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  15. 請求項14に記載のオーバーフロー検出装置において、
    前記第1符号と前記第2符号との論理和を求める手段と、
    前記第1符号と前記第2符号の論理積を求める手段と、
    前記論理和の値が0であるならば第1予測フラグをONにする手段と、
    前記論理積の値が1であるならば第2予測フラグをONにする手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  16. 請求項15に記載のオーバーフロー検出装置において、
    前記第1予測フラグがONであり、且つ、前記第1データと前記第2データの加算結果の符号が1である場合、又は、前記第2予測フラグがONであり、且つ、前記加算結果の符号が0である場合には、オーバーフローがあると判断する手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  17. 請求項15に記載のオーバーフロー検出装置において、
    前記第1予測フラグがOFFであり、且つ、前記第2予測フラグがOFFである場合、オーバーフローの発生があり得ないと判断する手段を更に備えることを特徴とするオーバーフロー検出装置。
  18. 請求項14に記載のオーバーフロー検出装置において、
    前記第1符号と前記第2符号との論理和を求める手段と、
    前記第1符号と前記第2符号の論理積を求める手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  19. 請求項18に記載のオーバーフロー検出装置において、
    前記論理和の値が0であり、且つ、前記第1データと前記第2データの加算結果の符号が1である場合、又は、前記論理積の値が1であり、且つ、前記加算結果の符号が0である場合には、オーバーフローがあると判断する手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  20. 請求項18に記載のオーバーフロー検出装置において、
    前記論理和の値が1であり、且つ前記論理積の値が0である場合、オーバーフローの発生があり得ないと判断する手段を更に備えることを特徴とするオーバーフロー検出装置。
  21. 請求項14に記載のオーバーフロー検出装置において、
    前記第1符号と前記第2符号の反転値との論理和を求める手段と、
    前記第1符号と前記第2符号の反転値の論理積を求める手段と、
    前記論理和の値が0であるならば第1予測フラグをONにする手段と、
    前記論理積の値が1であるならば第2予測フラグをONにする手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  22. 請求項21に記載のオーバーフロー検出装置において、
    前記第1予測フラグがONであり、且つ、前記第1データと前記第2データの減算結果の符号が1である場合、又は、前記第2予測フラグがONであり、且つ、前記減算結果の符号が0である場合には、オーバーフローがあると判断する手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  23. 請求項21に記載のオーバーフロー検出装置において、
    前記第1予測フラグがOFFであり、且つ、前記第2予測フラグがOFFである場合、オーバーフローの発生があり得ないと判断する手段を更に備えることを特徴とするオーバーフロー検出装置。
  24. 請求項14に記載のオーバーフロー検出装置において、
    前記第1符号と前記第2符号の反転値との論理和を求める手段と、
    前記第1符号と前記第2符号の反転値の論理積を求める手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  25. 請求項24に記載のオーバーフロー検出装置において、
    前記論理和の値が0であり、且つ、前記第1データと前記第2データの減算結果の符号が1である場合、又は、前記論理積の値が1であり、且つ、前記減算結果の符号が0である場合には、オーバーフローがあると判断する手段と、
    を備えることを特徴とするオーバーフロー検出装置。
  26. 請求項24に記載のオーバーフロー検出装置において、
    前記論理和の値が1であり、且つ前記論理積の値が0である場合、オーバーフローの発生があり得ないと判断する手段を更に備えることを特徴とするオーバーフロー検出装置。
  27. コンピュータに請求項1乃至13の何れか1項に記載のオーバーフロー検出方法を行わせるためのオーバーフロー検出プログラム。
JP2005091653A 2005-03-28 2005-03-28 オーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラム Pending JP2006277019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005091653A JP2006277019A (ja) 2005-03-28 2005-03-28 オーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005091653A JP2006277019A (ja) 2005-03-28 2005-03-28 オーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラム

Publications (1)

Publication Number Publication Date
JP2006277019A true JP2006277019A (ja) 2006-10-12

Family

ID=37211759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005091653A Pending JP2006277019A (ja) 2005-03-28 2005-03-28 オーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラム

Country Status (1)

Country Link
JP (1) JP2006277019A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097350A1 (ja) * 2017-11-17 2019-05-23 株式会社半導体エネルギー研究所 加算方法、半導体装置、および電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097350A1 (ja) * 2017-11-17 2019-05-23 株式会社半導体エネルギー研究所 加算方法、半導体装置、および電子機器
CN111344665A (zh) * 2017-11-17 2020-06-26 株式会社半导体能源研究所 加法运算方法、半导体装置及电子设备
JPWO2019097350A1 (ja) * 2017-11-17 2020-12-17 株式会社半導体エネルギー研究所 加算方法、半導体装置、および電子機器
US11262981B2 (en) 2017-11-17 2022-03-01 Semiconductor Energy Laboratory Co., Ltd. Addition method, semiconductor device, and electronic device
JP7163308B2 (ja) 2017-11-17 2022-10-31 株式会社半導体エネルギー研究所 加算方法、半導体装置、および電子機器
US11755285B2 (en) 2017-11-17 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including multiplier circuit
JP7397944B2 (ja) 2017-11-17 2023-12-13 株式会社半導体エネルギー研究所 半導体装置
CN111344665B (zh) * 2017-11-17 2024-04-26 株式会社半导体能源研究所 加法运算方法、半导体装置及电子设备

Similar Documents

Publication Publication Date Title
US10574260B2 (en) Techniques for floating-point number conversion
CN107409120B (zh) 检测恶意外设的装置、方法及系统
US9846774B2 (en) Simulation of an application
JP2007188315A5 (ja)
JP6583865B2 (ja) プロファイリングイベントに基づいたエクスプロイト検出
JP2018519604A (ja) マルウェアの検出
US9104515B2 (en) Floating-point error detection and correction
US20100017635A1 (en) Zero indication forwarding for floating point unit power reduction
JP2011070694A (ja) デノーマル入力ハンドリングメカニズムをサポートする動的バイナリ変換の装置、システム、及び方法
US20210026631A1 (en) Carry chain for simd operations
JP2015506039A5 (ja)
JP2009271598A (ja) プロセッサ
WO2007130803A3 (en) Controlled-precision iterative arithmetic logic unit
US20130282783A1 (en) Systems and Methods for a Floating-Point Multiplication and Accumulation Unit Using a Partial-Product Multiplier in Digital Signal Processors
TWI493456B (zh) 向量計算指令執行之方法、裝置及系統
JP2006277019A (ja) オーバーフロー検出方法、オーバーフロー検出装置及びオーバーフロー検出プログラム
JP6850888B2 (ja) 分岐予測のために分岐履歴を判別する方法及びデバイス
JP2007163318A (ja) レーダ信号処理装置とその一定誤警報確率検出方法
US10908902B2 (en) Distance based branch prediction and detection of potential call and potential return instructions
Malhotra et al. A random forest classifier for detecting rare variants in NGS data from viral populations
Wagner The XL-mHG test for gene set enrichment
KR101700405B1 (ko) 레지스터, 프로세서 및 프로세서 제어 방법
WO2008036665A3 (en) Methods, media, and systems for detecting attack on a digital processing device
US11080054B2 (en) Data processing apparatus and method for generating a status flag using predicate indicators
JP5732933B2 (ja) 演算装置及びエラー検出方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090928