JP2006272659A - Liquid jet head, its manufacturing method, and printer - Google Patents

Liquid jet head, its manufacturing method, and printer Download PDF

Info

Publication number
JP2006272659A
JP2006272659A JP2005092776A JP2005092776A JP2006272659A JP 2006272659 A JP2006272659 A JP 2006272659A JP 2005092776 A JP2005092776 A JP 2005092776A JP 2005092776 A JP2005092776 A JP 2005092776A JP 2006272659 A JP2006272659 A JP 2006272659A
Authority
JP
Japan
Prior art keywords
pressure generating
wiring
signal lines
substrate
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005092776A
Other languages
Japanese (ja)
Inventor
Masahito Kanbe
雅人 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005092776A priority Critical patent/JP2006272659A/en
Publication of JP2006272659A publication Critical patent/JP2006272659A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid jet head for simply preventing a malfunction caused by a noise, while preventing a reduction in wiring density, and a manufacturing method for the liquid jet head. <P>SOLUTION: This liquid jet head equipped with a plurality of piezoelectric elements driven according to different signals comprises a channel forming substrate (10) wherein the plurality of piezoelectric elements (300) are formed, a joint substrate (30) which is formed of wholly grounded silicon, and a plurality of signal wires (200) which are formed on the joint substrate and which are each fed with different signals. The liquid jet head is formed in such a shape that the area, per unit length, of the contact of the signal wire (203), which may generate the noise with high probability, among the plurality of signal wires with the joint substrate is larger than the area, per unit length, of the contact of the other signal wires with the joint substrate. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、インクジェット式記録ヘッドに関し、特に、圧力発生素子が高密度に形成されたヘッドにおいて、ノイズによる誤動作を簡便に防止するヘッドの構造及びその製造方法に関する。   The present invention relates to an ink jet recording head, and more particularly, to a head structure and a method for manufacturing the head that can easily prevent malfunction due to noise in a head in which pressure generating elements are formed with high density.

インクジェット式記録ヘッドには、複数の圧電素子が設けられており、各圧電素子に対する駆動信号を出力する駆動ICから、各圧電素子に駆動信号を供給するために、複数の信号線が多数配線されている。このような信号線と平行して電源配線も配線されている。   The ink jet recording head is provided with a plurality of piezoelectric elements, and a plurality of signal lines are wired in order to supply drive signals to each piezoelectric element from a drive IC that outputs a drive signal for each piezoelectric element. ing. A power supply wiring is also wired in parallel with such a signal line.

ここで電源立ち上げ時における電源ノイズや、隣接する信号線にノイズが乗っている場合に、後段の回路にノイズの影響が及ぼされないようにした半導体集積回路が提案されていた。特開平7−74610号公報はこのような回路の例であり、電源電圧の変動をキャパシタが検出し、信号線のノードがLレベルのとき、電源電圧の変更によりノードのレベルが上昇しないようにその上昇を抑圧するGNDレベル電圧を供給するトランジスタを信号線ごとに設けるものであった(特許文献1)。この発明によれば、電源立ち上げ時やノイズによる電源電圧の変動が生じても、この電源ノイズによる回路の誤動作を防止することができていた。
特開平7−74610号公報(段落0029〜0030)
Here, there has been proposed a semiconductor integrated circuit in which the influence of noise is not exerted on a subsequent circuit in the case where power supply noise at the time of power supply startup or noise on an adjacent signal line is present. Japanese Patent Application Laid-Open No. 7-74610 is an example of such a circuit. When the capacitor detects the fluctuation of the power supply voltage and the node of the signal line is at the L level, the level of the node is not increased by the change of the power supply voltage. A transistor that supplies a GND level voltage that suppresses the increase is provided for each signal line (Patent Document 1). According to the present invention, it is possible to prevent malfunction of the circuit due to the power supply noise even when the power supply voltage fluctuates when the power is turned on or due to noise.
JP-A-7-74610 (paragraphs 0029 to 0030)

しかしながら、上記公報記載の発明によれば、信号線ごとにトランジスタやキャパシタを含む回路を提供しなければならないため、高密度実装が必要な部分においては適用することが難しかった。   However, according to the invention described in the above publication, since it is necessary to provide a circuit including a transistor and a capacitor for each signal line, it is difficult to apply to a portion that requires high-density mounting.

例えば、インクジェット式記録ヘッドに代表されるような液体噴射ヘッドは、近年の高精細度化に対応するためヘッド一つあたりに搭載する圧電素子の数も増えている。一つの駆動ICに多数の圧電素子のための制御信号を供給し、そこから一定の電圧振幅の駆動信号を各圧電素子に供給しなければならない。このような液体噴射ヘッドにおいては、複数の複雑な形状をしたシリコン基板を積層するために構造自体が複雑であるため、制御信号を供給する信号線の各々にノイズ対策のための回路をさらに設けることは、現実不可能であった。また、ノイズの防止が必須の課題であるとすれば、従来のようなノイズ防止回路を設けるための面積を拡張することを要するが、このような回路のための面積は、高密度実装の要求にある程度の譲歩を余儀なくされるものであった。   For example, a liquid ejecting head represented by an ink jet recording head has increased the number of piezoelectric elements mounted per head in order to cope with the recent high definition. A control signal for a large number of piezoelectric elements must be supplied to a single drive IC, and a drive signal having a constant voltage amplitude must be supplied to each piezoelectric element. In such a liquid jet head, since the structure itself is complicated because a plurality of complicatedly shaped silicon substrates are stacked, a circuit for countermeasures against noise is further provided in each signal line for supplying a control signal. That was impossible. Further, if noise prevention is an essential issue, it is necessary to expand the area for providing a conventional noise prevention circuit. The area for such a circuit is required for high-density mounting. It was forced to make some concessions.

ノイズにより論理状態の誤判定が生ずると、誤った印刷制御がされ、不要なインク吐出や必要なインク吐出の不全が発生する以上、高密度実装を犠牲にして、止むを得ず、ノイズ防止回路を信号線毎に設けなければならなかったのである。   If an erroneous determination of the logic state occurs due to noise, incorrect print control is performed, and unnecessary ink ejection or necessary ink ejection failure occurs. Must be provided for each signal line.

そこで、本発明は、配線密度の低減を防止しながら、ノイズによる誤動作を簡便に防止するための液体噴射ヘッド及びその製造方法を提供することを目的とする。   SUMMARY An advantage of some aspects of the invention is to provide a liquid ejecting head and a manufacturing method thereof for easily preventing malfunction due to noise while preventing reduction in wiring density.

本発明は、異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドであって、複数の圧力発生素子が形成された流路形成基板と、接地されたシリコンで形成された接合基板と、接合基板上に形成され、それぞれに異なる信号が供給される複数の信号線と、を備え、複数の信号線のうち、ノイズが発生する可能性の高い信号線における接合基板への接触面積は、他の信号線における接合基板への接触面積より大きく形成されていることを特徴とする。   The present invention is a liquid ejecting head including a plurality of pressure generating elements driven by different signals, a flow path forming substrate on which a plurality of pressure generating elements are formed, a bonding substrate formed of grounded silicon, A plurality of signal lines that are formed on the bonding substrate and are supplied with different signals, and a contact area of the signal line that is highly likely to generate noise among the plurality of signal lines is The other signal lines are formed to have a larger area than the contact area to the bonding substrate.

また、本発明は、異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドであって、複数の圧力発生素子が形成された流路形成基板と、接地されたシリコンで形成された接合基板と、接合基板上に形成され、それぞれに異なる信号が供給される複数の信号線と、を備え、複数の信号線のうち、ノイズが発生する可能性の高い信号線における配線幅は、他の信号線における配線幅より大きく形成されていることを特徴とする。   According to another aspect of the invention, there is provided a liquid ejecting head including a plurality of pressure generating elements driven by different signals, a flow path forming substrate on which the plurality of pressure generating elements are formed, and a junction formed of grounded silicon And a plurality of signal lines that are formed on the bonding substrate and to which different signals are respectively supplied, and among the plurality of signal lines, the wiring width of the signal lines that are highly likely to generate noise is different. The signal line is formed to be larger than the wiring width.

また、本発明は、異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドの製造方法であって、複数の圧力発生素子を備える流路形成基板を形成する工程と、流路形成基板上に複数の圧力発生素子を含む空間を形成する接合基板を形成する工程と、接合基板の圧力発生素子を含む空間側とは反対側の面に、圧力発生素子と圧力発生素子を駆動する駆動装置とを電気的に接続するための複数の信号線を形成する工程と、を備え、複数の信号線のうち、ノイズが発生する可能性の高い信号線における接合基板への接触面積を、他の信号線における接合基板への接触面積より大きく形成すること、を特徴とする。   According to another aspect of the invention, there is provided a method of manufacturing a liquid ejecting head including a plurality of pressure generating elements driven by different signals, the step of forming a flow path forming substrate including a plurality of pressure generating elements, and a flow path forming substrate. A step of forming a bonding substrate on which a space including a plurality of pressure generating elements is formed, and driving for driving the pressure generating element and the pressure generating element on a surface of the bonding substrate opposite to the space including the pressure generating element; Forming a plurality of signal lines for electrically connecting the device, and the contact area of the signal lines that are likely to generate noise among the plurality of signal lines to the bonding substrate is different. The signal line is formed to have a larger area than the contact area to the bonding substrate.

また本発明は、異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドの製造方法であって、複数の圧力発生素子を備える流路形成基板を形成する工程と、流路形成基板上に複数の圧力発生素子を含む空間を形成する接合基板を形成する工程と、接合基板の圧力発生素子を含む空間側とは反対側の面に、圧力発生素子と圧力発生素子を駆動する駆動装置とを電気的に接続するための複数の信号線を形成する工程と、を備え、複数の信号線のうち、ノイズが発生する可能性の高い信号線における配線幅を、他の信号線における配線幅より大きく形成すること、を特徴とする。   According to another aspect of the invention, there is provided a method of manufacturing a liquid jet head including a plurality of pressure generating elements driven by different signals, the step of forming a flow path forming substrate including a plurality of pressure generating elements, Forming a bonding substrate for forming a space including a plurality of pressure generating elements on the surface, and a driving device for driving the pressure generating elements and the pressure generating elements on a surface of the bonding substrate opposite to the space including the pressure generating elements Forming a plurality of signal lines for electrically connecting to each other, and among the plurality of signal lines, a wiring width of a signal line that is likely to generate noise is set to a wiring width of another signal line. It is characterized by being formed larger than the width.

液体噴射ヘッドには多数のチャネルを備え、チャネル毎に圧力発生素子が設けられており、それぞれの圧力発生素子に駆動信号を供給する信号線が多数形成されている。特にこれら信号線に駆動信号を供給する駆動装置に周辺において信号線が集まってくる結果、駆動装置周辺は高密度に信号線や電源線が配線されることになる。このとき、この信号線が配線される接合基板の本体は接地されているものとすれば、この接合基板上に形成される信号線のそれぞれは、その信号線の有する浮遊容量と経路抵抗を介して接地されることになる。ここで、本発明によれば、信号線のうちノイズが発生する可能性に高い信号線の幅が、他の信号線のそれより大きく設定され形成されている。浮遊容量は電極面積に比例するため、信号線の面積や幅が大きい場合には浮遊容量も大きくなり、高い周波数成分に対しインピーダンスをより低くすることができ、また、より低い周波数成分にまでインピーダンスを低い状態とすることができる。したがって、ノイズ成分の電圧振幅を低減させることができ、誤動作を生じることを防止することが可能となる。   The liquid ejecting head includes a large number of channels, and a pressure generating element is provided for each channel. A large number of signal lines for supplying driving signals to the pressure generating elements are formed. In particular, as signal lines are gathered around the drive device that supplies drive signals to these signal lines, signal lines and power supply lines are densely arranged around the drive device. At this time, if the main body of the bonding substrate to which the signal line is wired is grounded, each of the signal lines formed on the bonding substrate is connected to the stray capacitance and path resistance of the signal line. Will be grounded. Here, according to the present invention, the width of the signal line that is highly likely to generate noise among the signal lines is set larger than that of the other signal lines. Since the stray capacitance is proportional to the electrode area, if the signal line area and width are large, the stray capacitance also increases, and the impedance can be lowered for high frequency components, and the impedance can be reduced to lower frequency components. Can be kept low. Accordingly, the voltage amplitude of the noise component can be reduced, and it is possible to prevent malfunction.

ここで、「液体噴射ヘッド」とは、いわゆるインクを吐出しうるインクジェット式記録ヘッドを含む概念であるが、インク以外の液体を吐出する工業的用途に使用される液体吐出手段全体をも含むものとする。例えば、アルカリ性溶液、カラーフィルター製造用の色材、有機EL表示装置、EFD(面発光表示装置)等の電極パターン用材料、バイオチップ製造用試料溶液等を吐出させるものでもよい。   Here, the “liquid ejecting head” is a concept including an ink jet recording head capable of ejecting so-called ink, but also includes the entire liquid ejecting means used for industrial applications for ejecting liquid other than ink. . For example, an alkaline solution, a color material for producing a color filter, an organic EL display device, an electrode pattern material such as an EFD (surface emitting display device), a sample solution for producing a biochip, or the like may be discharged.

さらに本発明において、電源配線を備える場合、この電源配線における接合基板への接触面積が、前記他の信号線における接合基板への接触面積より大きく形成されていることは好ましい。また、電源配線における配線幅が、前記他の信号線における配線幅より大きく形成されていることは好ましい。   Furthermore, in the present invention, when the power supply wiring is provided, it is preferable that the contact area of the power supply wiring to the bonding substrate is larger than the contact area of the other signal lines to the bonding substrate. Moreover, it is preferable that the wiring width in the power supply wiring is formed larger than the wiring width in the other signal lines.

電源線には、電源投入時のノイズや動作時のノイズが発生することがあるが、このノイズ成分が信号線に干渉すると、回路の誤動作を引き起こすことがある。本発明の構成によれば、電源線の幅が、信号線のそれより大きく設定されている。このため、電源線における浮遊容量が大きくなり、高い周波数成分に対しインピーダンスをより低くすることができ、また、より低い周波数成分にまでインピーダンスを低い状態とすることができる。したがって、電源線におけるノイズ成分の電圧振幅を低減させることができ、他の信号線に誤動作を引き起こすことを防止できる。   Although noise at the time of power-on and noise at the time of operation may occur in the power supply line, if this noise component interferes with the signal line, it may cause malfunction of the circuit. According to the configuration of the present invention, the width of the power supply line is set larger than that of the signal line. For this reason, the stray capacitance in the power supply line is increased, the impedance can be lowered for the high frequency component, and the impedance can be lowered to the lower frequency component. Therefore, it is possible to reduce the voltage amplitude of the noise component in the power supply line and to prevent malfunction in other signal lines.

ここで、上記複数の信号線のうち、ノイズが発生する可能性の高い信号線は、電源配線、圧力発生素子の駆動信号配線、圧力発生素子の共通電極配線であることを特徴とする。電源配線には、電源投入/切断時のスイッチングノイズが混入することがあり、駆動信号配線や共通電極配線には、圧力発生素子を駆動するためのパルス信号を含み、高調波成分等、ノイズになりうる成分を含んでいるからである。   Here, among the plurality of signal lines, a signal line that is highly likely to generate noise is a power supply wiring, a drive signal wiring of the pressure generating element, and a common electrode wiring of the pressure generating element. Switching noise at power-on / off may be mixed in the power supply wiring, and the drive signal wiring and common electrode wiring include a pulse signal for driving the pressure generating element. This is because it contains possible components.

さらに、複数の信号線には、グランド配線が含まれており、接合基板と複数の信号線との間に絶縁膜が形成されており、グランド配線における絶縁膜の一部が除去されてグランド配線と接合基板とが接していることにより、接合基板が接地されていることは好ましい。本発明においては、接合基板を形成するシリコンが接地されているが、信号線にグランド配線(GND配線、接地線)が含まれている場合、そのグランド配線と接合基板とを絶縁する絶縁膜を除去して両者を接続すれば、簡単に接合基板の接地が行える。   Further, the plurality of signal lines include a ground wiring, and an insulating film is formed between the bonding substrate and the plurality of signal lines, and a part of the insulating film in the ground wiring is removed to remove the ground wiring. It is preferable that the bonding substrate is grounded by being in contact with the bonding substrate. In the present invention, the silicon forming the bonding substrate is grounded. However, if the signal line includes a ground wiring (GND wiring, grounding line), an insulating film that insulates the ground wiring from the bonding substrate is provided. If they are removed and both are connected, the bonded substrate can be grounded easily.

本発明は、上記液体噴射ヘッドを備えることを特徴とする印刷装置でもある。ここで「印刷装置」とは、いわゆるインクによる印字を行うプリンタを含むが、インク以外の液体(上記参照)を吐出する工業的用途に使用される吐出装置全体をも含むものとする。   The present invention is also a printing apparatus including the liquid ejecting head. Here, the “printing apparatus” includes a printer that performs printing by so-called ink, but also includes an entire ejection apparatus that is used for industrial applications that eject liquids other than ink (see above).

次に、本発明の実施形態について、図面を参照しつつ説明する。
以下の実施形態は本発明の液体噴射ヘッドとして、インクジェット式記録ヘッドを例示するものであり、本発明は以下の実施形態に限定されることなく、変形して適用可能である。
Next, embodiments of the present invention will be described with reference to the drawings.
The following embodiment exemplifies an ink jet recording head as the liquid jet head of the present invention, and the present invention is not limited to the following embodiment and can be modified and applied.

(実施形態1)
図1に基づいて、本発明の原理を説明する。 図1Aは信号線S1〜S5、高電位電源配線Vdd、低電位電源配線Vssが平行に敷設されている様子を示す平面図であり、図1Bはその断面図である。これら信号線と電源配線は、接合基板であるシリコン基板上に絶縁膜を隔ててパターニングされて敷設されている。ここで低電位電源配線Vssは、グランド配線である場合、そのグランド配線と接合基板との間の絶縁膜が一部除去されていることで、シリコン基板はグランド配線を介して接地されていることは、好ましい。
(Embodiment 1)
The principle of the present invention will be described with reference to FIG. FIG. 1A is a plan view showing a state in which signal lines S1 to S5, a high potential power supply line Vdd, and a low potential power supply line Vss are laid in parallel, and FIG. 1B is a cross-sectional view thereof. These signal lines and power supply lines are laid on the silicon substrate, which is a bonding substrate, by patterning with an insulating film therebetween. Here, in the case where the low-potential power supply wiring Vss is a ground wiring, the insulating film between the ground wiring and the bonding substrate is partially removed, so that the silicon substrate is grounded via the ground wiring. Is preferred.

信号線S1〜S5には、それぞれ異なる信号が供給されている。これら複数の信号線S1〜S5のうち、ノイズが発生する可能性の高い信号線が信号線S3である。本発明において、このノイズが発生する可能性の高い信号線S3における接合基板への接触面積(信号線S3の配線幅d3)が、他の信号線S1、S2、S4、S5における接合基板への接触面積(信号線S1、S2、S4、S5の配線幅d1、d2、d4、d5)より大きく形成されている点に特徴がある。   Different signals are supplied to the signal lines S1 to S5, respectively. Among these signal lines S1 to S5, a signal line that is highly likely to generate noise is a signal line S3. In the present invention, the contact area (wiring width d3 of the signal line S3) of the signal line S3 where the noise is highly likely to occur is equal to the bonding substrate of the other signal lines S1, S2, S4, and S5. It is characterized in that it is formed larger than the contact area (wiring widths d1, d2, d4, d5 of the signal lines S1, S2, S4, S5).

図1Cに、これら信号線及び電源配線の浮遊容量及び接地電位までの経路抵抗を考慮して場合の等価回路を示す。図1Cに示すように、各信号線S1〜S5と接地電位との間には浮遊容量C1〜C5が存在する。この浮遊容量は経路抵抗R1〜R5と直列接続されている。また、高電位電源配線Vddと接地電位との間は、同じく浮遊容量C0及び経路抵抗R0の直列接続が、高電位電源の負荷抵抗Rddと並列に接続されている。低電位電源配線Vssと接地電位との間は、浮遊容量C6及び経路抵抗R6の直列接続が、低電位電源の負荷抵抗Rssと並列に接続されている。但し、低電位電源配線Vssがグランド配線であるとすれば、C6及びR6は事実上無視できる。   FIG. 1C shows an equivalent circuit in the case where the floating resistances of these signal lines and power supply lines and the path resistance to the ground potential are taken into consideration. As shown in FIG. 1C, stray capacitances C1 to C5 exist between the signal lines S1 to S5 and the ground potential. This stray capacitance is connected in series with the path resistors R1 to R5. Similarly, a series connection of the stray capacitance C0 and the path resistance R0 is connected in parallel with the load resistance Rdd of the high potential power supply between the high potential power supply wiring Vdd and the ground potential. Between the low potential power supply line Vss and the ground potential, a series connection of the stray capacitance C6 and the path resistance R6 is connected in parallel with the load resistance Rss of the low potential power supply. However, if the low-potential power supply wiring Vss is a ground wiring, C6 and R6 can be virtually ignored.

ここで、ノイズが発生する可能性の高い信号線S3の配線幅d3が他の信号線の配線幅より多く、
d3>d1、d2、d4、d5
という関係ある。浮遊容量は、電極面積に比例するため、各信号線の面積s1〜s5は、
s3>s1、s2、s4、s5
という関係になる。ノイズの発生する信号線S3の浮遊容量C3が他の信号線より大きいので、信号線同士の比較において、経路抵抗がほぼ等しいものと仮定すれば、信号線S3のカットオフ周波数が他の信号線のカットオフ周波数よりも低くなる。
Here, the wiring width d3 of the signal line S3 that is highly likely to generate noise is larger than the wiring width of the other signal lines,
d3> d1, d2, d4, d5
There is a relationship. Since the stray capacitance is proportional to the electrode area, the area s1 to s5 of each signal line is
s3> s1, s2, s4, s5
It becomes the relationship. Since the stray capacitance C3 of the signal line S3 in which noise is generated is larger than that of the other signal lines, if the path resistance is assumed to be substantially equal in the comparison between the signal lines, the cutoff frequency of the signal line S3 is the other signal line. It becomes lower than the cut-off frequency.

例えば、信号線自体の経路抵抗をrとすると、信号線S3のカットオフ周波数fcは、
fc=1/2πC3(r+R3)
となる。配線幅を大きくし、配線面積を上げれば、それだけカットオフ周波数が低くなり、また、同じ周波数成分であればより、電圧振幅が下がることが期待できる。つまり、ノイズに含まれる高調波成分のうち、比較的高い周波数成分に対しインピーダンスをより低くすることができ、また、比較的低い周波数成分にまでインピーダンスを低い状態とすることができる。したがって、当該信号線S3についてのノイズの電圧振幅を低減させることができるのである。
For example, if the path resistance of the signal line itself is r, the cutoff frequency fc of the signal line S3 is
fc = 1 / 2πC3 (r + R3)
It becomes. If the wiring width is increased and the wiring area is increased, the cut-off frequency can be lowered accordingly, and the voltage amplitude can be expected to decrease more if the frequency components are the same. That is, among the harmonic components contained in the noise, the impedance can be lowered with respect to a relatively high frequency component, and the impedance can be lowered to a relatively low frequency component. Therefore, the voltage amplitude of noise about the signal line S3 can be reduced.

信号線におけるノイズの電圧振幅が大きいと、駆動装置である駆動ICで論理状態を異なるものと判定され、誤動作を生じることがあるが、本発明のように、ノイズの発生が予想される信号線(例えばS3)の配線幅を大きくすることで、この誤動作の発生を防止することが可能となる。ノイズが発生する可能性のある信号線のノイズレベルが低下すれば、他の信号線に対するノイズの干渉も少なくなる。   If the voltage amplitude of noise in the signal line is large, the drive IC that is the drive device determines that the logic state is different and may cause a malfunction. However, as in the present invention, a signal line that is expected to generate noise. Increasing the wiring width (for example, S3) can prevent this malfunction. If the noise level of a signal line that may generate noise is reduced, noise interference with other signal lines is also reduced.

なお、経路抵抗が小さい程ノイズ低減効果が大きいため、配線が設けられる基板の抵抗もある程度低い方がノイズ低減効果が高い。例えば、基板がシリコンである場合、信号自体のクロストークやレベル低下が問題にならない範囲で、シリコン基板に不純物を適量混入させて面積抵抗を下げ、ノイズレベルを下げるようにしてもよい。特に、信号線S1〜S5に隣接した低電位電源配線Vssがグランド配線であるものとすれば、このグランド配線と信号線S1〜S5が形成される領域のシリコン基板の不純物密度を上げるだけで、面積抵抗を下げることができる。本実施形態は、上記図1の原理をインクジェット式記録ヘッドの信号配線に適用したものである。   Since the noise reduction effect is greater as the path resistance is smaller, the noise reduction effect is higher when the resistance of the substrate on which the wiring is provided is lower to some extent. For example, when the substrate is silicon, an appropriate amount of impurities may be mixed in the silicon substrate to reduce the sheet resistance and the noise level within a range where crosstalk and level reduction of the signal itself do not matter. In particular, if the low potential power supply wiring Vss adjacent to the signal lines S1 to S5 is a ground wiring, the impurity density of the silicon substrate in the region where the ground wiring and the signal lines S1 to S5 are formed can be increased. The sheet resistance can be lowered. In the present embodiment, the principle of FIG. 1 is applied to signal wiring of an ink jet recording head.

無論、総ての信号線の配線幅を広くすれば、ノイズレベルは下げられるが、配線幅の増大は、配線の高密度化の要求と相反するものである。ここで信号線ごとに供給される信号の種類や、配線の引き回しが異なることから、信号線間のノイズレベルは必ずしも同じではない。そこで、本発明では、ノイズのレベルが高いと実装上予想される信号に限って信号線の配線幅、または、配線面積を大きくすることで、配線密度の低減を極力抑えるように工夫してある点にも特徴がある。特に、ノイズが発生する可能性の高い、電源配線、圧力発生素子のための駆動信号配線、圧力発生素子のための共通電極配線の配線幅、または、配線面積を大きくすることで、ヘッドの小型化を実現しつつ、電源線におけるノイズ成分の電圧振幅を低減させることができ、他の信号線に誤動作を引き起こすことを防止できる。続いてこの原理を利用した本実施形態のインクジェット式記録ヘッドを説明する。   Of course, if the wiring width of all the signal lines is increased, the noise level can be lowered, but the increase in the wiring width is contrary to the demand for higher wiring density. Here, the noise level between the signal lines is not necessarily the same because the type of signal supplied to each signal line and the routing of the wiring are different. Therefore, the present invention is devised to suppress the reduction of the wiring density as much as possible by increasing the wiring width or wiring area of the signal line only for signals expected to be mounted when the noise level is high. There is also a feature in the point. In particular, it is possible to reduce the size of the head by increasing the wiring width or wiring area of the power supply wiring, the drive signal wiring for the pressure generating element, the common electrode wiring for the pressure generating element, or the wiring area that is highly likely to generate noise. Thus, it is possible to reduce the voltage amplitude of the noise component in the power supply line and to prevent malfunction in other signal lines. Next, the ink jet recording head of this embodiment using this principle will be described.

図2に、本発明の実施形態に係るインクジェット式記録ヘッドの概略を示す分解斜視図を示す。図3(a)はその平面図、図3(b)はその断面図である。   FIG. 2 is an exploded perspective view showing an outline of the ink jet recording head according to the embodiment of the present invention. FIG. 3A is a plan view thereof, and FIG. 3B is a sectional view thereof.

図2に示すように、本実施形態におけるインクジェット式記録ヘッドは、複数の圧電素子300が形成された流路形成基板10、基板が接地されたシリコンで形成された接合基板30、及び接合基板上に形成された各々に異なる信号が供給される複数の信号線群200を備えるものである。この信号線群200において、特に、本発明では、ノイズが発生する可能性の高い信号線(ここでは203としている)における接合基板30への接触面積(配線幅)が、他の信号線(201、202、204、205とする)における接合基板への接触面積(配線幅)より大きく形成されている点に特徴がある。さらに詳しく各構造を説明する。   As shown in FIG. 2, the ink jet recording head according to the present embodiment includes a flow path forming substrate 10 on which a plurality of piezoelectric elements 300 are formed, a bonding substrate 30 formed of silicon with the substrate grounded, and a bonding substrate. Are provided with a plurality of signal line groups 200 to which different signals are supplied. In this signal line group 200, in particular, in the present invention, the contact area (wiring width) to the bonding substrate 30 in a signal line (in this case, 203) that is highly likely to generate noise is the other signal line (201). , 202, 204, 205) is characterized in that it is formed larger than the contact area (wiring width) to the bonding substrate. Each structure will be described in more detail.

流路形成基板10は、本実施形態では、面方位(110)のシリコン単結晶基板をエッチングすることにより、その一方の面に、複数の隔壁によって区画された縦長の圧力発生室12が複数形成されている。圧力発生室12の長手方向一端の外側には、連通部13が形成されており、この連通部13が各圧力発生室12とインク供給路14を介して連通している。流路形成基板10の厚みは、圧力発生室12を形成する密度に合わせて適宜選択される。例えば1インチ当たり180個(180dpi)程度のノズル密度、すなわち圧力発生室12のピッチとする場合には、厚みを180〜280μm程度、より望ましくは220μm程度とすることにより、隔壁の剛性を一定以上に保ち隔壁の撓みによるクロストークを防止することができる。例えば1インチ当たり360個(360dpi)程度の高密度なノズル密度となる場合には、流路形成基板10の厚みは100μm程度にすることが好ましい。この流路形成基板10のインクが接することとなる圧力発生室12、連通部13、インク供給路14の内壁表面には、耐インク性を呈する材料からなる保護膜100が形成されている。耐インク性を呈する材料とは、例えば五酸化タンタル(Ta25)であり、50nm程度の厚みに形成されていればよい。この酸化タンタルからなる保護膜100は耐インク性能が非常に優れているため、長期間圧力発生室の形状を維持可能になっている。 In this embodiment, the flow path forming substrate 10 is formed by etching a silicon single crystal substrate having a plane orientation (110) to form a plurality of vertically long pressure generation chambers 12 partitioned by a plurality of partition walls on one surface thereof. Has been. A communication portion 13 is formed outside one end in the longitudinal direction of the pressure generation chamber 12, and the communication portion 13 communicates with each pressure generation chamber 12 via an ink supply path 14. The thickness of the flow path forming substrate 10 is appropriately selected according to the density at which the pressure generating chambers 12 are formed. For example, when the nozzle density is about 180 (180 dpi) per inch, that is, the pitch of the pressure generating chamber 12 is set, the rigidity of the partition wall is more than a certain value by setting the thickness to about 180 to 280 μm, more preferably about 220 μm. The crosstalk due to the bending of the partition wall can be prevented. For example, when the nozzle density is about 360 (360 dpi) per inch, the thickness of the flow path forming substrate 10 is preferably about 100 μm. A protective film 100 made of a material exhibiting ink resistance is formed on the inner surfaces of the pressure generating chamber 12, the communication portion 13, and the ink supply passage 14 with which the ink of the flow path forming substrate 10 comes into contact. The material exhibiting ink resistance is, for example, tantalum pentoxide (Ta 2 O 5 ) and may be formed to a thickness of about 50 nm. Since the protective film 100 made of tantalum oxide has very excellent ink resistance, the shape of the pressure generating chamber can be maintained for a long time.

流路形成基板10の圧力発生室12が開口した開口面側には、ノズルプレート20が貼り合わせられている。ノズルプレートには、各圧力発生室12に対応させたピッチでノズル21が形成されている。このノズルプレート20は例えばステンレス鋼(SUS)やガラスセラミックス、シリコンで形成されている。ノズルプレート20の厚みは、例えば0.01〜1mm程度で、線膨張係数が少なく(例えば300℃以下で2.5〜4.5×10-6/℃である。 A nozzle plate 20 is bonded to the opening surface side of the flow path forming substrate 10 where the pressure generating chamber 12 is opened. In the nozzle plate, nozzles 21 are formed at a pitch corresponding to each pressure generating chamber 12. The nozzle plate 20 is made of, for example, stainless steel (SUS), glass ceramics, or silicon. The thickness of the nozzle plate 20 is, for example, about 0.01 to 1 mm and has a small linear expansion coefficient (for example, 2.5 to 4.5 × 10 −6 / ° C. at 300 ° C. or lower).

流路形成基板10の開口面側の反対側には、弾性膜50を介して圧電素子300が複数設けられている。弾性膜50は、厚み約1μmの酸化シリコンによる絶縁膜であって、圧電素子300の変形に応じて変形することにより、圧力発生室12に圧力変化を及ぼすものである。弾性膜50上には、さらに絶縁体膜51が形成されている。絶縁体膜51には、圧電素子に電界を印加するための一方の電極となる下電極膜60が総ての圧電素子300に共通してパターニングされている。圧電体層70は、チタン酸ジルコン酸鉛(PZT)等の強誘電体セラミックスや、これにニオブ、ニッケル、マグネシウム、ビスマス、またはイットリウム等の金属を添加したリラクサ強誘電体セラミックスであり、ペロブスカイト型結晶構造を有するセラミック結晶体である。圧電体層70は、圧力発生室12の長手方向に沿って弾性膜50に十分な変形を及ぼすことができる程度の長さに成形されている。上電極膜80は、圧電体層70の上に形成されており、圧電素子300に電界を印加するための他方の電極となっている。例えば下電極膜60は約0.2μm、圧電体層70は約1μm、上電極膜80は約0.1μmの厚みにそれぞれ形成されている。上下電極膜は、例えば白金(Pt)等で形成されている。圧電素子の上下の電極は総て電気的に独立させてもよいが、配線が複雑になるので、通常本実施形態のように、一方の電極膜(ここでは下電極膜60)を共通電極としている。各圧電素子300には、密着層91と金属層92からなる積層構造のリード電極90がパターニングされており、上電極膜80への電圧供給線となっている。金属層92は例えば金(Au)等で形成されている。上電極膜と下電極膜とは総てを電気的に別々に配線してもよいし、共通電極を上電極膜とし、個別電極を下電極膜としてもよい。   A plurality of piezoelectric elements 300 are provided on the side opposite to the opening surface side of the flow path forming substrate 10 via the elastic film 50. The elastic film 50 is an insulating film made of silicon oxide having a thickness of about 1 μm, and changes the pressure in the pressure generating chamber 12 by being deformed in accordance with the deformation of the piezoelectric element 300. An insulator film 51 is further formed on the elastic film 50. On the insulator film 51, a lower electrode film 60 serving as one electrode for applying an electric field to the piezoelectric element is patterned in common to all the piezoelectric elements 300. The piezoelectric layer 70 is a ferroelectric ceramic such as lead zirconate titanate (PZT) or a relaxor ferroelectric ceramic obtained by adding a metal such as niobium, nickel, magnesium, bismuth, or yttrium to the perovskite type. It is a ceramic crystal body having a crystal structure. The piezoelectric layer 70 is formed to have a length that can sufficiently deform the elastic film 50 along the longitudinal direction of the pressure generating chamber 12. The upper electrode film 80 is formed on the piezoelectric layer 70 and serves as the other electrode for applying an electric field to the piezoelectric element 300. For example, the lower electrode film 60 is formed to a thickness of about 0.2 μm, the piezoelectric layer 70 is formed to a thickness of about 1 μm, and the upper electrode film 80 is formed to a thickness of about 0.1 μm. The upper and lower electrode films are made of, for example, platinum (Pt). The upper and lower electrodes of the piezoelectric element may all be electrically independent. However, since wiring becomes complicated, usually one electrode film (here, the lower electrode film 60) is used as a common electrode as in this embodiment. Yes. In each piezoelectric element 300, a lead electrode 90 having a laminated structure including an adhesion layer 91 and a metal layer 92 is patterned and serves as a voltage supply line to the upper electrode film 80. The metal layer 92 is made of, for example, gold (Au). The upper electrode film and the lower electrode film may all be electrically separated, or the common electrode may be the upper electrode film and the individual electrode may be the lower electrode film.

弾性膜50の連通部13の周辺部に対応する領域には、弾性膜50及び絶縁体膜51が除去された貫通部54が形成されている。貫通部54の内縁部には、弾性膜50と絶縁体膜51の端部を覆って金からなる金属膜53が形成されている。この金属膜53上には、密着層91及び金属層92からなるリード電極90と同一の層構造がパターニングされている。   In a region corresponding to the peripheral portion of the communication portion 13 of the elastic film 50, a through portion 54 from which the elastic film 50 and the insulator film 51 are removed is formed. A metal film 53 made of gold is formed on the inner edge of the penetrating portion 54 so as to cover the ends of the elastic film 50 and the insulator film 51. On the metal film 53, the same layer structure as the lead electrode 90 made of the adhesion layer 91 and the metal layer 92 is patterned.

接合基板30は、このような圧電素子300の集合を、圧電素子300の駆動による変形運動を阻害しない程度のマージンを含めた空間を形成する基板である。接合基板30には、この圧電素子300の上部を共通して覆い、空間を形成する圧電素子保持部32が形成されている。また、流路形成基板10の連通部13に対応する位置に、連通部13と共通する空間を形成して、インクの貯留空間を形成するリザーバ部31も形成されている。接合基板30は、流路形成基板10の形成材料であるシリコンと熱膨張率の略同一の材料であることが好ましいため、シリコンを用いる。この、この接合基板30の表面には、当該接合基板を熱酸化させて形成した二酸化シリコン膜からなる絶縁膜(図示せず)が形成されている。   The bonding substrate 30 is a substrate that forms a space including such a margin that the assembly of the piezoelectric elements 300 does not hinder the deformation movement caused by the driving of the piezoelectric elements 300. The bonding substrate 30 is formed with a piezoelectric element holding portion 32 that covers the upper portion of the piezoelectric element 300 in common and forms a space. In addition, a reservoir portion 31 that forms a space common to the communication portion 13 and forms an ink storage space is formed at a position corresponding to the communication portion 13 of the flow path forming substrate 10. Since the bonding substrate 30 is preferably made of a material having substantially the same coefficient of thermal expansion as that of silicon, which is a material for forming the flow path forming substrate 10, silicon is used. An insulating film (not shown) made of a silicon dioxide film formed by thermally oxidizing the bonding substrate is formed on the surface of the bonding substrate 30.

接合基板30の圧電素子保持部32とリザーバ部31との間であり、流路形成基板10におけるインク供給路14に対応する領域には、接合基板を厚さ方向に貫通する貫通孔が、図示しない位置に設けられている。   A through hole penetrating the bonding substrate in the thickness direction is illustrated in the region corresponding to the ink supply path 14 in the flow path forming substrate 10 between the piezoelectric element holding portion 32 and the reservoir portion 31 of the bonding substrate 30. It is provided in a position that does not.

接合基板30と流路形成基板10とは、接着層35が形成されており、両基板を密封接合している。接着層のための接着剤に特に限定はないが、インク耐性のある接着剤、例えばエポキシ系樹脂接着剤が用いられる。   The bonding substrate 30 and the flow path forming substrate 10 are formed with an adhesive layer 35, and both the substrates are hermetically bonded. The adhesive for the adhesive layer is not particularly limited, but an ink resistant adhesive such as an epoxy resin adhesive is used.

接合基板30のリザーバ部31の上部には、厚さ6μm程度のポリフェニレンサイファイド(PPS)からなる弾性膜41が、押え基板42で押さえられた構造を有するコンプライアンス基板40が貼り合わせられている。このコンプライアンス基板40は、リザーバ部31にインクが流入した際に生じるインクの瞬時的な過圧状態を、弾性膜41の弾性伸張によって緩和するものであり、インクの適正な充填を行うための圧力調整部品となっている。   A compliance substrate 40 having a structure in which an elastic film 41 made of polyphenylene sulfide (PPS) having a thickness of about 6 μm is pressed by a holding substrate 42 is bonded to the upper portion of the reservoir portion 31 of the bonding substrate 30. The compliance substrate 40 relieves an instantaneous overpressure state of the ink that occurs when the ink flows into the reservoir portion 31 by the elastic extension of the elastic film 41, and is a pressure for appropriately filling the ink. It is an adjustment part.

また、接合基板30の、圧電素子保持部32とは反対側の面には、本発明に係る信号線群200がパターニングされて形成されている。信号線群200の上には、駆動装置である駆動IC210が直接電気的に接続した状態でフリップチップ実装されている。この駆動IC210からは、各圧電素子300から接合基板30の外側にまで引き出されたリード電極90の先端部と駆動IC210とを接続する駆動配線220により、圧電素子300と電気的に接続されている。図示しない制御部からの駆動信号は、信号線群200によって駆動IC210にまで供給されて入力され、当該駆動IC210からの出力は、駆動配線220及びリード電極90を介して各圧電素子300に対してパルス電圧が供給されている。なお、信号線群200から駆動IC210へ、及び駆動IC210から各圧電素子への実装は、ワイヤーボンディングにより実装することも可能である。   Further, the signal line group 200 according to the present invention is formed by patterning on the surface of the bonding substrate 30 opposite to the piezoelectric element holding portion 32. On the signal line group 200, a driving IC 210 as a driving device is flip-chip mounted in a state where it is directly electrically connected. The drive IC 210 is electrically connected to the piezoelectric element 300 by a drive wiring 220 that connects the tip end portion of the lead electrode 90 drawn from each piezoelectric element 300 to the outside of the bonding substrate 30 and the drive IC 210. . A drive signal from a control unit (not shown) is supplied and inputted to the drive IC 210 by the signal line group 200, and an output from the drive IC 210 is sent to each piezoelectric element 300 via the drive wiring 220 and the lead electrode 90. Pulse voltage is supplied. The mounting from the signal line group 200 to the driving IC 210 and from the driving IC 210 to each piezoelectric element can also be performed by wire bonding.

図3(a)及び(b)において、信号線群200のうち、信号線203の配線幅D1が他の信号線201、202、204、205の配線幅D0よりも大きくなっている点に本願発明の特徴がある。すなわち、上記図1で説明した原理が適用されている。
図3(a)に示すように、本実施形態では、高密度に配線される接合基板30上の信号線群200についてこの原理を適用し、接合基板30を接地し、ノイズの発生する可能性の高い信号線203の配線幅D1を、他の信号線201、202、204、205の配線幅D0より大きくしたのである。駆動IC210に接続される信号線203のノイズが低減することで、インクジェット式記録ヘッドの誤動作を抑制しているのである。
3A and 3B, in the signal line group 200, the wiring width D1 of the signal line 203 is larger than the wiring width D0 of the other signal lines 201, 202, 204, and 205. There is a feature of the invention. That is, the principle explained in FIG. 1 is applied.
As shown in FIG. 3A, in this embodiment, this principle is applied to the signal line group 200 on the bonding substrate 30 wired at high density, and the bonding substrate 30 may be grounded to generate noise. The wiring width D1 of the high signal line 203 is made larger than the wiring width D0 of the other signal lines 201, 202, 204, and 205. The noise of the signal line 203 connected to the driving IC 210 is reduced, so that the malfunction of the ink jet recording head is suppressed.

(製造方法)
次にこれらのインクジェット式記録ヘッドの製造方法を簡単に説明する。
図2に示す流路形成基板10と圧電素子300の集合体は、まず、流路形成基板10の一方の面に圧電素子300を形成してから、他方の面をウェットエッチングして形成される。
(Production method)
Next, a method for manufacturing these ink jet recording heads will be briefly described.
The assembly of the flow path forming substrate 10 and the piezoelectric element 300 shown in FIG. 2 is formed by first forming the piezoelectric element 300 on one surface of the flow path forming substrate 10 and then wet etching the other surface. .

まず、面方位(110)のシリコン単結晶基板をウェハ形状のまま、約1100℃の拡散炉で熱酸化させ、弾性膜50となる二酸化シリコン膜を形成し、次いで、弾性膜50上にジルコニウム層をスパッタ法等で形成してから500〜1200℃の拡散炉で熱酸化して酸化ジルコニウムからなる絶縁体膜51を形成する。   First, a silicon single crystal substrate having a surface orientation (110) is thermally oxidized in a diffusion furnace at about 1100 ° C. while maintaining a wafer shape to form a silicon dioxide film to be an elastic film 50, and then a zirconium layer on the elastic film 50 Is formed by sputtering or the like, and then thermally oxidized in a diffusion furnace at 500 to 1200 ° C. to form an insulator film 51 made of zirconium oxide.

次いで、所定の金属、例えば白金とイリジウムとを絶縁体膜51上に積層して下電極膜60を形成してから、図3(a)に示すような所定形状にパターニングする。次いで、所定の方法を用いて圧電体層70を形成する。圧電体の形成方法には、ゾル・ゲル法やMOD法等種々の方法が適用できる。ゾル・ゲル法を適用する場合、強誘電体セラミックスの前駆体、例えばチタン酸ジルコン酸鉛(PZT)の前駆体材料となる金属アルコキシド溶液の塗布、脱脂、乾燥からなる工程により形成される圧電体薄膜を複数層積層する。圧電体薄膜を必要な厚みまで積層してから最後に焼成して結晶成長をさせ、圧電体層70を完成させる。圧電体層70上には、所定の金属、例えばイリジウムをスパッタ法等で積層して、上電極膜80を形成する。これらの工程によって、圧電体層が一対の電極膜で狭持された圧電素子の構造ができあがるので、上電極膜80、圧電体層70を一気にエッチングで除去して、個々の圧電素子300の形状に成形する。   Next, a predetermined metal, such as platinum and iridium, is laminated on the insulator film 51 to form the lower electrode film 60, and then patterned into a predetermined shape as shown in FIG. Next, the piezoelectric layer 70 is formed using a predetermined method. Various methods such as a sol-gel method and a MOD method can be applied to the piezoelectric body forming method. When applying the sol-gel method, a piezoelectric material formed by a process consisting of coating, degreasing and drying of a precursor of a ferroelectric ceramic, for example, a metal alkoxide solution which is a precursor material of lead zirconate titanate (PZT). A plurality of thin films are stacked. A piezoelectric thin film is laminated to a required thickness, and finally fired to grow crystals and complete the piezoelectric layer 70. On the piezoelectric layer 70, a predetermined metal, for example, iridium, is laminated by a sputtering method or the like to form the upper electrode film 80. By these steps, the structure of the piezoelectric element in which the piezoelectric layer is sandwiched between the pair of electrode films is completed. Therefore, the upper electrode film 80 and the piezoelectric layer 70 are removed by etching all at once, and the shape of each piezoelectric element 300 is obtained. To form.

続いて、上電極膜80上にさらに窒化シリコン(SiN)等の、流路形成基板のシリコン材料とはエッチングレートの異なる材料を用いて、金属膜53を形成する。そして圧電素子300に対向する領域の金属膜を除去し、リザーバ部に対応する領域のみに金属膜53を残す。   Subsequently, a metal film 53 is formed on the upper electrode film 80 using a material having a different etching rate from the silicon material of the flow path forming substrate, such as silicon nitride (SiN). Then, the metal film in the region facing the piezoelectric element 300 is removed, and the metal film 53 is left only in the region corresponding to the reservoir portion.

次いで、圧電素子300の上電極膜80に接続するリード電極90を形成する。まず密着層91を形成し、次いで金属層92を形成する。このとき金属膜53上にも密着層91と金属層92からなる層が形成される。この金属層92と密着層91とを所定のマスクパターンによりパターニングすることにより、リード電極90の形状を形成する。なお、密着層91としては、チタン(Ti)、チタンタングステン化合物(TiW)、ニッケル(Ni)、クロム(Cr)等を適用でき、金属層92としては、金(Au)、アルミニウム(Al)、銅(Cu)等を適用できる。   Next, the lead electrode 90 connected to the upper electrode film 80 of the piezoelectric element 300 is formed. First, the adhesion layer 91 is formed, and then the metal layer 92 is formed. At this time, a layer composed of the adhesion layer 91 and the metal layer 92 is also formed on the metal film 53. The shape of the lead electrode 90 is formed by patterning the metal layer 92 and the adhesion layer 91 with a predetermined mask pattern. As the adhesion layer 91, titanium (Ti), titanium tungsten compound (TiW), nickel (Ni), chromium (Cr), or the like can be applied. As the metal layer 92, gold (Au), aluminum (Al), Copper (Cu) or the like can be applied.

上記流路形成基板用シリコン単結晶基板とは別のリザーバ形成用シリコン単結晶基板には、接合基板30としての形状を形成しておく。すなわち、リザーバ形成用シリコン単結晶基板の片面を制御エッチングして圧電素子保持部32、及び、リザーバ部31となる凹部を形成しておく。
また、このリザーバ形成用シリコン単結晶基板の、圧電素子保持部32を形成する面とは反対側の面には、本発明に係る信号線群200が形成される。すなわち、図示しない制御部からの駆動信号を供給するための信号線群を、このシリコン単結晶基板の面にフリップチップ実装またはワイヤーボンディングに対応させたパターン形状でパターニングする。このとき、図3(a)に示すように、ノイズが発生する可能性の高い信号線203の配線幅をD1に、その他の信号線201、202、204、205の配線幅をD0となるようにパターニングをする。
A shape as the bonding substrate 30 is formed on a reservoir forming silicon single crystal substrate different from the channel forming substrate silicon single crystal substrate. That is, one surface of the reservoir-forming silicon single crystal substrate is controlled and etched to form the piezoelectric element holding portion 32 and the concave portion that becomes the reservoir portion 31.
The signal line group 200 according to the present invention is formed on the surface of the reservoir forming silicon single crystal substrate opposite to the surface on which the piezoelectric element holding portion 32 is formed. That is, a signal line group for supplying a drive signal from a control unit (not shown) is patterned on the surface of the silicon single crystal substrate in a pattern shape corresponding to flip chip mounting or wire bonding. At this time, as shown in FIG. 3A, the wiring width of the signal line 203 that is likely to generate noise is D1, and the wiring widths of the other signal lines 201, 202, 204, and 205 are D0. Patterning.

このリザーバ形成用シリコン単結晶基板が、圧電素子保持部32が圧電素子300を覆うように、リザーバ部31が連通部13と連通するように位置合わせされて、接着層35により流路形成基板10と貼り合わせられる。   The reservoir forming silicon single crystal substrate is aligned so that the reservoir portion 31 communicates with the communicating portion 13 so that the piezoelectric element holding portion 32 covers the piezoelectric element 300, and the flow path forming substrate 10 is formed by the adhesive layer 35. And pasted together.

次に、流路形成基板用シリコン単結晶基板をある程度の厚さとなるまで研磨して、さらに弗化硝酸によってウェットエッチングすることにより、流路形成基板用シリコン単結晶基板を、約70μmの厚みに形成する。次に、流路形成基板用シリコン単結晶基板に窒化シリコンからなるマスク膜を形成して、上記したような異方性エッチングを行って、流路形成基板用シリコン単結晶基板に、圧力発生室12、連通部13、及びインク供給路14等の形状が形成される。具体的には、水酸化カリウム(KOH)水溶液等のエッチング液により、弾性膜50、金属膜53、及び密着層91が露出するまでエッチングすることにより、圧力発生室12、連通部13、及びインク供給路14を一気に形成する。シリコン単結晶基板をKOH等のアルカリ溶液に浸漬すると、シリコンが徐々に浸食され、(110)面に垂直な第1の(111)面と、この(111)面と所定角(約70度)をなし、かつ、(110)面と所定角(約35度)をなす第2の(111)面とを出現する。ここで、(110)面と(111)面とのエッチングレートの差が1:180という性質を利用することで、(111)面を大きく浸食させるのである。圧力発生室12の長辺が第1の(111)面となり短辺を第2の(111)面となっている。エッチングを流路形成基板10の厚みを貫通するまで実施することによって、平行四辺形形状の圧力発生室12が高密度に形成されるのである。   Next, the silicon single crystal substrate for the flow path forming substrate is polished to a certain thickness, and further wet-etched with fluorinated nitric acid, so that the silicon single crystal substrate for the flow path forming substrate has a thickness of about 70 μm. Form. Next, a mask film made of silicon nitride is formed on the silicon single crystal substrate for the flow path forming substrate, and anisotropic etching as described above is performed, so that the pressure generating chamber is formed on the silicon single crystal substrate for the flow path forming substrate. 12, shapes of the communication portion 13, the ink supply path 14, and the like are formed. Specifically, the pressure generating chamber 12, the communication portion 13, and the ink are etched by etching with an etching solution such as an aqueous potassium hydroxide (KOH) solution until the elastic film 50, the metal film 53, and the adhesion layer 91 are exposed. The supply path 14 is formed at a stretch. When the silicon single crystal substrate is immersed in an alkaline solution such as KOH, the silicon is gradually eroded, and the first (111) plane perpendicular to the (110) plane and a predetermined angle (about 70 degrees) with the (111) plane. And a (110) plane and a second (111) plane forming a predetermined angle (about 35 degrees) appear. Here, the (111) plane is greatly eroded by utilizing the property that the difference in etching rate between the (110) plane and the (111) plane is 1: 180. The long side of the pressure generation chamber 12 is the first (111) plane and the short side is the second (111) plane. By performing the etching until the thickness of the flow path forming substrate 10 is penetrated, the parallelogram-shaped pressure generating chambers 12 are formed with high density.

ここで、連通部13とリザーバ部31との境界部が、金属膜53によって封止されているので、流路形成基板用シリコン単結晶基板側からリザーバ形成用シリコン単結晶基板へエッチング液が回り込むこともなく、リザーバ形成用シリコン単結晶基板をエッチングしてしまうこともない。   Here, since the boundary portion between the communication portion 13 and the reservoir portion 31 is sealed with the metal film 53, the etching solution flows from the flow path forming substrate silicon single crystal substrate side to the reservoir forming silicon single crystal substrate. In addition, the reservoir forming silicon single crystal substrate is not etched.

リザーバ部31が形成された後に、接合基板30上の配線基板上に、駆動IC210をフリップチップ実装する。すなわち、接合基板30上に形成された信号線群200のパターン上のフリップチップ実装されるパターン位置に、駆動IC210の電極が位置するようにして電気的に接続する。なお、信号線群200から駆動IC210へ、及び駆動IC210から各圧電素子への実装は、ワイヤーボンディングにより実装することも可能である。それから、駆動IC210の圧電素子用の出力端子とリード電極90とが駆動配線220によって電気的に接続される。その後、流路形成基板用シリコン単結晶基板とリザーバ形成用シリコン単結晶基板とが、ダイシング等で基板の形状に切り出される。そして、流路形成基板10の、接合基板30とは反対側に、ノズル21が穿設されているノズルプレート20が所定の接着剤により接合される。以上の工程により、図2に示すような、インクジェット式記録ヘッドの形状が形成される。   After the reservoir portion 31 is formed, the drive IC 210 is flip-chip mounted on the wiring substrate on the bonding substrate 30. That is, the electrodes of the drive IC 210 are electrically connected to the pattern position where the flip chip mounting is performed on the pattern of the signal line group 200 formed on the bonding substrate 30. The mounting from the signal line group 200 to the driving IC 210 and from the driving IC 210 to each piezoelectric element can also be performed by wire bonding. Then, the output terminal for the piezoelectric element of the drive IC 210 and the lead electrode 90 are electrically connected by the drive wiring 220. Thereafter, the channel-forming substrate silicon single crystal substrate and the reservoir forming silicon single crystal substrate are cut into a substrate shape by dicing or the like. Then, the nozzle plate 20 in which the nozzles 21 are formed is bonded to the flow path forming substrate 10 on the side opposite to the bonding substrate 30 with a predetermined adhesive. Through the above steps, the shape of the ink jet recording head as shown in FIG. 2 is formed.

以上、本実施形態1によれば、信号線群200のうち、ノイズが発生する可能性の高い信号線203が、他の信号線より、単位長さあたりの配線面積、すなわち配線幅が広くなるように形成されているので、信号線203に発生するノイズの電圧振幅を相対的に低くすることができる。   As described above, according to the first embodiment, in the signal line group 200, the signal line 203 that is highly likely to generate noise has a larger wiring area per unit length, that is, a wiring width, than other signal lines. Thus, the voltage amplitude of noise generated in the signal line 203 can be relatively lowered.

(実施形態2)
本発明の実施形態2は、信号線の他に、電源配線のノイズに対応したものである。
図4を参照して、本発明の原理を説明する。図4Aは信号線S1〜S5、高電位電源配線Vdd’、低電位電源配線Vss’が平行に敷設されている様子を示す平面図であり、図4Bはその断面図である。これら信号線と電源配線は、シリコン基板上に絶縁膜を隔ててパターニングされて敷設されている。また低電位電源配線Vss’がグランド配線である場合には、そのグランド配線と接合基板との間の絶縁膜が一部除去されていることで、シリコン基板はグランド配線を介して接地することが好ましい。
(Embodiment 2)
In the second embodiment of the present invention, in addition to the signal line, it corresponds to noise in the power supply wiring.
The principle of the present invention will be described with reference to FIG. 4A is a plan view showing a state in which the signal lines S1 to S5, the high potential power supply wiring Vdd ′, and the low potential power supply wiring Vss ′ are laid in parallel, and FIG. 4B is a cross-sectional view thereof. These signal lines and power supply lines are laid and patterned on a silicon substrate with an insulating film therebetween. When the low-potential power supply wiring Vss ′ is a ground wiring, the insulating film between the ground wiring and the bonding substrate is partially removed, so that the silicon substrate can be grounded via the ground wiring. preferable.

信号線S1〜S5については、実施形態1の原理と同じように、信号線S3に発生するノイズが大きいものとして、このノイズが発生する可能性の高い信号線S3における単位長さあたりの接合基板への接触面積(信号線S3の配線幅d3)が、他の信号線S1、S2、S4、S5における単位長さあたりの接合基板への接触面積(信号線S1、S2、S4、S5の配線幅d1、d2、d4、d5)より大きく形成されている。   As for the signal lines S1 to S5, as in the principle of the first embodiment, it is assumed that the noise generated in the signal line S3 is large, and the bonding substrate per unit length in the signal line S3 that is highly likely to generate this noise. The contact area (wiring width d3 of the signal line S3) is the contact area (wiring of the signal lines S1, S2, S4, S5) to the bonding substrate per unit length in the other signal lines S1, S2, S4, S5. The widths d1, d2, d4, and d5) are larger.

さらに、本実施形態2では、高電位電源配線Vdd’と低電位電源配線Vss’の双方にノイズが発生する可能性が高いものとして、これら高電位電源配線Vdd’及び低電位電源配線Vss’における接合基板への接触面積(両電源配線の配線幅d0’及びd6’)が、他の信号線S1、S2、S4、S5における接合基板への接触面積(信号線S1、S2、S4、S5の配線幅d1、d2、d4、d5)より大きく形成されている点にも特徴がある。   Further, in the second embodiment, it is assumed that there is a high possibility that noise is generated in both the high potential power supply wiring Vdd ′ and the low potential power supply wiring Vss ′. In the high potential power supply wiring Vdd ′ and the low potential power supply wiring Vss ′, The contact area to the bonding substrate (wiring widths d0 ′ and d6 ′ of both power supply wirings) is the contact area to the bonding substrate (signal lines S1, S2, S4, and S5 of the other signal lines S1, S2, S4, and S5). It is also characterized in that it is formed larger than the wiring widths d1, d2, d4, d5).

図4Cに、これら信号線及び電源配線の浮遊容量及び接地電位までの経路抵抗を考慮して場合の等価回路を示す。図4Cに示すように、各信号線S1〜S5と接地電位との間には浮遊容量C1〜C5が存在する。この浮遊容量は経路抵抗R1〜R5と直列接続されている。また、高電位電源配線Vdd’と接地電位との間は、浮遊容量C0’及び経路抵抗R0’の直列接続が、高電位電源の負荷抵抗Rddと並列に接続されている。低電位電源配線Vss’と接地電位との間は、浮遊容量C6’及び経路抵抗R6’の直列接続が、低電位電源の負荷抵抗Rssと並列に接続されている。そして、この実施形態2における高電位電源配線Vdd’及び低電位電源配線Vss’の配線幅d0’及びd6’は、従来の配線幅よりも大きくなっている。このため、従来の電源配線よりも、ノイズのカットオフ周波数fcが、浮遊容量C0’及びC6’や経路抵抗R0’及びR6’が上昇した分、低下している。また、インピーダンスも同様に低下している。このため、電源配線で発生するノイズに含まれる高調波成分のうち、比較的高い周波数成分に対しインピーダンスをより低くすることができ、また、比較的低い周波数成分にまでインピーダンスを低い状態とすることができる。したがって、これら電源配線についてのノイズの電圧振幅を低減させることができるのである。   FIG. 4C shows an equivalent circuit in the case where the floating resistance of the signal lines and the power supply wiring and the path resistance to the ground potential are taken into consideration. As shown in FIG. 4C, stray capacitances C1 to C5 exist between the signal lines S1 to S5 and the ground potential. This stray capacitance is connected in series with the path resistors R1 to R5. In addition, a series connection of the stray capacitance C0 'and the path resistance R0' is connected in parallel with the load resistor Rdd of the high potential power supply between the high potential power supply wiring Vdd 'and the ground potential. Between the low potential power supply line Vss' and the ground potential, a series connection of the stray capacitance C6 'and the path resistance R6' is connected in parallel with the load resistance Rss of the low potential power supply. The wiring widths d0 'and d6' of the high potential power wiring Vdd 'and the low potential power wiring Vss' in the second embodiment are larger than the conventional wiring width. For this reason, the cutoff frequency fc of noise is lower than that of the conventional power supply wiring because the stray capacitances C0 'and C6' and the path resistances R0 'and R6' are increased. Similarly, the impedance is also reduced. For this reason, among the harmonic components contained in the noise generated in the power supply wiring, the impedance can be made lower with respect to a relatively high frequency component, and the impedance can be lowered to a relatively low frequency component. Can do. Therefore, it is possible to reduce the voltage amplitude of noise for these power supply wirings.

また、経路抵抗が小さい程ノイズ低減効果が大きいため、電源配線が敷設される基板の抵抗も低い方がノイズ低減効果が高い。例えば、基板がシリコンである場合、信号線に発生するクロストークや信号レベルの低下が問題にならない範囲で、シリコン基板に不純物を適量混入させて面積抵抗を下げ、ノイズレベルを下げるようにしてもよい。   Further, since the noise reduction effect is greater as the path resistance is smaller, the noise reduction effect is higher when the resistance of the substrate on which the power supply wiring is laid is lower. For example, in the case where the substrate is silicon, an appropriate amount of impurities may be mixed into the silicon substrate to reduce the area resistance and the noise level within a range in which crosstalk generated in the signal line and a decrease in signal level are not a problem. Good.

インクジェット式記録ヘッドを製造する場合には、この原理に準じて電源配線の配線幅を大きくパターニングすればよい。例えば、上記実施形態1で説明したインクジェット式記録ヘッドであれば、駆動IC210には、信号線の他に、電源配線も接続されるものである(図示しない)。そこで、この電源配線に本発明を適用し、電源配線の配線幅を従来より大きく設定すればよいのである。   When an ink jet recording head is manufactured, the wiring width of the power supply wiring may be patterned in accordance with this principle. For example, in the case of the ink jet recording head described in the first embodiment, a power supply wiring is connected to the drive IC 210 in addition to a signal line (not shown). Therefore, the present invention is applied to this power supply wiring, and the wiring width of the power supply wiring may be set larger than the conventional one.

上記実施形態2によれば、電源配線においても本発明を適用することで、ノイズレベルを低減させることが可能である。すなわち、従来、電源配線にはスイッチングノイズ等が混入することがあり、この駆動ICに誤動作を引き起こす原因となっていたが、本実施形態2によれば、ノイズの発生が予想される電源配線の配線幅を大きくしたので、電源配線において生じるノズルを原因とする誤動作の発生を抑制することが可能となる。電源配線のノイズレベルが低下すれば、他の信号線に対するノイズの干渉も少なくなるのである。   According to the second embodiment, it is possible to reduce the noise level by applying the present invention to the power supply wiring. That is, conventionally, switching noise or the like may be mixed in the power supply wiring, which causes a malfunction in the drive IC. According to the second embodiment, the power supply wiring that is expected to generate noise is used. Since the wiring width is increased, it is possible to suppress the occurrence of malfunctions caused by nozzles generated in the power supply wiring. If the noise level of the power supply wiring is lowered, noise interference with other signal lines is also reduced.

(実施形態3)
本実施形態3は、上記インクジェット式記録ヘッドによる印刷を実施するための印刷装置に関する。
図5は、当該印刷装置の構造を説明する斜視図である。図5に示すように、この印刷装置には、装置本体4に水平方向にキャリッジ軸5が取り付けられている。そしてこのキャリッジ軸5には、キャリッジ3が軸方向に移動自在に取り付けられている。キャリッジ3には、一対のインクジェット式記録ヘッドユニット1A及び1Bが水平方向に移動可能に設けられている。インクジェット式記録ヘッドユニット1A及び1Bには、インクカートリッジ2A及び2Bが着脱自在に設けられている。キャリッジ3には、図示しない複数の歯車とタイミングベルト7によって、駆動モータ6の回転力が軸方向の移動運動の力として及ぼされるように構成されている。装置本体4には、キャリッジ軸5に沿ってプラテン8が設けられており、図示しない給紙ローラにより供給された印刷用紙がプラテン8上を、軸方向とは垂直な方向に搬送されるように構成されている。
上記構成において、インクジェット式記録ヘッドユニット1A及び1Bは、図示しない制御装置からの制御信号や電源が図示しない信号線や電源配線により供給されているが、このインクジェット式記録ヘッドにおいて本発明の信号線や電源配線が適用されている。このため、ノイズに強い印刷装置となっている。
(Embodiment 3)
The third embodiment relates to a printing apparatus for performing printing by the ink jet recording head.
FIG. 5 is a perspective view illustrating the structure of the printing apparatus. As shown in FIG. 5, in this printing apparatus, a carriage shaft 5 is attached to the apparatus main body 4 in the horizontal direction. The carriage 3 is attached to the carriage shaft 5 so as to be movable in the axial direction. The carriage 3 is provided with a pair of ink jet recording head units 1A and 1B that can move in the horizontal direction. The ink jet recording head units 1A and 1B are detachably provided with ink cartridges 2A and 2B. The carriage 3 is configured such that the rotational force of the drive motor 6 is exerted as the force of the moving motion in the axial direction by a plurality of gears (not shown) and the timing belt 7. The apparatus main body 4 is provided with a platen 8 along the carriage shaft 5 so that printing paper supplied by a paper feed roller (not shown) is conveyed on the platen 8 in a direction perpendicular to the axial direction. It is configured.
In the above configuration, the ink jet recording head units 1A and 1B are supplied with control signals and power from a control device (not shown) through signal lines and power wiring (not shown). And power wiring is applied. For this reason, the printing apparatus is resistant to noise.

(変形例)
本発明は、上記実施形態に限定されることなく種々に変形して適用することが可能である。
例えば、上記実施形態では、インクジェット式記録ヘッドの接合基板上の信号線や電源配線に本発明を適用していたが、これに限定されない。例えば、接合基板以外の基板に高密度の信号線が敷設されるような場合であれば、その基板上の信号線や電源配線に本発明を適用可能である。
(Modification)
The present invention is not limited to the above-described embodiment, and can be variously modified and applied.
For example, in the above-described embodiment, the present invention is applied to the signal line and the power supply wiring on the bonding substrate of the ink jet recording head. However, the present invention is not limited to this. For example, if high-density signal lines are laid on a substrate other than the bonded substrate, the present invention can be applied to signal lines and power supply wirings on the substrate.

また、上記実施形態では、圧力発生室内のインクをノズル開口から吐出させるための圧力発生素子として圧電素子を用いて説明したが、圧電素子に限定される必要はない。   In the above embodiment, the piezoelectric element is used as the pressure generating element for discharging the ink in the pressure generating chamber from the nozzle opening. However, the present invention is not limited to the piezoelectric element.

また、インクを吐出するヘッド以外の他の用途の液体噴射ヘッドに本発明を適用して、同様に、信号配線密度の減少を極力抑えながらのノイズ削減効果が期待できる。すなわち、液体噴射ヘッドの基本構成は上述したものに限定されることはなく、インク以外の液体を吐出する液体噴射ヘッドに適用することができる。例えばインク以外の液体として、アルカリ性の液体を噴射させたり、液晶表示装置のカラーフィルタ製造用の色材を吐出させたり、有機EL表示装置、FED(面発光表示装置)等の電極形成に用いられる電極材料を吐出させたりすることが可能である。またバイオチップ製造の試料用有機材料を吐出させてもよい。いずれの液体を吐出する液体噴射ヘッドであっても、本発明の効果を奏することが期待できる。   In addition, by applying the present invention to a liquid jet head for uses other than the head that ejects ink, similarly, it is possible to expect a noise reduction effect while suppressing a decrease in signal wiring density as much as possible. In other words, the basic configuration of the liquid ejecting head is not limited to that described above, and the liquid ejecting head can be applied to a liquid ejecting head that ejects liquid other than ink. For example, an alkaline liquid is ejected as a liquid other than ink, a color material for producing a color filter of a liquid crystal display device is ejected, or an electrode for an organic EL display device, FED (surface emitting display device) or the like is used. It is possible to discharge the electrode material. Moreover, you may discharge the organic material for samples of biochip manufacture. Any liquid ejecting head that ejects any liquid can be expected to exhibit the effects of the present invention.

実施形態1における原理を説明する信号線パターンの平面図A plan view of a signal line pattern for explaining the principle in the first embodiment 実施形態1における原理を説明する信号線パターンの断面図Sectional drawing of the signal line pattern explaining the principle in Embodiment 1 実施形態1における信号線パターンの等価回路図1 is an equivalent circuit diagram of a signal line pattern according to the first embodiment. 本発明の実施形態に係る液体噴射ヘッドの一例であるインクジェット式記録ヘッドの概略を示す分解斜視図1 is an exploded perspective view illustrating an outline of an ink jet recording head that is an example of a liquid ejecting head according to an embodiment of the invention. 本実施形態に係るインクジェット式記録ヘッドの断面図Sectional view of the ink jet recording head according to the present embodiment 実施形態2における原理を説明する信号線パターンの平面図The top view of the signal line pattern explaining the principle in Embodiment 2 実施形態2における原理を説明する信号線パターンの断面図Sectional drawing of the signal line pattern explaining the principle in Embodiment 2 実施形態2における信号線パターンの等価回路図Equivalent circuit diagram of signal line pattern in embodiment 2 実施形態3に係る印刷装置の概略斜視図Schematic perspective view of a printing apparatus according to Embodiment 3

符号の説明Explanation of symbols

10…流路形成基板、12…圧力発生室、13…連通部、14…インク供給路、20…ノズルプレート、21…ノズル、30…接合基板、31…リザーバ部、32…圧電素子保持部、35…接着層、40…コンプライアンス基板、41…弾性膜、42…SUS基板、50…弾性膜、51…絶縁体膜、53…金属膜、54…貫通部、60…下電極膜、70…圧電体層、80…上電極膜、90…リード電極、91…密着層、92…金属層、100…保護膜、200…信号線群、201−205…信号線、210…駆動IC、220…駆動配線、300…圧電素子、C0-C6…浮遊容量、d0−d6…配線幅、R0-R6…経路抵抗、Rdd…負荷抵抗、Rss…負荷抵抗、S1-S5…信号線、Vdd…高電位電源配線、Vss…低電位電源配線 DESCRIPTION OF SYMBOLS 10 ... Flow path formation board | substrate, 12 ... Pressure generation chamber, 13 ... Communication part, 14 ... Ink supply path, 20 ... Nozzle plate, 21 ... Nozzle, 30 ... Bonding board, 31 ... Reservoir part, 32 ... Piezoelectric element holding part, 35 ... Adhesive layer, 40 ... Compliance substrate, 41 ... Elastic film, 42 ... SUS substrate, 50 ... Elastic film, 51 ... Insulator film, 53 ... Metal film, 54 ... Penetration part, 60 ... Lower electrode film, 70 ... Piezoelectric Body layer: 80 ... Upper electrode film, 90 ... Lead electrode, 91 ... Adhesion layer, 92 ... Metal layer, 100 ... Protective film, 200 ... Signal line group, 201-205 ... Signal line, 210 ... Drive IC, 220 ... Drive Wiring, 300 ... piezoelectric element, C0-C6 ... stray capacitance, d0-d6 ... wiring width, R0-R6 ... path resistance, Rdd ... load resistance, Rss ... load resistance, S1-S5 ... signal line, Vdd ... high potential power supply Wiring, Vss ... Low-potential power wiring

Claims (9)

異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドであって、
複数の該圧力発生素子が形成された流路形成基板と、
接地されたシリコンで形成された接合基板と、
該接合基板上に形成され、それぞれに異なる信号が供給される複数の信号線と、を備え、
該複数の信号線のうち、ノイズが発生する可能性の高い信号線における該接合基板への接触面積は、該他の信号線における該接合基板への接触面積より大きく形成されていること、を特徴とする液体噴射ヘッド。
A liquid ejecting head including a plurality of pressure generating elements driven by different signals,
A flow path forming substrate on which a plurality of the pressure generating elements are formed;
A bonding substrate formed of grounded silicon;
A plurality of signal lines formed on the bonding substrate and supplied with different signals, respectively.
Of the plurality of signal lines, a contact area of the signal line that is highly likely to generate noise is larger than a contact area of the other signal line to the junction board. A liquid ejecting head.
異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドであって、
複数の該圧力発生素子が形成された流路形成基板と、
接地されたシリコンで形成された接合基板と、
該接合基板上に形成され、それぞれに異なる信号が供給される複数の信号線と、を備え、
該複数の信号線のうち、ノイズが発生する可能性の高い信号線における配線幅は、該他の信号線における配線幅より大きく形成されていること、を特徴とする液体噴射ヘッド。
A liquid ejecting head including a plurality of pressure generating elements driven by different signals,
A flow path forming substrate on which a plurality of the pressure generating elements are formed;
A bonding substrate formed of grounded silicon;
A plurality of signal lines formed on the bonding substrate and supplied with different signals, respectively.
A liquid ejecting head, wherein a wiring width of a signal line that is likely to generate noise among the plurality of signal lines is formed larger than a wiring width of the other signal lines.
電源配線をさらに備え、
該電源配線における該接合基板への接触面積が、前記他の信号線における該接合基板への接触面積より大きく形成されていることを特徴とする、請求項1に記載の液体噴射ヘッド。
Further equipped with power supply wiring,
2. The liquid jet head according to claim 1, wherein a contact area of the power supply wiring to the bonding substrate is larger than a contact area of the other signal line to the bonding substrate.
電源配線をさらに備え、
該電源配線における配線幅が、前記他の信号線における配線幅より大きく形成されていることを特徴とする、請求項2に記載の液体噴射ヘッド。
Further equipped with power supply wiring,
The liquid jet head according to claim 2, wherein a wiring width of the power supply wiring is formed larger than a wiring width of the other signal lines.
前記複数の信号線のうち、ノイズが発生する可能性の高い信号線は、電源配線、前記圧力発生素子の駆動信号配線、前記圧力発生素子の共通電極配線であること、を特徴とする請求項1または2に記載の液体噴射ヘッド。   The signal lines that are likely to generate noise among the plurality of signal lines are a power supply wiring, a driving signal wiring of the pressure generating element, and a common electrode wiring of the pressure generating element. The liquid ejecting head according to 1 or 2. 前記複数の信号線には、グランド配線が含まれており、
前記接合基板と前記複数の信号線との間に絶縁膜が形成されており、
前記グランド配線における前記絶縁膜の一部が除去されて当該グランド配線と前記接合基板とが接していることにより、前記接合基板が接地されていることを特徴とする、請求項1または2に記載の液体噴射ヘッド。
The plurality of signal lines include ground wiring,
An insulating film is formed between the bonding substrate and the plurality of signal lines,
3. The bonding substrate is grounded by removing a part of the insulating film from the ground wiring and contacting the ground wiring with the bonding substrate. 4. Liquid jet head.
異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドの製造方法であって、
複数の該圧力発生素子を備える流路形成基板を形成する工程と、
該流路形成基板上に該複数の圧力発生素子を含む空間を形成する接合基板を形成する工程と、
該接合基板の該圧力発生素子を含む空間側とは反対側の面に、該圧力発生素子と該圧力発生素子を駆動する駆動装置とを電気的に接続するための複数の信号線を形成する工程と、を備え、
該複数の信号線のうち、ノイズが発生する可能性の高い信号線における該接合基板への接触面積を、該他の信号線における該接合基板への接触面積より大きく形成すること、を特徴とする液体噴射ヘッドの製造方法。
A method of manufacturing a liquid jet head including a plurality of pressure generating elements driven by different signals,
Forming a flow path forming substrate comprising a plurality of the pressure generating elements;
Forming a bonding substrate for forming a space including the plurality of pressure generating elements on the flow path forming substrate;
A plurality of signal lines for electrically connecting the pressure generating element and a driving device for driving the pressure generating element are formed on the surface of the bonding substrate opposite to the space including the pressure generating element. A process,
The contact area of the signal line that is likely to generate noise among the plurality of signal lines to be larger than the contact area of the other signal line to the junction board is formed. A method for manufacturing a liquid jet head.
異なる信号により駆動される複数の圧力発生素子を備える液体噴射ヘッドの製造方法であって、
複数の該圧力発生素子を備える流路形成基板を形成する工程と、
該流路形成基板上に該複数の圧力発生素子を含む空間を形成する接合基板を形成する工程と、
該接合基板の該圧力発生素子を含む空間側とは反対側の面に、該圧力発生素子と該圧力発生素子を駆動する駆動装置とを電気的に接続するための複数の信号線を形成する工程と、を備え、
該複数の信号線のうち、ノイズが発生する可能性の高い信号線における配線幅を、該他の信号線における配線幅より大きく形成すること、を特徴とする液体噴射ヘッドの製造方法。
A method of manufacturing a liquid jet head including a plurality of pressure generating elements driven by different signals,
Forming a flow path forming substrate comprising a plurality of the pressure generating elements;
Forming a bonding substrate for forming a space including the plurality of pressure generating elements on the flow path forming substrate;
A plurality of signal lines for electrically connecting the pressure generating element and a driving device for driving the pressure generating element are formed on the surface of the bonding substrate opposite to the space including the pressure generating element. A process,
A method of manufacturing a liquid jet head, comprising: forming a wiring width of a signal line that is highly likely to generate noise among the plurality of signal lines to be larger than a wiring width of the other signal lines.
請求項1乃至6のいずれかに記載の液体噴射ヘッドを備えることを特徴とする印刷装置。   A printing apparatus comprising the liquid ejecting head according to claim 1.
JP2005092776A 2005-03-28 2005-03-28 Liquid jet head, its manufacturing method, and printer Pending JP2006272659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005092776A JP2006272659A (en) 2005-03-28 2005-03-28 Liquid jet head, its manufacturing method, and printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005092776A JP2006272659A (en) 2005-03-28 2005-03-28 Liquid jet head, its manufacturing method, and printer

Publications (1)

Publication Number Publication Date
JP2006272659A true JP2006272659A (en) 2006-10-12

Family

ID=37207871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005092776A Pending JP2006272659A (en) 2005-03-28 2005-03-28 Liquid jet head, its manufacturing method, and printer

Country Status (1)

Country Link
JP (1) JP2006272659A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7874653B2 (en) 2008-02-29 2011-01-25 Seiko Epson Corporation Piezoelectric device, its manufacturing method, liquid ejection head, and printer
CN102214310A (en) * 2010-04-02 2011-10-12 环球娱乐株式会社 Paper sheet processing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7874653B2 (en) 2008-02-29 2011-01-25 Seiko Epson Corporation Piezoelectric device, its manufacturing method, liquid ejection head, and printer
CN102214310A (en) * 2010-04-02 2011-10-12 环球娱乐株式会社 Paper sheet processing device

Similar Documents

Publication Publication Date Title
JP3726909B2 (en) Method for manufacturing liquid jet head
JP5760475B2 (en) Inkjet head
JP4333686B2 (en) Actuator device, liquid jet head, and liquid jet device
JP2006231909A (en) Liquid jetting head and liquid jetting apparatus
JP2004001431A (en) Liquid ejection head and liquid ejector
JP4614068B2 (en) Liquid ejecting head, manufacturing method thereof, and liquid ejecting apparatus
JP2006255972A (en) Liquid jetting head, and liquid jetting device
JP3725390B2 (en) Inkjet recording head and inkjet recording apparatus
JP2006228866A (en) Piezoelectric actuator, manufacturing method thereof, liquid injection head, and liquid injection device
JP4182360B2 (en) Liquid ejecting head and liquid ejecting apparatus
JP4457649B2 (en) Liquid ejecting head and liquid ejecting apparatus
JP2006272659A (en) Liquid jet head, its manufacturing method, and printer
JP2009160923A (en) Method of manufacturing liquid jetting head, and liquid jetting device
JP6394901B2 (en) Liquid jet head
JP4591005B2 (en) Method for manufacturing liquid jet head
JP2005119199A (en) Liquid jetting head and liquid jetting apparatus
JP3901548B2 (en) Inkjet recording head and inkjet recording apparatus
JP5447786B2 (en) Liquid ejecting head, liquid ejecting apparatus, and actuator device
JP4821982B2 (en) Method for manufacturing liquid jet head
JP2006272913A (en) Liquid injection head, its manufacturing method, and liquid injection apparatus
JP4911301B2 (en) Micro device manufacturing method and liquid jet head manufacturing method
JP5019027B2 (en) Method for manufacturing liquid jet head
JP3882915B2 (en) Liquid ejecting head, manufacturing method thereof, and liquid ejecting apparatus
JP2005096230A (en) Manufacturing method for liquid jetting head, and liquid jetting head
JP3849773B2 (en) Method for manufacturing liquid jet head