JP2006269607A - Method of manufacturing photovoltaic power element - Google Patents

Method of manufacturing photovoltaic power element Download PDF

Info

Publication number
JP2006269607A
JP2006269607A JP2005083597A JP2005083597A JP2006269607A JP 2006269607 A JP2006269607 A JP 2006269607A JP 2005083597 A JP2005083597 A JP 2005083597A JP 2005083597 A JP2005083597 A JP 2005083597A JP 2006269607 A JP2006269607 A JP 2006269607A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
transparent conductive
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005083597A
Other languages
Japanese (ja)
Other versions
JP2006269607A5 (en
Inventor
Hirotsugu Shimoda
寛嗣 下田
Takahiro Yajima
孝博 矢島
Shotaro Okabe
正太郎 岡部
Tadashi Sawayama
忠志 澤山
Yasuyoshi Takai
康好 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005083597A priority Critical patent/JP2006269607A/en
Publication of JP2006269607A publication Critical patent/JP2006269607A/en
Publication of JP2006269607A5 publication Critical patent/JP2006269607A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To manufacture a photovoltaic power element having excellent characteristics by preventing the characteristics from being deteriorated due to the mixing of doping gases or the like into a substantially intrinsic i-type semiconductor layer, even if a transparent conductive layer wherein a high texture degree is included but adsorptive sites increase is used, when manufacturing the photovoltaic power element including a pin junction. <P>SOLUTION: This method includes at least, in the order of descriptions, steps of forming a transparent conductive layer on a substrate; forming a semiconductor layer with a first conductive type; separating at least a part of elements adsorbed in the transparent conductive layer or the semiconductor layer, and determining the first conductive type by heat treatment and/or plasma treatment at a substrate temperature of 100 to 400°C; forming a substantially intrinsic second semiconductor layer on the semiconductor layer with the first conductive type; and forming a third semiconductor layer with a conductive type opposite to the first conductive type. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、光起電力素子の製造方法に関する。詳細には、表面が凹凸形状を有する透明導電層を用いて、入射光を有効に利用して光電流が増加するように設計された光起電力素子特には薄膜太陽電池の製造方法に関する。   The present invention relates to a method for manufacturing a photovoltaic device. More specifically, the present invention relates to a method for manufacturing a photovoltaic device, particularly a thin film solar cell, which is designed so that photocurrent is increased by effectively using incident light by using a transparent conductive layer having an uneven surface.

近年、太陽電池による太陽光発電の実用化に向けて様々な研究開発が行われている。太陽電池を電力需要を賄うものとして確立させるためには、使用する太陽電池の光電変換効率が十分に高く、信頼性に優れたものであり、且つ低コストで大量生産が可能であることが要求される。   In recent years, various research and development have been conducted for practical application of solar power generation using solar cells. In order to establish a solar cell to cover power demand, it is required that the solar cell used has sufficiently high photoelectric conversion efficiency, excellent reliability, and capable of mass production at low cost. Is done.

シリコン系非単結晶半導体を用いた薄膜太陽電池は、単結晶及び多結晶半導体を用いた太陽電池と比較して、シラン等の容易に入手できる原料ガスをグロー放電分解して、金属シートや樹脂シート等の比較的安価な帯状基板上に大面積に半導体膜等の堆積膜を形成可能なことから、低コスト化し得る太陽電池として注目されている。   Thin-film solar cells using silicon-based non-single-crystal semiconductors are compared with solar cells using single-crystal and polycrystalline semiconductors by readily performing glow discharge decomposition of readily available source gases such as silanes, metal sheets and resins. Since a deposited film such as a semiconductor film can be formed in a large area on a relatively inexpensive belt-like substrate such as a sheet, it has been attracting attention as a solar cell capable of reducing the cost.

一方、薄膜太陽電池は、その光電変換効率が結晶シリコン太陽電池と比較して低いためこれまで本格的に使用されていなかった。そこで、薄膜太陽電池の性能を改善するため、各種の手段が講じられている。   On the other hand, thin film solar cells have not been used in earnest until now because their photoelectric conversion efficiency is lower than that of crystalline silicon solar cells. Therefore, various means have been taken to improve the performance of the thin film solar cell.

薄膜太陽電池の光電変換効率を高くするための一つには、広い波長領域全体にわたって無駄なく入射光を吸収する必要がある。その解決手段の一つとして異なるバンドギャップを有する半導体層を光活性層としてもつ素子を積層する積層型太陽電池が良く知られている。この積層型太陽電池は光入射側にアモルファスシリコン等のバンドギャップが相対的に広い半導体を用いた素子を配置してエネルギーの大きな短波長の光を吸収させ、その下に微結晶シリコン等のバンドギャップが相対的に狭い半導体を用いた素子を配置して上の素子を透過したエネルギーの低い長波長の光を吸収させることにより広い波長領域にわたって効率良く光を吸収利用するものである。例えば特許文献1では、光入射側から第一のpin接合を有する半導体層のi型層として非晶質シリコンを用い、第二及び第三のpin接合を有する半導体層のi型層として微結晶シリコンを用いたトリプル積層型太陽電池について開示されている。   One way to increase the photoelectric conversion efficiency of a thin film solar cell is to absorb incident light without waste over a wide wavelength region. As one of the means for solving this problem, a stacked solar cell in which elements having semiconductor layers having different band gaps as photoactive layers are stacked is well known. In this stacked solar cell, an element using a semiconductor having a relatively wide band gap such as amorphous silicon is disposed on the light incident side to absorb light having a short wavelength with a large energy, and a band of microcrystalline silicon or the like is disposed below the element. An element using a semiconductor with a relatively narrow gap is arranged to absorb light having a long wavelength with low energy transmitted through the upper element, thereby efficiently absorbing and utilizing light over a wide wavelength region. For example, in Patent Document 1, amorphous silicon is used as the i-type layer of the semiconductor layer having the first pin junction from the light incident side, and microcrystals are used as the i-type layers of the semiconductor layer having the second and third pin junctions. A triple stacked solar cell using silicon is disclosed.

また、薄膜太陽電池の光電変換効率を高くするためのもう一つの手段として、半導体層で吸収しきれなかった太陽光を再び半導体層に戻し入射光を有効利用するための裏面反射層を設けることが良く知られている。半導体層の表面から太陽光を入射させる場合、ステンレス等の導電性基板上に金属層として反射率の高い銀、アルミニウム等をスパッタリング等によって設け、更に金属層上に所定の波長範囲で光学的に透明で且つ凹凸(テクスチャー)形状を有する酸化亜鉛等の透明導電層を設けて、反射光を有効に利用して短絡電流密度を増加させることが出来る。   In addition, as another means for increasing the photoelectric conversion efficiency of the thin film solar cell, a back reflection layer is provided for effectively returning incident sunlight by returning sunlight that has not been absorbed by the semiconductor layer back to the semiconductor layer. Is well known. When sunlight is incident from the surface of the semiconductor layer, a highly reflective silver, aluminum, or the like is provided as a metal layer on a conductive substrate such as stainless steel by sputtering or the like, and optically in a predetermined wavelength range on the metal layer. By providing a transparent conductive layer such as zinc oxide that is transparent and has an uneven shape (texture), the reflected light can be used effectively to increase the short-circuit current density.

また、特許文献2では、基体上にスパッタリングにより第一の酸化亜鉛薄膜を形成する工程と、少なくとも硝酸イオン、亜鉛イオン、及び炭水化物を含有してなる水溶液に前記基体を浸漬し、該溶液中に浸漬された対向電極との間に通電することによる電解析出法により、第二の酸化亜鉛薄膜を前記第一の酸化亜鉛薄膜上に形成する工程とを有することを特徴とする酸化亜鉛薄膜の製造方法が開示されており、安価で実施することが可能で、光学的透明性に優れ且つテクスチャー度の高い酸化亜鉛を形成することが可能とされている。   Further, in Patent Document 2, a step of forming a first zinc oxide thin film by sputtering on a substrate, and immersing the substrate in an aqueous solution containing at least nitrate ions, zinc ions, and carbohydrates, A step of forming a second zinc oxide thin film on the first zinc oxide thin film by an electrolytic deposition method by energizing between the counter electrode and the immersed counter electrode. A manufacturing method is disclosed, and it can be carried out at low cost, and it is possible to form zinc oxide having excellent optical transparency and high texture.

また、特許文献3では、電解析出法により作製した酸化亜鉛層において、その吸着水分によって電気抵抗値が高い値を示し、酸化亜鉛層を加熱乾燥することで酸化亜鉛層の低抵抗化が図れることが開示されている。   Moreover, in patent document 3, in the zinc oxide layer produced by the electrolytic deposition method, the electric resistance value shows a high value by the adsorbed moisture, and the resistance of the zinc oxide layer can be reduced by heating and drying the zinc oxide layer. It is disclosed.

また、特許文献4では、半導体基板において、半導体基板上に吸着したチャンバー内の化学種を基板加熱処理することにより脱離させ、半導体基板の表面コンタミネーションを減らす方法が開示されている。   Patent Document 4 discloses a method of reducing surface contamination of a semiconductor substrate by desorbing chemical species in a chamber adsorbed on the semiconductor substrate by subjecting the semiconductor substrate to heat treatment.

また、特許文献5では、酸化亜鉛等の透明導電膜の表面を希ガスプラズマにより処理する工程と、該希ガスプラズマにより処理された前記透明導電膜の表面領域上に一導電型の非晶質薄膜半導体層を被着形成する工程とを備えることを特徴とする光起電力素子の製造方法が開示されており、かかる希ガスプラズマ処理によって、透明導電膜の表面に結晶性の低い領域を形成し、半導体層との界面のオーミック特性を向上させることが出来るとされている。   Moreover, in patent document 5, the process of processing the surface of transparent conductive films, such as a zinc oxide, by a noble gas plasma, and a one conductivity type amorphous | non-crystalline substance on the surface area | region of the said transparent conductive film processed by this noble gas plasma And a process for depositing a thin film semiconductor layer. A method for manufacturing a photovoltaic device is disclosed, and a region having low crystallinity is formed on the surface of a transparent conductive film by such a rare gas plasma treatment. In addition, it is said that the ohmic characteristics at the interface with the semiconductor layer can be improved.

特開平11−243218号公報JP-A-11-243218 特開平10−140373号公報Japanese Patent Laid-Open No. 10-140373 特開2001−152390号公報JP 2001-152390 A 米国特許第6528427号明細書US Pat. No. 6,528,427 特開2001−339079号公報JP 2001-339079 A

前述したように、電解析出法により酸化亜鉛層(以後ZnO層と記載)を形成することにより、更に光学的透明性に優れ且つテクスチャー度の高い透明導電層を得ることが可能となった。   As described above, by forming a zinc oxide layer (hereinafter referred to as a ZnO layer) by an electrolytic deposition method, it has become possible to obtain a transparent conductive layer having further excellent optical transparency and high texture.

しかしながら、本発明者らは、上述の光学的透明性に優れ且つテクスチャー度の高い透明導電層を用いて光起電力素子を作製したにも関わらず、逆に出力電流の急激な低下が起こり、特性が急激に低下する場合があることを見出した。   However, the present inventors have produced a photovoltaic element using a transparent conductive layer having excellent optical transparency and a high texture level, but on the contrary, a sudden decrease in output current occurs, It has been found that the characteristics may drop rapidly.

本発明者らは、この原因を究明した所、よりテクスチャー度の高い透明導電層特には電解析出法で形成したc軸の傾いたZnO層を用いると表面がより活性な状態となり、その上にドーパントガス(例えばPH3)を含むガス雰囲気中でプラズマCVD法等で第一の導電型(例えばn型)を有する半導体層を形成すると、透明導電層表面上に主にドーパントガス等が吸着し、またZnO層内に細孔や割れ目が存在するとその部分にドーパントガス等が吸蔵され易くなることを見出した。また、ドーパントガス等が多数吸着及び吸蔵した状態でプラズマCVD法等で実質的に真性な第二の半導体層を形成すると、形成中にプラズマにより吸着及び吸蔵したドーパントガス等が励起脱離し、実質的に真性な第二の半導体層中にドーパントガスが不純物として取り込まれてしまい、例えばドーパントガスがPH3であった場合は実質的に真性な第二の半導体層は弱n型化し易くなることを見出した。 The present inventors have investigated the cause of this, and when a transparent conductive layer having a higher degree of texture, particularly a ZnO layer having an inclined c axis formed by electrolytic deposition, is used, the surface becomes more active. When a semiconductor layer having the first conductivity type (for example, n-type) is formed by a plasma CVD method or the like in a gas atmosphere containing a dopant gas (for example, PH 3 ), the dopant gas or the like is mainly adsorbed on the surface of the transparent conductive layer. In addition, when pores and cracks exist in the ZnO layer, it has been found that dopant gas and the like are easily occluded in the portion. In addition, when a substantially intrinsic second semiconductor layer is formed by a plasma CVD method or the like in a state where a large number of dopant gases or the like are adsorbed and occluded, the dopant gas or the like adsorbed and occluded by plasma during the formation is excited and desorbed. The dopant gas is incorporated as an impurity into the intrinsic second semiconductor layer, and for example, when the dopant gas is PH 3 , the intrinsic second semiconductor layer is likely to be weakly n-type. I found.

本発明は、上述した問題に鑑み、電解析出法等により作製された高いテクスチャー度を有する透明導電層をpin接合を有する光起電力素子の裏面反射層として用いた場合においても、ドーパントガス等の吸着サイトによる特性の低下を引き起こすことなく、良好な特性を有する光起電力素子特には薄膜太陽電池の製造方法を提供することを目的とする。   In view of the above-described problems, the present invention provides a dopant gas or the like even when a transparent conductive layer having a high degree of texture produced by an electrolytic deposition method or the like is used as a back surface reflective layer of a photovoltaic device having a pin junction. It is an object of the present invention to provide a method for producing a photovoltaic device, particularly a thin-film solar cell, having good characteristics without causing deterioration of characteristics due to the adsorption sites.

そこで、本発明は、基板上に透明導電層を形成する工程と、第一の導電型を有する半導体層を形成する工程と、前記透明導電層又は半導体層に吸着した前記第一の導電型を決定する元素の少なくとも一部を基板温度100〜400℃で熱処理及び/又はプラズマ処理により脱離させる工程と、前記第一の導電型を有する半導体層の上に実質的に真性な第二の半導体層を形成する工程と、前記第一の導電型とは反対の導電型を有する第三の半導体層を形成する工程をこの順に少なくとも有することを特徴とする光起電力素子の製造方法を提供する。   Therefore, the present invention includes a step of forming a transparent conductive layer on a substrate, a step of forming a semiconductor layer having a first conductivity type, and the first conductivity type adsorbed on the transparent conductive layer or the semiconductor layer. A step of detaching at least a part of the element to be determined by heat treatment and / or plasma treatment at a substrate temperature of 100 to 400 ° C., and a second semiconductor substantially intrinsic on the semiconductor layer having the first conductivity type There is provided a method for manufacturing a photovoltaic device, comprising: a step of forming a layer; and a step of forming a third semiconductor layer having a conductivity type opposite to the first conductivity type in this order. .

本発明においては、前記プラズマ処理が、He、Ne、Ar、Kr、Xeの内少なくとも一つを用いた希ガスプラズマ処理であることが好ましい。
また、本発明においては、前記第一の導電型を決定する元素がPである場合により高い効果を発揮する。
また、本発明においては、前記透明導電層がc軸の傾いたZnO層から成り、該ZnO層の(100)面及び/又は(101)面のX線回折強度が(002)面の回折強度の0.5%以上である場合により高い効果を発揮する。
また、本発明においては、前記透明導電層の乱反射率が800nmの波長において60%以上である場合により高い効果を発揮する。
また、本発明においては、前記透明導電層がスパッタリング法で作製されたZnO層上に電解析出法で作製されたZnO層の二層から成る場合により高い効果を発揮する。
また、本発明においては、前記実質的に真性な第二の半導体層が微結晶シリコンから成り、膜厚が0.5μm以上6μm以下の範囲である場合により高い効果を発揮する。
In the present invention, the plasma treatment is preferably a rare gas plasma treatment using at least one of He, Ne, Ar, Kr, and Xe.
Further, in the present invention, when the element that determines the first conductivity type is P, a higher effect is exhibited.
In the present invention, the transparent conductive layer is composed of a ZnO layer having an inclined c axis, and the (100) plane and / or (101) plane of the ZnO layer has a (002) plane diffraction intensity. A higher effect is exhibited when it is 0.5% or more.
In the present invention, a higher effect is exhibited when the irregular reflectance of the transparent conductive layer is 60% or more at a wavelength of 800 nm.
In the present invention, a higher effect is exhibited when the transparent conductive layer is composed of two layers of a ZnO layer produced by electrolytic deposition on a ZnO layer produced by sputtering.
In the present invention, the substantially intrinsic second semiconductor layer is made of microcrystalline silicon and exhibits a higher effect when the film thickness is in the range of 0.5 μm to 6 μm.

本発明の光起電力素子の製造方法によれば、基板上に透明導電層を形成し、引き続いて第一の導電型を有する半導体層を形成した後、透明導電層又は半導体層に吸着した第一の導電型を決定する元素の少なくとも一部を脱離させる工程を設けることで、次に第一の導電型を有する半導体層の上に形成される実質的に真性な第二の半導体層中への不純物元素の混入を抑制することが可能となる。
その結果、実質的に真性な第二の半導体層中への不純物元素の混入による光起電力素子の特性低下を回避出来る。更には、透明導電層のテクスチャー度を高めると表面がより活性となり不純物等の吸着サイトが増えることが問題となっていたが、本発明の脱離工程を設けることでよりテクスチャー度の高い透明導電層を使いこなすことが可能となり、光電流密度を高めた、高い特性を有する光起電力素子、特には薄膜太陽電池を提供することが可能となる。
According to the method for manufacturing a photovoltaic device of the present invention, the transparent conductive layer is formed on the substrate, the semiconductor layer having the first conductivity type is subsequently formed, and then the transparent conductive layer or the semiconductor layer adsorbed on the semiconductor layer is formed. In the substantially intrinsic second semiconductor layer formed on the semiconductor layer having the first conductivity type, by providing a step of detaching at least a part of the element that determines the one conductivity type. It is possible to suppress the contamination of the impurity element.
As a result, it is possible to avoid deterioration of the characteristics of the photovoltaic element due to the mixing of the impurity element into the substantially intrinsic second semiconductor layer. Furthermore, when the texture level of the transparent conductive layer is increased, the surface becomes more active and the number of adsorption sites for impurities and the like increases. However, by providing the desorption step of the present invention, the transparent conductive layer having a higher texture level is provided. It becomes possible to make full use of the layer, and it is possible to provide a photovoltaic element, in particular, a thin film solar cell, having high characteristics and high photocurrent density.

本発明では、基板上に透明導電層を形成し、引き続いて第一の導電型を有する半導体層を形成した後、透明導電層又は半導体層に吸着した第一の導電型を決定する元素の少なくとも一部を脱離させる工程を設けることで、次に第一の導電型を有する半導体層の上に形成される実質的に真性な第二の半導体層中への不純物元素の混入が抑制される。その結果、問題となっていた実質的に真性な第二の半導体層中への不純物元素の混入による光起電力素子の特性低下を回避出来る。更には、透明導電層のテクスチャー度を高めると表面がより活性となり不純物等の吸着サイトが増えることが問題となっていたが、前記脱離工程を設けることでよりテクスチャー度の高い透明導電層を使いこなすことが可能となり、光電流密度を高めた、高い特性を有する光起電力素子が得られる。   In the present invention, after forming the transparent conductive layer on the substrate and subsequently forming the semiconductor layer having the first conductivity type, at least the first conductive type adsorbed on the transparent conductive layer or the semiconductor layer is determined. By providing a part of the semiconductor layer having the first conductivity type, the incorporation of the impurity element into the substantially intrinsic second semiconductor layer formed on the semiconductor layer having the first conductivity type is suppressed. . As a result, it is possible to avoid degradation of the characteristics of the photovoltaic element due to the mixing of the impurity element into the substantially intrinsic second semiconductor layer, which has been a problem. Furthermore, when the texture level of the transparent conductive layer is increased, the surface becomes more active and adsorption sites for impurities and the like increase. However, by providing the desorption step, a transparent conductive layer having a higher texture level can be obtained. A photovoltaic device having high characteristics with high photocurrent density can be obtained.

以下、本発明に至った経緯を詳細に説明する。
まず、本発明者らは基板上に形成した透明導電層の配向性及びテクスチャー度と不純物元素の吸着量の関係を、実際に光起電力素子を作製した上で実験的に調査した。
Hereinafter, the background to the present invention will be described in detail.
First, the inventors experimentally investigated the relationship between the orientation and texture of the transparent conductive layer formed on the substrate and the amount of adsorbed impurity elements after actually producing a photovoltaic device.

図1に本発明における光起電力素子の一例を示すシングル型光起電力素子の模式的断面図を示す。図1において、101は基板、102は金属層、103はスパッタリング法により作製した透明導電層、104は電解析出法により作製した透明導電層、105はn型の第一の半導体層、106は前記透明導電層104又は半導体層105に吸着したn型を決定する元素の少なくとも一部を脱離させる処理、107は実質的に真性なi型の第二の半導体層、108はp型の第三の半導体層、109は透明電極層、110は集電電極を示し、透明電極層109側から入射光111が照射される。
以下に上記構成要素について説明する。
FIG. 1 is a schematic cross-sectional view of a single type photovoltaic element showing an example of the photovoltaic element in the present invention. In FIG. 1, 101 is a substrate, 102 is a metal layer, 103 is a transparent conductive layer prepared by sputtering, 104 is a transparent conductive layer prepared by electrolytic deposition, 105 is an n-type first semiconductor layer, and 106 is A process for desorbing at least part of an element that determines n-type adsorbed on the transparent conductive layer 104 or the semiconductor layer 105, 107 is a substantially intrinsic i-type second semiconductor layer, and 108 is a p-type first semiconductor layer. Three semiconductor layers, 109 is a transparent electrode layer, 110 is a collector electrode, and the incident light 111 is irradiated from the transparent electrode layer 109 side.
The above components will be described below.

(基板)
本発明に係る光起電力素子の基板を構成する材料としては、金属層、透明導電層、半導体層及び透明電極層作製時に必要とされる温度に対して変形や歪が少なく、所望の強度、導電性を有するものが好ましく、具体的にはステンレス、アルミニウム、及びその合金等の金属薄板や導電性材料をコーティングしたポリイミド、ポリアミド、ポリエチレンテレフタレート等の樹脂、ガラス等が用いられる。ここでは、基板101としてステンレス基板を用いた。
(substrate)
As a material constituting the substrate of the photovoltaic device according to the present invention, there is little deformation or distortion with respect to the temperature required when the metal layer, the transparent conductive layer, the semiconductor layer and the transparent electrode layer are produced, and the desired strength, What has electroconductivity is preferable, Specifically, resin, such as polyimide, polyamide, polyethylene terephthalate, glass, etc. which coated metal thin plates, such as stainless steel, aluminum, and its alloy, and an electroconductive material, etc. are used. Here, a stainless steel substrate is used as the substrate 101.

(金属層)
本発明に係る光起電力素子においては、半導体層で吸収しきれなかった入射光を効率良く反射させるための金属層を基板上に設けることが好ましい。具体的な材料としては、Ag,Al,Pt,Au,Ni,Ti,Cr,Cu等の金属単体及び合金が用いられるが、ここでは金属層102として反射率の高いAgを使用した。また、作製方法としては、真空蒸着法、電子ビーム蒸着法、スパッタリング法等が挙げられるが、ここではスパッタリング法により作製した。
(Metal layer)
In the photovoltaic device according to the present invention, it is preferable to provide a metal layer on the substrate for efficiently reflecting incident light that could not be absorbed by the semiconductor layer. As a specific material, simple metals and alloys such as Ag, Al, Pt, Au, Ni, Ti, Cr, and Cu are used. Here, Ag having high reflectivity is used as the metal layer 102. In addition, examples of the manufacturing method include a vacuum evaporation method, an electron beam evaporation method, a sputtering method, and the like.

(透明導電層)
本発明に係る光起電力素子においては、透明導電層としてテクスチャー構造を有するZnO,SnO2,In23,ITO等の透明導電性酸化物層が好適に用いられる。透明導電層は前記金属層と合わせて裏面反射層として、入射光を多重反射させて半導体層内に光を閉じ込める効果を有する。また、金属層を構成する金属元素が半導体層中へ拡散するのを防止する効果もある。また、作製方法としては、抵抗加熱や電子ビームによる真空蒸着法、スパッタリング法、イオンプレーティング法、CVD法、電解析出法等いずれの方法を用いても良いが、ここでは前記スパッタリング法により作製された金属層との密着性を高める目的で、透明導電層103としてはスパッタリング法で作製したZnOを、透明導電層104としてはテクスチャー構造を形成し易い電解析出法で作製したZnOを用いた。
ここで、更に電解析出法で作製したZnO膜について詳述する。
(Transparent conductive layer)
In the photovoltaic device according to the present invention, a transparent conductive oxide layer such as ZnO, SnO 2 , In 2 O 3 or ITO having a texture structure is suitably used as the transparent conductive layer. The transparent conductive layer is combined with the metal layer as a back reflecting layer, and has an effect of confining light in the semiconductor layer by multiply reflecting incident light. In addition, there is an effect of preventing the metal element constituting the metal layer from diffusing into the semiconductor layer. As a manufacturing method, any method such as resistance heating or vacuum deposition using an electron beam, a sputtering method, an ion plating method, a CVD method, or an electrolytic deposition method may be used. In order to improve the adhesion to the formed metal layer, ZnO produced by a sputtering method was used as the transparent conductive layer 103, and ZnO produced by an electrolytic deposition method that easily forms a texture structure was used as the transparent conductive layer 104. .
Here, the ZnO film produced by the electrolytic deposition method will be described in detail.

透明導電層104は、例えば図2に示す装置を用いて形成することができる。図2中、201は耐腐食容器、202は電解析出水溶液、203は基板、204は対向電極、205は直流電源、206は負荷抵抗、207は基板支持軸、208は電極支持軸、209は基板枝骨、210は電極枝骨、211は攪拌子、212は恒温プレートである。   The transparent conductive layer 104 can be formed using, for example, the apparatus shown in FIG. In FIG. 2, 201 is a corrosion resistant container, 202 is an electrolytic deposition aqueous solution, 203 is a substrate, 204 is a counter electrode, 205 is a DC power supply, 206 is a load resistance, 207 is a substrate support shaft, 208 is an electrode support shaft, and 209 is A substrate branch, 210 is an electrode branch, 211 is a stirrer, and 212 is a thermostatic plate.

電解析出水溶液202としては、少なくとも硝酸イオン、亜鉛イオンを含有してなる水溶液が用いられ、濃度としては好ましくは、0.002mol/l〜3.0mol/l、さらに好ましくは0.01mol/l〜1.5mol/l、最適には0.05mol/l〜0.7mol/lである。また、水溶液202にはサッカロースまたはデキストリンを含ませてもよく、サッカロースの濃度としては、好ましくは1g/l〜500g/l、さらに好ましくは3g/l〜100g/l、デキストリンの濃度としては、好ましくは0.01g/l〜10g/l、さらに好ましくは0.025g/l〜1g/lである。更には、水溶液202にsp2混成軌道を有する炭素のそれぞれにカルボキシル基が結合した多価カルボン酸を添加することでテクスチャー構造が発達したZnO膜を形成することが可能である。多価カルボン酸としては、フタル酸、イソフタル酸、アジピン酸、リンゴ酸、マロン酸、マレイン酸、蟻酸、蓚酸、安息香酸、コハク酸、酒石酸などがあり、濃度は0.01μmol/l〜10mol/l、さらに好ましくは0.1μmol/l〜1mol/l、最適には0.5μmol/l〜500μmol/lである。   As the electrolytic precipitation aqueous solution 202, an aqueous solution containing at least nitrate ions and zinc ions is used, and the concentration is preferably 0.002 mol / l to 3.0 mol / l, more preferably 0.01 mol / l. ~ 1.5 mol / l, optimally 0.05 mol / l to 0.7 mol / l. The aqueous solution 202 may contain saccharose or dextrin. The sucrose concentration is preferably 1 g / l to 500 g / l, more preferably 3 g / l to 100 g / l, and the dextrin concentration is preferably Is 0.01 g / l to 10 g / l, more preferably 0.025 g / l to 1 g / l. Furthermore, a ZnO film having a developed texture structure can be formed by adding a polyvalent carboxylic acid having a carboxyl group bonded to each of carbons having sp2 hybrid orbitals in the aqueous solution 202. Examples of the polyvalent carboxylic acid include phthalic acid, isophthalic acid, adipic acid, malic acid, malonic acid, maleic acid, formic acid, oxalic acid, benzoic acid, succinic acid, tartaric acid, and the concentration is 0.01 μmol / l to 10 mol / 1, more preferably 0.1 μmol / l to 1 mol / l, and most preferably 0.5 μmol / l to 500 μmol / l.

基板203と対向電極204間に流す電流値としては、好ましくは0.1mA/cm2〜100mA/cm2、さらに好ましくは1mA/cm2〜30mA/cm2、最適には4mA/cm2〜20mA/cm2である。また、水溶液202中のpHは3以上、電気伝導度は10mS/cm以上、溶液温度は60℃以上とすることで、異常成長の少ない均一なZnO膜を効率よく形成できる。 The value of the current flowing between the substrate 203 and the counter electrode 204, preferably 0.1mA / cm 2 ~100mA / cm 2 , more preferably 1mA / cm 2 ~30mA / cm 2 , and most 4mA / cm 2 ~20mA / Cm 2 . In addition, when the pH in the aqueous solution 202 is 3 or more, the electric conductivity is 10 mS / cm or more, and the solution temperature is 60 ° C. or more, a uniform ZnO film with less abnormal growth can be efficiently formed.

c軸配向性を有するZnO膜は、ZnO(002)面のX線回折強度ピークが支配的であることが知られている。ところが、前述した電解析出法で作製したZnO膜のテクスチャー度を作製条件を変化させて高めていくと、(002)面以外の(100)面、(101)面、(102)面等のX線回折強度ピークが徐々に増加していく結果が得られた。   It is known that the ZnO film having c-axis orientation has a dominant X-ray diffraction intensity peak on the ZnO (002) plane. However, when the texture of the ZnO film produced by the above-described electrolytic deposition method is increased by changing the production conditions, the (100) plane other than the (002) plane, (101) plane, (102) plane, etc. As a result, the X-ray diffraction intensity peak gradually increased.

図3a〜図3fに、ステンレス基板101上にスパッタリング法によりまず金属層102としてAgを800nm作製し、その上に透明導電層103として同スパッタリング法によりZnOを200nm作製し、更にその上に透明導電層104を2300nm電解析出法により、テクスチャー度に差が出るように作製条件を変えて6種類(Sample1〜6)作製し、それぞれの裏面反射層の波長800nmにおける全反射率、乱反射率とX線回折強度ピークを測定した結果を示す。   3a to 3f, on the stainless steel substrate 101, first, 800 nm of Ag is formed as the metal layer 102 by the sputtering method, and 200 nm of ZnO is formed as the transparent conductive layer 103 by the sputtering method. The layer 104 was produced by changing the production conditions so that the degree of texture was different by 2300 nm electrolytic deposition, and produced 6 types (Samples 1 to 6). The total reflectance, irregular reflectance and X of the back surface reflection layer at a wavelength of 800 nm were produced. The result of having measured the line diffraction intensity peak is shown.

また、表1に各サンプルのZnO(002)面に対する他のZnO方位面のX線回折強度ピーク比を併記する。(表中の数値は、ZnO(002)面のX線回折強度ピークを100%とした時の他のZnO方位面のパーセンテージを表す。)   Table 1 also shows the X-ray diffraction intensity peak ratios of other ZnO azimuth planes with respect to the ZnO (002) plane of each sample. (The numerical values in the table represent the percentage of other ZnO orientation planes when the X-ray diffraction intensity peak of the ZnO (002) plane is taken as 100%.)

Figure 2006269607
Figure 2006269607

更に、図4(a)及び(b)にZnO(002)面に対するZnO(100)面及びZnO(101)面のそれぞれのX線回折強度ピーク比に対する乱反射率を示す。   Further, FIGS. 4A and 4B show irregular reflectances with respect to respective X-ray diffraction intensity peak ratios of the ZnO (100) plane and the ZnO (101) plane with respect to the ZnO (002) plane.

図3a〜図3f、図4及び表1の結果より、裏面反射層の乱反射率(テクスチャー度)が向上するに従い、ZnOの(002)面のX線回折強度が弱まり、一方で他の方位面、特には(100)面及び(101)面のX線回折強度が顕著に強まっていくことがわかる。   From the results shown in FIGS. 3a to 3f, FIG. 4 and Table 1, as the diffuse reflectance (texture degree) of the back reflecting layer is improved, the X-ray diffraction intensity of the (002) plane of ZnO is weakened, while other orientation planes In particular, it can be seen that the X-ray diffraction intensities of the (100) plane and (101) plane are significantly increased.

(半導体層)
本発明に係る光起電力素子において、好適に用いられる実質的に真性なi型半導体層を構成する半導体材料としては、例えば、a−Si:H,a−SiC:H,a−SiGe:H,微結晶Si:H等シリコン系非単結晶半導体材料が挙げられる。ここでは、実質的に真性なi型の半導体層107として微結晶Si:Hを用いた。なお、膜厚は2500nmとした。
(Semiconductor layer)
Examples of the semiconductor material constituting the substantially intrinsic i-type semiconductor layer that is preferably used in the photovoltaic element according to the present invention include a-Si: H, a-SiC: H, and a-SiGe: H. , Silicon-based non-single-crystal semiconductor materials such as microcrystalline Si: H. Here, microcrystalline Si: H is used as the substantially intrinsic i-type semiconductor layer 107. The film thickness was 2500 nm.

また、本発明において好適に用いられるn型或いはp型半導体層を構成する半導体材料としては、前述したi型半導体層を構成する半導体材料に価電子制御を行う不純物をドーピングすることによって得られるが、該n或いはp型半導体層を構成する半導体材料中に微結晶層を含んでいる方が、光の利用率及びキャリア密度を高めることができるので好ましい。   The n-type or p-type semiconductor layer preferably used in the present invention can be obtained by doping the semiconductor material constituting the i-type semiconductor layer with an impurity that controls valence electrons. In addition, it is preferable to include a microcrystalline layer in the semiconductor material constituting the n-type or p-type semiconductor layer because the utilization factor of light and the carrier density can be increased.

本発明の光起電力素子に用いる半導体層はシリコン系非単結晶半導体層であればいずれでも良いが、不純物に敏感な、特にP等の不純物に対して弱n型化し易い微結晶シリコン層をi型半導体層に用いた場合により大きな効果を示す。   The semiconductor layer used in the photovoltaic device of the present invention may be any silicon-based non-single-crystal semiconductor layer. However, a microcrystalline silicon layer that is sensitive to impurities, particularly that tends to be weakly n-type against impurities such as P, is used. A greater effect is exhibited when used in an i-type semiconductor layer.

また、本発明の光起電力素子に用いる半導体層の形成手段としては、RFプラズマCVD法、VHFプラズマCVD法、マイクロ波プラズマCVD法、光CVD法、熱CVD法、MOCVD法等が挙げられるが、これらは適宜選択して用いられる。   Examples of means for forming a semiconductor layer used in the photovoltaic device of the present invention include RF plasma CVD, VHF plasma CVD, microwave plasma CVD, photo CVD, thermal CVD, and MOCVD. These are appropriately selected and used.

(透明電極層)
本発明に係る光起電力素子においては、半導体層自体のシート抵抗が高いために半導体層全面にわたる透明な上部電極を必要とし、透明電極層としては可視光に対する透明性と電気伝導度性に優れた特性をもつSnO2,In23,ITO(In23+SnO2)等が挙げられる。ここでは、透明電極層109としてITOを用いた。
これらの作製方法としては、スパッタリング法、抵抗加熱蒸着法、エレクトロンビーム蒸着法、スプレー法等を用いることができ、所望に応じて適宜選択される。
(Transparent electrode layer)
In the photovoltaic device according to the present invention, since the sheet resistance of the semiconductor layer itself is high, a transparent upper electrode over the entire surface of the semiconductor layer is required, and the transparent electrode layer is excellent in transparency to visible light and electrical conductivity. Examples thereof include SnO 2 , In 2 O 3 and ITO (In 2 O 3 + SnO 2 ) having the above characteristics. Here, ITO was used as the transparent electrode layer 109.
As these manufacturing methods, a sputtering method, a resistance heating vapor deposition method, an electron beam vapor deposition method, a spray method, or the like can be used, and is appropriately selected according to demand.

(集電電極)
本発明に係る光起電力素子において、集電電極は集電効率を向上させるために設けるが、その形成方法としては、集電パターンの金属をエレクトロンビーム蒸着法やスパッタリング法等で形成する方法や、導電性ペーストをスクリーン印刷法等によって印刷し集電パターンを形成する方法や、金属ワイヤーをカーボンペースト等で被覆した電極を熱圧着装置等で固着する方法等が挙げられる。ここでは、集電電極110として銀ペーストをスクリーン印刷して幅0.15mm、ピッチ3mmの集電電極を形成した。
(Collector electrode)
In the photovoltaic device according to the present invention, the current collecting electrode is provided to improve the current collecting efficiency. As a method for forming the current collecting electrode, a method of forming a metal of the current collecting pattern by an electron beam evaporation method, a sputtering method, or the like, And a method of forming a current collection pattern by printing a conductive paste by a screen printing method or the like, and a method of fixing an electrode in which a metal wire is coated with a carbon paste or the like with a thermocompression bonding device or the like. Here, a silver paste was screen printed as the collecting electrode 110 to form a collecting electrode having a width of 0.15 mm and a pitch of 3 mm.

以上、上述した透明導電層104のテクスチャー度及び配向性を変化させて作製した裏面反射層(表1中のSample1〜6)上にそれぞれ作製した光起電力素子に対して、AM1.5の太陽光スペクトルで100mW/cm2の光量の擬似太陽光源を用いて太陽電池特性を測定した。 As described above, with respect to the photovoltaic elements respectively produced on the back surface reflection layers (Samples 1 to 6 in Table 1) produced by changing the texture degree and orientation of the transparent conductive layer 104 described above, AM1.5 sun Solar cell characteristics were measured using a pseudo solar light source with a light intensity of 100 mW / cm 2 in the optical spectrum.

図5(a)及び(b)に異なる配向性を持つZnO膜をX線回折法で測定した時のZnO(002)面に対するZnO(100)面及びZnO(101)面のそれぞれのX線回折強度ピーク比を横軸にとり、光起電力素子の電流−電圧特性から得られる短絡光電流密度(Jsc)を縦軸にとったグラフを示す。図5より、例えばZnO(002)面の回折強度に対する(100)面の回折強度比が0.5%未満の場合は、強度比が増加するに従いJscが増加するする傾向にある。これは、図4に示した回折強度比が増加すると裏面反射層のテクスチャー度が増加するのと対応しており、当初の目的通り、テクスチャー度の向上により光電流密度が向上したためと考えられる。しかし、回折強度比が0.5%以上に増加すると、テクスチャー度は向上するにも関わらずJscの急激な低下が見られた。そこで、この原因を探るために、ZnO(002)面の回折強度に対するZnO(100)面の回折強度比が0.2%(Sample2)と4.2%(Sample6)の2種類のZnO膜上に作製した光起電力素子について2次イオン質量分析(SIMS分析)を行い、実質的に真性なi型半導体層中に存在している不純物元素量の定量を行った。   5A and 5B, X-ray diffraction of the ZnO (100) plane and the ZnO (101) plane with respect to the ZnO (002) plane when the ZnO films having different orientations are measured by the X-ray diffraction method. A graph is shown in which the intensity peak ratio is taken on the horizontal axis and the short-circuit photocurrent density (Jsc) obtained from the current-voltage characteristics of the photovoltaic device is taken on the vertical axis. From FIG. 5, for example, when the diffraction intensity ratio of the (100) plane to the diffraction intensity of the ZnO (002) plane is less than 0.5%, Jsc tends to increase as the intensity ratio increases. This corresponds to an increase in the texture level of the back reflective layer as the diffraction intensity ratio shown in FIG. 4 increases, and it is considered that the photocurrent density was improved by improving the texture level as originally intended. However, when the diffraction intensity ratio was increased to 0.5% or more, a sharp decrease in Jsc was observed even though the degree of texture was improved. Therefore, in order to investigate this cause, two types of ZnO films having a diffraction intensity ratio of the ZnO (100) plane to the diffraction intensity of the ZnO (002) plane of 0.2% (Sample 2) and 4.2% (Sample 6) are used. Secondary ion mass spectrometry (SIMS analysis) was performed on the photovoltaic element fabricated in (1), and the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer was quantified.

その結果、回折強度比が0.2%の場合に比べて4.2%の場合はi型半導体層中に多量の不純物元素が存在していることが判明した。従って、ZnO(002)面の回折強度に対する他の方位面の回折強度が増加すると不純物元素の吸着するサイトが増加するものと考えられる。その上に第一の導電型を有する半導体層として例えばn型半導体層を形成するために、PH3等のドーピングガスを高濃度に含んだ原料ガスが供給されると、ZnO膜表面上に主にドーパントガス等が吸着し、またZnO層内に細孔や割れ目が存在するとその部分にドーパントガス等が吸蔵され易くなり、ドーパントガス等が多数吸着及び吸蔵した状態でプラズマCVD法等で実質的に真性な第二の半導体層を形成すると、形成中にプラズマにより吸着及び吸蔵したドーパントガス等が励起脱離し、実質的に真性な第二の半導体層中にドーパントガスが不純物として取り込まれてしまい、実質的に真性な第二の半導体層は弱n型化することで実質的な空乏層が狭まり、光キャリアの生成が低下することで、Jscの低下を引き起こしたものと考えている。 As a result, it was found that a large amount of impurity elements were present in the i-type semiconductor layer when the diffraction intensity ratio was 4.2% as compared to 0.2%. Therefore, it is considered that when the diffraction intensity of other azimuth planes increases with respect to the diffraction intensity of the ZnO (002) plane, the number of sites where the impurity elements are adsorbed increases. When a source gas containing a high concentration of a doping gas such as PH 3 is supplied to form, for example, an n-type semiconductor layer as a semiconductor layer having the first conductivity type thereon, a main layer is formed on the surface of the ZnO film. If a dopant gas or the like is adsorbed on the surface of the ZnO layer and there are pores or cracks in the ZnO layer, the dopant gas or the like is easily occluded in the portion, and a substantial amount of the dopant gas or the like is absorbed and occluded by a plasma CVD method or the like. When the intrinsic second semiconductor layer is formed, the dopant gas adsorbed and occluded by the plasma during the formation is excited and desorbed, and the dopant gas is taken into the substantially intrinsic second semiconductor layer as an impurity. The substantially intrinsic second semiconductor layer is made weak n-type, the substantial depletion layer is narrowed, and the generation of photocarriers is reduced, which causes a decrease in Jsc. Eteiru.

そこで、本発明者らは透明導電層上に第一の導電型を有する半導体層を形成した後に、前記透明導電層又は半導体層に吸着した第一の導電型を決定する元素を脱離させる工程を設けることで、実質的に真性な第二の半導体層中への第一の導電型を決定する元素の混入を未然に防止することで上記問題点の解決を試みた。   Therefore, the present inventors form a semiconductor layer having the first conductivity type on the transparent conductive layer, and then desorb the element that determines the first conductivity type adsorbed on the transparent conductive layer or the semiconductor layer. By trying to solve the above-mentioned problems, the inclusion of the element determining the first conductivity type in the substantially intrinsic second semiconductor layer is prevented.

以下では、本発明に係る「透明導電層又は半導体層に吸着した第一の導電型を決定する元素を脱離させる方法」について説明する。   Hereinafter, the “method for desorbing the element that determines the first conductivity type adsorbed on the transparent conductive layer or the semiconductor layer” according to the present invention will be described.

本発明の透明導電層又は半導体層に吸着した第一の導電型を決定する元素を脱離させる方法には、熱処理、プラズマ処理が挙げられるが併用しても良い。   Examples of the method for desorbing the element determining the first conductivity type adsorbed on the transparent conductive layer or the semiconductor layer of the present invention include heat treatment and plasma treatment, but they may be used in combination.

(熱処理)
熱処理による吸着ガスの脱離は、透明導電層又は半導体層に吸着した吸着原子に熱エネルギーを与えることにより、二次元ガスとして表面移動させ易くし、隣の原子と衝突、結合してもとの分子に戻して脱離させることを利用する。
(Heat treatment)
The desorption of the adsorbed gas by the heat treatment makes it easy to move the surface as a two-dimensional gas by giving thermal energy to the adsorbed atoms adsorbed on the transparent conductive layer or semiconductor layer, and it is possible to collide with adjacent atoms and combine them. Use desorption back to the molecule.

本発明における熱処理は、第一の導電型を有する半導体層に影響を及ぼさないように行わなければならず、真空加熱が好ましい。また、加熱温度としては前述した通り第一の導電型を有する半導体層に影響を与えないようにすることが必要不可欠で、第一の導電型を有する半導体層の成膜温度近傍が好ましく、加熱温度としては100〜400℃が好ましく、200〜300℃が最も好ましい。また、脱離させた吸着ガスは直ちに排気することが必要である。また、熱処理時間としては、透明導電層の材質及びテクスチャー度、更に第一の導電型を有する半導体層の成膜条件(特にドーピングガスの種類、濃度及び量、成膜圧力及び時間)に応じて、透明導電層又は半導体層に吸着する吸着ガス量が変化するため一義的に決定することは難しいが、吸着ガスを脱離可能な最少時間で適宜選択するのが好ましい。   The heat treatment in the present invention must be performed so as not to affect the semiconductor layer having the first conductivity type, and vacuum heating is preferable. In addition, as described above, it is indispensable that the heating temperature does not affect the semiconductor layer having the first conductivity type, and is preferably in the vicinity of the deposition temperature of the semiconductor layer having the first conductivity type. As temperature, 100-400 degreeC is preferable and 200-300 degreeC is the most preferable. Further, it is necessary to immediately exhaust the adsorbed adsorbed gas. The heat treatment time depends on the material and texture of the transparent conductive layer and the film formation conditions (especially the type, concentration and amount of doping gas, film formation pressure and time) of the semiconductor layer having the first conductivity type. The amount of adsorbed gas adsorbed on the transparent conductive layer or the semiconductor layer is difficult to determine unambiguously, but it is preferable to select appropriately in the minimum time during which the adsorbed gas can be desorbed.

(プラズマ処理)
プラズマ処理による吸着ガスの脱離は、イオン衝撃脱離を利用したもので、イオンの持つ運動量による吸着ガスの弾き出しにより脱離させる。また、吸着ガスは入射イオンによる直接的な弾き出しと基板で反射したイオンによる弾き出しによって主に脱離することができると考えられる。
(Plasma treatment)
Adsorption gas desorption by plasma treatment utilizes ion impact desorption, and is desorbed by ejecting the adsorption gas by the momentum of ions. Further, it is considered that the adsorbed gas can be mainly desorbed by direct ejection by incident ions and ejection by ions reflected from the substrate.

本発明におけるプラズマ処理は、前述した熱処理同様第一の導電型を有する半導体層に影響を及ぼさないように行わなければならず、更に新たな不純物を透明導電層又は第一の導電型を有する半導体層に吸着させてもいけない。そこで、プラズマ処理に用いるガス種としては、化学吸着の起きない不活性ガスが最も好ましく、He、Ne、Ar、Kr、Xe等の希ガスを用いると良い。   The plasma treatment in the present invention must be performed so as not to affect the semiconductor layer having the first conductivity type, as in the heat treatment described above, and a new impurity is added to the transparent conductive layer or the semiconductor having the first conductivity type. Do not adsorb to the layer. Therefore, as a gas species used for the plasma treatment, an inert gas that does not cause chemical adsorption is most preferable, and a rare gas such as He, Ne, Ar, Kr, or Xe is preferably used.

また、プラズマ処理中の温度は、第一の導電型を有する半導体層に影響を及ぼさないようにするためと、希ガスの物理吸着を少なくする理由から熱処理同様、第一の導電型を有する半導体層の成膜温度近傍が好ましく、基板温度としては100〜400℃が好ましく、200〜300℃が最も好ましい。また、脱離させた吸着ガスは直ちに排気することが必要である。プラズマ処理時間としては吸着ガスを脱離可能な最少時間で適宜選択するのが好ましい。   Further, the temperature during the plasma treatment does not affect the semiconductor layer having the first conductivity type, and the semiconductor having the first conductivity type is the same as the heat treatment for reducing the physical adsorption of the rare gas. The vicinity of the film forming temperature of the layer is preferable, and the substrate temperature is preferably 100 to 400 ° C, and most preferably 200 to 300 ° C. Further, it is necessary to immediately exhaust the adsorbed adsorbed gas. It is preferable that the plasma treatment time is appropriately selected as the minimum time during which the adsorbed gas can be desorbed.

本発明の光起電力素子の形成方法について以下に説明するが、本発明はこれらの実施例により限定されるものではない。   Although the formation method of the photovoltaic element of this invention is demonstrated below, this invention is not limited by these Examples.

(実施例1)
本例では、図1に示した構成と同様のnip構造を有するシングル型太陽電池を製造した。
以下では、形成の手順に従って説明する。
Example 1
In this example, a single solar cell having a nip structure similar to the configuration shown in FIG. 1 was manufactured.
Below, it demonstrates according to the procedure of formation.

工程(1)
十分に脱脂、洗浄した50mm×50mm角のステンレス基板101上に不図示のバッチ式スパッタリング装置を用いて、金属層102及び透明導電層103を成膜した。金属層102の材料としてはAg,Al,Pt,Au,Ni,Ti,Cr,Cu等の金属単体及び合金が用いられるがここでは反射率の高いAgを使用した。透明導電層103の材料としてはZnO,SnO2,In23,ITO等が用いられるがここではZnOを使用した。また、これらの表面は光の乱反射を起こさせるために凹凸(テクスチャー)構造とした。なお、膜厚はそれぞれ800nm、200nmとした。
Process (1)
A metal layer 102 and a transparent conductive layer 103 were formed on a 50 mm × 50 mm square stainless steel substrate 101 that had been sufficiently degreased and cleaned by using a batch type sputtering apparatus (not shown). As the material of the metal layer 102, a simple metal such as Ag, Al, Pt, Au, Ni, Ti, Cr, or Cu and an alloy thereof are used. Here, Ag having high reflectivity is used. As a material for the transparent conductive layer 103, ZnO, SnO 2 , In 2 O 3 , ITO, or the like is used, but here ZnO was used. In addition, these surfaces have an uneven (texture) structure in order to cause irregular reflection of light. The film thickness was 800 nm and 200 nm, respectively.

工程(2)
次に、スパッタリング法により作製した透明導電層103上に図2に示すバッチ式電解析出装置を用いて、透明導電層104としてZnOを成膜した。
電解析出水溶液202としては、デキストリン0.1g/l及びフタル酸水素カリュウム75μmol/lを添加した80℃、0.2mol/lの硝酸亜鉛水溶液を用い、攪拌子211にて十分に溶液の攪拌を行った後、陰極側の基板203(金属層102及び透明導電層103が形成された基板101に対応)と陽極側の対向電極204間で電流値として7.5mA/cm2を10分間通電し、電解析出を行った。なお、膜厚は2300nmとした。
Step (2)
Next, a ZnO film was formed as the transparent conductive layer 104 on the transparent conductive layer 103 produced by the sputtering method using the batch electrolytic deposition apparatus shown in FIG.
As the electrolytic precipitation aqueous solution 202, an aqueous solution of zinc nitrate at 80 ° C. and 0.2 mol / l to which 0.1 g / l of dextrin and 75 μmol / l of hydrogen hydrogen phthalate were added was used. Then, a current value of 7.5 mA / cm 2 was applied for 10 minutes between the cathode-side substrate 203 (corresponding to the substrate 101 on which the metal layer 102 and the transparent conductive layer 103 were formed) and the anode-side counter electrode 204. Then, electrolytic deposition was performed. The film thickness was 2300 nm.

この透明導電層104まで堆積した裏面反射層に対して、X線測定を行った所、ZnO(002)面に対するZnO(100)面のX線回折強度ピーク比は4.5%、ZnO(002)面に対するZnO(101)面のX線回折強度ピーク比は10.5%であった。また、波長800nmにおける全反射率及び乱反射率を測定した所、全反射率が92.0%、乱反射率が90.4%であり、本実施例1で作製した裏面反射層がZnO(002)面以外の配向面が十分発達した且つテクスチャー度の高いものであり、表1のSample6の透明導電層とほぼ同等のものであることを確認した。   When X-ray measurement was performed on the back reflective layer deposited up to the transparent conductive layer 104, the X-ray diffraction intensity peak ratio of the ZnO (100) plane to the ZnO (002) plane was 4.5%, ZnO (002). The ratio of the peak of the X-ray diffraction intensity of the ZnO (101) plane relative to the () plane was 10.5%. When the total reflectance and irregular reflectance at a wavelength of 800 nm were measured, the total reflectance was 92.0% and the irregular reflectance was 90.4%. The back reflective layer produced in Example 1 was ZnO (002). It was confirmed that the orientation planes other than the plane were sufficiently developed and had a high degree of texture, and were almost equivalent to the transparent conductive layer of Sample 6 in Table 1.

次に、図6に示すプラズマCVD装置と脱離処理装置が一つとなったバッチ式半導体層形成装置の一例を用いて、図1のnip構造を有するシングル型太陽電池の半導体層105〜108の形成を行った。   Next, by using an example of a batch type semiconductor layer forming apparatus in which the plasma CVD apparatus and the desorption processing apparatus shown in FIG. 6 are combined, the semiconductor layers 105 to 108 of the single type solar cell having the nip structure of FIG. Formation was performed.

図6において、半導体層形成装置は、ロードロックチャンバー601、n型半導体層形成チャンバー602、加熱処理チャンバー603、希ガスプラズマ処理チャンバー604、i型半導体層形成チャンバー605、p型半導体層形成チャンバー606、及びアンロードロックチャンバー607から主に構成されている。
各チャンバー間は、ゲートバルブ608〜613で各原料ガスが混合しないように分離されている。
また、各チャンバーは基板を裏面から加熱するための加熱ヒーター614〜618、ガス導入管628〜632、圧力調整弁633〜637、及び排気ポンプ638〜642をそれぞれ有している。
更に、半導体層形成チャンバー602、605、606及び希ガスプラズマ処理チャンバー604は、プラズマを生起させるための放電電極620〜623及び高周波電源624〜627をそれぞれ有している。
一方、加熱処理チャンバー603は、基板を表面から加熱するための加熱ヒーター619を有している。
基板は基板ホルダー643に処理面が下になるように取り付けられ、基板搬送レール644上を外部駆動によって移動することができる。
In FIG. 6, a semiconductor layer forming apparatus includes a load lock chamber 601, an n-type semiconductor layer forming chamber 602, a heat treatment chamber 603, a rare gas plasma processing chamber 604, an i-type semiconductor layer forming chamber 605, and a p-type semiconductor layer forming chamber 606. , And an unload lock chamber 607.
The chambers are separated by gate valves 608 to 613 so that the source gases are not mixed.
Each chamber includes heaters 614 to 618, gas introduction pipes 628 to 632, pressure regulating valves 633 to 637, and exhaust pumps 638 to 642 for heating the substrate from the back surface.
Further, the semiconductor layer forming chambers 602, 605, and 606 and the rare gas plasma processing chamber 604 have discharge electrodes 620 to 623 and high frequency power sources 624 to 627 for generating plasma, respectively.
On the other hand, the heat treatment chamber 603 includes a heater 619 for heating the substrate from the surface.
The substrate is attached to the substrate holder 643 so that the processing surface is downward, and can be moved on the substrate transport rail 644 by external driving.

工程(3)
透明導電層104まで形成した基板を図6のn型半導体層形成チャンバー602に投入し、第一の導電型を有する半導体層として、アモルファスシリコン(以下a−Si:Hと記載)からなるn型の半導体層105を表2に示す条件で成膜した。半導体層の成膜法としてはRFプラズマCVD法(RFPCVD法)を用いた。なお、膜厚は20nmとした。
Process (3)
The substrate formed up to the transparent conductive layer 104 is put into the n-type semiconductor layer forming chamber 602 of FIG. 6, and an n-type made of amorphous silicon (hereinafter referred to as a-Si: H) is used as the semiconductor layer having the first conductivity type. The semiconductor layer 105 was formed under the conditions shown in Table 2. An RF plasma CVD method (RFPCVD method) was used as a method for forming the semiconductor layer. The film thickness was 20 nm.

工程(4)
次に、n型の半導体層105まで堆積した基板を、図6の加熱処理チャンバー603まで直ちに移動させ、表2に示す条件で透明導電層104又はn型の半導体層105に吸着した前記n型を決定する元素であるPの少なくとも一部を脱離させる処理106を行った(なお、表2には、後述の実施例2の脱離処理106における希ガスプラズマ処理条件を併記している。)。加熱処理は基板の裏側と表側の両方から基板加熱ヒーター615と619により同時に行い、加熱処理温度は前記n型の半導体層105の成膜温度に対して+50℃(すなわち300℃)とし、300℃まで10℃/minの昇温カーブで昇温させ、基板裏面温度が300℃に到達した後20分間恒温保持した。
Process (4)
Next, the substrate deposited up to the n-type semiconductor layer 105 is immediately moved to the heat treatment chamber 603 in FIG. 6 and the n-type adsorbed on the transparent conductive layer 104 or the n-type semiconductor layer 105 under the conditions shown in Table 2. The process 106 for desorbing at least a part of P, which is an element that determines the above, was performed (note that Table 2 also shows the rare gas plasma processing conditions in the desorption process 106 of Example 2 described later). ). The heat treatment is performed simultaneously from both the back side and the front side of the substrate by the substrate heaters 615 and 619, and the heat treatment temperature is set to + 50 ° C. (that is, 300 ° C.) with respect to the film formation temperature of the n-type semiconductor layer 105. Until the substrate back surface temperature reached 300 ° C., the temperature was kept constant for 20 minutes.

工程(5)
次に、前記脱離処理した基板をi型半導体層形成チャンバー605まで移動させ微結晶シリコン(以下μc−Si:Hと記載)からなるi型の半導体層107を表2に示す条件で成膜した。なお、i型の半導体層の成膜法としてはVHFプラズマCVD法(VHFPCVD法)を用い、膜厚は2500nmとした。
Process (5)
Next, the desorbed substrate is moved to the i-type semiconductor layer forming chamber 605 and an i-type semiconductor layer 107 made of microcrystalline silicon (hereinafter referred to as μc-Si: H) is formed under the conditions shown in Table 2. did. Note that a VHF plasma CVD method (VHFPCVD method) was used as a film formation method of the i-type semiconductor layer, and the film thickness was 2500 nm.

工程(6)
その後、前記i型の半導体層107まで形成した基板をp型半導体層形成チャンバー606まで移動させμc−Si:Hからなるp型の半導体層108を表2に示す条件で成膜した。なお、p型の半導体層の成膜法としてはRFPCVD法を用い、膜厚は15nmとした。以上で半導体層の形成を終えた。
Step (6)
Thereafter, the substrate formed up to the i-type semiconductor layer 107 was moved to the p-type semiconductor layer forming chamber 606, and a p-type semiconductor layer 108 made of μc-Si: H was formed under the conditions shown in Table 2. Note that an RFPCVD method was used as a method for forming the p-type semiconductor layer, and the film thickness was 15 nm. This completes the formation of the semiconductor layer.

Figure 2006269607
Figure 2006269607

工程(7)
次に、p型の半導体層108まで形成した基板をアンロードロックチャンバー607から取り出し、不図示のバッチ式スパッタリング装置に投入して、p型の半導体層108上に透明電極層109としてITO(In23+SnO2)を65nm成膜した。その後、透明電極層109上に集電電極110として銀ペーストをスクリーン印刷して、細線状の櫛形電極を形成した。
Step (7)
Next, the substrate formed up to the p-type semiconductor layer 108 is taken out from the unload lock chamber 607 and put into a batch type sputtering apparatus (not shown) to form ITO (In) as the transparent electrode layer 109 on the p-type semiconductor layer 108. 2 O 3 + SnO 2 ) was deposited to 65 nm. Thereafter, a silver paste was screen-printed as a collecting electrode 110 on the transparent electrode layer 109 to form a thin line comb-shaped electrode.

以上でnip構造を有するシングル型太陽電池の形成を終えた。   This completes the formation of the single type solar cell having the nip structure.

その後、前記シングル型太陽電池に対してAM1.5の太陽光スペクトルで100mW/cm2の光量の疑似太陽光源を用いて太陽電池特性を測定し、電流−電圧特性から短絡光電流密度(Jsc)を求めた。 Thereafter, the solar cell characteristics were measured using a pseudo solar light source with a light quantity of 100 mW / cm 2 in the AM1.5 solar spectrum for the single type solar cell, and the short-circuit photocurrent density (Jsc) was determined from the current-voltage characteristics. Asked.

また、本実施例で作製したシングル型太陽電池について、2次イオン質量分析(SIMS分析)を行い、実質的に真性なi型の半導体層中に存在している不純物元素量の定量を行った。   The single-type solar cell manufactured in this example was subjected to secondary ion mass spectrometry (SIMS analysis) to determine the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer. .

(比較例1)
本例では、実施例1において本発明の熱処理による脱離効果を確認するために、図1における透明導電層104又はn型の半導体層105に吸着した前記n型を決定する元素であるPの少なくとも一部を脱離させる処理106を行わない以外は実施例1と同様にしてnip構造を有するシングル型太陽電池を製造した。
(Comparative Example 1)
In this example, in order to confirm the desorption effect by the heat treatment of the present invention in Example 1, P of the element that determines the n-type adsorbed on the transparent conductive layer 104 or the n-type semiconductor layer 105 in FIG. A single solar cell having a nip structure was manufactured in the same manner as in Example 1 except that the treatment 106 for removing at least a part was not performed.

その後、実施例1と同様に太陽電池特性を測定し、電流−電圧特性から短絡光電流密度(Jsc)を求めた。   Thereafter, the solar cell characteristics were measured in the same manner as in Example 1, and the short-circuit photocurrent density (Jsc) was determined from the current-voltage characteristics.

また、本比較例で作製したシングル型太陽電池について、SIMS分析を行い、実質的に真性なi型の半導体層中に存在している不純物元素量の定量を行った。   Further, the SIMS analysis was performed on the single type solar cell manufactured in this comparative example, and the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer was quantified.

(比較例2)
本例では、実施例1においてn型の半導体層105を実施例1と同様250℃で成膜した後、n型の半導体層105まで堆積した基板を一度25℃まで冷却した後、図6の加熱処理チャンバー603まで移動させ、加熱処理温度は50℃とし、50℃まで10℃/minの昇温カーブで昇温させ、基板裏面温度が50℃に到達した後2分間恒温保持した。それ以外の工程は全て実施例1と同様にしてnip構造を有するシングル型太陽電池を製造した。
(Comparative Example 2)
In this example, after forming the n-type semiconductor layer 105 in Example 1 at 250 ° C. as in Example 1, the substrate deposited up to the n-type semiconductor layer 105 was once cooled to 25 ° C. The substrate was moved to the heat treatment chamber 603, the heat treatment temperature was set to 50 ° C., the temperature was raised to 50 ° C. with a temperature rise curve of 10 ° C./min, and the substrate back surface temperature reached 50 ° C. and kept constant for 2 minutes. All other steps were carried out in the same manner as in Example 1 to produce a single solar cell having a nip structure.

その後、実施例1と同様に太陽電池特性を測定し、電流−電圧特性から短絡光電流密度(Jsc)を求めた。   Thereafter, the solar cell characteristics were measured in the same manner as in Example 1, and the short-circuit photocurrent density (Jsc) was determined from the current-voltage characteristics.

また、本比較例で作製したシングル型太陽電池について、SIMS分析を行い、実質的に真性なi型の半導体層中に存在している不純物元素量の定量を行った。   Further, the SIMS analysis was performed on the single type solar cell manufactured in this comparative example, and the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer was quantified.

(比較例3)
本例では、実施例1において熱処理における加熱処理温度を500℃とし、500℃まで10℃/minの昇温カーブで昇温させ、基板裏面温度が500℃に到達した後20分間恒温保持した。それ以外の工程は全て実施例1と同様にしてnip構造を有するシングル型太陽電池を製造した。
(Comparative Example 3)
In this example, the heat treatment temperature in the heat treatment in Example 1 was 500 ° C., the temperature was raised to 500 ° C. with a temperature rise curve of 10 ° C./min, and the substrate was held at a constant temperature for 20 minutes after the substrate back surface temperature reached 500 ° C. All other steps were carried out in the same manner as in Example 1 to produce a single solar cell having a nip structure.

その後、実施例1と同様に太陽電池特性を測定し、電流−電圧特性から短絡光電流密度(Jsc)を求めた。   Thereafter, the solar cell characteristics were measured in the same manner as in Example 1, and the short-circuit photocurrent density (Jsc) was determined from the current-voltage characteristics.

また、本比較例で作製したシングル型太陽電池について、SIMS分析を行い、実質的に真性なi型の半導体層中に存在している不純物元素量の定量を行った。   Further, the SIMS analysis was performed on the single type solar cell manufactured in this comparative example, and the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer was quantified.

実施例1及び比較例1〜3で作製したシングル型太陽電池の短絡光電流密度(Jsc)と実質的に真性なi型の半導体層中に存在している不純物元素量の測定結果を表3に示す。なお、不純物元素量は、実施例1における実質的に真性なi型の半導体層中のP濃度を1とした時の相対値を示す。   Table 3 shows the measurement results of the short-circuit photocurrent density (Jsc) of the single-type solar cells fabricated in Example 1 and Comparative Examples 1 to 3 and the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer. Shown in Note that the amount of impurity elements indicates a relative value when the P concentration in the substantially intrinsic i-type semiconductor layer in Example 1 is 1.

Figure 2006269607
Figure 2006269607

表3の結果より、まず実施例1と比較例1の比較から、裏面反射層にZnO(002)面以外の配向面が十分発達した且つテクスチャー度の高いものを使用した場合、図1の透明導電層104又はn型の半導体層105に吸着した前記n型を決定する元素であるPの少なくとも一部を脱離させる処理106を行うことで、i型の半導体層107中のP濃度を1/3以下に抑えることができ、結果的に実質的に真性なi型の半導体層がPの影響を受けて弱n型化することが防止でき、テクスチャー度の高い透明導電層を使いこなすことが可能となり、光電流密度を高めた光起電力素子が得られることが確認された。   From the results in Table 3, first, from the comparison between Example 1 and Comparative Example 1, when a back surface reflecting layer having a sufficiently developed orientation plane other than the ZnO (002) plane and having a high degree of texture is used, the transparency of FIG. By performing treatment 106 for detaching at least part of P, which is an element that determines the n-type, adsorbed on the conductive layer 104 or the n-type semiconductor layer 105, the P concentration in the i-type semiconductor layer 107 is reduced to 1. / 3 or less, and as a result, a substantially intrinsic i-type semiconductor layer can be prevented from being weakly n-typed by the influence of P, and a transparent conductive layer having a high degree of texture can be used. It was confirmed that it was possible to obtain a photovoltaic device with increased photocurrent density.

次に、比較例2では熱処理による脱離処理を行ったにも関わらず実施例1と比較して短絡光電流密度は低く、i型の半導体層中にも比較例1と同様に実施例1の約3倍のP元素が存在していた。これは、熱処理温度が50℃と本発明の熱処理温度の最適温度範囲を外れて低かったために、図1の透明導電層104又はn型の半導体層105に吸着したPがほとんど脱離しなかったためである。   Next, in Comparative Example 2, although the desorption treatment by heat treatment was performed, the short-circuit photocurrent density was lower than that in Example 1, and Example 1 in the i-type semiconductor layer was similar to that in Comparative Example 1. About three times as much P element was present. This is because the P adsorbed on the transparent conductive layer 104 or the n-type semiconductor layer 105 in FIG. 1 hardly desorbed because the heat treatment temperature was 50 ° C., which was lower than the optimum temperature range of the heat treatment temperature of the present invention. is there.

次に、比較例3では熱処理による脱離処理を行ったにも関わらず実施例1と比較して短絡光電流密度は低かった。しかしながら、i型の半導体層中のP濃度は実施例1と同様に低くなっていた。これは、熱処理温度が500℃と本発明の熱処理温度の最適温度範囲を外れて高かったために、透明導電層104であるZnOの酸素が脱離してZnリッチになって裏面反射層の反射率が低下したためと考えられる。   Next, in Comparative Example 3, the short-circuit photocurrent density was lower than that in Example 1 although the desorption treatment by heat treatment was performed. However, the P concentration in the i-type semiconductor layer was low as in Example 1. This is because the heat treatment temperature is 500 ° C., which is higher than the optimum temperature range of the heat treatment temperature of the present invention, so that the oxygen of ZnO as the transparent conductive layer 104 is desorbed and becomes Zn rich, and the reflectivity of the back reflective layer is increased. This is thought to be due to a decline.

以上の結果より、本発明の透明導電層上に第一の導電型を有する半導体層を形成した後に、前記透明導電層又は半導体層に吸着した前記第一の導電型を決定する元素の少なくとも一部を脱離させる熱処理工程を設けることにより、実質的に真性なi型の半導体層への第一の導電型を決定する元素の混入を未然に防止することができることでテクスチャー度の高い透明導電層を使いこなすことが可能となり、光電流密度を高めた良好な光起電力素子が得られることが判った。   From the above results, after forming the semiconductor layer having the first conductivity type on the transparent conductive layer of the present invention, at least one of the elements determining the first conductivity type adsorbed on the transparent conductive layer or the semiconductor layer. By providing a heat treatment step for detaching the portion, it is possible to prevent contamination of the element that determines the first conductivity type into the substantially intrinsic i-type semiconductor layer, thereby enabling transparent conductivity with a high degree of texture. It has been found that a good photovoltaic device with an increased photocurrent density can be obtained by making full use of the layer.

(実施例2)
本例では、実施例1における工程(4)の脱離処理が希ガスプラズマ処理である以外は実施例1と同様にしてnip構造を有するシングル型太陽電池を製造した。
以下に希ガスプラズマ処理について説明する。
(Example 2)
In this example, a single type solar cell having a nip structure was manufactured in the same manner as in Example 1 except that the desorption process in step (4) in Example 1 was a rare gas plasma process.
The rare gas plasma processing will be described below.

図1のn型の半導体層105まで堆積した基板を、図6の希ガスプラズマ処理チャンバー604まで直ちに移動させ、表2に示す条件で透明導電層104又はn型の半導体層105に吸着した前記n型を決定する元素であるPの少なくとも一部を脱離させる処理106を行った。   The substrate deposited up to the n-type semiconductor layer 105 in FIG. 1 is immediately moved to the rare gas plasma processing chamber 604 in FIG. 6 and adsorbed to the transparent conductive layer 104 or the n-type semiconductor layer 105 under the conditions shown in Table 2. A treatment 106 for detaching at least a part of P, which is an element that determines n-type, was performed.

具体的には、n型の半導体層105まで堆積した基板を希ガスプラズマ処理チャンバー604まで移動させた後、排気ポンプ640で圧力100Pa以下になるまで真空排気した。真空排気後、希ガスとしてヘリウムガスをガス導入管630より200sccm不図示のマスフローコントローラーで制御しながら導入し、圧力調整弁635により希ガスプラズマ処理チャンバー604内の圧力が266Paとなるように制御しながら排気した。その後、放電電極621に高周波電源625から不図示の整合装置を介して周波数13.56MHz、電力密度0.5W/cm2の高周波電力を投入し5分間プラズマ処理を行った。なお、プラズマ処理中の基板温度はn型の半導体層105の成膜温度と同温の250℃に保持した。 Specifically, the substrate deposited up to the n-type semiconductor layer 105 was moved to the rare gas plasma treatment chamber 604 and then evacuated by the exhaust pump 640 to a pressure of 100 Pa or lower. After evacuation, helium gas is introduced as a rare gas from a gas introduction pipe 630 while being controlled by a mass flow controller (not shown) at 200 sccm, and the pressure in the rare gas plasma processing chamber 604 is controlled to 266 Pa by a pressure adjustment valve 635. While exhausting. Thereafter, high-frequency power having a frequency of 13.56 MHz and a power density of 0.5 W / cm 2 was applied to the discharge electrode 621 from a high-frequency power source 625 through a matching device (not shown), and plasma treatment was performed for 5 minutes. Note that the substrate temperature during the plasma treatment was maintained at 250 ° C., which is the same temperature as the deposition temperature of the n-type semiconductor layer 105.

本実施例で作製したシングル型太陽電池についても実施例1と同様に太陽電池特性を測定し、電流−電圧特性から短絡光電流密度(Jsc)を求めた。   For the single solar cell produced in this example, the solar cell characteristics were measured in the same manner as in Example 1, and the short-circuit photocurrent density (Jsc) was determined from the current-voltage characteristics.

また、本実施例で作製したシングル型太陽電池についても、SIMS分析を行い、実質的に真性なi型の半導体層中に存在している不純物元素量の定量を行った。   The single-type solar cell manufactured in this example was also subjected to SIMS analysis to determine the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer.

その結果、短絡光電流密度は30.0mA/cm2であり、i型の半導体層中のP濃度も実施例1とほぼ同等であった。 As a result, the short-circuit photocurrent density was 30.0 mA / cm 2 , and the P concentration in the i-type semiconductor layer was almost the same as in Example 1.

以上の結果より、本発明の透明導電層上に第一の導電型を有する半導体層を形成した後に、前記透明導電層又は半導体層に吸着した前記第一の導電型を決定する元素の少なくとも一部を脱離させる希ガスプラズマ処理工程を設けることにより、実質的に真性なi型の半導体層への第一の導電型を決定する元素の混入を未然に防止することができることでテクスチャー度の高い透明導電層を使いこなすことが可能となり、光電流密度を高めた良好な光起電力素子が得られることが判った。   From the above results, after forming the semiconductor layer having the first conductivity type on the transparent conductive layer of the present invention, at least one of the elements determining the first conductivity type adsorbed on the transparent conductive layer or the semiconductor layer. By providing a rare gas plasma treatment step that desorbs the portion, it is possible to prevent the inclusion of the element that determines the first conductivity type into the substantially intrinsic i-type semiconductor layer. It was found that a high transparent conductive layer can be used well, and a good photovoltaic device with an increased photocurrent density can be obtained.

(実施例3)
本例では、本発明が大面積基板上に連続して各層を形成して光起電力素子を形成する場合にも効果を発揮するかどうかを検証するために、大面積の導電性帯状基板上に、ロール・ツー・ロール型成膜装置を用いて図1と同様の構成のシングル型太陽電池を製造した。
以下では、形成の手順に従って説明する。
(Example 3)
In this example, in order to verify whether or not the present invention is effective even when a photovoltaic device is formed by forming each layer continuously on a large area substrate, on a conductive band substrate having a large area. Further, a single type solar cell having the same configuration as that shown in FIG. 1 was manufactured using a roll-to-roll type film forming apparatus.
Below, it demonstrates according to the procedure of formation.

工程(1)
オーカイト及び純水で十分に脱脂、洗浄したステンレス帯状基板(幅356.0mm、長さ50m、厚み0.15mm)101を不図示のロール・ツー・ロール型DCマグネトロンスパッタ装置に入れAgを800nm堆積し、その後ZnOを200nm堆積して金属層102,透明導電層103を形成した。また、これらの表面は光の乱反射を起こさせるために凹凸(テクスチャー)構造とした。
Process (1)
A stainless steel strip substrate (width 356.0 mm, length 50 m, thickness 0.15 mm) 101 sufficiently degreased and cleaned with oakite and pure water is placed in a roll-to-roll type DC magnetron sputtering apparatus (not shown) and Ag is deposited to 800 nm. Thereafter, 200 nm of ZnO was deposited to form the metal layer 102 and the transparent conductive layer 103. In addition, these surfaces have an uneven (texture) structure in order to cause irregular reflection of light.

工程(2)
次に、基板を取り出し、図7に示すロール・ツー・ロール型電解析出装置を用いて透明導電層104としてZnOを堆積した。
Step (2)
Next, the substrate was taken out, and ZnO was deposited as the transparent conductive layer 104 using the roll-to-roll type electrolytic deposition apparatus shown in FIG.

図7において、701は帯状基板、702は送り出しローラー、703は巻き取りローラー、704は搬送ローラー、705は電解析出槽、706は電解析出水溶液、707は対向電極、708は直流電源、709は純水洗浄槽、710は純水、711は純水シャワー、712は乾燥炉、713は赤外線ヒーターである。   In FIG. 7, 701 is a belt-like substrate, 702 is a feed roller, 703 is a take-up roller, 704 is a transport roller, 705 is an electrolytic deposition tank, 706 is an electrolytic deposition aqueous solution, 707 is a counter electrode, 708 is a DC power source, 709. Is a pure water washing tank, 710 is pure water, 711 is a pure water shower, 712 is a drying furnace, and 713 is an infrared heater.

電解析出水溶液706としては、デキストリン0.1g/l及びフタル酸水素カリュウム75μmol/lを添加した80℃、0.2mol/lの硝酸亜鉛水溶液を用いた。電解析出水溶液706は常に不図示の循環ポンプにて十分に溶液の攪拌が行われている。また、対向電極707には表面をブラスト処理した亜鉛板を用い、陰極側の基板701と陽極側の対向電極707間で電流値7.5mA/cm2として電解析出を行った。なお、基板の搬送速度は1000mm/minとし、ZnOを2300nm堆積した。 As the electrolytic precipitation aqueous solution 706, a zinc nitrate aqueous solution at 80 ° C. and 0.2 mol / l to which 0.1 g / l of dextrin and 75 μmol / l of hydrogen hydrogen phthalate were added was used. The electrolytic precipitation aqueous solution 706 is always sufficiently stirred by a circulation pump (not shown). Further, a zinc plate whose surface was blasted was used as the counter electrode 707, and electrolytic deposition was performed between the cathode-side substrate 701 and the anode-side counter electrode 707 at a current value of 7.5 mA / cm 2 . The substrate transfer speed was 1000 mm / min, and ZnO was deposited at 2300 nm.

その後、この透明導電層104まで堆積した裏面反射層を一部分切り出し、前記裏面反射層中央部分のX線測定を行った所、ZnO(002)面に対するZnO(100)面のX線回折強度ピーク比は4.3%、ZnO(002)面に対するZnO(101)面のX線回折強度ピーク比は10.1%であった。また、波長800nmにおける全反射率及び乱反射率を測定した所、全反射率が92.1%、乱反射率が90.0%であり、本実施例3の大面積基板上にロール・ツー・ロール型成膜装置を用いて作製した裏面反射層がZnO(002)面以外の配向面が十分発達した且つテクスチャー度の高いものであり、表1のSample6の透明導電層とほぼ同等のものであることを確認した。   Thereafter, a part of the back reflective layer deposited up to the transparent conductive layer 104 was cut out, and X-ray measurement was performed on the central portion of the back reflective layer. As a result, the ratio of the X-ray diffraction intensity peak of the ZnO (100) plane to the ZnO (002) plane was measured. Was 4.3%, and the X-ray diffraction intensity peak ratio of the ZnO (101) plane to the ZnO (002) plane was 10.1%. When the total reflectance and irregular reflectance at a wavelength of 800 nm were measured, the total reflectance was 92.1% and the irregular reflectance was 90.0%. The roll-to-roll was formed on the large area substrate of Example 3. The back reflective layer produced using a mold deposition apparatus has a sufficiently developed orientation plane other than the ZnO (002) plane and has a high degree of texture, and is almost equivalent to the transparent conductive layer of Sample 6 in Table 1. It was confirmed.

工程(3)
次に、基板を取り出し、図8に示すプラズマCVD装置と脱離処理装置が一つとなったロール・ツー・ロール型半導体層形成装置を用いて、図1のnip構造を有するシングル型太陽電池の半導体層105〜108の形成を行った。
Process (3)
Next, the substrate is taken out, and a single solar cell having the nip structure of FIG. 1 is used by using a roll-to-roll type semiconductor layer forming apparatus in which the plasma CVD apparatus and the desorption processing apparatus shown in FIG. The semiconductor layers 105 to 108 were formed.

図8において、前記半導体層形成装置は、基板送り出し室801、n型半導体層成膜室802、加熱処理室803、希ガスプラズマ処理室804、i型半導体層成膜室805、p型半導体層成膜室806、及び基板巻き取り室807から主に構成されている。また、各成膜室間は、ガスゲート808により各原料ガスが混合しないように分離されている。
また、各成膜室は基板を裏面から加熱するための加熱ヒーター811〜815、ガス導入管825〜829、圧力調整弁831〜835、及び排気ポンプ838〜842をそれぞれ有している。
更に、半導体層成膜室802、805、806及び希ガスプラズマ処理チャンバー804は、プラズマを生起させるための放電電極817〜820及び高周波電源821〜824をそれぞれ有している。
一方、加熱処理チャンバー803は、基板を表面から加熱するための加熱ヒーター816を有している。
In FIG. 8, the semiconductor layer forming apparatus includes a substrate delivery chamber 801, an n-type semiconductor layer deposition chamber 802, a heat treatment chamber 803, a rare gas plasma treatment chamber 804, an i-type semiconductor layer deposition chamber 805, and a p-type semiconductor layer. The film forming chamber 806 and the substrate winding chamber 807 are mainly configured. Further, the film forming chambers are separated by a gas gate 808 so that the source gases are not mixed.
Each film formation chamber has heaters 811 to 815 for heating the substrate from the back surface, gas introduction pipes 825 to 829, pressure adjusting valves 831 to 835, and exhaust pumps 838 to 842, respectively.
Further, the semiconductor layer deposition chambers 802, 805, 806 and the rare gas plasma processing chamber 804 have discharge electrodes 817 to 820 and high frequency power sources 821 to 824 for generating plasma, respectively.
On the other hand, the heat treatment chamber 803 includes a heater 816 for heating the substrate from the surface.

まず、透明導電層104まで堆積した帯状基板を基板送り出し室801に配置されたボビンにセットし、該基板を各ガスゲート808を介して成膜室802〜806を貫通させ、基板巻き取り室807に配置されたボビンまで渡し、弛まない程度に張力をかけた。なお、基板巻き取り室807には十分乾燥したアラミド製の保護フィルム(幅356.0mm、長さ60m、厚み0.05mm)910が巻きつけられたボビンをセットし、半導体層が形成された帯状基板とともに該保護フィルムが巻き込まれるようにした。   First, the belt-like substrate deposited up to the transparent conductive layer 104 is set on a bobbin disposed in the substrate delivery chamber 801, and the substrate is passed through the film formation chambers 802 to 806 through the gas gates 808 to enter the substrate take-up chamber 807. The bobbin was placed and tension was applied to the extent that it did not loosen. Note that a bobbin around which a sufficiently dried aramid protective film (width 356.0 mm, length 60 m, thickness 0.05 mm) 910 is set in the substrate winding chamber 807 and a semiconductor layer is formed in a belt shape. The protective film was wound together with the substrate.

次に、各成膜室802〜806、基板送り出し室801及び基板巻き取り室807をそれぞれの排気ポンプにより100Pa以下まで真空排気し、引き続き各成膜室は、排気しながら各ガス導入管よりヘリウムガスを100sccm導入し、各圧力調整弁により圧力を300Paに調整した後、各加熱ヒーターにより300℃で2時間過熱ベーキングした。   Next, each of the film formation chambers 802 to 806, the substrate delivery chamber 801, and the substrate take-up chamber 807 is evacuated to 100 Pa or less by the respective exhaust pumps. After introducing 100 sccm of gas and adjusting the pressure to 300 Pa by using each pressure adjusting valve, it was baked at 300 ° C. for 2 hours with each heater.

加熱ベーキング後、各成膜室802〜806、基板送り出し室801及び基板巻き取り室807を一度100Pa以下まで真空排気した後、各ガスゲートに水素を各1000sccmずつ流し、各成膜室には各ガス導入管より表4に示す原料ガスを所定流量導入し、各圧力調整弁により圧力を600Paに調整した。   After the heat baking, each film formation chamber 802 to 806, substrate delivery chamber 801 and substrate take-up chamber 807 is once evacuated to 100 Pa or less, and then each gas gate is supplied with 1000 sccm of hydrogen. The raw material gas shown in Table 4 was introduced from the introduction pipe at a predetermined flow rate, and the pressure was adjusted to 600 Pa by each pressure regulating valve.

各成膜室内の圧力が安定したところで、帯状基板を500mm/minの搬送速度で搬送させ、各成膜室における成膜空間での基板裏面温度が表4に示す温度になるようにそれぞれ不図示の温度制御装置に接続された加熱ヒーターにより温度制御を行った。   When the pressure in each film forming chamber is stabilized, the belt-like substrate is transferred at a transfer speed of 500 mm / min, and the substrate back surface temperature in the film forming space in each film forming chamber is not shown in FIG. The temperature was controlled by a heater connected to the temperature controller.

なお、本実施例においては搬送している基板に対しての脱離効果を高めるために加熱処理室803と希ガスプラズマ処理室804を併用し、連続して熱処理による脱離処理と希ガスプラズマ処理による脱離処理を行った。   In this embodiment, the heat treatment chamber 803 and the rare gas plasma treatment chamber 804 are used in combination in order to enhance the desorption effect on the substrate being transferred, and the desorption treatment by the heat treatment and the rare gas plasma are continuously performed. Desorption treatment was performed.

帯状基板の温度が安定したところで、成膜室802、804、806に設けた放電電極817、818、820に13.56MHzの高周波電力を、成膜室805に設けた放電電極819に60MHzの高周波電力を表4に示す電力密度でそれぞれの高周波電源より不図示の整合装置を介して導入しプラズマを生起させ、a−Si:Hからなるn型の半導体層105の形成、希ガスプラズマ処理106、μc−Si:Hからなるi型の半導体層107及びμc−Si:Hからなるp型の半導体層108の形成を行った。   When the temperature of the belt-shaped substrate is stabilized, high frequency power of 13.56 MHz is supplied to the discharge electrodes 817, 818, and 820 provided in the film formation chambers 802, 804, and 806, and high frequency power of 60 MHz is applied to the discharge electrode 819 provided in the film formation chamber 805. Electric power is introduced at a power density shown in Table 4 from each high-frequency power source through a matching device (not shown) to generate plasma, thereby forming an n-type semiconductor layer 105 made of a-Si: H, and a rare gas plasma treatment 106. Then, the i-type semiconductor layer 107 made of μc-Si: H and the p-type semiconductor layer 108 made of μc-Si: H were formed.

Figure 2006269607
Figure 2006269607

工程(4)
次に、基板を取り出し、不図示のロール・ツー・ロール型DCマグネトロンスパッタ装置に入れ、p型の半導体層108上にITO膜を65nm堆積し透明電極層109を形成した。
Process (4)
Next, the substrate was taken out and placed in a roll-to-roll DC magnetron sputtering apparatus (not shown), and an ITO film was deposited to 65 nm on the p-type semiconductor layer 108 to form a transparent electrode layer 109.

工程(5)
次に、透明電極層109まで形成した太陽電池セルを356.0mm×120.0mm(幅356.0mmはそのままで基板搬送方向に120.0mm)に切断し、短絡箇所を電解処理した後透明電極層109上に集電電極110として銀ペーストをスクリーン印刷して、細線状の櫛形電極を形成した。
Process (5)
Next, the solar cell formed up to the transparent electrode layer 109 is cut into 356.0 mm × 120.0 mm (the width 356.0 mm is left as it is in the substrate transport direction 120.0 mm), and the short-circuited portion is subjected to electrolytic treatment and then transparent electrode Silver paste was screen-printed as a collecting electrode 110 on the layer 109 to form a thin line-like comb electrode.

以上でnip構造を有するシングル型太陽電池の形成を終えた。   This completes the formation of the single type solar cell having the nip structure.

その後、前記シングル型太陽電池に対してAM1.5の太陽光スペクトルで100mW/cm2の光量の疑似太陽光源を用いて太陽電池特性を測定し、電流−電圧特性から短絡光電流密度(Jsc)を求めた。 Thereafter, the solar cell characteristics were measured using a pseudo solar light source with a light quantity of 100 mW / cm 2 in the AM1.5 solar spectrum for the single type solar cell, and the short-circuit photocurrent density (Jsc) was determined from the current-voltage characteristics. Asked.

また、本実施例で作製したシングル型太陽電池について、2次イオン質量分析(SIMS分析)を行い、実質的に真性なi型の半導体層中に存在している不純物元素量の定量を行った。   The single-type solar cell manufactured in this example was subjected to secondary ion mass spectrometry (SIMS analysis) to determine the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer. .

(比較例4)
本例では、実施例3における大面積基板上に連続して各層を形成して光起電力素子を形成する場合にも本発明の脱離処理が効果を発揮するかどうかを確認するために、図1における透明導電層104又はn型の半導体層105に吸着した前記n型を決定する元素であるPの少なくとも一部を脱離させる処理106を行わない以外は実施例3と同様にしてnip構造を有するシングル型太陽電池を製造した。
(Comparative Example 4)
In this example, in order to confirm whether or not the desorption treatment of the present invention is effective even when forming a photovoltaic device by forming each layer continuously on the large area substrate in Example 3, In the same manner as in Example 3, except that the process 106 for desorbing at least a part of P, which is an element that determines the n-type adsorbed on the transparent conductive layer 104 or the n-type semiconductor layer 105 in FIG. 1, is not performed. A single type solar cell having a structure was manufactured.

具体的には、実施例3の工程(3)において、図8における加熱処理室803及び希ガスプラズマ処理室804に設置された加熱ヒーター812、813、816をOFF状態にし、また希ガスプラズマ処理室においては放電を生起させないようにした。   Specifically, in step (3) of the third embodiment, the heaters 812, 813, and 816 installed in the heat treatment chamber 803 and the rare gas plasma treatment chamber 804 in FIG. 8 are turned off, and the rare gas plasma treatment is performed. In the chamber, no discharge was caused.

その後、実施例3と同様に太陽電池特性を測定し、電流−電圧特性から短絡光電流密度(Jsc)を求めた。   Thereafter, the solar cell characteristics were measured in the same manner as in Example 3, and the short-circuit photocurrent density (Jsc) was determined from the current-voltage characteristics.

また、本比較例で作製したシングル型太陽電池について、SIMS分析を行い、実質的に真性なi型の半導体層中に存在している不純物元素量の定量を行った。   Further, the SIMS analysis was performed on the single type solar cell manufactured in this comparative example, and the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer was quantified.

実施例3及び比較例4で作製したシングル型太陽電池の短絡光電流密度(Jsc)と実質的に真性なi型の半導体層中に存在している不純物元素量の測定結果を表5に示す。なお、不純物元素量は、実施例3における実質的に真性なi型の半導体層中のP濃度を1とした時の相対値を示す。   Table 5 shows measurement results of the short-circuit photocurrent density (Jsc) of the single-type solar cells fabricated in Example 3 and Comparative Example 4 and the amount of impurity elements present in the substantially intrinsic i-type semiconductor layer. . Note that the impurity element amount represents a relative value when the P concentration in the substantially intrinsic i-type semiconductor layer in Example 3 is 1.

Figure 2006269607
Figure 2006269607

表5の結果より、大面積基板上に連続して各層を形成して光起電力素子を形成する場合にも、裏面反射層にZnO(002)面以外の配向面が十分発達した且つテクスチャー度の高いものを使用した場合に対しても、図1の透明導電層104又はn型の半導体層105に吸着した前記n型を決定する元素であるPの少なくとも一部を脱離させる処理106を行うことで、i型の半導体層107中のP濃度を1/3以下に抑えることができ、結果的に実質的に真性なi型の半導体層がPの影響を受けて弱n型化することが防止でき、テクスチャー度の高い透明導電層を使いこなすことが可能となり、光電流密度を高めた光起電力素子が得られることが確認された。   From the results of Table 5, even when each layer is continuously formed on a large-area substrate to form a photovoltaic device, the orientation plane other than the ZnO (002) plane is sufficiently developed in the back surface reflection layer and the degree of texture. Even when a material having a high thickness is used, a process 106 for desorbing at least a part of P, which is an element that determines the n-type adsorbed on the transparent conductive layer 104 or the n-type semiconductor layer 105 in FIG. By doing so, the P concentration in the i-type semiconductor layer 107 can be suppressed to 1/3 or less, and as a result, the substantially intrinsic i-type semiconductor layer becomes weak n-type under the influence of P. It has been confirmed that a transparent conductive layer having a high degree of texture can be used and a photovoltaic device having an increased photocurrent density can be obtained.

本発明のシングル型光起電力素子の一例を示す模式的断面図である。It is typical sectional drawing which shows an example of the single type photovoltaic element of this invention. バッチ式電解析出装置の一例を示す概略図である。It is the schematic which shows an example of a batch type electrolytic deposition apparatus. 裏面反射層の波長800nmにおける反射率とX線回折強度ピークの一例を表す図である。It is a figure showing an example of the reflectance in wavelength 800nm of a back surface reflection layer, and an X-ray diffraction intensity peak. 裏面反射層の波長800nmにおける反射率とX線回折強度ピークの一例を表す図である。It is a figure showing an example of the reflectance in wavelength 800nm of a back surface reflection layer, and an X-ray diffraction intensity peak. 裏面反射層の波長800nmにおける反射率とX線回折強度ピークの一例を表す図である。It is a figure showing an example of the reflectance in wavelength 800nm of a back surface reflection layer, and an X-ray diffraction intensity peak. 裏面反射層の波長800nmにおける反射率とX線回折強度ピークの一例を表す図である。It is a figure showing an example of the reflectance in wavelength 800nm of a back surface reflection layer, and an X-ray diffraction intensity peak. 裏面反射層の波長800nmにおける反射率とX線回折強度ピークの一例を表す図である。It is a figure showing an example of the reflectance in wavelength 800nm of a back surface reflection layer, and an X-ray diffraction intensity peak. 裏面反射層の波長800nmにおける反射率とX線回折強度ピークの一例を表す図である。It is a figure showing an example of the reflectance in wavelength 800nm of a back surface reflection layer, and an X-ray diffraction intensity peak. 裏面反射層におけるZnO膜のX線回折強度ピーク比と裏面反射層の乱反射率の関係の一例を表す図である。It is a figure showing an example of the relationship between the X-ray diffraction intensity peak ratio of the ZnO film in a back surface reflection layer, and the irregular reflectance of a back surface reflection layer. ZnO膜のX線回折強度ピーク比と光起電力素子の短絡光電流密度の関係の一例を表す図である。It is a figure showing an example of the relationship between the X-ray diffraction intensity peak ratio of a ZnO film | membrane, and the short circuit photocurrent density of a photovoltaic device. 本発明の光起電力素子を形成するためのプラズマCVD装置と脱離処理装置が一つとなったバッチ式半導体層形成装置の一例を示す概略図である。It is the schematic which shows an example of the batch type semiconductor layer forming apparatus with which the plasma CVD apparatus and the desorption processing apparatus for forming the photovoltaic element of this invention became one. ロール・ツー・ロール型電解析出装置の一例を示す概略図である。It is the schematic which shows an example of a roll-to-roll type electrolytic deposition apparatus. 本発明の光起電力素子を形成するためのプラズマCVD装置と脱離処理装置が一つとなったロール・ツー・ロール型半導体層形成装置の一例を示す概略図である。It is the schematic which shows an example of the roll-to-roll type | mold semiconductor layer forming apparatus with which the plasma CVD apparatus and the desorption processing apparatus for forming the photovoltaic element of this invention became one.

符号の説明Explanation of symbols

101 基板
102 金属層
103 スパッタリング法により作製した透明導電層
104 電解析出法により作製した透明導電層
105 n型の第一の半導体層
106 透明導電層104又はn型の第一の半導体層105に吸着したn型を決定する元素の少なくとも一部を脱離させる処理
107 i型の第二の半導体層
108 p型の第三の半導体層
109 透明電極層
110 集電電極
111 入射光
201 耐腐食容器
202 電解析出水溶液
203 基板
204 対向電極
205 直流電源
206 負荷抵抗
207 基板支持軸
208 電極支持軸
209 基板枝骨
210 電極枝骨
211 攪拌子
212 恒温プレート
601 ロードロックチャンバー
602 n型半導体層形成チャンバー
603 加熱処理チャンバー
604 希ガスプラズマ処理チャンバー
605 i型半導体層形成チャンバー
606 p型半導体層形成チャンバー
607 アンロードロックチャンバー
608〜613 ゲートバルブ
614〜619 加熱ヒーター
620〜623 放電電極
624〜627 高周波電源
628〜632 ガス導入管
633〜637 圧力調整弁
638〜642 排気ポンプ
643 基板ホルダー
644 基板搬送レール
701 帯状基板
702 送り出しローラー
703 巻き取りローラー
704 搬送ローラー
705 電解析出槽
706 電解析出水溶液
707 対向電極
708 直流電源
709 純水洗浄槽
710 純水
711 純水シャワー
712 乾燥炉
713 赤外線ヒーター
801 基板送り出し室
802 n型半導体層成膜室
803 加熱処理室
804 希ガスプラズマ処理室
805 i型半導体層成膜室
806 p型半導体層成膜室
807 基板巻取り室
808 ガスゲート
809 帯状基板
810 保護フィルム
811〜816 加熱ヒーター
817〜820 放電電極
821〜824 高周波電源
825〜829 ガス導入管
830〜836 圧力調整弁
837〜843 排気ポンプ
910 保護フィルム
101 Substrate 102 Metal layer 103 Transparent conductive layer 104 produced by sputtering method Transparent conductive layer 105 produced by electrolytic deposition method n-type first semiconductor layer 106 transparent conductive layer 104 or n-type first semiconductor layer 105 Treatment for desorbing at least a part of the element that determines the adsorbed n-type 107 i-type second semiconductor layer 108 p-type third semiconductor layer 109 Transparent electrode layer 110 Current collecting electrode 111 Incident light 201 Corrosion-resistant container 202 Electrodeposition aqueous solution 203 Substrate 204 Counter electrode 205 DC power supply 206 Load resistance 207 Substrate support shaft 208 Electrode support shaft 209 Substrate branch 210 Electrode branch 211 Stirrer 212 Constant temperature plate 601 Load lock chamber 602 n-type semiconductor layer formation chamber 603 Heat treatment chamber 604 Noble gas plasma treatment chamber 605 i-type half Conductor layer forming chamber 606 p-type semiconductor layer forming chamber 607 Unload lock chamber 608 to 613 Gate valve 614 to 619 Heating heater 620 to 623 Discharge electrode 624 to 627 High frequency power source 628 to 632 Gas introducing pipe 633 to 637 Pressure adjusting valve 638 to 642 Exhaust pump 643 Substrate holder 644 Substrate transport rail 701 Strip substrate 702 Delivery roller 703 Take-up roller 704 Transport roller 705 Electrodeposition tank 706 Electrodeposition aqueous solution 707 Counter electrode 708 DC power source 709 Pure water cleaning tank 710 Pure water 711 Pure water Shower 712 Drying furnace 713 Infrared heater 801 Substrate delivery chamber 802 n-type semiconductor layer deposition chamber 803 Heat treatment chamber 804 Rare gas plasma treatment chamber 805 i-type semiconductor layer deposition chamber 806 p-type semiconductor layer deposition chamber 80 Substrate winding chamber 808 a gas gate 809 belt-like substrate 810 protective films 811-816 heaters 817-820 discharge electrodes 821 to 824 high-frequency power source 825 to 829 gas introduction pipe 830 to 836 pressure regulating valve 837 to 843 exhaust pump 910 protective film

Claims (7)

基板上に透明導電層を形成する工程と、第一の導電型を有する半導体層を形成する工程と、前記透明導電層又は半導体層に吸着した前記第一の導電型を決定する元素の少なくとも一部を基板温度100〜400℃で熱処理及び/又はプラズマ処理により脱離させる工程と、前記第一の導電型を有する半導体層の上に実質的に真性な第二の半導体層を形成する工程と、前記第一の導電型とは反対の導電型を有する第三の半導体層を形成する工程をこの順に少なくとも有することを特徴とする光起電力素子の製造方法。   A step of forming a transparent conductive layer on the substrate; a step of forming a semiconductor layer having a first conductivity type; and at least one element for determining the first conductivity type adsorbed on the transparent conductive layer or the semiconductor layer. A step of detaching the portion by a heat treatment and / or a plasma treatment at a substrate temperature of 100 to 400 ° C., and a step of forming a substantially intrinsic second semiconductor layer on the semiconductor layer having the first conductivity type, A method for producing a photovoltaic device, comprising: a step of forming a third semiconductor layer having a conductivity type opposite to the first conductivity type in this order. 前記プラズマ処理が、He、Ne、Ar、Kr、Xeの内少なくとも一つを用いた希ガスプラズマ処理であることを特徴とする請求項1記載の光起電力素子の製造方法。   2. The method of manufacturing a photovoltaic element according to claim 1, wherein the plasma treatment is a rare gas plasma treatment using at least one of He, Ne, Ar, Kr, and Xe. 前記第一の導電型を決定する元素がPであることを特徴とする請求項1記載の光起電力素子の製造方法。   2. The method of manufacturing a photovoltaic element according to claim 1, wherein the element that determines the first conductivity type is P. 前記透明導電層がc軸の傾いたZnO層から成り、該ZnO層の(100)面及び/又は(101)面のX線回折強度が(002)面の回折強度の0.5%以上であることを特徴とする請求項1記載の光起電力素子の製造方法。   The transparent conductive layer is composed of a ZnO layer having an inclined c axis, and the X-ray diffraction intensity of the (100) plane and / or (101) plane of the ZnO layer is 0.5% or more of the diffraction intensity of the (002) plane. The method for producing a photovoltaic device according to claim 1, wherein: 前記透明導電層の乱反射率が800nmの波長において60%以上であることを特徴とする請求項1記載の光起電力素子の製造方法。   2. The method for producing a photovoltaic element according to claim 1, wherein the irregular reflectance of the transparent conductive layer is 60% or more at a wavelength of 800 nm. 前記透明導電層がスパッタリング法で作製されたZnO層上に電解析出法で作製されたZnO層の二層から成ることを特徴とする請求項1記載の光起電力素子の製造方法。   2. The method of manufacturing a photovoltaic element according to claim 1, wherein the transparent conductive layer is composed of two layers of a ZnO layer produced by electrolytic deposition on a ZnO layer produced by sputtering. 前記実質的に真性な第二の半導体層が微結晶シリコンから成り、膜厚が0.5μm以上6μm以下の範囲であることを特徴とする請求項1記載の光起電力素子の製造方法。   2. The method of manufacturing a photovoltaic element according to claim 1, wherein the substantially intrinsic second semiconductor layer is made of microcrystalline silicon and has a thickness in the range of 0.5 to 6 [mu] m.
JP2005083597A 2005-03-23 2005-03-23 Method of manufacturing photovoltaic power element Pending JP2006269607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005083597A JP2006269607A (en) 2005-03-23 2005-03-23 Method of manufacturing photovoltaic power element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005083597A JP2006269607A (en) 2005-03-23 2005-03-23 Method of manufacturing photovoltaic power element

Publications (2)

Publication Number Publication Date
JP2006269607A true JP2006269607A (en) 2006-10-05
JP2006269607A5 JP2006269607A5 (en) 2008-05-08

Family

ID=37205272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005083597A Pending JP2006269607A (en) 2005-03-23 2005-03-23 Method of manufacturing photovoltaic power element

Country Status (1)

Country Link
JP (1) JP2006269607A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965397B1 (en) * 2008-12-23 2010-06-25 주식회사 테스 Apparatus and method for manufacturing tandem type solar cell
US7875486B2 (en) 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
KR101019273B1 (en) * 2007-07-24 2011-03-07 어플라이드 머티어리얼스, 인코포레이티드 Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
JP2012522403A (en) * 2009-05-06 2012-09-20 シンシリコン・コーポレーション Photovoltaic cell and method for enhancing light capture in a semiconductor layer stack
WO2013129296A1 (en) * 2012-02-27 2013-09-06 日東電工株式会社 Cigs-compound solar cell

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177372A (en) * 1988-12-27 1990-07-10 Kyocera Corp Photoelectric conversion device
JPH03280476A (en) * 1990-03-28 1991-12-11 Kanegafuchi Chem Ind Co Ltd Manufacture of photoelectric conversion device
JPH10150210A (en) * 1996-11-18 1998-06-02 Fuji Electric Co Ltd Manufacture of thin film photoelectric conversion element and manufacturing device
JPH11354820A (en) * 1998-06-12 1999-12-24 Sharp Corp Photoelectric conversion element and manufacture thereof
JP2001339080A (en) * 2000-03-24 2001-12-07 Sanyo Electric Co Ltd Method for manufacturing photovoltaic device
JP2004296651A (en) * 2003-03-26 2004-10-21 Canon Inc Photovoltaic element and its fabricating process
JP2004296653A (en) * 2003-03-26 2004-10-21 Canon Inc Process for fabricating photovoltaic element
JP2004311965A (en) * 2003-03-26 2004-11-04 Canon Inc Fabrication method of photovoltaic device
JP2005159320A (en) * 2003-10-27 2005-06-16 Mitsubishi Heavy Ind Ltd Solar cell and manufacturing method for the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177372A (en) * 1988-12-27 1990-07-10 Kyocera Corp Photoelectric conversion device
JPH03280476A (en) * 1990-03-28 1991-12-11 Kanegafuchi Chem Ind Co Ltd Manufacture of photoelectric conversion device
JPH10150210A (en) * 1996-11-18 1998-06-02 Fuji Electric Co Ltd Manufacture of thin film photoelectric conversion element and manufacturing device
JPH11354820A (en) * 1998-06-12 1999-12-24 Sharp Corp Photoelectric conversion element and manufacture thereof
JP2001339080A (en) * 2000-03-24 2001-12-07 Sanyo Electric Co Ltd Method for manufacturing photovoltaic device
JP2004296651A (en) * 2003-03-26 2004-10-21 Canon Inc Photovoltaic element and its fabricating process
JP2004296653A (en) * 2003-03-26 2004-10-21 Canon Inc Process for fabricating photovoltaic element
JP2004311965A (en) * 2003-03-26 2004-11-04 Canon Inc Fabrication method of photovoltaic device
JP2005159320A (en) * 2003-10-27 2005-06-16 Mitsubishi Heavy Ind Ltd Solar cell and manufacturing method for the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203071B2 (en) 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7875486B2 (en) 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
KR101019273B1 (en) * 2007-07-24 2011-03-07 어플라이드 머티어리얼스, 인코포레이티드 Multi-junction solar cells and methods and apparatuses for forming the same
KR100965397B1 (en) * 2008-12-23 2010-06-25 주식회사 테스 Apparatus and method for manufacturing tandem type solar cell
JP2012522403A (en) * 2009-05-06 2012-09-20 シンシリコン・コーポレーション Photovoltaic cell and method for enhancing light capture in a semiconductor layer stack
WO2013129296A1 (en) * 2012-02-27 2013-09-06 日東電工株式会社 Cigs-compound solar cell
CN104137272A (en) * 2012-02-27 2014-11-05 日东电工株式会社 Cigs-compound solar cell
TWI580060B (en) * 2012-02-27 2017-04-21 Nitto Denko Corp CIGS-based compound solar cells
US9947808B2 (en) 2012-02-27 2018-04-17 Nitto Denko Corporation CIGS compound solar cell

Similar Documents

Publication Publication Date Title
EP0538840B1 (en) Photovoltaic device
US6576112B2 (en) Method of forming zinc oxide film and process for producing photovoltaic device using it
JP4433131B2 (en) Method for forming silicon-based thin film
JP2004289034A (en) Treatment method for zinc oxide film and method for manufacturing photovoltaic element using same
JPH07297421A (en) Manufacture of thin film semiconductor solar battery
JP2009033208A (en) Method for manufacturing stacked photovoltaic device
JP2004311965A (en) Fabrication method of photovoltaic device
JP2000219512A (en) Production of zinc oxide thin film, production of photovoltaic element using the film and photovoltaic element
JP2002167695A (en) Method for depositing zinc oxide film and method for producing photovolatic element using the film
CN101447518A (en) Ant-apex contact heterojunction solar battery and preparation method thereof
KR100343241B1 (en) Method for producing photovoltaic element
JP2002134772A (en) Silicon based thin film and photovoltaic element
JP2006269607A (en) Method of manufacturing photovoltaic power element
JP3402637B2 (en) Method of manufacturing solar cell, manufacturing apparatus thereof, and method of manufacturing long sheet substrate
JPH10178195A (en) Photovoltaic element
JP3162261B2 (en) Solar cell manufacturing method and manufacturing apparatus
JP2005142358A (en) Solar battery
TW201201396A (en) Method for manufacturing a solar panel
JP2004296615A (en) Multilayer photovoltaic element
JP4086693B2 (en) Photovoltaic element and method for forming photovoltaic element
JP4012106B2 (en) Method for forming photovoltaic element
US20030085129A1 (en) Method of forming zinc oxide film, method of producing semiconductor element substrate using same, and method of producing photovoltaic element
JP2004311970A (en) Stacked photovoltaic element
JP2002222969A (en) Laminated solar battery
JP2713847B2 (en) Thin film solar cell

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831