JP2006253503A - Microwave monolithic integrated circuit - Google Patents

Microwave monolithic integrated circuit Download PDF

Info

Publication number
JP2006253503A
JP2006253503A JP2005069859A JP2005069859A JP2006253503A JP 2006253503 A JP2006253503 A JP 2006253503A JP 2005069859 A JP2005069859 A JP 2005069859A JP 2005069859 A JP2005069859 A JP 2005069859A JP 2006253503 A JP2006253503 A JP 2006253503A
Authority
JP
Japan
Prior art keywords
layer
collector
collector layer
varactor diode
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005069859A
Other languages
Japanese (ja)
Other versions
JP4789489B2 (en
Inventor
Yutaka Matsuoka
松岡  裕
Akio Takagi
章雄 高木
Yoshiaki Amano
好章 天野
Yukio Okubo
幸夫 大久保
Takashi Shoji
孝志 小路
Kenichi Kashiwagi
謙一 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2005069859A priority Critical patent/JP4789489B2/en
Publication of JP2006253503A publication Critical patent/JP2006253503A/en
Application granted granted Critical
Publication of JP4789489B2 publication Critical patent/JP4789489B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To assure a broad capacitance-variation-width of a varactor diode with a high withstand voltage property and an excellent high speed property of an HBT maintained. <P>SOLUTION: In a microwave monolithic integrated circuit with the HBT 20 and the varactor diode 21 formed on a common semi-insulating substrate 1, a collector layer common to the HBT and the varactor diode 21 comprises first collector layers 22a, 22b positioning at the side of a collector contact layer 4 and second collector layers 23a, 23b positioning at the side of an anti-collector layer. Further, carrier densities of the first collector layers are set higher than that of the second collector layers. And a Schottky electrode 24 is formed on the second collector layer 23b in the varactor diode 21. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、1つの共通の半絶縁性基板上にヘテロ構造バイポーラトランジスタとバラクタダイオードとを形成したマイクロ波モノリシック集積回路に関する。   The present invention relates to a microwave monolithic integrated circuit in which a heterostructure bipolar transistor and a varactor diode are formed on one common semi-insulating substrate.

例えば発振周波数が10GHz〜100GHz等の高周波であり、かつその発振周波数が広範囲で可変できる発振器(電圧制御発振器)を実現するためには、動作の高速性に優れたトランジスタと、印加電圧に応じて電極間容量が大きく変化するバラクタダイオード(varactor diode)の開発が必要である。   For example, in order to realize an oscillator (voltage controlled oscillator) whose oscillation frequency is a high frequency such as 10 GHz to 100 GHz and whose oscillation frequency can be varied in a wide range, a transistor with excellent high-speed operation and an applied voltage are used. It is necessary to develop a varactor diode whose capacitance between electrodes changes greatly.

トランジスタとして、ヘテロ構造バイポーラトランジスタ(Heterojunction Bipolar Transistor;HBT、以下HBTと略記する)を用いて、このヘテロ構造バイポーラトランジスタとバラクタダイオードとを1つの共通の半絶縁性基板上に形成したマイクロ波モノリシック集積回路(Microwave Monolithic Integrated Circuit ;MMIC)を用いた電圧制御発振器(VCO ;voltage controlled oscillator)が非特許文献1に報告されている。   Heterojunction Bipolar Transistor (HBT, hereinafter abbreviated as HBT) is used as the transistor, and the microwave monolithic integration in which the heterostructure bipolar transistor and the varactor diode are formed on one common semi-insulating substrate. Non-Patent Document 1 reports a voltage controlled oscillator (VCO) using a circuit (Microwave Monolithic Integrated Circuit; MMIC).

このマイクロ波モノリシック集積回路においては、共通の半絶縁性基板上に形成されたヘテロ構造バイポーラトランジスタにおけるベース・コレクタ接合に対応するベース層とコレクタ層とで形成されるpn接合(pnダイオード)をバラクタダイオードとして使用している。   In this microwave monolithic integrated circuit, a pn junction (pn diode) formed by a base layer and a collector layer corresponding to a base-collector junction in a heterostructure bipolar transistor formed on a common semi-insulating substrate is a varactor. Used as a diode.

図6に共通の半絶縁性基板上にヘテロ構造バイポーラトランジスタ(HBT)とpn接合を利用したバラクタダイオードとが形成されたマイクロ波モノリシック集積回路の断面図を示す。図示するように、1つの共通の半絶縁性GaAs基板1上の一方側にHBT2が形成され、他方側にバラクタダイオード3が形成されている。   FIG. 6 shows a cross-sectional view of a microwave monolithic integrated circuit in which a heterostructure bipolar transistor (HBT) and a varactor diode using a pn junction are formed on a common semi-insulating substrate. As shown in the figure, an HBT 2 is formed on one side of one common semi-insulating GaAs substrate 1 and a varactor diode 3 is formed on the other side.

HBT2においては、半絶縁性GaAs基板1上に、高濃度(5×1018cm-3)のn型不純物を含むGaAsからなる厚さ400nmのコレクタコンタクト層4が形成され、このコレクタコンタクト層4の上側に5×1015cm-3濃度のn型不純物を含むGaAsからなる厚さ300nmのコレクタ層5aが形成され、このコレクタ層5aの上側に高濃度(6×1019cm-3)のp型不純物を含むGaAsからなる厚さ35nmのベース層6aが形成され、このベース層6aの上側に5×1017cm-3濃度のn型不純物を含むGaAsからなる厚さ60nmのエミッタ層7が形成されている。 In the HBT 2, a collector contact layer 4 having a thickness of 400 nm made of GaAs containing n-type impurities at a high concentration (5 × 10 18 cm −3 ) is formed on a semi-insulating GaAs substrate 1. A collector layer 5a having a thickness of 300 nm made of GaAs containing an n-type impurity having a concentration of 5 × 10 15 cm −3 is formed on the upper side of the collector layer, and a high concentration (6 × 10 19 cm −3 ) is formed on the collector layer 5a. A base layer 6a having a thickness of 35 nm made of GaAs containing p-type impurities is formed, and an emitter layer 7 having a thickness of 60 nm made of GaAs containing n-type impurities at a concentration of 5 × 10 17 cm −3 is formed above the base layer 6a. Is formed.

このエミッタ層7の上側に、5×1018cm-3濃度のn型不純物を含むGaAsからなる厚さ100nmのキャリア濃度緩和層8が形成され、このキャリア濃度緩和層8の上側に、5×1019cm-3濃度のn型不純物を含むInGaAsからなる厚さ50nmの組成緩和層9が形成され、この組成緩和層9の上側に、エミッタ層7に対してオーム性密着をとるための高濃度(5×1019cm-3)のn型不純物を含むInGaAsからなる厚さ50nmのエミッタコンタクト層10が形成されている。 A carrier concentration relaxation layer 8 having a thickness of 100 nm and made of GaAs containing an n-type impurity having a concentration of 5 × 10 18 cm −3 is formed on the upper side of the emitter layer 7. A 50 nm thick composition relaxation layer 9 made of InGaAs containing an n-type impurity having a concentration of 10 19 cm −3 is formed, and a high resistance for making ohmic contact with the emitter layer 7 is formed above the composition relaxation layer 9. An emitter contact layer 10 having a thickness of 50 nm and made of InGaAs containing n-type impurities at a concentration (5 × 10 19 cm −3 ) is formed.

なお、ベース層6aの上方に位置するエミッタ層7、キャリア濃度緩和層8、組成緩和層9、エミッタコンタクト層10はメサ型に形成されている。   The emitter layer 7, the carrier concentration relaxation layer 8, the composition relaxation layer 9, and the emitter contact layer 10 located above the base layer 6a are formed in a mesa shape.

そして、エミッタコンタクト層10上面にエミッタ電極11が形成され、コレクタコンタクト層4上面における両端近傍にコレクタ電極12が取付けられ、ベース層6a上面における両端近傍にベース電極13が取付けられている。   An emitter electrode 11 is formed on the upper surface of the emitter contact layer 10, a collector electrode 12 is attached in the vicinity of both ends of the upper surface of the collector contact layer 4, and a base electrode 13 is attached in the vicinity of both ends of the upper surface of the base layer 6a.

バラクタダイオード3においては、半絶縁性GaAs基板1上に、HBT2と共通のコレクタコンタクト層4が形成され、このコレクタコンタクト層4の上側に、HBT2のコレクタ層5aと同一層であるコレクタ層5bが形成されている。このコレクタ層5bの上側に、HBT2のベース層6aと同一層であるベース層6bが形成されている。コレクタコンタクト層4上面における両端近傍にカソード電極14が取付けられ、ベース層6b上面にアノード電極15が取付けられている。   In the varactor diode 3, a collector contact layer 4 common to the HBT 2 is formed on the semi-insulating GaAs substrate 1, and a collector layer 5b which is the same layer as the collector layer 5a of the HBT 2 is formed above the collector contact layer 4. Is formed. A base layer 6b that is the same layer as the base layer 6a of the HBT 2 is formed above the collector layer 5b. A cathode electrode 14 is attached in the vicinity of both ends on the upper surface of the collector contact layer 4, and an anode electrode 15 is attached on the upper surface of the base layer 6b.

さらに、HBT2の両側部分及びバラクタダイオード3の両側部分には、HBT2及びバラクタダイオード3の各素子を互いに電気的に分離するためにイオン注入により高抵抗にした高抵抗領域16が形成されている。   Further, on both side portions of the HBT 2 and both side portions of the varactor diode 3, high resistance regions 16 are formed which are made high resistance by ion implantation in order to electrically isolate the elements of the HBT 2 and the varactor diode 3 from each other.

このように構成されたマイクロ波モノリシック集積回路では、バラクタダイオード3においては、高濃度(6×1019cm-3)のp型のGaAsからなるベース層6aと低濃度(5×1015cm-3)のn型のGaAsからなるコレクタ層5aとで、pnダイオードを形成している。
Yoshiki Yamauchi, et al., “A 15GHz Monolithic Low-Phase-Noise VCO Using AlGaAs/GaAs HBT Technology,“ IEEE Journal of Solid State Circuits,Vol.27,pp.1444-1447,1992
In the microwave monolithic integrated circuit configured as described above, the varactor diode 3 has a base layer 6a made of p-type GaAs having a high concentration (6 × 10 19 cm −3 ) and a low concentration (5 × 10 15 cm −). The collector layer 5a made of n-type GaAs of 3 ) forms a pn diode.
Yoshiki Yamauchi, et al., “A 15GHz Monolithic Low-Phase-Noise VCO Using AlGaAs / GaAs HBT Technology,” IEEE Journal of Solid State Circuits, Vol.27, pp.1444-1447,1992

しかしながら、図6に示すマイクロ波モノリシック集積回路においてもまだ解消すべき次のような課題があった。   However, the microwave monolithic integrated circuit shown in FIG. 6 still has the following problems to be solved.

すなわち、バラクタダイオード3においては、pn接合におけるn型のコレクタ層5b内の空乏層の厚み(空乏層量)が電極間に印加する印加電圧に応じて変化するので、印加電圧に応じてカソード電極14とアノード電極15との間の容量が変化する。   That is, in the varactor diode 3, since the thickness (depletion layer amount) of the depletion layer in the n-type collector layer 5b at the pn junction changes according to the applied voltage applied between the electrodes, the cathode electrode corresponds to the applied voltage. The capacitance between 14 and the anode electrode 15 changes.

この場合、印加電圧ゼロ時におけるコレクタ層5b内の空乏層の厚さが小さいほど、容量の電圧依存性は大きくなる。この印加電圧ゼロの時のコレクタ層5b内の空乏層の厚みは、コレクタ層5bの厚み、キャリア濃度等で定まる。   In this case, the voltage dependency of the capacitance increases as the thickness of the depletion layer in the collector layer 5b when the applied voltage is zero. The thickness of the depletion layer in the collector layer 5b when the applied voltage is zero is determined by the thickness of the collector layer 5b, the carrier concentration, and the like.

したがって、バラクタダイオード3の容量可変幅を大きくするには、コレクタ層5bの厚みを小さくする、コレクタ層5bのキャリア濃度を小さくする等が考えられる。   Therefore, in order to increase the variable capacitance width of the varactor diode 3, it is conceivable to reduce the thickness of the collector layer 5b, reduce the carrier concentration of the collector layer 5b, or the like.

マイクロ波モノリシック集積回路においては、HBT2のベース層6aとバラクタダイオード3のベース層6bとは同一層であり、HBT2のコレクタ層5aとバラクタダイオード3のコレクタ層5bとは同一層である。   In the microwave monolithic integrated circuit, the base layer 6a of the HBT 2 and the base layer 6b of the varactor diode 3 are the same layer, and the collector layer 5a of the HBT 2 and the collector layer 5b of the varactor diode 3 are the same layer.

したがって、バラクタダイオード3のコレクタ層5bの厚みを小さくすると、前述したHBT2におけるベース・コレクタ間の耐電圧特性が低下する。したがって、HBT2の電圧特性が低下する。また、コレクタ層5bのキャリア濃度を小さくすると、ベース・コレクタ接合容量CBCが大きくなり、HBT2の高速性能(周波数特性)が低下する。 Therefore, when the thickness of the collector layer 5b of the varactor diode 3 is reduced, the withstand voltage characteristic between the base and the collector in the HBT 2 described above is lowered. Therefore, the voltage characteristics of the HBT 2 are deteriorated. Also, reducing the carrier concentration of the collector layer 5b, the base-collector junction capacitance C BC is increased, high-speed performance (frequency characteristics) of HBT2 decreases.

このように、従来のHBT2とpnダイオードを利用したバラクタダイオード3とが形成されたマイクロ波モノリシック集積回路においては、HBT2における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード3における広い容量可変幅を確保できなかった。容量可変幅が小さいことは、このマイクロ波モノリシック集積回路が組込まれた発振器の発振周波数の調整幅(チューニング幅)が小さいことを意味する。   As described above, in the microwave monolithic integrated circuit in which the conventional HBT 2 and the varactor diode 3 using the pn diode are formed, the high withstand voltage characteristic and the excellent high-speed characteristic in the HBT 2 are maintained. A wide capacity variable width could not be secured. The small capacitance variable width means that the adjustment width (tuning width) of the oscillation frequency of the oscillator in which the microwave monolithic integrated circuit is incorporated is small.

本発明はこのような事情に鑑みてなされたものであり、HBTにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できるマイクロ波モノリシック集積回路を提供することを目的とする。   The present invention has been made in view of such circumstances, and provides a microwave monolithic integrated circuit capable of ensuring a wide capacitance variable width in a varactor diode while maintaining high withstand voltage characteristics and excellent high-speed characteristics in an HBT. The purpose is to do.

本発明は、1つの共通の半絶縁性基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層を積層したヘテロ構造バイポーラトランジスタと、バラクタダイオードとを形成したマイクロ波モノリシック集積回路において、
バラクタダイオードは、ヘテロ構造バイポーラトランジスタのコレクタコンタクト層と同一層のコレクタコンタクト層とヘテロ構造バイポーラトランジスタのコレクタ層と同一層のコレクタ層とを有している。さらに、バラクタダイオードにおいては、同一層のコレクタコンタクト層上にオーミック接続されるカソード電極が形成され、同一層のコレクタ層上にショットキー接続されるアノード電極が形成されている。
The present invention relates to a microwave monolithic integrated circuit in which a heterostructure bipolar transistor in which a collector contact layer, a collector layer, a base layer, and an emitter layer are stacked on one common semi-insulating substrate and a varactor diode are formed.
The varactor diode has a collector contact layer that is the same as the collector contact layer of the heterostructure bipolar transistor and a collector layer that is the same layer as the collector layer of the heterostructure bipolar transistor. Further, in the varactor diode, a cathode electrode that is ohmic-connected is formed on the same collector contact layer, and an anode electrode that is Schottky-connected is formed on the same collector layer.

このように構成されたマイクロ波モノリシック集積回路においては、バラクタダイオードは、例えばn型半導体であるコレクタ層と金属であるアノード電極とでショットキーダイオード(Schottky diode)を構成している。このようなショットキーダイオードにおいても、ショットキー電極に接するn型半導体であるコレクタ層における金属であるアノード電極(ショットキー電極)の近傍に空乏層が形成される。このアノード電極の近傍に形成される空乏層の大きさは、このコレクタ層がp型半導体であるベース層に接触している場合に比較して小さい。   In the microwave monolithic integrated circuit configured as described above, the varactor diode forms a Schottky diode, for example, by a collector layer that is an n-type semiconductor and an anode electrode that is a metal. Also in such a Schottky diode, a depletion layer is formed in the vicinity of an anode electrode (Schottky electrode) that is a metal in a collector layer that is an n-type semiconductor in contact with the Schottky electrode. The size of the depletion layer formed in the vicinity of the anode electrode is smaller than when the collector layer is in contact with the base layer that is a p-type semiconductor.

その結果、カソード電極とアノード電極間に印加する電圧を変化させると、空乏層の大きさが大きく変化し、カソード電極とアノード電極間の容量の電圧依存性が上昇して、バラクタダイオードにおける広い容量可変幅を確保できる。   As a result, when the voltage applied between the cathode electrode and the anode electrode is changed, the size of the depletion layer is greatly changed, and the voltage dependency of the capacitance between the cathode electrode and the anode electrode is increased. A variable width can be secured.

なお、コレクタ層自体の厚みやキャリア濃度は変更しないので、HBTにおける耐電圧特性と高速特性とは変化しない。   In addition, since the thickness and carrier concentration of the collector layer itself are not changed, the withstand voltage characteristic and the high speed characteristic in the HBT do not change.

また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、HBT及びバラクタダイオードに共通する同一層のコレクタ層におけるキャリア濃度を、コレクタコンタクト層側で高く、反コレクタコンタクト層側で低く設定している。   In another invention, the carrier concentration in the collector layer of the same layer common to the HBT and the varactor diode is set high on the collector contact layer side and low on the anti-collector contact layer side in the microwave monolithic integrated circuit of the invention described above. is doing.

また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、HBT及びバラクタダイオードに共通する同一層のコレクタ層を、コレクタコンタクト層側に位置する第1のコレクタ層と、反コレクタコンタクト層側に位置する第2のコレクタ層とで構成し、さらに、第1のコレクタ層のキャリア濃度を第2のコレクタ層のキャリア濃度より高く設定している。   Another invention is the microwave monolithic integrated circuit of the above-described invention, wherein the same collector layer common to the HBT and the varactor diode is provided with a first collector layer located on the collector contact layer side and an anti-collector contact layer. And the second collector layer positioned on the side, and the carrier concentration of the first collector layer is set higher than the carrier concentration of the second collector layer.

このように構成されたマイクロ波モノリシック集積回路においては、バラクタダイオードにおけるショットキー電極に接するコレクタ層全体の厚みは変更せずに、コレクタ層の厚み方向にキャリア濃度が変化している。したがって、印加電圧がゼロの状態においては、ショットキー電極(アノード電極)側に形成される空乏層の厚み(空乏層量)を小さくできる。すなわち、印加電圧が低い時は電極間の容量を極く小さくて、印加電圧が上昇すると、空乏層の厚みが、キャリア濃度が高いコレクタコンタクト層側に達するので、電極間の容量は急激に増加する。よって、カソード電極とアノード電極間の容量の電圧依存性がより一層上昇して、バラクタダイオードにおけるより広い容量可変幅を確保できる。   In the microwave monolithic integrated circuit configured as described above, the thickness of the entire collector layer in contact with the Schottky electrode in the varactor diode is not changed, and the carrier concentration changes in the thickness direction of the collector layer. Therefore, when the applied voltage is zero, the thickness (depletion layer amount) of the depletion layer formed on the Schottky electrode (anode electrode) side can be reduced. That is, when the applied voltage is low, the capacitance between the electrodes is extremely small, and when the applied voltage increases, the depletion layer thickness reaches the collector contact layer side where the carrier concentration is high, so the capacitance between the electrodes increases rapidly. To do. Therefore, the voltage dependency of the capacitance between the cathode electrode and the anode electrode is further increased, and a wider variable capacitance width in the varactor diode can be ensured.

一方、HBTにおいても、ベース層とコレクタコンタクト層との間に存在するコレクタ層全体の厚みは変更せずに、コレクタ層の厚み方向にキャリア濃度が変化している。このように、コレクタ層のベース層側のキャリア濃度を低く、コレクタコンタクト層側のキャリア濃度を高くすることによって、コレクタ層のベース層側に生じる空乏層の厚みが、全厚み方向に均一のキャリア濃度を有する従来のコレクタ層に比較して、薄くなるので、電子のコレクタ層内を走行するに要するコレクタ走行時間τCが短縮され、結果的に、トランジスタとしての動作速度が上昇する。 On the other hand, also in the HBT, the carrier concentration changes in the thickness direction of the collector layer without changing the thickness of the entire collector layer existing between the base layer and the collector contact layer. In this way, by reducing the carrier concentration on the base layer side of the collector layer and increasing the carrier concentration on the collector contact layer side, the thickness of the depletion layer generated on the base layer side of the collector layer is uniform in all thickness directions. Since it is thinner than a conventional collector layer having a concentration, the collector travel time τ C required for traveling in the collector layer of electrons is shortened, and as a result, the operation speed as a transistor is increased.

なお、コレクタ層全体の厚みは変化ないので、耐電圧性が低下することはない。   In addition, since the thickness of the whole collector layer does not change, a withstand voltage property does not fall.

なお、HBTにおいて、第1のコレクタ層におけるエミッタ層に対向する領域の外側に位置する領域は、イオン注入により、n型不純物の活性化率が下げられ空乏化しており、ベース・コレクタ接合容量CBCは必要に応じて低減できる。 In the HBT, a region located outside the region facing the emitter layer in the first collector layer is depleted because the activation rate of the n-type impurity is reduced by ion implantation, and the base-collector junction capacitance C BC can be reduced as needed.

このように、HBTにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できる。   As described above, a wide capacitance variable width in the varactor diode can be ensured while maintaining high withstand voltage characteristics and excellent high-speed characteristics in the HBT.

また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、バラクタダイオードのアノード電極とカソード電極間に電圧を印加していない状態において、コレクタ層内のアノード電極近傍に形成される空乏層の厚みが200nm以下になるように、アノード電極に接するコレクタ層の厚みが、ヘテロ構造バイポーラトランジスタのベース層に接するコレクタ層の厚みに比較してエッチングにより薄く設定されている。   Another invention is the depletion layer formed in the vicinity of the anode electrode in the collector layer in the microwave monolithic integrated circuit of the invention described above in a state where no voltage is applied between the anode electrode and the cathode electrode of the varactor diode. The thickness of the collector layer in contact with the anode electrode is set to be thinner by etching than the thickness of the collector layer in contact with the base layer of the heterostructure bipolar transistor so that the thickness of the transistor is 200 nm or less.

このように、空乏層の厚みが200nm以下のとき、HBTにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できることを実験的に確認できた。   As described above, it was experimentally confirmed that when the thickness of the depletion layer is 200 nm or less, a wide variable capacitance width in the varactor diode can be secured in a state where the high withstand voltage characteristic and the excellent high speed characteristic in the HBT are maintained.

また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、ヘテロ構造バイポーラトランジスタのコレクタ層を、コレクタコンタクト層側に位置する第1のコレクタ層と、反コレクタコンタクト層側に位置する第2のコレクタ層とで構成している。さらに、第1のコレクタ層と第2のコレクタ層とは互いに異なる種類の半導体材料で形成し、かつ第1のコレクタ層のバンドギャップエネルギは、第2のコレクタ層のバンドギャップエネルギより大きくしている。   Another invention is the microwave monolithic integrated circuit according to the invention described above, wherein the collector layer of the heterostructure bipolar transistor is a first collector layer located on the collector contact layer side and a first collector layer located on the anti-collector contact layer side. 2 collector layers. Further, the first collector layer and the second collector layer are formed of different types of semiconductor materials, and the band gap energy of the first collector layer is made larger than the band gap energy of the second collector layer. Yes.

一方、バラクタダイオードのコレクタ層を、ヘテロ構造バイポーラトランジスタの第1のコレクタ層と同一層の第1のコレクタ層のみで構成し、アノード電極をこの第1のコレクタ層上に形成している。   On the other hand, the collector layer of the varactor diode is composed of only the first collector layer which is the same layer as the first collector layer of the heterostructure bipolar transistor, and the anode electrode is formed on the first collector layer.

例えば、半絶縁性基板としてInP基板を採用しているマイクロ波モノリシック集積回路においては、ヘテロ構造バイポーラトランジスタのベース層に接するコレクタ層はバンドギャップエネルギが比較的小さい半導体材料で形成されている。この状態でバラクタダイオードを形成すると、ショットキー電極(アノード電極)にバンドギャップエネルギが比較的小さい半導体材料のコレクタ層が直接に接する。ショットキー電極に対してバンドギャップエネルギが大きい半導体材料を接触させる方が好ましい。   For example, in a microwave monolithic integrated circuit employing an InP substrate as a semi-insulating substrate, the collector layer in contact with the base layer of the heterostructure bipolar transistor is formed of a semiconductor material having a relatively small band gap energy. When a varactor diode is formed in this state, a collector layer of a semiconductor material having a relatively small band gap energy is in direct contact with the Schottky electrode (anode electrode). It is preferable to bring a semiconductor material having a large band gap energy into contact with the Schottky electrode.

したがって、ヘテロ構造バイポーラトランジスタのコレクタ層をバンドギャップエネルギが異なる2種類の半導体材料で構成し、バンドギャップエネルギが大きい方の半導体材料である第1のコレクタ層の上面にバラクタダイオードのショットキー電極(アノード電極)を形成している。   Therefore, the collector layer of the heterostructure bipolar transistor is composed of two types of semiconductor materials having different band gap energies, and the Schottky electrode of the varactor diode (on the upper surface of the first collector layer, which is the semiconductor material having the larger band gap energy). Anode electrode).

1つの共通の半絶縁性基板上にHBTとバラクタダイオードとを形成したマイクロ波モノリシック集積回路において、バラクタダイオードを、コレクタコンタクト層とコレクタ層と、オーミック接続されるカソード電極とショットキー接続されるアノード電極とで構成している。   In a microwave monolithic integrated circuit in which an HBT and a varactor diode are formed on a common semi-insulating substrate, the varactor diode is connected to a collector contact layer, a collector layer, an ohmic-connected cathode electrode, and a Schottky-connected anode. It consists of electrodes.

したがって、耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できる。   Accordingly, it is possible to secure a wide capacitance variable width in the varactor diode while maintaining the withstand voltage characteristics and the excellent high speed characteristics.

以下、本発明の各実施形態を図面を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1実施形態)
図1は、本発明の第1実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図である。図6に示した従来のマイクロ波モノリシック集積回路と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
(First embodiment)
FIG. 1 is a cross-sectional view showing a schematic configuration of a microwave monolithic integrated circuit according to the first embodiment of the present invention. The same parts as those of the conventional microwave monolithic integrated circuit shown in FIG.

この第1実施形態のマイクロ波モノリシック集積回路においては、1つの共通の半絶縁性GaAs基板1上の一方側にHBT20が形成され、他方側にバラクタダイオード21が形成されている。   In the microwave monolithic integrated circuit of the first embodiment, an HBT 20 is formed on one side on one common semi-insulating GaAs substrate 1 and a varactor diode 21 is formed on the other side.

HBT20においては、半絶縁性GaAs基板1上に、高濃度(5×1018cm-3)のn型不純物を含むGaAsからなる厚さ400nmのコレクタコンタクト層4が形成され、このコレクタコンタクト層4の上側に1.5×1017cm-3濃度のn型不純物を含むGaAsからなる厚さ300nmの第1のコレクタ層22aが形成され、この第1のコレクタ層22aの上側に2.5×1016cm-3濃度のn型不純物を含むGaAsからなる厚さ200nmの第2のコレクタ層23aが形成されている。 In the HBT 20, a collector contact layer 4 having a thickness of 400 nm made of GaAs containing n-type impurities at a high concentration (5 × 10 18 cm −3 ) is formed on a semi-insulating GaAs substrate 1. A first collector layer 22a having a thickness of 300 nm made of GaAs containing an n-type impurity having a concentration of 1.5 × 10 17 cm −3 is formed on the upper side of the first collector layer 22a. A second collector layer 23a having a thickness of 200 nm made of GaAs containing an n-type impurity having a concentration of 10 16 cm −3 is formed.

この第2のコレクタ層23aの上側に高濃度(6×1019cm-3)のp型不純物を含むGaAsからなる厚さ35nmのベース層6aが形成され、このベース層6aの上側に5×1017cm-3濃度のn型不純物を含むGaAsからなる厚さ60nmのエミッタ層7が形成されている。 A base layer 6a having a thickness of 35 nm made of GaAs containing p-type impurities at a high concentration (6 × 10 19 cm −3 ) is formed on the upper side of the second collector layer 23a, and 5 × on the upper side of the base layer 6a. An emitter layer 7 having a thickness of 60 nm made of GaAs containing an n-type impurity having a concentration of 10 17 cm −3 is formed.

このエミッタ層7の上側に、5×1018cm-3濃度のn型不純物を含むGaAsからなる厚さ100nmのキャリア濃度緩和層8が形成され、このキャリア濃度緩和層8の上側に、5×1019cm-3濃度のn型不純物を含むInGaAsからなる厚さ50nmの組成緩和層9が形成され、この組成緩和層9の上側に、エミッタ層7に対してオーム性密着を得るための高濃度(5×1019cm-3)のn型不純物を含むInGaAsからなる厚さ50nmのエミッタコンタクト層10が形成されている。 A carrier concentration relaxation layer 8 having a thickness of 100 nm and made of GaAs containing an n-type impurity having a concentration of 5 × 10 18 cm −3 is formed on the upper side of the emitter layer 7. A 50 nm thick composition relaxation layer 9 made of InGaAs containing an n-type impurity with a concentration of 10 19 cm −3 is formed, and a high resistance for obtaining ohmic contact with the emitter layer 7 is formed above the composition relaxation layer 9. An emitter contact layer 10 having a thickness of 50 nm and made of InGaAs containing n-type impurities at a concentration (5 × 10 19 cm −3 ) is formed.

そして、エミッタコンタクト層10上面にエミッタ電極11が形成され、コレクタコンタクト層4上面における両端近傍にコレクタ電極12が取付けられ、ベース層6a上面における両端近傍にベース電極13が取付けられている。   An emitter electrode 11 is formed on the upper surface of the emitter contact layer 10, a collector electrode 12 is attached in the vicinity of both ends of the upper surface of the collector contact layer 4, and a base electrode 13 is attached in the vicinity of both ends of the upper surface of the base layer 6a.

さらに、このHBT20においては、第2のコレクタ層23a及び第1のコレクタ層22aのエミッタ層7に対向しない部分は、ベース・コレクタ接合容量CBCを低減させるためにイオン注入により、空乏化され高抵抗化された高抵抗領域25が形成されている。 Further, in this HBT 20, the portion not facing the emitter layer 7 of the second collector layer 23a and the first collector layer 22a is, by ion implantation to reduce the base-collector junction capacitance C BC, High depleted A high resistance region 25 having resistance is formed.

バラクタダイオード21においては、半絶縁性GaAs基板1上に、HBT20と共通のコレクタコンタクト層4が形成され、このコレクタコンタクト層4の上側に、HBT20の第1のコレクタ層22aと同一層である1.5×1017cm-3濃度のn型不純物を含むGaAsからなる厚さ300nmの第1のコレクタ層22bが形成されている。このこの第1のコレクタ層22bの上側に、2.5×1016cm-3濃度のn型不純物を含むGaAsからなる厚さ100nmの第2のコレクタ層23bが形成されている。 In the varactor diode 21, a collector contact layer 4 common to the HBT 20 is formed on the semi-insulating GaAs substrate 1, and the same layer as the first collector layer 22 a of the HBT 20 is formed above the collector contact layer 4. A first collector layer 22b having a thickness of 300 nm and made of GaAs containing an n-type impurity having a concentration of .5 × 10 17 cm −3 is formed. On the upper side of the first collector layer 22b, a second collector layer 23b having a thickness of 100 nm and made of GaAs containing an n-type impurity having a concentration of 2.5 × 10 16 cm −3 is formed.

具体的には、半絶縁性GaAs基板1上に、HBT20とバラクタダイオード21と共に使用する400nmのコレクタコンタクト層、300nmの第1のコレクタ層、200nmの第2のコレクタ層を形成した後に、この200nmの第2のコレクタ層におけるバラクタダイオード21に対応する部分を、上方から100nmだけエッチングして、厚さ100nmの第2のコレクタ層23bを得る。   Specifically, after forming a 400 nm collector contact layer, a 300 nm first collector layer, and a 200 nm second collector layer to be used with the HBT 20 and the varactor diode 21 on the semi-insulating GaAs substrate 1, this 200 nm is formed. A portion corresponding to the varactor diode 21 in the second collector layer is etched by 100 nm from above to obtain a second collector layer 23b having a thickness of 100 nm.

コレクタコンタクト層4上面における両端近傍にオーミック接続されるカソード電極14が取付けられ、第2のコレクタ層23bの上面にショットキー接続されるアノード電極(ショットキー電極)24が取付けられている。   A cathode electrode 14 that is ohmic-connected is provided near both ends of the upper surface of the collector contact layer 4, and an anode electrode (Schottky electrode) 24 that is Schottky-connected is mounted on the upper surface of the second collector layer 23b.

したがって、バラクタダイオード21は、金属からなるアノード電極(ショットキー電極)24と第2のコレクタ層23b、第1のコレクタ層23bとでショットキーダイオードを形成している。   Therefore, in the varactor diode 21, a metal anode electrode (Schottky electrode) 24, the second collector layer 23b, and the first collector layer 23b form a Schottky diode.

なお、200nmの第2のコレクタ層を上方からエッチングする量は、アノード電極(ショットキー電極)24とカソード電極14間に電圧を印加していない状態において、第2のコレクタ層23b、第1のコレクタ層22b内のアノード電極(ショットキー電極)24近傍に形成される空乏層の厚みが200nm以下になる値である。   The amount of etching of the 200 nm second collector layer from above is such that the second collector layer 23b, the first collector layer 23b, and the first collector layer are in a state where no voltage is applied between the anode electrode (Schottky electrode) 24 and the cathode electrode 14. The thickness of the depletion layer formed in the vicinity of the anode electrode (Schottky electrode) 24 in the collector layer 22b is 200 nm or less.

さらに、HBT20の両側部分及びバラクタダイオード21の両側部分には、HBT20及びバラクタダイオード21の各素子を互いに電気的に分離するためにイオン注入により高抵抗にした高抵抗領域16が形成されている。   Further, on both side portions of the HBT 20 and both side portions of the varactor diode 21, high resistance regions 16 are formed which are made high resistance by ion implantation in order to electrically isolate the elements of the HBT 20 and the varactor diode 21 from each other.

このように構成された第1実施形態のマイクロ波モノリシック集積回路の特徴を説明する。   The characteristics of the microwave monolithic integrated circuit of the first embodiment configured as described above will be described.

バラクタダイオード21は、前述したように、n型半導体である第2のコレクタ層23bと金属であるアノード電極(ショットキー電極)24とのショットキーダイオード(Schottky diode)で構成されている。アノード電極(ショットキー電極)24に接する第2のコレクタ層23b内のアノード電極(ショットキー電極)24の近傍に形成される空乏層の大きさは、このコレクタ層がp型半導体であるベース層に接触している場合に比較して小さい。   As described above, the varactor diode 21 is configured by a Schottky diode including the second collector layer 23b that is an n-type semiconductor and an anode electrode (Schottky electrode) 24 that is a metal. The size of the depletion layer formed in the vicinity of the anode electrode (Schottky electrode) 24 in the second collector layer 23 b in contact with the anode electrode (Schottky electrode) 24 is the base layer in which this collector layer is a p-type semiconductor. Small compared to when touching.

さらに、バラクタダイオード21におけるアノード電極(ショットキー電極)24に接するコレクタ層を第1、第2のコレクタ層22b、23bに分割して、アノード電極(ショットキー電極)24に接する第2のコレクタ層23bのキャリア濃度を低くしている。したがって、印加電圧がゼロの状態においては、アノード電極(ショットキー電極)24側に形成される空乏層の厚みを小さくできる。よって、前述したように、カソード電極14とアノード電極24間の容量の電圧依存性がより上昇して、バラクタダイオード21におけるより広い容量可変幅を確保できる。   Further, the collector layer in contact with the anode electrode (Schottky electrode) 24 in the varactor diode 21 is divided into first and second collector layers 22b and 23b, and the second collector layer in contact with the anode electrode (Schottky electrode) 24 is divided. The carrier concentration of 23b is lowered. Therefore, when the applied voltage is zero, the thickness of the depletion layer formed on the anode electrode (Schottky electrode) 24 side can be reduced. Therefore, as described above, the voltage dependency of the capacitance between the cathode electrode 14 and the anode electrode 24 is further increased, and a wider capacitance variable width in the varactor diode 21 can be secured.

この場合、印加電圧がゼロの状態においてアノード電極(ショットキー電極)24側に形成される空乏層の厚みは実験的に200nm以下であることが実証されている。空乏層の厚みは、第2のコレクタ層23bの厚みや、第1、第2のコレクタ層22b、23bのキャリア濃度の比率の影響を受けるので、空乏層の厚みが200nm以下になるように、バラクタダイオード21側の第2のコレクタ層23bの厚みを設定している。   In this case, it has been proved experimentally that the thickness of the depletion layer formed on the anode electrode (Schottky electrode) 24 side when the applied voltage is zero is 200 nm or less. The thickness of the depletion layer is affected by the thickness of the second collector layer 23b and the carrier concentration ratio of the first and second collector layers 22b and 23b, so that the thickness of the depletion layer is 200 nm or less. The thickness of the second collector layer 23b on the varactor diode 21 side is set.

また、アノード電極(ショットキー電極)24に接する第2のコレクタ層23bのキャリア濃度は低いので、逆方向漏れ電流は低く抑制されて、バラクタダイオード21自体の耐電圧特性も確保できる。   Further, since the carrier concentration of the second collector layer 23b in contact with the anode electrode (Schottky electrode) 24 is low, the reverse leakage current is suppressed to a low level, and the withstand voltage characteristic of the varactor diode 21 itself can be ensured.

一方、HBT20においても、ベース層6aとコレクタコンタクト層4との間に存在する第1、第2のコレクタ層22a、23a全体の厚みは変更せずに、ベース層6a側の第2のコレクタ層23aのキャリア濃度を低く、コレクタコンタクト層2側の第12のコレクタ層22aのキャリア濃度を高く設定している。よって、第2のコレクタ層23aのベース層6a側に生じる空乏層の厚みが薄くなるので、電子のコレクタ層内を走行するに要するコレクタ走行時間τCが短縮され、結果的に、トランジスタとしての動作速度が上昇する。 On the other hand, in the HBT 20 as well, the entire thickness of the first and second collector layers 22a and 23a existing between the base layer 6a and the collector contact layer 4 is not changed, and the second collector layer on the base layer 6a side is not changed. The carrier concentration of 23a is set low, and the carrier concentration of the twelfth collector layer 22a on the collector contact layer 2 side is set high. Therefore, since the thickness of the depletion layer generated on the base layer 6a side of the second collector layer 23a is reduced, the collector travel time τ C required for traveling in the collector layer of electrons is shortened, and as a result, the transistor as a transistor is reduced. Increases operating speed.

なお、コレクタ層全体の厚みは変化ないので、耐電圧性が低下することはない。   In addition, since the thickness of the whole collector layer does not change, a withstand voltage property does not fall.

また、前述したように、このHBT20においては、第2のコレクタ層23a及び第1のコレクタ層22aのエミッタ層7に対向しない部分は、イオン注入により、空乏化され高抵抗化された高抵抗領域25が形成されている。その結果、ベース・コレクタ接合容量CBCが低減する。 Further, as described above, in this HBT 20, the portions of the second collector layer 23a and the first collector layer 22a that do not face the emitter layer 7 are depleted and increased in resistance by ion implantation. 25 is formed. As a result, the base-collector junction capacitance C BC is reduced.

このように、HBT20における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード21における広い容量可変幅を確保できる。   In this manner, a wide capacitance variable width in the varactor diode 21 can be ensured while maintaining high withstand voltage characteristics and excellent high-speed characteristics in the HBT 20.

図4は、バラクタダイオードにおける電極間容量の印加電圧依存性の実験結果を示す図である。この実験結果からも理解できるように、第1実施形態のバラクタダイオード21の容量の電圧依存性は、pnダイオードを用いた従来のバラクタダイオード3の容量の電圧依存性に対して格段に大きい。   FIG. 4 is a diagram showing an experimental result of applied voltage dependence of interelectrode capacitance in a varactor diode. As can be understood from the experimental results, the voltage dependency of the capacitance of the varactor diode 21 of the first embodiment is much larger than the voltage dependency of the capacitance of the conventional varactor diode 3 using a pn diode.

図5は、第1実施形態のHBT20におけるコレクタ電流と、電流利得遮断周波数fT、最大発振周波数fmax、との関係の実験結果を示す図である。この実験結果からも理解できるように、第1実施形態のHBT20は十分高い高速特性(周波数特性)を維持している。 FIG. 5 is a diagram illustrating experimental results of the relationship between the collector current, the current gain cutoff frequency f T , and the maximum oscillation frequency fmax in the HBT 20 of the first embodiment. As can be understood from the experimental results, the HBT 20 of the first embodiment maintains sufficiently high speed characteristics (frequency characteristics).

(第2実施形態)
図2は、本発明の第2実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図である。図6に示した従来のマイクロ波モノリシック集積回路と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
(Second Embodiment)
FIG. 2 is a sectional view showing a schematic configuration of a microwave monolithic integrated circuit according to the second embodiment of the present invention. The same parts as those of the conventional microwave monolithic integrated circuit shown in FIG.

この第2実施形態のマイクロ波モノリシック集積回路においては、1つの共通の半絶縁性GaAs基板1上の一方側にHBT26が形成され、他方側にバラクタダイオード27が形成されている。   In the microwave monolithic integrated circuit of the second embodiment, an HBT 26 is formed on one side of a common semi-insulating GaAs substrate 1 and a varactor diode 27 is formed on the other side.

この第2実施形態におけるHBT26においては、5×1015cm-3濃度のn型不純物を含むGaAsからなる厚さ300nmのコレクタ層5aのエミッタ層7に対向しない部分は、ベース・コレクタ接合容量CBCを低減させるためにイオン注入により、空乏化され高抵抗化された高抵抗領域25が形成されている。その他は、図6の従来モノリシック集積回路のHBT2と同一構成である。 In the HBT 26 according to the second embodiment, the portion of the collector layer 5a made of GaAs containing n-type impurities having a concentration of 5 × 10 15 cm −3 having a thickness of 300 nm that does not face the emitter layer 7 is a base-collector junction capacitance C. In order to reduce BC , a high resistance region 25 which is depleted and has a high resistance is formed by ion implantation. The other configuration is the same as that of the HBT 2 of the conventional monolithic integrated circuit of FIG.

一方、バラクタダイオード27においては、半絶縁性GaAs基板1上に、HBT26と共通のコレクタコンタクト層4が形成され、このコレクタコンタクト層4の上側に、HBT26のコンタクト層5aと同一層である5×1015cm-3濃度のn型不純物を含むGaAsからなる厚さ200nmのコレクタ層5cが形成されている。 On the other hand, in the varactor diode 27, the collector contact layer 4 common to the HBT 26 is formed on the semi-insulating GaAs substrate 1, and 5 × which is the same layer as the contact layer 5a of the HBT 26 is formed above the collector contact layer 4. A collector layer 5c having a thickness of 200 nm made of GaAs containing an n-type impurity having a concentration of 10 15 cm −3 is formed.

具体的には、半絶縁性GaAs基板1上に、HBT26とバラクタダイオード27と共に使用する400nmのコレクタコンタクト層、300nmのコレクタ層を形成した後に、この300nmのコレクタ層におけるバラクタダイオード27に対応する部分を、上方から100nmだけエッチングして、厚さ200nmのコレクタ層5bを得る。   Specifically, a 400 nm collector contact layer and a 300 nm collector layer used together with the HBT 26 and the varactor diode 27 are formed on the semi-insulating GaAs substrate 1, and then a portion corresponding to the varactor diode 27 in the 300 nm collector layer. Is etched by 100 nm from above to obtain a collector layer 5b having a thickness of 200 nm.

コレクタコンタクト層4上面における両端近傍にオーミック接続されるカソード電極14が取付けられ、コレクタ層5cの上面にショットキー接続されるアノード電極(ショットキー電極)24が取付けられている。   Cathode electrodes 14 that are ohmic-connected are provided near both ends of the upper surface of the collector contact layer 4, and an anode electrode (Schottky electrode) 24 that is Schottky-connected is mounted on the upper surface of the collector layer 5c.

したがって、バラクタダイオード27は、金属からなるアノード電極(ショットキー電極)24とコレクタ層5cとでショットキーダイオードを形成している。   Therefore, in the varactor diode 27, the anode electrode (Schottky electrode) 24 made of metal and the collector layer 5c form a Schottky diode.

なお、300nmのコレクタ層を上方からエッチングする量は、アノード電極(ショットキー電極)24とカソード電極14間に電圧を印加していない状態において、コレクタ層5c内のアノード電極(ショットキー電極)24近傍に形成される空乏層の厚みが200nm以下になる値である。   Note that the amount of etching of the 300 nm collector layer from above is such that the anode electrode (Schottky electrode) 24 in the collector layer 5 c is in a state where no voltage is applied between the anode electrode (Schottky electrode) 24 and the cathode electrode 14. This is the value at which the thickness of the depletion layer formed in the vicinity is 200 nm or less.

このように構成された第2実施形態のマイクロ波モノリシック集積回路においては、バラクタダイオード27は、図1に示す第1実施形態のモノリシック集積回路のバラクタダイオード21と同様に、n型半導体であるコレクタ層5cと金属であるアノード電極(ショットキー電極)24とのショットキーダイオードで構成されている。アノード電極(ショットキー電極)24に接するコレクタ層5c内のアノード電極(ショットキー電極)24の近傍に形成される空乏層の大きさは、このコレクタ層がp型半導体であるベース層に接触している場合に比較して小さい。さらに、電極間に電圧を印加していない状態の空乏層の厚みを200nm以下にしている。したがって、カソード電極14とアノード電極24間の容量の電圧依存性が上昇して、バラクタダイオード27における広い容量可変幅を確保できる。   In the microwave monolithic integrated circuit of the second embodiment configured as described above, the varactor diode 27 is an n-type semiconductor collector, similar to the varactor diode 21 of the monolithic integrated circuit of the first embodiment shown in FIG. It is composed of a Schottky diode having a layer 5c and a metal anode electrode (Schottky electrode) 24. The depletion layer formed in the vicinity of the anode electrode (Schottky electrode) 24 in the collector layer 5 c in contact with the anode electrode (Schottky electrode) 24 is in contact with the base layer that is a p-type semiconductor. Small compared to the case. Furthermore, the thickness of the depletion layer in a state where no voltage is applied between the electrodes is set to 200 nm or less. Therefore, the voltage dependency of the capacitance between the cathode electrode 14 and the anode electrode 24 is increased, and a wide capacitance variable width in the varactor diode 27 can be secured.

一方、HBT26においては、コレクタ層5a自体の厚みやキャリア濃度は変更しないので、HBT26における耐電圧特性は変化しない。さらに、コレクタ層5aのエミッタ層7に対向しない部分は高抵抗領域25が形成されている。よって、ベース・コレクタ接合容量CBCが低減するので高速特性は向上する。 On the other hand, in the HBT 26, since the thickness and carrier concentration of the collector layer 5a itself are not changed, the withstand voltage characteristics in the HBT 26 are not changed. Further, a high resistance region 25 is formed in a portion of the collector layer 5a that does not face the emitter layer 7. Accordingly, the base-collector junction capacitance CBC is reduced, and the high-speed characteristics are improved.

したがって、この第2実施形態のマイクロ波モノリシック集積回路においても、前述した第1実施形態のマイクロ波モノリシック集積回路と同様に、HBT26における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード27における広い容量可変幅を確保できる。   Therefore, also in the microwave monolithic integrated circuit of the second embodiment, as in the microwave monolithic integrated circuit of the first embodiment described above, the varactor is maintained while maintaining the high withstand voltage characteristics and the excellent high-speed characteristics in the HBT 26. A wide capacitance variable width in the diode 27 can be secured.

図4に、この第2実施形態のバラクタダイオード27における印加電圧と電極間の容量との関係の実験結果を示す。この実験結果からも理解できるように、第2実施形態のバラクタダイオード27の容量の電圧依存性は、pnダイオードを用いた従来のバラクタダイオード3の容量の電圧依存性に対して大きい。   FIG. 4 shows the experimental results of the relationship between the applied voltage and the capacitance between the electrodes in the varactor diode 27 of the second embodiment. As can be understood from the experimental results, the voltage dependence of the capacitance of the varactor diode 27 of the second embodiment is larger than the voltage dependence of the capacitance of the conventional varactor diode 3 using a pn diode.

(第3実施形態)
図3は、本発明の第3実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図である。図1に示した第1実施形態のマイクロ波モノリシック集積回路と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
(Third embodiment)
FIG. 3 is a cross-sectional view showing a schematic configuration of a microwave monolithic integrated circuit according to the third embodiment of the present invention. The same parts as those of the microwave monolithic integrated circuit of the first embodiment shown in FIG.

この第3実施形態のマイクロ波モノリシック集積回路においては、1つの共通の半絶縁性InP基板31上の一方側にHBT28が形成され、他方側にバラクタダイオード29が形成されている。   In the microwave monolithic integrated circuit according to the third embodiment, an HBT 28 is formed on one side on one common semi-insulating InP substrate 31, and a varactor diode 29 is formed on the other side.

HBT28においては、半絶縁性InP基板31上に、高濃度(2×1019cm-3)のn型不純物を含むInPからなる厚さ300nmのコレクタコンタクト層32が形成され、このコレクタコンタクト層32の上側に1.5×1017cm-3濃度のn型不純物を含むInPからなる厚さ200nmの第1のコレクタ層33aが形成され、この第1のコレクタ層33aの上側にn型不純物を含むInGaAlAsからなる厚さ30nmの組成傾斜層34が形成され、この組成傾斜層34の上側に、アンドープのInGaAsからなる厚さ150nmの第2のコレクタ層35が形成されている。 In the HBT 28, a collector contact layer 32 made of InP containing a high concentration (2 × 10 19 cm −3 ) of n-type impurities is formed on a semi-insulating InP substrate 31, and this collector contact layer 32 is formed. A first collector layer 33a having a thickness of 200 nm and made of InP containing an n-type impurity having a concentration of 1.5 × 10 17 cm −3 is formed on the upper side of the first collector layer 33a. An n-type impurity is placed on the upper side of the first collector layer 33a. A composition graded layer 34 made of InGaAlAs and having a thickness of 30 nm is formed, and a second collector layer 35 made of undoped InGaAs and having a thickness of 150 nm is formed on the composition graded layer 34.

この第2のコレクタ層35の上側に高濃度(4×1019cm-3)のp型不純物を含むInGaAsからなる厚さ50nmのベース層36が形成され、このベース層36の上側に3×1017cm-3濃度のn型不純物を含むInPからなる厚さ50nmのエミッタ層37が形成されている。 On the upper side of the second collector layer 35 is formed a base layer 36 made of InGaAs containing a high concentration (4 × 10 19 cm −3 ) of p-type impurities, and above this base layer 36 3 × An emitter layer 37 having a thickness of 50 nm and made of InP containing an n-type impurity having a concentration of 10 17 cm −3 is formed.

このエミッタ層37の上側に、2×1019cm-3濃度のn型不純物を含むInPからなる厚さ20nmのキャリア濃度緩和層38が形成され、このキャリア濃度緩和層38の上側に、エミッタ層37に対してオーム性密着をとるための高濃度(3×1019cm-3)のn型不純物を含むInGaAsからなる厚さ70nmのエミッタコンタクト層39が形成されている。 A 20 nm thick carrier concentration relaxation layer 38 made of InP containing an n-type impurity having a concentration of 2 × 10 19 cm −3 is formed on the emitter layer 37, and the emitter layer is formed above the carrier concentration relaxation layer 38. An emitter contact layer 39 having a thickness of 70 nm and made of InGaAs containing an n-type impurity at a high concentration (3 × 10 19 cm −3 ) for achieving ohmic contact with the substrate 37 is formed.

そして、エミッタコンタクト層39上面にエミッタ電極11が形成され、コレクタコンタクト層32上面における両端近傍にコレクタ電極12が取付けられ、ベース層36の上面における両端近傍にベース電極13が取付けられている。   The emitter electrode 11 is formed on the upper surface of the emitter contact layer 39, the collector electrode 12 is attached in the vicinity of both ends of the upper surface of the collector contact layer 32, and the base electrode 13 is attached in the vicinity of both ends of the upper surface of the base layer 36.

バラクタダイオード29においては、半絶縁性InP基板31上に、HBT28と共通のコレクタコンタクト層32が形成され、このコレクタコンタクト層32の上側に、HBT28の第1のコレクタ層33aと同一層である1.5×1017cm-3濃度のn型不純物を含むInPからなる厚さ180nmの第1のコレクタ層33bが形成されている。 In the varactor diode 29, a collector contact layer 32 common to the HBT 28 is formed on the semi-insulating InP substrate 31, and the first collector layer 33a of the HBT 28 is the same layer as the first collector layer 33a above the collector contact layer 32. A first collector layer 33b having a thickness of 180 nm and made of InP containing an n-type impurity having a concentration of 5 × 10 17 cm −3 is formed.

具体的には、半絶縁性InP基板31上に、HBT28とバラクタダイオード29と共に使用する400nmのコレクタコンタクト層、200nmの第1のコレクタ層を形成した後に、この200nmの第1のコレクタ層におけるバラクタダイオード29に対応する部分を、上方から20nmだけエッチングして、厚さ180nmの第1のコレクタ層33bを得る。   Specifically, a 400 nm collector contact layer and a 200 nm first collector layer used together with the HBT 28 and the varactor diode 29 are formed on the semi-insulating InP substrate 31, and then the varactor in the 200 nm first collector layer is formed. A portion corresponding to the diode 29 is etched by 20 nm from above to obtain a first collector layer 33b having a thickness of 180 nm.

コレクタコンタクト層32の上面における両端近傍にオーミック接続されるカソード電極14が取付けられ、第1のコレクタ層33bの上面にショットキー接続されるアノード電極(ショットキー電極)24が取付けられている。   A cathode electrode 14 that is ohmic-connected is provided near both ends of the upper surface of the collector contact layer 32, and an anode electrode (Schottky electrode) 24 that is Schottky-connected is attached to the upper surface of the first collector layer 33b.

したがって、バラクタダイオード29は、金属からなるアノード電極(ショットキー電極)24と第1のコレクタ層33bとでショットキーダイオードを形成している。   Accordingly, in the varactor diode 29, the anode electrode (Schottky electrode) 24 made of metal and the first collector layer 33b form a Schottky diode.

このように構成されたこの第3実施形態のマイクロ波モノリシック集積回路においては、バラクタダイオード29において、印加電圧がゼロの状態においてアノード電極(ショットキー電極)24側に形成される空乏層の厚みが200nm以下になるように、アノード電極(ショットキー電極)24に接する第1のコレクタ層33bのキャリア濃度と厚みを設定している。したがって、HBT28における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード29における広い容量可変幅を確保できる。   In the microwave monolithic integrated circuit of the third embodiment configured as described above, in the varactor diode 29, the thickness of the depletion layer formed on the anode electrode (Schottky electrode) 24 side when the applied voltage is zero is The carrier concentration and thickness of the first collector layer 33b in contact with the anode electrode (Schottky electrode) 24 are set so as to be 200 nm or less. Therefore, it is possible to ensure a wide capacitance variable width in the varactor diode 29 while maintaining high withstand voltage characteristics and excellent high-speed characteristics in the HBT 28.

さらに、アノード電極(ショットキー電極)24に接する第1のコレクタ層33bの半導体材料は、HBT28の第1のコレクタ層33aと同一層である1.5×1017cm-3濃度のn型不純物を含むInPである。このInPのバンドギャップエネルギは、HBT28のベース層36に接するの第2のコレクタ層35の半導体材料であるInPGaAsのバンドギャップエネルギに比較して大きい。したがって、このバラクタダイオード29における逆方向の漏れ電流が低く抑制されるので、十分な耐電圧特性が確保できる。 Further, the semiconductor material of the first collector layer 33 b in contact with the anode electrode (Schottky electrode) 24 is an n-type impurity having a concentration of 1.5 × 10 17 cm −3 which is the same layer as the first collector layer 33 a of the HBT 28. It is InP containing. The band gap energy of InP is larger than the band gap energy of InPGaAs which is a semiconductor material of the second collector layer 35 in contact with the base layer 36 of the HBT 28. Therefore, since the reverse leakage current in the varactor diode 29 is suppressed to a low level, sufficient withstand voltage characteristics can be ensured.

本発明の第1実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図Sectional drawing which shows schematic structure of the microwave monolithic integrated circuit concerning 1st Embodiment of this invention 本発明の第2実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図Sectional drawing which shows schematic structure of the microwave monolithic integrated circuit concerning 2nd Embodiment of this invention. 本発明の第3実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図Sectional drawing which shows schematic structure of the microwave monolithic integrated circuit concerning 3rd Embodiment of this invention. 本発明の各実施形態のマイクロ波モノリシック集積回路に組込まれたバラクタダイオードにおける容量の電圧依存特性を示す図The figure which shows the voltage dependence characteristic of the capacity | capacitance in the varactor diode integrated in the microwave monolithic integrated circuit of each embodiment of this invention. 本発明の第1実施形態のマイクロ波モノリシック集積回路に組込まれたHBTにおける周波数特性を示す図The figure which shows the frequency characteristic in HBT integrated in the microwave monolithic integrated circuit of 1st Embodiment of this invention. 従来のマイクロ波モノリシック集積回路の概略構成を示す断面図Sectional drawing which shows schematic structure of the conventional microwave monolithic integrated circuit

符号の説明Explanation of symbols

1…半絶縁性GaAs基板、2,20,26,28…HBT、3,21,27,29…バラクタダイオード、4,32…コレクタコンタクト層、5a,5b,5c…コレクタ層、6a,6b,36…ベース層、7,37…エミッタ層、8,38…キャリア濃度緩和層、9…組成緩和層、10,39…エミッタコンタクト層、11…エミッタ電極、12…コレクタ電極、13…ベース電極、14…カソード電極、15,24…アノード電極(ショットキー電極)、16,25…高抵抗領域、22a,22b,33a,33b…第1のコレクタ層、23a,23b…第2のコレクタ層、31…半絶縁性InP基板   DESCRIPTION OF SYMBOLS 1 ... Semi-insulating GaAs substrate, 2, 20, 26, 28 ... HBT, 3, 21, 27, 29 ... Varactor diode, 4, 32 ... Collector contact layer, 5a, 5b, 5c ... Collector layer, 6a, 6b, 36 ... Base layer, 7, 37 ... Emitter layer, 8, 38 ... Carrier concentration relaxation layer, 9 ... Composition relaxation layer, 10, 39 ... Emitter contact layer, 11 ... Emitter electrode, 12 ... Collector electrode, 13 ... Base electrode, 14 ... cathode electrode, 15, 24 ... anode electrode (Schottky electrode), 16, 25 ... high resistance region, 22a, 22b, 33a, 33b ... first collector layer, 23a, 23b ... second collector layer, 31 ... Semi-insulating InP substrate

Claims (5)

1つの共通の半絶縁性基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層を積層したヘテロ構造バイポーラトランジスタと、バラクタダイオードとを形成したマイクロ波モノリシック集積回路において、
前記バラクタダイオードは、
前記ヘテロ構造バイポーラトランジスタのコレクタコンタクト層と同一層のコレクタコンタクト層と前記ヘテロ構造バイポーラトランジスタのコレクタ層と同一層のコレクタ層とを有し、
前記同一層のコレクタコンタクト層上にオーミック接続されるカソード電極が形成され、前記同一層のコレクタ層上にショットキー接続されるアノード電極が形成される
ことを特徴とするマイクロ波モノリシック集積回路。
In a microwave monolithic integrated circuit in which a heterostructure bipolar transistor in which a collector contact layer, a collector layer, a base layer, and an emitter layer are stacked on one common semi-insulating substrate, and a varactor diode are formed.
The varactor diode is
A collector contact layer that is the same layer as the collector contact layer of the heterostructure bipolar transistor, and a collector layer that is the same layer as the collector layer of the heterostructure bipolar transistor;
A microwave monolithic integrated circuit, wherein a cathode electrode that is ohmically connected is formed on the collector contact layer of the same layer, and an anode electrode that is Schottky connected is formed on the collector layer of the same layer.
前記ヘテロ構造バイポーラトランジスタ及び前記バラクタダイオードに共通する同一層のコレクタ層におけるキャリア濃度は、コレクタコンタクト層側で高く、反コレクタコンタクト層側で低いことを特徴とする請求項1記載のマイクロ波モノリシック集積回路。   2. The microwave monolithic integration according to claim 1, wherein a carrier concentration in the collector layer of the same layer common to the heterostructure bipolar transistor and the varactor diode is high on the collector contact layer side and low on the anti-collector contact layer side. circuit. 前記ヘテロ構造バイポーラトランジスタ及び前記バラクタダイオードに共通する同一層のコレクタ層は、コレクタコンタクト層側に位置する第1のコレクタ層と、反コレクタコンタクト層側に位置する第2のコレクタ層とで構成され、
前記第1のコレクタ層のキャリア濃度は前記第2のコレクタ層のキャリア濃度より高い
ことを特徴とする請求項1記載のマイクロ波モノリシック集積回路。
The same collector layer common to the heterostructure bipolar transistor and the varactor diode is composed of a first collector layer located on the collector contact layer side and a second collector layer located on the anti-collector contact layer side. ,
2. The microwave monolithic integrated circuit according to claim 1, wherein the carrier concentration of the first collector layer is higher than the carrier concentration of the second collector layer.
前記アノード電極とカソード電極間に電圧を印加していない状態において、前記コレクタ層内の前記アノード電極近傍に形成される空乏層の厚みが200nm以下になるように、前記アノード電極に接する前記コレクタ層の厚みが、前記ヘテロ構造バイポーラトランジスタのベース層に接するコレクタ層の厚みに比較してエッチングにより薄く設定されていることを特徴とする請求項1記載のマイクロ波モノリシック集積回路。   The collector layer in contact with the anode electrode so that a thickness of a depletion layer formed in the vicinity of the anode electrode in the collector layer is 200 nm or less in a state where no voltage is applied between the anode electrode and the cathode electrode. 2. The microwave monolithic integrated circuit according to claim 1, wherein the thickness is set to be thinner by etching than the thickness of the collector layer in contact with the base layer of the heterostructure bipolar transistor. 前記ヘテロ構造バイポーラトランジスタのコレクタ層は、コレクタコンタクト層側に位置する第1のコレクタ層と、反コレクタコンタクト層側に位置する第2のコレクタ層とで構成され、前記第1のコレクタ層と前記第2のコレクタ層とは互いに異なる種類の半導体材料で形成され、かつ前記第1のコレクタ層のバンドギャップエネルギは、前記第2のコレクタ層のバンドギャップエネルギより大きく、
前記バラクタダイオードのコレクタ層は、前記ヘテロ構造バイポーラトランジスタの第1のコレクタ層と同一層の第1のコレクタ層からなり、前記アノード電極は、当該第1のコレクタ層上に形成される
ことを特徴とする請求項4記載のマイクロ波モノリシック集積回路。
The collector layer of the heterostructure bipolar transistor includes a first collector layer located on the collector contact layer side and a second collector layer located on the anti-collector contact layer side, and the first collector layer and the The second collector layer is formed of a different semiconductor material, and the band gap energy of the first collector layer is larger than the band gap energy of the second collector layer,
The collector layer of the varactor diode is composed of a first collector layer that is the same layer as the first collector layer of the heterostructure bipolar transistor, and the anode electrode is formed on the first collector layer. The microwave monolithic integrated circuit according to claim 4.
JP2005069859A 2005-03-11 2005-03-11 Microwave monolithic integrated circuit Expired - Fee Related JP4789489B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005069859A JP4789489B2 (en) 2005-03-11 2005-03-11 Microwave monolithic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005069859A JP4789489B2 (en) 2005-03-11 2005-03-11 Microwave monolithic integrated circuit

Publications (2)

Publication Number Publication Date
JP2006253503A true JP2006253503A (en) 2006-09-21
JP4789489B2 JP4789489B2 (en) 2011-10-12

Family

ID=37093648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005069859A Expired - Fee Related JP4789489B2 (en) 2005-03-11 2005-03-11 Microwave monolithic integrated circuit

Country Status (1)

Country Link
JP (1) JP4789489B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047281A1 (en) * 2008-10-21 2010-04-29 日本電気株式会社 Bipolar transistor
US8395237B2 (en) 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
JP2013110300A (en) * 2011-11-22 2013-06-06 Anritsu Corp Varactor diode and semiconductor integrated circuit

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210835A (en) * 1989-02-10 1990-08-22 Hitachi Ltd Semiconductor integrated circuit device
JPH07193084A (en) * 1993-12-27 1995-07-28 Nec Corp Hetero-junction bipolar transistor
JPH08298317A (en) * 1995-04-26 1996-11-12 Sharp Corp Semiconductor device
JP2001210723A (en) * 1999-11-19 2001-08-03 Matsushita Electric Ind Co Ltd Manufacturing method of bias circuit and semiconductor device
JP2001326283A (en) * 2000-05-15 2001-11-22 Nec Corp Method for manufacturing semiconductor device and semiconductor
JP2003522417A (en) * 2000-02-04 2003-07-22 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Defensive structure for Schottky diode
JP2004055820A (en) * 2002-07-19 2004-02-19 Anritsu Corp Semiconductor integrated circuit
JP2004349303A (en) * 2003-05-20 2004-12-09 Sharp Corp Method of manufacturing integrated circuit device
JP2005019736A (en) * 2003-06-26 2005-01-20 Nanoteco Corp Varactor diode and semiconductor integrated circuit device
JP2005027005A (en) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd High frequency signal generator

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210835A (en) * 1989-02-10 1990-08-22 Hitachi Ltd Semiconductor integrated circuit device
JPH07193084A (en) * 1993-12-27 1995-07-28 Nec Corp Hetero-junction bipolar transistor
JPH08298317A (en) * 1995-04-26 1996-11-12 Sharp Corp Semiconductor device
JP2001210723A (en) * 1999-11-19 2001-08-03 Matsushita Electric Ind Co Ltd Manufacturing method of bias circuit and semiconductor device
JP2003522417A (en) * 2000-02-04 2003-07-22 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Defensive structure for Schottky diode
JP2001326283A (en) * 2000-05-15 2001-11-22 Nec Corp Method for manufacturing semiconductor device and semiconductor
JP2004055820A (en) * 2002-07-19 2004-02-19 Anritsu Corp Semiconductor integrated circuit
JP2004349303A (en) * 2003-05-20 2004-12-09 Sharp Corp Method of manufacturing integrated circuit device
JP2005019736A (en) * 2003-06-26 2005-01-20 Nanoteco Corp Varactor diode and semiconductor integrated circuit device
JP2005027005A (en) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd High frequency signal generator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047281A1 (en) * 2008-10-21 2010-04-29 日本電気株式会社 Bipolar transistor
US8395237B2 (en) 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
JP5628681B2 (en) * 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 Bipolar transistor
JP2013110300A (en) * 2011-11-22 2013-06-06 Anritsu Corp Varactor diode and semiconductor integrated circuit

Also Published As

Publication number Publication date
JP4789489B2 (en) 2011-10-12

Similar Documents

Publication Publication Date Title
US10636897B2 (en) Semiconductor device having a collector layer including first-conductivity-type semiconductor layers
US5010382A (en) Heterojunction bipolar transistor having double hetero structure
US20070096151A1 (en) Bipolar transistor and method for fabricating the same
CN109671769B (en) Heterojunction bipolar transistor
US10374071B2 (en) Heterojunction bipolar transistor
US7821037B2 (en) Heterojunction bipolar transistor
JP2018101652A (en) Bipolar transistor and method for manufacturing the same
JP2004071669A (en) Semiconductor device
JP6193849B2 (en) Heterojunction unipolar diode with low turn-on voltage
JP4789489B2 (en) Microwave monolithic integrated circuit
US20010048120A1 (en) Heterojunction bipolar transistor composed of emitter layer which includes orderly structured layer and disorderly structured layer
Mochizuki et al. GaInP/GaAs collector-up tunneling-collector heterojunction bipolar transistors (C-up TC-HBTs): Optimization of fabrication process and epitaxial layer structure for high-efficiency high-power amplifiers
JP4598224B2 (en) Heterojunction bipolar gun effect four-terminal device
JP2000299386A (en) Semiconductor circuit device and manufacturing method therefor
JP5329315B2 (en) Heterojunction bipolar transistor
JP3913716B2 (en) Semiconductor device
US6087684A (en) Bipolar transistor
JP4002864B2 (en) Varactor diode and semiconductor integrated circuit device
KR100337942B1 (en) Double heterojunction bipolar transistor
JP4648642B2 (en) Gunn diode
JP6096503B2 (en) Heterojunction bipolar transistor
JP2004111941A (en) Bipolar transistor and method of manufacturing the same
JP3556587B2 (en) Heterojunction bipolar transistor
JP5519542B2 (en) Heterojunction bipolar transistor
JP2001176881A (en) Heterojunction bipolar transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4789489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees