JP2006246576A - Multi-level inverter - Google Patents

Multi-level inverter Download PDF

Info

Publication number
JP2006246576A
JP2006246576A JP2005056525A JP2005056525A JP2006246576A JP 2006246576 A JP2006246576 A JP 2006246576A JP 2005056525 A JP2005056525 A JP 2005056525A JP 2005056525 A JP2005056525 A JP 2005056525A JP 2006246576 A JP2006246576 A JP 2006246576A
Authority
JP
Japan
Prior art keywords
module
level inverter
package
constituted
single module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005056525A
Other languages
Japanese (ja)
Inventor
Takeaki Tabata
壮章 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005056525A priority Critical patent/JP2006246576A/en
Publication of JP2006246576A publication Critical patent/JP2006246576A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multi-level inverter capable of attaining size and cost reductions by reducing the number of wires and large components as many as possible, and capable of facilitating cooling. <P>SOLUTION: Fig. 1 (a) shows a basic circuit of a 5-level inverter. Qu1 and Du1, Qu2 and Dc1, Qu3 and Dx1, Du4 and Qx2, Dc4 and Qx3, and Dx4 and Qx4, each of which comprises a serial circuit of IGBT and a clamp diode, are constituted as single modules M1, M2, M3, M5, M6 and M7 respectively. Moreover, Du2 and Du3, Dc2 and Dc3, Dx2 and Dx3, each of which comprises a serial circuit of clamp diodes, are constituted as single modules M8, M9 and M10 respectively. Furthermore, Qu4 and Qx1, which comprises a serial circuit of IGBTs as a single module M4, is constituted as a single module M4. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、電力変換装置、特に複数の異なるレベルの電圧を出力することができるマルチレベルインバータに関する。   The present invention relates to a power conversion device, and more particularly to a multi-level inverter that can output a plurality of voltages of different levels.

図6は、スイッチング素子にIGBT(絶縁ゲートバイポーラトランジスタ)を用いた電力変換装置(インバータ)の1相分を示す。
図6(a1)は2レベルインバータ、同(b1)は3レベルインバータ、同(c1)は5レベルインバータをそれぞれ示す。各IGBTを任意にオン・オフさせることで、図6(a1〜a3)では出力電圧VoがP・Nの2電位、同(b1〜b3)ではP・C・Nの3電位、同(c1〜c3)ではP・P’・C・N’・Nの5電位を出力することができる。3つ以上の電位を出力できるインバータを総称して、マルチレベルインバータとも云う。
FIG. 6 shows one phase of a power conversion device (inverter) using an IGBT (insulated gate bipolar transistor) as a switching element.
6A1 shows a two-level inverter, FIG. 6B1 shows a three-level inverter, and FIG. 6C1 shows a five-level inverter. By arbitrarily turning on and off each IGBT, in FIG. 6 (a1 to a3), the output voltage Vo is two potentials P and N, and in the same (b1 to b3), three potentials P, C, and N (c1 ~ C3) can output five potentials P, P ', C, N', and N. Inverters that can output three or more potentials are collectively referred to as multi-level inverters.

IGBTに与えるオン・オフ信号は、出力したい電圧波形Vsと三角波Vcとの比較により決定する方式が一般的である。三角波Vcの周波数はスイッチング周波数またはキャリア周波数と呼ばれ、この周波数を高くすることでインバータから出力されるリップルが抑えられるが、IGBTのスイッチング時に発生する損失が増大すると言うトレードオフがある。また、2レベルインバータよりはマルチレベルインバータとすることで、スイッチング周波数を高くすることなく出力電流のリップルが抑えられるが、使用素子数が増加し配線が複雑になると言うトレードオフがある。   The on / off signal given to the IGBT is generally determined by comparing the voltage waveform Vs to be output with the triangular wave Vc. The frequency of the triangular wave Vc is called a switching frequency or a carrier frequency, and the ripple output from the inverter can be suppressed by increasing this frequency, but there is a trade-off that the loss generated at the time of switching of the IGBT increases. In addition, by using a multi-level inverter rather than a two-level inverter, output current ripple can be suppressed without increasing the switching frequency, but there is a trade-off that the number of elements used increases and wiring becomes complicated.

一方、インバータに使用されるIGBTモジュールは、パッケージに1素子入っているもの(1イン(in)1)以外に、図7(a)のように2素子直列に接続して用いられるモジュール(2イン1)があり、図示のC1,E2端子を銅などの導体で接続し、各モジュールのC2,E1端子をモータ等の負荷に接続するだけで、2レベルインバータによるモータ駆動システムを構築することができる。図7(b)には、2イン1モジュールを3個並べた3相インバータの例が示されている。
以上のようにモジュール化またはパッケージ化する例は、例えば特許文献1に開示されている。
On the other hand, the IGBT module used for the inverter is a module (2) connected in series as shown in FIG. 7A in addition to the one (1 in (1)) contained in the package. In 1), the C1 and E2 terminals shown in the figure are connected with a conductor such as copper, and the C2 and E1 terminals of each module are connected to a load such as a motor to construct a motor drive system using a two-level inverter. Can do. FIG. 7B shows an example of a three-phase inverter in which three 2-in-1 modules are arranged.
An example of modularization or packaging as described above is disclosed in Patent Document 1, for example.

さらには、図8のような外観のパッケージ構造もあり、パッケージ内部で図9のように3相インバータ結線されたモジュールもあり、インバータを構成するためには、直流電源との接続、負荷との接続、ゲート線の接続だけで済むものもある。
また、3レベルインバータなどのマルチレベルインバータでは、2レベルインバータに比べて素子使用数が増加し、配線が長くなることで配線に寄生するインダクタンス成分が大きくなる。これらの不都合を解消するため、図10に示すように、各相対応に直流電圧を平滑するコンデンサCdu,Cdx,Cdv,Cdy,Cdw,Cdzを設ける例が、例えば特許文献2に開示されている。
Furthermore, there is a package structure with an external appearance as shown in FIG. 8, and there is also a module in which a three-phase inverter is connected as shown in FIG. 9 inside the package. Some require only connection and gate line connection.
Further, in a multi-level inverter such as a three-level inverter, the number of elements used is increased as compared with a two-level inverter, and an inductance component parasitic on the wiring increases as the wiring becomes longer. In order to eliminate these inconveniences, for example, as shown in FIG. 10, an example in which capacitors Cdu, Cdx, Cdv, Cdy, Cdw, and Cdz that smooth DC voltage are provided for each phase is disclosed in Patent Document 2, for example. .

特開平05−0083947号公報(第5頁,図1)Japanese Patent Laid-Open No. 05-0083947 (5th page, FIG. 1) 特許第2664275号公報(第3−4頁,図1)Japanese Patent No. 2664275 (page 3-4, FIG. 1)

マルチレベルインバータでは、直流電圧を平滑するためのコンデンサが複数直列接続されているため、各相毎にコンデンサを接続すると、大型の部品点数が増加しコストアップや装置が大型化する。また、特許文献1のように、直列接続されたIGBTを1つのパッケージで構成すると、パッケージ内部での発熱が大きくなり、パッケージ毎の冷却効率を大きくしなければならないだけでなく、パッケージ全体の温度変化によるサイクルが大きくなるなどの問題が発生する。   In a multilevel inverter, a plurality of capacitors for smoothing a DC voltage are connected in series. Therefore, when a capacitor is connected for each phase, the number of large components increases, resulting in an increase in cost and an apparatus. In addition, as in Patent Document 1, when the IGBTs connected in series are configured in one package, heat generation inside the package is increased, and not only the cooling efficiency for each package has to be increased, but also the temperature of the entire package. Problems such as a large cycle due to change occur.

また、特許文献2のように、2個直列に接続されるIGBTを単一パッケージにしてしまうと、図11のように2個直列にされたIGBT双方に損失が発生することで同時に発熱する期間が生じ、モジュールパッケージ自身の温度が上昇してしまう。さらに、直流電圧が高いと、図12に示す主端子間とベース板の絶縁耐圧(ISOL)も考慮しなければならず、全てのパッケージを同一の冷却体に配置することは困難になる。その結果、冷却体はパッケージ毎に分割して配置するか、それぞれのベース板に絶縁耐圧を持たせるなどすると、熱抵抗が大きくなり冷却を充分にしきれなくなる可能性がある。   In addition, if two IGBTs connected in series are made into a single package as in Patent Document 2, a period in which heat is generated simultaneously due to loss occurring in both IGBTs connected in series as shown in FIG. And the temperature of the module package itself rises. Furthermore, if the DC voltage is high, the insulation breakdown voltage (ISOL) between the main terminals and the base plate shown in FIG. 12 must be taken into consideration, and it becomes difficult to arrange all the packages in the same cooling body. As a result, if the cooling body is divided and arranged for each package or each base plate is provided with a dielectric strength, there is a possibility that the thermal resistance increases and cooling cannot be sufficiently performed.

したがって、この発明の課題は、配線を極力少なくし大型の部品点数を少なくして、装置の小型化・コストダウンを図り、冷却を容易にすることにある。   Accordingly, an object of the present invention is to reduce the size and cost of the apparatus and facilitate cooling by reducing wiring as much as possible and reducing the number of large parts.

このような課題を解決するため、請求項1の発明では、複数の異なる電位を持つ直流電源と、この正負極間に複数のスイッチング素子とクランプダイオードを含む半導体素子でアームを構成するマルチレベルインバータにおいて、
前記スイッチング素子とクランプダイオードの直列回路は単一のモジュールで構成し、スイッチング素子とクランプダイオードの直列回路以外の他の直列回路を単一のモジュールで構成することを特徴とする。
In order to solve such a problem, in the invention of claim 1, a multi-level inverter in which an arm is constituted by a plurality of DC power sources having different potentials and a semiconductor element including a plurality of switching elements and a clamp diode between the positive and negative electrodes. In
The series circuit of the switching element and the clamp diode is constituted by a single module, and the series circuit other than the series circuit of the switching element and the clamp diode is constituted by a single module.

上記請求項1の発明においては、前記クランプダイオードと逆並列にスイッチング素子を接続した回路を、単一のモジュールで構成することができる(請求項2の発明)。また、請求項1の発明においては、前記直流電源に直接接続されるモジュールは、各相すべて単一のモジュールとすること(請求項3の発明)、または、前記直流電源に直接接続されるモジュールは、共通の冷却体に配置することができる(請求項4の発明)。   In the first aspect of the invention, the circuit in which the switching element is connected in antiparallel with the clamp diode can be constituted by a single module (invention of the second aspect). In the invention of claim 1, the module directly connected to the DC power supply is a single module for all phases (invention of claim 3), or the module directly connected to the DC power supply. Can be arranged in a common cooling body (invention of claim 4).

この発明によれば、マルチインバータの動作を勘案し、同時にオンしない素子どうしを同一のパッケージで構成し、かつパッケージ間の配線を少なくする。また、電位の違いが小さな素子は各相一括してパッケージ化することで、配線を極力少なくし、大型の部品点数を少なくすることで、装置の小型化・コストダウンを図る。その結果、パッケージの熱責務や耐圧責務も軽減できる。   According to the present invention, in consideration of the operation of the multi-inverter, elements that do not turn on at the same time are configured in the same package, and wiring between the packages is reduced. In addition, elements with small potential differences are packaged together for each phase, thereby minimizing wiring and reducing the number of large parts, thereby reducing the size and cost of the device. As a result, it is possible to reduce the duty of heat and pressure resistance of the package.

図1にこの発明の実施の形態を示す。これは、図6(c1)に示す回路をモジュール単位で示すものである。
すなわち、図1(a)のようにIGBTとクランプダイオードの直列回路を構成するQu1とDu1、Qu2とDc1、Qu3とDx1、Du4とQx2、Dc4とQx3およびDx4とQx4をそれぞれ単一のモジュールM1,M2,M3,M5,M6およびM7として構成している。また、上記以外のクランプダイオードどうしで直列回路を構成するDu2とDu3、Dc2とDc3およびDx2とDx3がそれぞれ単一のモジュールM8,M9およびM10として構成され、さらにはIGBTどうしの直列回路を構成するQu4とQx1が単一のモジュールM4として構成されている。このように、2素子直列接続された2イン1モジュールを用いることで、配線が容易になることは明らかである。例えば、Qu1とDu1の接続、Qu2とDc1の接続、Qu3とQx1の接続、…はモジュール内部で接続されているため、この部分の配線が不要となる。
FIG. 1 shows an embodiment of the present invention. This shows the circuit shown in FIG. 6C1 in module units.
That is, as shown in FIG. 1 (a), Qu1 and Du1, Qu2 and Dc1, Qu3 and Dx1, Du4 and Qx2, Dc4 and Qx3, and Dx4 and Qx4 constituting a series circuit of an IGBT and a clamp diode are respectively combined into a single module M1. , M2, M3, M5, M6 and M7. In addition, Du2 and Du3, Dc2 and Dc3, and Dx2 and Dx3 that form a series circuit with clamp diodes other than the above are configured as a single module M8, M9, and M10, respectively, and further, a series circuit of IGBTs is configured. Qu4 and Qx1 are configured as a single module M4. Thus, it is clear that wiring is facilitated by using a 2-in-1 module in which two elements are connected in series. For example, since the connection between Qu1 and Du1, the connection between Qu2 and Dc1, the connection between Qu3 and Qx1, and so on are connected inside the module, wiring in this portion is not necessary.

5レベルインバータにおけるQu1とDu1の動作について、図3を参照して説明する。Qu1とDu1は交互にオンし、同時に電流は流れない。つまり、図3(a),(c)のようにQu1がオンしているときにはDu1はオフで、図3(b),(d)のようにDu1がオンしているときにはQu1はオフである。電流の向きが逆の場合同様に、Qu1のFWDがオンしているときはDu1はオフであり、Du1がオンしているときはQu1のFWDはオフである。同様に、Qu2とDc1、Qu3とQx1…のように単一のモジュールとされたものについては、同時にオンする期間がないため、図11に示したQu1とQu2のように、同時にオンする期間を有する素子同士を同一パッケージで構成する場合に比べ、パッケージ内部での温度差ΔTは小さくなる。   The operation of Qu1 and Du1 in the 5-level inverter will be described with reference to FIG. Qu1 and Du1 are alternately turned on, and no current flows at the same time. That is, when Qu1 is on as shown in FIGS. 3A and 3C, Du1 is off, and when Du1 is on as shown in FIGS. 3B and 3D, Qu1 is off. . Similarly, when the current direction is reversed, Du1 is off when the FWD of Qu1 is on, and the FWD of Qu1 is off when Du1 is on. Similarly, since there is no period to turn on at the same time for the modules that are single modules such as Qu2 and Dc1, Qu3 and Qx1,..., The period that is turned on at the same time like Qu1 and Qu2 shown in FIG. The temperature difference ΔT inside the package is smaller than in the case where the elements that are included are configured in the same package.

これらのことは、ダイオード同士の直列回路を構成するDu2とDu3の単一モジュールM9、IGBTの直列回路を構成するQu4とQx1の単一モジュールM4についても、図2の動作経路から明らかである。
次に、Du2とDu3、Dx2とDx3は同時にオンする期間が発生するが、ダイオードであるためIGBTの導通損失よりも小さい。また、逆回復時はEd/4の直流電圧に対して3素子で分圧するため逆回復損失は小さく、したがって発熱は小さい。また、Qu1〜Qu4、Qx1〜Qx4の素子はそれぞれ責務が異なるので、同一パッケージ内に収められるIGBTを選別せずに、モジュール単体で選別することも可能となる。
These are also apparent from the operation path of FIG. 2 for the single module M9 of Du2 and Du3 constituting the series circuit of the diodes and the single module M4 of Qu4 and Qx1 constituting the series circuit of the IGBT.
Next, while Du2 and Du3 and Dx2 and Dx3 are turned on at the same time, they are diodes and are smaller than the conduction loss of the IGBT. Further, at the time of reverse recovery, voltage is divided by three elements with respect to the DC voltage of Ed / 4, so that the reverse recovery loss is small and therefore heat generation is small. In addition, since the elements of Qu1 to Qu4 and Qx1 to Qx4 have different responsibilities, it is possible to sort the modules alone without sorting the IGBTs contained in the same package.

以上のように、配線が容易になる上に、パッケージ単位の熱分散が良くなる効果が得られる。また、IGBTチップとダイオードチップが同じ定格の場合には、ダイオードチップの方がチップサイズは小さいため、IGBTとFWDチップ、ダイオードチップを収納すれば、他のモジュールサイズも小さくなり、小型化を図ることができる。
なお、図1(a)の回路は、図7(a)に示す一般的なIGBTの2イン1モジュールを用いて、図1(b)のように構成しても良いのは勿論である。
As described above, in addition to facilitating wiring, the effect of improving heat dispersion in a package unit can be obtained. In addition, when the IGBT chip and the diode chip have the same rating, the diode chip has a smaller chip size. Therefore, if the IGBT, the FWD chip, and the diode chip are accommodated, the other module sizes are reduced, and the size is reduced. be able to.
Of course, the circuit of FIG. 1A may be configured as shown in FIG. 1B by using a general IGBT 2-in-1 module shown in FIG. 7A.

図4にこの発明の別の実施の形態を示す。これは、3相インバータの例である。
図示のように、平滑コンデンサCP2,CP1,CN1,CN2に直接接続されるモジュールM111,M888,M100,M999,M777については6イン1モジュールを用いている。
モジュールM111,M888,M100,M999,M777のコンデンサCP1,CP2,CN1,CN2とは反対側の端子は、それぞれ各相を構成するSTu,STv,STwに接続され、各交流出力端子U,V,Wから負荷へ接続する構成とすることで、各相に配置する大型のコンデンサが不要になる。
FIG. 4 shows another embodiment of the present invention. This is an example of a three-phase inverter.
As shown, 6-in-1 modules are used for the modules M111, M888, M100, M999, and M777 that are directly connected to the smoothing capacitors CP2, CP1, CN1, and CN2.
The terminals of the modules M111, M888, M100, M999, and M777 on the opposite side to the capacitors CP1, CP2, CN1, and CN2 are connected to STu, STv, and STw that constitute the respective phases, and the AC output terminals U, V, By adopting a configuration in which the load is connected from W to the load, a large capacitor disposed in each phase becomes unnecessary.

U,V,Wから任意の電圧を出力しても、モジュールM111,M888,M100,M999,M777についてはコンデンサに直接接続された電位を基準として、2×Ed/4+ΔVsp分の電位のみが印加されるため、パッケージの絶縁耐圧を大きくすることなく使用可能である。   Even if an arbitrary voltage is output from U, V, and W, only the potential of 2 × Ed / 4 + ΔVsp is applied to modules M111, M888, M100, M999, and M777 with reference to the potential directly connected to the capacitor. Therefore, it can be used without increasing the dielectric strength of the package.

図4のように電流定格が大きく、3相一括で単一のパッケージ構成にできない場合は図5のように、それぞれのアームをコンデンサの直近に配置すれば良い。このとき、図4と同様に各IGBTパッケージの絶縁耐圧V(ISOL)は、Ed/4+ΔV分の絶縁耐圧があればよく、また、一方の電位が固定されているため、図5に示すように同一の冷却体F1,F7,F8,F9,F10に設置することができる。冷却体の電位は、コンデンサの電位が固定されている電位と接続すれば良い。   When the current rating is large as shown in FIG. 4 and a single package configuration cannot be formed in a three-phase package, each arm may be arranged in the immediate vicinity of the capacitor as shown in FIG. At this time, the insulation withstand voltage V (ISOL) of each IGBT package only needs to have an insulation withstand voltage of Ed / 4 + ΔV as in FIG. 4, and one potential is fixed, so as shown in FIG. It can be installed in the same cooling body F1, F7, F8, F9, F10. What is necessary is just to connect the electric potential of a cooling body with the electric potential in which the electric potential of a capacitor | condenser is being fixed.

図5では、コンデンサに直接接続されるIGBTとクランプダイオードの直列回路のみパッケージを個別にしたが、ダイオードの直列回路を構成するモジュールM888,M999,M100についても同様にすることができるのは勿論である。
また、コンデンサに直接接続されるモジュールM1r,M1s,M1t,MD1r,MD1s,MD1t,MD7r,MD7s,MD7t,M7r,M7s,M7tに1個組(1イン1)を用いたが、一般的な2イン1モジュールを用いても良いことはいうまでもない。
In FIG. 5, only the series circuit of the IGBT and the clamp diode directly connected to the capacitor is packaged separately. However, the modules M888, M999, and M100 constituting the diode series circuit can be similarly applied. is there.
Also, one set (1 in 1) is used for the modules M1r, M1s, M1t, MD1r, MD1s, MD1t, MD7r, MD7s, MD7t, M7r, M7s, and M7t that are directly connected to the capacitor. Needless to say, an in-1 module may be used.

この発明の実施の形態を説明するための回路構成図Circuit configuration diagram for explaining an embodiment of the present invention 図1の動作を説明する電流経路図Current path diagram for explaining the operation of FIG. 図1の動作説明図FIG. 1 is an explanatory diagram of the operation. この発明の別の実施の形態を示す回路構成図The circuit block diagram which shows another embodiment of this invention この発明のさらに別の実施の形態を示す回路構成図The circuit block diagram which shows another embodiment of this invention 従来のインバータを説明する回路図および出力電圧波形図Circuit diagram and output voltage waveform diagram explaining conventional inverter 一般的なIGBTモジュールとその接続例説明図General IGBT module and its connection example 一般的なIGBTモジュールの外観図External view of a typical IGBT module 6イン1モジュールの内部配線図6-in-1 module internal wiring diagram 一般的な3レベル3相インバータ例を示す回路図Circuit diagram showing a typical three-level three-phase inverter example 直列接続の2つのIGBTの動作説明図Operation explanatory diagram of two IGBTs connected in series 主端子間とベース板の絶縁耐圧説明図Illustration of dielectric strength between main terminals and base plate

符号の説明Explanation of symbols

CP1,CP2,CN1,CN2…平滑コンデンサ、P,P’,C,N’,N…電位、Qu1〜Qu4,Qx1〜Qx4…IGBT(絶縁ゲートバイポーラトランジスタ)、Du1〜Du4,Dc1〜Dc4,Dx1〜Dx4…ダイオード、M1〜M11,M22,M33,M55,M66,M77,M100,M111,M777,M888,M999…モジュール、F1〜F10…冷却体。   CP1, CP2, CN1, CN2 ... smoothing capacitors, P, P ', C, N', N ... potential, Qu1-Qu4, Qx1-Qx4 ... IGBT (insulated gate bipolar transistor), Du1-Du4, Dc1-Dc4, Dx1 ~ Dx4 ... diode, M1 to M11, M22, M33, M55, M66, M77, M100, M111, M777, M888, M999 ... module, F1 to F10 ... cooling body.

Claims (4)

複数の異なる電位を持つ直流電源と、この正負極間に複数のスイッチング素子とクランプダイオードを含む半導体素子でアームを構成するマルチレベルインバータにおいて、
前記スイッチング素子とクランプダイオードの直列回路は単一のモジュールで構成し、スイッチング素子とクランプダイオードの直列回路以外の他の直列回路を単一のモジュールで構成することを特徴とするマルチレベルインバータ。
In a multi-level inverter that constitutes an arm with a plurality of DC power supplies having different potentials and a semiconductor element including a plurality of switching elements and a clamp diode between the positive and negative electrodes,
The multi-level inverter, wherein the series circuit of the switching element and the clamp diode is constituted by a single module, and the series circuit other than the series circuit of the switching element and the clamp diode is constituted by a single module.
前記クランプダイオードと逆並列にスイッチング素子を接続した回路を、単一のモジュールで構成することを特徴とする請求項1に記載のマルチレベルインバータ。   The multilevel inverter according to claim 1, wherein a circuit in which a switching element is connected in antiparallel with the clamp diode is configured by a single module. 前記直流電源に直接接続されるモジュールは、各相すべて単一のモジュールとすることを特徴とする請求項1または2に記載のマルチレベルインバータ。   The multi-level inverter according to claim 1 or 2, wherein the module directly connected to the DC power supply is a single module for each phase. 前記直流電源に直接接続されるモジュールは、共通の冷却体に配置することを特徴とする請求項1または2に記載のマルチレベルインバータ。   The multilevel inverter according to claim 1 or 2, wherein the module directly connected to the DC power supply is disposed in a common cooling body.
JP2005056525A 2005-03-01 2005-03-01 Multi-level inverter Pending JP2006246576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005056525A JP2006246576A (en) 2005-03-01 2005-03-01 Multi-level inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005056525A JP2006246576A (en) 2005-03-01 2005-03-01 Multi-level inverter

Publications (1)

Publication Number Publication Date
JP2006246576A true JP2006246576A (en) 2006-09-14

Family

ID=37052392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005056525A Pending JP2006246576A (en) 2005-03-01 2005-03-01 Multi-level inverter

Country Status (1)

Country Link
JP (1) JP2006246576A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009017642A (en) * 2007-07-03 2009-01-22 Hitachi Medical Corp Multilevel inverter and magnetic resonance imaging device using the same
JP2010115045A (en) * 2008-11-07 2010-05-20 Toshiba Corp Inverter device in power converter
CN101951141A (en) * 2010-09-13 2011-01-19 浪潮电子信息产业股份有限公司 Wiring method of server cabinet direct current supply system
CN102427309A (en) * 2011-10-27 2012-04-25 阳光电源股份有限公司 Single-phase half-bridge five-level inverter and application circuit thereof
WO2013161045A1 (en) * 2012-04-26 2013-10-31 三菱電機株式会社 Power module and 3-level power conversion device using same
JP2014050134A (en) * 2012-08-29 2014-03-17 Murata Mfg Co Ltd Inverter device
CN104113227A (en) * 2013-04-22 2014-10-22 富士电机株式会社 Multilevel conversion circuit
US20150214856A1 (en) * 2012-08-10 2015-07-30 Mitsubishi Electric Corporation Three-level power converting apparatus
CN104937830A (en) * 2013-01-29 2015-09-23 施耐德东芝换流器欧洲公司 Multi-level power converter
CN104965136A (en) * 2015-06-18 2015-10-07 国电南瑞科技股份有限公司 Three-level converter power unit double pulse test method
WO2020186349A1 (en) 2019-03-18 2020-09-24 Ossiaco Inc. Cooling system for use in power converters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583947A (en) * 1991-09-20 1993-04-02 Hitachi Ltd Inverter apparatus
JPH06165511A (en) * 1992-11-18 1994-06-10 Toshiba Corp Inverter circuit
JPH1014260A (en) * 1996-06-18 1998-01-16 Toshiba Corp Switching module and power converter therewith
JP2000060140A (en) * 1998-08-04 2000-02-25 Toshiba Corp Power converter
JP2002171768A (en) * 2000-11-29 2002-06-14 Toshiba Corp Power converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583947A (en) * 1991-09-20 1993-04-02 Hitachi Ltd Inverter apparatus
JPH06165511A (en) * 1992-11-18 1994-06-10 Toshiba Corp Inverter circuit
JPH1014260A (en) * 1996-06-18 1998-01-16 Toshiba Corp Switching module and power converter therewith
JP2000060140A (en) * 1998-08-04 2000-02-25 Toshiba Corp Power converter
JP2002171768A (en) * 2000-11-29 2002-06-14 Toshiba Corp Power converter

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009017642A (en) * 2007-07-03 2009-01-22 Hitachi Medical Corp Multilevel inverter and magnetic resonance imaging device using the same
JP2010115045A (en) * 2008-11-07 2010-05-20 Toshiba Corp Inverter device in power converter
CN101951141A (en) * 2010-09-13 2011-01-19 浪潮电子信息产业股份有限公司 Wiring method of server cabinet direct current supply system
CN102427309A (en) * 2011-10-27 2012-04-25 阳光电源股份有限公司 Single-phase half-bridge five-level inverter and application circuit thereof
WO2013161045A1 (en) * 2012-04-26 2013-10-31 三菱電機株式会社 Power module and 3-level power conversion device using same
US9281760B2 (en) 2012-04-26 2016-03-08 Mitsubishi Electric Corporation Power module and three-level power converter using the same
JP5529347B2 (en) * 2012-04-26 2014-06-25 三菱電機株式会社 3-level power converter
US20150214856A1 (en) * 2012-08-10 2015-07-30 Mitsubishi Electric Corporation Three-level power converting apparatus
US9654026B2 (en) * 2012-08-10 2017-05-16 Mitsubishi Electric Corporation Three-level power converting apparatus with reduced conduction loss
JP2014050134A (en) * 2012-08-29 2014-03-17 Murata Mfg Co Ltd Inverter device
CN104937830A (en) * 2013-01-29 2015-09-23 施耐德东芝换流器欧洲公司 Multi-level power converter
CN104113227A (en) * 2013-04-22 2014-10-22 富士电机株式会社 Multilevel conversion circuit
CN104113227B (en) * 2013-04-22 2018-04-10 富士电机株式会社 More level shifting circuits
CN104965136A (en) * 2015-06-18 2015-10-07 国电南瑞科技股份有限公司 Three-level converter power unit double pulse test method
WO2020186349A1 (en) 2019-03-18 2020-09-24 Ossiaco Inc. Cooling system for use in power converters
EP3939400A4 (en) * 2019-03-18 2022-12-07 dcbel Inc. Cooling system for use in power converters

Similar Documents

Publication Publication Date Title
JP2006246576A (en) Multi-level inverter
KR100420698B1 (en) Power converter and power conversion method
JP5457449B2 (en) Power converter
US8300443B2 (en) Semiconductor module for use in power supply
Katebi et al. An advanced three-level active neutral-point-clamped converter with improved fault-tolerant capabilities
US7847507B2 (en) Zero-current notch waveform for control of a three-phase, wye-connected H-bridge converter for powering a high-speed electric motor
US7443692B2 (en) Power converter architecture employing at least one capacitor across a DC bus
JP5369922B2 (en) 3-level power converter
JP5494147B2 (en) Power semiconductor module and power converter using the same
CN108141140B (en) Uninterruptible power supply device
US20120201066A1 (en) Dual switching frequency hybrid power converter
JP5488638B2 (en) Power converter
US20120163057A1 (en) Mechanical arrangement of a multilevel power converter circuit
JP2011223664A (en) Power semiconductor module and power conversion device using the same
JPWO2015056571A1 (en) Power conversion device and power conversion method
JP6136011B2 (en) Semiconductor device and power conversion device
US11532995B2 (en) Electronic module for an electric drive of a vehicle with current paths of equal length for a highside switch and a lowside switch
JP2004266884A (en) Switching power supply type power supply equipment and nuclear magnetic resonance imaging apparatus using the same
JP2011254672A (en) Power semiconductor module and power conversion device using the same
JP2006271042A (en) Multilevel inverter
CN113035819A (en) Semiconductor module and power conversion device
JP4661256B2 (en) Power converter
JP2012157138A (en) Stack structure of electric power conversion system
JP2004153951A (en) Semiconductor power inverter circuit
JPH11252992A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628