JP2006243519A - 表示装置およびその駆動方法 - Google Patents

Abstract

【課題】電圧制御方式のアクティブマトリクス型表示装置において、動画を表示する際の動きボケを抑制しつつ、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止する。
【解決手段】各画素電極とそれを挟む２本の映像信号線との間の寄生容量を介して映像信号線の電位変化により画素電極電位に生じる変動（クロストーク）が抑制されるように、階調信号Ｌｓｉｇの補正によって各映像信号線に印加すべき電圧を補正する。この補正のために第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂが用意されており、補正量決定部３４は、極性信号Ｉｐとサブフレーム期間識別信号Ｉｓｆに基づきいずれかの補正テーブルを選択し、選択された補正テーブルを参照して、上記２本の映像信号線に印加すべき電圧に対応する自ソース階調および他ソース階調に基づき、階調信号Ｌｓｉｇの補正量ΔＬを決定する。
【選択図】図６

Description

本発明は、薄膜トランジスタ等のスイッチング素子を用いた液晶表示装置等のような電圧制御方式のアクティブマトリクス型表示装置およびその駆動方法に関する。

ＣＲＴ（Cathode Ray Tube：陰極線管）のようなインパルス型の表示装置においては、個々の画素に着目すると、画像が表示される点灯期間と画像が表示されない消灯期間とが交互に繰り返される。例えば動画の表示が行われた場合にも、１画面分の画像の書き換えが行われる際に消灯期間が挿入されるため、人間の視覚に動いている物体の残像が生じることがない。このため、背景と物体とが明瞭に見分けられ、違和感なく動画が視認される。これに対し、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を使用した液晶表示装置のような電圧制御方式のアクティブマトリクス型表示装置では、個々の画素の輝度は各画素容量に保持される電圧によって決まり、画素容量における保持電圧は、１旦書き換えられると１フレーム期間維持される。このことにより、電圧制御方式のアクティブマトリクス型表示装置において動画の表示が行われると、人間の視覚には動いている物体の残像が生じる。具体的には、動いている物体の輪郭がぼやけた状態で視認される。このような現象は「動きボケ」などと呼ばれており、人間の視線の追従性に起因するものであると考えられている。電圧制御方式のアクティブマトリクス型表示装置では、動画表示の際にこのような動きボケが生じるので、主として動画表示が行われるテレビ等のディスプレイには従来よりインパルス型の表示装置が採用されるのが一般的である。ところが、近年、テレビ等のディスプレイについて軽量化や薄型化が強く要求されており、そのようなディスプレイについて軽量化や薄型化が容易な液晶表示装置のような電圧制御方式のアクティブマトリクス型表示装置の採用が急速に進んでいる。
特開２００３−２２０６１号公報 特開２００２−２３７０７号公報 特開２００１−２９０１２２号公報 特開平５−２０３９９４号公報

電圧制御方式のアクティブマトリクス型表示装置において視線追従によるボケを改善する方法として、１フレーム中に黒表示を行う等により液晶表示装置における表示を（擬似的に）インパルス化するという方法や、１フレーム期間を複数のサブフレーム期間に分割し、それらのサブフレーム期間の間で表示輝度を異ならせることによってインパルス型の表示に近づけるという方法が知られている（例えば特許文献１）。

アクティブマトリクス型の液晶表示装置の表示部は、図２に示すように、複数（Ｎ本）の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）と、当該複数の走査信号線に交差する複数（Ｍ本）の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と、当該複数の走査信号線と当該複数の映像信号線との交差点にそれぞれ対応してマトリクス状の配置された複数（Ｎ×Ｍ個）の画素形成部Ｐ（１，１）〜Ｐ（Ｎ，Ｍ）とを備えており、各画素形成部は、画素電極Ｅｐｉｘとそれに対向する電極とによって形成される液晶容量（「画素容量」ともいう）Ｃｃｌを含んでいる。図２および図３に示すように、各画素電極Ｅｐｉｘには、それを挟むように２本の映像信号線ＳＬ（ｍ），ＳＬ（ｍ＋１）が配設されており、これら２本の映像信号線のそれぞれと当該画素電極Ｅｐｉｘとの間には寄生容量が存在する。これら２本の映像信号線のうち一方の映像信号線ＳＬ（ｍ）はＴＦＴ１０を介して当該画素電極Ｅｐｉｘに接続されている。以下では、この映像信号線（以下「自ソースライン」という）ＳＬ（ｍ）と当該画素電極Ｅｐｉｘとの間に形成される寄生容量を参照符号“Ｃｓｄａ”で示し、これらの２本の映像信号線のうち他方の映像信号線（以下「他ソースライン」という）ＳＬ（ｍ＋１）と当該画素電極Ｅｐｉｘとの間に形成される寄生容量を参照符号“Ｃｓｄｂ”で示すものとする。なお、この液晶表示装置では、各走査信号線ＧＬ（ｎ）と平行に補助容量線ＣｓＬが形成されており、各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと補助容量線ＣｓＬとの間には補助容量Ｃｃｓが形成されている。

上記のようなアクティブマトリクス型の液晶表示装置では、各画素形成部Ｐ（ｎ，ｍ）において、画素電極Ｅｐｉｘに接続されるＴＦＴ１０がオン状態（導通状態）のとき、自ソースラインＳＬ（ｍ）からＴＦＴ１０を介して電圧が印加され、そのＴＦＴ１０がオフ状態（遮断状態）になると、次にＴＦＴ１０が導通状態となるまでその印加電圧が画素容量Ｃｃｌ（および補助容量Ｃｃｓ）に保持され、その保持電圧に応じて画素が表示される（ｎ＝１，２，…，Ｎ； ｍ＝１，２，…，Ｍ）。しかし、その画素容量Ｃｃｌを形成する画素電極Ｅｐｉｘは、寄生容量Ｃｓｄａを介して自ソースラインＳＬ（ｍ）に接続されると共に、寄生容量Ｃｓｄｂを介して他ソースラインＳＬ（ｍ＋１）に接続されている。したがって、その画素電極Ｅｐｉｘに接続されるＴＦＴ１０が遮断状態である間において、その画素電極Ｅｐｉｘの電位（画素容量の保持電圧）は、寄生容量Ｃｓｄａを介して自ソースラインＳＬ（ｍ）の電位変化の影響を受けると共に、寄生容量Ｃｓｄｂを介して他ソースラインＳＬ（ｍ＋１）の電位変化の影響を受ける。このようにして画素電極Ｅｐｉｘの電位や画素容量Ｃｃｌにおける保持電圧が映像信号線ＳＬ（ｍ），ＳＬ（ｍ＋１）の電位の影響を受けることにより、液晶の透過光量が変動して所望の階調を得ることができなくなるという現象（「クロストーク」と呼ばれる）が生じる。そして、カラー画像を表示する液晶表示装置では、カラー画像の表示単位としてのＲ（赤）、Ｇ（緑）、Ｂ（青）の画素をそれぞれ形成するための３つの画素形成部が隣接して配置されており、各表示単位に対応する当該３つの画素形成部の間でクロストークによる画素電極の電位への影響（の程度や方向）が異なる場合には、所望の色彩を表示できないという現象（「カラークロストーク」と呼ばれる）が生じる。

これに対し、特許文献４に記載されているように、設計段階で寄生容量を減少させても、クロストーク量を低減できるだけあり、カラークロストークを完全に排除することはできない。また、シールド電極や配線を新たに設けることによってクロストークを補償することも考えられるが、このような手段を用いた場合には、表示装置に新たな構成要素を追加することになるので、表示装置の製造コストの上昇を招く。さらに、特許文献３に記載されているように、各画素に印加する電圧を、その画素のアクティブ素子が選択されてから次に選択されるまでの期間の該画素のアクティブ素子が接続される列電極に印加すべき電圧に基づいて補正することを特徴とする液晶表示素子の駆動方法を採用する場合には、そのような補正を実行するために回路構成の複雑化とそれによるコスト増を招く。また、この駆動方法では、上記の他ソースラインの電位変化による画素電極電位への影響が考慮されていない。

そこで本発明は、動画を表示する際の動きボケを抑制しつつ、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止することができる電圧制御方式のアクティブマトリクス型表示装置を提供することを目的とする。

第１の発明は、表示すべき画像に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備え、１画面分の画像が表示される期間であるフレーム期間を相対的に低い輝度の表示が行われるサブフレーム期間である暗表示期間と相対的に高い輝度の表示が行われるサブフレーム期間である明表示期間とを含む複数のサブフレーム期間に分割し、当該複数のサブフレーム期間のそれぞれにおいて前記１画面分の画像の階調に基づいて決定される輝度の表示を行う表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じて画素を表示する電気光学素子とを含み、
前記駆動制御回路は、各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号を、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動が補償されるように、当該第２の映像信号線の電位を示す情報に基づき補正する信号補正手段を含むことを特徴とする。

第２の発明は、第１の発明において、
前記駆動制御回路は、前記複数の映像信号の電圧が前記共通電極の電位を基準として各サブフレーム期間内で略交流化されるように前記複数の映像信号を生成して前記複数の映像信号線に印加し、
前記信号補正手段は、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号を、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に基づき補正することを特徴とする。

第３の発明は、第２の発明において、
前記信号補正手段は、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号を、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位を示す情報に基づき補正することを特徴とする。

第４の発明は、第１から第３の発明のいずれかにおいて、
前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量を、当該映像信号の前記第１の映像信号線への印加時点が前記複数のサブフレーム期間のうちいずれの期間内であるかに応じて変更することを特徴とする。

第５の発明は、第４の発明において、
前記信号補正手段は、
前記補正量を前記第２の映像信号線の電位を示す情報と対応づけて格納している補正テーブルを、前記複数のサブフレームのそれぞれに対して保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持された補正テーブルから、前記映像信号の前記第１の映像信号線への印加時点を含むサブフレーム期間に対する補正テーブルを選択し、当該選択された補正テーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に対応する前記補正量を決定する補正量決定手段とを含むことを特徴とする。

第６の発明は、第４の発明において、
前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量を、前記共通電極の電位を基準とする当該映像信号の電圧極性に応じて変更することを特徴とする。

第７の発明は、第６の発明において、
前記信号補正手段は、
前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量を前記第２の映像信号線の電位を示す情報と対応づけて格納している補正テーブルを、前記複数のサブフレームと電圧極性との組み合わせのそれぞれに対して保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持された補正テーブルから、前記映像信号の前記第１の映像信号線への印加時点を含むサブフレーム期間と前記共通電極の電位を基準とする前記映像信号の電圧極性との組み合わせに対する補正テーブルを選択し、当該選択された補正テーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に対応する前記補正量を決定する補正量決定手段とを含むことを特徴とする。

第８の発明は、第５または第７の発明において、
前記テーブル記憶手段に保持されている各補正テーブルは、前記補正量を、前記第１の映像信号線の電位を示す情報と前記第２の映像信号線の電位を示す情報との組み合わせに対応づけて格納していることを特徴とする。

第９の発明は、第５または第７の発明において、
前記駆動制御回路は、前記共通電極の電位を基準とする電圧極性が互いに隣接する映像信号線の間で異なるように前記複数の映像信号を生成して前記複数の映像信号線に印加し、
前記テーブル記憶手段に保持されている各補正テーブルは、前記補正量を、前記第１の映像信号線の電位と前記第２の映像信号線の電位との電位差を示す情報に対応づけて格納していることを特徴とする。

第１０の発明は、第２の発明において、
前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の電圧を下記の式で定義される補正量ΔＶ1bに基づき補正することを特徴とする：
ΔＶ1b＝（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
ここで、Ｖ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を表し、Ｖcomは前記共通電極の電位を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される前記寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。

第１１の発明は、第１０の発明において、
前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の電圧を下記の式で定義される補正量ΔＶ1に基づき補正することを特徴とする：
ΔＶ1＝（Ｖ１−Ｖcom)・Ｃsda／Ｃpix＋（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
ここで、Ｖ１およびＶ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位をそれぞれ表し、Ｖcomは前記共通電極の電位を表し、Ｃsdaは前記画素電極と前記第１の映像信号線との間に形成される寄生容量の値を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。

第１２の発明は、第１から第１１の発明のいずれかにおいて、
前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号を前記明表示期間においてのみ補正することを特徴とする。

第１３の発明は、第１から第１１の発明のいずれかにおいて、
前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の電位に相当する階調値が前記第２の映像信号線に印加すべき映像信号の電位に相当する階調値よりも小さい場合には、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正を抑止することを特徴とする。

第１４の発明は、第１から第１１の発明のいずれかにおいて、
前記駆動制御回路は、
前記複数の走査信号線を駆動するための走査信号線駆動回路と、
前記複数の映像信号線を駆動するための映像信号線駆動回路と、
前記走査信号線駆動回路および前記映像信号線に供給すべき制御信号、ならびに、前記映像信号線駆動回路に供給すべき画像信号を生成する表示制御回路とを含み、
前記映像信号線駆動回路は、前記表示制御回路から供給される前記画像信号に基づき前記複数の映像信号を生成して前記複数の映像信号線に印加し、
前記信号補正手段は、前記第１の映像信号線に印加すべき映像信号に対し前記保持電圧の変動を補償するための補正が行われるように、前記映像信号線駆動回路に供給すべき前記画像信号を補正することを特徴とする。

第１５の発明は、表示すべき画像に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備え、１画面分の画像が表示される期間であるフレーム期間を相対的に低い輝度の表示が行われるサブフレーム期間である暗表示期間と相対的に高い輝度の表示が行われるサブフレーム期間である明表示期間とを含む複数のサブフレーム期間に分割し、当該複数のサブフレーム期間のそれぞれにおいて前記１画面分の画像の階調に基づいて決定される輝度の表示を行う表示装置の駆動方法であって、
前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御ステップを備え、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じて画素を表示する電気光学素子とを含み、
前記駆動制御ステップは、各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号を、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動が補償されるように、当該第２の映像信号線の電位を示す情報に基づき補正する信号補正ステップを含むことを特徴とする。

第１６の発明は、第１５の発明において、
前記駆動制御ステップは、前記複数の映像信号の電圧が前記共通電極の電位を基準として各サブフレーム期間内で略交流化されるように前記複数の映像信号を生成して前記複数の映像信号線に印加する映像信号線駆動ステップを含み、
前記信号補正ステップでは、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号が、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に基づき補正されることを特徴とする。

第１７の発明は、第１６の発明において、
前記信号補正ステップでは、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号が、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位を示す情報に基づき補正されることを特徴とする。

第１８の発明は、第１５から第１７の発明のいずれかにおいて、
前記信号補正ステップでは、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量が、当該映像信号の前記第１の映像信号線への印加時点が前記複数のサブフレーム期間のうちいずれの期間内であるかに応じて変更されることを特徴とする。

第１９の発明は、第１８の発明において、
前記信号補正ステップでは、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量が、前記共通電極の電位を基準とする前記映像信号線の電圧極性に応じて変更されることを特徴とする。

上記第１の発明によれば、１フレーム期間を暗表示期間と明表示期間とを含む複数のサブフレーム期間に分割し、当該複数のサブフレーム期間のそれぞれにおいて１画面分の画像の階調に基づいて決定される輝度の表示を行う表示装置において、各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号が、第２の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動が補償されるように、当該第２の映像信号線の電位を示す情報に基づき補正される。これにより、動画改善のためのインパルス効果を組み込んだ電圧制御方式のアクティブマトリクス型表示装置において、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止することができる。

上記第２の発明によれば、各映像信号の電圧が共通電極の電位を基準として各サブフレーム期間内で略交流化されるので、各映像信号の電位は平均的に共通電極の電位に等しいと見なすことができる。したがって、画素容量における保持電圧に対する第２の映像信号線の電位変化の影響（クロストークによる当該保持電圧の変動）は、当該画素容量に繋がるスイッチング素子が導通状態から遮断状態へと変化する時点における第２の映像信号線の電位によって決定される。したがって、当該時点における第２の映像信号線の電位を示す情報に基づき、第１の映像信号線に印加すべき映像信号を補正することで当該保持電圧の変動が補償される。これにより、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止することができる。

上記第３の発明によれば、各画素形成部のスイッチング素子が導通状態のときに第１の映像信号線に印加すべき映像信号が、そのスイッチング素子が当該導通状態から遮断状態へと変化する時点における第２の映像信号線の電位を示す情報のみならず第１の映像信号線の電位を示す情報にも基づき補正される。これにより、そのスイッチング素子が遮断状態のときの当該画素形成部の画素容量における保持電圧に対する第１の映像信号線の電位変化の影響も、当該第１の映像信号線に印加すべき映像信号の補正によって抑制することができる。また、上記スイッチング素子が導通状態のときの第１の映像信号線の電位は、画素容量への印加電圧に対応するので、画素容量が印加電圧に依存する場合であっても、その依存性を考慮して第１の映像信号線に印加すべき映像信号を補正することで、より確実に保持電圧の変動を補償することができる。

上記第４の発明によれば、１フレーム期間を暗表示期間と明表示期間とを含む複数のサブフレーム期間に分割し、当該複数のサブフレーム期間のそれぞれにおいて１画面分の画像の階調に基づいて決定される輝度の表示を行う表示装置において、第１の映像信号線に印加すべき映像信号の補正量が、当該映像信号の第１の映像信号線への印加時点が前記複数のサブフレーム期間のうちいずれの期間内であるかに応じて変更される。これにより、動画改善のためのインパルス効果を組み込んだ電圧制御方式のアクティブマトリクス型表示装置において、画素容量における保持電圧に応じて画素を表示する電気光学素子として例えば液晶を使用した場合に、画素容量の電圧依存性を考慮した映像信号の補正ができるので、画素容量における保持電圧の変動をより確実に補償することができる。

上記第５の発明によれば、第１の映像信号線への映像信号の印加時点を含むサブフレーム期間に対する補正テーブルが選択され、選択された補正テーブルを参照することにより、第１の映像信号線に印加すべき映像信号の補正量が決定される。これにより、上記第４の発明と同様の効果を得ることができる。そして、補正量は補正テーブルの参照に基づき決定されるので、補正量を求めるための処理が高速化され、高精細な表示にも対応可能である。

上記第６の発明によれば、第１の映像信号線に印加すべき映像信号の補正量が当該映像信号の電圧極性に応じて変更される。これにより、動画改善のためのインパルス効果を組み込んだアクティブマトリクス型液晶表示装置のようにＤＣ補正等の観点から極性毎に各サブフレーム期間ＴＤ，ＴＢへの輝度の振り分けが変更される場合であっても、画素容量における保持電圧の変動をより確実に補償することができる。

上記第７の発明によれば、第１の映像信号線への映像信号の印加時点を含むサブフレーム期間と当該映像信号の電圧極性との組み合わせに対する補正テーブルが選択され、選択された補正テーブルを参照することにより、第１の映像信号線に印加すべき映像信号の補正量が決定される。これにより、上記第４の効果と第６の発明の効果とを併せた効果を得ることができる。そして、補正量は補正テーブルの参照に基づき決定されるので、補正量を求めるための処理が高速化され、高精細な表示にも対応可能である。

上記第８の発明によれば、補正テーブルは補正量を第１の映像信号線の電位を示す情報と第２の映像信号線の電位を示す情報との組み合わせに対応づけて格納している。これにより、動画改善のためのインパルス効果を組み込んだ電圧制御方式のアクティブマトリクス型表示装置において、画素容量が電圧依存性を有する場合であっても、その依存性を考慮した映像信号の補正ができるので、画素容量における保持電圧の変動をより確実に補償することができる。

上記第９の発明によれば、各補正テーブルは第１の映像信号線の電位と第２の映像信号線の電位との電位差を示す情報に対応づけて補正量を格納している。これにより、補正テーブルの構成が簡素化されると共に、補正テーブルを参照して補正量を決定するための処理も簡易なものとなる。

上記第１０の発明によれば、各画素形成部の画素容量に繋がるスイッチング素子が導通状態から遮断状態へと変化する時点における第２の映像信号線の電位Ｖ２と、共通電極電位Ｖｃｏｍと、画素電極と第２の映像信号線との間の寄生容量Ｃｓｄｂと、画素電極に繋がる総容量Ｃｐｉｘとによって表現される式で定義される補正量に基づき、第１の映像信号線に印加すべき映像信号の補正量が決定される。これにより、画素電極と第２の映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止することができる。

上記第１１の発明によれば、各画素形成部の画素容量に繋がるスイッチング素子が導通状態から遮断状態へと変化する時点における第１の映像信号線の電位Ｖ１および第２の映像信号線の電位Ｖ２と、共通電極電位Ｖｃｏｍと、画素電極と第１の映像信号線との間の寄生容量Ｃｓｄａと、画素電極と第２の映像信号線との間の寄生容量Ｃｓｄｂと、画素電極に繋がる総容量Ｃｐｉｘとによって表現される式で定義される補正量に基づき、第１の映像信号線に印加すべき映像信号の補正量が決定される。これにより、画素電極と第１および第２の映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止することができる。

上記第１２の発明によれば、クロストークによる表示画像の輝度への影響の比較的大きい明表示期間においてのみ、第１の映像信号線に印加すべき映像信号が補正される。これにより、動画改善のためのインパルス効果を組み込んだ電圧制御方式のアクティブマトリクス型表示装置において、より簡単な構成で、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を防止することができる。

上記第１３の発明によれば、各画素形成部のスイッチング素子が導通状態のときに第１の映像信号線に印加すべき映像信号の電位に相当する階調値が第２の映像信号線に印加すべき映像信号の電位に相当する階調値よりも小さい場合には、第１の映像信号線に印加すべき映像信号の補正が抑止されるので、補正量を決定するための処理が簡素化される。したがって、より簡単な構成で、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を防止することができる。

上記第１４の発明によれば、映像信号線駆動回路に供給すべき画像信号を補正することによって、各画素形成部の画素容量における保持電圧の変動が補償されるように、第１の映像信号線に印加すべき映像信号が補正される。これにより、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止することができる。

以下、本発明の実施形態について添付図面を参照しつつ説明する。以下の説明では、表示部は垂直配向方式であってノーマリブラックとなるように構成されており、駆動方式としては、液晶への印加電圧が１フレーム期間毎に反転すると共に１走査信号線毎および１映像信号線毎に反転するドット反転駆動方式が採用されているものとするが、本発明はこれに限定されるものではない。

＜１． 液晶表示装置の全体構成および動作＞
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００、ソースドライバ（映像信号線駆動回路）３００、およびゲートドライバ（走査信号線駆動回路）４００からなる駆動制御部と、表示部５００とを備えている。表示部５００は、複数本（Ｍ本）の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と、複数本（Ｎ本）の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）と、それら複数本の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と複数本の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）との交差点にそれぞれ対応して設けられた複数個（Ｍ×Ｎ個）の画素形成部を含んでおり（以下、走査信号線ＧＬ（ｎ）と映像信号線ＳＬ（ｍ）との交差点に対応する画素形成部を参照符号“Ｐ（ｎ，ｍ）”で示すものとする。）、図２および図３に示すような構成となっている。ここで、図２は、本実施形態における表示部５００の構成を模式的に示し、図３は、この表示部５００における画素形成部Ｐ（ｎ，ｍ）の等価回路を示している。

図２および図３に示すように、各画素形成部Ｐ（ｎ，ｍ）は、対応する交差点を通過する走査信号線ＳＬ（ｎ）にゲート端子が接続されるとともに当該交差点を通過する映像信号線ＳＬ（ｍ）にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐｉｘと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられた共通電極Ｅｃｏｍと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられ画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの間に挟持された電気光学素子としての液晶層とによって構成される。

各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと、それに液晶層を挟んで対向する共通電極Ｅｃｏｍとによって液晶容量（「画素容量」ともいう）Ｃｃｌが形成されている。各画素電極Ｅｐｉｘには、それを挟むように２本の映像信号線ＳＬ（ｍ），ＳＬ（ｍ＋１）が配設されており、これら２本の映像信号線のうち一方の映像信号線ＳＬ（ｍ）である自ソースラインは、ＴＦＴ１０を介して当該画素電極Ｅｐｉｘに接続されている。この自ソースラインと画素電極Ｅｐｉｘの間には寄生容量Ｃｓｄａが存在し、これら２本の映像信号線のうち他方の映像信号線ＳＬ（ｍ＋１）である他ソースラインと画素電極Ｅｐｉｘの間には寄生容量Ｃｓｄｂが存在している。また、各走査信号線ＧＬ（ｎ）と平行に補助容量線ＣｓＬが形成されており、各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと補助容量線ＣｓＬとの間に補助容量Ｃｃｓが形成されている。なお、１つの画素形成部Ｐ（ｎ，ｍ）において画素電極Ｅｐｉｘと他の電極との間に形成される全容量（すなわち画素電極Ｅｐｉｘに繋がる全容量）を「画素総容量」といい、参照符号“Ｃｐｉｘ”で示すものとする。また、これらの容量Ｃｃｌ、Ｃｓｄａ，Ｃｓｄｂ，Ｃｃｓ，Ｃｐｉｘの容量値も、同じ符号“Ｃｃｌ”，“Ｃｓｄａ”，“Ｃｓｄｂ”，“Ｃｃｓ”，“Ｃｐｉｘ”でそれぞれ示すものとする。

表示制御回路２００は、外部から送られるデータ信号ＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル画像信号ＤＶと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。

ソースドライバ３００は、表示制御回路２００から出力されたデジタル画像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部５００内の各画素形成部Ｐ（ｎ，ｍ）の画素容量Ｃｃｌ（および補助容量Ｃｃｓ）を充電するために駆動用映像信号を各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加する。このとき、ソースドライバ３００では、ソースクロック信号ＳＣＫのパルスが発生するタイミングで、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加すべき電圧を示すデジタル画像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル画像信号ＤＶがアナログ電圧に変換され、駆動用映像信号として全ての映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に一斉に印加される。すなわち、本実施形態においては、映像信号線ＳＬ（１）〜ＳＬ（Ｍ）の駆動方式には線順次駆動方式が採用されている。なお、ソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとについては、各フレーム期間の前半と後半のそれぞれにおいて、従来の１水平走査期間の２分の１に相当する期間内に全ての映像信号線ＳＬ（１）〜ＳＬ（Ｍ）にそれぞれ印加すべき電圧が与えられるようにパルスが発生する。

ゲートドライバ４００は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）にアクティブな走査信号を印加する。本実施形態においては、各フレーム期間の開始時点でゲートスタートパルス信号ＧＳＰのパルスが発生し、その発生後、１フレーム期間の２分の１に相当する期間が経過した時点で再度ゲートスタートパルス信号ＧＳＰのパルスが発生する。また、ゲートクロック信号ＧＣＫについては、各フレーム期間の前半と後半のいずれにおいても、従来の１水平走査期間の２分の１に相当する期間の間隔をおいてパルスが発生する。以上のようなゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に走査信号が供給されることにより、１フレーム期間は２つのサブフレーム期間に分割されている。

従来、上述した擬似インパルス駆動のように１フレーム期間が２つのサブフレーム期間に分割された場合には、そのうちの一方は画像表示が行われない（真っ黒の画像が挿入される）非表示期間とされ、他方は画像表示が行われる表示期間とされていた。これに対して、本実施形態では、１フレーム期間は相対的に暗い画像が表示される期間（以下「暗表示期間」という。）と相対的に明るい画像が表示される期間（以下「明表示期間」という。）とに分割されている。すなわち、各フレーム期間の前半が暗表示期間とされ、後半が明表示期間とされている。

以上のようにして、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に駆動用映像信号が印加され、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に走査信号が印加されることにより、表示部５００に画像が表示される。なお、共通電極Ｅｃｏｍおよび補助容量線ＣｓＬは、不図示の電源回路により所定電圧の供給を受けて共通電極電位Ｖｃｏｍに保持される。

ここで、図４を参照しつつ、本実施形態における１フレーム期間中の画像の表示状態と従来の表示装置における１フレーム期間中の画像の表示状態との違いについて説明する。図４は、１フレーム期間（１ｆ）における画像の表示状態を説明するための図である。図４（ａ）は、従来からある非表示期間が設けられていない表示装置（１フレーム期間をサブフレーム期間に分割しない表示装置）の表示状態を示している。この表示装置においては、１フレーム期間中、常に画像が表示されている。図４（ｂ）は、従来の擬似インパルス駆動が採用されている表示装置の表示状態を示している。この表示装置においては、１フレーム期間の前半には画像表示が行われ、１フレーム期間の後半には画像表示が行われない。図４（ｃ）は、本実施形態における表示状態を示している。本実施形態では、１フレーム期間の前半には相対的に暗い画像が表示され、１フレーム期間の後半には相対的に明るい画像が表示される。

＜２． 表示制御回路の構成および動作＞
図５は、本実施形態における表示制御回路２００の構成図である。この表示制御回路２００は、タイミング制御部２１と、フレーム周波数変換部２２と、階調生成部２３と、暗表示用ＬＵＴ２５と、明表示用ＬＵＴ２６と、階調補正部３０とを備えている。なお、ＬＵＴとは、データの変換処理が行われる際に参照される、変換前のデータと変換後のデータとが対応づけられたルックアップテーブル（Look Up Table）のことである。

タイミング制御部２１は、外部から送られるタイミング制御信号ＴＳを受け取り、フレーム周波数変換部２２の動作を制御するための第１の制御信号ＣＴＬ１と、階調生成部２３の動作を制御するための第２の制御信号ＣＴＬ２と、階調補正部３０の動作を制御するための第３の制御信号ＣＬＴ３、極性信号Ｉｐ、およびサブフレーム期間識別信号Ｉｓｆと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫとを出力する。ここで、極性信号Ｉｐは、ソースドライバ３００に供給すべきデジタル画像信号ＤＶに基づき映像信号線ＳＬ（１）〜ＳＬ（Ｍ）のいずれかに印加すべき電圧の（共通電極電位を基準とする）極性が正か負かを示す信号であり、サブフレーム期間識別信号Ｉｓｆは、そのデジタル画像信号ＤＶに対応する駆動用映像信号が各フレーム期間におけるいずれのサブフレーム期間に出力されるかを示す信号、すなわち、各フレーム期間の前半に相当する暗表示期間か、後半に相当する明表示期間かを識別する信号である。なお本明細書において、映像信号の電圧極性は、当該信号に対応して発生するソース電圧の共通電極電位に対する大小関係で規定されるものとする。

フレーム周波数変換部２２は、外部から送られるデータ信号ＤＡＴとタイミング制御部２１から出力される第１の制御信号ＣＴＬ１とに基づいて、データ信号ＤＡＴの周波数を２倍にした表示データ信号ＤＡＴ２を出力する。すなわち、フレーム周波数変換部２２は、１画面分の画像を示す信号を１フレーム期間に２回ずつ表示データ信号ＤＡＴ２として出力する。

階調生成部２３は、フレーム周波数変換部２２から出力される表示データ信号ＤＡＴ２とタイミング制御部２１から出力される第２の制御信号ＣＴＬ２とを受け取り、階調信号Ｌｓｉｇを出力する。より詳しくは、階調生成部２３は、暗表示期間には、表示データ信号ＤＡＴ２に基づく画像（１フレーム期間におけるデータ信号ＤＡＴに基づく画像と同一の画像）の階調と暗表示期間に表示すべき画像の階調とが対応づけられた暗表示用ＬＵＴ２５を参照しつつ、表示データ信号ＤＡＴ２を階調信号Ｌｓｉｇに変換し、一方、明表示期間には、表示データ信号ＤＡＴ２に基づく画像の階調と明表示期間に表示すべき画像の階調とが対応づけられた明表示用ＬＵＴ２６を参照しつつ、表示データ信号ＤＡＴ２を階調信号Ｌｓｉｇに変換する。これらの変換は、タイミング制御部２１から出力される第２の制御信号ＣＴＬ２に基づいて行われる。このようにして得られた階調信号Ｌｓｉｇは、暗表示期間には、データ信号ＤＡＴに基づく画像を相対的に暗い画像として示すとともに、明表示期間には、データ信号ＤＡＴに基づく画像を相対的に明るい画像として示す信号である。

上述の暗表示用ＬＵＴ２５および明表示用ＬＵＴ２６は、１暗表示期間と１明表示期間とからなる１フレーム期間でデータ信号ＤＡＴ（表示データ信号ＤＡＴ２）に基づく輝度の１画面分の画像が表示されるように作成されている。これについて、図７を参照しつつ説明する。図７は、外部から入力されるデータ信号ＤＡＴに基づく画像の輝度についての暗表示期間に表示すべき画像の輝度（以下「暗表示輝度」という）と明表示期間に表示すべき画像の輝度（以下「明表示輝度」という）とへの変換について説明するための図である。図７において、左列はデータ信号ＤＡＴに基づく画像の輝度を示し、右列は暗表示輝度と明表示輝度とを示している。また、図７（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、それぞれ、データ信号ＤＡＴに基づく画像の輝度が０％、２５％、５０％、７５％、１００％の場合を示している。なお、表示部５００に表示される画像の最小輝度を０％とし、最大輝度を１００％としている。

まず、明表示輝度の算出について説明する。データ信号ＤＡＴに基づく画像の輝度Ｂｄａｔが５０％以下の場合には、明表示輝度Ｂｂは次式（１）により算出される。
Ｂｂ＝Ｂｄａｔ×２ ・・・（１）
これにより、図７（ａ）、（ｂ）、（ｃ）に示すように、データ信号ＤＡＴに基づく画像の輝度が明表示輝度に変換される。

一方、データ信号ＤＡＴに基づく画像の輝度Ｂｄａｔが５０％より大きい場合には、明表示輝度Ｂｂは１００（％）とされる。これにより、図７（ｄ）、（ｅ）に示すように、データ信号ＤＡＴに基づく画像の輝度が明表示輝度に変換される。

次に、暗表示輝度の算出について説明する。データ信号ＤＡＴに基づく画像の輝度Ｂｄａｔが５０％以下の場合には、暗表示輝度Ｂｄは０（％）とされる。これにより、図７（ａ）、（ｂ）、（ｃ）に示すように、データ信号ＤＡＴに基づく画像の輝度が暗表示輝度に変換される。

一方、データ信号ＤＡＴに基づく画像の輝度Ｂｄａｔが５０％より大きい場合には、暗表示輝度Ｂｄは次式（２）により算出される。
Ｂｄ＝Ｂｄａｔ×２−１００ ・・・（２）
これにより、図７（ｄ）、（ｅ）に示すように、データ信号ＤＡＴに基づく画像の輝度が暗表示輝度に変換される。なお，この図７と数値例は表示原理を説明するための典型的かつ象徴的な例であり，階調表示を滑らかにするなど実際上の要請により，０％，１００％に限らずそれぞれ十分暗い輝度，十分明るい輝度を表現しているとして良いし，そのようにしても本発明の効果を損なうことはない。例えば，５０％の輝度を表示するに当たって，明表示輝度が９０％，暗表示輝度が１０％となっていて，その周辺でそれぞれの輝度が順に変化すると考えても全くかまわない。

以上のようにデータ信号ＤＡＴ（表示データ信号ＤＡＴ２）に基づく輝度が明表示輝度と暗表示輝度とに変換されるように、暗表示用ＬＵＴ２５と明表示用ＬＵＴ２６とが作成されている。そして、これら暗表示用ＬＵＴ２５と明表示用ＬＵＴ２６とに基づいて画像の階調を示す信号が変換されることにより、明表示期間には明表示輝度が、暗表示期間には暗表示輝度が、それぞれ現れる。

上記のように暗表示用ＬＵＴ２５と明表示用ＬＵＴ２６と基づいて画像の階調を示す信号が階調生成部２３にて変換されることにより上記階調信号Ｌｓｉｇが生成され、階調補正部３０に入力される。この階調補正部３０は、階調信号Ｌｓｉｇを補正することにより各駆動用映像信号Ｓ（ｍ）を補正してクロストークによる画素容量における保持電圧の変動を補償するための信号補正手段である。すなわち階調補正部３０は、各画素形成部Ｐ（ｎ，ｍ）における画素容量Ｃｃｌの保持電圧に対する隣接映像信号線ＳＬ（ｍ）およびＳＬ（ｍ＋１）の電位変化による影響（クロストーク）を補償するために、階調信号Ｌｓｉｇに対して補正を行い、補正後の信号をデジタル画像信号ＤＶとして出力する。

このデジタル画像信号ＤＶはソースドライバ３００に供給される。ソースドライバ３００では、そのデジタル画像信号ＤＶがアナログ電圧に変換され、駆動用映像信号として映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加される。このようにして映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に駆動用映像信号として印加された電圧は、それぞれ、ゲートドライバ４００によるアクティブな走査信号の順次的な印加によって導通状態となったＴＦＴ１０を介して、各画素形成部Ｐ（ｎ，ｍ）の画素電極Ｅｐｉｘに印加され、当該画素形成部Ｐ（ｎ，ｍ）の画素容量Ｃｃｌ（および画素総容量Ｃｐｉｘ）に保持される。この画素容量Ｃｃｌにおける保持電圧が液晶に印加されて表示部５００の光の透過率が制御されることで、画像が表示される。なお既述のように、各フレーム期間は暗表示期間と明表示期間という２つのサブフレーム期間からなり、それらのサブフレーム期間における表示輝度が時間的に平均化されることで、各フレームの画像に対する階調表示が実現される。

＜３． 階調補正部の詳細＞
＜３．１ 階調補正部の構成＞
図６は、本実施形態における階調補正部３０の構成を示すブロック図である。この階調補正部３０は、１ｄｏｔ遅延部３２と、補正量決定部３４と、第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂからなる４つの補正テーブルを記憶しているテーブル記憶部３６と、加算器３８とを備えており、上記階調信号Ｌｓｉｇは、１ｄｏｔ遅延部３２および補正量決定部３４に入力される。補正量決定部３４には、タイミング制御部２１からの極性信号Ｉｐおよびサブフレーム期間識別信号Ｉｓｆも入力される。また、階調補正部３０における各部の動作は、タイミング制御部２１からの第３の制御信号ＣＬＴ３によって制御される。

１ｄｏｔ遅延部３２は、入力される階調信号Ｌｓｉｇを１ドット分（１画素分）、すなわちソースクロック信号ＳＣＫにおける１つのパルス繰り返し周期だけ遅延させる。ここで、１ｄｏｔ遅延部３２による遅延の前後の階調信号Ｌｓｉｇを識別するために、当該遅延後の階調信号Ｌｓｉｇを記号“Ｌｓｉｇ（Ａ）”で示し、当該遅延前の階調信号Ｌｓｉｇを記号“Ｌｓｉｇ（Ｂ）”で示すものとする。この場合、階調信号Ｌｓｉｇ（Ａ）とＬｓｉｇ（Ｂ）とは、水平方向に互いに隣接する２つの画素形成部における画素容量Ｃｃｌに保持すべき電圧すなわち液晶への印加電圧に対応する。いま、階調信号Ｌｓｉｇ（Ａ）に対応する電圧を保持すべき画素容量Ｃｃｌを含む画素形成部Ｐ（ｎ，ｍ）に着目すると、その画素形成部Ｐ（ｎ，ｍ）における画素電極ＥｐｉｘにＴＦＴ１０を介して接続される映像信号線は、当該階調信号Ｌｓｉｇ（Ａ）に対応する電圧がソースドライバ３００から印加される自ソースラインＳＬ（ｍ）に相当する。そして、階調信号Ｌｓｉｇ（Ｂ）に対応する電圧を保持すべき画素容量Ｃｃｌを含む隣接画素形成部Ｐ（ｎ，ｍ＋１）における画素電極ＥｐｉｘにＴＦＴ１０を介して接続される映像信号線は、当該階調信号Ｌｓｉｇ（Ｂ）に対応する電圧がソースドライバ３００から印加される映像信号線であって、上記着目画素形成部Ｐ（ｎ，ｍ）から見ると他ソースラインＳＬ（ｍ＋１）に相当する（図２、図３参照）。したがって、各画素形成部Ｐ（ｎ，ｍ）に対する自ソースラインＳＬ（ｍ）および他ソースラインＳＬ（ｍ＋１）にそれぞれ印加すべき電圧に対応する階調信号Ｌｓｉｇ（Ａ）およびＬｓｉｇ（Ｂ）が、１ｄｏｔ遅延部３２による遅延の前後の階調信号として順次得られることになる。

補正量決定部３４は、このようにして得られた自ソースラインＳＬ（ｍ）に印加すべき電圧に対応する階調信号（以下「自ソース階調信号」という）Ｌｓｉｇ（Ａ）と、他ソースラインＳＬ（ｍ＋１）に印加すべき電圧に対応する階調信号（以下「他ソース階調信号」という）Ｌｓｉｇ（Ｂ）とに基づき、自ソース階調信号Ｌｓｉｇ（Ａ）に対する補正量ΔＬを決定する。このとき補正量決定部３４は、極性信号Ｉｐおよびサブフレーム期間識別信号Ｉｓｆに基づき第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂからいずれかの補正テーブルを選択し、選択された補正テーブルを参照して上記補正量ΔＬを決定する。

加算器３８は、上記のようにして決定された補正量ΔＬを自ソース階調信号Ｌｓｉｇ（Ａ）に加算することにより自ソース階調信号Ｌｓｉｇ（Ａ）を補正し、その補正後の自ソース階調信号Ｌｓｉｇ（Ａ）＋ΔＬをデジタル画像信号ＤＶとして出力する。

＜３．２ 階調補正の原理＞
図８は、本実施形態に係るアクティブマトリクス型液晶表示装置の動作を説明するための信号波形図である。既述のように本実施形態では、各フレーム期間が、相対的に低い輝度の表示が行われる暗表示期間ＴＤと相対的に高い輝度の表示が行われる明表示期間ＴＢとからなる２つのサブフレーム期間に分割されている（図４（ｃ））。これに伴い、１つの画素形成部における画素電極電位Ｖｐｉｘは、図８（ｅ）に示すように変化する。すなわち、共通電極電位Ｖｃｏｍを基準とする画素電極電位Ｖｐｉｘすなわち画素液晶への印加電圧（絶対値）は、各フレーム期間Ｔｆｉ（ｉ＝１，２，…）の前半期間である暗表示期間ＴＤでは相対的に低く、後半期間である明表示期間ＴＢでは相対的に高くなる（以下、特に断らない限り、画素電極電位Ｖｐｉｘおよび映像信号線への印加電圧（駆動用映像信号）は、共通電極電位Ｖｃｏｍを基準として電圧極性を考えるものとする）。また、一般に液晶表示装置では交流駆動が必要とされることから、画素電極電位Ｖｐｉｘは、１フレーム期間毎に極性が反転する。さらに本実施形態では、ドット反転駆動方式が採用されているので、同一のフレーム期間においても、映像信号線ＳＬ（１）〜ＳＬ（Ｍ）によってそれへの印加電圧の極性が異なり、かつ、同一の映像信号線に印加される電圧の極性も１水平期間毎に変化する。したがって、映像信号線ＳＬ（１）〜ＳＬ（Ｍ）への印加電圧は、各フレーム期間の前半期間である暗表示期間と後半期間である明表示期間とのいずれに印加されるか、および、正極性か負極性かに応じて、４種類に分類することができる。そこで、図８（ｅ）に示すように、暗表示期間に映像信号線に印加される正極性電圧を「暗表示用正電圧」といい、参照符号“Ｓ０＋”で示し、明表示期間に映像信号線に印加される正極性電圧を「明表示用正電圧」といい参照符号“Ｓ１＋”で示し、暗表示期間に映像信号線に印加される負極性電圧を「暗表示用負電圧」といい、参照符号“Ｓ０−”で示し、明表示期間に映像信号線に印加される負極性電圧を「明表示用負電圧」といい参照符号“Ｓ１−”で示すものとする。

以下、表示部５００における１本目の走査信号線ＧＬ（１）と１本目の映像信号線ＳＬ（１）との交差点に対応する画素形成部Ｐ（１，１）に着目し、図８を参照しつつ、画素電極電位Ｖｐｉｘの変化につき詳細に説明する。なお、他の画素形成部における画素電極電位の変化の仕方は、そのタイミングが着目画素形成部Ｐ（１，１）の場合に比べて所定時間だけずれるだけで実質的に同様である。

図８（ａ）に示す走査信号Ｇ（１）がフレーム期間Ｔｆ１の前半である暗表示期間ＴＤにおいてアクティブ（ハイレベル）となると、画素形成部Ｐ（１，１）のＴＦＴ１０が導通状態となり、映像信号線ＳＬ（１）の電圧（正極性）Ｓ０＋が駆動用映像信号Ｓ（１）として画素電極Ｅｐｉｘに印加される（図２参照）。これにより、画素形成部Ｐ（１，１）の画素容量Ｃｃｌおよび補助容量Ｃｃｓからなる画素総容量Ｃｐｉｘは、画素電極電位Ｖｐｉｘが映像信号線ＳＬ（１）の電位（正極性）Ｓ０＋に等しくなるまで充電され、その正極性電位Ｓ０＋に対応する電圧が保持される。その後、走査信号Ｇ（１）が非アクティブ（ローレベル）になると、画素形成部Ｐ（１，１）のＴＦＴ１０が遮断状態となり、次に走査信号Ｇ（１）がアクティブとなるまで即ち暗表示期間ＴＤの間、画素電極電位Ｖｐｉｘの電位Ｓ０＋がそのまま維持される。この暗表示期間ＴＤが終了して明表示期間ＴＢが始まると、走査信号Ｇ（１）が再びアクティブとなる。このアクティブ期間では、ＴＦＴ１０が再び導通状態となり、映像信号線ＳＬ（１）の電圧として暗表示期間ＴＤのときよりも大きい正電圧Ｓ１＋が駆動用映像信号Ｓ（１）として画素電極Ｅｐｉｘに印加される。これにより、画素容量Ｃｃｌおよび補助容量Ｃｃｓからなる画素総容量Ｃｐｉｘは、画素電極電位Ｖｐｉｘが映像信号線ＳＬ（１）の電位（正極性）Ｓ１＋に等しくなるまで充電され、その正極性電位Ｓ１＋に対応する電圧が保持される。その後、走査信号Ｇ（１）が非アクティブになると、ＴＦＴ１０が遮断状態となり、次に走査信号Ｇ（１）がアクティブとなるまで即ち明表示期間ＴＢの間、画素電極電位Ｖｐｉｘはそのまま維持される。

次のフレーム期間Ｔｆ２（の暗表示期間ＴＤ）が始まると、走査信号Ｇ（１）が再びアクティブとなってＴＦＴ１０が再び導通状態となる。この時点では、液晶の交流駆動のために映像信号線ＳＬ（１）には負電圧Ｓ０−が駆動用映像信号Ｓ（１）として印加されるので、その負電圧Ｓ０−が画素電極Ｅｐｉｘにも印加される。これにより、画素容量Ｃｃｌおよび補助容量Ｃｃｓからなる画素総容量Ｃｐｉｘは、画素電極電位Ｖｐｉｘが映像信号線ＳＬ（１）の電位（負極性）Ｓ０−に等しくなるまで充電され、その負極性電位Ｓ０−に対応する電圧が保持される。その後、走査信号Ｇ（１）が非アクティブになると、ＴＦＴ１０が遮断状態となり、次に走査信号Ｇ（１）がアクティブとなるまで即ち暗表示期間ＴＤの間、画素電極電位Ｖｐｉｘがそのまま維持される。この暗表示期間ＴＤが終了して明表示期間ＴＢが始まると、走査信号Ｇ（１）が再びアクティブとなり、ＴＦＴ１０が再び導通状態となる。その結果、映像信号線ＳＬ（１）の電圧として暗表示期間ＴＤのときよりも絶対値の大きい負電圧Ｓ１−が駆動用映像信号Ｓ（１）として画素電極Ｅｐｉｘに印加される。これにより、画素容量Ｃｃｌおよび補助容量Ｃｃｓからなる画素総容量Ｃｐｉｘは、画素電極電位Ｖｐｉｘが映像信号線ＳＬ（１）の電位（負正極性）Ｓ１−に等しくなるまで充電され、その負極性電位Ｓ１−に対応する電圧が保持される。その後、走査信号Ｇ（１）が非アクティブになると、ＴＦＴ１０が遮断状態となり、次に走査信号Ｇ（１）がアクティブとなるまで即ち明表示期間ＴＢの間、画素電極電位Ｖｐｉｘはそのまま維持される。

次のフレーム期間Ｔｆ３（の暗表示期間ＴＤ）が始まり、走査信号Ｇ（１）が再びアクティブとなると、ＴＦＴ１０が再び導通状態となり、映像信号線ＳＬ（１）には正電圧Ｓ０＋が印加され、上記フレーム期間Ｔｆ１における変化と同様に画素電極電位Ｖｐｉｘが変化する（画素電極電位Ｖｐｉｘの具体的な値は表示画像に応じて各フレーム期間毎に異なる）。以後、上記フレーム期間Ｔｆ１〜Ｔｆ２の場合と同様の電位変化が繰り返される。

各画素形成部における画素電極電位を上記のように変化させるために各映像信号線ＳＬ（ｊ）（ｊ＝１，２，…，Ｍ）に印加すべき駆動用映像信号Ｓ（ｊ）に対応する階調信号Ｌｓｉｇは、既述のように、表示データ信号ＤＡＴ２（データ信号ＤＡＴ）に基づき階調生成部２３により生成される（図５参照）。このとき、生成すべき階調信号Ｌｓｉｇに基づき映像信号線ＳＬ（１）〜ＳＬ（Ｍ）のいずれかに駆動用映像信号として印加すべき電圧が、暗表示用正電圧Ｓ０＋と明表示用正電圧Ｓ１＋と暗表示用負電圧Ｓ０＋と明表示用負電圧Ｓ１−とのうち、いずれであるかに応じて、表示データ信号ＤＡＴ２の示す階調値が図９に示すように変換され、これにより階調信号Ｌｓｉｇが生成される。図９からもわかるように、この階調信号Ｌｓｉｇは、それに基づき映像信号線ＳＬ（ｊ）（ｊ＝１，２，…，Ｍ）に印加すべき駆動用映像信号Ｓ（ｊ）の電圧極性に拘わらず、各フレーム期間の前半である暗表示期間ＴＤには暗表示用ＬＵＴ２５を参照して生成され、各フレーム期間の後半である明表示期間ＴＢには明表示用ＬＵＴ２６を参照して生成される。

上記のように本実施形態は、各画素形成部Ｐ（ｎ，ｍ）において、ＴＦＴ１０が導通状態のときに、対応する映像信号線ＳＬ（ｍ）である自ソースラインの電圧が画素電極Ｅｐｉｘに印加されて、画素電極電位Ｖｐｉｘが自ソースラインＳＬ（ｍ）に電位に等しくなるまで充電され、その後にＴＦＴ１０が遮断状態になると、その遮断状態の間、その充電電位が維持される（図８参照）。しかし、実際には、ＴＦＴ１０が遮断状態の間、画素電極Ｅｐｉｘの電位Ｖｐｉｘ（および画素容量Ｃｃｌにおける保持電圧）は、当該画素電極Ｅｐｉｘを挟むように配置された２本の映像信号線すなわち自ソースラインＳＬ（ｍ）と他ソースラインＳＬ（ｍ＋１）の電位変化の影響を受ける。すなわち、図２および図３に示すように、各画素電極Ｅｐｉｘには、自ソースラインＳＬ（ｍ）との間に寄生容量Ｃｓｄａが、他ソースラインＳＬ（ｍ＋１）との間に寄生容量Ｃｓｄｂがそれぞれ存在する。これにより、画素電極Ｅｐｉｘの電位Ｖｐｉｘは、それに接続されるＴＦＴ１０が遮断状態の間（すなわち当該ＴＦＴ１０のゲート端子に与えられる走査信号Ｇ（ｎ）が非アクティブの間）、寄生容量Ｃｓｄａを介して自ソースラインＳＬ（ｍ）の電位変化の影響を受けると共に、寄生容量Ｃｓｄｂを介して他ソースラインＳＬ（ｍ＋１）の電位変化の影響を受ける。このような寄生容量Ｃｓｄａ，Ｃｓｄｂに起因する画素電極電位Ｖｐｉｘ（画素容量Ｃｃｌでの保持電圧）の変動を補償するために、すなわちクロストークを補償するために、本実施形態では、第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂを参照して階調信号Ｌｓｉｇが補正される（図５、図６）。以下、この補正の原理につき説明する。

各画素形成部Ｐ（ｎ，ｍ）の画素電極電位Ｖｐｉｘに対する自ソースラインＳＬ（ｍ）の電位変化による影響の大きさと方向は、ＴＦＴ１０が導通状態から遮断状態へと変化する時点の自ソースラインＳＬ（ｍ）の電位（以下これを“Ｖ１”で示す）を基準として当該遮断状態において自ソースラインＳＬ（ｍ）の電位がどのように変化したかによって決まる。ここで、電位Ｖ１は、画素容量Ｃｃｌに液晶への印加電圧を保持させるための駆動用映像信号Ｓ（ｍ）の電位すなわち画素形成部Ｐ（ｎ，ｍ）への書き込み電位と見なすことができる。ところで本実施形態では、液晶への印加電圧が１映像信号線毎に反転するように各映像信号線ＳＬ（ｊ）（ｊ＝１〜Ｍ）が駆動されるので、すなわち各サブフレーム期間（暗表示期間ＴＤおよび明表示期間ＴＢのそれぞれ）において駆動用映像信号Ｓ（ｊ）の電圧が共通電極電位Ｖｃｏｍを基準として略交流化されているので（図８（ｃ）（ｄ））、いずれの映像信号線ＳＬ（ｊ）（ｊ＝１〜Ｍ）の時間平均も共通電極電位Ｖｃｏｍに等しいと見なすことができる。したがって、自ソースラインＳＬ（ｍ）の電位変化による画素電極電位Ｖｐｉｘの変化分ΔＶ1aは、容量比も考慮すると、下式のようになる。
ΔＶ1a＝（Ｖcom−Ｖ１)・Ｃsda／Ｃpix …（１）
ここで、Ｃｐｉｘは画素電極Ｅｐｉｘに接続される総容量であり（Ｃpix≒Ｃcl＋Ｃcs）、画素電極電位Ｖｐｉｘは、ΔＶ1a＞０のときは上昇しΔＶ1a＜０のときは低下するように影響される。

同様に、他ソースラインＳＬ（ｍ＋１）の電位変化による影響の大きさと方向も、ＴＦＴ１０が導通状態から遮断状態へと変化する時点の他ソースラインＳＬ（ｍ＋１）の電位（以下これを“Ｖ２”で示す）を基準として当該遮断状態において他ソースラインＳＬ（ｍ＋１）の電位がどのように変化したかによって決まる。ここで電位Ｖ２は、画素容量Ｃｃｌに液晶への印加電圧を保持させるための駆動用映像信号Ｓ（ｍ＋１）の電位すなわち画素形成部Ｐ（ｎ，ｍ＋１）への書き込み電位と見なすことができる。また、上記のように、いずれのソースライン電位の時間平均もＶcomに等しいと見なすことができる。したがって、他ソースラインＳＬ（ｍ＋１）の電位変化による画素電極電位の変化分ΔＶ1bは、容量比も考慮すると、下式のようになる。
ΔＶ1b＝（Ｖcom−Ｖ２)・Ｃsdb／Ｃpix …（２）
ここで、画素電極電位は、ΔＶ1b＞０のときは上昇しΔＶ1b＜０のときは低下するように影響される。

よって、自ソースラインＳＬ（ｍ）の電位変化による影響と他ソースラインＳＬ（ｍ＋１）の電位変化による影響との双方を考慮すると、ＴＦＴ１０の遮断状態における画素電極電位Ｖｐｉｘ（画素容量の保持電圧）の変動ΔＶ（ｓ）は
ΔＶ（ｓ）＝ΔＶ1a＋ΔＶ1b …（３）
となるので、画素電極Ｅｐｉｘの実際の電位ＲＶ（Ｖ１，Ｖ２）は、
ＲＶ（Ｖ１，Ｖ２）＝Ｖ１＋（Ｖcom−Ｖ１)・Ｃsda／Ｃpix
＋（Ｖcom−Ｖ２)・Ｃsdb／Ｃpix …（４）
となる。ここで、ＲＶ（Ｖａ，Ｖｂ）は、ＴＦＴ１０が導通状態から遮断状態へと変化する時点における自ソースラインＳＬ（ｍ）の電位をＶａとし、他ソースラインＳＬ（ｍ＋１）の電位をＶｂとしたときの、画素電極Ｅｐｉｘにおける実際の電位（１つのサブフレーム期間での時間的平均値）を示すものとする。

上記式（４）からわかるように、画素電極Ｅｐｉｘの実際の電位ＲＶ（Ｖ１，Ｖ２）を本来の電位Ｖ１に近づけるためには、上記変動ΔＶ（ｓ）が相殺されるように、駆動用映像信号Ｓ（ｍ）として自ソースラインＳＬ（ｍ）に印加すべき電圧を補正すればよい（自ソースラインへの印加電圧の補正量ΔＶｍを（Ｖ１−Ｖcom)・Ｃsda／Ｃpix＋（Ｖ２−Ｖcom)・Ｃsdb／Ｃpixとすればよい）。すなわち、ＴＦＴ１０が導通状態から遮断状態に変化する時点における自ソースラインＳＬ（ｍ）の電位Ｖ１および他ソースラインＳＬ（ｍ＋１）の電位Ｖ２をそれぞれ示す情報に基づき、上記式（３）で示される変動ΔＶ（ｓ）を相殺するように、自ソースラインＳＬ（ｍ）に印加すべき電圧を補正すればよい。このためには、例えば本実施形態のように、自ソースラインＳＬ（ｍ）に印加すべき電圧に対応する自ソース階調信号Ｌｓｉｇ（Ａ）の値を自ソース階調信号Ｌｓｉｇ（Ａ）および他ソース階調信号Ｌｓｉｇ（Ｂ）に基づき補正することにより、ソースドライバ３００へ供給すべきデジタル画像信号ＤＶを生成すればよい（図５）。

＜３．３ 補正テーブルの第１の構成例＞
上記式（４）に含まれる画素総容量Ｃｐｉｘは液晶容量（画素容量）Ｃｃｌを含む。液晶容量Ｃｃｌは、液晶分子の状態によって変化するので、印加電圧すなわち画素電極電位Ｖｐｉｘと共通電極電位Ｖｃｏｍとの電位差に依存する。しかし、液晶への印加電圧（共通電極電位Ｖｃｏｍを基準とする画素電極電位Ｖｐｉｘ）が走査信号の１つのアクティブ期間内すなわち１水平期間内で目標値に達しても、液晶の電気光学素子としての応答時間は１水平期間よりもかなり長い。一方、本実施形態のように、各フレーム期間を前半期間としての暗表示期間ＴＤと後半期間としての明表示期間ＴＢとに分割して駆動する方式の場合には、各フレーム期間の後半になるとすぐに新しい電圧が液晶に印加されるので、寄生容量Ｃｓｄａ，Ｃｓｄｂに起因する画素電極電位の変動に対し液晶が電気光学素子として応答する時間的余裕がほとんどない。また、応答の初期に液晶分子に与えられるトルクの方がその後の応答を支配するとも言える。したがって、液晶容量Ｃｃｌに保持される電圧の更新の際における画素電極Ｅｐｉｘへの電圧印加の直前の液晶容量Ｃｃｌの値に基づいて、その後のソースライン電位変動による画素容量Ｃｃｌの保持電圧の変動（画素電極電位Ｖｐｉｘの変動）ΔＶ（ｓ）を考える必要がある。したがって、この変動ΔＶ（ｓ）は、自ソースラインＳＬ（ｍ）に印加すべき電圧が同じ階調値に対応する電圧であっても、暗表示期間に印加すべき電圧か明表示期間に印加すべき電圧かによって異なる。また本実施形態では、ＤＣ補正等の観点から極性毎に各サブフレーム期間ＴＤ，ＴＢへの輝度の振り分け（図７）が変更される。したがって、寄生容量Ｃｓｄａ，Ｃｓｄｂに起因する画素電極電位Ｖｐｉｘの変動の補償すなわちクロストーク補償のための補正量を、極性情報およびサブフレーム期間情報（フレーム期間の前半か後半か）に応じて変更するのが好ましい。

そこで、１フレーム期間を暗表示期間ＴＤと明表示期間ＴＢを含む複数のサブフレーム期間に分割するという駆動法を採用しない従来の液晶表示装置では、階調信号Ｌｓｉｇの補正量ΔＬ（図５）を自ソース階調信号Ｌｓｉｇ（Ａ）および他ソース階調信号Ｌｓｉｇ（Ｂ）に基づき決定するための補正テーブルとして、例えば図１０に示すような１つの補正テーブルを使用していたのに対し、本実施形態では、第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂとして、例えば図１１（ａ）〜（ｄ）に示す補正テーブルをそれぞれ使用する。既述のように、階調補正部３０における補正量決定部３４（図６）では、このような第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂのうちいずれかが、極性信号Ｉｐおよびサブフレーム期間識別信号Ｉｓｆに基づいて選択され、選択された補正テーブルを参照することにより上記補正量ΔＬが決定される。ここで選択される補正テーブルは、自ソースラインＳＬ（ｍ）に印加すべき電圧が暗表示用正電圧Ｓ０＋の場合には第１の補正テーブルＰｄであり、明表示用正電圧Ｓ１＋の場合には第２の補正テーブルＰｂであり、暗表示用負電圧Ｓ０−の場合には第３の補正テーブルＮｄであり、明表示用負電圧Ｓ１−の場合には第４の補正テーブルＮｂである。

なお、図１０および図１１（ａ）〜（ｄ）に示す補正テーブルは、自ソース階調信号Ｌｓｉｇ（Ａ）の値および他ソース階調信号Ｌｓｉｇ（Ｂ）の値の組み合わせと自ソース階調信号Ｌｓｉｇ（Ａ）に対する補正量ΔＬとを対応づけるルックアップテーブル（ＬＵＴ）であり、液晶表示装置は垂直配向方式であってノーマリブラックとなるように構成されていることを前提としている。また、これらの補正テーブルにおける“ＮＣ”（ノーケア）の部分については、補正してもよいが、補正の効果の少ない領域すなわち元々誤差の視認されにくい領域であるので、補正しなくてもよい。これは次の理由による。すなわち、“ＮＣ”（ノーケア）の部分は、自ソースラインＳＬ（ｍ）への印加電圧に対応する階調値が他ソースラインＳＬ（ｍ＋１）への印加電圧に対応する階調値よりも小さくなる領域である。すなわち、図６に示した階調信号で表現するとＬｓｉｇ（Ａ）＜Ｌｓｉｇ（Ｂ）となる領域である。この場合、画素電極Ｅｐｉｘと自ソースラインＳＬ（ｍ）との間にクロストークが発生したとしても、当該画素電極Ｅｐｉｘを含む画素形成部Ｐ（ｎ，ｍ）の階調レベルが低いので、そのクロストークが当該画素形成部Ｐ（ｎ，ｍ）の表示レベルに与える影響は小さくなる。

＜３．４ 補正テーブルの第２の構成例＞
上記変動ΔＶ（ｓ）の相殺（クロストークの補償）のための補正精度よりも補正のための構成の簡素化を重視して、従来と同様に図１０の補正テーブルのみを使用して補正量ΔＬを決定するようにしてもよい。この場合、補正テーブルが１つのみとなり、極性信号Ｉｐおよびサブフレーム期間識別信号Ｉｓｆに基づく補正テーブルの選択のための構成も不要となる。

＜３．５ 補正テーブルの第３の構成例＞
自ソースラインＳＬ（ｍ）の電位変化による画素電極電位Ｖｐｉｘの変化分ΔＶ1a（上記式（１））は、階調設定（所望の輝度とソースラインに印加すべき電圧とを関連づける作業）において補償することが可能である。階調設定においてこのような補償が行われる場合には、他ソースラインＳＬ（ｍ＋１）の電位変化による画素電極電位Ｖｐｉｘの変化分ΔＶ1b（上記式（２））、すなわち
ΔＶ1b＝（Ｖcom−Ｖ２)・Ｃsdb／Ｃpix
にのみ着目し、この変化分ΔＶ1bが相殺されるように階調信号Ｌｓｉｇの補正量ΔＬを決定すればよい。したがって、ＴＦＴ１０が導通状態から遮断状態に変化する時点における他ソースラインＳＬ（ｍ＋１）の電位Ｖ２を示す情報に基づき、上記式（２）で示される変化分ΔＶ1bを相殺するように、駆動用映像信号Ｓ（ｍ）として自ソースラインＳＬ（ｍ）に印加すべき電圧を補正すればよい（自ソースラインへの印加電圧の補正量ΔＶｍを（Ｖ２−Ｖcom)・Ｃsdb／Ｃpixとすればよい）。この場合、図６に示した第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂとして、他ソース階調信号Ｌｓｉｇ（Ｂ）の値に対して補正量ΔＬを与える４つの補正テーブルを用意すればよい（これらの補正テーブルは、他ソース階調信号値をインデックスとする補正テーブルであり、他ソースラインに印加すべき電位を示す情報をインデックスとする補正テーブルと見なすこともできる）。ただし、液晶容量Ｃｃｌを含む画素総容量Ｃｐｉｘは、液晶容量Ｃｃｌへの印加電圧に依存し、自ソースラインＳＬ（ｍ）の電圧Ｖ１の関数となる。したがって、より精度よく補正するためには、図６に示した第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂとして、自ソース階調信号Ｌｓｉｇ（Ａ）の値と他ソース階調信号Ｌｓｉｇ（Ｂ）の値との組合わせに対して補正量ΔＬを与える４つの補正テーブルを用意するのが好ましい。

＜３．６ 補正テーブルの第４の構成例＞
一般に表示装置においては白表示におけるガンマ（γ）が重要であることから、通常、階調設定は白表示で行われる。白表示では、各色の階調が等しい状態、すなわち自ソース階調信号Ｌｓｉｇ（Ａ）の値と他ソース階調信号Ｌｓｉｇ（Ｂ）の値とが等しい状態となっているので、
ＡＢＳ（Ｖ１−Ｖｃｏｍ）＝ＡＢＳ（Ｖ２−Ｖｃｏｍ） …（５）
となる（ここで“ＡＢＳ（Ｘ）”は値Ｘの絶対値を示す）。本実施形態では、ドット反転駆動方式が採用されているので、上記式（５）における絶対値記号“ＡＢＳ”を外すと、
Ｖ１−Ｖｃｏｍ＝−（Ｖ２−Ｖｃｏｍ） …（６）
となる。上記式（６）を式（４）に代入すると、白表示における画素電極Ｅｐｉｘの実際の電位ＲＶ（Ｖ１，Ｖ１）を与える次式が得られる。
ＲＶ（Ｖ１，Ｖ１）＝Ｖ１＋（Ｖcom−Ｖ１)・Ｃsda／Ｃpix
＋（Ｖ１−Ｖcom)・Ｃsdb／Ｃpix …（７）
通常、自ソースラインＳＬ（ｍ）に印加すべき電圧Ｖ１は、自ソースラインＳＬ（ｍ）および他ソースラインＳＬ（ｍ＋１）の電位変化による画素電極電位Ｖｐｉｘへの影響を受け入れた上で設定される。すなわち、上記式（７）における変動分（Ｖcom−Ｖ１)・Ｃsda／Ｃpix＋（Ｖ１−Ｖcom)・Ｃsdb／Ｃpixを相殺するように階調設定が行われる。このような階調設定を前提とした場合、白表示状態では補正の必要はなく所望の電圧が自ソースラインＳＬ（ｍ）に得られる。

この場合、自ソースラインＳＬ（ｍ）に印加すべき電圧Ｖ１と他ソースラインＳＬ（ｍ＋１）に印加すべき電圧Ｖ２とが異なるときには（自ソース階調信号Ｌｓｉｇ（Ａ）の値と他ソース階調信号Ｌｓｉｇ（Ｂ）の値とが異なるときには）、自ソースラインＳＬ（ｍ）に印加すべき電圧Ｖ１をΔＶｍ＝ＲＶ（Ｖ１，Ｖ１）−ＲＶ（Ｖ１，Ｖ２）だけ補正すればよい。上記式（４）および（７）より
ΔＶｍ＝ＲＶ（Ｖ１，Ｖ１）−ＲＶ（Ｖ１，Ｖ２）
＝｛（Ｖ１−Ｖcom)−（Ｖcom−Ｖ２)｝・Ｃsdb／Ｃpix …（８）
となる。本実施形態においてドット反転駆動方式が採用されていることを考慮すると、上記式（８）における（Ｖ１−Ｖcom)は自ソース階調信号Ｌｓｉｇ（Ａ）の値に対応し、（Ｖcom−Ｖ２)は他ソース階調信号Ｌｓｉｇ（Ｂ）の値に対応すると見なすことができる。したがって、図６に示した第１〜第４の補正テーブルＰｄ，Ｐｂ，Ｎｄ，Ｎｂとして、自ソース階調信号Ｌｓｉｇ（Ａ）の値と他ソース階調信号Ｌｓｉｇ（Ｂ）の値との差に対して補正量ΔＬを与える４つの補正テーブル（当該差をインデックスとする補正テーブル）を用意すればよい。このようにすれば、第１の構成例に比べ、補正精度は低下するものの、補正テーブルの構成を簡素化することができる。なお、このような補正テーブルは、自ソースラインの電位と他ソースラインの電位との電位差を示す情報をインデックスとするテーブルと見なすことができる。

＜４． 効果＞
以上のように本実施形態によれば、１画面分の画像が表示される期間である１フレーム期間は、相対的に暗い画像が表示される暗表示期間と相対的に明るい画像が表示される明表示期間とから構成され、これら暗表示期間と明表示期間とが交互に繰り返される。このため、１画面分の画像の書き換えが行われる際には、暗い画像が挿入されることになる。これにより、人間の視覚に動いている物体の残像が生じなくなり、動きボケが抑制される。

また、本実施形態では、自ソースラインの電位変化による画素電極電位（画素容量における保持電圧）の変動のみならず、他ソースラインの電位変化による画素電極電位の変動が補償されるように、すなわちクロストークが補償されるように、自ソースラインに駆動用映像信号として印加すべき電圧が階調信号の補正によって修正される。このようにして回路構成の複雑化を抑制しつつ、かつ、表示部において新たな構成要素を追加することなく、ソースドライバ３００に供給すべき階調信号を補正するだけで、クロストークが抑制される。これにより、カラー表示用の液晶表示装置においては、カラークロストークが抑制されることになり、画像表示における色の再現性が向上する。したがって本実施形態によれば、動画を表示する際の動きボケを抑制しつつ、画素電極と映像信号線との間の寄生容量に起因するクロストークによる画質劣化を簡単な構成で防止することができる。

＜５. 変形例＞
上記実施形態では、寄生容量Ｃｓｄａおよび／またはＣｓｄｂに起因する画素電極電位Ｖｐｉｘの変動（クロストーク）を補償するために暗表示期間ＴＤと明表示期間ＴＢの双方において階調信号Ｌｓｉｇが補正されるが、各フレーム期間の前半に相当する暗表示期間ＴＤでのクロストークによる表示画像の輝度への影響は小さい。したがって、上記第１、第３または第４の構成例による補正テーブルを用いる場合において、クロストークによる表示画像の輝度への影響の比較的大きい明表示期間（各フレーム期間の後半）においてのみ、階調信号Ｌｓｉｇを補正するようにしてもよい。このようにすれば、自ソースラインに駆動用映像信号として印加すべき電圧が明表示用正電圧Ｓ１＋の場合の補正テーブルと、当該印加すべき電圧が明表示用負電圧Ｓ１−の場合の補正テーブルとの２つの補正テーブルのみを用意すればよく、階調信号Ｌｓｉｇの補正のための構成を簡素化することができる。

上記実施形態では、クロストークを補償するために表示制御回路２００において階調信号Ｌｓｉｇを補正することにより駆動映像信号として映像信号線に印加すべき電圧が補正されるが、これに代えて、映像信号線に印加すべき電圧を補正するための信号の補正をソースドライバ３００において行う構成としてもよい。

上記実施形態では、１フレーム期間のサブフレーム期間への分割数は２であるが、暗表示期間と明表示期間が含まれるように分割されていれば、分割数は３以上であってもよい。また、上記実施形態では、各フレーム期間において暗表示期間が明表示期間に対し時間的に先行しているが、各フレーム期間における暗表示期間と明表示期間との順序はこれに限定されない。ただし、液晶の電気光学素子としての応答性を考慮すると、各フレーム期間内において暗表示期間を時間的に先行させるのが好ましい。

なお、以上ではアクティブマトリクス型の液晶表示装置を例に挙げて説明したが、アクティブマトリクス型の電圧制御による表示装置であって画素電極と映像信号線との間に寄生容量が存在するような表示装置であれば、液晶表示装置以外にも本発明の適用が可能である。

本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 アクティブマトリクス型液晶表示装置の表示部の構成を模式的に示す図である。 アクティブマトリクス型液晶表示装置における画素形成部の等価回路を示す回路図である。 １フレーム期間における画像の表示状態を説明するための図である。 上記実施形態における表示制御回路の構成を示すブロック図である。 上記実施形態における階調補正部の構成を示すブロック図である。 上記実施形態において、外部から入力されるデータ信号に基づく画像の輝度についての暗表示期間に表示すべき画像の輝度と明表示期間に表示すべき画像の輝度とへの変換について説明するための図である。 上記実施形態に係るアクティブマトリクス型液晶表示装置の動作を説明するための信号波形図である。 上記実施形態における明表示用ＬＵＴおよび暗表示用ＬＵＴを説明するための図である。 １フレーム期間を複数のサブフレーム期間に変換しない従来の駆動方式を採用した場合の補正テーブルを示す図である。 上記実施形態における補正テーブルを示す図である。

符号の説明

１０ …ＴＦＴ（スイッチング素子）
２２ …フレーム周波数変換部
２３ …階調生成部
２５ …暗表示用ＬＵＴ
２６ …明表示用ＬＵＴ
３０ …階調補正部
３２ …１ｄｏｔ遅延部
３４ …補正量決定部
３６ …テーブル記憶部
３８ …加算器
Ｐｄ，Ｐｂ，Ｎｄ，Ｎｂ …補正テーブル
２００ …表示制御回路
３００ …ソースドライバ
４００ …ゲートドライバ
５００ …表示部
Ｌｓｉｇ …階調信号
Ｃｃｌ …液晶容量（画素容量）
Ｃｃｓ …補助容量
Ｃｓｄａ，Ｃｓｄｂ …寄生容量
Ｅｃｏｍ …共通電極
Ｅｐｉｘ …画素電極
ＧＬ（ｎ） …走査信号線（ｎ＝１〜Ｎ）
ＳＬ（ｍ） …データ号線（ｍ＝１〜Ｍ）
Ｐ（ｎ，ｍ） …画素形成部（ｎ＝１〜Ｎ、ｍ＝１〜Ｍ）

Claims (19)

1. 表示すべき画像に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備え、１画面分の画像が表示される期間であるフレーム期間を相対的に低い輝度の表示が行われるサブフレーム期間である暗表示期間と相対的に高い輝度の表示が行われるサブフレーム期間である明表示期間とを含む複数のサブフレーム期間に分割し、当該複数のサブフレーム期間のそれぞれにおいて前記１画面分の画像の階調に基づいて決定される輝度の表示を行う表示装置であって、
   各画素形成部は、
   対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
   対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
   前記複数の画素形成部に共通的に設けられた共通電極と、
   前記画素電極と前記共通電極とによって形成される画素容量と、
   前記画素容量に保持される電圧に応じて画素を表示する電気光学素子とを含み、
   前記駆動制御回路は、各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号を、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動が補償されるように、当該第２の映像信号線の電位を示す情報に基づき補正する信号補正手段を含むことを特徴とする表示装置。
2. 前記駆動制御回路は、前記複数の映像信号の電圧が前記共通電極の電位を基準として各サブフレーム期間内で略交流化されるように前記複数の映像信号を生成して前記複数の映像信号線に印加し、
   前記信号補正手段は、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号を、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に基づき補正することを特徴とする、請求項１に記載の表示装置。
3. 前記信号補正手段は、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号を、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位を示す情報に基づき補正することを特徴とする、請求項２に記載の表示装置。
4. 前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量を、当該映像信号の前記第１の映像信号線への印加時点が前記複数のサブフレーム期間のうちいずれの期間内であるかに応じて変更することを特徴とする、請求項１から３までのいずれか１項に記載の表示装置。
5. 前記信号補正手段は、
   前記補正量を前記第２の映像信号線の電位を示す情報と対応づけて格納している補正テーブルを、前記複数のサブフレームのそれぞれに対して保持しているテーブル記憶手段と、
   前記テーブル記憶手段に保持された補正テーブルから、前記映像信号の前記第１の映像信号線への印加時点を含むサブフレーム期間に対する補正テーブルを選択し、当該選択された補正テーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に対応する前記補正量を決定する補正量決定手段と
   を含むことを特徴とする、請求項４に記載の表示装置。
6. 前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量を、前記共通電極の電位を基準とする当該映像信号の電圧極性に応じて変更することを特徴とする、請求項４に記載の表示装置。
7. 前記信号補正手段は、
   前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量を前記第２の映像信号線の電位を示す情報と対応づけて格納している補正テーブルを、前記複数のサブフレームと電圧極性との組み合わせのそれぞれに対して保持しているテーブル記憶手段と、
   前記テーブル記憶手段に保持された補正テーブルから、前記映像信号の前記第１の映像信号線への印加時点を含むサブフレーム期間と前記共通電極の電位を基準とする前記映像信号の電圧極性との組み合わせに対する補正テーブルを選択し、当該選択された補正テーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に対応する前記補正量を決定する補正量決定手段と
   を含むことを特徴とする、請求項６に記載の表示装置。
8. 前記テーブル記憶手段に保持されている各補正テーブルは、前記補正量を、前記第１の映像信号線の電位を示す情報と前記第２の映像信号線の電位を示す情報との組み合わせに対応づけて格納していることを特徴とする、請求項５または７に記載の表示装置。
9. 前記駆動制御回路は、前記共通電極の電位を基準とする電圧極性が互いに隣接する映像信号線の間で異なるように前記複数の映像信号を生成して前記複数の映像信号線に印加し、
   前記テーブル記憶手段に保持されている各補正テーブルは、前記補正量を、前記第１の映像信号線の電位と前記第２の映像信号線の電位との電位差を示す情報に対応づけて格納していることを特徴とする、請求項５または７に記載の表示装置。
10. 前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の電圧を下記の式で定義される補正量ΔＶ1bに基づき補正することを特徴とする、請求項２に記載の表示装置：
    ΔＶ1b＝（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
    ここで、Ｖ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を表し、Ｖcomは前記共通電極の電位を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される前記寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。
11. 前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の電圧を下記の式で定義される補正量ΔＶ1に基づき補正することを特徴とする、請求項１０に記載の表示装置：
    ΔＶ1＝（Ｖ１−Ｖcom)・Ｃsda／Ｃpix＋（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
    ここで、Ｖ１およびＶ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位をそれぞれ表し、Ｖcomは前記共通電極の電位を表し、Ｃsdaは前記画素電極と前記第１の映像信号線との間に形成される寄生容量の値を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。
12. 前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号を前記明表示期間においてのみ補正することを特徴とする、請求項１から１１までのいずれか１項に記載の表示装置。
13. 前記信号補正手段は、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の電位に相当する階調値が前記第２の映像信号線に印加すべき映像信号の電位に相当する階調値よりも小さい場合には、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正を抑止することを特徴とする、請求項１から１１までのいずれか１項に記載の表示装置。
14. 前記駆動制御回路は、
    前記複数の走査信号線を駆動するための走査信号線駆動回路と、
    前記複数の映像信号線を駆動するための映像信号線駆動回路と、
    前記走査信号線駆動回路および前記映像信号線に供給すべき制御信号、ならびに、前記映像信号線駆動回路に供給すべき画像信号を生成する表示制御回路とを含み、
    前記映像信号線駆動回路は、前記表示制御回路から供給される前記画像信号に基づき前記複数の映像信号を生成して前記複数の映像信号線に印加し、
    前記信号補正手段は、前記第１の映像信号線に印加すべき映像信号に対し前記保持電圧の変動を補償するための補正が行われるように、前記映像信号線駆動回路に供給すべき前記画像信号を補正することを特徴とする、請求項１から１１までのいずれか１項に記載の表示装置。
15. 表示すべき画像に基づく複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備え、１画面分の画像が表示される期間であるフレーム期間を相対的に低い輝度の表示が行われるサブフレーム期間である暗表示期間と相対的に高い輝度の表示が行われるサブフレーム期間である明表示期間とを含む複数のサブフレーム期間に分割し、当該複数のサブフレーム期間のそれぞれにおいて前記１画面分の画像の階調に基づいて決定される輝度の表示を行う表示装置の駆動方法であって、
    前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御ステップを備え、
    各画素形成部は、
    対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
    対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
    前記複数の画素形成部に共通的に設けられた共通電極と、
    前記画素電極と前記共通電極とによって形成される画素容量と、
    前記画素容量に保持される電圧に応じて画素を表示する電気光学素子とを含み、
    前記駆動制御ステップは、各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号を、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動が補償されるように、当該第２の映像信号線の電位を示す情報に基づき補正する信号補正ステップを含むことを特徴とする駆動方法。
16. 前記駆動制御ステップは、前記複数の映像信号の電圧が前記共通電極の電位を基準として各サブフレーム期間内で略交流化されるように前記複数の映像信号を生成して前記複数の映像信号線に印加する映像信号線駆動ステップを含み、
    前記信号補正ステップでは、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号が、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を示す情報に基づき補正されることを特徴とする、請求項１５に記載の駆動方法。
17. 前記信号補正ステップでは、前記スイッチング素子が導通状態のときに前記第１の映像信号線に印加すべき映像信号が、前記スイッチング素子が当該導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位を示す情報に基づき補正されることを特徴とする、請求項１６に記載の駆動方法。
18. 前記信号補正ステップでは、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量が、当該映像信号の前記第１の映像信号線への印加時点が前記複数のサブフレーム期間のうちいずれの期間内であるかに応じて変更されることを特徴とする、請求項１５から１７までのいずれか１項に記載の駆動方法。
19. 前記信号補正ステップでは、前記スイッチング素子が前記導通状態のときに前記第１の映像信号線に印加すべき映像信号の補正量が、前記共通電極の電位を基準とする当該映像信号線の電圧極性に応じて変更されることを特徴とする、請求項１８に記載の駆動方法。
    

Images