JP2006235652A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2006235652A JP2006235652A JP2006155704A JP2006155704A JP2006235652A JP 2006235652 A JP2006235652 A JP 2006235652A JP 2006155704 A JP2006155704 A JP 2006155704A JP 2006155704 A JP2006155704 A JP 2006155704A JP 2006235652 A JP2006235652 A JP 2006235652A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- voltage signal
- crystal display
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は液晶表示装置に係り、特に横電界方式と称される液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device called a lateral electric field method.
横電界方式と称される液晶表示装置は、液晶を介して対向配置される各基板の一方の基板の液晶側の面の画素領域に画素電極とこの画素電極との間に電界を発生せしめる対向電極とを備え、該電界のうち基板とほぼ平行な成分によって液晶を挙動させる構成となっている。 A liquid crystal display device called a horizontal electric field method is a counter electrode that generates an electric field between a pixel electrode and a pixel electrode in a pixel region on a liquid crystal side surface of one substrate of each substrate that is disposed to face the liquid crystal. The liquid crystal is made to behave by a component substantially parallel to the substrate in the electric field.
そして、このような構成をアクティブマトリクス型のものに適用させたものは、まず、前記一方の基板の液晶側の面に、並設された複数のゲート信号線とこれら各ゲート信号線と交差するようにして並設された複数のドレイン信号線とで囲まれた各領域を前記画素領域としている。 In the case where such a configuration is applied to an active matrix type, first, a plurality of gate signal lines arranged in parallel on the liquid crystal side surface of the one substrate cross each of these gate signal lines. Each region surrounded by the plurality of drain signal lines arranged in parallel is used as the pixel region.
そして、これら各画素領域に、ゲート信号線からの走査信号によって作動する薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される前記画素電極と、該映像信号に対して基準となる信号が供給される前記対向電極とが備えられている。 Then, in each of these pixel regions, a thin film transistor operated by a scanning signal from a gate signal line, the pixel electrode to which a video signal from a drain signal line is supplied via the thin film transistor, and a reference to the video signal The counter electrode to which a signal is supplied is provided.
ここで、画素電極と対向電極はそれぞれ一方向に延在する帯状のパターンとして形成され、それら各電極は2個あるいはそれ以上の個数で形成して交互に配置させるのが通常である。 Here, the pixel electrode and the counter electrode are each formed as a strip-like pattern extending in one direction, and these electrodes are usually formed in two or more and are alternately arranged.
また、このような構成において、対向電極をドレイン信号線をも被って形成される絶縁膜の上面に形成させるとともに、該ドレイン信号線とその中心軸をほぼ一致させ該ドレイン信号線の幅よりも大きな幅を有して該ドレイン信号線に沿って形成された構成のものも知られている。 Further, in such a configuration, the counter electrode is formed on the upper surface of the insulating film formed so as to cover the drain signal line, and the central axis of the drain signal line is substantially coincident with the width of the drain signal line. A structure having a large width and formed along the drain signal line is also known.
ドレイン信号線からの電気力線がその上方の対向電極に終端させやすくし、画素電極に終端させるのを防止するためである。画素電極に該電気力線が終端するとそれがノイズとなってしまうからである。 This is because electric lines of force from the drain signal line are easily terminated at the counter electrode above the drain signal line and are prevented from terminating at the pixel electrode. This is because if the electric lines of force terminate in the pixel electrode, it becomes noise.
しかしながら、このような構成からなる液晶表示装置は、対向電極に信号を供給する対向電圧信号線を必要とし、それが画素領域内を走行して配置させるために画素領域のいわゆる開口率を向上させる妨げとなっていたという不都合があった。 However, the liquid crystal display device having such a configuration requires a counter voltage signal line for supplying a signal to the counter electrode, which improves the so-called aperture ratio of the pixel region because it travels and is arranged in the pixel region. There was an inconvenience that it was a hindrance.
また、対向電極と対向電圧信号線は絶縁層を介して配置されることが多く、それらの電気的接続は該絶縁層に形成した小さなスルーホールを通して行なうため、該接続のさらなる信頼性が望まれていた。近年における高精細化の傾向に伴うものである。 Further, since the counter electrode and the counter voltage signal line are often arranged through an insulating layer, and their electrical connection is made through a small through hole formed in the insulating layer, further reliability of the connection is desired. It was. This is accompanied by the trend toward higher definition in recent years.
本発明は、このような事情に基づいてなされたもので、その目的は画素領域の開口率を向上させた液晶表示装置を提供することにある。 The present invention has been made based on such circumstances, and an object thereof is to provide a liquid crystal display device in which the aperture ratio of the pixel region is improved.
また、本発明の他の目的は、対向電極と対向電圧信号線の信頼性ある接続を図った液晶表示装置を提供することにある。 Another object of the present invention is to provide a liquid crystal display device in which a counter electrode and a counter voltage signal line are reliably connected.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段1.
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設される複数のゲート信号線とこれらゲート信号線に交差して並設される複数のドレイン信号線とで囲まれた領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線を介して前記映像信号に対して基準となる信号が供給される対向電極とが形成され、
前記対向電極は、複数の絶縁層の積層体の下層に形成され、
前記対向電圧信号線は、非透光性の導電体からなるとともに、前記複数の絶縁層の積層体の上層に形成され、前記ゲート信号線およびドレイン信号線をも被って格子状パターンをなし、その一部にて前記複数の絶縁層の積層体に形成されたスルーホールを通して前記対向電極に電気的に接続されていることを特徴とするものである。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
The liquid crystal display device according to the present invention includes, for example, a plurality of gate signal lines arranged in parallel on the liquid crystal side surface of one of the substrates opposed to each other through the liquid crystal and intersecting these gate signal lines. A region surrounded by a plurality of drain signal lines arranged in parallel is a pixel region,
In each of these pixel regions, a switching element operated by a scanning signal from a gate signal line, a pixel electrode to which a video signal from a drain signal line is supplied via the switching element, and the counter voltage signal line A counter electrode to which a reference signal is supplied with respect to the video signal is formed,
The counter electrode is formed in a lower layer of a stacked body of a plurality of insulating layers,
The counter voltage signal line is made of a non-translucent conductor, and is formed on an upper layer of the plurality of insulating layers, and forms a lattice pattern covering the gate signal line and the drain signal line, A part thereof is electrically connected to the counter electrode through a through hole formed in the laminate of the plurality of insulating layers.
手段2.
本発明による液晶表示装置は、たとえば、手段1の構成を前提として、前記対向電圧信号線と対向電極との電気的接続は、前記複数の絶縁層の間に形成された画素電極を構成する導電層と同時に形成される他の導電層を介してなされていることを特徴とするものである。
Mean 2.
In the liquid crystal display device according to the present invention, for example, on the premise of the configuration of the
手段3.
本発明による液晶表示装置は、たとえば、手段1の構成を前提として、前記対向電圧信号線と対向電極との電気的接続は、前記複数の絶縁層の間に形成されたドレイン信号線を構成する導電層と同時に形成される他の導電層を介してなされていることを特徴とするものである。
Means 3.
In the liquid crystal display device according to the present invention, for example, on the premise of the configuration of the
手段4.
本発明による液晶表示装置は、たとえば、手段1ないし3のうちいずれかの構成を前提として、前記対向電圧信号線と対向電極との電気的接続は2箇所あるいはそれ以上の個所でなされていることを特徴とするものである。
Means 4.
In the liquid crystal display device according to the present invention, for example, on the premise of any one of
手段5.
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設される複数のゲート信号線とこれらゲート信号線に交差して並設される複数のドレイン信号線とで囲まれた領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線を介して前記映像信号に対して基準となる信号が供給される対向電極とが形成され、
前記対向電極は複数の絶縁層の積層体の下層に形成され、前記画素電極は前記積層体の複数の絶縁層のうちの2つの絶縁層の間に形成され前記ドレイン信号線の延在方向に沿って延在され該方向に交差する方向に並設された複数の電極群からなるとともに、
前記対向電圧信号線は、非透光性の導電体からなるとともに、前記複数の絶縁層の積層体の上層に形成され、前記ゲート信号線およびドレイン信号線をも被って格子状パターンをなし、その一部にて前記複数の絶縁層の積層体に形成されたスルーホールを通して前記対向電極に電気的に接続されていることを特徴とするものである。
Means 5.
The liquid crystal display device according to the present invention includes, for example, a plurality of gate signal lines arranged side by side on the liquid crystal side surface of one of the substrates that are opposed to each other through the liquid crystal, and intersecting these gate signal lines. A region surrounded by a plurality of drain signal lines arranged in parallel is a pixel region,
In each of these pixel regions, a switching element operated by a scanning signal from a gate signal line, a pixel electrode to which a video signal from a drain signal line is supplied via this switching element, and the above-described voltage via a counter voltage signal line A counter electrode to which a reference signal is supplied with respect to the video signal is formed,
The counter electrode is formed in a lower layer of a stack of a plurality of insulating layers, and the pixel electrode is formed between two insulating layers of the plurality of insulating layers of the stack in the extending direction of the drain signal line. A plurality of electrode groups extending along the direction intersecting the direction,
The counter voltage signal line is made of a non-translucent conductor, and is formed in an upper layer of the stacked body of the plurality of insulating layers, forming a lattice pattern covering the gate signal line and the drain signal line, A part thereof is electrically connected to the counter electrode through a through hole formed in the laminate of the plurality of insulating layers.
手段6.
本発明による液晶表示装置は、たとえば、手段5の構成を前提として、画素領域を平面的に観た場合に、ドレイン信号線を被って形成された前記対向電圧信号線とそれに隣接して配置される画素電極との間の距離は、互いに隣接して配置される画素電極との間の距離よりも大きく設定されていることを特徴とするものである。
Means 6.
The liquid crystal display device according to the present invention, for example, is arranged adjacent to the counter voltage signal line formed by covering the drain signal line when the pixel region is viewed in plan on the premise of the configuration of the means 5. The distance between the pixel electrodes is set larger than the distance between the pixel electrodes arranged adjacent to each other.
手段7.
本発明による液晶表示装置は、たとえば、手段5、6のうちいずれかの構成を前提として、画素領域を平面的に観た場合に、ドレイン信号線を被って形成された前記対向電圧信号線とそれに隣接して配置される画素電極との間の距離は、該対向電圧信号線とそれに近接して配置される対向電極との間の距離よりも大きく設定されていることを特徴とするものである。
Mean 7
The liquid crystal display device according to the present invention includes, for example, the counter voltage signal line formed by covering the drain signal line when the pixel region is viewed in plan on the premise of the configuration of any one of the means 5 and 6. The distance between the pixel electrode arranged adjacent to the pixel electrode is set larger than the distance between the counter voltage signal line and the counter electrode arranged adjacent to the counter voltage signal line. is there.
手段8.
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設される複数のゲート信号線とこれらゲート信号線に交差して並設される複数のドレイン信号線とで囲まれた領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線を介して前記映像信号に対して基準となる信号が供給される対向電極とが形成され、
前記対向電圧信号線は、その表面が陽極化成されたAlあるいはその合金から構成されるとともに複数の絶縁層の積層体の下層に形成され、
前記対向電極は、透光性の導電体からなるとともに、前記複数の絶縁層の積層体の上層に形成され、前記ゲート信号線およびドレイン信号線をも被って格子状パターンをなし、その一部にて前記複数の絶縁層の積層体に形成されたスルーホールを通して前記対向電圧信号線に容量結合されていることを特徴とするものである。
Means 8.
The liquid crystal display device according to the present invention includes, for example, a plurality of gate signal lines arranged side by side on the liquid crystal side surface of one of the substrates that are opposed to each other through the liquid crystal, and intersecting these gate signal lines. A region surrounded by a plurality of drain signal lines arranged in parallel is a pixel region,
In each of these pixel regions, a switching element operated by a scanning signal from a gate signal line, a pixel electrode to which a video signal from a drain signal line is supplied via this switching element, and the above-described voltage via a counter voltage signal line A counter electrode to which a reference signal is supplied with respect to the video signal is formed,
The counter voltage signal line is composed of anodized Al or an alloy thereof and is formed in a lower layer of a laminate of a plurality of insulating layers,
The counter electrode is made of a light-transmitting conductor, and is formed in an upper layer of the stacked body of the plurality of insulating layers, and covers the gate signal line and the drain signal line to form a lattice pattern, and a part thereof The capacitor is capacitively coupled to the counter voltage signal line through through holes formed in the laminate of the plurality of insulating layers.
手段9.
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設される複数のゲート信号線とこれらゲート信号線に交差して並設される複数のドレイン信号線とで囲まれた領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線を介して前記映像信号に対して基準となる信号が供給される対向電極とが形成され、
前記対向電圧信号線は、その表面が陽極化成されたAlあるいはその合金から構成されるとともに複数の絶縁層の積層体の下層に形成され、かつこの対向電圧信号線の少なくとも一部の下層に該対向電圧信号線から露出された導電材料層を備え、
前記対向電極は、前記複数の絶縁層の積層体の上層に形成され、前記ゲート信号線およびドレイン信号線をも被って格子状パターンをなし、その一部にて前記複数の絶縁層の積層体に形成されたスルーホールを通して前記導電材料層に電気的に接続されていることを特徴とするものである。
Means 9.
The liquid crystal display device according to the present invention includes, for example, a plurality of gate signal lines arranged side by side on the liquid crystal side surface of one of the substrates that are opposed to each other through the liquid crystal, and intersecting these gate signal lines. A region surrounded by a plurality of drain signal lines arranged in parallel is a pixel region,
In each of these pixel regions, a switching element operated by a scanning signal from a gate signal line, a pixel electrode to which a video signal from a drain signal line is supplied via this switching element, and the above-described voltage via a counter voltage signal line A counter electrode to which a reference signal is supplied with respect to the video signal is formed,
The counter voltage signal line is composed of anodized Al or an alloy thereof and is formed in a lower layer of a laminate of a plurality of insulating layers, and the counter voltage signal line is formed in at least a part of the lower layer of the counter voltage signal line. A conductive material layer exposed from the counter voltage signal line;
The counter electrode is formed in an upper layer of the stacked body of the plurality of insulating layers, covers the gate signal line and the drain signal line to form a lattice pattern, and a stacked body of the plurality of insulating layers in a part thereof It is electrically connected to the conductive material layer through a through-hole formed in.
手段10.
本発明による液晶表示装置は、たとえば、手段9の構成を前提として、対向電極は透光性の導電層で構成されていることを特徴とするものである。
Means 10.
The liquid crystal display device according to the present invention is characterized in that, for example, on the premise of the configuration of the means 9, the counter electrode is composed of a translucent conductive layer.
手段11.
本発明による液晶表示装置は、たとえば、手段9、10のうちいずれかの構成を前提として、複数の絶縁層の前記積層体の2つの絶縁層の間にドレイン信号線が形成され、前記対向電極と導電材料層との間に前記ドレイン信号線の材料と同一の材料層が介在されていることを特徴とするものである。
Means 11.
In the liquid crystal display device according to the present invention, for example, a drain signal line is formed between two insulating layers of the laminate of a plurality of insulating layers on the premise of any one of the means 9 and 10, and the counter electrode The same material layer as that of the drain signal line is interposed between the conductive material layer and the conductive material layer.
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。 In addition, this invention is not limited to the above structure, A various change is possible in the range which does not deviate from the technical idea of this invention.
以上説明したことから明らかなように、本発明による液晶表示装置によれば、画素領域の開口率を向上させることができる。また、対向電極と対向電圧信号線の信頼性ある接続を図ることができる。 As is apparent from the above description, according to the liquid crystal display device of the present invention, the aperture ratio of the pixel region can be improved. In addition, a reliable connection between the counter electrode and the counter voltage signal line can be achieved.
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例1.
《全体構成》
図2は、本発明による液晶表示装置の一実施例を示す全体構成図である。同図は等価回路図であるが、実際の幾何学的配置に対応させて描いている。
Hereinafter, embodiments of a liquid crystal display device according to the present invention will be described with reference to the drawings.
Example 1.
"overall structure"
FIG. 2 is an overall configuration diagram showing an embodiment of a liquid crystal display device according to the present invention. Although this figure is an equivalent circuit diagram, it is drawn corresponding to the actual geometric arrangement.
同図において、液晶を介して互いに対向配置される一対の透明基板SUB1、SUB2があり、該液晶は一方の透明基板SUB1に対する他方の透明基板SUB2の固定を兼ねるシール材SLによって封入されている。 In the figure, there is a pair of transparent substrates SUB1 and SUB2 arranged to face each other via a liquid crystal, and the liquid crystal is sealed by a sealing material SL that also serves to fix the other transparent substrate SUB2 to one transparent substrate SUB1.
シール材SLによって囲まれた前記一方の透明基板SUB1の液晶側の面には、そのx方向に延在しy方向に並設されたゲート信号線GLとy方向に延在しx方向に並設されたドレイン信号線DLとが形成されている。 On the liquid crystal side surface of the one transparent substrate SUB1 surrounded by the sealing material SL, the gate signal lines GL extending in the x direction and arranged in parallel in the y direction, and extending in the y direction and aligned in the x direction. A drain signal line DL is provided.
各ゲート信号線GLと各ドレイン信号線DLとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ARを構成するようになっている。 A region surrounded by each gate signal line GL and each drain signal line DL constitutes a pixel region, and a matrix aggregate of these pixel regions constitutes a liquid crystal display unit AR.
また、x方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線CLが形成されている。この対向電圧信号線CLは各画素領域の後述する対向電極CTに映像信号に対して基準となる電圧を供給するための信号線となるものである。 A common counter voltage signal line CL that runs in each pixel region is formed in each pixel region arranged in parallel in the x direction. The counter voltage signal line CL serves as a signal line for supplying a reference voltage for a video signal to a counter electrode CT (described later) in each pixel region.
各画素領域には、その片側のゲート信号線GLからの走査信号によって作動される薄膜トランジスタTFTと、この薄膜トランジスタTFTを介して片側のドレイン信号線DLからの映像信号が供給される画素電極PXが形成されている。 In each pixel region, a thin film transistor TFT operated by a scanning signal from one side gate signal line GL and a pixel electrode PX to which a video signal from one side drain signal line DL is supplied via the thin film transistor TFT are formed. Has been.
この画素電極PXは、前記対向電圧信号線CLと接続された対向電極CTとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。 The pixel electrode PX generates an electric field with the counter electrode CT connected to the counter voltage signal line CL, and the light transmittance of the liquid crystal is controlled by the electric field.
前記ゲート信号線GLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は垂直走査駆動回路Vの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Vの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。 One end of each of the gate signal lines GL extends beyond the sealing material SL, and the extending end constitutes a terminal to which the output terminal of the vertical scanning drive circuit V is connected. The input terminal of the vertical scanning drive circuit V receives a signal from a printed circuit board disposed outside the liquid crystal display panel.
垂直走査駆動回路Vは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線GLどおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。 The vertical scanning drive circuit V is composed of a plurality of semiconductor devices, and a plurality of adjacent gate signal lines GL are grouped, and one semiconductor device is assigned to each group.
同様に、前記ドレイン信号線DLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は映像信号駆動回路Heの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Heの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。 Similarly, one end of each of the drain signal lines DL extends beyond the seal material SL, and the extending end constitutes a terminal to which the output terminal of the video signal driving circuit He is connected. . The input terminal of the video signal driving circuit He is adapted to receive a signal from a printed circuit board arranged outside the liquid crystal display panel.
この映像信号駆動回路Heも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線DLどおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。 The video signal drive circuit He is also composed of a plurality of semiconductor devices, and a plurality of adjacent drain signal lines DL are grouped, and one semiconductor device is assigned to each group. .
また、前記各対向電圧信号線CLは図中右側の端部で共通に接続され、その接続線はシール材SLを超えて延在され、その延在端において端子CLTを構成している。この端子CLTからは映像信号に対して基準となる電圧が供給されるようになっている。 The counter voltage signal lines CL are connected in common at the end on the right side in the figure, and the connection line extends beyond the seal material SL, and constitutes a terminal CLT at the extended end. A voltage serving as a reference for the video signal is supplied from the terminal CLT.
前記各ゲート信号線GLは、垂直走査回路Vからの走査信号によって、その一つが順次選択されるようになっている。 One of the gate signal lines GL is sequentially selected by a scanning signal from the vertical scanning circuit V.
また、前記各ドレイン信号線DLのそれぞれには、映像信号駆動回路Heによって、前記ゲート信号線GLの選択のタイミングに合わせて映像信号が供給されるようになっている。 In addition, a video signal is supplied to each of the drain signal lines DL by the video signal driving circuit He in accordance with the selection timing of the gate signal line GL.
なお、上述した実施例では、垂直走査駆動回路Vおよび映像信号駆動回路Heは透明基板SUB1に搭載された半導体装置を示したものであるが、たとえば透明基板SUB1とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタTFTの半導体層が多結晶シリコン(p−Si)から構成される場合、透明基板SUB1面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。 In the above-described embodiment, the vertical scanning drive circuit V and the video signal drive circuit He indicate the semiconductor device mounted on the transparent substrate SUB1, but for example, straddle between the transparent substrate SUB1 and the printed circuit board. It may be a so-called tape carrier type semiconductor device to be connected. Further, when the semiconductor layer of the thin film transistor TFT is made of polycrystalline silicon (p-Si), the transparent substrate SUB1 is made of the polycrystalline silicon. A semiconductor element may be formed together with a wiring layer.
《画素構成》
図1(a)は前記画素領域の一実施例の構成を示す平面図である。また、図1(b)は図1(a)のb−b線における断面図、図1(c)は図1(a)のc−c線における断面図、図1(d)は図1(a)のd−d線における断面図である。
<Pixel configuration>
FIG. 1A is a plan view showing a configuration of an embodiment of the pixel region. 1B is a cross-sectional view taken along line bb in FIG. 1A, FIG. 1C is a cross-sectional view taken along line cc in FIG. 1A, and FIG. It is sectional drawing in the dd line | wire of (a).
各図において、透明基板SUB1の液晶側の面に、まず、x方向に延在しy方向に並設される一対のゲート信号線GLが形成されている。 In each drawing, a pair of gate signal lines GL extending in the x direction and arranged in parallel in the y direction are first formed on the liquid crystal side surface of the transparent substrate SUB1.
これらゲート信号線GLは後述の一対のドレイン信号線DLとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。 These gate signal lines GL surround a rectangular region together with a pair of drain signal lines DL described later, and this region is configured as a pixel region.
そして、この画素領域内における透明基板SUB1の表面には透光性の導電材からなる対向電極CTが該画素領域の周辺の僅かな領域を除く中央部に形成されている。透光性の導電材としては、たとえば、ITO(Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2、In2O3等が用いられる。 A counter electrode CT made of a translucent conductive material is formed on the surface of the transparent substrate SUB1 in the pixel region at the center except for a slight region around the pixel region. As the translucent conductive material, for example, ITO (Indium Tin Oxide), ITZO (Indium Tin Zinc Oxide), IZO (Indium Zinc Oxide), SnO 2 , In 2 O 3 or the like is used.
このようにゲート信号線GLおよび対向電極CTが形成された透明基板SUB1の表面には該ゲート信号線GL等をも被ってたとえばSiNからなる絶縁膜GIが形成されている。 Thus, on the surface of the transparent substrate SUB1 on which the gate signal line GL and the counter electrode CT are formed, an insulating film GI made of, for example, SiN is formed so as to cover the gate signal line GL and the like.
この絶縁膜GIは、後述のドレイン信号線DLの形成領域においては前記ゲート信号線GLに対する層間絶縁膜としての機能を、後述の薄膜トランジスタTFTの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。 The insulating film GI functions as an interlayer insulating film for the gate signal line GL in a region where a drain signal line DL described later is formed, and functions as a gate insulating film in a region where a thin film transistor TFT described later is formed. It has become.
そして、この絶縁膜GIの表面であって、前記ゲート信号線GLの一部に重畳するようにしてたとえばアモルファスSiからなる半導体層ASが形成されている。 A semiconductor layer AS made of, for example, amorphous Si is formed on the surface of the insulating film GI so as to overlap a part of the gate signal line GL.
この半導体層ASは、薄膜トランジスタTFTのそれであって、その上面にドレイン電極SD1およびソース電極SD2を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のMIS型トランジスタを構成することができる。 This semiconductor layer AS is that of the thin film transistor TFT, and by forming the drain electrode SD1 and the source electrode SD2 on the upper surface thereof, an MIS type transistor having an inverted stagger structure having a part of the gate signal line as the gate electrode is formed. be able to.
ここで、前記ドイレン電極SD1およびソース電極SD2はドレイン信号線DLの形成の際に同時に形成されるようになっている。 Here, the drain electrode SD1 and the source electrode SD2 are formed simultaneously with the formation of the drain signal line DL.
すなわち、y方向に延在されx方向に並設されるドレイン信号線DLが形成され、その一部が前記半導体層ASの上面にまで延在されてドレイン電極SD1が形成され、また、このドレイン電極SD1と薄膜トランジスタTFTのチャネル長分だけ離間されてソース電極SD2が形成されている。 That is, a drain signal line DL extending in the y direction and juxtaposed in the x direction is formed, and a part of the drain signal line DL is extended to the upper surface of the semiconductor layer AS to form the drain electrode SD1. A source electrode SD2 is formed by being separated from the electrode SD1 by the channel length of the thin film transistor TFT.
また、このソース電極SD2は画素領域側に若干延在されて後述する画素電極PXとの電気的接続を図るためのコンタクト部COTが形成されている。 Further, the source electrode SD2 is slightly extended to the pixel region side to form a contact portion COT for electrical connection with a pixel electrode PX described later.
そして、透明基板SUB1の表面には前記ドレイン信号線DL、ドレイン電極SD1、およびソース電極SD2をも被って保護膜PSV1が形成されている。この保護膜PSV1はたとえばSiN膜等の無機材料層からなり、後述の保護膜PSV2とともに、前記薄膜トランジスタTFTの液晶との直接の接触を回避させるようになっている。該薄膜トランジスタTFTの液晶との接触により特性が変化してしまうのを防止するためである。 A protective film PSV1 is formed on the surface of the transparent substrate SUB1 so as to cover the drain signal line DL, the drain electrode SD1, and the source electrode SD2. This protective film PSV1 is made of an inorganic material layer such as a SiN film, for example, and avoids direct contact with the liquid crystal of the thin film transistor TFT together with the protective film PSV2 described later. This is to prevent the characteristics from changing due to the contact of the thin film transistor TFT with the liquid crystal.
この保護膜PSV1の表面には、たとえば透光性の導電材で形成される画素電極PXが形成されている。該透光性の導電材として、たとえば、ITO(Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO(Indium Zinc Oxide)、SnO2、In2O3等が用いられる。 On the surface of the protective film PSV1, pixel electrodes PX made of, for example, a translucent conductive material are formed. As the translucent conductive material, for example, ITO (Indium Tin Oxide), ITZO (Indium Tin Zinc Oxide), IZO (Indium Zinc Oxide), SnO 2 , In 2 O 3 or the like is used.
ここで、この画素電極PXは、図中ほぼx方向に延在しy方向に並設される多数の帯状の電極群から構成されているが、各電極はその延在方向のほぼ中央部に屈曲部を有する山型形状のパターンで形成されている。 Here, the pixel electrode PX is composed of a number of strip-shaped electrode groups extending in the x direction and arranged in parallel in the y direction in the figure, but each electrode is in a substantially central portion in the extending direction. It is formed with a mountain-shaped pattern having a bent portion.
このような画素電極PXは、特にその辺端部(エッヂ)において前記対向電極CTとの間に電界を生じせしめるようになっているが、上述のパターンとすることにより、いわゆるマルチドメイン方式を採用した構成となっている。 Such a pixel electrode PX generates an electric field between the pixel electrode PX and the counter electrode CT, particularly at its edge (edge). By adopting the above-mentioned pattern, a so-called multi-domain method is adopted. It has become the composition.
すなわち、液晶はその分子配列が同じ状態でも、液晶表示パネルに入射する光の入射方向によって透過光の偏光状態が変化するので、入射方向に対応して光の透過率が異なってしまう。 In other words, even when the molecular arrangement of the liquid crystal is the same, the polarization state of the transmitted light changes depending on the incident direction of the light incident on the liquid crystal display panel, so that the light transmittance varies depending on the incident direction.
このような液晶表示パネルの視角依存性は視角方向に対し視点を斜めに傾けると、輝度の逆転現象を引き起こすことになり、カラー表示の場合に画像が色づくという表示特性を有する。 The viewing angle dependency of such a liquid crystal display panel has a display characteristic that when the viewpoint is tilted with respect to the viewing angle direction, a luminance reversal phenomenon is caused, and an image is colored in the case of color display.
このため、前記画素電極PXをその延在方向に少なくとも一つの屈曲部を形成したパターンとし、さらにこのパターンを平行にシフトした形状で対向電極CTを形成し、これら各電極の屈曲点を結んだ仮想の線を境にし一方の領域と他方の領域とで各電極間に作用する電界の方向を異ならしめ、これにより、視野角に依存する画像の色づきを補償するようにしている。 Therefore, the pixel electrode PX has a pattern in which at least one bent portion is formed in the extending direction, and the counter electrode CT is formed in a shape in which this pattern is shifted in parallel, and the bent points of these electrodes are connected. The direction of the electric field acting between the electrodes is made different between one region and the other region with the virtual line as a boundary, thereby compensating for the coloring of the image depending on the viewing angle.
なお、この実施例では、対向電極CTは画素領域のほぼ全域にわたって形成されたものであるが、そのうち実際に対向電極として機能するのは上述したように画素電極PXを平行にシフトした部分となる。 In this embodiment, the counter electrode CT is formed over almost the entire pixel region, but the portion that actually functions as the counter electrode is a portion obtained by shifting the pixel electrode PX in parallel as described above. .
そして、画素電極PXの電極群はそれらが互いに電気的に接続されるために周辺において同一の材料で一体に形成されるようになっている。このことから、画素電極PXは全体として画素領域の周辺の僅かな領域を除く中央部に形成された導電層にそのx方向に延在されy方向に並設された多数スリット(山形状スリット)を形成したパターンとして形成される。 The electrode groups of the pixel electrodes PX are integrally formed of the same material in the periphery so that they are electrically connected to each other. Therefore, the pixel electrode PX as a whole is a multiplicity of slits (mountain-shaped slits) extending in the x direction and juxtaposed in the y direction on a conductive layer formed in the central portion excluding a small area around the pixel area. Is formed as a pattern.
また、このようなパターンの画素電極PXの一部は前記保護膜PSV1に予め形成されたスルーホールを通して前記薄膜トランジスタTFTのソース電極SD2のコンタクト部COTに電気的接続がなされるようになっている。 A part of the pixel electrode PX having such a pattern is electrically connected to the contact portion COT of the source electrode SD2 of the thin film transistor TFT through a through hole previously formed in the protective film PSV1.
さらに、透明基板SUB1の表面には該画素電極PXをも被って保護膜PSV2が形成されている。この保護膜PSV2はたとえば樹脂からなる有機材料からなっている。 Further, a protective film PSV2 is formed on the surface of the transparent substrate SUB1 so as to cover the pixel electrode PX. This protective film PSV2 is made of an organic material made of resin, for example.
この保護膜PSV2は、前記保護膜PSV1とともに薄膜トランジスタTFTの液晶の直接の接触を回避する保護膜PSVとして機能することは上述した通りであるが、その材料として有機材料を用いることで表面を平坦化でき、その上方面に形成する配向膜のラビング性を良好にできる。 As described above, this protective film PSV2 functions as a protective film PSV that avoids direct contact with the liquid crystal of the thin film transistor TFT together with the protective film PSV1, but the surface is flattened by using an organic material as the material. In addition, the rubbing property of the alignment film formed on the upper surface can be improved.
さらに、この保護膜PSV2の表面には前記対向電極CTに信号を供給するための対向電圧信号線CLが形成されている。 Further, a counter voltage signal line CL for supplying a signal to the counter electrode CT is formed on the surface of the protective film PSV2.
この対向電圧信号線CLは電気抵抗の小さい材料が選定され、このことから金属等が用いられている。 For the counter voltage signal line CL, a material having a small electric resistance is selected, and therefore metal or the like is used.
また、対向電圧信号線CLは、ドレイン信号線DLおよびゲート信号線GLを被うようにした格子状パターンをなし、その開口部は画素領域の周辺の僅かな部分を除いた中央部、すなわち実質的な画素領域を露呈させるように形成されている。 Further, the counter voltage signal line CL has a lattice pattern that covers the drain signal line DL and the gate signal line GL, and the opening is a central portion excluding a slight portion around the pixel region, that is, substantially It is formed so that a typical pixel region is exposed.
このようなパターンで形成された対向電圧信号線CLは、前記液晶表示部ARの周辺のうちいかなる個所、および複数からでも対向電圧信号を供給することができる。このため、対向電圧信号線CLにおける対向電圧信号の波形歪みを無くすことができ、スメア、輝度傾斜の発生を低減させることができる。 The counter voltage signal line CL formed in such a pattern can supply a counter voltage signal from any location and a plurality of locations around the liquid crystal display AR. For this reason, the waveform distortion of the counter voltage signal in the counter voltage signal line CL can be eliminated, and the occurrence of smear and luminance gradient can be reduced.
また、対向電圧信号線CLの全体として電気抵抗、給電抵抗を小さくできることから、いわゆるコモン反転駆動において、横スメアを1/3以下に低減させることができるようになる。 Further, since the electrical resistance and the feeding resistance can be reduced as a whole of the counter voltage signal line CL, the lateral smear can be reduced to 1/3 or less in so-called common inversion driving.
そして、ドレイン信号線DLをその長手方向に沿って被う対向電圧信号線CLはその中心軸をほぼ一致させて該ドレイン信号線DLよりも幅が大きく形成されている。これにより、ドレイン信号線DLからのノイズの原因となる電界を該対向電圧信号線CL側に終端させ、画素電極PXに終端させにくくしている。 The counter voltage signal line CL that covers the drain signal line DL along the longitudinal direction thereof is formed to have a width larger than that of the drain signal line DL so that the central axes thereof are substantially aligned. Thus, the electric field that causes noise from the drain signal line DL is terminated on the counter voltage signal line CL side, and is difficult to terminate on the pixel electrode PX.
この場合、ドレイン信号線DLと対向電圧信号線CLとの間の寄生容量は、それらの間に介在される有機材料からなる保護膜PSV2によって大幅に低減されるようになっている。このような保護膜PSV2は誘電率が小さいからである。 In this case, the parasitic capacitance between the drain signal line DL and the counter voltage signal line CL is greatly reduced by the protective film PSV2 made of an organic material interposed therebetween. This is because such a protective film PSV2 has a small dielectric constant.
同様に、ドレイン信号線DLをその長手方向に沿って被う対向電圧信号線CLもその中心軸をほぼ一致させて該ドレイン信号線DLよりも幅が大きく形成されている。 Similarly, the counter voltage signal line CL covering the drain signal line DL along the longitudinal direction thereof is formed to have a width larger than that of the drain signal line DL so that the central axes thereof are substantially aligned.
この場合、該対向電圧信号線CLは薄膜トランジスタTFTも被うように形成されている。該対向電圧信号線CLは非透光性の金属で形成され、該薄膜トランジスタTFTに照射される外来光を遮光し、該薄膜トランジスタTFTの特性劣化を防止できるからである。 In this case, the counter voltage signal line CL is formed to cover the thin film transistor TFT. This is because the counter voltage signal line CL is formed of a non-translucent metal and can shield extraneous light applied to the thin film transistor TFT, thereby preventing characteristic deterioration of the thin film transistor TFT.
なお、該対向電極信号線CLは画素領域内において画素電極PXの一部と重畳する領域を有するようになっており、この領域において、保護膜PSV2を誘電体膜とする容量素子Cstgが形成されている。 The counter electrode signal line CL has a region overlapping with a part of the pixel electrode PX in the pixel region. In this region, the capacitor element Cstg having the protective film PSV2 as a dielectric film is formed. ing.
この容量素子Cstgは、たとえば画素電極PXに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。 The capacitive element Cstg has a function of, for example, accumulating a video signal supplied to the pixel electrode PX for a relatively long time.
そして、このように対向電極CTが形成された透明基板SUB1の上面には該対向電極CTをも被って配向膜(図示せず)が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。 An alignment film (not shown) is formed on the upper surface of the transparent substrate SUB1 on which the counter electrode CT is formed in such a manner so as to cover the counter electrode CT. This alignment film is in direct contact with the liquid crystal, and the initial alignment direction of the molecules of the liquid crystal is determined by rubbing formed on the surface thereof.
なお、透明基板SUB1と液晶を介して配置される透明基板SUB2の液晶側の面には、カラーフィルタが形成されている。このカラーフィルタはたとえば赤(R)、緑(G)、青(B)の各色のフィルタからなり、y方向に並設される各画素領域群にたとえば赤色のフィルタが共通に形成され、該画素領域群にx方向に順次隣接する画素領域群に共通に赤(R)色、緑(G)色、青(B)色、赤(R)色、……、というような配列で形成されている。 A color filter is formed on the liquid crystal side surface of the transparent substrate SUB1 and the transparent substrate SUB2 disposed via the liquid crystal. This color filter is made up of, for example, red (R), green (G), and blue (B) filters. For example, a red filter is commonly formed in each pixel region group arranged in the y direction. It is formed in an arrangement such as red (R) color, green (G) color, blue (B) color, red (R) color,... Common to pixel region groups that are sequentially adjacent to the region group in the x direction. Yes.
そして、カラーフィルタが形成された透明基板の表面にはこれらカラーフィルタをも被って平坦化膜が形成されている。この平坦化膜は塗布によって形成できる樹脂膜からなり、該カラーフィルタの形成によって顕在化する段差をなくすために設けられる。 A flattening film is formed on the surface of the transparent substrate on which the color filters are formed so as to cover these color filters. This flattening film is made of a resin film that can be formed by coating, and is provided to eliminate a step that becomes obvious due to the formation of the color filter.
そして、この平坦化膜の表面には配向膜が形成され、この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。 An alignment film is formed on the surface of the flattening film, and the alignment film is a film in direct contact with the liquid crystal, and the initial alignment direction of the molecules of the liquid crystal is determined by rubbing formed on the surface. ing.
ここで、この実施例では、透明基板SUB2の液晶側の面にはブラックマトリクスが形成されていない構成となっている。透明基板SUB1の液晶側の面に形成された対向電圧信号線CLが該ブラックマトリクスと同様の機能をもつようになるからである。これにより、透明基板SUB1に対する透明基板SUB2の合わせの精度を向上させることができるようになる。 In this embodiment, the black matrix is not formed on the liquid crystal side surface of the transparent substrate SUB2. This is because the counter voltage signal line CL formed on the surface of the transparent substrate SUB1 on the liquid crystal side has the same function as the black matrix. Thereby, the precision of alignment of the transparent substrate SUB2 with respect to the transparent substrate SUB1 can be improved.
実施例2.
図3は、本発明による液晶表示装置の他の実施例を示す構成図で、図1(b)に対応した図となっている。
Example 2
FIG. 3 is a block diagram showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG.
図1(b)の場合と比較して異なる構成は、対向電極CTと対向電圧信号線CLとのスルーホールTHを通しての接続において、画素電極PXを構成する材料層と同一の導電層CNLを介在させていることにある。 1B is different from the case of FIG. 1B in that the counter electrode CT and the counter voltage signal line CL are connected through the through hole TH, and the same conductive layer CNL as the material layer forming the pixel electrode PX is interposed. It is in letting it be.
すなわち、保護膜PSV1の上面に画素電極PXを形成する際に、該保護膜PSV1に形成したスルーホールTH1を通して前記対向電極CTと接続される導電層を同時に形成し、その後、保護膜PSV2の上面に形成された対向電圧信号線CLを該保護膜PSV2に形成したスルーホールTH2を通して前記導電層に接続させることによって構成できる。 That is, when the pixel electrode PX is formed on the upper surface of the protective film PSV1, a conductive layer connected to the counter electrode CT is simultaneously formed through the through hole TH1 formed in the protective film PSV1, and then the upper surface of the protective film PSV2 is formed. The counter voltage signal line CL formed in (1) is connected to the conductive layer through a through hole TH2 formed in the protective film PSV2.
このようにした場合、対向電極CTと対向電圧信号線CLとの接続部の接触面積の増大を図ることができ、接続を信頼性あるものとすることができる。 In this case, the contact area of the connection portion between the counter electrode CT and the counter voltage signal line CL can be increased, and the connection can be made reliable.
実施例3.
図4は、本発明による液晶表示装置の他の実施例を示す構成図で、図3に対応した図となっている。
Example 3
FIG. 4 is a block diagram showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG.
図3の場合と比較して異なる構成は、対向電極CTと対向電圧信号線CLとのスルーホールTHを通しての接続において、ドレイン信号線DLを構成する材料層と同一の導電層CNLを介在させていることにある。 3 differs from the case of FIG. 3 in that the conductive layer CNL, which is the same as the material layer constituting the drain signal line DL, is interposed in the connection between the counter electrode CT and the counter voltage signal line CL through the through hole TH. There is to be.
対向電極CTとして透光性の導電材を用い、また、対向電圧信号線CLとしてたとえばAlあるいはその合金を用いた場合、それらの接続抵抗は大きくなることから、前記ドレイン信号線DLとしてたとえばCr、Mo、W、他の高融点金属あるいはこれらを含む合金等を用い、上述した構成とすることによって、対向電極CTと対向電圧信号線CLとの接続抵抗の低減を図った構成とすることができる。 When a translucent conductive material is used as the counter electrode CT and, for example, Al or an alloy thereof is used as the counter voltage signal line CL, their connection resistance increases. Therefore, as the drain signal line DL, for example, Cr, By using Mo, W, another refractory metal, an alloy containing these, or the like, and having the above-described configuration, it is possible to reduce the connection resistance between the counter electrode CT and the counter voltage signal line CL. .
実施例4.
図5は、本発明による液晶表示装置の他の実施例を示す構成図で、図3に対応した図となっている。
Example 4
FIG. 5 is a block diagram showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG.
図3の場合と比較して異なる構成は、保護膜PSV1および絶縁膜GIに形成するスルーホールTH1と絶縁膜PSV2に形成するスルーホールTH2はそれらの中心軸を一致させることなく、それぞれ別な個所に形成することにある。 3 differs from the case of FIG. 3 in that the through hole TH1 formed in the protective film PSV1 and the insulating film GI and the through hole TH2 formed in the insulating film PSV2 are different from each other without matching their central axes. There is in forming.
このようにした場合、有機材料からなる保護膜PSV2の表面は、保護膜PSV1および絶縁膜GIのスルーホールTH1の形成個所においても平坦化されるようになる。 In such a case, the surface of the protective film PSV2 made of an organic material is flattened even at the positions where the protective film PSV1 and the through hole TH1 of the insulating film GI are formed.
このことは、保護膜PSV2に形成される凹陥部はスルーホールTH2のみとなるが、その深さは比較的浅いことから、該保護膜PSV2の表面に形成される配向膜のラビング性を向上させることができる。 This is because the concave portion formed in the protective film PSV2 is only the through hole TH2, but the depth is relatively shallow, so that the rubbing property of the alignment film formed on the surface of the protective film PSV2 is improved. be able to.
実施例5.
図6は本発明による液晶表示装置の他の実施例を示す構成図で、図1(a)に対応する図となっている。
Example 5 FIG.
FIG. 6 is a block diagram showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG.
図1(a)の場合と比較して異なる構成は、対向電極CTと対向電圧信号線CLとの接続を図る部分が1個のみならず2個設けられていることにある。 A configuration different from the case of FIG. 1A is that not only one part but also two parts are provided to connect the counter electrode CT and the counter voltage signal line CL.
上述した構成から明らかなように、対向電極CTと対向電圧信号線CLとの接続は保護膜PSV2、PSV1、および絶縁膜GIの比較的多層である積層体に形成されたスルーホールTHを通して行なわなければならないことから、接続不良の発生を回避するための冗長構成となっている。 As is clear from the above-described configuration, the connection between the counter electrode CT and the counter voltage signal line CL must be made through a through hole TH formed in a laminate having a relatively multilayer structure of the protective films PSV2, PSV1, and the insulating film GI. Therefore, a redundant configuration is provided to avoid the occurrence of connection failure.
一方のスルーホールは画素領域を囲む一方のゲート信号線GLに近接させて形成し、他方のスルーホールは他方のゲート信号線GLに近接させて形成している。 One through hole is formed close to one gate signal line GL surrounding the pixel region, and the other through hole is formed close to the other gate signal line GL.
実施例6.
図7(a)は本発明による液晶表示装置の他の実施例を示す平面図で、図1(a)と対応した図となっている。また、図7(b)は図7(a)のb−b線における断面図を示している。
Example 6
FIG. 7A is a plan view showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG. Moreover, FIG.7 (b) has shown sectional drawing in the bb line of Fig.7 (a).
図1(a)の場合と比較して異なる構成は画素電極PXにあり、この画素電極PXはy方向にほぼ直線状に延在しx方向に並設された電極群から構成されていることにある。 The pixel electrode PX has a different configuration compared to the case of FIG. 1A, and the pixel electrode PX is composed of an electrode group extending substantially linearly in the y direction and arranged in parallel in the x direction. It is in.
この場合においても、電極群からなる各画素電極PXはその上下端で互いに接続された構成となっている。 Also in this case, the pixel electrodes PX formed of the electrode group are connected to each other at the upper and lower ends.
また、これら画素電極PXをも被って保護膜PSV2が形成され、この保護膜PSV2の上面にドレイン信号線DLおよびゲート信号線GLを被って形成される対向電圧信号線CLが形成されている。 A protective film PSV2 is formed so as to cover the pixel electrodes PX, and a counter voltage signal line CL formed so as to cover the drain signal line DL and the gate signal line GL is formed on the upper surface of the protective film PSV2.
このように構成した場合、前記対向電圧信号線CLの開口部の領域内に形成された各画素電極PXのうちドレイン信号線DLに隣接する画素領域は該対向電圧信号線CLにより近接させて配置でき、該対向電圧信号線CLに対向電極CTの機能をもたせてそれらの間に電界を発生せしめるようにできる。 When configured in this manner, the pixel region adjacent to the drain signal line DL among the pixel electrodes PX formed in the region of the opening of the counter voltage signal line CL is disposed closer to the counter voltage signal line CL. In addition, the counter voltage signal line CL can have the function of the counter electrode CT to generate an electric field therebetween.
このことから、前記対向電圧信号線CLの開口部の領域において無駄な領域を形成することなく、画素領域とすることができ、その開口率を向上させることができる。 Therefore, a pixel region can be formed without forming a useless region in the region of the opening of the counter voltage signal line CL, and the aperture ratio can be improved.
すなわち、ドレイン信号線DLからの電界はその上部に形成された対向電圧信号線DL側にほぼ集中的に終端され、該対向電圧信号線CLの両側に放射状に拡がってしまう分が減少することになる。このため、該対向電圧信号線CLの近傍においても表示に寄与できる画素領域として構成できるからである。 That is, the electric field from the drain signal line DL is terminated almost intensively on the side of the counter voltage signal line DL formed on the upper side, and the amount of radial expansion on both sides of the counter voltage signal line CL is reduced. Become. For this reason, it can be configured as a pixel region that can contribute to display even in the vicinity of the counter voltage signal line CL.
また、上述した構成のようにすることにより、図7(b)に対応する図である図8に示すように、対向電圧信号線CLとそれに隣接する画素電極PXの距離W1を各画素電極PXの間の距離W2に対して異なった値に設定するようにできるようになる。このことは、たとえば画素電極PXの本数が既に定められており、画素領域間の距離を可変するような設定をするような場合において、対向電圧信号線CLとそれに隣接する画素電極PXの前記距離W1を調整することにより、最適な画素構成を容易に実現することができる。 Further, by adopting the above-described configuration, as shown in FIG. 8 corresponding to FIG. 7B, the distance W1 between the counter voltage signal line CL and the pixel electrode PX adjacent thereto is set to each pixel electrode PX. It becomes possible to set different values for the distance W2. This is because, for example, when the number of pixel electrodes PX is already determined and the distance between the pixel regions is set to be variable, the distance between the counter voltage signal line CL and the pixel electrode PX adjacent thereto is set. By adjusting W1, an optimal pixel configuration can be easily realized.
さらに、対向電圧信号線CLは誘電率の小さな保護膜PSV2の上面に形成されているため、該対向電圧信号線CLとそれに隣接する画素電極PXとの間の電界強度は、対向電極CTと画素電極PXとの間の電界の強度よりも大きくなる。このため、画素内の輝度均一化を図るためには、W1>W2が望ましく、さらに前記保護膜PSV2の膜厚をdとした場合、W1>W2+dとすることが好ましい。 Further, since the counter voltage signal line CL is formed on the upper surface of the protective film PSV2 having a small dielectric constant, the electric field strength between the counter voltage signal line CL and the pixel electrode PX adjacent thereto is equal to the counter electrode CT and the pixel. It becomes larger than the intensity of the electric field between the electrodes PX. For this reason, W1> W2 is desirable in order to make the luminance uniform in the pixel, and when the film thickness of the protective film PSV2 is d, it is preferable to satisfy W1> W2 + d.
さらに、ドレイン信号線DLからのノイズをより低減させるには、図8に示すようにW1>W3となるように設定することが望ましい。ここで、W3は対向電圧信号線CLに近接して配置される対向電極CTとの離間距離である。このように構成することによって、ドレイン信号線DLからのノイズ電界は、同じ電位である対向電圧信号線CLおよび対向電極CTのなす等電位面に閉じ込められ、外部へのノイズ電界の漏出が抑制されるからである。 Further, in order to further reduce the noise from the drain signal line DL, it is desirable to set W1> W3 as shown in FIG. Here, W3 is a separation distance from the counter electrode CT arranged close to the counter voltage signal line CL. With this configuration, the noise electric field from the drain signal line DL is confined to the equipotential surface formed by the counter voltage signal line CL and the counter electrode CT having the same potential, and leakage of the noise electric field to the outside is suppressed. This is because that.
ここで、対向電圧信号線CLはドレイン信号線DLに対してその走行方向に平行な辺がそれぞれ1/3×W1以上にはみ出して形成することが好ましい。 Here, the counter voltage signal line CL is preferably formed so that the sides parallel to the running direction with respect to the drain signal line DL protrude beyond 1/3 × W1.
なお、上述した実施例において、各画素電極PXをその長手方向に一つあるいは複数の屈曲部を設けることによってマルチドメイン方式を採用するようにしてもよいことはもちろんである。この場合、これにともない、ドレイン信号線DLおよび対向電圧信号線CLをも画素電極PXをx方向にシフトさせたように屈曲部を有するパターンとすれば、上述した効果を奏することができる。 In the above-described embodiment, it is needless to say that the multi-domain method may be adopted by providing each pixel electrode PX with one or a plurality of bent portions in the longitudinal direction. In this case, if the drain signal line DL and the counter voltage signal line CL are also formed into a pattern having a bent portion such that the pixel electrode PX is shifted in the x direction, the above-described effects can be obtained.
実施例7.
図9(a)は本発明による液晶表示装置の他の実施例を示す平面図で、図7(a)と対応した図となっている。また、図9(b)は図9(a)のb−b線における断面図を示している。
Example 7
FIG. 9A is a plan view showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG. 7A. FIG. 9B is a cross-sectional view taken along the line bb in FIG. 9A.
図7(a)の場合と比較して異なる構成は、まず、画素電極PXが絶縁膜GI上にてドレイン信号線DLと同層に形成されている。 In the configuration different from that in FIG. 7A, first, the pixel electrode PX is formed in the same layer as the drain signal line DL on the insulating film GI.
そして、該画素電極PXおよびドレイン信号線DLをも被って保護膜PSV1、保護膜PSV2が順次形成され、該保護膜PSV2の上面にドレイン信号線DLおよびゲート信号線GLをも被って格子状パターンの対向電極CTが形成されている。 Then, a protective film PSV1 and a protective film PSV2 are sequentially formed so as to cover the pixel electrode PX and the drain signal line DL, and a lattice pattern is formed so as to cover the drain signal line DL and the gate signal line GL on the upper surface of the protective film PSV2. Counter electrode CT is formed.
さらに、この対向電極CTは保護膜PSV2、保護膜PSV1および絶縁膜GIに貫通して形成されたスルーホールTHを通して該絶縁膜GIの下層として形成された対向電圧信号線CLに電気的に接続されている。 Further, the counter electrode CT is electrically connected to a counter voltage signal line CL formed as a lower layer of the insulating film GI through a through hole TH formed through the protective film PSV2, the protective film PSV1, and the insulating film GI. ing.
なお、画素電極PX、対向電極CT(ドレイン信号線DL)はその走行方向に沿って複数の屈曲部が形成されてマルチドメイン方式が採用されている。 Note that the pixel electrode PX and the counter electrode CT (drain signal line DL) are formed with a plurality of bent portions along the traveling direction, and a multi-domain method is adopted.
この場合、対向電圧信号線CLはゲート信号線GLの形成の際に同時に形成され、それらはたとえばAlあるいはその合金層からなるとともに、その表面に陽極化成された酸化膜AOが形成されたものが考えられる。 In this case, the counter voltage signal line CL is formed at the same time when the gate signal line GL is formed. The counter voltage signal line CL is made of, for example, Al or an alloy layer thereof, and an anodized oxide film AO is formed on the surface thereof. Conceivable.
本実施例は、陽極化成された対向電圧信号線CLの一部を露呈させるようにして保護膜PSV2、保護膜PSV1および絶縁膜GIにスルーホールTHを形成し、このスルーホールTHを被うようにして対向電極CTを形成していることにある。 In this embodiment, a through hole TH is formed in the protective film PSV2, the protective film PSV1, and the insulating film GI so as to expose a part of the anodized counter voltage signal line CL, and this through hole TH is covered. Thus, the counter electrode CT is formed.
すなわち、対向電極CTと対向電圧信号線CLとの電気的接続は前記酸化膜AOを介した容量結合によってなされており、これにより、該接続部における酸化膜AOの除去を特に行なわない構成としている。 That is, the electrical connection between the counter electrode CT and the counter voltage signal line CL is made by capacitive coupling through the oxide film AO, whereby the oxide film AO is not particularly removed from the connection portion. .
対向電極CTは格子状のパターンからなることから、この対向電極CTから給電を行なうことができ、対向電圧信号線CLには直接の給電を行なわなくてもいわゆるコモン電位を安定化させる役割りを有する。 Since the counter electrode CT has a grid pattern, power can be supplied from the counter electrode CT, and the counter voltage signal line CL has a role of stabilizing a so-called common potential without direct power supply. Have.
このことから、他の実施例とし、図10に示すように、陽極化成された対向電圧信号線CLと対向電極CTとの電気的接続部の間にさらにドレイン信号線DLと同一の導電層CNLを介在させるようにしてもよいことはもちろんである。 Therefore, in another embodiment, as shown in FIG. 10, the same conductive layer CNL as the drain signal line DL is further provided between the anodized counter voltage signal line CL and the counter electrode CT. Of course, it may be made to intervene.
また、このような容量結合の構成を行なった場合、対向電圧信号線CLと対向電極CTとをそれぞれ材料を異にするようにしてもよい。それらの間に応力が発生し結合部でクラックが発生しても直接的な電気的接続が図れるからである。 When such a capacitive coupling configuration is performed, the counter voltage signal line CL and the counter electrode CT may be made of different materials. This is because a direct electrical connection can be achieved even if a stress is generated between them and a crack occurs at the joint.
実施例8.
図11(a)は本発明による液晶表示装置の他の実施例を示す平面図で、図9(a)と対応した図となっている。また、図11(b)は図11(a)のb−b線における断面図を示している。
Example 8 FIG.
FIG. 11A is a plan view showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG. 9A. Moreover, FIG.11 (b) has shown sectional drawing in the bb line of Fig.11 (a).
図9(a)の場合と比較して、対向電圧信号線CLはAl(あるいはMo、Ti、Ta、W、Zr、Siまたはこれらの一もしくは複数との合金)で構成され、その表面には陽極化成による酸化膜AOが形成されているのは同様であるが、その一部の下層にAlあるいはその合金以外に他の導電層(たとえばCr、Mo、W、Ti、Zrあるいはこれらの一もしくは複数の合金)CNLが形成され、かつ対向電圧信号線CLの形成領域以外の領域にまで延在されて形成されていることにある。 Compared to the case of FIG. 9A, the counter voltage signal line CL is made of Al (or Mo, Ti, Ta, W, Zr, Si, or an alloy of one or more of these), and on the surface thereof The oxide film AO is formed by anodization in the same manner, but other conductive layers (for example, Cr, Mo, W, Ti, Zr or one or more of them) other than Al or an alloy thereof are partially formed in the lower layer. A plurality of alloys) CNL is formed and extended to a region other than the region where the counter voltage signal line CL is formed.
この導電層CNLの該延在部は対向電極CTとのコンタクト部として機能するようになっている。前記対向電圧信号線CLを陽極化成しても、前記金属層は陽極化成されることはなく、該対向電圧信号線CLと充分に電気的接続が図れる端子部を形成できるからである。 The extending portion of the conductive layer CNL functions as a contact portion with the counter electrode CT. This is because even if the counter voltage signal line CL is anodized, the metal layer is not anodized, and a terminal portion that can be sufficiently electrically connected to the counter voltage signal line CL can be formed.
なお、前記導電層CNLは前記延在部を除く部分において対向電圧信号線CLの形成領域の全域に形成されていてもよいことはもちろんである。換言すれば、前記導電層CNLは対向電圧信号線CLと同パターンでしかもその一部において延在部が形成されたパターンとして形成されるようにしてもよい。 Needless to say, the conductive layer CNL may be formed in the entire region where the counter voltage signal line CL is formed, except for the extended portion. In other words, the conductive layer CNL may be formed as a pattern having the same pattern as the counter voltage signal line CL and a part of which is extended.
図12は、本発明による液晶表示装置の他の実施例を示す断面図で、図11(b)に対応した図となっている。 FIG. 12 is a sectional view showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG.
前記導電層CNLと対向電極CTとの間にドレイン信号線DLの材料層と同一の導電層CNL2を介して接続を図った構成としたものである。 The conductive layer CNL and the counter electrode CT are connected via the same conductive layer CNL2 as the material layer of the drain signal line DL.
このようにした場合、前記金属層と対向電極CTとの接触面積を増大でき、接続の信頼性を向上させることができる。 In this case, the contact area between the metal layer and the counter electrode CT can be increased, and the connection reliability can be improved.
実施例9.
上記実施例8に示した構成の他の実施例として、前記金属層をITO、IZO等の透光性の導電層に代えて構成してもよい。
Example 9
As another example of the configuration shown in Example 8, the metal layer may be replaced with a light-transmitting conductive layer such as ITO or IZO.
このようにした場合、対向電極CTも透光性の導電層であることから、それらの接続部においてたとえ面積を増大させても、画素領域の開口率を低減させるようなことにはならないという効果を奏する。 In this case, since the counter electrode CT is also a light-transmitting conductive layer, the aperture ratio of the pixel region is not reduced even if the area is increased in the connection portion. Play.
実施例10.
図13(a)は、本発明による液晶表示装置の他の実施例を示す断面図で、図11(a)に対応した図となっている。図13(b)は図13(a)のb−b線における断面図である。
Example 10
FIG. 13A is a sectional view showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG. 11A. FIG.13 (b) is sectional drawing in the bb line of Fig.13 (a).
図11(a)の場合と比較して異なる構成は、対向電極CTと対向電圧信号線CLとの電気接続部において、該対向電圧信号線CLの表面に形成されている酸化膜AOを、その陽極化成時に、部分的に形成されないようにして構成したものである。 11A is different from the case of FIG. 11A in that an oxide film AO formed on the surface of the counter voltage signal line CL is formed at the electrical connection portion between the counter electrode CT and the counter voltage signal line CL. It is configured such that it is not partially formed during anodization.
すなわち、対向電圧信号線CLが形成された透明基板SUB1ごと電界溶液中に浸漬させ、該対向電圧信号線CLを一方の電極、該電界溶液中に浸漬された別個の他の電極板を他方の電極として電圧を印加することにより(陽極化成)、該対向電圧信号線CLの表面に陽極酸化膜を形成させている。 That is, the transparent substrate SUB1 on which the counter voltage signal line CL is formed is immersed in the electric field solution, the counter voltage signal line CL is set as one electrode, and another electrode plate immersed in the electric field solution is set as the other electrode plate. By applying a voltage as an electrode (anodization), an anodic oxide film is formed on the surface of the counter voltage signal line CL.
この場合、該対向電圧信号線CLの対向電極CTとの接続個所において、レジスト膜を選択的に形成した状態で陽極化成を行なう。この陽極化成が終了した段階で該レジスト膜を除去することで、その部分にAlあるいはその合金の表面が露出した対向電圧信号線CLを得ることができる。 In this case, anodization is performed in a state where the resist film is selectively formed at the connection portion of the counter voltage signal line CL with the counter electrode CT. By removing the resist film at the stage where the anodization is completed, it is possible to obtain the counter voltage signal line CL in which the surface of Al or its alloy is exposed.
なお、前記レジストの形成は、ホトレジストを全面に形成した後、マスク露光により露光し、不要部のレジストを除去する通常の露光処理で行なう。 The resist is formed by a normal exposure process in which a photoresist is formed on the entire surface, then exposed by mask exposure, and unnecessary resist is removed.
この場合、対向電極CTは、対向電圧信号線CL上の酸化膜AOの除去部のみでなくその周辺の酸化膜AO形成領域上にも形成された構成とすることが望ましい。 In this case, it is desirable that the counter electrode CT be formed not only on the oxide film AO removal portion on the counter voltage signal line CL but also on the oxide film AO formation region around it.
さもないと、化成されていないAlあるいはその合金が直接絶縁膜GIと相対することになり、いわゆるヒロック発生の懸念があるからである。 Otherwise, unformed Al or an alloy thereof is directly opposed to the insulating film GI, and so-called hillock may be generated.
実施例11.
図14は、本発明による液晶表示装置の他の実施例を示す断面図で、図13(b)に対応した図となっている。
Example 11
FIG. 14 is a sectional view showing another embodiment of the liquid crystal display device according to the present invention and corresponds to FIG.
図13(b)の場合と比較して異なる構成は、対向電極CTと対向電圧信号線CLとの接続において、絶縁膜GI上に形成されているドレイン信号線DLの材料と同一の導電層CNLを介在させるようにしたことにある。 The configuration different from the case of FIG. 13B is the same conductive layer CNL as the material of the drain signal line DL formed on the insulating film GI in the connection between the counter electrode CT and the counter voltage signal line CL. This is because of interposing.
このようにした場合、対向電圧信号線CLのAlあるいはその合金とITO等の透光性の導電層との直接の接続を回避でき、接続抵抗の増大を抑制することができるようになる。透光性の前記導電層は酸化物であるため、Alあるいはその合金と直接に接触させた場合、該Alあるいはその合金が酸化されてしまうため、接続抵抗が増大してしまうからである。 In this case, direct connection between Al of the counter voltage signal line CL or an alloy thereof and a light-transmitting conductive layer such as ITO can be avoided, and an increase in connection resistance can be suppressed. This is because, since the light-transmitting conductive layer is an oxide, when it is brought into direct contact with Al or an alloy thereof, the Al or the alloy thereof is oxidized, resulting in an increase in connection resistance.
実施例12.
図15(a)ないし(c)は本発明による液晶表示装置の他の実施例を示す説明図である。
Example 12
FIGS. 15A to 15C are explanatory views showing another embodiment of the liquid crystal display device according to the present invention.
各図は対向電圧信号線CLと対向電極CTとの接続を、たとえば図15(a)では各画素ごとに、図15(b)では隣接する複数の画素においてその一つの画素ごとに、図15(c)ではカラー表示用の3画素においてその一つの画素ごとに設けていることにある。 Each figure shows the connection between the counter voltage signal line CL and the counter electrode CT, for example, for each pixel in FIG. 15A, and for each pixel in a plurality of adjacent pixels in FIG. In (c), three pixels for color display are provided for each pixel.
上述したように、対向電圧信号線CLあるいは対向電極CTは各画素領域を画するようにした格子状のパターンとなっていることから、それらの接続においては場所的にも数的にも任意なものとして設定することができる。 As described above, the counter voltage signal line CL or the counter electrode CT has a lattice pattern that defines each pixel region. Therefore, the connection is arbitrary in terms of location and number. Can be set as things.
しかし、対向電圧信号線CLと対向電極CTとの接続を輝度の比較的高い画素内に位置づけることにより、該輝度への影響を防止することができる。 However, by positioning the connection between the counter voltage signal line CL and the counter electrode CT in a pixel having a relatively high luminance, the influence on the luminance can be prevented.
また、透明基板SUB1と透明基板SUB2との間にいずれかの基板に形成したいわゆる支柱状のスペーサを設ける場合において、該スペーサを形成する画素領域と、対向電圧信号線CLと対向電極CTとの接続を図る画素領域とを別個にするようにしてもよい。 In the case where a so-called columnar spacer formed on one of the substrates is provided between the transparent substrate SUB1 and the transparent substrate SUB2, the pixel region in which the spacer is formed, the counter voltage signal line CL, and the counter electrode CT The pixel region to be connected may be separated.
この場合、特定が素領域の立体構造が他の画素に比べ相対的に複雑になることを抑制でき、立体構造の差による予期せぬ不良が特定画素にのみ発生するような憂いを予め回避できる。 In this case, the three-dimensional structure of the elementary region can be suppressed from becoming relatively complicated compared to other pixels, and the anxiety that an unexpected defect due to the difference in the three-dimensional structure occurs only in the specific pixel can be avoided in advance. .
SUB1…透明基板、GL…ゲート信号線、DL…ドレイン信号線、CL…対向電圧信号線、TFT…薄膜トランジスタ、Cstg…容量素子、PX…画素電極、CT…対向電極、CNL…導電層、GI…絶縁膜(ゲート絶縁膜)、PSV1…保護膜(無機材料)、PSV2…保護膜(有機材料)。
SUB1 ... transparent substrate, GL ... gate signal line, DL ... drain signal line, CL ... counter voltage signal line, TFT ... thin film transistor, Cstg ... capacitor element, PX ... pixel electrode, CT ... counter electrode, CNL ... conductive layer, GI ... Insulating film (gate insulating film), PSV1 ... protective film (inorganic material), PSV2 ... protective film (organic material).
Claims (4)
これら各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線を介して前記映像信号に対して基準となる信号が供給される対向電極とが形成され、
前記対向電圧信号線は、その表面が陽極化成されたAlあるいはその合金から構成されるとともに複数の絶縁層の積層体の下層に形成され、
前記対向電極は、透光性の導電体からなるとともに、前記複数の絶縁層の積層体の上層に形成され、前記ゲート信号線およびドレイン信号線をも被って格子状パターンをなし、その一部にて前記複数の絶縁層の積層体に形成されたスルーホールを通して前記対向電圧信号線に容量結合されていることを特徴とする液晶表示装置。 A plurality of gate signal lines juxtaposed on the liquid crystal side surface of one of the substrates opposed to each other through the liquid crystal, and a plurality of drain signal lines juxtaposed across the gate signal lines The area surrounded by
In each of these pixel regions, a switching element operated by a scanning signal from a gate signal line, a pixel electrode to which a video signal from a drain signal line is supplied via this switching element, and the above-described voltage via a counter voltage signal line A counter electrode to which a reference signal is supplied with respect to the video signal is formed,
The counter voltage signal line is composed of anodized Al or an alloy thereof and is formed in a lower layer of a laminate of a plurality of insulating layers,
The counter electrode is made of a light-transmitting conductor, and is formed in an upper layer of the stacked body of the plurality of insulating layers, and covers the gate signal line and the drain signal line to form a lattice pattern, and a part thereof A liquid crystal display device, wherein the liquid crystal display device is capacitively coupled to the counter voltage signal line through a through-hole formed in the laminate of the plurality of insulating layers.
これら各画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線を介して前記映像信号に対して基準となる信号が供給される対向電極とが形成され、
前記対向電圧信号線は、その表面が陽極化成されたAlあるいはその合金から構成されるとともに複数の絶縁層の積層体の下層に形成され、かつこの対向電圧信号線の少なくとも一部の下層に該対向電圧信号線から露出された導電材料層を備え、
前記対向電極は、前記複数の絶縁層の積層体の上層に形成され、前記ゲート信号線およびドレイン信号線をも被って格子状パターンをなし、その一部にて前記複数の絶縁層の積層体に形成されたスルーホールを通して前記導電材料層に電気的に接続されていることを特徴とする液晶表示装置。 A plurality of gate signal lines juxtaposed on the liquid crystal side surface of one of the substrates opposed to each other through the liquid crystal, and a plurality of drain signal lines juxtaposed across the gate signal lines The area surrounded by
In each of these pixel regions, a switching element operated by a scanning signal from a gate signal line, a pixel electrode to which a video signal from a drain signal line is supplied via this switching element, and the above-described voltage via a counter voltage signal line A counter electrode to which a reference signal is supplied with respect to the video signal is formed,
The counter voltage signal line is composed of anodized Al or an alloy thereof and is formed in a lower layer of a laminate of a plurality of insulating layers, and the counter voltage signal line is formed in at least a part of the lower layer of the counter voltage signal line. A conductive material layer exposed from the counter voltage signal line;
The counter electrode is formed in an upper layer of the stacked body of the plurality of insulating layers, covers the gate signal line and the drain signal line to form a lattice pattern, and a stacked body of the plurality of insulating layers in a part thereof A liquid crystal display device, wherein the liquid crystal display device is electrically connected to the conductive material layer through a through-hole formed in the substrate.
A drain signal line is formed between two insulating layers of the laminate of a plurality of insulating layers, and the same material layer as the material of the drain signal line is interposed between the counter electrode and the conductive material layer. The liquid crystal display device according to claim 2, wherein the liquid crystal display device is a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155704A JP4441507B2 (en) | 2006-06-05 | 2006-06-05 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155704A JP4441507B2 (en) | 2006-06-05 | 2006-06-05 | Liquid crystal display |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001396509A Division JP4162890B2 (en) | 2001-12-27 | 2001-12-27 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006235652A true JP2006235652A (en) | 2006-09-07 |
JP4441507B2 JP4441507B2 (en) | 2010-03-31 |
Family
ID=37043273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006155704A Expired - Fee Related JP4441507B2 (en) | 2006-06-05 | 2006-06-05 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4441507B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013011913A (en) * | 2012-10-18 | 2013-01-17 | Mitsubishi Electric Corp | Liquid crystal display device |
CN107065374A (en) * | 2017-04-01 | 2017-08-18 | 上海天马微电子有限公司 | Array substrate of electronic paper, electronic paper and driving method thereof |
-
2006
- 2006-06-05 JP JP2006155704A patent/JP4441507B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013011913A (en) * | 2012-10-18 | 2013-01-17 | Mitsubishi Electric Corp | Liquid crystal display device |
CN107065374A (en) * | 2017-04-01 | 2017-08-18 | 上海天马微电子有限公司 | Array substrate of electronic paper, electronic paper and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4441507B2 (en) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4162890B2 (en) | Liquid crystal display | |
US11506949B2 (en) | Liquid crystal display device | |
US8743330B2 (en) | Liquid crystal display device | |
US8908116B2 (en) | Liquid crystal display device | |
US20120193630A1 (en) | Array substrate and liquid crystal display apparatus having the same | |
US8908114B2 (en) | Liquid crystal display device | |
CN106932984B (en) | Thin film transistor substrate and method of manufacturing the same | |
JP2008180928A (en) | Liquid crystal display and manufacturing method therefor | |
KR20110042668A (en) | Display | |
CN108508661B (en) | Liquid crystal display panel and liquid crystal display device | |
US8350975B2 (en) | Array substrate and method for manufacturing the same | |
KR20160087474A (en) | Display device and manufacturing method thereof | |
KR102051563B1 (en) | Liquid crystal display | |
JP5806383B2 (en) | Liquid crystal display | |
US9835906B2 (en) | Liquid crystal display and method for manufacturing the same | |
JP4722319B2 (en) | Liquid crystal display | |
US7161641B2 (en) | Device with upper conductive element, lower conductive element, and insulating element | |
US8842249B2 (en) | Display substrate, a method of manufacturing the same and a display apparatus having the same | |
JP4441507B2 (en) | Liquid crystal display | |
JP2011013450A (en) | Liquid crystal display device and method of manufacturing the same | |
KR20090012712A (en) | Liquid crystal display device and manufacturing method of the same | |
KR20070121266A (en) | Liquid crystal display device and method of fabricating the same | |
JPH1048672A (en) | Active matrix type liquid crystal display device | |
US20200301217A1 (en) | Display device | |
JP2015179217A (en) | liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4441507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |