JP2006235169A - Image display device, control method thereof, and television device - Google Patents

Image display device, control method thereof, and television device Download PDF

Info

Publication number
JP2006235169A
JP2006235169A JP2005048674A JP2005048674A JP2006235169A JP 2006235169 A JP2006235169 A JP 2006235169A JP 2005048674 A JP2005048674 A JP 2005048674A JP 2005048674 A JP2005048674 A JP 2005048674A JP 2006235169 A JP2006235169 A JP 2006235169A
Authority
JP
Japan
Prior art keywords
voltage
power supply
drive circuit
logic
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005048674A
Other languages
Japanese (ja)
Inventor
Kenji Shino
健治 篠
Taiichi Noine
泰一 野稲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Canon Inc
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Canon Inc
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Canon Inc, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2005048674A priority Critical patent/JP2006235169A/en
Publication of JP2006235169A publication Critical patent/JP2006235169A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the reliability of an image display device by controlling driving of an indicating element in an unstable state at the time of turning the power on and off without adding an external circuit, and by preventing applying an abnormal voltage to the indicating element. <P>SOLUTION: The image display device has a plurality of scan wires 2 and a plurality of modulation wires 3, and controls the brightness by applying a voltage to an electron emission element by the wires. A logic voltage detector 7 for monitoring a source voltage, a selection voltage detector 8, and a non-selection voltage detector 9 are disposed to a scan drive control unit 5 for driving the scan wires 2. At the time of turning the power on and off, the driving by a scan wiring drive output 11 is stopped when the voltage of at least one of the voltage detectors falls outside the scope of the specified voltage. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、画像表示装置およびその制御方法、ならびにテレビジョン装置に関し、特に、画像表示装置における表示のオン/オフ制御に適用して好適なものである。   The present invention relates to an image display apparatus, a control method therefor, and a television apparatus, and is particularly suitable for application to display on / off control in an image display apparatus.

従来、画像表示の制御方法としては、特許文献1および特許文献2に記載の技術が知られている。   Conventionally, as a method for controlling image display, techniques described in Patent Literature 1 and Patent Literature 2 are known.

特許文献1には、MPUから表示体駆動手段に、表示オンシーケンスの開始を指示する信号を出力するステップを有する制御方法が記載されている。すなわち、特許文献1に記載された従来技術においては、別に設けられたMPUにより、表示体駆動手段の出力の制御が行われている。   Patent Document 1 describes a control method including a step of outputting a signal instructing the start of a display on sequence from an MPU to a display body driving unit. That is, in the prior art described in Patent Document 1, the output of the display body driving means is controlled by an MPU provided separately.

また、特許文献2には、表示制御手段からの信号に基づいて、表示素子駆動手段が表示素子への印加電位を特定状態へ設定し、表示をブランクにする表示オフ制御方法が記載されている。すなわち、特許文献2に記載された従来技術においては、表示制御手段からの信号に基づいて、表示素子駆動手段により表示素子への印加電位が特定状態に設定され、表示がブランクにされている。
特許3139495号公報(段落番号[0026]および図1) 特許3269502号公報(段落番号[0025]および図1)
Patent Document 2 describes a display-off control method in which the display element driving unit sets the applied potential to the display element to a specific state based on a signal from the display control unit, and the display is blanked. . That is, in the prior art described in Patent Document 2, the potential applied to the display element is set to a specific state by the display element driving means based on the signal from the display control means, and the display is blanked.
Japanese Patent No. 3139495 (paragraph number [0026] and FIG. 1) Japanese Patent No. 3269502 (paragraph number [0025] and FIG. 1)

しかしながら、本発明者の知見によれば、特許文献1や特許文献2に記載されている画像表示装置におけるオン/オフの制御方法においては、電源シーケンス処理が必要となる。   However, according to the knowledge of the present inventor, the on / off control method in the image display device described in Patent Document 1 or Patent Document 2 requires power supply sequence processing.

すなわち、図9に示すように、従来技術においては、制御部としてのMPU4´と電力を供給する電源14とが設けられ、MPU4´から走査駆動制御部5に走査出力制御信号12が供給されて走査配線が駆動されるとともに、電源14から電源配線15を通じて、それぞれの走査駆動制御部5に電力が供給されていた。そして、この電源14の制御自体もMPU4´により実行されていた。そのため、電源回路および制御回路であるMPU4´回路の構成が複雑になってしまい、高コスト化の要因となっていた。また、ユーザによって故意に電源コンセントを抜かれた場合など、急に電源がオフした場合、MPU4´が電源のオフシーケンスを完了するまで、MPU4´の電源電圧を維持するための大容量コンデンサが必要であった。   That is, as shown in FIG. 9, in the conventional technique, an MPU 4 ′ as a control unit and a power supply 14 for supplying power are provided, and a scan output control signal 12 is supplied from the MPU 4 ′ to the scan drive control unit 5. While the scanning wiring is driven, power is supplied from the power supply 14 to the respective scanning drive control units 5 through the power supply wiring 15. And control of this power supply 14 was also performed by MPU4 '. This complicates the configuration of the MPU4 ′ circuit, which is a power supply circuit and a control circuit, and has been a factor in increasing costs. In addition, when the power is suddenly turned off, such as when the user intentionally unplugs the power outlet, a large-capacitance capacitor is required to maintain the power supply voltage of the MPU 4 ′ until the MPU 4 ′ completes the power-off sequence. there were.

したがって、この発明の目的は、電源シーケンス処理を不要として、電源回路および制御回路であるMPU回路の構成の複雑化を回避することにより低コスト化を図ることができる画像表示装置およびその制御方法を提供することにある。また、この発明の他の目的は、このような画像表示装置を有するテレビジョン装置を提供することにある。   Therefore, an object of the present invention is to provide an image display apparatus and a control method thereof that can reduce the cost by eliminating the need for power supply sequence processing and avoiding the complexity of the configuration of the power supply circuit and the control circuit MPU circuit. It is to provide. Another object of the present invention is to provide a television device having such an image display device.

上記目的を達成するために、この発明の第1の発明は、
表示素子と、
表示素子に駆動電圧を印加する駆動回路と、
駆動回路に電源電圧およびロジック電圧を印加する電源と、
駆動回路内に、電源電圧およびロジック電圧が所定の電圧値の範囲内であるか否かを検出する電圧検出手段とが設けられ、
電圧検出手段により電源電圧およびロジック電圧が所定の電圧値の範囲内との場合に、駆動電圧を駆動回路に印加するように構成されている
ことを特徴とする画像表示装置である。
In order to achieve the above object, the first invention of the present invention provides:
A display element;
A drive circuit for applying a drive voltage to the display element;
A power supply for applying a power supply voltage and a logic voltage to the drive circuit;
Voltage detection means for detecting whether the power supply voltage and the logic voltage are within a predetermined voltage value range is provided in the drive circuit,
An image display device configured to apply a drive voltage to a drive circuit when the power supply voltage and the logic voltage are within a predetermined voltage value range by the voltage detection means.

この発明の第2の発明は、
複数の走査配線と、
複数の変調配線と、
走査配線と変調配線との交点近傍に位置し、マトリックス状に配置された複数の表示素子と、
走査配線に電圧を印加する複数の走査駆動回路と、
少なくとも表示素子および走査駆動回路に電圧を印加する電源とを有し、
複数の走査駆動回路のそれぞれに、電源から供給される電圧を検出可能に構成された電圧検出手段が設けられ、
電圧検出手段により、所定の範囲から外れた電圧が検出された場合に、走査駆動回路に電圧を印加しないように構成されている
ことを特徴とする画像表示装置である。
The second invention of this invention is:
A plurality of scanning wires;
Multiple modulation wires;
A plurality of display elements located in the vicinity of the intersection of the scanning wiring and the modulation wiring and arranged in a matrix;
A plurality of scanning drive circuits for applying a voltage to the scanning wiring;
A power source for applying a voltage to at least the display element and the scanning drive circuit,
Each of the plurality of scan driving circuits is provided with voltage detection means configured to be able to detect a voltage supplied from a power source,
The image display device is configured so that no voltage is applied to the scanning drive circuit when a voltage deviating from a predetermined range is detected by the voltage detecting means.

この発明の第3の発明は、
表示素子と、
表示素子に駆動電圧を出力する駆動回路と、
駆動回路に電源電圧およびロジック電圧を出力する電源と、
駆動回路および電源を連携して制御する制御部とを有する画像表示装置に対する制御方法であって、
制御部により、駆動回路に画像信号が供給されるステップと、
制御部からの信号に基づいて、電源により、駆動回路に電源電圧とロジック電圧とを印加するステップと、
駆動回路により、電源電圧とロジック電圧との立ち上がりまたは立ち下がりに同期して、駆動電圧を表示素子に印加するステップとを有する
ことを特徴とする画像表示装置の制御方法である。
The third invention of the present invention is:
A display element;
A drive circuit for outputting a drive voltage to the display element;
A power supply that outputs power supply voltage and logic voltage to the drive circuit;
A control method for an image display device having a control unit that controls a drive circuit and a power supply in cooperation with each other,
A step of supplying an image signal to the drive circuit by the control unit;
Applying a power supply voltage and a logic voltage to the drive circuit by a power supply based on a signal from the control unit;
And a step of applying a driving voltage to the display element in synchronization with rising or falling of the power supply voltage and the logic voltage by the driving circuit.

この発明の第4の発明は、
第1の発明または第2の発明を含む画像表示装置と、
テレビジョン信号を受信する受信手段とを備えている
ことを特徴とするテレビジョン装置である。
The fourth invention of the present invention is:
An image display device including the first invention or the second invention;
It is a television device characterized by comprising receiving means for receiving a television signal.

この発明によれば、表示体駆動手段の駆動回路中に電源監視手段である機能が設けられているため、外部回路による電源シーケンス処理が不要となる。また、制御回路を走査駆動部内に設けていることから、高コスト化を招くことなく、制御回路と表示体駆動回路との間の配線も短くなるので、配線の未接続による誤動作の問題も無く、ハーネスも不要となり、省スペース化も図ることができる。   According to the present invention, since the function as the power supply monitoring means is provided in the drive circuit of the display body drive means, the power supply sequence processing by the external circuit is not required. In addition, since the control circuit is provided in the scan drive unit, the wiring between the control circuit and the display body drive circuit is shortened without causing an increase in cost, so there is no problem of malfunction due to unconnected wiring. In addition, no harness is required, and space can be saved.

以上説明したように、この発明によれば、駆動回路に電源監視機能を設けることにより、外部回路を追加することなく、電源立ち上げ時および電源立ち下げ時における不安定な状態での表示素子の駆動を制御することができるため、表示素子に対し異常電圧を印加することなく、画像表示装置全体の信頼性を向上させることができるとともに、電源回路の出力シーケンス制御が不要となるので、電源回路の設計を簡素化することができる。   As described above, according to the present invention, the power supply monitoring function is provided in the drive circuit, so that the display element in an unstable state when the power is turned on and when the power is turned off without adding an external circuit. Since the drive can be controlled, the reliability of the entire image display apparatus can be improved without applying an abnormal voltage to the display element, and the output sequence control of the power supply circuit is not required. The design can be simplified.

以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。まず、この発明の一実施形態による画像表示装置について説明する。図1に、この一実施形態による画像表示装置の全体構成を示す。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings of the following embodiments, the same or corresponding parts are denoted by the same reference numerals. First, an image display apparatus according to an embodiment of the present invention will be described. FIG. 1 shows the overall configuration of an image display apparatus according to this embodiment.

図1に示すように、この一実施形態による画像表示装置は、マトリックスパネル1、走査配線2、変調配線3、制御部4、走査駆動ICからなる走査駆動制御部5および、変調駆動ICからなる変調駆動制御部6を有して構成されている。   As shown in FIG. 1, the image display apparatus according to this embodiment includes a matrix panel 1, a scanning wiring 2, a modulation wiring 3, a control unit 4, a scanning drive control unit 5 including a scanning driving IC, and a modulation driving IC. A modulation drive control unit 6 is provided.

マトリックスパネル1は、リアパネル1a上に、複数の電界放出素子3aが複数の走査配線2と複数の変調配線3とによってマトリックス状に結線されて構成されているとともに、このリアパネル1aの配線が設けられた面に対向して、蛍光体3cが設けられたフェースプレート3bが設けられている。そして、電界放出素子3aから放出された電子は、数kVから数10kVの高圧を印加したフェースプレート3bに到達する。電子は、フェースプレート3b上に配された蛍光体3cに衝突して発光し、マトリックスパネル1に映像や画像を表示する。   The matrix panel 1 is configured such that a plurality of field emission elements 3a are connected in a matrix by a plurality of scanning wirings 2 and a plurality of modulation wirings 3 on the rear panel 1a, and wiring for the rear panel 1a is provided. A face plate 3b provided with a phosphor 3c is provided opposite to the surface. The electrons emitted from the field emission device 3a reach the face plate 3b to which a high voltage of several kV to several tens kV is applied. The electrons collide with the phosphors 3c arranged on the face plate 3b to emit light, and display images and images on the matrix panel 1.

また、図1において、マトリックスパネル1はリアパネル1aとフェースプレート3bにより構成される。リアパネル1aは、走査配線2と変調配線3との交点に電界放出素子3aを配したものである。また、このマトリックスパネル1においては、制御部4を用いて走査駆動制御部5および変調駆動制御部6が制御される。そして、走査配線2と変調配線3との間に例えば数十ボルトの電圧を印加することにより、電界放出素子3aから電子が放出される。   In FIG. 1, the matrix panel 1 includes a rear panel 1a and a face plate 3b. The rear panel 1 a has a field emission element 3 a disposed at the intersection of the scanning wiring 2 and the modulation wiring 3. In the matrix panel 1, the scanning drive control unit 5 and the modulation drive control unit 6 are controlled using the control unit 4. Then, by applying a voltage of, for example, several tens of volts between the scanning wiring 2 and the modulation wiring 3, electrons are emitted from the field emission element 3a.

走査駆動制御部5は、通常の走査モードにおいては、複数の走査配線2のうちの一つの走査配線2に選択電位を印加し、他の選択されない走査配線2には非選択電位(例えば、接地電位)を印加して、その選択された走査配線2を順次切り替えるための駆動回路である。   In the normal scanning mode, the scanning drive control unit 5 applies a selection potential to one scanning wiring 2 of the plurality of scanning wirings 2 and applies a non-selection potential (for example, grounding) to the other scanning wirings 2 that are not selected. This is a drive circuit for sequentially switching the selected scanning wiring 2 by applying a potential.

変調駆動制御部6は、入力画像信号に応じて複数の定電圧電源からの出力を制御し、変調した変調信号を複数の変調配線3のそれぞれに並列的に印加する駆動回路である。そして、制御部4は、走査駆動制御部5および変調駆動制御部6に画像データを供給して、マトリックスパネル1に画像を表示するための制御回路である。ここで、この走査駆動制御部5は、例えば8個の回路が並列に並べられている。この走査駆動制御部5により、走査配線2に所定の電圧が印加され、マトリックスパネル1に画像が表示される。   The modulation drive control unit 6 is a drive circuit that controls outputs from a plurality of constant voltage power sources in accordance with an input image signal and applies the modulated signals to the plurality of modulation wirings 3 in parallel. The control unit 4 is a control circuit for supplying image data to the scanning drive control unit 5 and the modulation drive control unit 6 and displaying an image on the matrix panel 1. Here, in the scanning drive control unit 5, for example, eight circuits are arranged in parallel. The scanning drive control unit 5 applies a predetermined voltage to the scanning wiring 2 and displays an image on the matrix panel 1.

また、他の走査モードにおいては、走査駆動制御部5は、走査配線2のうちの複数の走査配線2を同時に選択して選択電位を印加し、選択する走査配線2を順次1本ずつシフトさせるように切り替えることもできる。   In another scanning mode, the scanning drive control unit 5 simultaneously selects a plurality of scanning wirings 2 among the scanning wirings 2 and applies a selection potential to sequentially shift the scanning wirings 2 to be selected one by one. It can also be switched.

(走査駆動制御部)
次に、走査配線2に選択電圧を印加し順次切り換えるための走査駆動制御部5について詳細に説明する。図2に、この一実施形態による走査駆動制御部5の構成を示す。
(Scanning drive control unit)
Next, the scanning drive control unit 5 for applying the selection voltage to the scanning wiring 2 and switching sequentially will be described in detail. FIG. 2 shows the configuration of the scan drive control unit 5 according to this embodiment.

図2で、走査駆動制御部5は走査配線を選択するためのフリップフロップ11Dからなるシフトレジスタ11Aと、走査配線を駆動する走査配線駆動出力部11、電源電圧を監視するためのロジック電圧検出部7、Vsel電圧検出部8、Vusel電圧検出部9とそれぞ
れの電圧検出部からの信号の論理積演算を行うAND回路10とからなる。なお、図示省略したが、電源は、この走査駆動制御部5の外部に設けられている。
In FIG. 2, the scan drive control unit 5 includes a shift register 11A including a flip-flop 11D for selecting a scan line, a scan line drive output unit 11 for driving the scan line, and a logic voltage detection unit for monitoring the power supply voltage. 7, a Vsel voltage detection unit 8, a Vusel voltage detection unit 9, and an AND circuit 10 that performs an AND operation on signals from the respective voltage detection units. Although not shown, the power source is provided outside the scan drive control unit 5.

始めに、シフトレジスタ11Aは複数のフリップフロップ11Dで構成され、制御部4からのシフトデータ11Bを、制御部4からのシフトクロック11Cの立ち上がりのタイミングで、上から順にシフトする。各フリップフロップ11Dは、シフトデータがシフトされるタイミングで、走査配線駆動出力部11に出力制御信号29を供給する。   First, the shift register 11A includes a plurality of flip-flops 11D, and shifts the shift data 11B from the control unit 4 sequentially from the top at the rising timing of the shift clock 11C from the control unit 4. Each flip-flop 11D supplies an output control signal 29 to the scanning wiring drive output unit 11 at the timing when the shift data is shifted.

選択電圧検出部8は、選択された1本または所定本数の走査配線2に対して印加する選択電圧として、−10〜−15Vの範囲内における所定の電位が規定されると、実際の選択電圧が、この規定電圧に対して±5%以内の範囲内であるか否か、すなわち規定電圧と見なせる状態となったか否かの検出を行うための回路である。そして、この選択電圧検出部8において、選択電圧が規定電圧の例えば±5%の範囲内になった時に、「1(high)」が出力される。   When a predetermined potential within a range of −10 to −15 V is defined as a selection voltage to be applied to the selected one or a predetermined number of scanning wirings 2, the selection voltage detector 8 detects the actual selection voltage. Is a circuit for detecting whether or not the voltage is within a range of ± 5% with respect to the specified voltage, that is, whether or not the voltage can be regarded as the specified voltage. In the selection voltage detection unit 8, when the selection voltage falls within a range of, for example, ± 5% of the specified voltage, “1 (high)” is output.

また、非選択電圧検出部9は、複数の走査配線2のうちの選択されない走査配線2に対して印加する非選択電圧として、例えば0〜5Vの範囲内における所定の電位が規定されると、実際に印加される非選択電圧が、この規定電圧の、例えば±5%の範囲内であるか否か、すなわち非選択電圧が規定電圧になったか否かの検出を行うための回路である。そして、この非選択電圧検出部9において検出された非選択電圧が、規定電圧の例えば±5%の範囲内になった時に、「1(high)」が出力される。   In addition, the non-selection voltage detection unit 9 defines a predetermined potential within a range of 0 to 5 V, for example, as a non-selection voltage to be applied to the scanning line 2 that is not selected among the plurality of scanning lines 2. This is a circuit for detecting whether or not the actually applied non-selection voltage is within a range of, for example, ± 5% of the specified voltage, that is, whether or not the non-selected voltage has become the specified voltage. When the non-select voltage detected by the non-select voltage detector 9 falls within a range of, for example, ± 5% of the specified voltage, “1 (high)” is output.

また、ロジック電圧検出部7は、ロジック電源による印加されるロジック電圧を検出するためのものである。この場合、ロジック電圧は、例えば3.3Vや5V程度が規定電圧となる。そして、ロジック電圧検出部7において検出されたロジック電圧が、規定電圧の例えば±5%の範囲内になった時に、「1(high)」が出力される。   The logic voltage detector 7 is for detecting a logic voltage applied by the logic power supply. In this case, the logic voltage is about 3.3V or 5V, for example, as the specified voltage. When the logic voltage detected by the logic voltage detector 7 falls within a range of, for example, ± 5% of the specified voltage, “1 (high)” is output.

そして、AND回路10は、これらのロジック電圧検出部7、選択電圧検出部8および非選択電圧検出部9からの出力が、全て「1(high)」になった時に、「1(high)」を出力する。   The AND circuit 10 outputs “1 (high)” when the outputs from the logic voltage detection unit 7, the selection voltage detection unit 8, and the non-selection voltage detection unit 9 are all “1 (high)”. Is output.

次に、電源の立ち上げシーケンスおよび立ち下げシーケンスについて説明する。図3に、この一実施形態による走査駆動制御部5におけるオン/オフ制御、すなわち、変調配線3および走査配線2に印加する電源電圧の立ち上げシーケンスおよび立ち下げシーケンスを示す。   Next, a power-on sequence and a power-down sequence will be described. FIG. 3 shows on / off control in the scanning drive control unit 5 according to this embodiment, that is, a sequence for raising and lowering the power supply voltage applied to the modulation wiring 3 and the scanning wiring 2.

(立ち上げシーケンス)
まず、立ち上げシーケンスについて説明する。図3に示すように、電源のオン/オフ制御においては、最初に、変調駆動制御部6による変調配線3に対するロジック電圧の印加のために、ロジック電源がオンされる。次に、イネーブル信号の供給のための電源がオンされ、続いて、変調配線駆動電源がオンされる。
(Start-up sequence)
First, the startup sequence will be described. As shown in FIG. 3, in the power on / off control, first, the logic power supply is turned on in order to apply the logic voltage to the modulation wiring 3 by the modulation drive control unit 6. Next, the power supply for supplying the enable signal is turned on, and then the modulation wiring drive power supply is turned on.

この変調配線3に対する電源のオン制御、すなわちXドライバの制御が終了した後、走査配線2に対する電圧の印加のための電源のオン制御、すなわちYドライバの制御が実行される。   After the power-on control for the modulation wiring 3, that is, the X driver control is completed, the power-on control for voltage application to the scanning wiring 2, that is, the Y driver control is executed.

まず、走査配線2に対して選択電圧を印加するための電源(選択電圧電源VEE)がオンされる。これにより、図2に示す選択電圧検出部8から「high」が出力される。他方、他の電源(ロジック電源(VDD)および走査配線非選択電圧Vusの印加のための電源(走査配線非選択電源))がオンされていないため、ロジック電圧検出部7および非選択電圧検出部9からは「0(low)」が出力される。   First, a power supply (selection voltage power supply VEE) for applying a selection voltage to the scanning wiring 2 is turned on. As a result, “high” is output from the selection voltage detector 8 shown in FIG. On the other hand, since the other power supplies (the power supply for applying the logic power supply (VDD) and the scanning wiring non-selection voltage Vus (scanning wiring non-selection power supply)) are not turned on, the logic voltage detection unit 7 and the non-selection voltage detection unit 9 outputs “0 (low)”.

その後、図3に示すように、走査配線非選択電源Vusが立ち上げられてオンされると、非選択電圧検出部9から「1(high)」が出力される。また、ロジック電源VDDが立ち上げられてオンされると、ロジック電圧検出部7から「1(high)」が出力される。これに伴って、図2に示すAND回路10への入力が全て「1(high)」となることから、走査配線駆動出力部11に「1(high)」が供給されて電圧印加可能となり、駆動出力がオン状態となる。   Thereafter, as shown in FIG. 3, when the scanning wiring non-selection power source Vus is started and turned on, “1 (high)” is output from the non-selection voltage detector 9. Further, when the logic power supply VDD is started and turned on, “1 (high)” is output from the logic voltage detection unit 7. Accordingly, all the inputs to the AND circuit 10 shown in FIG. 2 become “1 (high)”, so that “1 (high)” is supplied to the scanning wiring drive output unit 11 and voltage can be applied. The drive output is turned on.

換言すると、走査駆動制御部5においては、それぞれの走査配線選択電圧VEE、走査配線非選択電圧Vusおよびロジック電圧VDDを印加する電源を監視する検出部が設けられており、これらの電圧値が所定の電圧(規定電圧)に対して例えば±5%に達した場合に、走査配線駆動出力部11に供給される駆動出力がオン状態となるように構成されている。   In other words, the scanning drive control unit 5 is provided with a detection unit that monitors the power source to which the respective scanning wiring selection voltage VEE, scanning wiring non-selection voltage Vus, and logic voltage VDD are applied, and these voltage values are predetermined. For example, the drive output supplied to the scanning wiring drive output unit 11 is turned on when it reaches ± 5% of the voltage (specified voltage).

(立ち下げシーケンス)
次に、立ち下げシーケンスにおいては、上述した立ち上げシーケンスと、ほぼ逆順に処理が実行される。
(Falling sequence)
Next, in the fall sequence, processing is executed in approximately the reverse order of the above-described launch sequence.

まず、ロジック電圧VDDyがオフ状態となる。これに伴って、図2に示すロジック電圧検出部7からは「0(low)」が出力される。そして、この出力によりAND回路10
から「0(low)」が出力されるため、走査配線駆動出力部11に電圧が印加されなくな
り、駆動出力がオフ状態となる。
First, the logic voltage VDDy is turned off. Along with this, “0 (low)” is output from the logic voltage detector 7 shown in FIG. The output of the AND circuit 10
Since “0 (low)” is output from the voltage, no voltage is applied to the scanning wiring drive output unit 11, and the drive output is turned off.

換言すると、走査駆動制御部5においては、走査配線2に印加される電圧の電源を監視可能に構成され、これらの電源のうちの1つの電源による電圧が、規定電圧に対して例えば±5%の範囲から外れた場合に、走査配線駆動出力部11に供給される駆動出力がオフ状態になるように構成されている。   In other words, the scanning drive control unit 5 is configured to be able to monitor the power supply of the voltage applied to the scanning wiring 2, and the voltage from one of these power supplies is, for example, ± 5% with respect to the specified voltage. The drive output supplied to the scanning wiring drive output unit 11 is turned off when it is out of the range.

走査配線駆動出力部11に対する駆動出力がオフ状態になった後、続いて、図3に示すように、走査配線非選択電源Vusおよび走査配線選択電源VEEが順次オフ状態とされる。続けて、変調配線3に印加される電圧の電源、すなわち変調配線駆動電源Vn、イネーブル信号のための電源、およびロジック電源VDDxが順次オフ状態とされ、電源の立ち下げシーケンスが終了する。   After the drive output to the scanning wiring drive output unit 11 is turned off, the scanning wiring non-selection power supply Vus and the scanning wiring selection power supply VEE are sequentially turned off as shown in FIG. Subsequently, the power supply of the voltage applied to the modulation wiring 3, that is, the modulation wiring drive power supply Vn, the power supply for the enable signal, and the logic power supply VDDx are sequentially turned off, and the power supply shutdown sequence ends.

(電圧検出部)
次に、電圧検出部として用いられる電源監視回路について説明する。図4に、ロジック電圧検出部7の例を示す。
(Voltage detector)
Next, a power supply monitoring circuit used as a voltage detection unit will be described. FIG. 4 shows an example of the logic voltage detection unit 7.

図4に示すように、この一実施形態による電源監視回路においては、トランジスタ19aのベースは電流源16に接続されている。従って、電源21の電圧に関係なく、一定の電流を流そうとする。これにより、トランジスタ19aのベースが引っ張られて、トランジスタ19aのノードの電位V7が電源電圧の上昇に伴って上昇する。そして、トランジスタ19aのコレクタ電流が電流源16からの電流I1と等しくなったときに平衡となる。   As shown in FIG. 4, in the power supply monitoring circuit according to this embodiment, the base of the transistor 19 a is connected to the current source 16. Therefore, a constant current is attempted to flow regardless of the voltage of the power source 21. As a result, the base of the transistor 19a is pulled, and the potential V7 of the node of the transistor 19a increases as the power supply voltage increases. The transistor 19a is balanced when the collector current of the transistor 19a becomes equal to the current I1 from the current source 16.

一方、トランジスタ19bのベースには、電圧分圧用抵抗20での抵抗分割による電圧が加わる。これにより、トランジスタ19bのノードV5の部分に電流が流れないために0Vとなる。電源21の電圧が上昇すると、トランジスタ19a,19bの電圧が平衡になる。この電圧がさらに上昇すると、トランジスタ19a,19bのベース電位の関係が反転し、トランジスタ19aのノードの電位V7が下降して、トランジスタ19bのノードの電位V5が上昇する。   On the other hand, a voltage due to resistance division by the voltage dividing resistor 20 is applied to the base of the transistor 19b. As a result, no current flows through the node V5 of the transistor 19b, so that the voltage becomes 0V. When the voltage of the power supply 21 rises, the voltages of the transistors 19a and 19b become balanced. When this voltage further increases, the relationship between the base potentials of the transistors 19a and 19b is reversed, the potential V7 of the node of the transistor 19a decreases, and the potential V5 of the node of the transistor 19b increases.

そして、トランジスタ19aのノードの電位V7と、トランジスタ19bのノードの電位V5とがコンパレータ24において比較され、その比較結果が電位V9として出力される。そして、このV9の出力は、図2に示すAND回路10に供給される。   The potential V7 of the node of the transistor 19a and the potential V5 of the node of the transistor 19b are compared by the comparator 24, and the comparison result is output as the potential V9. The output of V9 is supplied to the AND circuit 10 shown in FIG.

以上の電源監視回路における電位V5,V7,V9の変化を図5に示す。図5に示すように、トランジスタ19aのノード電位V7およびトランジスタ19bのノード電位V5が監視されて、コンパレータ24によりこれらの電位の反転位置が検出されることにより、電源21の電圧と規定電圧との比較を行うことが可能となり、電源により印加電圧が規定電圧になったか否かの検出を行うことが可能となる。   FIG. 5 shows changes in the potentials V5, V7, and V9 in the above power supply monitoring circuit. As shown in FIG. 5, the node potential V7 of the transistor 19a and the node potential V5 of the transistor 19b are monitored, and the inversion position of these potentials is detected by the comparator 24, whereby the voltage of the power source 21 and the specified voltage are Comparison can be performed, and it is possible to detect whether or not the applied voltage has become a specified voltage by the power source.

また、図6に、この発明の一実施形態による図2の走査配線駆動出力部11の回路図を示し、図7に、この回路図における出力制御信号29(図7A参照)および出力部マスク信号30(図7B参照)と、これらの信号に基づいた駆動出力信号35(図7C参照)を示す。   6 shows a circuit diagram of the scanning wiring drive output unit 11 of FIG. 2 according to one embodiment of the present invention. FIG. 7 shows an output control signal 29 (see FIG. 7A) and an output unit mask signal in this circuit diagram. 30 (see FIG. 7B) and a drive output signal 35 (see FIG. 7C) based on these signals.

図6において、出力制御信号29は、図2に示すシフトレジスタ11Aを構成するフリップフロップ11Dの出力であり、選択された走査配線に印加される駆動出力信号35の立ち上げおよび立ち下げを制御する。そして、この出力制御信号29と、AND回路10を通じて供給される出力部マスク信号30とを入力とする論理演算回路31,32の出力により、選択された走査配線に出力される駆動出力信号のオン、オフ(選択、非選択)を制御する。なお、NOR回路32には、レベルシフタ38を介して非選択電圧電源(Vusel)に接続されたpMOSトランジスタ33のゲートが接続される。そして、例えば、NOR回路32の出力がLo(0V)の場合、レベルシフタ38によってpMOSトランジスタ33のゲートは、Vusel−3.3Vの電位へシフトされ、駆動出力信号35をVusel電位(非選択電位)に固定される。   In FIG. 6, an output control signal 29 is an output of the flip-flop 11D constituting the shift register 11A shown in FIG. 2, and controls the rise and fall of the drive output signal 35 applied to the selected scanning wiring. . Then, the output of the logic operation circuits 31 and 32 that receive the output control signal 29 and the output portion mask signal 30 supplied through the AND circuit 10 as an input turns on the drive output signal output to the selected scanning wiring. Control off (selected, unselected). The NOR circuit 32 is connected to the gate of the pMOS transistor 33 connected to the non-select voltage power source (Vusel) via the level shifter 38. For example, when the output of the NOR circuit 32 is Lo (0 V), the gate of the pMOS transistor 33 is shifted to the potential of Vusel-3.3 V by the level shifter 38, and the drive output signal 35 is changed to the Vusel potential (non-selection potential). Fixed to.

レベルシフタ38としては、例えばツェナーダイオードが用いられる。AND回路31には、レベルシフタ38を介して選択電圧電源(Vsel)に接続されたnMOSトランジ
スタ34のゲートが接続され、例えば、AND回路31がHi(3.3V)の場合、nMOSトランジスタ34のゲートには、レベルシフタ38によってVusel+3.3Vの電位へシフトされた信号が入力され、駆動出力信号35を選択電位(Vsel)へ固定する。
As the level shifter 38, for example, a Zener diode is used. The AND circuit 31 is connected to the gate of the nMOS transistor 34 connected to the selection voltage power supply (Vsel) via the level shifter 38. For example, when the AND circuit 31 is Hi (3.3 V), the gate of the nMOS transistor 34 is connected. The signal shifted to the potential of Vusel + 3.3V by the level shifter 38 is input to fix the drive output signal 35 to the selection potential (Vsel).

そして、図7に示すように、出力制御信号29が、出力部マスク信号30によりマスクされることにより、図7Cに示すように、実際に走査配線2に供給される走査配線駆動出力信号35が選択電圧出力期間であっても、出力部マスク信号30の立ち上がりのタイミングで非選択電圧が出力された信号となる。このようにして、走査配線2に供給される走査配線駆動出力信号35が制御されて、規定電圧の範囲外の電圧、すなわち異常電圧が、電子放出素子3aや走査配線駆動出力部11に印加されるのを防止することができる。   Then, as shown in FIG. 7, the output control signal 29 is masked by the output portion mask signal 30, so that the scanning wiring drive output signal 35 actually supplied to the scanning wiring 2 is shown in FIG. 7C. Even during the selection voltage output period, the non-selection voltage is output at the rising timing of the output portion mask signal 30. In this way, the scanning wiring drive output signal 35 supplied to the scanning wiring 2 is controlled, and a voltage outside the specified voltage range, that is, an abnormal voltage is applied to the electron-emitting device 3a and the scanning wiring drive output unit 11. Can be prevented.

図1に示す電子放出素子3aには、このように制御された走査配線出力信号と変調配線出力信号とにより駆動電圧が印加される。   A driving voltage is applied to the electron-emitting device 3a shown in FIG. 1 based on the scanning wiring output signal and the modulation wiring output signal thus controlled.

(テレビジョン装置)
次に、この一実施形態による画層表示装置を用いたテレビジョン装置について説明する。図8に、この一実施形態による画像表示装置を用いたテレビジョン装置を示す。
(Television device)
Next, a television apparatus using the layer display apparatus according to this embodiment will be described. FIG. 8 shows a television apparatus using the image display apparatus according to this embodiment.

図8に示すように、テレビジョン装置は、受信回路120と、画像処理部121と、制御部122、駆動回路123および表示パネル124からなる表示装置125とを有して構成されている。   As shown in FIG. 8, the television device includes a receiving circuit 120, an image processing unit 121, a display device 125 including a control unit 122, a drive circuit 123, and a display panel 124.

受信回路120は、チューナーやデコーダなどから構成される。この受信回路120は、衛星放送や地上波などのテレビ信号、ネットワークを介したデータ放送などを受信して、復号化した映像データを画像処理部121に出力可能に構成されている。また、画像処理部121は、γ補正回路や解像度変換回路、インターフェース(I/F)回路などを有して構成されている。画像処理部121は、画像処理された映像データを表示装置の表示フォーマットに変換して表示装置125に画像データを出力可能に構成されている。   The receiving circuit 120 includes a tuner and a decoder. The receiving circuit 120 is configured to receive a television signal such as a satellite broadcast or a terrestrial wave, a data broadcast via a network, and the like, and output decoded video data to the image processing unit 121. The image processing unit 121 includes a γ correction circuit, a resolution conversion circuit, an interface (I / F) circuit, and the like. The image processing unit 121 is configured to be able to output image data to the display device 125 by converting the image data that has undergone image processing into a display format of the display device.

表示装置125は、表示パネル124、上述の一実施形態による走査駆動制御部5および変調駆動制御部6を有する駆動回路123、および制御部122を有して構成される。制御部122により、入力した画像データに対して、表示パネルに適した補正処理などの信号処理が施されるとともに、駆動回路123に、画像データおよび各種制御信号を供給可能に構成されている。駆動回路123は、入力された画像データに基づいて、表示パネル124に駆動信号が供給されて、テレビ映像が表示される。   The display device 125 includes the display panel 124, the drive circuit 123 including the scan drive control unit 5 and the modulation drive control unit 6 according to the above-described embodiment, and the control unit 122. The control unit 122 performs signal processing such as correction processing suitable for the display panel on the input image data, and can supply the image data and various control signals to the drive circuit 123. The driving circuit 123 supplies a driving signal to the display panel 124 based on the input image data, and displays a television image.

なお、受信回路120と画像処理部121とは、図8に示すように、セットトップボックス(STB)126として表示装置125とは別の筐体に収められていてもよく、表示装置125と一体の筐体に収められていてもよく、これらの場合以外に種々の組み合わせを採用することが可能である。   Note that the reception circuit 120 and the image processing unit 121 may be housed in a separate housing from the display device 125 as a set-top box (STB) 126 as illustrated in FIG. Other than these cases, various combinations can be adopted.

以上、この発明の一実施形態について具体的に説明したが、この発明は、上述の一実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。   The embodiment of the present invention has been specifically described above, but the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible.

例えば上述の一実施形態においては、走査駆動制御部5に電源電圧やロジック電圧の検出部を設けた場合について説明したが、変調駆動制御部6に電源電圧の検出部を設けるようにしても良い。この場合、変調駆動制御部6におけるオン/オフ制御に関しても、上述したオン/オフ制御を採用することが可能である。   For example, in the above-described embodiment, the case where the scanning drive control unit 5 is provided with the power supply voltage or logic voltage detection unit has been described, but the modulation drive control unit 6 may be provided with the power supply voltage detection unit. . In this case, the on / off control described above can also be adopted for the on / off control in the modulation drive control unit 6.

また、例えば上述の一実施形態においては、それぞれの検出部7,8,9における検出基準となる所定の電圧範囲を、規定電圧の±5%としているが、必ずしも±5%に限定されるものではなく、そのほかの範囲とすることも可能であり、必要に応じて、この規定電圧を含む任意の範囲に設定することが可能である。   For example, in the above-described embodiment, the predetermined voltage range serving as the detection reference in each of the detection units 7, 8, and 9 is ± 5% of the specified voltage, but is not necessarily limited to ± 5%. However, other ranges are possible, and it is possible to set an arbitrary range including this specified voltage as necessary.

この発明の一実施形態による画像表示装置を示す略線図である。It is a basic diagram which shows the image display apparatus by one Embodiment of this invention. この発明の一実施形態による電源監視機能を有する走査配線駆動部を示すブロック図である。It is a block diagram which shows the scanning wiring drive part which has a power supply monitoring function by one Embodiment of this invention. この発明の一実施形態による画像表示装置の走査配線および変調配線に対する電源のオン/オフのシーケンスを示すタイミング図である。FIG. 5 is a timing chart showing a power on / off sequence for the scanning wiring and modulation wiring of the image display device according to the embodiment of the present invention. この発明の一実施形態による画像表示装置における電圧検出部の構成を示す回路図である。It is a circuit diagram which shows the structure of the voltage detection part in the image display apparatus by one Embodiment of this invention. この発明の一実施形態による画像表示装置における電圧検出部の電圧検出方法を説明するためのグラフである。It is a graph for demonstrating the voltage detection method of the voltage detection part in the image display apparatus by one Embodiment of this invention. この発明の一実施形態による画像表示装置の走査配線駆動出力部の構成を示す回路図である。It is a circuit diagram which shows the structure of the scanning wiring drive output part of the image display apparatus by one Embodiment of this invention. この発明の一実施形態による画像表示装置の走査配線駆動出力部における駆動制御信号と出力部マスク信号とこれによる出力がマスクされた信号とを示すグラフである。It is a graph which shows the drive control signal in the scanning wiring drive output part of the image display apparatus by one Embodiment of this invention, an output part mask signal, and the signal by which the output by this was masked. この発明の一実施形態による画像表示装置を用いたセットトップボックスおよびテレビジョン装置を示すブロック図である。It is a block diagram which shows the set top box and television apparatus using the image display apparatus by one Embodiment of this invention. 従来技術による画像表示装置における電源および走査配線駆動部の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply and scanning wiring drive part in the image display apparatus by a prior art.

符号の説明Explanation of symbols

1 マトリックスパネル
1a リアパネル
2 走査配線
3 変調配線
3a 電界放出素子
3b フェースプレート
3c 蛍光体
4 制御部
5 走査駆動制御部
6 変調駆動制御部
7 ロジック電圧検出部
8 選択電圧検出部
9 非選択電圧検出部
10 AND回路
11 走査配線駆動出力部
12 走査出力制御信号
14 電源
15 電源配線
16 電流源
19,19a,19b トランジスタ
20 電圧分圧用抵抗
21 電源
24 コンパレータ
31 AND回路
32 NOR回路
33 pMOSトランジスタ
34 nMOSトランジスタ
38 レベルシフタ
120 受信回路
121 画像処理部
122 制御部
123 駆動回路
124 表示パネル
125 表示装置
126 STB
DESCRIPTION OF SYMBOLS 1 Matrix panel 1a Rear panel 2 Scanning wiring 3 Modulation wiring 3a Field emission element 3b Faceplate 3c Phosphor 4 Control part 5 Scan drive control part 6 Modulation drive control part 7 Logic voltage detection part 8 Selection voltage detection part 9 Non-selection voltage detection part DESCRIPTION OF SYMBOLS 10 AND circuit 11 Scanning wiring drive output part 12 Scanning output control signal 14 Power supply 15 Power supply wiring 16 Current source 19, 19a, 19b Transistor 20 Voltage dividing resistor 21 Power supply 24 Comparator 31 AND circuit 32 NOR circuit 33 pMOS transistor 34 nMOS transistor 38 Level shifter 120 Receiving circuit 121 Image processing unit 122 Control unit 123 Drive circuit 124 Display panel 125 Display device 126 STB

Claims (7)

表示素子と、
上記表示素子に駆動電圧を印加する駆動回路と、
上記駆動回路に電源電圧およびロジック電圧を供給する電源と、
上記駆動回路内に、上記電源電圧および上記ロジック電圧が所定の電圧値の範囲内であるか否かを検出する電圧検出手段とが設けられ、
上記電圧検出手段により上記電源電圧および上記ロジック電圧が所定の電圧値の範囲内の場合に、上記駆動電圧を上記駆動回路に供給するように構成されている
ことを特徴とする画像表示装置。
A display element;
A driving circuit for applying a driving voltage to the display element;
A power supply for supplying a power supply voltage and a logic voltage to the drive circuit;
Voltage detection means for detecting whether the power supply voltage and the logic voltage are within a predetermined voltage value range is provided in the drive circuit,
An image display device configured to supply the drive voltage to the drive circuit when the power supply voltage and the logic voltage are within a predetermined voltage value range by the voltage detection means.
複数の走査配線と、
複数の変調配線と、
上記走査配線と上記変調配線とに接続され、マトリックス状に配置された複数の表示素子と、
上記走査配線に駆動出力信号を出力する複数の走査駆動回路と、
上記走査駆動回路に電源電圧を供給する電源とを有し、
上記複数の走査駆動回路のそれぞれに、上記電源から供給される電源電圧を検出可能に構成された電圧検出手段が設けられ、
上記電圧検出手段により、所定の範囲から外れた電圧が検出された場合に、上記走査駆動回路は、上記駆動出力信号を出力しないように構成されている
ことを特徴とする画像表示装置。
A plurality of scanning wires;
Multiple modulation wires;
A plurality of display elements connected to the scanning wiring and the modulation wiring and arranged in a matrix;
A plurality of scan drive circuits for outputting a drive output signal to the scan wiring;
A power supply for supplying a power supply voltage to the scan drive circuit,
Each of the plurality of scanning drive circuits is provided with voltage detection means configured to be able to detect a power supply voltage supplied from the power supply,
The image display device, wherein the scanning drive circuit is configured not to output the drive output signal when the voltage detection means detects a voltage outside a predetermined range.
上記電圧検出手段が、少なくとも、ロジック電圧が所定のロジック電圧の範囲内であるか否かを検出可能なロジック電圧検出部を有し、上記ロジック電圧が所定のロジック電圧の範囲から外れた場合に、上記走査駆動回路に対して上記電圧を印加しない制御を行うように構成されていることを特徴とする請求項1及び2記載の画像表示装置。   When the voltage detection unit has a logic voltage detection unit capable of detecting at least whether the logic voltage is within a predetermined logic voltage range, and the logic voltage is out of the predetermined logic voltage range. 3. The image display device according to claim 1, wherein the image display device is configured to perform control so that the voltage is not applied to the scanning drive circuit. 上記電圧検出手段は、ロジック電圧が所定のロジック電圧の範囲内であるか否かを検出可能なロジック電圧検出部と、選択電圧が所定の選択電圧の範囲内であるか否かを検出可能な選択電圧検出部と、非選択電圧が所定の非選択電圧の範囲内であるか否かを検出可能な非選択電圧検出部とを有し、上記ロジック電圧、上記選択電圧および上記非選択電圧のうちの少なくとも1つの電圧値が上記範囲から外れた場合に、上記走査駆動回路に対して電圧を印加しない制御を行うように構成されていることを特徴とする請求項1及び2記載の画像表示装置。   The voltage detection means can detect whether the logic voltage is within a predetermined logic voltage range and can detect whether the selection voltage is within a predetermined selection voltage range. A selection voltage detection unit, and a non-selection voltage detection unit capable of detecting whether or not the non-selection voltage is within a predetermined non-selection voltage range, the logic voltage, the selection voltage, and the non-selection voltage 3. The image display according to claim 1, wherein when at least one of the voltage values is out of the range, control is performed so that no voltage is applied to the scanning drive circuit. 4. apparatus. 表示素子と、
上記表示素子に駆動電圧を出力する駆動回路と、
上記駆動回路に電源電圧およびロジック電圧を出力する電源と、
上記駆動回路および上記電源を連携して制御する制御部とを有する画像表示装置に対する制御方法であって、
上記制御部により、上記駆動回路に画像信号が供給されるステップと、
上記制御部からの信号に基づいて、上記電源により、上記駆動回路に電源電圧とロジック電圧とを印加するステップと、
上記駆動回路により、上記電源電圧と上記ロジック電圧との立ち上がりまたは立ち下がりに同期して、上記駆動電圧を上記表示素子に印加するステップとを有する
ことを特徴とする画像表示装置の制御方法。
A display element;
A drive circuit for outputting a drive voltage to the display element;
A power supply that outputs a power supply voltage and a logic voltage to the drive circuit;
A control method for an image display device having a control unit that controls the drive circuit and the power supply in cooperation with each other,
A step of supplying an image signal to the drive circuit by the control unit;
Applying a power supply voltage and a logic voltage to the drive circuit from the power supply based on a signal from the control unit;
And a step of applying the drive voltage to the display element in synchronization with a rise or fall of the power supply voltage and the logic voltage by the drive circuit.
表示素子と、
上記表示素子に駆動電圧を印加する駆動回路と、
上記駆動回路に電源電圧およびロジック電圧を供給する電源と、
上記駆動回路および上記電源を連携して制御する制御部とを有する画像表示装置の制御方法であって、
上記制御部から上記駆動回路に画像信号が供給されるステップと、
上記制御部からの信号に基づいて、上記電源により、上記駆動回路に電源電圧とロジック電圧とを印加するステップと、
上記電源電圧および上記ロジック電圧が所定の電圧値の範囲内であるか否かを検出するステップと、
上記電源電圧および上記ロジック電圧が所定の電圧値の範囲内の場合に、上記駆動電圧を上記駆動回路に供給するステップとを有する
ことを特徴とする画像表示装置の制御方法。
A display element;
A driving circuit for applying a driving voltage to the display element;
A power supply for supplying a power supply voltage and a logic voltage to the drive circuit;
A control method of an image display device having a control unit that controls the drive circuit and the power supply in cooperation with each other,
An image signal is supplied from the control unit to the drive circuit;
Applying a power supply voltage and a logic voltage to the drive circuit from the power supply based on a signal from the control unit;
Detecting whether the power supply voltage and the logic voltage are within a predetermined voltage value range;
And a step of supplying the drive voltage to the drive circuit when the power supply voltage and the logic voltage are within a predetermined voltage value range.
請求項1乃至4のいずれか1項記載の画像表示装置と、
テレビジョン信号を受信する受信手段とを備えている
ことを特徴とするテレビジョン装置。
An image display device according to any one of claims 1 to 4,
A television apparatus comprising: a receiving means for receiving a television signal.
JP2005048674A 2005-02-24 2005-02-24 Image display device, control method thereof, and television device Withdrawn JP2006235169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048674A JP2006235169A (en) 2005-02-24 2005-02-24 Image display device, control method thereof, and television device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005048674A JP2006235169A (en) 2005-02-24 2005-02-24 Image display device, control method thereof, and television device

Publications (1)

Publication Number Publication Date
JP2006235169A true JP2006235169A (en) 2006-09-07

Family

ID=37042891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048674A Withdrawn JP2006235169A (en) 2005-02-24 2005-02-24 Image display device, control method thereof, and television device

Country Status (1)

Country Link
JP (1) JP2006235169A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847382B (en) * 2009-03-25 2012-06-27 华映视讯(吴江)有限公司 Noise suppression device for reducing noise of liquid crystal display and liquid crystal display related thereto

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847382B (en) * 2009-03-25 2012-06-27 华映视讯(吴江)有限公司 Noise suppression device for reducing noise of liquid crystal display and liquid crystal display related thereto

Similar Documents

Publication Publication Date Title
KR101940932B1 (en) Display device and method for driving same
JP5562251B2 (en) Organic EL display device and control method thereof
KR20190009019A (en) Stage Circuit and Scan Driver Using The Same
US20120050343A1 (en) Display apparatus and driving apparatus for driving backlight thereof
US20080084371A1 (en) Liquid crystal display for preventing residual image phenomenon and related method thereof
JP2007114732A (en) Flat panel display and method of driving same
CN113674678A (en) Display device and driving method
CN111261082B (en) Display device and driving method thereof
EP2843650B1 (en) Display apparatus, light source driving apparatus and driving method thereof
KR102005390B1 (en) Display Device Having Reset Control Unit And Method Of Driving The Same
CN110264971B (en) Anti-flash screen circuit and method, driving circuit and display device
US11398178B2 (en) Pixel driving circuit, method, and display apparatus
JP2003167545A (en) Method for detecting abnormality of image display signal, and image display device
US20110050761A1 (en) Pixel circuit and display device
US20210183317A1 (en) Gate driver on array circuit, pixel circuit of an amoled display panel, amoled display panel, and method of driving pixel circuit of amoled display panel
JP6288710B2 (en) Display device driving method and display device
JP4174494B2 (en) Drive device, image display device, and television device
US8363037B2 (en) Reset circuit for power-on and power-off
CN106033660A (en) Semiconductor device and electronic apparatus
KR100801782B1 (en) Scanning circuit, scanning device, image display apparatus and television apparatus
CN101604501B (en) Gate driver and display panel utilizing the same
US20090243989A1 (en) Display apparatus
CN109389938B (en) Organic light emitting display device, driving method thereof and controller
US10325544B2 (en) Data input unit, data input method, source drive circuit and display device
JP2006235169A (en) Image display device, control method thereof, and television device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513