JP2006222889A - Transmission circuit - Google Patents

Transmission circuit Download PDF

Info

Publication number
JP2006222889A
JP2006222889A JP2005036582A JP2005036582A JP2006222889A JP 2006222889 A JP2006222889 A JP 2006222889A JP 2005036582 A JP2005036582 A JP 2005036582A JP 2005036582 A JP2005036582 A JP 2005036582A JP 2006222889 A JP2006222889 A JP 2006222889A
Authority
JP
Japan
Prior art keywords
circuit
transistor
power
frequency
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005036582A
Other languages
Japanese (ja)
Inventor
Norio Hosoi
紀男 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Discrete Semiconductor Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Discrete Semiconductor Technology Corp filed Critical Toshiba Corp
Priority to JP2005036582A priority Critical patent/JP2006222889A/en
Publication of JP2006222889A publication Critical patent/JP2006222889A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transmission circuit that can suppress the effect of an increase in current by an overinput on an element for amplification. <P>SOLUTION: The transmission circuit comprises: a power amplifier circuit 30 which has a transistor 33 for amplification for amplifying a transmission signal entered to an input terminal 31 and outputting the transmission signal to an output terminal 35 and has a direct current bias supplied to the input terminal 31 of the transistor 33 for amplification; and a protective circuit 40 which has an overcurrent protective transistor 45 connected between the input terminal 31 of the transistor 33 for amplification and ground and uses a parallel resonance circuit 43 connected to the output terminal 35 of the power amplifier circuit 30 to place the overcurrent protective transistor 45 in a high resistance state when power detected by selecting a frequency from output voltage of the transmission signal of the transistor 33 for amplification is not higher than a prescribed value and the overcurrent protective transistor 45 in a low resistance state when the detected power exceeds the prescribed value. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、携帯電話をはじめとする情報通信機器等の端末機あるいは基地局等に使用される送信回路に関する。   The present invention relates to a transmission circuit used in a terminal such as a mobile phone or an information communication device or a base station.

近年、携帯電話をはじめとする情報通信機器等により行われる通信は、その容量が増大し、日常生活に幅広く浸透している。通信容量の増大は、通信機器に使用される部品等の高速化や記憶容量の増大等により実現される。通信容量の増大により、多機能化や使い易さを得ることができるが、日常生活への浸透には、更に、信頼性や安定性が向上することも見逃すことができない要素である。つまり、これらの情報通信機器に使用される回路や部品は、長時間の連続使用や考えられる様々な事態に対応できる高信頼性である必要がある。とりわけ、情報通信機器の主構成要素をなす電力増幅回路等を含む送信回路においては、高速化対応の他、様々な事態において、簡単に壊れずに、安定して通信が行えることが求められている。   In recent years, the communication performed by information communication devices such as mobile phones has increased in capacity and has spread widely in daily life. The increase in communication capacity is realized by increasing the speed of components used in communication equipment, increasing the storage capacity, and the like. The increase in communication capacity can provide multi-functionality and ease of use. However, the penetration into daily life is an element that cannot be overlooked in that reliability and stability are further improved. In other words, the circuits and components used in these information communication devices need to be highly reliable to cope with long-term continuous use and various conceivable situations. In particular, transmission circuits including power amplifier circuits that constitute the main components of information communication equipment are required to be able to communicate stably without being easily broken in various situations in addition to supporting high speed. Yes.

携帯電話等においては、アンテナから出力される電力は規格を越えないことが必要であり、電力増幅回路の増幅用素子に供給される入力電力で調整されることが多い。例えば、電力増幅回路の前段に配置されるAGC(Automatic Gain Control)アンプはその働きを担っている。すなわち、送信回路において、電力検知回路で電力増幅回路から出力された送信電力の一部を検出し、ダイオード検波を行い、検出信号を制御信号検知回路のAPC(Automatic Power Control)制御部に転送し、APC制御部は送信電力を認識し、送信電力とずれていれば、増幅用素子への入力をAGCアンプにて調整することにより送信電力を適正化する(例えば、特許文献1参照。)。   In a mobile phone or the like, the power output from the antenna must not exceed the standard, and is often adjusted by the input power supplied to the amplifying element of the power amplifier circuit. For example, an AGC (Automatic Gain Control) amplifier arranged at the front stage of the power amplifier circuit has its function. That is, in the transmission circuit, a part of transmission power output from the power amplification circuit is detected by the power detection circuit, diode detection is performed, and the detection signal is transferred to the APC (Automatic Power Control) control unit of the control signal detection circuit. The APC control unit recognizes the transmission power, and if it deviates from the transmission power, adjusts the input to the amplifying element with an AGC amplifier to optimize the transmission power (see, for example, Patent Document 1).

この従来の送信回路では、多くの状況において、増幅用素子に過度の電流が流れないように制御される。つまり、電力検知回路や制御信号検知回路は、電力増幅回路の増幅用素子に過入力がかかることなく送信回路における保護回路として、一定の役割を果たしている。しかしながら、電力検知回路や制御信号検知回路等に異常が起こった場合、例えば、電力検知回路の検波用のダイオードが壊れてしまった場合等において、AGCアンプを経由して増幅用素子への入力を制御することはできず、増幅用素子が破壊されるという問題がある。   In this conventional transmission circuit, control is performed so that excessive current does not flow through the amplifying element in many situations. That is, the power detection circuit and the control signal detection circuit play a certain role as a protection circuit in the transmission circuit without applying excessive input to the amplification element of the power amplification circuit. However, when an abnormality occurs in the power detection circuit, the control signal detection circuit, etc., for example, when the detection diode of the power detection circuit is broken, the input to the amplifying element is made via the AGC amplifier. There is a problem that it cannot be controlled and the amplifying element is destroyed.

また、この従来の送信回路では、過度の送信電力の検知から増幅用素子への入力電流を制御するまでに、次のようなステップを経る。電力検知回路で搬送波出力の電圧レベルを検知するステップ、この電圧レベルを制御信号検知回路のAPC制御部において基準電圧と比較を行う比較ステップ、AGCアンプにて指示された入力電力になるように制御するステップ、更に、帯域通過フィルタ(BPF)を経て増幅用素子への入力電流を抑制するステップ等の多くのステップが必要である。そのために、過度の出力電力を検知して増幅用素子の入力電流を抑制するまでの間に、増幅用素子には過入力による電流が流れ、増幅用素子は性能劣化の可能性が増える。   In this conventional transmission circuit, the following steps are taken from detection of excessive transmission power to control of the input current to the amplifying element. The step of detecting the voltage level of the carrier wave output by the power detection circuit, the comparison step of comparing this voltage level with the reference voltage in the APC control unit of the control signal detection circuit, and the control so that the input power is instructed by the AGC amplifier In addition, many steps such as a step of suppressing an input current to the amplifying element through a band-pass filter (BPF) are necessary. For this reason, a current due to excessive input flows through the amplifying element until excessive output power is detected and the input current of the amplifying element is suppressed, and the possibility of performance deterioration of the amplifying element increases.

そこで、多くのステップを必要とする制御回路等を経ることなく、速やかに増幅用素子の破壊防止を実行することができる回路、すなわち、電力増幅回路に過度の電力を発生させている状況を検知して、増幅用素子への入力電流を可能な限り速やかに抑制して、増幅用素子を保護する回路の付加が強く求められている。
特開平8−204587号公報(第4頁、図19)
Therefore, it is possible to detect a situation in which excessive power is generated in the power amplifying circuit, that is, a circuit that can promptly prevent destruction of the amplifying element without going through a control circuit that requires many steps. Thus, there is a strong demand for adding a circuit that protects the amplifying element by suppressing the input current to the amplifying element as quickly as possible.
JP-A-8-204587 (page 4, FIG. 19)

本発明は、過入力による電流の増加が増幅用素子に及ぼす影響を抑制することができる送信回路を提供する。   The present invention provides a transmission circuit capable of suppressing the influence of an increase in current due to excessive input on an amplifying element.

本発明の一態様の送信回路は、入力端に入力される送信信号を増幅して出力端に出力する増幅用素子と前記増幅用素子の入力端に供給される直流バイアスとを有する電力増幅回路と、前記増幅用素子の入力端と接地との間に接続された電流通路を有し、前記電力増幅回路の出力端に接続した周波数選択検出手段により、前記増幅用素子の送信信号の出力電力から周波数選択して検出された電力が、所定値以下の場合には、前記電流通路を高抵抗状態にし、前記検出された電力が所定値を超える場合には、前記電流通路を低抵抗状態とする保護回路とを具備することを特徴とする。   A transmission circuit according to one aspect of the present invention includes a power amplifying circuit including an amplifying element that amplifies a transmission signal input to an input terminal and outputs the amplified signal to an output terminal, and a DC bias supplied to the input terminal of the amplifying element. And an output power of the transmission signal of the amplifying element by frequency selection detecting means connected to the output end of the power amplifying circuit, and having a current path connected between the input terminal of the amplifying element and the ground When the power detected by selecting the frequency from is less than a predetermined value, the current path is set to a high resistance state, and when the detected power exceeds a predetermined value, the current path is set to a low resistance state. And a protective circuit.

本発明によれば、過入力による電流の増加が増幅用素子に及ぼす影響を抑制することができる送信回路を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the transmission circuit which can suppress the influence which the increase in the electric current by overinput has on the element for amplification can be provided.

以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。   Embodiments of the present invention will be described below with reference to the drawings. In the figure shown below, the same code | symbol is attached | subjected to the same component.

本発明の実施例1に係る送信回路について、図1及び図2を参照しながら説明する。図1は送信回路を模式的に示すブロック図であり、図2は、送信回路における高周波の電力増幅回路及び保護回路の回路図である。   A transmission circuit according to Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram schematically showing a transmission circuit, and FIG. 2 is a circuit diagram of a high-frequency power amplification circuit and a protection circuit in the transmission circuit.

図1に示すように、送信回路1は、例えば、携帯電話機の送信回路の一部に相当する。送信回路1は、送信信号の進む方向に、IFIC(Intermediate Frequency Integral Circuit)12、ドライバアンプであるAGCアンプ13、帯域通過フィルタ14、増幅用素子を有する電力増幅回路30、電力増幅回路30の保護回路40、アイソレータ18を有する。そして、電力増幅回路30の出力電力は、アイソレータ18を介して出力端子19からアンテナ(図示略)側へ送出される。   As shown in FIG. 1, the transmission circuit 1 corresponds to a part of a transmission circuit of a mobile phone, for example. The transmission circuit 1 protects the power amplification circuit 30 in the direction in which the transmission signal travels, an IFIC (Intermediate Frequency Integral Circuit) 12, an AGC amplifier 13 as a driver amplifier, a band-pass filter 14, a power amplification circuit 30 having an amplification element. A circuit 40 and an isolator 18 are included. The output power of the power amplifier circuit 30 is sent from the output terminal 19 to the antenna (not shown) side via the isolator 18.

一方、電力増幅回路30の出力電力は、電力増幅回路30の出力端に接続された結合器17を介して電力検知回路21で検知され、例えば、ダイオード検波される。この検出信号を制御信号検知回路23のAPC(Automatic Power Control)制御部に転送し、APC制御部は送信電力を認識し、送信電力とずれていれば、電力増幅回路30への入力をAGC(Automatic Gain Control)アンプ13にて調整することにより送信電力を適正化する。なお、この送信回路1には、電源供給回路等は省略してある。また、AGCアンプ13はIFIC12の中に配置されていても差し支えない。   On the other hand, the output power of the power amplifier circuit 30 is detected by the power detection circuit 21 via the coupler 17 connected to the output terminal of the power amplifier circuit 30 and, for example, diode-detected. This detection signal is transferred to an APC (Automatic Power Control) control unit of the control signal detection circuit 23. The APC control unit recognizes the transmission power. If the transmission signal is different from the transmission power, the input to the power amplifier circuit 30 is AGC ( Automatic gain control) The transmission power is optimized by adjusting the amplifier 13. Note that a power supply circuit and the like are omitted from the transmission circuit 1. Further, the AGC amplifier 13 may be disposed in the IFIC 12.

本実施例1では、上述の送信回路1において、電力増幅回路30に保護回路40を付加したことを特徴とする。   The first embodiment is characterized in that a protection circuit 40 is added to the power amplifier circuit 30 in the transmission circuit 1 described above.

次に、その保護回路40について、電力増幅回路30と共に説明する。図2に示すように、電力増幅回路30は、例えば、高周波の増幅用素子であるGaAsバイポーラトランジスタからなる増幅用トランジスタ33を有する。この増幅用トランジスタ33の入力端であるベースは、直流成分を除去するDCカットコンデンサ32を介して入力端子31に接続されている。また、この増幅用トランジスタ33のベースには、動作電流である直流バイアスを供給する直流バイアス回路36がチョーク抵抗37を介して接続されている。   Next, the protection circuit 40 will be described together with the power amplifier circuit 30. As shown in FIG. 2, the power amplifier circuit 30 includes an amplifying transistor 33 made of, for example, a GaAs bipolar transistor that is a high-frequency amplifying element. The base that is the input terminal of the amplifying transistor 33 is connected to the input terminal 31 via a DC cut capacitor 32 that removes a DC component. A DC bias circuit 36 that supplies a DC bias that is an operating current is connected to the base of the amplifying transistor 33 via a choke resistor 37.

増幅用トランジスタ33のコレクタは、出力端に相当し、このコレクタにはコレクタバイアス38が接続され、また、コレクタはDCカットコンデンサ34を介して出力端子35に接続されている。増幅用トランジスタ33のエミッタは接地されている。なお、電力増幅回路30では、入出力整合回路は省略されている。本実施例では、1段の増幅用トランジスタ33で構成される電力増幅回路30を示したが、複数段、例えば、初段、中段及び終段で構成された増幅用トランジスタ構成としてもよく、増幅用素子としてはバイポーラトランジスタに限らず電界効果トランジスタ等であっても差し支えない。また、GaAs系に限らず、Si系、SiGe系、あるいは、InP系、GaN系等の化合物系のトランジスタであっても差し支えない。   The collector of the amplifying transistor 33 corresponds to the output terminal, and a collector bias 38 is connected to the collector, and the collector is connected to the output terminal 35 via the DC cut capacitor 34. The emitter of the amplifying transistor 33 is grounded. In the power amplifier circuit 30, the input / output matching circuit is omitted. In the present embodiment, the power amplifying circuit 30 including the one-stage amplifying transistor 33 is shown. However, an amplifying transistor configuration including a plurality of stages, for example, an initial stage, a middle stage, and a final stage may be used. The element is not limited to a bipolar transistor, and may be a field effect transistor or the like. Further, the transistor is not limited to GaAs, but may be Si-based, SiGe-based, or a compound-based transistor such as InP-based or GaN-based.

保護回路40は、電流通路をなすGaAsバイポーラトランジスタからなる過電流保護トランジスタ45、周波数選択検出手段である共振インダクタ41と共振コンデンサ42で構成された並列共振回路43、DCカットコンデンサ44、及びコントロールバイアス47で構成される。なお、過電流保護トランジスタ45はGaAs系に限らずSi系あるいは他の化合物系のトランジスタであってもよいし、バイポーラトランジスタに限らず電界効果トランジスタ等であっても差し支えない。   The protection circuit 40 includes an overcurrent protection transistor 45 formed of a GaAs bipolar transistor that forms a current path, a parallel resonance circuit 43 including a resonance inductor 41 and a resonance capacitor 42 as frequency selection detection means, a DC cut capacitor 44, and a control bias. 47. The overcurrent protection transistor 45 is not limited to a GaAs type, and may be a Si type or other compound type transistor, or may be a field effect transistor or the like without being limited to a bipolar transistor.

過電流保護トランジスタ45のコレクタは、増幅用トランジスタ33のベースに接続され、過電流保護トランジスタ45のエミッタは接地されている。   The collector of the overcurrent protection transistor 45 is connected to the base of the amplification transistor 33, and the emitter of the overcurrent protection transistor 45 is grounded.

並列共振回路43の一端は、増幅用トランジスタ33のコレクタに接続され、他端はDCカットコンデンサ44を介して、過電流保護トランジスタ45のベースに接続されている。また、DCのコントロールバイアス47は過電流保護トランジスタ45のベースに接続されている。   One end of the parallel resonant circuit 43 is connected to the collector of the amplifying transistor 33, and the other end is connected to the base of the overcurrent protection transistor 45 via the DC cut capacitor 44. The DC control bias 47 is connected to the base of the overcurrent protection transistor 45.

この並列共振回路43は、送信信号の搬送波の基本周波数に共振周波数を持つように、共振インダクタ41と共振コンデンサ42を調整してある。従って、並列共振回路43は、基本周波数に対しては高インピーダンス状態となるが、基本周波数以外の周波数に対しては低インピーダンス状態となり、基本周波数以外の出力電力、すなわち、搬送波の高調波成分を主とした出力電力を選択的に検出することになる。検出された高調波成分が支配的な電圧は、過電流保護トランジスタ45のベースに印加される。   In this parallel resonance circuit 43, the resonance inductor 41 and the resonance capacitor 42 are adjusted so that the fundamental frequency of the carrier wave of the transmission signal has a resonance frequency. Accordingly, the parallel resonant circuit 43 is in a high impedance state with respect to the fundamental frequency, but is in a low impedance state with respect to frequencies other than the fundamental frequency, and outputs power other than the fundamental frequency, that is, harmonic components of the carrier wave. The main output power is selectively detected. A voltage in which the detected harmonic component is dominant is applied to the base of the overcurrent protection transistor 45.

増幅用トランジスタ33の過入力による劣化あるいは破壊までの特性は予め求めることが可能である。すなわち、過入力により過度に負荷がかかり、急激な劣化を起こすと判断される場合の搬送波基本周波数の出力電力、及び、それに伴う基本周波数以外の出力電力を、実測あるいはシミュレーションで求める。その結果に基づき、増幅用トランジスタ33を保護するために必要な基本周波数以外の出力電力に基づく検出電圧の限界値を、決定することができる。   The characteristics of the amplifying transistor 33 until deterioration or destruction due to excessive input can be obtained in advance. That is, the output power of the carrier fundamental frequency and the output power other than the fundamental frequency associated therewith are determined by actual measurement or simulation when it is determined that an excessive load is applied due to excessive input and abrupt degradation occurs. Based on the result, the limit value of the detection voltage based on the output power other than the fundamental frequency necessary for protecting the amplifying transistor 33 can be determined.

コントロールバイアス47は、増幅用トランジスタ33が異常動作になり、検出された電圧の限界値を加えると、過電流保護トランジスタ45の電流通路が、確実に導通状態になるように設定されている。逆に言うと、コントロールバイアス47は、増幅用トランジスタ33が正常動作の時、コントロールバイアス47に並列共振回路43から得られる電圧を加えて、過電流保護トランジスタ45のベースに印加しても、電流保護トランジスタ45の電流通路が導通にならない電圧であるように設定されている。   The control bias 47 is set so that the current path of the overcurrent protection transistor 45 is surely turned on when the amplifying transistor 33 operates abnormally and a limit value of the detected voltage is added. Conversely, even if the control bias 47 is applied to the base of the overcurrent protection transistor 45 by adding a voltage obtained from the parallel resonance circuit 43 to the control bias 47 when the amplifying transistor 33 is operating normally, The voltage is set so that the current path of the protection transistor 45 does not become conductive.

コントロールバイアス47は、過電流保護トランジスタ45の特性に依存するので、一概に決められないが、例えば1.1V程度に設定することが可能である。コントロールバイアス47は、コレクタバイアス38または直流バイアス回路36から抵抗分圧により供給してもよいし、別電源として供給しても差し支えない。   Since the control bias 47 depends on the characteristics of the overcurrent protection transistor 45, it cannot be determined unconditionally, but can be set to about 1.1 V, for example. The control bias 47 may be supplied from the collector bias 38 or the DC bias circuit 36 by resistance voltage division, or may be supplied as a separate power source.

次に、この保護回路40の動作について説明する。図2に示すように、増幅用トランジスタ33のコレクタとDCカットコンデンサ44との間に接続された並列共振回路43は、搬送波の基本周波数出力電力に対して、過入力の度合いが増える程比率が上昇する高調波成分を主成分とする基本周波数以外の周波数の出力電力を検知する。検出された高調波成分が支配的な電力は、外部から印加されたコントロールバイアス47に加えられて、過電流保護トランジスタ45のベースに印加される。なお、並列共振回路43は、基本周波数に対して高インピーダンス状態になっているので、基本周波数出力電力に対しては、実質的な影響を及ぼさない。   Next, the operation of the protection circuit 40 will be described. As shown in FIG. 2, the parallel resonant circuit 43 connected between the collector of the amplifying transistor 33 and the DC cut capacitor 44 has a ratio that increases as the degree of over-input increases with respect to the fundamental frequency output power of the carrier wave. Output power at a frequency other than the fundamental frequency whose main component is a rising harmonic component is detected. The power in which the detected harmonic component is dominant is applied to the control bias 47 applied from the outside and applied to the base of the overcurrent protection transistor 45. In addition, since the parallel resonant circuit 43 is in a high impedance state with respect to the fundamental frequency, it does not substantially affect the fundamental frequency output power.

増幅用トランジスタ33が正常動作の場合、過電流保護トランジスタ45のベースに印加される電圧は、過電流保護トランジスタ45の電流通路を導通状態にすることはないので、増幅用トランジスタ33のベースと接地の間には電流が流れず、電流通路が閉ざされた状態となる。   When the amplifying transistor 33 is operating normally, the voltage applied to the base of the overcurrent protection transistor 45 does not make the current path of the overcurrent protection transistor 45 conductive. During this period, no current flows and the current path is closed.

一方、増幅用トランジスタ33に過度の入力電流が入力し、過度の搬送波出力電力を出力した場合、過電流保護トランジスタ45のベースに印加される電圧は、過電流保護トランジスタ45の電流通路を導通状態にする。電流通路を導通状態にするメカニズムは、過電流保護トランジスタ45のベースとエミッタ間のダイオード相当の部分により整流され、過電流保護トランジスタ45のベースのDCバイアス点を持ち上げることになり、過電流保護トランジスタ45のコレクタとエミッタ間が導通状態になる。その結果、増幅用トランジスタ33のベースは接地に対して、電流通路を開いた状態となり、電圧が下がる。増幅用トランジスタ33は、実質的に動作停止状態となり、過度に負荷がかかった状態を解消され、性能劣化または破壊に至ることなく保護され得る。   On the other hand, when an excessive input current is input to the amplifying transistor 33 and an excessive carrier output power is output, the voltage applied to the base of the overcurrent protection transistor 45 is in a conductive state in the current path of the overcurrent protection transistor 45. To. The mechanism for bringing the current path into a conductive state is rectified by a portion corresponding to a diode between the base and the emitter of the overcurrent protection transistor 45, and raises the DC bias point of the base of the overcurrent protection transistor 45. The 45 collector and emitter become conductive. As a result, the base of the amplifying transistor 33 opens the current path with respect to the ground, and the voltage decreases. The amplifying transistor 33 is substantially in a non-operational state, an excessively loaded state is eliminated, and it can be protected without causing performance degradation or destruction.

この基本周波数以外の周波数の出力電力の検知から、増幅用トランジスタ33のベース電位の降下までは、過電流保護トランジスタ45の動作という1ステップで行うことができるので、従来の、数ステップを経て入力電流を調整した場合よりも、速やかに増幅用トランジスタ33の動作を停止することが可能となる。その上、搬送波基本波の出力電力の一部を検知することはないので、その分を予め、増幅用トランジスタ33の出力電力に上乗せしておくことは不要である。   Since the detection of the output power at a frequency other than the fundamental frequency to the drop of the base potential of the amplifying transistor 33 can be performed in one step, that is, the operation of the overcurrent protection transistor 45, the input is made through several steps in the past. The operation of the amplifying transistor 33 can be stopped more quickly than when the current is adjusted. In addition, since a part of the output power of the carrier wave is not detected, it is not necessary to add that amount to the output power of the amplifying transistor 33 in advance.

従って、本実施例の保護回路40は、過入力による電流の増加が、増幅用トランジスタ33を含む電力増幅回路30に及ぼす影響を最小限に抑えることが可能な送信回路1を提供することができる。   Therefore, the protection circuit 40 according to the present embodiment can provide the transmission circuit 1 capable of minimizing the influence of an increase in current due to excessive input on the power amplification circuit 30 including the amplification transistor 33. .

この保護回路40は、電力検知回路21及び制御信号検知回路23等で出力電力を適正化する回路を有する送信回路1に付加することによって、電力検知回路21及び制御信号検知回路23等とは独立して、電力増幅回路30を保護することが可能となる。その結果、送信回路1をより信頼性の高いものとすることができ、携帯電話等において一層安定した通信を行うことが可能となる。   The protection circuit 40 is added to the transmission circuit 1 having a circuit for optimizing the output power by the power detection circuit 21 and the control signal detection circuit 23, so that the protection circuit 40 is independent of the power detection circuit 21 and the control signal detection circuit 23. Thus, the power amplifier circuit 30 can be protected. As a result, the transmission circuit 1 can be made more reliable, and more stable communication can be performed in a mobile phone or the like.

本発明の実施例2に係る送信回路について、図3を参照しながら説明する。図3は送信回路における高周波の電力増幅回路及び保護回路の回路図である。実施例1の送信回路との違いは、保護回路40に直列共振回路53を採用したことである。なお、実施例1と同一構成部分には同一の符号を付して、重複部分の説明は省略する。   A transmission circuit according to Embodiment 2 of the present invention will be described with reference to FIG. FIG. 3 is a circuit diagram of a high frequency power amplifier circuit and a protection circuit in the transmission circuit. The difference from the transmission circuit of the first embodiment is that the series resonance circuit 53 is adopted for the protection circuit 40. In addition, the same code | symbol is attached | subjected to the same component as Example 1, and description of an overlapping part is abbreviate | omitted.

図3に示すように、本実施例2の保護回路50は、電流通路である過電流保護トランジスタ45、周波数選択検出手段である共振インダクタ51と共振コンデンサ52で構成された直列共振回路53、及びコントロールバイアス47で構成される。   As shown in FIG. 3, the protection circuit 50 according to the second embodiment includes an overcurrent protection transistor 45 that is a current path, a series resonance circuit 53 that includes a resonance inductor 51 and a resonance capacitor 52 that are frequency selection detection means, and A control bias 47 is used.

過電流保護トランジスタ45のコレクタは、増幅用トランジスタ33のベースに接続され、過電流保護トランジスタ45のエミッタは接地されている。直列共振回路53の一端は増幅用トランジスタ33のコレクタに接続され、他端は過電流保護トランジスタ45のベースに接続されている。   The collector of the overcurrent protection transistor 45 is connected to the base of the amplification transistor 33, and the emitter of the overcurrent protection transistor 45 is grounded. One end of the series resonance circuit 53 is connected to the collector of the amplifying transistor 33, and the other end is connected to the base of the overcurrent protection transistor 45.

この直列共振回路53は、送信信号の搬送波の基本周波数の2倍の周波数を有する2倍高調波に共振周波数を持つように、共振インダクタ51と共振コンデンサ52を調整してある。従って、直列共振回路53は、2倍高調波に対しては低インピーダンス状態となるが、2倍高調波以外の周波数に対しては高インピーダンス状態となり、2倍高調波の出力電力を選択的に検出することになる。検出された2倍高調波の電圧は、過電流保護トランジスタ45のベースに印加される。   In this series resonance circuit 53, the resonance inductor 51 and the resonance capacitor 52 are adjusted so as to have a resonance frequency at a second harmonic having a frequency twice the fundamental frequency of the carrier wave of the transmission signal. Accordingly, the series resonant circuit 53 is in a low impedance state for the second harmonic, but is in a high impedance state for frequencies other than the second harmonic, and selectively outputs the output power of the second harmonic. Will be detected. The detected second harmonic voltage is applied to the base of the overcurrent protection transistor 45.

次に、この保護回路50の動作について説明する。図3に示すように、増幅用トランジスタ33のコレクタとDCカットコンデンサ34との間に接続された直列共振回路53は、基本周波数出力電力に対して、過入力の度合いが増える程比率が上昇する2倍高調波を検知する。検出された電圧は、外部から印加されたコントロールバイアス47に加えられて、過電流保護トランジスタ45のベースに印加される。なお、直列共振回路53は、基本周波数に対して高インピーダンス状態になっているが、基本周波数の搬送波に対して、インピーダンスを有する回路部品として見えるため、直列共振回路53を加えて電力増幅回路30の出力側のインピーダンス整合を図る必要がある。   Next, the operation of the protection circuit 50 will be described. As shown in FIG. 3, the ratio of the series resonant circuit 53 connected between the collector of the amplifying transistor 33 and the DC cut capacitor 34 increases as the degree of excessive input increases with respect to the fundamental frequency output power. Detect double harmonics. The detected voltage is applied to the control bias 47 applied from the outside and applied to the base of the overcurrent protection transistor 45. Although the series resonant circuit 53 is in a high impedance state with respect to the fundamental frequency, it appears as a circuit component having an impedance with respect to the carrier wave of the fundamental frequency. It is necessary to match the impedance on the output side of the.

実施例1とは、2倍高調波を選択的に検知することが異なるが、過電流保護トランジスタ45の電流通路は実施例1と同様なメカニズムで動作させることが可能である。その結果、増幅用トランジスタ33に過度な入力電流が入力し、過度の搬送波出力電力を出力した場合においては、増幅用トランジスタ33は、速やかに実質的に動作停止状態とすることが可能となり、過度に負荷がかかった状態を解消され、性能劣化または破壊に至ることなく保護され得る。   Although the second harmonic is selectively detected from the first embodiment, the current path of the overcurrent protection transistor 45 can be operated by the same mechanism as the first embodiment. As a result, when an excessive input current is input to the amplifying transistor 33 and an excessive carrier wave output power is output, the amplifying transistor 33 can be promptly substantially deactivated. Can be protected without causing performance degradation or destruction.

上述したように、本実施例においては、実施例1で得られる効果と同様な効果を得ることができる。その他に、実施例1では必要であったDCカットコンデンサ43が、直列共振回路53を使用しているために本実施例においては不要である。   As described above, in the present embodiment, the same effect as that obtained in the first embodiment can be obtained. In addition, since the DC cut capacitor 43 required in the first embodiment uses the series resonance circuit 53, it is not necessary in the present embodiment.

本発明の実施例3に係る送信回路について、図4を参照しながら説明する。図4は送信回路における高周波の電力増幅回路及び保護回路の回路図である。実施例1または2の送信回路1との違いは、保護回路40または50に搬送波の基本波の1/4波長のショートスタブを採用したことである。なお、実施例1または2と同一構成部分には同一の符号を付して、その説明は省略する。   A transmission circuit according to Embodiment 3 of the present invention will be described with reference to FIG. FIG. 4 is a circuit diagram of a high frequency power amplifier circuit and a protection circuit in the transmission circuit. The difference from the transmission circuit 1 of the first or second embodiment is that a short stub having a quarter wavelength of the fundamental wave of the carrier wave is used for the protection circuit 40 or 50. In addition, the same code | symbol is attached | subjected to the same component as Example 1 or 2, and the description is abbreviate | omitted.

図4に示すように、本実施例の保護回路60は、電流通路である過電流保護トランジスタ45、周波数選択検出手段である1/4波長のショートスタブ61、DCカットコンデンサ44、コントロールバイアス47、及び高周波接地コンデンサ64で構成される。   As shown in FIG. 4, the protection circuit 60 of this embodiment includes an overcurrent protection transistor 45 as a current path, a quarter wavelength short stub 61 as a frequency selection detection means, a DC cut capacitor 44, a control bias 47, And a high frequency grounding capacitor 64.

過電流保護トランジスタ45のコレクタは、増幅用トランジスタ33のベースに接続され、過電流保護トランジスタ45のエミッタは接地されている。1/4波長のショートスタブ61は、その一端が増幅用トランジスタ33のコレクタに接続され、他端が高周波接地コンデンサ64を介して接地され、その2等分点がDCカットコンデンサ43を介して過電流保護トランジスタ45のベースに接続されている。ショートスタブ61は、2等分点を挟んで、1/8波長相当の長さを有する、増幅用トランジスタ33のコレクタに接続されたショートスタブ61aと接地されたショートスタブ61bとに分けられる。   The collector of the overcurrent protection transistor 45 is connected to the base of the amplification transistor 33, and the emitter of the overcurrent protection transistor 45 is grounded. One end of the quarter-wave short stub 61 is connected to the collector of the amplifying transistor 33, the other end is grounded via the high-frequency grounding capacitor 64, and its bisection point is passed through the DC cut capacitor 43. The current protection transistor 45 is connected to the base. The short stub 61 is divided into a short stub 61a connected to the collector of the amplifying transistor 33 and a grounded short stub 61b having a length corresponding to 1/8 wavelength across the bisector.

このショートスタブ61は、マイクロストリップ線路で構成され、その長さが、送信信号の搬送波に対して、波長のn/4倍(nは奇数)で入力インピーダンスが無限大になる性質を利用した受動回路である。ショートスタブ61は、帯域通過フィルタとして機能し、例えば、ショートスタブ61の長さを搬送波の基本波の1/4波長とすることによって、搬送波の基本周波数成分はショートスタブ61に流れることなく、出力端子35へ送信される。一方、搬送波の基本周波数以外の成分はショートスタブ61に流れることが可能で、2倍高調波はその2等分点で効率よく取り出されて、DCカットコンデンサ44を介して、過電流保護トランジスタ45のベースに印加される。   The short stub 61 is composed of a microstrip line, and its length is n / 4 times the wavelength (n is an odd number) with respect to the carrier wave of the transmission signal. Circuit. The short stub 61 functions as a bandpass filter. For example, by setting the length of the short stub 61 to ¼ wavelength of the fundamental wave of the carrier wave, the fundamental frequency component of the carrier wave is output without flowing to the short stub 61. It is transmitted to the terminal 35. On the other hand, components other than the fundamental frequency of the carrier wave can flow to the short stub 61, and the second harmonic is efficiently taken out at the bisection point, and the overcurrent protection transistor 45 is passed through the DC cut capacitor 44. Applied to the base.

次に、この保護回路60の動作について説明する。図4に示すように、増幅用トランジスタ33のコレクタとDCカットコンデンサ44との間に接続されたショートスタブ61はその2等分点で、基本周波数出力電力に対して、過入力の度合いが増える程比率が上昇する2倍高調波を検知する。検出された2倍高調波の電圧は、外部から印加されたコントロールバイアス47に加えられて、過電流保護トランジスタ45のベースに印加される。なお、基本波の1/4波長のショートスタブ61は、基本周波数に対して高インピーダンス状態になっているので、基本周波数出力電力に対しては、実質的な影響を及ぼさない。   Next, the operation of the protection circuit 60 will be described. As shown in FIG. 4, the short stub 61 connected between the collector of the amplifying transistor 33 and the DC cut capacitor 44 has a degree of excessive input with respect to the fundamental frequency output power at the bisection point. The second harmonic whose ratio increases is detected. The detected second harmonic voltage is applied to an externally applied control bias 47 and applied to the base of the overcurrent protection transistor 45. In addition, since the short stub 61 having a quarter wavelength of the fundamental wave is in a high impedance state with respect to the fundamental frequency, the fundamental frequency output power is not substantially affected.

上記実施例2とは、1/4波長のショートスタブ61を使用して2倍高調波を検知することが異なるが、過電流保護トランジスタ45の電流通路は上記実施例1または2と同様なメカニズムで動作させることが可能である。その結果、増幅用トランジスタ33に過度な入力電流が入力し、過度の搬送波出力電力を出力した場合においては、増幅用トランジスタ33は、速やかに実質的に動作停止状態とすることが可能となり、過度に負荷がかかった状態を解消され、性能劣化または破壊に至ることなく保護され得る。   The second embodiment is different from the second embodiment in that the second harmonic is detected using the quarter wavelength short stub 61, but the current path of the overcurrent protection transistor 45 is the same mechanism as in the first or second embodiment. It is possible to operate with. As a result, when an excessive input current is input to the amplifying transistor 33 and an excessive carrier wave output power is output, the amplifying transistor 33 can be promptly substantially deactivated. Can be protected without causing performance degradation or destruction.

上述したように、本実施例においては、実施例1で得られる効果と同様な効果を得ることができる。その他に、実施例2では不要であったDCカットコンデンサ43が、本実施例では必要となるが、搬送波の基本周波数に対して、電力増幅回路30の送信出力側のインピーダンス整合に影響を与えることはないので、実施例2の直列共振回路に比較して、設計負荷が軽減される。   As described above, in the present embodiment, the same effect as that obtained in the first embodiment can be obtained. In addition, the DC cut capacitor 43 which is unnecessary in the second embodiment is necessary in the present embodiment, but affects the impedance matching on the transmission output side of the power amplifier circuit 30 with respect to the fundamental frequency of the carrier wave. Therefore, the design load is reduced as compared with the series resonant circuit of the second embodiment.

以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。   As mentioned above, this invention is not limited to the said Example, In the range which does not deviate from the summary of this invention, it can change and implement variously.

例えば、上記実施例では、1段の増幅用トランジスタで構成される電力増幅回路を示し、複数段構成、例えば、初段、中段及び終段で構成された電力増幅回路であっても差し支えないことを述べた。複数段構成の場合、最終段の出力電力を検知し、検出された電圧に基づいて制御される過電流保護トランジスタ等の電流通路を、初段の増幅用トランジスタの送信信号の入力端子に接続する保護回路とすることが可能である。   For example, in the above-described embodiment, a power amplifier circuit configured by a single stage amplification transistor is shown, and a power amplifier circuit configured by a plurality of stages, for example, a first stage, a middle stage, and a final stage may be used. Stated. In the case of a multi-stage configuration, the output power of the final stage is detected, and a current path such as an overcurrent protection transistor controlled based on the detected voltage is connected to the transmission signal input terminal of the first stage amplification transistor. It can be a circuit.

また、上記実施例の保護回路は、電力増幅回路の出力電力を検知して、電力増幅回路の入力電流を抑制するので、保護回路を付加した電力増幅回路以外の回路に影響されることはない。従って、図示の送信回路以外に適用することは容易である。   In addition, since the protection circuit of the above embodiment detects the output power of the power amplifier circuit and suppresses the input current of the power amplifier circuit, it is not affected by circuits other than the power amplifier circuit to which the protection circuit is added. . Therefore, it is easy to apply to other than the illustrated transmission circuit.

本発明の実施例1に係る送信回路を模式的に示すブロック図。1 is a block diagram schematically showing a transmission circuit according to Embodiment 1 of the present invention. 本発明の実施例1に係る送信回路における高周波の電力増幅回路及び保護回路の回路図。1 is a circuit diagram of a high-frequency power amplifier circuit and a protection circuit in a transmission circuit according to Embodiment 1 of the present invention. 本発明の実施例2に係る送信回路における高周波の電力増幅回路及び保護回路の回路図。FIG. 6 is a circuit diagram of a high-frequency power amplifier circuit and a protection circuit in a transmission circuit according to Embodiment 2 of the present invention. 本発明の実施例3に係る送信回路における高周波の電力増幅回路及び保護回路の回路図。FIG. 6 is a circuit diagram of a high-frequency power amplifier circuit and a protection circuit in a transmission circuit according to Embodiment 3 of the present invention.

符号の説明Explanation of symbols

1 送信回路
11、31 入力端子
12 IFIC
13 AGCアンプ
14 帯域通過フィルタ
17 結合器
18 アイソレータ
19、35 出力端子
21 電力検知回路
23 制御変換回路
30 電力増幅回路
32、34、44 DCカットコンデンサ
33 増幅用トランジスタ
36 直流バイアス回路
37 チョーク抵抗
38 コレクタバイアス
40、50、60 保護回路
41、51 共振インダクタ
42、52 共振コンデンサ
43 並列共振回路
45 過電流保護トランジス
47 コントロールバイアス
53 直列共振回路
61、61a、61b ショートスタブ
64 高周波接地コンデンサ
1 Transmitter circuit 11, 31 Input terminal 12 IFIC
13 AGC amplifier 14 Band pass filter 17 Coupler 18 Isolator 19, 35 Output terminal 21 Power detection circuit 23 Control conversion circuit 30 Power amplification circuit 32, 34, 44 DC cut capacitor 33 Amplifying transistor 36 DC bias circuit 37 Choke resistor 38 Collector Bias 40, 50, 60 Protection circuit 41, 51 Resonance inductor 42, 52 Resonance capacitor 43 Parallel resonance circuit 45 Overcurrent protection transistor 47 Control bias 53 Series resonance circuit 61, 61a, 61b Short stub 64 High frequency grounding capacitor

Claims (5)

入力端に入力される送信信号を増幅して出力端に出力する増幅用素子と前記増幅用素子の入力端に供給される直流バイアスとを有する電力増幅回路と、
前記増幅用素子の入力端と接地との間に接続された電流通路を有し、前記電力増幅回路の出力端に接続した周波数選択検出手段により、前記増幅用素子の送信信号の出力電力から周波数選択して検出された電力が、所定値以下の場合には、前記電流通路を高抵抗状態にし、前記検出された電力が所定値を超える場合には、前記電流通路を低抵抗状態とする保護回路と、
を具備することを特徴とする送信回路。
A power amplifying circuit having an amplifying element that amplifies a transmission signal input to the input end and outputs the amplified signal to an output end, and a DC bias supplied to the input end of the amplifying element;
A frequency selection detecting means having a current path connected between the input terminal of the amplifying element and the ground, and connected to the output terminal of the power amplifier circuit, generates a frequency from the output power of the transmission signal of the amplifying element. When the selected and detected power is below a predetermined value, the current path is set to a high resistance state, and when the detected power exceeds a predetermined value, the current path is set to a low resistance state. Circuit,
A transmission circuit comprising:
前記入力端は、バイポーラトランジスタのベース、または、電界効果トランジスタのゲートであることを特徴とする請求項1に記載の送信回路。   The transmission circuit according to claim 1, wherein the input terminal is a base of a bipolar transistor or a gate of a field effect transistor. 前記周波数選択検出手段は、搬送波基本周波数を除く他の周波数成分を検出、または、搬送波基本周波数を除く基本周波数の整数倍の周波数成分を検出することを特徴とする請求項1または2に記載の送信回路。   The frequency selection detection means detects other frequency components excluding the carrier fundamental frequency, or detects a frequency component that is an integral multiple of the fundamental frequency excluding the carrier fundamental frequency. Transmitter circuit. 前記周波数選択検出手段は、インダクタとコンデンサよる共振回路、または、マイクロストリップ線路からなる搬送波基本波の波長のn/4倍(nは奇数)の長さのショートスタブによる回路で構成されることを特徴とする請求項1乃至3の何れか1項に記載の送信回路。   The frequency selection detecting means is constituted by a resonant circuit including an inductor and a capacitor, or a circuit using a short stub having a length of n / 4 times (n is an odd number) of the wavelength of a carrier wave consisting of a microstrip line. The transmission circuit according to any one of claims 1 to 3, wherein the transmission circuit is characterized in that: 前記保護回路の電流通路は、コレクタを前記増幅用素子のベースに、エミッタを接地に、ベースを前記周波数選択検出手段に接続したバイポーラトランジスタ、または、ソース及びドレインの一方を前記増幅用素子のベースに、ソース及びドレインの他方を接地に、ゲートを前記周波数選択検出手段に接続した電界効果トランジスタからなり、前記バイポーラトランジスタのベースまたは前記電界効果トランジスタのゲートには、所定の電圧を供給するコントロールバイアスが接続されていることを特徴とする請求項1乃至4の何れか1項に記載の送信回路。   The current path of the protection circuit is a bipolar transistor in which a collector is connected to the base of the amplifying element, an emitter is connected to ground, and a base is connected to the frequency selection detecting means, or one of a source and a drain is the base of the amplifying element. And a control bias for supplying a predetermined voltage to the base of the bipolar transistor or the gate of the field effect transistor, the field effect transistor having the other of the source and drain connected to the ground and the gate connected to the frequency selection detecting means. The transmission circuit according to claim 1, wherein the transmission circuit is connected.
JP2005036582A 2005-02-14 2005-02-14 Transmission circuit Pending JP2006222889A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005036582A JP2006222889A (en) 2005-02-14 2005-02-14 Transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005036582A JP2006222889A (en) 2005-02-14 2005-02-14 Transmission circuit

Publications (1)

Publication Number Publication Date
JP2006222889A true JP2006222889A (en) 2006-08-24

Family

ID=36984875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005036582A Pending JP2006222889A (en) 2005-02-14 2005-02-14 Transmission circuit

Country Status (1)

Country Link
JP (1) JP2006222889A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015033379A1 (en) * 2013-09-09 2015-03-12 日本電気株式会社 Power amplifying apparatus and method for controlling power amplifying apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015033379A1 (en) * 2013-09-09 2015-03-12 日本電気株式会社 Power amplifying apparatus and method for controlling power amplifying apparatus
US9673760B2 (en) 2013-09-09 2017-06-06 Nec Corporation Power amplification device and control method of power amplification device

Similar Documents

Publication Publication Date Title
EP3020129B1 (en) Power amplifier with input power protection circuits
US7408412B2 (en) Power amplifier and wireless communication device
US20110175681A1 (en) Radio frequency power amplifier and wireless communication device including the same
US20080125061A1 (en) Rf power amplifying device and wireless communication terminal device
KR101216562B1 (en) Detector circuit and semiconductor device using the same
JP2008271517A (en) High frequency power amplifier and amplification method, and semiconductor device
WO2002019519A1 (en) Power amplifier module
JP2008537414A (en) Adaptive protection circuit for power amplifier
US20060044067A1 (en) High-frequency power amplifier
JP2006217362A (en) Limiter circuit
JP2018198355A (en) Power amplifier circuit
JP2005210316A (en) Reflected power suppressing circuit
JP4685836B2 (en) High frequency power amplifier
US7102445B2 (en) Power amplifier module
JP2006222889A (en) Transmission circuit
US8130041B2 (en) Power amplifier device
KR102585868B1 (en) Amplification device of cascode structure
CN110838827B (en) Amplifying circuit
KR20210080906A (en) Power amplifier module
US20090256633A1 (en) Bypass Device for Microwave Amplifier Unit
WO2016042689A1 (en) Power amplifying device
JP2007067749A (en) Received excess input protection circuit and radio communication apparatus using the same
JP2006324725A (en) Power amplifier, and wireless communication apparatus employing the same
JP2005079967A (en) High frequency power amplifier and wireless communication apparatus using it
JP2012065105A (en) Power amplifier and radio