JP2006222660A - Ａ／ｄ変換器、ｄ／ａ変換器及び伝送装置 - Google Patents

Abstract

【課題】フィードフォワード（前置補償）により信号の波高値を制御し、量子化による歪を低減することが可能なＡ／ＤまたはＤ／Ａ変換を行う変換器、及び伝送処理を行う装置を提供する。
【解決手段】量子化手段１が、多ビットの信号を入力し、１ビット量子化して出力する。演算手段２が、数式３、４、５及び６に従う演算を施し、フィルタ４の帯域幅を既知としてフィルタ応答出力の波高値が所定の値になるように、パルス信号のパルス幅、パルス位置及びパルス数を決定する。パルス波生成手段３は、前記パルス幅、パルス位置及びパルス数を入力し、これらの情報からパルス信号を生成して出力する。フィルタ４は、入力したパルス信号の波高値を制御するように波形整形を行い、波高値が制御された信号を出力する。
【選択図】図３

Description

本発明は、波形整形を行うＡ／Ｄ変換器、Ｄ／Ａ変換器及び伝送装置に関する。

従来、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器、及びデジタル信号をアナログ信号に変換するＤ／Ａ変換器には、１ビット量子化技術やリニアＰＣＭ（Pulse Code Modulation：パルス符号化変調）技術を用いたものがある（例えば、非特許文献１を参照。）。また、１ビット量子化とフィルタとを組み合わせて波形整形する技術を用いたものもある（例えば、特許文献１及び２を参照。）。

また、従来の送信装置には、Ａ／Ｄ変換したサンプリング期間単位で、電力増幅器を動作させるデジタル中波送信装置があり（例えば、非特許文献２を参照。）、Ａ／Ｄ変換したビット信号を遅延させてＰＷＭ（Pulse Width Modulation：パルス幅変調）により変換するＰＳＭ（Pulse Step Modulator）もある（例えば、非特許文献３を参照。）

ところで、前述の非特許文献１（第１５８頁）によると、ビット数をｍ、サンプリング周波数の倍率（オーバーサンプリング率）をＭとして、サンプリング周波数をＭ倍にした２次ノイズシェーピングのＡ／ＤまたはＤ／ＡのＳ／Ｎ比（信号対ノイズ比）は、以下の式になる。

ここで、１ビット量子化は、ビット数ｍを１にするためのＡ／Ｄ変換またはＤ／Ａ変換である。この場合、数式１によると、Ｓ／Ｎ比を良くするためには、サンプリング周波数の倍率Ｍを高く（例えばＭ＝６４）する必要がある。このため、例えば数十ＭＨｚの広帯域の信号を変換するためには、数ＧＨｚのサンプリング周波数が必要となる（例えば、非特許文献４を参照。）。

特開平１１−１２２１１２号公報 特開２０００−３０７４２７号公報 相良岩男、「Ａ／Ｄ・Ｄ／Ａ変換回路入門」、日刊工業新聞社、２００３年３月 中野、「中波ディジタル変調送信機とその運用」、放送技術、１９９１年４月、ｐｐ３４６−３５２ 「電気電子用語大辞典」、オーム社、平成４年８月２５日、第１版、ｐｐ１０６８，１０６９ 松浦、和保、「連続時間Gm-CバンドパスΔΣ変調器の設計」、電子情報通信学会論文誌、２００３年５月、C Vol.J86-C No.5、ｐｐ５１８−５２３

また、リニアＰＣＭによる変換技術では、サンプリング周波数の倍率Ｍを比較的低く（例えばＭ＝４）することができるが、Ｓ／Ｎ比を良くするためにはビット数ｍを大きく（例えばｍ＝２４）する必要がある。さらに、前述の非特許文献１（第２０５頁）によると、リニアＰＣＭでは、サンプリング周波数の倍率Ｍを１ビット量子化並に高くする傾向がある。

また、前述の特許文献１に記載された波形整形装置は、１ビット量子化とフィルタとを組み合わせたものであり、クロックジッタを補正して高精度なアナログ出力を生成するために、クロックジッタを検出してパルス幅の誤差を算出し、パルス振幅を制御している。しかし、この特許文献１の第１図及び第２図によると、パルス振幅の制御のためにはフィードバックループが必要である。

また、前述の特許文献２に記載されたＤ／Ａ変換装置は、デジタル信号をパルス信号に変換してフィルタを通すものである。このＤ／Ａ変換装置によれば、デジタル信号を拡散信号で拡散し、高いカットオフ周波数のフィルタを用いることにより、低周波リップルを無くすことができ、分解能及び直線性の優れたＤ／Ａ変換を実現することができる。しかし、このフィルタ応答は、拡散したデジタル信号を平準化したものであり、特許文献２の第６図のように、フィルタは、幅の等しいパルスの単位時間当たりの粗密を用いて平準化を行うことにより、リップルを無くすようにしている。

また、前述の非特許文献２に記載された送信装置は、Ａ／Ｄ変換した各ビット信号を用いて電力増幅器をスイッチングするものである。具体的には、送信機は、搬送波周波数を分周したサンプリング周波数を用いて１２ビットでＡ／Ｄ変換した後、ＭＳＢの８ビットを用いて出力の大きい電力増幅器（ビッグステップ）をスイッチングし、ひずみ率を改善するためにＬＳＢの６ビットを用いてビッグステップの１／２^m（ｍは整数）出力の電力増幅器（バイナリステップ）をスイッチングする。このため、ビッグステップ用電力増幅器の台数の１／７倍のバイナリステップ用電力増幅器が必要となる。また、電圧加算器や電力合成器を通過する波高値や瞬時発生電力を高くする必要がある。さらに、電圧加算器や電力合成器は周波数が高くなるにつれて損失が増加するという問題がある。

また、前述の非特許文献３に記載された送信装置は、電力増幅器（本文献では真空管）へ供給する直流電源を、Ａ／Ｄ変換した各ビットに対応してスイッチングするために、各電源の負担が均一となるように各電源のスイッチング時間を調整し、またＰＷＭにより微調整を行っている。このため、図１に示すように、Ａ／Ｄ変換の入力信号に対応した波高値を電力増幅器へ供給する必要がある。図１は、ＰＳＭ信号出力と電源との関係を示すグラフである。この正弦波の上半分の波形（ＰＳＭ信号出力）は、４つの電源（ｖ₁（ｔ）、ｖ₂（ｔ）、ｖ₃（ｔ）及びｖ₄（ｔ））を加算した出力である。例えば、左端部分は電源ｖ₁（ｔ）のみがオンし、中央部は４つの電源がオンしていることを示している。図１に示すＰＳＭ信号出力Ｖ_psm（ｔ）は、サンプリング周期をＴ、各スイッチにおける発生電圧をＶ_mとすると、各電圧を加算した次式となる。

そこで、本発明は、上記課題を解決するためになされたものであり、その目的は、フィードフォワード（前置補償）により信号の波高値を制御し、量子化による歪を低減することが可能なＡ／Ｄ変換器、Ｄ／Ａ変換器及び伝送装置を提供することにある。

上記課題を解決するため、本発明は、サンプリング周波数の倍率を１とし、等価的にサンプリング周波数をＭ倍する手段、バイナリステップの電力増幅を０とし、ひずみ率を改善する手段、及び波高値を制御する手段を備えることを特徴とする。これにより、Ａ／Ｄ変換した各ビットのサンプリング信号を再度サンプリングして波形整形を行い、Ｄ／Ａ変換では波高値を低くし、フィルタ応答を用いてフィルタ出力により波高値を高くすることができる。

本発明の基本原理について説明する。まず、本発明と前述した特許文献２の発明との差異について説明する。本発明は、Ａ／Ｄ変換した各ビットのサンプリング信号を再度サンプリングして波形整形を行うものであり、前述の特許文献２の発明は、Ａ／Ｄ変換した各ビットのサンプリング信号に対して拡散信号を用いて波形整形し、パルス幅を一定にしてパルスの粗密を用いることにより、フィルタ出力であるアナログ信号が平準化した信号になるようにするものである。本発明と特許文献２の発明とは、デジタル信号を再度サンプリングしてフィルタ処理を施す点で共通する。しかし、特許文献２の発明は、フィルタ出力のリップルを無くすことができるのに対し、本発明は、リップルを故意に発生させて波高値を制御する（高くする）ことができる点で相違する。また、特許文献２の発明は、パルス幅を一定にしているのに対し、本発明は、パルス幅を制御している点で相違する。すなわち、本発明は、入力のパルス信号にリップルを発生させ、波高値が所定の値になるようにパルス幅を制御し、例えば波高値の高い出力信号を得る点で相違する。

以下、本発明によるリップルの発生、及びパルス幅の制御について説明する。以下の説明では、本発明の原理を理解し易いように、矩形波をフィルタに入力するものとし、当該フィルタは理想フィルタであるものとする。デジタル信号を再度サンプリングした矩形波のパルス幅をＴｓ、フィルタの帯域幅をＷとした場合、理想フィルタの出力波形Ｓ_out（ｔ）は、以下の数式３となる（ラシィ筆、山中・宇佐美訳、「通信方式」、朝倉書店、１９９７年３月を参照。）。尚、理想フィルタ以外のフィルタでは、フィルタのインパルス応答や矩形波応答の伝達関数を用いて同様に求めることができる。

上式の計算結果を、図２に示す。図２に示すように、ＷＴｓによってフィルタ出力の波形及び波高値を求めることができる。例えば、ＷＴｓ＝２πの場合、フィルタ応答によりリップルを生じ、フィルタ出力の瞬時波高値が高くなることがわかる。本発明は、フィルタの帯域幅がＷの場合に、矩形波のパルス幅Ｔｓを制御することにより波形整形を行うものである。

上記の数式３により、サンプリング点におけるファイルタ出力波形は、以下の数式４となる。

ここで、フィルタ出力のサンプル値をＳ_sampl（ｔ−ｎＴ）、フィルタ応答による瞬時ピーク波高値の倍数を含めた倍率の係数をｋ_Pとすると、サンプリング点のパルス幅Ｔｓは、以下の数式５を満足する値になるように決定される。

一方、サンプリング点間を補間するため、直線補間を例にすると、時刻ｔ＝（ｎ−１）Ｔｓのパルス幅Ｔｓ１と時刻ｔ＝ｎＴｓのパルス幅Ｔｓ２との標本間において、例えば２０ポイントの直線補間を行った場合、そのｉ番目の補間したパルス幅は、以下の数式６となる。

尚、数式６は補間の一例の式であり、スプライン補間等の他の補間も適用することができる。このように、本発明では、数式３から６により、フィルタ通過後の波高値が所定の値になるように、パルス幅Ｔｓを決定する。尚、パルス位置及びパルス数は、サンプリング点間の補間数（前述の場合は２０）により決定される。

請求項１の発明は、標本値を１ビットのパルス信号で表す１ビットのＡ／ＤまたはＤ／Ａ変換を行う変換器において、１ビット量子化を行う量子化手段と、前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定する演算手段と、前記決定されたパルス幅、パルス位置及びパルス数を用いて、パルス信号を生成するパルス波生成手段と、前記生成されたパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答として出力するフィルタとを備えたことを特徴とする。

このように、請求項１の発明では、量子化手段が１ビット量子化を行い、演算手段が、例えば前述の数式３から５を用いて、フィルタの帯域幅Ｗを既知としてパルス幅、パルス位置及びパルス数を決定し、フィルタが、これらパルス幅等に基づいて生成されたパルス信号により波高値が制御されるように波形整形を行うようにした。すなわち、標本値を１ビットのパルス信号で表す１ビットのＡ／ＤまたはＤ／Ａを行う変換器において、波高値を上昇させるフィルタが波形整形を行うことにより、パルス信号の振幅を上昇させることができる。また、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力からフィードフォワードで決定することができる。これにより、例えば前述の特許文献１に記載のフィードバックループは不要になる。

また、請求項２の発明は、標本値を２以上の多値ビットのパルス信号でそれぞれ表すＡ／ＤまたはＤ／Ａ変換を行う変換器において、１ビット量子化を行う量子化手段と、前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、該パルス信号を波形整形する場合にその波高値が所定の値になるように、逆算して決定する演算手段と、前記決定されたパルス幅、パルス位置及びパルス数を用いて、矩形波信号を生成する矩形波生成手段と、前記１ビット量子化された信号を用いて、ビット割り振りの変換を行い多値ビットの信号を生成し、前記生成された矩形波信号を用いて、該多値ビットの信号のうちの各ビットをそれぞれ１ビットのパルス信号に変換する変換手段とを備えたことを特徴とする。

また、請求項３の発明は、請求項２に記載の変換器において、さらに、パルス信号にフィルタ処理を施すフィルタを備え、前記演算手段が、量子化手段により１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定し、前記フィルタが、変換手段により変換されたそれぞれの１ビットのパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答として出力することを特徴とする。すなわち、多値ビットの各ビットをそれぞれ１ビット量子化のパルス列に変換し、各１ビットのパルス信号を、例えば前述した数式３から５を用いてパルス幅等を決定し、各パルス信号の波高値を制御するフィルタを用いて波形整形を行う。

請求項４の発明は、請求項１から３までのいずれか一項に記載の変換器において、前記演算手段が、さらに、パルス信号の標本間を補間するための、補間用のパルス信号のパルス幅、パルス位置及びパルス数を逆算して決定することを特徴とする。このパルス信号の標本間の補間は、前述した数式３から５を使用して、フィルタ応答出力波形を想定し、フィードフォワードで決定することによりなされる。一例として直線補間を行う場合は、前述した数式６により、標本間のｉ番目のパルス幅を算出する。

請求項５の発明は、標本値を１ビットのパルス信号で表し、エンベロープ信号を生成して伝送処理を行う装置であって、１ビット量子化を行う量子化手段と、前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定し、パルス信号を生成する演算手段と、前記生成されたパルス信号を増幅する増幅手段と、前記増幅されたパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答出力としてエンベロープ信号を出力するフィルタとを備えたことを特徴とする。すなわち、エンベロープ信号となるパルス信号を前述の数式３から５を使用して、フィルタにより波高値を制御し、パルス信号のパルス幅等をフィルタ応答出力から逆算して決定する。

請求項６の発明は、標本値を２以上の多値ビットのパルス信号でそれぞれ表し、エンベロープ信号を生成して伝送処理を行う装置であって、１ビット量子化を行う量子化手段と、前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定する演算手段と、前記決定されたパルス幅、パルス位置及びパルス数を用いて、矩形波信号を生成する矩形波生成手段と、前記１ビット量子化された信号を用いて、ビット割り振りの変換を行い多値ビットの信号を生成し、前記生成された矩形波信号を用いて、該多値ビットの信号のうちの各ビットをそれぞれ１ビットのパルス信号に変換する変換手段と、前記変換されたそれぞれの１ビットのパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答としてエンベロープ信号を出力するフィルタとを備えたことを特徴とする。

請求項７の発明は、請求項５または６に記載の装置において、前記演算手段が、さらに、パルス信号の標本間を補間するための、補間用のパルス信号のパルス幅、パルス位置及びパルス数を逆算して決定することを特徴とする。

請求項８の発明は、請求項５から７までのいずれか一項に記載の装置において、前記演算手段が、パルス信号のパルス幅及びパルス位置を、搬送波信号の周期の整数倍になるように決定することを特徴とする。

請求項１の発明によれば、標本値を１ビットのパルス信号で表す１ビットのＡ／ＤまたはＤ／Ａ変換を行う変換器において、波高値を上昇させるフィルタを用いて波形整形することにより、パルス信号の振幅を上昇させることができる。また、パルス信号のパルス幅、パルス位置及びパルス数を、フィルタ応答出力を想定してフィードフォワードで決定することができる。

請求項２の発明によれば、２以上の多値ビットを表すＡ／ＤまたはＤ／Ａ変換を行う変換器において、多値ビットの各ビットをそれぞれ１ビット量子化のパルス列に変換することにより、同一のビット数ｍで比較すると、オーバーサンプリング率Ｍを大きくすることができ、Ｓ／Ｎ比を改善することができる。また、オーバーサンプリングによる１ビット量子化とビット数ｍを大きくするリニアＰＣＭとを組み合わせたＡ／Ｄ変換器またはＤ／Ａ変換器を実現することができる。

請求項３の発明によれば、標本値を２以上の多値ビットで表すＡ／ＤまたはＤ／Ａ変換を行う変換器において、多値ビットの各ビットをそれぞれ１ビット量子化のパルス列に変換し、各１ビットのパルス信号の波高値を制御するフィルタを用いて波形整形することにより、パルス信号の振幅を制御することができる。また、パルス信号のパルス幅、パルス位置及びパルス数を、フィルタ応答出力を想定してフィードフォワードで決定することができる。

請求項４の発明によれば、標本値間を補間する場合においても、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力を想定してフィードフォワードで決定することができる。

請求項５の発明によれば、伝送処理を行う装置において、信号の波高値及び瞬時電力をフィルタにより高くすることができるから、増幅手段の出力信号の波高値及び瞬時電力を低減することができ、増幅手段である電圧加算器及び電力合成器を通過する信号の波高値及び瞬時電力を低減することができる。また、エンベロープ信号となるパルス信号の波高値をフィルタにより高くすることができる。さらに、パルス信号のパルス幅、パルス位置及びパルス数を、フィルタ応答出力を想定してフィードフォワードで決定することができる。

請求項６の発明によれば、標本値を２以上の多値ビットで表して伝送処理を行う装置において、多値ビットの各ビットをそれぞれ１ビット量子化のパルス列に変換することにより、同一ビットのビット数ｍで比較すると、オーバーサンプリング率を大きくすることができ、増幅手段を構成する電力増幅器の台数を低減することができる。

請求項７の発明によれば、標本値間を補間する場合においても、パルス信号のパルス幅、パルス位置及びパルス数を、フィルタ応答出力を想定してフィードフォワードで決定することができる。また、エンベロープ波形の整形を改善することができると共に、増幅手段を構成する電力増幅器の台数を低減することができる。

請求項８の発明によれば、伝送処理を行う装置において、パルス信号のパルス幅及びパルス位置を、搬送波信号の周期の整数倍に制御することができ、スプリアスを低減することができる。

以下、図面を参照して、本発明の実施例について説明する。

本発明の第１の実施例を図３に示す。図３は、Ａ／ＤまたはＤ／Ａ変換を行う変換器のブロック図である。変換器１００は、量子化手段１、演算手段２、パルス波生成手段３及びフィルタ４を備えている。この変換器１００は、多ビットの入力信号に対して、量子化を行い、所定の演算を施し、パルス波を生成し、フィルタ処理を施して波高値が制御された信号（例えば、波高値が高い信号）を出力することにより、１ビット量子化を実現するものである。

量子化手段１は、多ビットの信号を入力し、１ビット量子化して出力する。演算手段２は、量子化手段１により出力された信号を入力し、前述の数式３、４、５及び６に従う演算を施し、フィルタ４の帯域幅を既知としてフィルタ４の出力信号の波高値が所定の値になるように（例えば、高くなるように）、パルス信号のパルス幅、パルス位置及びパルス数を決定して出力する。この場合、演算手段２により決定され出力されるパルス幅、パルス位置及びパルス数は、フィルタ４の出力（フィルタ応答出力）を想定して逆算の演算が施された結果である。

パルス波生成手段３は、演算手段２により出力されたパルス幅、パルス位置及びパルス数を入力し、これらの情報からパルス信号を生成して出力する。フィルタ４は、パルス波生成手段３により出力されたパルス信号を入力し、フィルタ処理を施し、フィルタ処理後の信号を出力する。この場合、フィルタ４は、入力したパルス信号の波高値を制御するように波形整形を行う。つまり、フィルタ４が出力する信号は、波高値が制御された信号（例えば、波高値が高い信号）、すなわちパルス信号の振幅が制御された信号（例えば、パルス信号の振幅を上昇させた信号）となる。

このように、実施例１によれば、標本値を１ビットのパルス信号で表す１ビットのＡ／Ｄ変換器またはＤ／Ａ変換器において、フィルタ４が、入力したパルス信号の波形整形を行いその波高値を制御するために、演算手段２が、フィルタ４の入力信号（パルス信号）のパルス幅、パルス位置及びパルス数をフィルタ４の応答出力を想定して決定するようにした。これにより、フィードバック制御によることなくフィードフォワード制御により、パルス信号のパルス幅等を決定することができる。

ここで、フィルタ４は、理想フィルタだけでなく、butterworth、Chebyshev、Elliptic、InverseChebysev等のフィルタであってもよい。また、量子化手段１は、ΣΔ変調を用いるようにしてもよい。以下の実施例においても同様に、フィルタ４としてbutterworth、Chebyshev、Elliptic、InverseChebysev等のフィルタを、量子化手段１としてΣΔ変調を用いるようにしてもよい。

本発明の第２の実施例を図４に示す。図４は、Ａ／ＤまたはＤ／Ａ変換を行う変換器のブロック図である。この変換器２００は、標本値を２以上の多値ビットで表すものであり、量子化手段２１、エンコーダ２２、演算手段２５、標本値が表される２以上の多値ビットの数分の矩形波生成手段２３、矩形波生成手段２３と同数の乗算手段２４、及び加算手段２６を備えている。この変換器２００は、多値ビットの各ビットを１ビット量子化のパルス列に変換することにより、Ｓ／Ｎ比の改善を実現するものである。

量子化手段２１は、多ビットの信号を入力し、１ビット量子化して出力する。エンコーダ２２は、量子化手段１１により出力された信号を入力し、当該入力信号に対してビット割り振りの変換を行い、変換後の信号を出力する。演算手段２５は、量子化手段２１により出力された信号を入力し、前述の数式３、４、５及び６に従う演算を施し、図示しないフィルタの帯域幅を既知としてフィルタの出力信号の波高値が所定の値になるように（例えば、高くなるように）、パルス信号のパルス幅、パルス位置及びパルス数を決定して出力する。この場合、演算手段２５により決定され出力されるパルス幅、パルス位置及びパルス数は、フィルタ４の出力（フィルタ応答出力）を想定して逆算の演算が施された結果である。

矩形波生成手段２３は、演算手段２５により出力されたパルス幅、パルス位置及びパルス数を入力し、これらの情報から矩形波信号を生成して出力する。乗算手段２４は、エンコーダ２２の出力である１ビットのデジタル信号と、矩形波生成手段２３により出力された矩形波信号とを乗算し、パルス列に変換して出力する。加算手段２６は、それぞれの乗算手段２４により出力されたパルス列を加算して出力する。

このように、実施例２によれば、標本値を２以上の多値ビットで表すＡ／Ｄ変換器またはＤ／Ａ変換器において、量子化手段２１、エンコーダ２２及び乗算手段２４が、入力した多ビットの信号のうちの各ビットを、それぞれ１ビット量子化のパルス列に変換するようにした。これにより、従来と同じビット数ｍ及びオーバーサンプリング率Ｍである場合には、Ｓ／Ｎ比を改善して量子化歪を補正することができる。従来、Ｓ／Ｎ比を改善して量子化歪を補正するためには、ビット数ｍを大きくする、またはオーバーサンプリング率Ｍを高くする必要があったのに対し、実施例２では、量子化のステップ間をフィルタによりアナログ値にして補間するから、ビット数ｍを小さくする、またはオーバーサンプリング率Ｍを低くすることができる。前述の数式１において同一のビット数ｍで比較すると、オーバーサンプリング率Ｍを大きくすることができるため、Ｓ／Ｎ比を改善して量子化歪を補正することができる。また、オーバーサンプリングによる１ビット量子化とビット数ｍを増やすリニアＰＣＭとを組み合わせたＡ／Ｄ変換器またはＤ／Ａ変換器を実現することができる。

本発明の第３の実施例を図５に示す。図５は、Ａ／ＤまたはＤ／Ａ変換を行う変換器のブロック図である。この変換器３００は、標本値を２以上の多値ビットで表すものであり、量子化手段３１、エンコーダ３２、演算手段３５、標本値が表される２以上の多値ビットの数分の矩形波生成手段３３、矩形波生成手段３３と同数の乗算手段２４、矩形波生成手段３３と同数のフィルタ３６、及び加算手段３７を備えている。尚、図５に示す量子化手段３１、エンコーダ３２、演算手段３５、矩形波生成手段３３、乗算手段３４及び加算手段３３は、図４に示した実施例２の各手段と同等の機能を有する。この変換器３００は、多値ビットの各ビットを１ビット量子化のパルス列に変換し、パルス列を構成するパルス信号の波高値を制御することにより、Ｓ／Ｎ比の改善を実現するものである。

量子化手段３１は、多ビットの入力信号を入力し、１ビット量子化して出力する。エンコーダ３２は、量子化手段３１により出力された信号を入力し、当該入力信号に対してビット割り振りの変換を行い、変換後の信号を出力する。演算手段３５は、量子化手段３１により出力された信号を入力し、前述の数式３、４、５及び６に従う演算を施し、フィルタ３６の帯域幅を既知として、フィルタ３６の出力信号の波高値が所定の値になるように（例えば、高くなるように）、パルス信号のパルス幅、パルス位置及びパルス数を決定して出力する。この場合、演算手段３５により決定され出力されるパルス幅、パルス位置及びパルス数は、フィルタ３６の出力（フィルタ応答出力）を想定して逆算の演算が施された結果である。

矩形波生成手段３３は、演算手段３４により出力されたパルス幅、パルス位置及びパルス数を入力し、これらの情報から矩形波信号を生成して出力する。乗算手段３４は、エンコーダ３２の出力である１ビットのデジタル信号と、矩形波生成手段３３により出力された矩形波信号とを乗算し、パルス列に変換して出力する。フィルタ３６は、乗算手段３４により出力されたパルス列の信号を入力し、フィルタ処理を施し、フィルタ処理後の信号を出力する。この場合、フィルタ３６は、入力したパルス列の信号の波高値を制御するように波形整形を行う。つまり、フィルタ３６が出力する信号は、波高値が制御された信号（例えば、波高値が高い信号）、すなわちパルス信号の振幅が制御された信号（例えば、パルス信号の振幅を上昇させた信号）となる。加算手段３７は、それぞれのフィルタ３６により出力された信号を加算して出力する。

このように、実施例３によれば、標本値を２以上の多値ビットで表すＡ／Ｄ変換器またはＤ／Ａ変換器において、量子化手段３１、エンコーダ３２及び乗算手段３４が、入力した多ビットの信号のうちの各ビットを、それぞれ１ビット量子化のパルス列に変換するようにした。これにより、実施例２と同様に、従来と同じビット数ｍ及びオーバーサンプリング率Ｍである場合には、Ｓ／Ｎ比を改善して量子化歪を補正することができる。また、前述の数式１において同一のビット数ｍで比較すると、オーバーサンプリング率Ｍを大きくすることができるため、Ｓ／Ｎ比を改善して量子化歪を補正することができる。また、オーバーサンプリングによる１ビット量子化とビット数ｍを増やすリニアＰＣＭとを組み合わせたＡ／Ｄ変換器またはＤ／Ａ変換器を実現することができる。さらに、フィルタ３６が、入力したパルス信号の波高値を制御するように波形整形を行うために、演算手段３５が、フィルタ３６の入力信号（パルス信号）のパルス幅、パルス位置及びパルス数をフィルタ３６の応答出力を想定して決定するようにした。これにより、フィードバック制御によることなくフィードフォワード制御により、パルス信号のパルス幅等を決定することができる。

本発明の第４の実施例を図６に示す。図６は、Ａ／ＤまたはＤ／Ａ変換を行う変換器のブロック図である。この変換器４００は、標本値を２以上の多値ビットで表すものであり、量子化手段４１、エンコーダ４２、演算手段４５、標本値が表される２以上の多値ビットの数分の矩形波生成手段４３、矩形波生成手段４３と同数の乗算手段４４、加算手段４６及びフィルタ４７を備えている。この変換器４００と図５に示した実施例３の変換器３００とを比較すると、変換器４００ではフィルタ４７が加算手段４６の後段に設けられている点で相違する。変換器４００は、実施例３の変換器３００と同様に、多値ビットの各ビットを１ビット量子化のパルス列に変換し、パルス列を構成するパルス信号の波高値を制御することにより、Ｓ／Ｎ比の改善を実現するものである。

図６に示す量子化手段４１、エンコーダ４２、演算手段４５、矩形波生成手段４３、乗算手段４４及び加算手段４６は、図５に示した実施例３の各手段と同等の機能を有するため、ここでは詳細な説明は省略する。フィルタ４６は、加算手段４６により出力された信号を入力し、フィルタ処理を施し、フィルタ処理後の信号を出力する。この場合、フィルタ４７は、入力した信号の波高値を制御するように波形整形を行う。つまり、フィルタ４７が出力する信号は、波高値が制御された信号（例えば、波高値が高い信号）、すなわちパルス信号の振幅が制御された信号（例えば、パルス信号の振幅を上昇させた信号）となる。このように、実施例４によれば、実施例３で説明した同等の効果を奏する。

前述した実施例１から４において、図３に示した演算手段２、図４に示した演算手段２５、図５に示した演算手段３５、及び図６に示した演算手段４５は、標本時間の間を補間することを目的として、標本点間におけるパルス信号のパルス幅、パルス位置及びパルス数を演算する。具体的には、演算手段２，２５，３５，４５は、前述の数式３、４及び５を使用して、信号の波高値が高くなるようにフィルタ応答出力波形を想定し、逆算することによりフィードフォワードでパルス幅等を決定する。例えば、直線補間を行う場合、前述の数式３、４及び５により、ｔ＝（ｎ−１）Ｔｓのパルス幅Ｔｓ１とｔ＝ｎＴｓのパルス幅Ｔｓ２を求め、以下の数式７によりｉ番目のパルス幅を求めて、この標本間をｋポイントで直線補間する。尚、パルス位置及びパルス数は、サンプリング点間の補間数ｋにより決定される。

このように、補間するパルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力から想定しフィードフォワードで決定するＡ／Ｄ変換器またはＤ／Ａ変換器を実現することができる。

本発明の第５の実施例を図７に示す。図７は、伝送処理を行う装置のブロック図である。この装置５００は、標本値を１ビットのパルス信号で表す１ビット量子化で生成したパルス信号をエンベロープ信号とするものであり、量子化手段５１、演算手段５２、増幅手段５３及びフィルタ５４を備えている。この装置５００は、多ビットの入力信号に対して、量子化を行い、所定の演算を施して増幅し、フィルタ処理を施して波高値を制御した信号を出力することにより、１ビット量子化により生成したパルス信号をエンベロープ信号とするものであるものである。

量子化手段５１は、多ビットの入力信号を入力し、１ビット量子化して出力する。演算手段５２は、量子化手段５１により出力された信号を入力し、前述の数式３、４、５及び６に従う演算を施し、フィルタ５４の帯域幅を既知としてフィルタ５４の出力信号の波高値が所定の値になるように（波高値が高くなるように）、パルス信号のパルス幅、パルス位置及びパルス数を決定し、これらのパルス幅等からパルス信号を決定して出力する。この場合、演算手段５２により決定されるパルス幅、パルス位置及びパルス数は、フィルタ５４の出力（フィルタ応答出力）を想定して逆算の演算が施された結果である。

増幅手段５３は、演算手段５２により出力されたパルス信号を入力し、当該パルス信号に応じたスイッチング増幅を行い、エンベロープ信号となるパルス信号を出力する。フィルタ５４は、増幅手段５３により出力されたパルス信号を入力し、フィルタ処理を施し、フィルタ処理後の信号をエンベロープ信号として出力する。この場合、フィルタ５４は、入力した信号の波高値を制御するように波形整形を行う。つまり、フィルタ５４が出力する信号は、波高値が制御された信号（例えば、波高値が高い信号）、すなわちパルス信号の振幅が制御された信号（例えば、パルス信号の振幅を上昇させた信号）となる。

このように、実施例５によれば、標本値を１ビットのパルス信号で表す１ビット量子化により生成されたパルス信号をエンベロープ信号とする伝送装置において、フィルタ５４が、入力したパルス信号の波形整形を行いその波高値を制御するために、演算手段５２が、フィルタ５４の入力信号（パルス信号）のパルス幅、パルス位置及びパルス数をフィルタ５４の応答出力を想定して決定するようにした。また、標本間を補間する場合においても、補間するパルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力から想定しフィードフォワードで決定するようにした。これにより、フィードバック制御によることなくフィードフォワード制御により、パルス信号のパルス幅等を決定することができる。

また、実施例５によれば、例えば図２においてＷＴｓ＝２πとした場合のように、フィルタ５４は、波高値や瞬時電力の高いエンベロープ信号を出力することができる。これにより、増幅手段５３により出力されるパルス出力の波高値や瞬時電力を低減することができる。すなわち、電圧加算器や電力合成器等の増幅手段５３を通過する信号の波高値や瞬時電力を低減することができる。また、実施例５によれば、演算手段５２は、前述の数式３、４及び５に従うパルス信号を生成するようにした。また、演算手段５２は、前述の数式６に従って標本点間を補間したパルス信号を生成し、フィルタ５４は、このパルス信号を元にしたフィルタ応答を出力するから、エンベロープ信号波形の整形を改善することができると共に、増幅手段５３を構成する電力増幅器の台数を低減することができる。

本発明の第６の実施例を図８に示す。図８は、伝送処理を行う装置のブロック図である。この装置６００は、標本値を２以上の多値ビットで表すものであり、量子化手段６１、エンコーダ６２、演算手段６５、標本値が表される２以上の多値ビットの数分の矩形波生成手段６３、矩形波生成手段６３と同数の増幅手段６４、矩形波生成手段６３と同数のフィルタ６６、及び加算手段６７を備えている。この装置６００は、多値ビットの各ビットを１ビット量子化のパルス列に変換することにより、パルス列を構成するパルス信号の波高値を制御したエンベロープ信号を生成するものである。

量子化手段６１は、多ビットの信号を入力し、１ビット量子化して出力する。エンコーダ６２は、量子化手段６１により出力された信号を入力し、当該入力信号に対してビット割り振りの変換を行い、変換した信号を出力する。演算手段６５は、量子化手段６１により出力された信号を入力し、前述の数式３、４、５及び６に従う演算を施し、フィルタ６６の帯域幅を既知として、フィルタ６６の出力信号の波高値が所定の値になるように（波高値が高くなるように）、パルス信号のパルス幅、パルス位置及びパルス数を決定して出力する。この場合、演算手段６５により決定され出力されるパルス幅、パルス位置及びパルス数は、フィルタ６６の出力（フィルタ応答出力）を想定して逆算の演算が施された結果である。

矩形波生成手段６３は、演算手段６４により出力されたパルス幅、パルス位置及びパルス数を入力し、これらの情報から矩形波信号を生成して出力する。増幅手段６４は、エンコーダ６２の出力である１ビットのデジタル信号を、矩形波生成手段６３により出力された矩形波信号を用いて増幅し、パルス列に変換して出力する。フィルタ６６は、増幅手段６４により出力されたパルス列の信号を入力し、フィルタ処理を施し、フィルタ処理後の信号をエンベロープ信号として出力する。この場合、フィルタ６６は、入力した信号の波高値を制御するように波形整形を行う。つまり、フィルタ６６が出力する信号は、波高値が制御された信号（例えば、波高値が高い信号）、すなわちパルス信号の振幅が制御されたエンベロープ信号（例えば、パルス信号の振幅を上昇させた信号）となる。加算手段６７は、それぞれのフィルタ６６により出力されたエンベロープ信号を加算して出力する。

このように、実施例６によれば、標本値を２以上の多値ビットで表す伝送装置において、量子化手段６１、エンコーダ６２及び増幅手段６４が、入力した多値ビットの各ビットを１ビット量子化のパルス列に変換するようにした。これにより、従来と同じビット数ｍ及びオーバーサンプリング率Ｍである場合には、Ｓ／Ｎ比を改善して量子化歪を補正することができる。また、前述の数式１において同一のビット数ｍで比較すると、オーバーサンプリング率Ｍが大きくなるため、Ｓ／Ｎ比を改善することができ、エンベロープ信号波形の整形を改善することができる。また、増幅手段６４を構成する電力増幅器の台数を低減することができる。

本発明の第７の実施例を図９に示す。図９は、伝送処理を行う装置のブロック図である。この装置７００は、標本値を２以上の多値ビットで表すものであり、量子化手段７１、エンコーダ７２、演算手段７５、標本値が表される２以上の多値ビットの数分の矩形波生成手段７３、矩形波生成手段７３と同数の増幅手段７４、加算手段７６及びフィルタ７７を備えている。この装置７００と図８に示した実施例６の装置６００とを比較すると、装置７００ではフィルタ７７が加算手段７６の後段に設けられている点で相違する。装置７００は、実施例６の装置６００と同様に、多値ビットの各ビットを１ビット量子化のパルス列に変換することにより、パルス列を構成するパルス信号の波高値を高くしたエンベロープ信号を生成するものである。

図９に示す量子化手段７１、エンコーダ７２、演算手段７５、矩形波生成手段７３、増幅手段７４及び加算手段７６は、図８に示した実施例６の各手段と同等の機能を有するため、ここでは詳細な説明は省略する。フィルタ７７は、加算手段７６により出力された信号を入力し、フィルタ処理を施し、フィルタ処理後の信号をエンベロープ信号として出力する。この場合、フィルタ７７は、入力した信号の波高値を制御するように波形整形を行う。つまり、フィルタ７７が出力する信号は、波高値が制御された信号（例えば、波高値が高い信号）、すなわちパルス信号の振幅が制御されたエンベロープ信号（例えば、パルス信号の振幅を上昇させた信号）となる。このように、実施例７によれば、実施例６で説明した同等の効果を奏する。

前述した実施例５から７において、図７に示した演算手段５２、図８に示した演算手段６５、及び図９に示した演算手段７５は、標本時間の間を補間することを目的として、標本点間におけるパルス信号のパルス幅、パルス位置及びパルス数を演算する。具体的には、前述の数式３、４及び５を使用して、信号の波高値を制御するようにフィルタ応答出力波形を想定し、逆算することによりフィードフォワードでパルス幅等を決定する。例えば、直線補間を行う場合、前述の数式３、４及び５により、ｔ＝（ｎ−１）Ｔｓのパルス幅Ｔｓ１とｔ＝ｎＴｓのパルス幅Ｔｓ２を求め、前述の数式７によりｉ番目のパルス幅を求めて、この標本間をｋポイントで直線補間する。このように、補間するパルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力から想定しフィードフォワードで決定する伝送装置を実現することができる。

本発明の第８の実施例を図１０に示す。図１０は、伝送処理を行う装置の一部を示すブロック図である。この装置は、図７に示した装置５００、図８に示した装置６００または図９に示した装置７００の各種手段に加えて、搬送波生成手段８１及び分周手段８２を備えている。この装置は、パルス信号のパルス幅及びパルス位置を、搬送波信号の周期の整数倍に制御する機能を有する。

搬送波生成手段８１は、搬送波を生成して出力する。分周手段８２は、搬送波生成手段８１により出力された搬送波信号を入力し、当該信号を整数で分周し、最短パルス幅を決定する。演算手段５２，６５，７５は、分周手段８２により決定された最短パルス幅を用いて、増幅手段５３，６４，７４によるスイッチング増幅のスイッチング幅が搬送波信号の周期の整数倍になるように、パルス信号のパルス幅、パルス位置及びパルス数を決定する。

このように、実施例８によれば、実施例５から７の伝送装置において、パルス信号のパルス幅及びパルス位置を、搬送波の周期の整数倍に制御するようにしたから、スプリアスを低減することができる。

図１１に、増幅手段５３，６４，７４の出力波形、及びフィルタ５４，６６，７７の出力波形を示す。図１１に示すように、本装置は、エンベロープ波形（フィルタ５４，６６，７７の出力波形）を生成することができる。また、角度変調においては、図１１に示したエンベロープ波形と、搬送波を直交して直交軸のパルス信号で生成したエンベロープ波形とを合成し、角度変調のエンベロープ波形を生成することができる。デジタル伝送においても、同様にエンベロープ波形を生成することができる。例えば、ＯＦＤＭ信号の場合に、以下の数式８の同相軸ｃｏｓ（２πｌｋ／Ｎ）成分、及び直交軸ｓｉｎ（２πｌｋ／Ｎ）成分の各エンベロープ波形を、前述の数式３、４、５、及び６を用いて生成することができる。

ＰＳＭ信号出力と電源との関係を示すグラフである。 フィルタの出力波形Ｓ_out（ｔ）を示すグラフである。 実施例１におけるＡ／ＤまたはＤ／Ａ変換器を示すブロック図である。 実施例２におけるＡ／ＤまたはＤ／Ａ変換器を示すブロック図である。 実施例３におけるＡ／ＤまたはＤ／Ａ変換器を示すブロック図である。 実施例４におけるＡ／ＤまたはＤ／Ａ変換器を示すブロック図である。 実施例５における伝送装置を示すブロック図である。 実施例６における伝送装置を示すブロック図である。 実施例７における伝送装置を示すブロック図である。 実施例８における伝送装置の一部を示すブロック図である。 エンベロープ波形を示すグラフである。

符号の説明

１，２１，３１，４１，５１，６１，７１ 量子化手段
２，２５，３５，４５，５２，６５，７５ 演算手段
３ パルス波生成手段
４，３６，４７，５４，６６，７７ フィルタ
２２，３２，４２，６２，７２ エンコーダ
２３，３３，４３，６３，７３ 矩形波生成手段
２４，３４，４４ 乗算手段
２６，３７，４６，６７，７６ 加算手段
５３，６４，７４ 増幅手段
８１ 搬送波生成手段
８２ 分周手段
１００，２００，３００，４００ 変換器
５００，６００，７００ 装置

Claims (8)

1. 標本値を１ビットのパルス信号で表す１ビットのＡ／ＤまたはＤ／Ａ変換を行う変換器において、
   １ビット量子化を行う量子化手段と、
   前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定する演算手段と、
   前記決定されたパルス幅、パルス位置及びパルス数を用いて、パルス信号を生成するパルス波生成手段と、
   前記生成されたパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答として出力するフィルタと
   を備えたことを特徴とする変換器。
2. 標本値を２以上の多値ビットのパルス信号でそれぞれ表すＡ／ＤまたはＤ／Ａ変換を行う変換器において、
   １ビット量子化を行う量子化手段と、
   前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、該パルス信号を波形整形する場合にその波高値が所定の値になるように、逆算して決定する演算手段と、
   前記決定されたパルス幅、パルス位置及びパルス数を用いて、矩形波信号を生成する矩形波生成手段と、
   前記１ビット量子化された信号を用いて、ビット割り振りの変換を行い多値ビットの信号を生成し、前記生成された矩形波信号を用いて、該多値ビットの信号のうちの各ビットをそれぞれ１ビットのパルス信号に変換する変換手段と
   を備えたことを特徴とする変換器。
3. 請求項２に記載の変換器において、さらに、パルス信号にフィルタ処理を施すフィルタを備え、
   前記演算手段は、量子化手段により１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定し、
   前記フィルタは、変換手段により変換されたそれぞれの１ビットのパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答として出力する
   ことを特徴とする変換器。
4. 請求項１から３までのいずれか一項に記載の変換器において、
   前記演算手段は、さらに、パルス信号の標本間を補間するための、補間用のパルス信号のパルス幅、パルス位置及びパルス数を逆算して決定する
   ことを特徴とする変換器。
5. 標本値を１ビットのパルス信号で表し、エンベロープ信号を生成して伝送処理を行う装置であって、
   １ビット量子化を行う量子化手段と、
   前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定し、パルス信号を生成する演算手段と、
   前記生成されたパルス信号を増幅する増幅手段と、
   前記増幅されたパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答出力としてエンベロープ信号を出力するフィルタと
   を備えたことを特徴とする装置。
6. 標本値を２以上の多値ビットのパルス信号でそれぞれ表し、エンベロープ信号を生成して伝送処理を行う装置であって、
   １ビット量子化を行う量子化手段と、
   前記１ビット量子化された信号を用いて、パルス信号のパルス幅、パルス位置及びパルス数を、パルス信号のフィルタ応答出力の波高値が所定の値になるように逆算して決定する演算手段と、
   前記決定されたパルス幅、パルス位置及びパルス数を用いて、矩形波信号を生成する矩形波生成手段と、
   前記１ビット量子化された信号を用いて、ビット割り振りの変換を行い多値ビットの信号を生成し、前記生成された矩形波信号を用いて、該多値ビットの信号のうちの各ビットをそれぞれ１ビットのパルス信号に変換する変換手段と、
   前記変換されたそれぞれの１ビットのパルス信号を用いて、フィルタ処理により波形整形を行って波高値を制御し、フィルタ応答としてエンベロープ信号を出力するフィルタと
   を備えたことを特徴とする装置。
7. 請求項５または６に記載の装置において、
   前記演算手段は、さらに、パルス信号の標本間を補間するための、補間用のパルス信号のパルス幅、パルス位置及びパルス数を逆算して決定する
   ことを特徴とする装置。
8. 請求項５から７までのいずれか一項に記載の装置において、
   前記演算手段は、パルス信号のパルス幅及びパルス位置を、搬送波信号の周期の整数倍になるように決定する
   ことを特徴とする装置。

Images