JP2006216973A - メモリーの作製方法 - Google Patents

メモリーの作製方法 Download PDF

Info

Publication number
JP2006216973A
JP2006216973A JP2006065233A JP2006065233A JP2006216973A JP 2006216973 A JP2006216973 A JP 2006216973A JP 2006065233 A JP2006065233 A JP 2006065233A JP 2006065233 A JP2006065233 A JP 2006065233A JP 2006216973 A JP2006216973 A JP 2006216973A
Authority
JP
Japan
Prior art keywords
silicon film
amorphous silicon
substrate
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006065233A
Other languages
English (en)
Other versions
JP4105197B2 (ja
Inventor
Shoji Miyanaga
昭治 宮永
Hisashi Otani
久 大谷
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006065233A priority Critical patent/JP4105197B2/ja
Publication of JP2006216973A publication Critical patent/JP2006216973A/ja
Application granted granted Critical
Publication of JP4105197B2 publication Critical patent/JP4105197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】絶縁表面を有する基板上に形成された薄膜トランジスタを有し、薄膜トランジスタを用いて形成されたメモリーを有する半導体装置を提供する。
【解決手段】非晶質珪素膜の表面全体に、非晶質珪素膜の結晶化を助長する触媒元素を含む溶液を塗布し、加熱処理により触媒元素と非晶質珪素膜とを反応させてシリサイド化し、シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、結晶性珪素膜を用いて薄膜トランジスタを形成し、薄膜トランジスタを用いてメモリーを形成する。
【選択図】図2

Description

本発明は、アクティブマトリックス型の液晶表示装置や薄膜トランジスタを用いた集積回路の構成に関する。
従来より薄膜トランジスタ(一般にTFTと呼ばれる)を用いて画素電極の駆動を行なうアクティブマトリックス型の液晶表示装置が知られている。一般にアクティブマトリックス型の液晶表示装置は、周辺回路部分をICで構成し、外付けによって画素のマトリックスと配線が接続された構成を有している。またさらに、ガラス基板上にマトリックス構成された画素部分に配置されるTFTとともに周辺回路部分に配置されるTFTとをも同時に形成する構成も提案されている。
周辺回路部分に配置されるTFTは、マトリックス状に配置された画素部分のTFTを駆動するためのものである。従って、大電流を流すことのできる機能が要求される。具体的には、大きなON電流を流すことができ、移動度(モビリティー)の大きなTFTが必要とされる。
一方、画素部分に配置されるTFTは、画素電極に電荷を保持させる機能が必要とされるので、移動度は小さくてもよいがOFF電流(リーク電流)が小さいことが要求される。
即ち、画素部分に配置されるTFTと周辺回路部分に配置されるTFTとでは、必要とされる特性が異なる。
一方、TFTとしては非晶質珪素薄膜を用いたものが良く知られているが、特性的に満足できるもではない。そこで、結晶性の珪素膜を用いたTFTを用いることが検討されているが、その作製方法に問題があった。結晶性の珪素膜は、非晶質珪素膜を加熱アニールすることにより得ることができる。しかし、この加熱アニールは600℃以上、24時間以上で行わなくてはならなかった。液晶表示装置は、基板としてガラス基板を用いるのがコストの点から一般的である。ガラス基板としてコーニング7059ガラスが一般に用いられるが、コーニング7059ガラスは歪点が593℃であり、600度の加熱処理に耐えることができない。特に熱による歪みが問題となるので、大面積化を計ることは不可能である。
〔発明の背景〕 本発明者らの実験によれば、ニッケルや白金等の元素を微量にアモルファスシコン膜表面に接触させ、しかる後に550℃、4時間程度の加熱処理を施すことにより、600℃、24時間の加熱処理を行った場合と同様の効果が得られることが確認されている。これは、ニッケルや白金が非晶質珪素膜の結晶化を助長する触媒元素として機能しているものと考えられる。
またこの触媒元素を利用した非晶質珪素膜の結晶化は以下の2通りの形態があることが確認されている。
(1)触媒元素が導入された領域において生じる結晶化であり、基板に垂直な方向に結晶成長が行われる。
(2)触媒元素が導入された領域から触媒元素が導入されなかった領域へと基板に平行な方向に結晶成長が行われる。
特に(2)の結晶形態は、基板に平行な方向に柱状の結晶が成長している形態がTEM(透過型電子顕微鏡)を用いた観察によって確認されている。また(1)の結晶成長を生じさせるのに必要なニッケルの導入量と、(2)の結晶成長を生じさせるのに必要とされるニッケルの導入量とは異なることも確認されている。例えば(2)の結晶成長を30μm程度行わせたい場合に必要とされるニッケルの導入量は、(1)の結晶成長を行わすのに必要とされるニッケルの導入量の約10倍となる。
以下において、(1)の結晶成長が行われる領域を縦成長領域と称し、(2)
の結晶成長が行われた領域を横成長領域と称することとする。
本発明は、アクティブマトリックス型の液晶表示装置において、画素部分に配置されるTFTと周辺回路部分に配置されるTFTとをそれぞれ必要とされる特性でもって同時に作製する技術を提供することを課題とする。
本発明の構成である、触媒元素の添加量を選択的に変化させることによって、必要とする結晶性や結晶形態を選択することができ、異なる特性を有するTFTを集積化して形成することができる。
本発明は、縦成長領域の結晶性珪素膜を用いたTFTが画素部分に配置されるTFTとして適しており、横成長領域の結晶性珪素膜を用いたTFTが周辺回路部分に配置されるTFTとして適しているとの知見に基づき、異なるニッケルの添加量でもって、画素部分のTFTと周辺回路部分のTFTとを作り分けることを特徴とする。
本発明は、縦成長領域を形成するのに必要とするニッケルの添加量と横成長領域を形成するのに必要とされるニッケルの添加量とが異なるという事実に基づくものである。
以下に縦成長領域の作製方法と横成長領域の作製方法について説明する。縦成長領域を作製するには、結晶化をさせんとする非晶質珪素膜に接して触媒元素を接触させればよい。こうすることによって、触媒元素を非晶質珪素膜に添加することができる。
例えば非晶質珪素膜の表面にニッケルの極薄い薄膜(数十Å程度)をスパッタ法や蒸着法で成膜し、しかる後に加熱アニールを行なえばよい。この加熱アニールは、450℃〜700℃の範囲で可能であるが、600℃以上となっては従来の加熱アニール法と同じになる。また500℃以下であると良好な結晶性が得られない。またその時間も短い程よい。一般には550℃、4時間程度の加熱アニールで必要とする結晶化を行なうことができる。なおこの結晶化のための加熱アニールは、横成長を行わす場合であっても同様である。
一方、横成長を行なわす場合には、横成長によって結晶化させんとする領域に隣接して選択的にニッケルの極薄い薄膜を形成し、しかる後に縦成長の場合と同様の加熱アニールを行なえばよい。この場合、ニッケルが添加された領域から基板に平行な方向に結晶成長が進行し、横成長が行なわれる。
上述したように縦成長および横成長は上記の方法で実現することができるが、そのニッケルの添加量が同じではないという問題がある。そこで本発明では、ニッケルの添加量を自由に制御できる方法として液相でニッケルを導入する方法を用いることを特徴とする。
これは、溶液にニッケルを含有させ、この溶液を非晶質珪素膜に接して保持させ、しかる後に加熱アニールを行なうものである。この方法においては、溶液中にニッケル濃度を制御することによって非晶質珪素に導入されるニッケル量を制御することが容易となる。そしてニッケルの導入量を制御することによって結晶性を制御することができる。
縦成長および横成長において、それぞれのニッケルの導入量を制御することによって、その結晶性を制御することができる。例えば横成長において、ニッケルの導入量を多くすることによって、その横成長距離を大きくすることができる。
従って、本発明のように縦成長および横成長の結晶状態を独立に制御することは、必要な領域に必要とする特性を有するTFTを形成せんとする場合には極めて有用である。
本発明において用いることのできる触媒元素は、Ni、Pd、Pt、Cu、Ag、Au、In、Sn、PdP、As、Sbから選ばれた一種または複数種類の元素である。またVIII族、IIIb族、IVb族、Vb族元素から選ばれた一種または複数種類の元素を用いられたことができる。
本実施例は、ガラス基板上に一体化して形成された画素領域用のTFTと周辺回路用のTFTとを同時に作製する工程に関する。まず図1に液晶表示装置が構成される基板上に構成される回路の概要を示す。図1において画素領域が画素がマトリックス状に構成された領域であり、その画素の一つ一つにスイッチング用のTFTが配置されている。また、周辺領域は各画素を駆動するためのものである。図1には、周辺回路領域A、Bおよにその冗長回路領域A’、B’が示されている。冗長回路領域A’、B’は、周辺回路領域A、Bに欠陥が存在する場合に用いられる。
本実施例は、画素領域のTFTを基板に概略垂直な方向に結晶成長した結晶性珪素膜で構成し、周辺回路領域のTFTを基板に概略平行な方向に結晶成長した結晶性珪素膜で構成したことを特徴とする。
ここで、画素領域のTFTを構成する結晶性珪素膜は、結晶化させんとする領域に結晶化を助長する元素を添加し、加熱処理することによってその全面を結晶化させることによって得るものである。
また周辺回路領域を構成する結晶性珪素膜は、結晶化させんとする領域の近傍あるいはその近くの領域に結晶化を助長する元素を添加し、加熱処理することによって該元素が添加された領域から基板に平行な方向に結晶成長させることによって得るものである。
本実施例は、上記それぞれの領域において触媒元素の導入を異ならせたことを特徴とする。これは、それぞれの結晶化の形態において最適とする触媒元素の必要量が異なるからである。なお本実施例においてはそれぞれの領域において触媒元素の添加量は異なるが、結晶化された領域の触媒元素の濃度は概略同一なものとなっている。これは、触媒元素が添加された領域から基板に平行な方向に結晶成長した部分の結晶性珪素膜における触媒元素の濃度は、触媒元素が添加された領域よりその濃度は少なくなるからである。
以下において、図2には画素領域に形成されるTFTの作製工程断面図を示し、図3には周辺回路領域に形成されるTFTの作製工程断面図を示す。図2と図3とは対応している。即ち、図2(A)は図3(A)に対応し、図2(B)は図3(B)に対応している。また同じ符号は同じ箇所を示す。
本実施例においては、画素領域に形成されるTFTと周辺領域に形成されるTFTとを、それぞれ異なる結晶成長方法によって結晶化した結晶性珪素薄膜を用いて作製することを特徴とする。即ち、画素領域に形成されるTFTを基板に垂直な方向に結晶成長(縦成長)した結晶性珪素膜を用いて作製し、周辺領域に形成されるTFTを基板に平行な方向に結晶成長(横成長)した結晶性珪素膜を用いて作製することを特徴とする。
以下に作製工程を示す。まず、基板201を洗浄し、TEOS(テトラ・エトキシ・シラン)と酸素を原料ガスとしてプラズマCVD法によって厚さ2000Åの酸化珪素の下地膜202を形成する。そして、プラズマCVD法またはLPCVD法によって、厚さ500〜1500Å、例えば1000Åの真性(I型)
の非晶質珪素膜203を成膜する。次に連続的に厚さ500〜2000Å、例えば1000Åの酸化珪素膜204をプラズマCVD法によって成膜する。そして、この酸化珪素膜204を選択的にエッチングして、非晶質珪素膜203の露出した領域を形成する。この工程において、図2に示す画素領域用のTFTにおいては、酸化珪素膜204が全面的に取り除かれて、非晶質珪素膜203の表面全体が露呈する。また図3に示す周辺回路用のTFTの領域においては、酸化珪素膜204を残存させ、非晶質珪素膜203の表面がマスクされた状態となる。
次に露呈した非晶質珪素膜203の表面に極薄い酸化膜(厚さ数十Å)を形成する。これは、後の溶液塗布工程において、非晶質珪素膜203の表面の濡れ性を向上させるためである。この酸化膜の形成は、熱酸化法や酸素雰囲気中でのUV光の照射によって行なえばよい。
そして結晶化を助長する触媒元素であるニッケル元素を含んだ酢酸塩溶液205を塗布し、露呈した非晶質珪素膜203の表面にニッケルを導入する。この工程において、露呈した部分の非晶質珪素膜203に結晶化を助長する元素である触媒元素が導入されることとなる。
ここで、酢酸溶液中におけるニッケルの濃度(重量換算)は10ppmとする。その後200〜500℃、ここでは300℃で加熱処理を行い、ニッケルを含有した酢酸塩溶液と接触している非晶質珪素膜の表面に珪化ニッケルを生成させる。この際珪化ニッケルは図2で示される画素用TFTの領域のみに形成され、周辺回路領域のTFT部分においては、酸化珪素膜204がマスクとなり形成されない。
次に酸化珪素膜204を取り除き、新たに酸化珪素膜206を成膜する。この酸化珪素膜206と酸化珪素膜204とは同じ条件で成膜すればよい。そして所定のパターニングを行なうことにより、図3(B)に示す状態を得る。この際、図2に示す画素領域用のTFTにおいては、非晶質珪素膜203の表面が酸化珪素膜206で覆われた状態となる。
ここで、結晶化を助長する触媒元素であるニッケル元素を含んだ酢酸塩溶液207を塗布し、露呈した非晶質珪素膜203の表面にニッケルを導入する。この工程で、この露呈した非晶質珪素膜203に触媒元素が導入されることとなる。
ここで、酢酸溶液中におけるニッケルの濃度(重量換算)は100ppmとする。即ち、図2(A)で示される非晶質珪素膜203への添加量の10倍の濃度で結晶化を助長する触媒元素を添加することとなる。
その後200〜500℃、ここでは300℃で加熱処理を行い、ニッケルを含有した酢酸塩溶液と接触している非晶質珪素膜の表面に珪化ニッケルを生成させる。この際珪化ニッケルは図3の斜線204で示される領域の表面のみに形成される。
以上の工程によって、画素用TFTを構成する非晶質珪素膜の表面に比較して、周辺回路用TFTを構成する非晶質珪素膜の表面には、10倍の濃度でニッケルが導入されたことになる。即ち、必要とする特性のTFTを形成するために選択的にニッケルを導入したことになる。
この後、窒素雰囲気下で500〜620℃、ここでは550℃、4時間の加熱アニールを行い、珪素膜203の結晶化を行う。この結晶化の工程において、結晶化の形態は図2に示す画素領域用のTFTの領域と図3に示す周辺回路用のTFTの領域とでは異なる。即ち、図2に示す領域においては、非晶質珪素膜203の表面全体にニッケルが導入されているので、非晶質珪素膜203においては基板に垂直な方向に結晶成長(縦成長)が行なわれる。一方、図3に示す領域においては、209で示す特定の領域のみの表面にニッケルが導入されているので、この領域から矢印208で示されるような基板に平行な方向に結晶化(横成長)が進行する。
図3の矢印208で示される横方向への結晶成長距離は、30μm程度である。勿論、ニッケルの添加量を多くするか、加熱処理温度を高くするか、加熱処理時間を長くするか、またはそれらを同時に行なうかでその長さを長くすることができる。なお、208で示される横方向への結晶成長方向は概略〈111〉軸方向であることが確認されている。
このようにして結晶化された結晶珪素膜中のニッケル濃度は、図2に示す領域において1×1018/cm-3レベル、図3の209で示されるニッケルが直接導入された領域において1×1019/cm-3レベル、図3の矢印208で示される横方向へ結晶成長した領域において1×1018/cm-3レベルであった。即ち、本実施例においては、TFTの活性層として用いようとする領域のニッケル濃度を1×1018/cm-3レベルとなるように、ニッケルを添加したことになる。勿論ニッケルの添加量を変化させることによって、この結晶化が終了した段階での結晶性珪素膜中のニッケル濃度を制御することができる。例えば、図2に示す画素領域用のTFTに用いる結晶性珪素膜の結晶性が低くてよいのならば、酢酸塩溶液205中のニッケル濃度をさらに下げればよい。また、図3の208に示す横方向への結晶成長距離をさらに大きくしたいのならば、酢酸塩溶液207中のニッケル濃度をさらに高めればよい。
上記加熱処理による結晶化工程の後にさらに強光の照射により珪素膜203の結晶性を助長させるのも効果的である。この場合は、波長1.2μmの赤外光を照射することによって行えばよい。また、赤外光ではなく、レーザー光を照射するのでもよい。また、図3に示す周辺回路領域のみにレーザー光または強光を照射し、その結晶性を高めるのでもよい。これは周辺回路領域を構成する結晶性珪素膜の結晶性をさらに高め、高移動度を有するTFTを構成するためである。
結晶化工程の終了後、酸化珪素膜206を除去する。そして、珪素膜204をパターニング後、ドライエッチングして、島状の活性層領域300、301を形成する。ここで、図2(C)において示される活性層領域300は基板に垂直な方向に結晶成長(縦成長)した結晶性珪素膜で構成されている。また図3(C)
において示される活性層領域301はニッケルが導入された領域209から基板に平行に横方向に結晶成長(横成長)した結晶性珪素膜で構成されている。
なお図3において、209で示された領域は、ニッケルが直接導入された領域であり、ニッケルが高濃度に存在する領域である。また、結晶成長の先端302にも、やはりニッケルが高濃度に存在することが確認されている。したがって、本実施例においては、これらのニッケル濃度の高い領域がチャネル形成領域と重ならないようにした。
その後、LPCVD法を用いてゲイト絶縁膜として機能する酸化珪素膜303を1000Åの厚さに形成する。引き続いて、スパッタリング法によって、厚さ3000〜8000Å、例えば6000Åのアルミニウム(0.01〜0.2%のスカンジウムを含む)を成膜する。そして、アルミニウム膜をパターニングして、ゲイト電極210を形成する。(図2(C))(図3(C))
さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層211を形成する。この陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行う。得られる酸化物層211の厚さは2000Åである。なお、この酸化物211は、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。なおこれらの行程は図2と図3において共通である。(図2(D))(図3(D))
次に、イオンドーピング法(プラズマドーピング法とも言う)によって、活性層領域(ソース/ドレイン、チャネルを構成する)にゲイト電極部、すなわちゲイト電極210とその周囲の酸化層211をマスクとして、自己整合的にN導電型を付与する不純物(ここでは燐)を添加する。ドーピングガスとして、フォスフィン(PH3 )を用い、加速電圧を60〜90kV、例えば80kVとする。
ドーズ量は1×1015〜8×1015cm-2、例えば、4×1015cm-2とする。
この結果、N型の不純物領域212と213を形成することができる。図からも明らかなように不純物領域とゲイト電極とは距離xだけ放れたオフセット状態となる。このようなオフセット状態は、特にゲイト電極に逆電圧(NチャネルTFTの場合はマイナス)を印加した際のリーク電流(オフ電流ともいう)を低減する上で有効である。
特に、図2に示すアクティブマトリクスの画素を制御するTFTにおいては良好な画像を得るために画素電極に蓄積された電荷が逃げないようにリーク電流が低いことが望まれるので、オフセットを設けることは有効である。
また図3に示される周辺回路領域に形成されるTFTは、CMOS構成を採用する必要性から選択的にP型を付与する不純物をドーピングする必要がある。この工程はマスクを設けて選択的にイオンドーピングを行うことで行うことができる。
その後、レーザー光の照射によってアニールを行う。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を用いるが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が200〜400mJ/cm2 、例えば250mJ/cm2 とし、一か所につき2〜10ショット、例えば2ショット照射した。このレーザー光の照射時に基板を200〜450℃程度に加熱することによって、効果を増大せしめてもよい。(図2(E))(図3(E))
続いて、厚さ6000Åの酸化珪素膜214を層間絶縁物としてプラズマCVD法によって形成する。さらに、スピンコーティング法によって透明なポリイミド膜215を形成し、表面を平坦化する。
そして、図2(F)に示すように画素電極となるITO膜219を形成する。
さらに層間絶縁物214、215にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTの電極・配線217、218を形成する。この際、図2(F)の配線218は画素電極であるITO電極219に接続させる。最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、TFTを完成する。こうしてアクティブマトリクス液晶表示装置のおける画素部分のTFT(図2(F))と周辺回路部分のTFT(図3(F))
とを同時にガラス基板上に形成することができる。
図2で示すTFTは基板に垂直な方向に結晶成長した結晶性珪素膜を用いるので、キャリアが結晶粒界を横切って移動しなければならない。従ってON電流や移動度は結晶粒界の影響で小さなものとなるが、OFF電流をも小さなものとすることができる。
また図3に示すTFTは、キャリアの移動する方向に結晶成長した結晶性珪素膜を用いるので、ON電流を多く流せる移動度の大きなTFTとすることができる。これは平均的に見ると、結晶粒界がキャリアの移動する概略の方向に存在しているので、キャリアの移動に際しての粒界の影響が低減されるからである。
以上述べたように、結晶化を助長する触媒元素の導入量を選択的に制御することで、所望の領域に必要とする結晶性あるいは結晶状態を有した結晶性珪素膜を得ることができる。
本実施例は、所望の領域に所望の結晶性、あるいは所望の結晶形態(縦成長あるいは横成長)を選択的に形成する技術を応用して、1枚のガラス基板上にディスプレーから、CPU、メモリーまで搭載した集積回路を形成するものである。
図4の本実施例の電気光学システムのブロック図を示す。ここで、入力ポートとは、外部から入力された信号を読み取り、画像用信号に変換し、補正メモリーは、アクティブマトリクスパネルの特性に合わせて入力信号等を補正するためのパネルに固有のメモリーである。特に、この補正メモリーは、各画素固有の情報を不揮発性メモリーとして有し、個別に補正するためのものである。すなわち、電気光学装置の画素に点欠陥のある場合には、その点の周囲の画素にそれに合わせて補正した信号を送り、点欠陥をカバーし、欠陥を目立たなくする。または、画素が周囲の画素に比べて暗い場合には、その画素により大きな信号を送って、周囲の画素同じ明るさとなるようにするものである。
CPUとメモリーは通常のコンピュータのものと同様で、特にメモリーは各画素に対応した画像メモリーをRAMとして持っている。また、画像情報に応じて、基板を裏面から照射するバックライトを変化させることもできる。
74で示される領域には、周辺回路であるデコーダー/ドライバー回路、アクティブマトリックスの画素に配置されたTFT71、キャパシタ72が配置されている。また73は液晶である。本実施例は、1枚のガラス基板75にさらに上述した各回路を形成するものである。そして、その必要とする結成性や結晶形態に合わせて選択的に結晶性珪素膜を形成することを特徴とする。
本実施例においては、液相法によって触媒元素を導入する方法についてさらに説明を加える。
触媒元素を含む溶媒としては、極性溶媒である水、アルコール、酸、アンモニアから選ばれたものを用いることができる。
触媒としてニッケルを用い、このニッケルを極性溶媒に含ませる場合、ニッケルはニッケル化合物として導入される。このニッケル化合物としては、代表的には臭化ニッケル、酢酸ニッケル、蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、ニッケルアセチルアセトネ−ト、4−シクロヘキシル酪酸ニッケル、酸化ニッケル、水酸化ニッケルから選ばれたものが用いられる。
また触媒元素を含む溶媒として、無極性溶媒であるベンゼン、トルエン、キシレン、四塩化炭素、クロロホルム、エーテルから選ばれたものを用いることができる。
この場合はニッケルはニッケル化合物として導入される。このニッケル化合物としては代表的には、ニッケルアセチルアセトネ−ト、2−エチルヘキサン酸ニッケルから選ばれたものを用いることができる。
また触媒元素を含有させた溶液に界面活性剤を添加することも有用である。これは、被塗布面に対する密着性を高め吸着性を制御するためである。この界面活性剤は予め被塗布面上に塗布するのでもよい。
触媒元素としてニッケル単体を用いる場合には、酸に溶かして溶液とする必要がある。
以上述べたのは、触媒元素であるニッケルが完全に溶解した溶液を用いる例であるが、ニッケルが完全に溶解していなくとも、ニッケル単体あるいはニッケルの化合物からなる粉末が分散媒中に均一に分散したエマルジョンの如き材料を用いてもよい。または酸化膜形成用の溶液を用いるのでもよい。このような溶液としては、東京応化工業株式会社のOCD(Ohka Diffusion Source)を用いることができる。このOCD溶液を用いれば、被形成面上に塗布し、200℃程度でベークすることで、簡単に酸化珪素膜を形成できる。また不純物を添加することも自由であるので、本発明に利用することができる。
なおこれらのことは、触媒元素としてニッケル以外の材料を用いた場合であっても同様である。
実施例のアクティブマトリクス型の液晶表示装置の概要を示す。 実施例のTFTの作製工程を示す。 実施例のTFTの作製工程を示す。 実施例のアクティブマトリクス型の液晶表示装置の概要を示す。
符号の説明
201・・・ガラス基板
202・・・下地膜(酸化珪素膜)
203・・・珪素膜
204・・・酸化珪素膜
205・・・ニッケルを含有した酢酸塩溶液(ニッケルを10ppm含有)
206・・・酸化珪素膜
207・・・ニッケルを含有した酢酸塩溶液(ニッケルを100ppm含有)
210・・・ゲイト電極
211・・・陽極酸化物

Claims (10)

  1. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素としてNi、Pd、Pt、Cuのうち一種または複数種を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    前記結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いてメモリーを形成することを特徴とするメモリーの作製方法。
  2. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素であるNi、Pd、Pt、Cuのうち、一種または複数種の元素の化合物を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    前記結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いてメモリーを形成することを特徴とするメモリーの作製方法。
  3. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に酸化膜を形成し、
    前記酸化膜を介して、前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素としてNi、Pd、Pt、Cuのうち一種または複数種を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    前記結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いてメモリーを形成することを特徴とするメモリーの作製方法。
  4. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に酸化膜を形成し、
    前記酸化膜を介して、前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素であるNi、Pd、Pt、Cuのうち、一種または複数種の元素の化合物を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    前記結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いてメモリーを形成することを特徴とするメモリーの作製方法。
  5. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素としてNi、Pd、Pt、Cuのうち一種または複数種を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    レーザー光の照射により前記結晶性珪素膜の結晶性を助長させ、
    前記結晶性を助長させた結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いて前記基板上にメモリーを形成することを特徴とするメモリーの作製方法。
  6. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素であるNi、Pd、Pt、Cuのうち、一種または複数種の元素の化合物を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    レーザー光の照射により前記結晶性珪素膜の結晶性を助長させ、
    前記結晶性を助長させた結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いて前記基板上にメモリーを形成することを特徴とするメモリーの作製方法。
  7. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に酸化膜を形成し、
    前記酸化膜を介して、前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素としてNi、Pd、Pt、Cuのうち一種または複数種を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    レーザー光の照射により前記結晶性珪素膜の結晶性を助長させ、
    前記結晶性を助長させた結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いて前記基板上にメモリーを形成することを特徴とするメモリーの作製方法。
  8. 絶縁表面を有する基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面全体に酸化膜を形成し、
    前記酸化膜を介して、前記非晶質珪素膜の表面全体に、前記非晶質珪素膜の結晶化を助長する触媒元素であるNi、Pd、Pt、Cuのうち、一種または複数種の元素の化合物を含む溶液を塗布し、
    加熱処理により前記触媒元素と前記非晶質珪素膜とを反応させて前記非晶質珪素膜の表面をシリサイド化し、前記シリサイド化された表面から基板に向かって結晶成長させることによって結晶性珪素膜を形成し、
    レーザー光の照射により前記結晶性珪素膜の結晶性を助長させ、
    前記結晶性を助長させた結晶性珪素膜を用いて薄膜トランジスタを形成し、
    前記薄膜トランジスタを用いて前記基板上にメモリーを形成することを特徴とするメモリーの作製方法。
  9. 請求項3、請求項4、請求項7または請求項8において、
    前記酸化膜は熱酸化法または酸素雰囲気中のUV光の照射によって形成することを特徴とするメモリーの作製方法。
  10. 請求項1乃至請求項9のいずれか一項において、
    前記絶縁表面を有する基板として酸化珪素膜が形成されたガラス基板を用いることを特徴とするメモリーの作製方法。
JP2006065233A 2006-03-10 2006-03-10 メモリーの作製方法 Expired - Fee Related JP4105197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006065233A JP4105197B2 (ja) 2006-03-10 2006-03-10 メモリーの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006065233A JP4105197B2 (ja) 2006-03-10 2006-03-10 メモリーの作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001280261A Division JP3824898B2 (ja) 2001-09-14 2001-09-14 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2006216973A true JP2006216973A (ja) 2006-08-17
JP4105197B2 JP4105197B2 (ja) 2008-06-25

Family

ID=36979862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006065233A Expired - Fee Related JP4105197B2 (ja) 2006-03-10 2006-03-10 メモリーの作製方法

Country Status (1)

Country Link
JP (1) JP4105197B2 (ja)

Also Published As

Publication number Publication date
JP4105197B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
JP3562590B2 (ja) 半導体装置作製方法
US6624445B2 (en) Semiconductor device and method of manufacturing the same
JP3221473B2 (ja) 半導体装置の作製方法
JP2860869B2 (ja) 半導体装置およびその作製方法
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
JP2791635B2 (ja) 半導体装置およびその作製方法
JP3025814B2 (ja) 半導体装置
JP4712156B2 (ja) 半導体装置の作製方法
JP3824898B2 (ja) 半導体装置の作製方法
JP2762218B2 (ja) 半導体装置およびその作製方法
JP4105197B2 (ja) メモリーの作製方法
JP3242884B2 (ja) 半導体装置
JP3105492B2 (ja) 薄膜トランジスタの作製方法
JP3435561B2 (ja) 半導体装置およびその作製方法
JP3545289B2 (ja) 半導体装置作製方法
JP4684246B2 (ja) 半導体装置の作製方法
JP3618604B2 (ja) 半導体装置作製方法
JP3600092B2 (ja) 半導体装置作製方法
JP3573969B2 (ja) 半導体装置作製方法
JP3950307B2 (ja) 半導体装置の作製方法
JP3626102B2 (ja) 集積回路の作製方法
JP3939718B2 (ja) 集積回路の作製方法
JP2001338877A (ja) 半導体装置の作製方法
JP2001332496A (ja) 半導体装置の作製方法
JPH1055961A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees