JP2006216922A - Horizontal bipolar transistor and semiconductor device having the same, as well as manufacturing method therefor - Google Patents
Horizontal bipolar transistor and semiconductor device having the same, as well as manufacturing method therefor Download PDFInfo
- Publication number
- JP2006216922A JP2006216922A JP2005031131A JP2005031131A JP2006216922A JP 2006216922 A JP2006216922 A JP 2006216922A JP 2005031131 A JP2005031131 A JP 2005031131A JP 2005031131 A JP2005031131 A JP 2005031131A JP 2006216922 A JP2006216922 A JP 2006216922A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bipolar transistor
- diffusion layer
- impurity
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
本発明は、横型バイポーラトランジスタおよびそれを有する半導体装置、ならびにそれらの製造方法に関するものである。 The present invention relates to a lateral bipolar transistor, a semiconductor device having the same, and a manufacturing method thereof.
近年の電子機器の小型軽量化に伴って、バイポーラトランジスタとCMOSトランジスタとを同一半導体基板上に混載して、両トランジスタの長所を有効に利用したBiCMOS半導体装置が使用されるようになってきている。 With the recent reduction in size and weight of electronic devices, BiCMOS semiconductor devices in which bipolar transistors and CMOS transistors are mixedly mounted on the same semiconductor substrate and the advantages of both transistors are effectively used have come to be used. .
このようなBiCMOS半導体装置においては、半導体基板上にバイポーラトランジスタとCMOSトランジスタとを略同一工程にて製造することができるようにするために、ベース領域の上部にコレクタ領域とエミッタ領域とを並設した横型バイポーラトランジスタが採用されている。また、横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一半導体基板上に混載することも行われている。 In such a BiCMOS semiconductor device, a bipolar transistor and a CMOS transistor can be manufactured on a semiconductor substrate in substantially the same process, and a collector region and an emitter region are arranged in parallel above the base region. The lateral bipolar transistor is used. In addition, a lateral bipolar transistor and a silicon germanium heterojunction bipolar transistor are mixedly mounted on the same semiconductor substrate.
従来のPMOSトランジスタ、NMOSトランジスタ、および横型バイポーラトランジスタを同一基板上に形成した場合のシリコンゲルマニウムヘテロ接合バイポーラトランジスタ100の断面図を図7に示す。
FIG. 7 shows a cross-sectional view of a silicon germanium heterojunction
P型半導体基板102の内部に形成されたN型埋め込み層112およびP型半導体基板102の表面に形成したN型エピタキシャル層113中に形成したSIC(Selection Implantation Collector)から成るコレクタ領域124、ゲルマニウムを含むエピタキシャル層(シリコンゲルマニウム層)からなるベース領域120、多結晶シリコンからベース領域(シリコンゲルマニウム層)に不純物拡散させたエミッタ領域125が形成され、また、コレクタ取出層117、ベース領域120、エミッタ領域125、エミッタ電極126、金属シリサイド127、酸化膜114、酸化膜115、酸化膜129、P型素子分離層118、酸化膜123、窒化珪素膜128、層間膜130、タングステンプラグ131が形成されている。
A
このシリコンゲルマニウムヘテロ接合バイポーラトランジスタ100の周波数特性を向上させるには、P型半導体基板102の上に形成するN型エピタキシャル層113の膜厚はできるだけ薄いほうが好ましい。
In order to improve the frequency characteristics of the silicon germanium heterojunction
また、従来のPMOSトランジスタ、NMOSトランジスタ、およびシリコンゲルマニウムヘテロ接合バイポーラトランジスタを同一基板上に形成した場合の横型バイポーラトランジスタ101の断面図を図8に示す。
FIG. 8 is a cross-sectional view of a lateral
エミッタ領域109およびコレクタ領域108の取り出し部分となるP型半導体基板102の表面上に配された絶縁膜を開口し、ゲルマニウムを含むP型半導体膜をエピタキシャル成長させ,レジストパターンを用いたエッチングにより形成したエミッタ電極107とコレクタ電極106とを有している。
An insulating film disposed on the surface of the P-
この電極形成以降に熱処理を行うことにより、ゲルマニウムを含むP型半導体膜からの不純物拡散により横型バイポーラトランジスタのエミッタ拡散層122およびコレクタ拡散層121が自己整合的に形成される。ここで、N型エピタキシャル層104およびN+埋め込み層103はベース領域105を形成し、さらに酸化膜114、酸化膜115、酸化膜123、酸化膜129、ベース取出層116、P型素子分離層118、窒化珪素膜128、金属シリサイド127、層間膜130、タングステンプラグ131が形成されている。
By performing heat treatment after this electrode formation, the
このようにエミッタ拡散層122およびコレクタ拡散層121を熱拡散によって形成することにより、エミッタ拡散層122およびコレクタ拡散層121を非常に浅く形成できるので、シリコンゲルマニウムヘテロ接合バイポーラトランジスタ100の周波数特性を向上させるためにN型エピタキシャル層104の膜厚を薄くしても、N+型埋め込み層103とエミッタ拡散層122およびコレクタ拡散層121との距離を十分持たせることができ、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を向上させながら耐圧の低下を防ぐことを可能としていた(例えば、特許文献1参照。)。
しかしながら、上述した従来の横型バイポーラトランジスタにあっては、エミッタおよびコレクタとベースとの接合部がエピタキシャル層表面に近くなりやすく、この表面近傍に潜在している格子欠陥などのダメージに起因して、エミッタ−ベース間、コレクタ−ベース間でリーク電流が発生し、図9のガンメルプロットに示すようにバイポーラトランジスタとしての利得が十分に得られなくなる場合があるという問題があった。 However, in the conventional lateral bipolar transistor described above, the junction between the emitter and collector and the base tends to be close to the surface of the epitaxial layer, and due to damage such as lattice defects existing near the surface, There is a problem that leakage current is generated between the emitter and the base and between the collector and the base, and as shown in the Gummel plot of FIG.
この場合、エミッタ電極およびコレクタ電極の形成工程以降の熱処理を高温化もしくは長時間化することによって、エミッタ電極およびコレクタ電極の接合部をある程度深くすることにより問題の解消を図ることが考えられるが、この高温化もしくは長時間化した熱処理にともなって、同一基板上に形成されるシリコンゲルマニウムヘテロ接合バイポーラトランジスタにおけるベース層内の不純物も拡散してベース幅が厚くなり、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を悪化させる虞があった。 In this case, it may be possible to solve the problem by deepening the junction of the emitter electrode and the collector electrode to some extent by increasing the temperature of the heat treatment after the step of forming the emitter electrode and the collector electrode or increasing the time. With this high temperature or prolonged heat treatment, impurities in the base layer in the silicon germanium heterojunction bipolar transistor formed on the same substrate also diffuse to increase the base width, and the frequency of the silicon germanium heterojunction bipolar transistor There was a possibility of deteriorating the characteristics.
そこで、本発明では、横型バイポーラトランジスタのエミッタおよびコレクタとベースとの接合部がエピタキシャル層表面に近い場合であっても横型バイポーラトランジスタとしての利得が十分得られ、さらに、同一の半導体基板上に横型バイポーラトランジスタとシリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同時に形成する場合であっても、シリコンゲルマニウムヘテロ接合バイポーラトランジスタの周波数特性を悪化させることなく、同時に、横型バイポーラトランジスタのエミッタ−ベース間、コレクタ−ベース間でリーク電流の発生が少ない横型バイポーラトランジスタ、およびそれを有する半導体装置の構造、ならびにそれらの製造方法を提供することを目的とする。 Therefore, in the present invention, even when the junction between the emitter and collector of the lateral bipolar transistor and the base is close to the surface of the epitaxial layer, a sufficient gain as the lateral bipolar transistor is obtained, and further, the lateral bipolar transistor is formed on the same semiconductor substrate. Even when a bipolar transistor and a silicon germanium heterojunction bipolar transistor are formed at the same time, the frequency characteristics of the silicon germanium heterojunction bipolar transistor are not deteriorated, and at the same time, between the emitter and base of the lateral bipolar transistor and between the collector and base. It is an object of the present invention to provide a lateral bipolar transistor that generates less leakage current, a structure of a semiconductor device having the same, and a method of manufacturing the same.
本発明の横型バイポーラトランジスタでは、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けた。さらに、半導体層をシリコンゲルマニウム層としたことにも特徴を有するものである。 In the lateral bipolar transistor of the present invention, in the lateral bipolar transistor in which the impurity in the semiconductor layer containing the impurity provided above the base region is thermally diffused to arrange the collector diffusion layer and the emitter diffusion layer in parallel, the semiconductor layer is A collector diffusion layer and an emitter diffusion layer were provided by performing a heat treatment after further ion-implanting an impurity having the same conductivity type as the impurity by traversing. Furthermore, the semiconductor layer is also characterized by being a silicon germanium layer.
本発明の半導体装置では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けた。さらに、半導体層をシリコンゲルマニウム層としたこと、特に、半導体層は、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、不純物のイオン注入は、ベース領域へのイオン注入と同時に行ったことにも特徴を有するものである。 In the semiconductor device of the present invention, a lateral bipolar transistor in which a collector diffusion layer and an emitter diffusion layer are juxtaposed by thermally diffusing impurities in a semiconductor layer containing impurities provided above the base region, and a silicon germanium heterojunction In a semiconductor device in which a bipolar transistor is formed on the same semiconductor substrate, a collector diffusion layer and an emitter diffusion layer are formed by performing heat treatment after ion implantation of an impurity having the same conductivity type as the impurity across the semiconductor layer. And provided. Furthermore, the semiconductor layer is a silicon germanium layer. In particular, the semiconductor layer is formed of a silicon germanium layer provided for forming a base region of a silicon germanium heterojunction bipolar transistor, and impurity ion implantation is performed on the base region. It is also characterized by being performed simultaneously with ion implantation.
本発明の横型バイポーラトランジスタの製造方法では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することとした。 In the method for manufacturing a lateral bipolar transistor of the present invention, in the method for manufacturing a lateral bipolar transistor, the collector diffusion layer and the emitter diffusion layer are formed by thermally diffusing impurities in a semiconductor layer containing impurities provided above the base region. An impurity having the same conductivity type as the impurity is further ion-implanted across the semiconductor layer, and then a collector diffusion layer and an emitter diffusion layer are formed by performing heat treatment.
本発明の半導体装置の製造方法では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することとした。 In the method for manufacturing a semiconductor device of the present invention, a lateral bipolar transistor that forms a collector diffusion layer and an emitter diffusion layer by thermally diffusing impurities in a semiconductor layer containing an impurity provided on an upper portion of a base region, and a silicon germanium heterojunction In a manufacturing method of a semiconductor device in which a bipolar transistor is formed on the same semiconductor substrate, a collector diffusion layer is formed by further ion-implanting an impurity having the same conductivity type as the impurity across the semiconductor layer and then performing a heat treatment And an emitter diffusion layer.
請求項1記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタにおいて、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けたことによって、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを提供できる。 According to the first aspect of the present invention, in the lateral bipolar transistor in which the impurity of the semiconductor layer containing the impurity provided above the base region is thermally diffused to arrange the collector diffusion layer and the emitter diffusion layer in parallel, By providing a collector diffusion layer and an emitter diffusion layer by performing a heat treatment after further ion-implanting an impurity having the same conductivity type as the above-mentioned impurities, a lattice defect on the surface without performing a high-temperature or long-time heat treatment Thus, it is possible to provide a lateral bipolar transistor in which the base junction can be formed deeply to the extent that it is not affected by such damage, and a sufficient gain can be obtained.
請求項2記載の発明では、請求項1記載の横型バイポーラトランジスタにおいて、半導体層をシリコンゲルマニウム層としたことによって、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを提供できる。 According to a second aspect of the present invention, in the lateral bipolar transistor according to the first aspect, the semiconductor layer is a silicon germanium layer, thereby suppressing deep implantation of impurities implanted by ion implantation into the silicon germanium layer. It is possible to provide a lateral bipolar transistor that can be formed into a shallow junction, suppress leakage current between the emitter and the base and between the collector and the base while maintaining the withstand voltage, and can obtain a sufficient gain.
請求項3記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成してなる半導体装置において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設けたことによって、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。 According to the third aspect of the present invention, there is provided a lateral bipolar transistor in which a collector diffusion layer and an emitter diffusion layer are juxtaposed by thermally diffusing impurities in a semiconductor layer containing impurities provided above the base region, and a silicon germanium hetero In a semiconductor device in which a junction bipolar transistor is formed on the same semiconductor substrate, a collector diffusion layer and an emitter diffusion are formed by performing heat treatment after further ion implantation of an impurity having the same conductivity type as the impurity across the semiconductor layer. By providing a layer, the lateral bipolar can deepen the base junction to the extent that it is not affected by damage such as lattice defects on the surface without performing high-temperature or long-time heat treatment, and sufficient gain can be obtained. A semiconductor device provided with a transistor can be provided.
請求項4記載の発明では、請求項3記載の半導体装置において、半導体層をシリコンゲルマニウム層としたことによって、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。 According to the fourth aspect of the present invention, in the semiconductor device according to the third aspect, by using a silicon germanium layer as the semiconductor layer, it is possible to suppress deep implantation of impurities implanted by ion implantation through the silicon germanium layer. It is possible to provide a semiconductor device provided with a lateral bipolar transistor that can obtain a sufficient gain by suppressing leakage current between the emitter and the base and between the collector and the base while maintaining a breakdown voltage. .
請求項5記載の発明では、請求項3記載の半導体装置において、半導体層は、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域を形成するために設けるシリコンゲルマニウム層で構成し、不純物のイオン注入は、ベース領域へのイオン注入と同時に行ったことによって、シリコンゲルマニウムヘテロ接合バイポーラトランジスタのベース領域の低抵抗化の処理にともなって横型バイポーラトランジスタへの不純物の追加を行うことができ、しかも、シリコンゲルマニウム層によりイオン注入によって注入される不純物が深く注入されることを抑制して浅い接合とすることができ、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制して、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供できる。 According to a fifth aspect of the present invention, in the semiconductor device according to the third aspect, the semiconductor layer is formed of a silicon germanium layer provided to form a base region of a silicon germanium heterojunction bipolar transistor, and impurity ion implantation is performed at the base. By simultaneously performing ion implantation into the region, impurities can be added to the lateral bipolar transistor as the resistance of the base region of the silicon germanium heterojunction bipolar transistor is reduced, and the silicon germanium layer It is possible to form a shallow junction by suppressing the deep implantation of impurities implanted by ion implantation, and to suppress the leakage current between the emitter and the base and between the collector and the base while maintaining the withstand voltage, thereby improving the gain. Can get enough horizontal bipo Possible to provide a semiconductor device having a transistor.
請求項6記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタの製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することによって、請求項1記載の発明と同様に、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを提供可能とすることができる。 According to a sixth aspect of the present invention, in the method for manufacturing a lateral bipolar transistor in which the impurity in the semiconductor layer containing the impurity provided above the base region is thermally diffused to form the collector diffusion layer and the emitter diffusion layer, As in the invention of claim 1, a collector diffusion layer and an emitter diffusion layer are formed by ion implantation of an impurity having the same conductivity type as that of the impurity, followed by a heat treatment. Alternatively, it is possible to provide a lateral bipolar transistor in which a base junction can be formed deeply without being affected by damage such as lattice defects on the surface without performing heat treatment for a long time, and a sufficient gain can be obtained. .
請求項7記載の発明では、ベース領域の上部に設けた不純物を含有する半導体層の不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを形成する横型バイポーラトランジスタと、シリコンゲルマニウムヘテロ接合バイポーラトランジスタとを同一の半導体基板上に形成する半導体装置の製造方法において、半導体層を横断させて前記不純物と同じ導電型となる不純物をさらにイオン注入し、その後、熱処理を行うことによりコレクタ拡散層とエミッタ拡散層とを形成することによって、請求項3記載の発明と同様に、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、利得を十分に得ることができる横型バイポーラトランジスタを設けた半導体装置を提供可能とすることができる。 According to a seventh aspect of the present invention, there is provided a lateral bipolar transistor for forming a collector diffusion layer and an emitter diffusion layer by thermally diffusing impurities in a semiconductor layer containing impurities provided above the base region, and a silicon germanium heterojunction bipolar transistor. In the method of manufacturing a semiconductor device, a collector diffusion layer and an emitter are formed by further ion-implanting an impurity having the same conductivity type as the impurity by traversing the semiconductor layer and then performing a heat treatment. By forming the diffusion layer, the base junction portion can be formed deeply to the extent that it is not affected by damage such as lattice defects on the surface without performing high-temperature or long-time heat treatment, as in the third aspect of the invention. , A semiconductor device provided with a lateral bipolar transistor capable of obtaining a sufficient gain It can be possible to provide.
本発明に係る横型バイポーラトランジスタ及びこの横型バイポーラトランジスタを有する半導体装置は、横型バイポーラトランジスタのコレクタ拡散層とエミッタ拡散層とを、ベース領域の上部に設けた不純物を含有する半導体層中の不純物を熱拡散させて形成しているものであって、特に、ベース領域の上部に設けた半導体層に、この半導体層中の不純物と同じ導電型となる不純物をさらにイオン注入し、その後熱拡散させてコレクタ拡散層及びエミッタ拡散層を形成しているものである。 A lateral bipolar transistor according to the present invention and a semiconductor device having the lateral bipolar transistor are formed by using a collector diffusion layer and an emitter diffusion layer of the lateral bipolar transistor, and heating impurities in the semiconductor layer containing impurities provided above the base region. In particular, an impurity having the same conductivity type as that of the impurity in the semiconductor layer is further ion-implanted into the semiconductor layer provided above the base region, and then thermally diffused to obtain a collector. A diffusion layer and an emitter diffusion layer are formed.
このようにイオン注入によって不純物を追加注入して不純物の熱拡散を行うことにより、高温もしくは長時間の熱処理を行うことなく表面における格子欠陥などのダメージの影響を受けない程度にベース接合部を深く形成でき、横型バイポーラトランジスタの利得を十分に大きくすることができる。 In this way, additional diffusion of impurities by ion implantation and thermal diffusion of impurities can deepen the base junction to the extent that it is not affected by damage such as lattice defects on the surface without performing high-temperature or long-time heat treatment. The gain of the lateral bipolar transistor can be sufficiently increased.
しかも、半導体層として不純物の拡散を抑制する組み合わせの半導体層を選択することにより、イオン注入を行った場合に不純物が深く注入されることを抑制でき、耐圧性を維持しながらエミッタ−ベース間及びコレクタ−ベース間でのリーク電流を抑制できる。 In addition, by selecting a combination of semiconductor layers that suppress the diffusion of impurities as the semiconductor layer, it is possible to suppress the deep implantation of impurities when ion implantation is performed. Leakage current between the collector and the base can be suppressed.
このような半導体層と不純物の組み合わせとしては、シリコンゲルマニウム層とホウ素(B)の組み合わせを採用することが望ましい。なお、シリコンゲルマニウムに替えてシリコンゲルマニウムカーボンを用いる場合においても同様の作用と効果が期待できる。 As a combination of such a semiconductor layer and impurities, it is desirable to employ a combination of a silicon germanium layer and boron (B). In addition, when using silicon germanium carbon instead of silicon germanium, the same operation and effect can be expected.
特に、シリコンゲルマニウム層(以下、「SiGe層」という)を用いる場合には、横型バイポーラトランジスタと同時に形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタ(以下、「SiGeHBT」という)のベース領域の形成に用いるシリコンゲルマニウム層を用いることができ、横型バイポーラトランジスタに用いるSiGe層と、SiGeHBTに用いるSiGe層とを同時に形成することができる。 In particular, when a silicon germanium layer (hereinafter referred to as “SiGe layer”) is used, silicon germanium used for forming a base region of a silicon germanium heterojunction bipolar transistor (hereinafter referred to as “SiGeHBT”) formed simultaneously with the lateral bipolar transistor. A SiGe layer used for a lateral bipolar transistor and a SiGe layer used for SiGeHBT can be formed at the same time.
なお、横型バイポーラトランジスタのベース領域の上部に設けた半導体層であるSiGe層に含有させた不純物と、SiGe層の形成後にSiGe層を横断させて注入される不純物とは同一種であってもよいし、異種であってもよく、導電型が同じであればよい。 The impurity contained in the SiGe layer, which is a semiconductor layer provided above the base region of the lateral bipolar transistor, and the impurity implanted across the SiGe layer after the formation of the SiGe layer may be of the same type. However, they may be of different types as long as they have the same conductivity type.
このように、SiGe層に追加で不純物をイオン注入して濃度を上げ、その後の熱処理により不純物を拡散させることにより、格子欠陥などのダメージの潜在している領域を避けて接合部を形成することが、しかも、直接イオン注入で拡散領域を形成するよりも浅い位置に接合部を形成することができる。特にSiGe層を用いていることによって、不純物の拡散係数が小さく、そのために精密に拡散深さを制御することができる。 In this way, additional impurities are ion-implanted into the SiGe layer to increase the concentration, and then the impurities are diffused by a subsequent heat treatment, thereby forming a junction that avoids potential damage areas such as lattice defects. However, the junction can be formed at a shallower position than when the diffusion region is formed by direct ion implantation. In particular, by using the SiGe layer, the diffusion coefficient of impurities is small, so that the diffusion depth can be precisely controlled.
したがって、耐圧の低下を微減にとどめながらエミッタ−ベース間、コレクタ−ベース間でのリーク電流を押さえることができるので、バイポーラトランジスタとしての利得を十分に得ることができる。そして、図1のガンメルプロットに示すような良好な特性が得られる。 Accordingly, the leakage current between the emitter and the base and between the collector and the base can be suppressed while minimizing the decrease in breakdown voltage, so that a sufficient gain as a bipolar transistor can be obtained. And good characteristics as shown in the Gummel plot of FIG. 1 are obtained.
さらに、横型バイポーラトランジスタのコレクタ拡散層とエミッタ拡散層とを浅く形成することができるので、コレクタ拡散層及びエミッタ拡散層が形成されるピタキシャル層の膜厚も薄くすることができ、SiGeHBTの周波数特性を向上させることができる。 Furthermore, since the collector diffusion layer and the emitter diffusion layer of the lateral bipolar transistor can be formed shallowly, the thickness of the epitaxial layer on which the collector diffusion layer and the emitter diffusion layer are formed can be reduced, and the frequency characteristics of SiGeHBT. Can be improved.
以下において、本実施の形態について図面を参照しながら具体的に説明する。図2に示すように、本実施の形態に係る横型バイポーラトランジスタ1は、P型半導体基板2にN+埋め込み層3とN型エピタキシャル層4とからなるベース領域5が形成され、このベース領域5の上部にP型の不純物を含有するSiGe層からなるコレクタ層6とエミッタ層7とが左右に間隔をあけて積層され、その後、各コレクタ層6とエミッタ層7に含有させたP型の不純物をベース領域5のN型エピタキシャル層4の内部に拡散させてコレクタ拡散層21およびエミッタ拡散層22とが形成され、さらにこのSiGe層を通して不純物をイオン注入してコレクタ領域8およびエミッタ領域9が形成されている。
Hereinafter, the present embodiment will be specifically described with reference to the drawings. As shown in FIG. 2, in the lateral bipolar transistor 1 according to the present embodiment, a
なお、図2に示すように、横型バイポーラトランジスタ1には、背景技術に示すと同様の酸化膜14、酸化膜15、酸化膜23、酸化膜29、ベース取出層16、P型素子分離層18、窒化珪素膜28、金属シリサイド27、層間膜30、タングステンプラグ31がさらに形成されている。
As shown in FIG. 2, the lateral bipolar transistor 1 includes the
図3〜図6を参照しながら横型バイポーラトランジスタ1の製造方法を説明する。なお、以下の説明では、同一半導体基板上に横型バイポーラトランジスタ1と、背景技術で示したSiGeHBT100と同様な構成を有するSiGeHBT10とを同時に製造する場合の製造方法の説明を行う。
A method for manufacturing the lateral bipolar transistor 1 will be described with reference to FIGS. In the following description, a manufacturing method in the case where the lateral bipolar transistor 1 and the
以下の図3〜5のいずれにおいても、(a)は同一半導体基板上に形成される横型バイポーラトランジスタ1の製造方法の各工程を示し、(b)は同一半導体基板上に形成されるSiGeHBT10の製造法の各工程を示すものである。なお、より前の工程で説明された構成部分については同一の符号を付して説明を省略する。ここで、説明の便宜上、横型バイポーラトランジスタ1はPNP特性を有し、SiGeHBT10はNPN特性を有するものについて説明をする。
In each of FIGS. 3 to 5 below, (a) shows each step of the manufacturing method of the lateral bipolar transistor 1 formed on the same semiconductor substrate, and (b) shows the
まず、前処理としてP型半導体基板2の表面を犠牲酸化させた後にフッ酸などの薬液を用いて酸化膜を除去し、その後、熱酸化させてP型半導体基板2の表面に酸化膜を形成する(図示せず)。
First, as a pretreatment, the surface of the P-
次に、P型半導体基板2の表面の酸化膜を、レジストパターンを用いたドライエッチングにより除去して、横型バイポーラトランジスタ1とSiGeHBT10とを形成するための領域に開口部を形成する(図示せず)。
Next, the oxide film on the surface of the P-
図3で示される工程を説明する。まず、アンチモン(Sb)を気相拡散させることでP型半導体基板2の内部にN+埋め込み層3、12をそれぞれ形成し、その後、フッ酸などの薬液を用いて表面の酸化膜を除去し、エピタキシャル法によってN型エピタキシャル層4,13を形成する。かかるN+埋め込み層3とN型エピタキシャル層4は、横型バイポーラトランジスタ1のベース領域5を構成する。
The process shown in FIG. 3 will be described. First, N + buried
次に、N型エピタキシャル層4、13の表面にLOCOS(LOCal Oxidation of Silicon)法によって部分的に酸化膜14を形成し、その後、酸化膜14の形成時に生じたダメージを除去するために熱酸化によって酸化膜15を形成する。
Next, an
次に、レジストパターンを用いたイオン注入によってN+埋め込み層3、12の上部にベース取出層16とコレクタ取出層17とをそれぞれ形成し、その後、レジストパターンを用いたイオン注入によってP型素子分離層18を形成する。
Next, a
次に、図4で示される工程を説明する。まず、減圧CVD(Chemical Vapor Deposition)法によって酸化膜を形成するとともに、窒素雰囲気中にて熱処理を行い、その後、レジストパターンを用いたドライエッチングおよびフッ酸などの薬液を用いたウエットエッチングによってN型エピタキシャル層4,13の表面にダメージが入らないように酸化膜15に開口部を形成し、N型エピタキシャル層4,13を露出させる。
Next, the process shown in FIG. 4 will be described. First, an oxide film is formed by a low pressure CVD (Chemical Vapor Deposition) method, heat treatment is performed in a nitrogen atmosphere, and then N-type is performed by dry etching using a resist pattern and wet etching using a chemical solution such as hydrofluoric acid. An opening is formed in the
次に、エピタキシャル法によってP型の不純物であるホウ素(B)を含有するシリコンゲルマニウム(SiGe)をN型エピタキシャル層4,13の表面および酸化膜15の表面に積層してSiGe層を形成する。その際に、N型エピタキシャル層4,13の表面には単結晶のシリコンゲルマニウムが積層され、また、酸化膜15の表面には多結晶のシリコンゲルマニウムが積層される。これがSiGe層の積層工程である。
Next, silicon germanium (SiGe) containing boron (B) which is a P-type impurity is laminated on the surfaces of the N-
次に、レジストパターンを用いたドライエッチングによってシリコンゲルマニウム層を所定形状に成形する。すなわち、横型バイポーラトランジスタ1ではコレクタ層6およびエミッタ層7を形成し、SiGeHBT10ではベース領域20を形成する。
Next, the silicon germanium layer is formed into a predetermined shape by dry etching using a resist pattern. That is, the
次に、図5で示される工程を説明する。まず、減圧CVD法によって酸化膜23を形成し、窒素雰囲気中にて熱処理を行った後、レジストパターンを用いたドライエッチングによってSiGeHBT10のベース領域20の上部に開口部を形成する。
Next, the process shown in FIG. 5 will be described. First, an
次に、レジストパターンを用いたイオン注入によってリンイオン(P+)を注入してN型エピタキシャル層13の内部にN型SIC(Selective Implanted Collector)からなるコレクタ領域24を形成する。
Next, phosphorus ions (P + ) are implanted by ion implantation using a resist pattern to form a
次に、減圧CVD法によって多結晶シリコン膜と酸化膜とを順に成膜し、レジストパターンを用いたイオン注入によって砒素(As)を注入してベース領域20の上部にエミッタ領域25を形成し、さらにエミッタ電極26を形成し、レジストパターンを用いたドライエッチングにより多結晶シリコン膜を所定形状に成形する。
Next, a polycrystalline silicon film and an oxide film are sequentially formed by a low pressure CVD method, and arsenic (As) is implanted by ion implantation using a resist pattern to form an
次にレジストパターンを用いたドライエッチングによって、SiGeHBT10のグラフトベース部と、横型バイポーラトランジスタ1のエミッタ層7およびコレクタ層6の上部に開口を形成する。
Next, openings are formed in the graft base portion of the
次に、本発明の要部であるSiGe層を横断させて不純物のイオン注入を行うために、レジストパターンを用いたイオン注入によってホウ素イオン(BF2 +)を注入する。これがイオン注入工程である。 Next, boron ions (BF 2 + ) are implanted by ion implantation using a resist pattern in order to perform ion implantation of impurities across the SiGe layer, which is the main part of the present invention. This is an ion implantation process.
このイオン注入によって、SiGeHBTのグラフトベース部の抵抗を下げるとともに、横型バイポーラトランジスタ1のコレクタ層6とエミッタ層7のホウ素(B)濃度を上昇させている。
This ion implantation lowers the resistance of the SiGeHBT graft base and increases the boron (B) concentration in the
その後、エミッタ電極にイオン注入した砒素(As)の活性化のために熱処理を行う。この処理によって横型バイポーラトランジスタのコレクタ層6とエミッタ層7からはボロンが拡散され、コレクタ拡散層21とエミッタ拡散層22とが形成されることとなる。これが拡散層形成工程である。このようにして、コレクタ層6とコレクタ拡散層21とによりコレクタ領域8を形成し、エミッタ層7とエミッタ拡散層22とによりエミッタ領域9を形成している。
Thereafter, heat treatment is performed to activate arsenic (As) ion-implanted into the emitter electrode. By this treatment, boron is diffused from the
このように横型バイポーラトランジスタ1のエミッタ拡散層22およびコレクタ拡散層21の形成前にイオン注入にてホウ素(B)濃度を上昇させておくことによって、その後のSiGeHBT10に対する熱処理のみで、接合部を格子欠陥などのダメージの潜在しているN型エピタキシャル層4の表面から10nm以上離すことができる。
In this way, by increasing the boron (B) concentration by ion implantation before forming the
これによって、同時に形成するSiGeHBT10の特性を損なうことなく、横型バイポーラトランジスタのコレクタ−ベース間およびエミッタ−ベース間のリーク電流を減少させることが可能となる。なお、追加で行うホウ素(B)のイオン注入の量を制御することによって、この接合部の深さも制御できる。
This makes it possible to reduce the leakage current between the collector and the base and between the emitter and the base of the lateral bipolar transistor without impairing the characteristics of the simultaneously formed
接合部とN+埋め込み層との間の距離が狭くなると耐圧の低下量も大きくなるので、接合深さは100nm以内が望ましい。すなわち、接合深さは10nmから100nmの範囲が望ましいものである。 As the distance between the junction and the N + buried layer decreases, the amount of decrease in breakdown voltage increases, so the junction depth is preferably within 100 nm. That is, the junction depth is desirably in the range of 10 nm to 100 nm.
また、SiGeHBT10の高周波特性向上のためには熱処理の温度を下げる必要があるが、このように事前にホウ素(B)濃度を上げておくことにより低温の熱処理でも必要とする接合深さの制御を可能とすることができる。
Moreover, in order to improve the high-frequency characteristics of
例えば、SiGeHBT10のエミッタ電極の砒素のイオン注入を、in-situのリンドープポリシリコンで形成した場合には、熱処理の温度を1000℃程度から900℃程度に低減することができ、これによりベース層のボロンプロファイルの拡散を抑止して、狭いベース幅を確保できる。したがって、SiGeHBT10の高周波特性を向上させることができる。
For example, when the arsenic ion implantation of the emitter electrode of the
上記したようにコレクタ拡散層21及びエミッタ拡散層22を形成した後、レジストパターンを用いたドライエッチングにより酸化膜23の所定箇所を開口し、コバルト(Co)又はチタン(Ti)などの金属膜を成膜し、次に窒化チタン(TiN)をスパッタリングして窒素雰囲気中にて熱処理を行うことにより金属シリサイド層27を形成する。
After the
次に、アンモニア過水などの薬液を用いて酸化膜23の表面に成膜された未反応金属膜を除去し、窒素雰囲気中にて熱処理を行い、金属シリサイド層27を低抵抗化する。
Next, the unreacted metal film formed on the surface of the
次に、図6で示される工程を説明する。まず、減圧CVD法を用いて窒化珪素(Si3N4)膜28を形成した後に、減圧CVD法を用いて酸化膜29を形成する。 Next, the process shown in FIG. 6 will be described. First, after forming a silicon nitride (Si 3 N 4 ) film 28 using a low pressure CVD method, an oxide film 29 is formed using a low pressure CVD method.
次に、P型半導体基板2の表面に層間膜30を形成するとともに、所定箇所にタングステンプラグ31を設け、各タングステンプラグ31その後、所定の配線を施す。
Next, an
以上に説明した製造方法によって、同一半導体基板上に横型バイポーラトランジスタ1とSiGeHBT10とを同時に形成した半導体装置を製造することができる。
By the manufacturing method described above, a semiconductor device in which the lateral bipolar transistor 1 and the
1 横型バイポーラトランジスタ
2 P型半導体基板
3,12 N+埋め込み層
4,13 N型エピタキシャル層
5 ベース領域
6 コレクタ層
7 エミッタ層
8 コレクタ領域
9 エミッタ領域
10 シリコンゲルマニウムヘテロ接合バイポーラトランジスタ
14,15 酸化膜
16 ベース取出層
17 コレクタ取出層
18 P型素子分離層
20 ベース領域
21 コレクタ拡散層
22 エミッタ拡散層
23 酸化膜
24 コレクタ領域
25 エミッタ領域
26 エミッタ電極
27 金属シリサイド
28 窒化珪素(Si3N4)膜
29 酸化膜
30 層間膜
31 タングステンプラグ
DESCRIPTION OF SYMBOLS 1 Lateral bipolar transistor 2 P
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031131A JP2006216922A (en) | 2005-02-07 | 2005-02-07 | Horizontal bipolar transistor and semiconductor device having the same, as well as manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031131A JP2006216922A (en) | 2005-02-07 | 2005-02-07 | Horizontal bipolar transistor and semiconductor device having the same, as well as manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006216922A true JP2006216922A (en) | 2006-08-17 |
Family
ID=36979847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005031131A Pending JP2006216922A (en) | 2005-02-07 | 2005-02-07 | Horizontal bipolar transistor and semiconductor device having the same, as well as manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006216922A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100783278B1 (en) * | 2006-08-31 | 2007-12-06 | 동부일렉트로닉스 주식회사 | Semiconductor device and method for fabricating the same |
-
2005
- 2005-02-07 JP JP2005031131A patent/JP2006216922A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100783278B1 (en) * | 2006-08-31 | 2007-12-06 | 동부일렉트로닉스 주식회사 | Semiconductor device and method for fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5166046B2 (en) | C implantation to improve the yield of SiGe bipolar | |
US8129234B2 (en) | Method of forming bipolar transistor integrated with metal gate CMOS devices | |
US20100055860A1 (en) | Semiconductor Process and Integrated Circuit | |
US6759731B2 (en) | Bipolar junction transistor and fabricating method | |
JPH11354537A (en) | Method for selectively doping intrinsic collector of vertical bipolar transistor having epitaxial base | |
JP2010010456A (en) | Semiconductor device | |
US20080099788A1 (en) | Semiconductor device and method for manufacturing the same | |
US7719031B2 (en) | Heterojunction biploar transistor and method for manufacturing same | |
US6905934B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2009510755A (en) | Semiconductor device and manufacturing method thereof | |
US7572708B1 (en) | Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure | |
JP2006128628A (en) | Semiconductor device | |
US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
US7008851B2 (en) | Silicon-germanium mesa transistor | |
JP4349131B2 (en) | Bipolar transistor manufacturing method and semiconductor device manufacturing method | |
JP2006216922A (en) | Horizontal bipolar transistor and semiconductor device having the same, as well as manufacturing method therefor | |
US6830982B1 (en) | Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor | |
US6893931B1 (en) | Reducing extrinsic base resistance in an NPN transistor | |
JP2004079726A (en) | Semiconductor device and manufacturing method therefor | |
JP3456864B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006310590A (en) | Semiconductor device and its manufacturing method | |
JP5944648B2 (en) | Manufacturing method of semiconductor device | |
US8866194B2 (en) | Semiconductor device | |
JP2005167125A (en) | Semiconductor device and its manufacturing method | |
JP2006128334A (en) | Manufacturing method for bipolar transistor and manufacturing method for semiconductor device with bipolar transistor |