JP2006216600A - Method of manufacturing thin-film semiconductor and thin-film transistor manufactured by this manufacturing method - Google Patents
Method of manufacturing thin-film semiconductor and thin-film transistor manufactured by this manufacturing method Download PDFInfo
- Publication number
- JP2006216600A JP2006216600A JP2005025215A JP2005025215A JP2006216600A JP 2006216600 A JP2006216600 A JP 2006216600A JP 2005025215 A JP2005025215 A JP 2005025215A JP 2005025215 A JP2005025215 A JP 2005025215A JP 2006216600 A JP2006216600 A JP 2006216600A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- layer
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
この発明は、多結晶シリコンからなる半導体層を絶縁基板上に形成してなるトップゲート型薄膜トランジスタに適用される薄膜半導体の製造方法に関するものである。 The present invention relates to a method of manufacturing a thin film semiconductor applied to a top gate type thin film transistor in which a semiconductor layer made of polycrystalline silicon is formed on an insulating substrate.
一般に、絶縁基板上に形成される半導体層に多結晶シリコンを用いた多結晶シリコン薄膜トランジスタにおいては、化学気相成長(CVD)法によって多結晶シリコン上にゲート絶縁膜となる酸化シリコン層を形成し、さらにその上にゲート電極を形成してMOS−FETとする製造方法が採られていた。この場合、多結晶シリコン表面に存在する結晶欠陥や不純物がMOS界面に局在してしまい、トランジスタ特性として移動度が低い、閾値電圧が高いなどの欠点をもつことが問題であった。 In general, in a polycrystalline silicon thin film transistor using polycrystalline silicon as a semiconductor layer formed on an insulating substrate, a silicon oxide layer serving as a gate insulating film is formed on the polycrystalline silicon by a chemical vapor deposition (CVD) method. Further, a manufacturing method has been adopted in which a gate electrode is formed thereon to form a MOS-FET. In this case, there is a problem that crystal defects and impurities existing on the surface of the polycrystalline silicon are localized at the MOS interface, and there are disadvantages such as low mobility and high threshold voltage as transistor characteristics.
そこで、CVD法を用いる代わりに酸素を主成分とする雰囲気下、あるいは水蒸気を主成分とする雰囲気下(圧力1〜50気圧、温度300℃〜700℃、典型的には25気圧、600℃)で、多結晶シリコン層表面を酸化させることにより、ゲート絶縁膜やその一部となる酸化シリコン層を形成する方法が提案されている(例えば、特許文献1参照)。この従来方法によれば、MOS界面が多結晶シリコン中に形成され、多結晶シリコン自体の表面は結晶欠陥や不純物の影響が少なくできるため、特性のよいMOS−FETを製造することが出来るとしている。なお、この従来方法では、炉アニール(固相成長法)、レーザアニール(溶融再結晶法)などの手段を用いて多結晶シリコンを形成している。
Therefore, instead of using the CVD method, in an atmosphere mainly containing oxygen or an atmosphere mainly containing water vapor (
上述の従来方法では、MOS界面を多結晶シリコン中に形成することにより、結晶欠陥や不純物の少ないMOS界面を形成して、特性の良い薄膜トランジスタを得ている。
しかしながら、従来方法に開示された多結晶シリコン、特にレーザアニールにより形成された多結晶シリコンの表面は粒界部分に突起を持つ凹凸形状になっている。この状態で、多結晶シリコン表面から酸化を行っていくと多結晶シリコン表面からある一定の深さに酸素が含侵され、酸化シリコン層の厚さは概ね一定に形成されるため、酸化シリコン層には初期の多結晶シリコンの表面凹凸に対応したうねりが生じる。また、多結晶シリコン層は結晶化しており酸化シリコン層の生成レートは遅いため、高温・高圧の水蒸気雰囲気で長時間の処理が必要であるため、生産性が低いなどの不具合があった。
In the above-described conventional method, a MOS interface is formed in polycrystalline silicon to form a MOS interface with few crystal defects and impurities, thereby obtaining a thin film transistor with good characteristics.
However, the surface of the polycrystalline silicon disclosed in the conventional method, particularly the polycrystalline silicon formed by laser annealing, has a concavo-convex shape having protrusions at the grain boundary portion. In this state, if oxidation is performed from the surface of the polycrystalline silicon, oxygen is impregnated to a certain depth from the surface of the polycrystalline silicon, and the thickness of the silicon oxide layer is formed to be substantially constant. In this case, undulation corresponding to the surface roughness of the initial polycrystalline silicon occurs. In addition, since the polycrystalline silicon layer is crystallized and the generation rate of the silicon oxide layer is slow, a long-time treatment is required in a high-temperature, high-pressure steam atmosphere, resulting in problems such as low productivity.
この発明は、上記のような課題を解決するために、多結晶シリコン表面を酸化してゲート絶縁膜を形成する酸化工程に先だって、ガスクラスタイオンビームを多結晶シリコン表面に照射し、表面凹凸を平坦化するとともに、多結晶シリコン表層部の結晶を破壊してアモルファスシリコン化する工程を加えることにより、酸化工程において、平坦なゲート絶縁膜を形成でき、耐電圧の向上が図られ、かつ、シリコンの酸化速度が速められ、プロセス時間の短縮が図られる薄膜半導体の製造方法および薄膜トランジスタを得ることを目的とする。 In order to solve the above-mentioned problems, the present invention irradiates a gas cluster ion beam to the surface of the polycrystalline silicon prior to the oxidation step of oxidizing the surface of the polycrystalline silicon to form a gate insulating film, thereby forming the surface irregularities. By flattening and adding a step of breaking the crystal of the polycrystalline silicon surface layer into amorphous silicon, a flat gate insulating film can be formed in the oxidation step, the withstand voltage can be improved, and silicon An object of the present invention is to obtain a thin film semiconductor manufacturing method and a thin film transistor in which the oxidation rate is increased and the process time is shortened.
この発明による薄膜半導体の製造方法は、絶縁基板上にアモルファスシリコン層を形成する工程と、上記アモルファスシリコン層をアニールして多結晶シリコン層を形成する工程と、上記多結晶シリコン層の表面にガスクラスタイオンビームを照射する工程と、上記ガスクラスタイオンビームが照射された上記多結晶シリコン層の表面に酸素を含む雰囲気を作用させて酸化シリコン層を形成する工程とを有する。 A method of manufacturing a thin film semiconductor according to the present invention includes a step of forming an amorphous silicon layer on an insulating substrate, a step of annealing the amorphous silicon layer to form a polycrystalline silicon layer, and a gas on the surface of the polycrystalline silicon layer. A step of irradiating a cluster ion beam, and a step of forming a silicon oxide layer by applying an atmosphere containing oxygen to the surface of the polycrystalline silicon layer irradiated with the gas cluster ion beam.
この発明によれば、酸化工程の前にガスクラスタイオンビームが多結晶シリコン層の表面に照射されるので、多結晶シリコン層の表面凹凸が平坦化されるとともに、多結晶シリコン層の表層部の結晶が破壊されてアモルファスシリコン化される。そこで、酸化工程において、平坦なゲート絶縁膜が形成され、耐電圧が向上されるとともに、シリコンの酸化速度が速められ、プロセス時間が短縮される。 According to the present invention, since the surface of the polycrystalline silicon layer is irradiated with the gas cluster ion beam before the oxidation step, the surface unevenness of the polycrystalline silicon layer is flattened and the surface layer portion of the polycrystalline silicon layer is Crystals are destroyed and turned into amorphous silicon. Therefore, in the oxidation step, a flat gate insulating film is formed, the withstand voltage is improved, the silicon oxidation rate is increased, and the process time is shortened.
実施の形態1.
図1はこの発明の実施の形態1に係る説明する薄膜半導体の製造方法を説明する工程断面図である。
FIG. 1 is a process cross-sectional view illustrating a method of manufacturing a thin film semiconductor according to
ここで、この実施の形態1による薄膜半導体の製造方法について図1を参照しつつ説明する。
まず、図1の(a)に示されるように、SiH4又はSi2H6の原料ガスを用いたCVD(Chemical Vapor Deposition)法により絶縁基板1上にアモルファスシリコン層2を成膜する。そして、図1の(b)に示されるように、エキシマレーザ光(典型的には、波長308nmのXeClレーザ)をアモルファスシリコン層2に照射・加熱し、アモルファスシリコンを溶融させ、この溶融されたシリコンが冷却・固化して、多結晶シリコン層3が形成される。この溶融再結晶された多結晶シリコン層3は、結晶粒の集まりであり、その表面は、結晶粒と結晶粒との間の結晶粒界部分に突起を持つ凹凸形状となっている。
ついで、図1の(c)に示されるように、多結晶シリコン層3の表面にアルゴンを主成分とするガスクラスタイオンビームを照射する。これにより、ガスクラスタイオンビームは多結晶シリコンの粒界部分に形成されるシリコンの突起部を選択的にエッチングし、多結晶シリコン層3の表面凹凸を平坦化する。さらに、アルゴンクラスタあるいはアルゴン原子が多結晶シリコン層3の表層に侵入して結晶性を破壊し、多結晶シリコン層3の表層をアモルファスシリコン化する。これにより、多結晶シリコン層3の表層にアモルファスシリコン層4が形成される。
ついで、図1の(d)に示されるように、多結晶シリコン層3をアイランド状にパターニングする。そして、図1の(e)に示されるように、酸化雰囲気中、好ましくは飽和水蒸気中において、平坦化され、かつ、表層がアモルファス化されたシリコン表面を効率よく酸化させ、ゲート絶縁膜として酸化シリコン層5を形成する。さらに、図1の(f)に示されるように、酸化シリコン層5中にゲート電極6を形成する。これらの工程を経てMOSの基本部分が構成される。
以下、図示しないが不純物注入によるソース、ドレイン部の形成、保護膜7の形成、さらにソース、ドレイン部からの引き出し電極8、9の形成により、図1の(g)に示されるトップゲート型薄膜トランジスタが形成される。
Here, the manufacturing method of the thin film semiconductor according to the first embodiment will be described with reference to FIG.
First, as shown in FIG. 1A, an amorphous silicon layer 2 is formed on an
Next, as shown in FIG. 1C, the surface of the
Next, as shown in FIG. 1D, the
Although not shown, the top gate thin film transistor shown in FIG. 1G is formed by forming the source and drain portions by impurity implantation, forming the protective film 7, and forming the
この実施の形態1による薄膜半導体の製造方法においては、多結晶シリコン層3の酸化工程に先立って、アルゴンガスを主成分とするガスクラスタイオンビームを多結晶シリコン層3の表面に照射する工程を実施している。この工程において、ガスクラスタイオンビームが溶融再結晶された多結晶シリコンの粒界部分に形成されるシリコンの突起部を選択的にエッチングし、多結晶シリコン層3の表面凹凸が平坦化される。さらに、アルゴンクラスタあるいはアルゴン原子が多結晶シリコン層3の表層に侵入して結晶性を破壊し、多結晶シリコン層3の表層がアモルファスシリコン化され、多結晶シリコン層3の表層にアモルファスシリコン層4が形成される。
そこで、多結晶シリコン層3の酸化工程において、多結晶シリコン層3の表層に形成されるゲート絶縁膜としての酸化シリコン層5は、多結晶シリコン層3の表面状態に対応してうねりのない平坦な表面状態となり、薄膜半導体の高性能化につながるゲート絶縁膜の耐電性が向上される。また、多結晶シリコン層3の表層が、多結晶シリコン層3に比べて酸化レートが速いアモルファスシリコン層4となっており、当該酸化工程の時間が短縮される。従って、高性能薄膜半導体を生産性高く製造することができる。
In the method of manufacturing a thin film semiconductor according to the first embodiment, a step of irradiating the surface of the
Therefore, in the oxidation step of the
なお、絶縁基板1としては、ガラス基板、石英基板、サファイア基板などが用いられるが、ガラス基板は安価で、デバイスコストを低減できる点で好ましい。また、絶縁基板1上に下地絶縁膜を形成したものを用いてもよい。この下地絶縁膜には、酸化シリコン層、窒化シリコン層、酸化アルミニウム、酸化タンタル膜等の単膜、あるいは2種以上を積層したものを用いることができる。この発明では、アモルファスシリコン層が形成される絶縁基板とは、絶縁基板単体に限らず、絶縁基板上に下地絶縁膜を形成したものを含むものとする。
また、絶縁基板1上にアモルファスシリコン層2を成膜する方法は、特に限定されないが、プラズマCVD法、減圧CVD法、スパッタ法などを用いることができる。
また、アモルファスシリコン層2にエキシマレーザ光を照射して多結晶シリコン層3を形成するものとしているが、レーザ光はエキシマレーザ光に限定されるものではなく、例えばNd:YAGレーザ光を用いてもよい。
また、アモルファスシリコン層2をレーザアニールして多結晶シリコン層3を形成するものとしているが、アニール法は、レーザアニールに限定されるものではなく、例えば、電子ビームアニール、ランプアニール、炉アニールなどを用いてもよい。
As the
Further, a method for forming the amorphous silicon layer 2 on the
In addition, the amorphous silicon layer 2 is irradiated with excimer laser light to form the
The
実施の形態2.
上記実施の形態1では、図1の(c)に示される工程において、アルゴンガスを主成分とするガスクラスタイオンビームを多結晶シリコン層3の表面に照射するものとしているが、この実施の形態2では、酸素ガスを主成分とするガスクラスタイオンビームを多結晶シリコン層3の表面に照射するものとしている。なお、他の構成は上記実施の形態1と同様である。
Embodiment 2. FIG.
In the first embodiment, in the step shown in FIG. 1C, the surface of the
この実施の形態2においては、酸素ガスを主成分とするクラスタイオンビームが多結晶シリコンの粒界部分に形成されるシリコンの突起部を選択的にエッチングし、上記実施の形態1と同様に、多結晶シリコン層3の表面凹凸が平坦化される。また、酸素クラスタあるいは酸素原子が多結晶シリコン層3の表層に侵入して結晶性を破壊し、多結晶シリコン層3の表層がアモルファスシリコン化され、上記実施の形態1と同様に、多結晶シリコン層3の表層にアモルファスシリコン層4が形成される。従って、この実施の形態2においても、上記実施の形態1と同様の効果が得られる。
In the second embodiment, the cluster ion beam mainly composed of oxygen gas selectively etches the silicon protrusion formed at the grain boundary portion of the polycrystalline silicon, and as in the first embodiment, The surface irregularities of the
また、この実施の形態2においては、酸素ガスを主成分とするクラスタイオンビームを用いているので、多結晶シリコン結晶が破壊されてアモルファスシリコン層4となった部分に注入されている元素が酸素となる。そこで、アモルファスシリコン層4となった部分に注入されている元素がアルゴンである上記実施の形態1に比べて、多結晶シリコン層3の酸化工程におけるシリコンの酸化レートがさらに速くなり、当該酸化工程の時間の短縮化が図られる。従って、高性能薄膜半導体をより生産性高く製造することができる。
In the second embodiment, since a cluster ion beam containing oxygen gas as a main component is used, the element implanted into the portion where the polycrystalline silicon crystal is broken to form the
実施の形態3.
この実施の形態3では、エキシマレーザ光に代えYAG2ωレーザ光をアモルファスシリコン層2に照射して多結晶化を行うものである。
In the third embodiment, polycrystallization is performed by irradiating the amorphous silicon layer 2 with YAG2ω laser light instead of excimer laser light.
図2はこの発明の実施の形態3に係る薄膜半導体の製造方法におけるレーザアニール工程の説明図、図3はこの発明の実施の形態3に係る薄膜半導体の製造方法におけるレーザアニールを施すターゲットの構造を示す模式断面図である。
図2において、レーザ光照射装置は、Nd:YAGレーザの第2高調波発振装置91と、第2高調波発振装置91から出射されたレーザ光(波長:532nm)92を所定の強度に調整するバリアブルアッテネータ93と、バリアブルアッテネータ93により所定の強度に調整されたレーザ光92を線状ビームに変換するビーム成形光学系94とを備えている。また、ターゲット95は移動ステージ96に設置される。
ここで、ターゲット95は、図3に示されるように、絶縁基板としてのガラス基板103上に下地絶縁膜102としてCVDにより厚さ200nmの酸化シリコン層を成膜し、さらに、減圧CVD(Low Pressure Chemical Vapor Deposition)により厚さ70nmのアモルファスシリコン層(非晶質シリコン層)101を下地絶縁膜102上に成膜して作製されている。
FIG. 2 is an explanatory diagram of a laser annealing step in the method for manufacturing a thin film semiconductor according to
In FIG. 2, the laser beam irradiation apparatus adjusts the second
Here, as shown in FIG. 3, the
つぎに、この実施の形態3によるレーザアニール工程について説明する。
まず、レーザ光92が、第2高調波発振装置91から出射され、バリアブルアッテネータ93で所定の強度に調整された後、ビーム成形光学系94に入射する。そして、レーザ光92は、ビーム成形光学系94により線状のビームプロファイルに変換された後、移動ステージ96に設置されたターゲット95に照射され、アモルファスシリコン層101のレーザアニール(熱処理)が行われる。
このとき、レーザビームは移動ステージ96を線状ビームの線に直交した方向に移動させながら照射する。各パルスレーザ光照射の間隔に移動ステージ96が移動する距離を、線状ビームの幅よりも長くすると同一箇所へのレーザのパルスの照射回数が1回になるが、ビーム幅よりも短くすると図4に示されるように同一箇所へレーザ光が複数回照射されることになり、アモルファスシリコン層101の全面を結晶化することが出来る。
Next, the laser annealing process according to the third embodiment will be described.
First, the
At this time, the laser beam is irradiated while moving the moving
ついで、線状のビームプロファイルとレーザビーム照射によるアモルファスシリコン層101の溶融について図5を参照しつつ説明する。図5はこの実施の形態3に係る薄膜半導体の製造方法におけるレーザビームを照射してアモルファスシリコン層の溶融状態を示す概念図であり、図5の(a)は線状ビームプロファイルを示し、図5の(b)はアモルファスシリコン層の溶融状態を示している。
ビーム成形光学系94により変換された線状ビーム110は、ビーム成形光学系94の出力部にある集光レンズ941によりアモルファスシリコン層101上に集光・照射される。アモルファスシリコン層101上に集光された線状ビーム110のビームプロファイルは、図5の(a)中の点線Aで示すように、長手方向が均一プロファイルであるトップフラット状であり、幅方向のプロファイルは例えばガウス分布状である。
この線状ビームプロファイルによるNd:YAGレーザの第2高調波による熱処理方法を用いると、アモルファスシリコンに対する第2高調波吸収係数が小さいために膜厚方向に対してはほぼ均一に加熱され、レーザ照射によって発生するアモルファスシリコン層101内の横方向温度分布は、図5の(a)中のBで示すように、線状ビーム110の幅方向にのみ形成される。従って、図5の(b)に示すように、アモルファスシリコン層101の深さ方向全体に溶融する。すなわち、アモルファスシリコン層101において、深さ方向全体に広がった溶融部が線状に分布した溶融部111ができる。よって、深さ方向および線状ビーム110の長手方向に温度分布が少ないため、結晶成長が線状ビーム110の幅方向への1次元横方向成長となり、結晶粒径は数μm程度と大きな結晶粒が形成される。
Next, melting of the
The
When the heat treatment method using the second harmonic of the Nd: YAG laser based on this linear beam profile is used, the second harmonic absorption coefficient for amorphous silicon is small, so that the film is heated almost uniformly in the film thickness direction, and laser irradiation is performed. As shown by B in FIG. 5A, the lateral temperature distribution in the
ここで、線状ビーム110の幅方向のプロファイルをガウス型としているため、ターゲット95に照射されるエネルギー密度勾配は、レーザのエネルギーに加えて幅方向の位置により変化する。結晶粒111の形状観測により、エネルギー密度勾配が3mJ/cm2/μm以上になると、その部分で1次元横方向成長が大きく生じ、図6に示されるように横方向成長した結晶の長さL1が成長方向に垂直な幅L2の2倍以上で、結晶成長の方向である線状ビーム110の幅方向、すなわち移動ステージ96の移動(スキャン)方向に揃う多結晶シリコン層の結晶列が形成されることが確認された。
Here, since the profile in the width direction of the
このような結晶成長により形成された多結晶シリコン層の表面にアルゴンガスを主成分とするガスクラスタイオンビームを照射し、ついで多結晶シリコン層をアイランド状にパターニングし、多結晶シリコン層上にゲート絶縁膜としての酸化シリコン層を形成した。そして、このように作製された薄膜半導体を用いて薄膜トランジスタを作製し、その電気特性を測定し、その結果を図7に示す。図7の(a)は薄膜トランジスタの移動度を示し、図7の(b)は薄膜トランジスタの閾値電圧を示している。なお、図7には、この実施の形態3における特性とエキシマレーザ光によりアニール(実施の形態1相当)した場合の特性とを併せて示している。ここでは、ゲート絶縁膜としての酸化シリコン層の形成方法として、圧力20気圧、温度600℃の飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させる方法(以下、HPAと記す)、減圧CVD(LPCVD)、および、HPAと減圧CVDとの併用を用い、形成される酸化シリコン層の膜厚を変えて薄膜トランジスタを作製した。 The surface of the polycrystalline silicon layer formed by such crystal growth is irradiated with a gas cluster ion beam mainly composed of argon gas, and then the polycrystalline silicon layer is patterned into an island shape, and a gate is formed on the polycrystalline silicon layer. A silicon oxide layer as an insulating film was formed. Then, a thin film transistor is manufactured using the thin film semiconductor manufactured as described above, and its electrical characteristics are measured. The result is shown in FIG. 7A shows the mobility of the thin film transistor, and FIG. 7B shows the threshold voltage of the thin film transistor. FIG. 7 also shows the characteristics in the third embodiment and the characteristics when annealed with an excimer laser beam (corresponding to the first embodiment). Here, as a method of forming a silicon oxide layer as a gate insulating film, a method of oxidizing the surface of a polycrystalline silicon layer in a saturated water vapor atmosphere at a pressure of 20 atm and a temperature of 600 ° C. (hereinafter referred to as HPA), low pressure CVD ( LPCVD) and a combination of HPA and low pressure CVD were used to change the thickness of the silicon oxide layer to be formed to produce a thin film transistor.
図7の(b)から、この実施の形態3においては、飽和水蒸気雰囲気中で多結晶シリコン表面を酸化させてゲート絶縁膜とした場合(HPAと記す)には、HPAの代わりにCVD法で成膜した酸化シリコン層の場合に得られる単純な膜厚依存性から外れて、閾値電圧が低くなることが分かる。
また、図7の(a)から、この実施の形態3によるレーザアニールと酸化工程の場合、エキシマレーザアニールと酸化工程の場合に比べて、多結晶シリコンを酸化しても移動度の低下が生じず、高移動度の薄膜トランジスタが実現していることが分かった。
From FIG. 7B, in this
Further, from FIG. 7A, in the case of the laser annealing and the oxidation process according to the third embodiment, the mobility is lowered even when the polycrystalline silicon is oxidized as compared with the case of the excimer laser annealing and the oxidation process. Thus, it was found that a thin film transistor with high mobility was realized.
この理由は以下のように推定している。これは、エキシマレーザ(典型的には波長308nmのXeClレーザ)を用いた線状ビームプロファイルによるレーザ熱処理が行われているが、これは波長532nmのレーザ光による熱処理とは根本的に異なる概念によるものである。つまり、波長532nmのレーザ光による熱処理は、上述したようにアモルファスシリコンでの吸収係数が小さいために膜厚方向には均一に吸収され、再結晶過程において膜の面内方向である横方向に関して再結晶成長が起きる。一方、エキシマレーザによる場合は、アモルファスシリコンの吸収係数が非常に高く、膜表面のみで光吸収が起こって膜表面は温度が高く、膜下部は温度が低いため、膜の厚み方向である縦方向に関しての成長が生じる。このため、エキシマレーザの場合には、膜厚方向に下部から表面に向かって結晶性が良いという、結晶性の違いを生じていると考えられる。つまり、結晶性が厚さ方向に変化しないように多結晶シリコン層を形成することが、薄膜トランジスタにおける高移動度および低閾値電圧の点から重要となる。 The reason is estimated as follows. This is performed by laser heat treatment with a linear beam profile using an excimer laser (typically an XeCl laser with a wavelength of 308 nm), but this is based on a concept fundamentally different from the heat treatment with a laser beam with a wavelength of 532 nm. Is. In other words, the heat treatment with the laser beam having a wavelength of 532 nm is uniformly absorbed in the film thickness direction due to the small absorption coefficient in the amorphous silicon as described above, and is re-executed in the lateral direction which is the in-plane direction of the film in the recrystallization process. Crystal growth occurs. On the other hand, in the case of excimer laser, the absorption coefficient of amorphous silicon is very high, light absorption occurs only on the film surface, the film surface is hot, and the lower part of the film is cold. Growth with respect to. For this reason, in the case of the excimer laser, it is considered that a difference in crystallinity is produced in which the crystallinity is good from the bottom to the surface in the film thickness direction. In other words, it is important to form a polycrystalline silicon layer so that the crystallinity does not change in the thickness direction in terms of high mobility and low threshold voltage in the thin film transistor.
このように、この実施の形態3によれば、532nmのレーザ光92を、幅方向のエネルギー密度勾配が3mJ/cm2/μm以上という急峻な強度分布をもつ線状ビーム110に成形してアモルファスシリコン層101に照射してレーザアニールしているので、ガラス基板103(絶縁基板)と並行方向に結晶成長させ、結晶性が厚さ方向に変化しない多結晶シリコン層を形成できる。そこで、多結晶シリコンの表面にガスクラスタイオンビームを照射して表層をアモルファス化させ、さらに酸化させてゲート絶縁膜である酸化シリコン層を形成しても、酸化シリコン層界面の多結晶シリコンの結晶性は初期の多結晶シリコン表面と同等であるため、移動度が高くかつ閾値電圧が低い高性能トップゲート型薄膜トランジスタが実現できる。
As described above, according to the third embodiment, the
また、飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させてゲート絶縁膜としての酸化シリコン層を形成すれば、シリコン表面に清浄なMOS界面が形成できるので、多結晶シリコン層の表面に直接酸化シリコン層を成膜する場合に比べ、閾値電圧の低電圧化が図られる。
また、飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成し、さらに減圧CVDにより酸化シリコン層を成膜すれば、ゲート絶縁膜として必要な膜厚の酸化シリコン層を短時間に生産性よく形成できる。
In addition, if the surface of the polycrystalline silicon layer is oxidized in a saturated water vapor atmosphere to form a silicon oxide layer as a gate insulating film, a clean MOS interface can be formed on the silicon surface. The threshold voltage can be lowered as compared with the case where a silicon oxide layer is formed.
In addition, if the surface of the polycrystalline silicon layer is oxidized in a saturated water vapor atmosphere to form a silicon oxide layer, and further a silicon oxide layer is formed by low-pressure CVD, a silicon oxide layer having a film thickness necessary for a gate insulating film is formed. It can be formed with high productivity in a short time.
なお、飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成した後、ゲート絶縁膜の厚膜化としての酸化シリコン層の成膜方法は、減圧CVD法に限定されるものではなく、プラズマCVD法、あるいはスパッタ等のPVD(Physical Vapor Deposition)法を用いてもよい。 Note that after forming the silicon oxide layer by oxidizing the surface of the polycrystalline silicon layer in a saturated water vapor atmosphere, the method of forming the silicon oxide layer as a thick film of the gate insulating film is limited to the low pressure CVD method. Instead, a plasma CVD method or a PVD (Physical Vapor Deposition) method such as sputtering may be used.
また、多結晶シリコン層を形成するためにアモルファスシリコンをCVDで成膜し、これに触媒金属(例えばニッケル)を接した上、640℃、4時間程度の熱アニールを施して基板に並行に結晶を成長させた後、酸化性雰囲気下800℃〜1100℃の高温で熱酸化膜を多結晶シリコン表面に形成してニッケルをゲッタリングし、ニッケルを含む熱酸化膜を除去した後、パターニングを経て再度熱酸化膜を形成してゲート絶縁膜とする方法が、例えば特開平9−312403号公報に提案されている。この従来方法では、基板と並行方向に結晶を成長させた後、多結晶シリコン表面を酸化させ、酸化シリコン層を形成しているため、結晶性としては多結晶シリコンの膜厚方向にあまり変化が無いと考えられる。すなわち、酸化シリコンの形成により多結晶シリコンを酸化しても、残ったシリコン層の結晶性としては表面部分と同様に結晶性は良いと考えられる。しかしながら、基板と並行方向に結晶を成長させるために、ニッケルをシリコン中に含有させないといけないこと、ニッケル除去工程が必要であり、プロセスが煩雑で、かつ1000℃前後の高温が必要であるなどの不具合があった。
一方、この実施の形態3では、シリコンに対して浸透性の高い、かつ、レーザビームの短軸形状を急峻な空間的強度分布を持つビーム形状でレーザアニールによる溶融再結晶化することで、シリコンの膜厚方向ではなく、基板と並行方向に結晶成長した多結晶シルコン膜を形成している。そこで、この実施の形態3によれば、上述の従来方法におけるニッケルをシリコン中に含有させなることやニッケル除去工程が不要となり、基板と並行方向に結晶成長した多結晶シルコン膜を簡易なプロセスで形成することができる。
In addition, in order to form a polycrystalline silicon layer, amorphous silicon is formed by CVD, and a catalytic metal (for example, nickel) is in contact with this, followed by thermal annealing at 640 ° C. for about 4 hours to crystallize the substrate in parallel. Then, a thermal oxide film is formed on the polycrystalline silicon surface at a high temperature of 800 ° C. to 1100 ° C. in an oxidizing atmosphere, nickel is gettered, the thermal oxide film containing nickel is removed, and then patterned. A method of forming a thermal oxide film again to form a gate insulating film is proposed, for example, in Japanese Patent Laid-Open No. 9-312403. In this conventional method, a crystal is grown in a direction parallel to the substrate, and then the surface of the polycrystalline silicon is oxidized to form a silicon oxide layer. Therefore, the crystallinity is not much changed in the thickness direction of the polycrystalline silicon. It is thought that there is not. That is, even if polycrystalline silicon is oxidized by forming silicon oxide, it is considered that the crystallinity of the remaining silicon layer is good as in the surface portion. However, in order to grow a crystal in a direction parallel to the substrate, nickel must be contained in silicon, a nickel removal step is necessary, the process is complicated, and a high temperature of about 1000 ° C. is required. There was a bug.
On the other hand, in the third embodiment, the short axis shape of the laser beam having a high permeability to silicon and a beam shape having a steep spatial intensity distribution is melted and recrystallized by laser annealing, thereby obtaining silicon. A polycrystalline silcon film having a crystal growth in a direction parallel to the substrate is formed instead of the film thickness direction. Therefore, according to the third embodiment, nickel in the above-described conventional method is not required to be included in the silicon and the nickel removing step is not required, and a polycrystalline silicon film grown in a direction parallel to the substrate can be obtained by a simple process. Can be formed.
実施の形態4.
この実施の形態4では、Nd:YAGレーザの第2高調波発振装置に代えてNd:YAGレーザの第3高調波発振装置を用いるものとしている。
なお、他の構成は上記実施の形態3と同様に構成されている。
In the fourth embodiment, a third harmonic oscillator of Nd: YAG laser is used instead of the second harmonic oscillator of Nd: YAG laser.
Other configurations are the same as those in the third embodiment.
このNd:YAGレーザの第3高調波発振装置から出射されたレーザ光の波長は355nmである。この実施の形態4においても、上記実施の形態3(波長532nm)と同様に、線状ビームの幅方向への1次元横方向成長になり、結晶粒径は数μm程度と大きな結晶粒が形成された。
この多結晶シリコン層の表面にアルゴンガスを主成分とするガスクラスタイオンビームを照射し、ついで多結晶シリコン層をアイランド状にパターニングし、さらに圧力20気圧、温度600℃の飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成した。そして、この酸化シリコン層をゲート絶縁膜とする薄膜トランジスタを作製した結果、波長532nmの場合と同様の高性能の薄膜トランジスタが得られた。
The wavelength of the laser beam emitted from the third harmonic oscillator of this Nd: YAG laser is 355 nm. In the fourth embodiment, as in the third embodiment (wavelength of 532 nm), the linear beam grows in the one-dimensional lateral direction in the width direction, and a crystal grain having a large crystal grain size of about several μm is formed. It was done.
The surface of the polycrystalline silicon layer is irradiated with a gas cluster ion beam containing argon gas as a main component, and then the polycrystalline silicon layer is patterned into an island shape. The surface of the crystalline silicon layer was oxidized to form a silicon oxide layer. As a result of fabricating a thin film transistor using this silicon oxide layer as a gate insulating film, a high performance thin film transistor similar to the case of a wavelength of 532 nm was obtained.
実施の形態5.
この実施の形態5では、Nd:YAGレーザの第2高調波発振装置に代えてチタンサファイアレーザ発振装置を用いるものとしている。
なお、他の構成は上記実施の形態3と同様に構成されている。
In the fifth embodiment, a titanium sapphire laser oscillator is used instead of the second harmonic oscillator of the Nd: YAG laser.
Other configurations are the same as those in the third embodiment.
このチタンサファイアレーザ発振装置は、波長可変であり700nm〜800nmのレーザ光を発することができる。そして、この発振装置のいずれの波長においても、線状ビームの幅方向への1次元横方向成長が生じ、結晶粒径は数μm程度と大きな結晶粒が形成された。
この多結晶シリコン層の表面にアルゴンガスを主成分とするガスクラスタイオンビームを照射し、ついで多結晶シリコン層をアイランド状にパターニングし、さらに圧力20気圧、温度600℃の飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成した。そして、この酸化シリコン層をゲート絶縁膜とする薄膜トランジスタ
を作製した結果、波長532nmの場合と同様の高性能の薄膜トランジスタが得られた。
This titanium sapphire laser oscillation device is variable in wavelength and can emit laser light of 700 nm to 800 nm. At any wavelength of this oscillation device, one-dimensional lateral growth in the width direction of the linear beam occurred, and a large crystal grain having a crystal grain size of about several μm was formed.
The surface of the polycrystalline silicon layer is irradiated with a gas cluster ion beam containing argon gas as a main component, and then the polycrystalline silicon layer is patterned into an island shape. The surface of the crystalline silicon layer was oxidized to form a silicon oxide layer. As a result of fabricating a thin film transistor using this silicon oxide layer as a gate insulating film, a high performance thin film transistor similar to the case of a wavelength of 532 nm was obtained.
このように、上記実施の形態3〜5から、多結晶シリコン層を形成する工程において、波長が350nm以上800nm以下であるパルスレーザ光源により発生されるレーザビームを、幅方向に3mJ/cm2/μm以上のエネルギー密度勾配を有する線状ビームに成形して、絶縁基板上に形成されたアモルファスシリコン層に照射して該アモルファスシリコン層を溶融再結晶化することにより、シリコンの膜厚方向ではなく基板と並行方向に結晶成長した多結晶シリコン層を形成することができ、多結晶シリコン層表面を平坦化、アモルファス化、さらには酸化しても半導体層として結晶性の良い多結晶シリコン部分を用いることができるため、耐電圧が高いゲート絶縁膜と結晶性の良い多結晶シリコン半導体層を用いた高性能の薄膜半導体を生産性良く実現できる。 As described above, from the third to fifth embodiments, in the step of forming the polycrystalline silicon layer, the laser beam generated by the pulse laser light source having a wavelength of 350 nm or more and 800 nm or less is 3 mJ / cm 2 / width in the width direction. By forming a linear beam with an energy density gradient of μm or more and irradiating the amorphous silicon layer formed on the insulating substrate to melt and recrystallize the amorphous silicon layer, it is not the thickness direction of silicon. A polycrystalline silicon layer crystal-grown in a direction parallel to the substrate can be formed, and a polycrystalline silicon portion having good crystallinity is used as a semiconductor layer even if the surface of the polycrystalline silicon layer is planarized, amorphized, or oxidized. High-performance thin-film semiconductors using a high-voltage gate insulating film and a polycrystalline silicon semiconductor layer with good crystallinity The body can be realized with good productivity.
1、103 絶縁基板、2、101 アモルファスシリコン層、3 多結晶シリコン層、5 酸化シリコン層、91 第2高調波発振装置(パルスレーザ光源)、92 レーザ光(レーザビーム)、110 線状ビーム。 DESCRIPTION OF SYMBOLS 1,103 Insulating substrate, 2,101 Amorphous silicon layer, 3 Polycrystalline silicon layer, Silicon oxide layer, 91 2nd harmonic oscillator (pulse laser light source), 92 Laser beam (laser beam), 110 Linear beam.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005025215A JP4515931B2 (en) | 2005-02-01 | 2005-02-01 | Thin film semiconductor manufacturing method and thin film transistor manufactured by the manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005025215A JP4515931B2 (en) | 2005-02-01 | 2005-02-01 | Thin film semiconductor manufacturing method and thin film transistor manufactured by the manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006216600A true JP2006216600A (en) | 2006-08-17 |
JP4515931B2 JP4515931B2 (en) | 2010-08-04 |
Family
ID=36979584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005025215A Expired - Fee Related JP4515931B2 (en) | 2005-02-01 | 2005-02-01 | Thin film semiconductor manufacturing method and thin film transistor manufactured by the manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4515931B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176886A (en) * | 2008-01-23 | 2009-08-06 | Nec Electronics Corp | Production method of semiconductor device |
JP2009194351A (en) * | 2007-04-27 | 2009-08-27 | Canon Inc | Thin film transistor and its manufacturing method |
JP2015153943A (en) * | 2014-02-17 | 2015-08-24 | 東京エレクトロン株式会社 | Transistor and manufacturing method of the same |
CN112687530A (en) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | Method for improving agglomeration of replacement metal gate silicon and wafer transmission device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60164362A (en) * | 1984-02-06 | 1985-08-27 | Sony Corp | Manufacture of semiconductor device |
JPS6435958A (en) * | 1987-07-30 | 1989-02-07 | Ricoh Kk | Thin film transistor |
JPH03153080A (en) * | 1989-11-10 | 1991-07-01 | Nippon Soken Inc | Manufacture of semiconductor element |
JPH08127867A (en) * | 1994-09-06 | 1996-05-21 | Res Dev Corp Of Japan | Formation of thin film by gas cluster ion beam |
JPH1197713A (en) * | 1993-07-27 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
JP2004152887A (en) * | 2002-10-29 | 2004-05-27 | Sumitomo Heavy Ind Ltd | Method of manufacturing polycrystalline film using laser |
-
2005
- 2005-02-01 JP JP2005025215A patent/JP4515931B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60164362A (en) * | 1984-02-06 | 1985-08-27 | Sony Corp | Manufacture of semiconductor device |
JPS6435958A (en) * | 1987-07-30 | 1989-02-07 | Ricoh Kk | Thin film transistor |
JPH03153080A (en) * | 1989-11-10 | 1991-07-01 | Nippon Soken Inc | Manufacture of semiconductor element |
JPH1197713A (en) * | 1993-07-27 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | Manufacture of semiconductor device |
JPH08127867A (en) * | 1994-09-06 | 1996-05-21 | Res Dev Corp Of Japan | Formation of thin film by gas cluster ion beam |
JP2004152887A (en) * | 2002-10-29 | 2004-05-27 | Sumitomo Heavy Ind Ltd | Method of manufacturing polycrystalline film using laser |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194351A (en) * | 2007-04-27 | 2009-08-27 | Canon Inc | Thin film transistor and its manufacturing method |
US8581243B2 (en) | 2007-04-27 | 2013-11-12 | Canon Kabushiki Kaisha | Thin-film transistor and process for its fabrication |
JP2009176886A (en) * | 2008-01-23 | 2009-08-06 | Nec Electronics Corp | Production method of semiconductor device |
JP2015153943A (en) * | 2014-02-17 | 2015-08-24 | 東京エレクトロン株式会社 | Transistor and manufacturing method of the same |
CN112687530A (en) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | Method for improving agglomeration of replacement metal gate silicon and wafer transmission device |
Also Published As
Publication number | Publication date |
---|---|
JP4515931B2 (en) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864596B2 (en) | Method for producing polycrystalline silicon thin film and method for producing thin film transistor using this method | |
KR100490497B1 (en) | Method of manufacturing thin-film semiconductor device | |
JP4190798B2 (en) | Thin film transistor and manufacturing method thereof | |
JPH07249779A (en) | Fabrication of semiconductor device | |
JP2012146716A (en) | Manufacturing method of semiconductor device | |
JP4515931B2 (en) | Thin film semiconductor manufacturing method and thin film transistor manufactured by the manufacturing method | |
JP2007035812A (en) | Manufacturing method of polycrystalline silicon film and thin film transistor | |
JP4856252B2 (en) | Thin film transistor manufacturing method | |
JP4169073B2 (en) | Thin film semiconductor device and method for manufacturing thin film semiconductor device | |
JP4169072B2 (en) | Thin film semiconductor device and method for manufacturing thin film semiconductor device | |
JP3630593B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device | |
KR20060106170A (en) | Method for making a poly crystalline silicon thin film and thin film transistor making method for having the same | |
JP2005136138A (en) | Thin film semiconductor, method of manufacturing the same, display device and method of manufacturing the same | |
JP3031398B2 (en) | Method for manufacturing MIS transistor | |
JP3842083B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
KR101054798B1 (en) | Polycrystalline Silicon Thin Film Transistor and Manufacturing Method Thereof | |
KR100976593B1 (en) | Thin film transistor and fabricating method of the same | |
JP4350465B2 (en) | Manufacturing method of semiconductor device | |
JP3767727B2 (en) | Method for manufacturing semiconductor device | |
JP4581764B2 (en) | Method for manufacturing thin film semiconductor device | |
JP3842082B2 (en) | Thin film transistor and manufacturing method thereof | |
JP3493160B2 (en) | Method for manufacturing semiconductor device | |
JP3842072B2 (en) | Method for manufacturing thin film transistor | |
JP2005228808A (en) | Method for manufacturing semiconductor device | |
JP2013247272A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100513 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |