JP2006214950A - Semiconductor chip, and inspection device and method therefor - Google Patents

Semiconductor chip, and inspection device and method therefor Download PDF

Info

Publication number
JP2006214950A
JP2006214950A JP2005029904A JP2005029904A JP2006214950A JP 2006214950 A JP2006214950 A JP 2006214950A JP 2005029904 A JP2005029904 A JP 2005029904A JP 2005029904 A JP2005029904 A JP 2005029904A JP 2006214950 A JP2006214950 A JP 2006214950A
Authority
JP
Japan
Prior art keywords
inspection
semiconductor chip
wiring
junction
magnetic flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005029904A
Other languages
Japanese (ja)
Inventor
Hiromoto Kitagawa
博基 北川
Yoichiro Ueda
陽一郎 上田
Tomonori Ito
知規 伊藤
Hiroaki Katsura
浩章 桂
Mikio Hasegawa
幹夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005029904A priority Critical patent/JP2006214950A/en
Publication of JP2006214950A publication Critical patent/JP2006214950A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method for a semiconductor chip capable of applying nondestructive inspection, even in any semiconductor chip and even under a production, irrespective of a shape of a wiring pattern for a circuit. <P>SOLUTION: In this inspection method for the semiconductor chip 1 formed with a pn junction 6 for inspection in a portion other than an area of a wire 3 for a circuit, and formed with a wire 7 for the inspection for bringing both fellow electrode parts of the pn junction for the inspection into continuity, and having a midway of the wire for the inspection laid along the wire for a circuit, a laser beam R is emitted to the pn junction to generate an OBIC current I, a magnetic flux B generated in the periphery of the OBIC current is detected by a SQUID element 12, when the OBIC current flows in the wire for the inspection, and a detection distribution pattern of the magnetic flux detected by the SQUID element is compared with a reference distribution pattern of the magnetic flux preliminarily found in a normal case to detect the presence of a wiring defect in the semiconductor chip. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

従来、半導体チップに形成された回路用配線を検査する方法として、SQUID磁束計を用いたものがある(例えば、特許文献1参照)。
これは、導電体で両端が短絡されたpn接合にレーザ光を照射した際に発生するOBIC電流が誘起する磁束をSQUID磁束計で検出することで、短絡欠陥を含むリーク欠陥、断線欠陥などの配線不良の非破壊検査を可能にするものである。
特開2002−313859
Conventionally, as a method for inspecting circuit wiring formed on a semiconductor chip, there is a method using a SQUID magnetometer (see, for example, Patent Document 1).
This is because the SQUID magnetometer detects the magnetic flux induced by the OBIC current generated when the pn junction whose both ends are short-circuited with a conductor is irradiated with a laser beam, so that leakage defects including short-circuit defects, disconnection defects, etc. This enables non-destructive inspection of wiring defects.
JP 2002-313859 A

上記従来の構成によると、検査対象の半導体チップに回路用配線として形成されたpn接合を用いるため、元々、pn接合が形成されないものについては、その検査方法を用いることができず、またそのpn接合が他の回路用配線と重なるように形成されている場合には、レーザ光の照射により発生するOBIC電流による非破壊検査を行うことができなかった。   According to the above-described conventional configuration, since a pn junction formed as a circuit wiring is used in a semiconductor chip to be inspected, the inspection method cannot be used for those in which the pn junction is not originally formed, and the pn In the case where the junction is formed so as to overlap with another circuit wiring, the nondestructive inspection by the OBIC current generated by the laser light irradiation cannot be performed.

さらに、回路用配線のpn接合を用いるため、当該回路用配線が形成されるまでは、その検査方法を用いることができず、したがって製造途中においては、検査することができなかった。   Further, since the pn junction of the circuit wiring is used, the inspection method cannot be used until the circuit wiring is formed. Therefore, the inspection cannot be performed during the manufacturing.

そこで、上記課題を解決するため、本発明は、どのような半導体チップであっても、または製造途中においても、非破壊検査を適用し得る半導体チップ、並びにその検査装置および検査方法を提供することを目的とする。   Therefore, in order to solve the above-described problems, the present invention provides a semiconductor chip to which a nondestructive inspection can be applied, and an inspection apparatus and an inspection method thereof, regardless of the type of semiconductor chip or in the course of manufacturing. With the goal.

上記課題を解決するため、本発明の半導体チップは、表面に回路用配線が形成された基板の上記回路用配線領域以外の個所に、検査用pn接合を形成するとともに、この検査用pn接合の両電極部同士を導通させる検査用配線を形成し、
且つ上記検査用配線の途中を、上記回路用配線に沿わせるようにしたものである。
In order to solve the above-described problems, the semiconductor chip of the present invention forms an inspection pn junction at a location other than the circuit wiring region of the substrate having a circuit wiring formed on the surface thereof. Form an inspection wiring that connects both electrode parts,
In addition, the inspection wiring is arranged along the circuit wiring in the middle.

また、本発明の半導体チップの検査装置は、請求項1に記載の半導体チップの検査装置であって、
検査用pn接合にレーザ光を照射するレーザ照射器と、
このレーザ光の照射により検査用pn接合に発生したOBIC電流が検査用配線を流れた際に発生する磁束を検出するSQUID素子と、
このSQUID素子にて検出された磁束の検出分布パターンと予め求められた正常な場合における磁束の基準分布パターンとを比較して配線不良の有無を判断する配線不良判断部とを具備したものである。
A semiconductor chip inspection apparatus according to the present invention is the semiconductor chip inspection apparatus according to claim 1,
A laser irradiator for irradiating a pn junction for inspection with a laser beam;
A SQUID element for detecting a magnetic flux generated when the OBIC current generated in the inspection pn junction flows through the inspection wiring by the irradiation of the laser beam;
A wiring failure determination unit that compares the detected distribution pattern of the magnetic flux detected by the SQUID element with the reference distribution pattern of the magnetic flux obtained in the normal case to determine the presence or absence of wiring failure is provided. .

さらに、本発明の半導体チップの検査方法は、請求項1に記載の半導体チップの検査方法であって、
半導体チップの検査用pn接合にレーザ光を照射してOBIC電流を発生させるとともに、このOBIC電流が検査用配線を流れた際にその周囲に発生する磁束をSQUID素子にて検出し、
このSQUID素子にて検出された磁束の検出分布パターンと予め求められた正常な場合における磁束の基準分布パターンとを比較して半導体チップの配線不良の有無を検出する方法である。
Furthermore, the semiconductor chip inspection method of the present invention is the semiconductor chip inspection method according to claim 1,
An OBIC current is generated by irradiating a pn junction for inspection of a semiconductor chip with laser light, and a magnetic flux generated around the OBIC current flowing through the inspection wiring is detected by a SQUID element.
In this method, the detection distribution pattern of the magnetic flux detected by the SQUID element is compared with the reference distribution pattern of the magnetic flux obtained in advance in the normal case to detect the presence or absence of wiring defects in the semiconductor chip.

上記の半導体チップの構成によると、回路用配線領域以外の位置に検査用pn接合を配置したので、従来のように、検査用pn接合を持たず、すなわち回路用配線に形成されたpn接合を用いるものとは異なり、どのような配線形態であっても、レーザ光の照射などを用いた非破壊検査を行うことができる。   According to the configuration of the semiconductor chip described above, the inspection pn junction is arranged at a position other than the circuit wiring region. Therefore, unlike the conventional case, the inspection pn junction is not provided, that is, the pn junction formed in the circuit wiring is not provided. Unlike what is used, non-destructive inspection using laser light irradiation or the like can be performed in any wiring form.

また、上記の検査装置および検査方法によると、回路用配線領域以外の位置に配置された検査用pn接合にレーザ光を照射させてOBIC電流および当該電流により発生する磁束をSQUID素子にて検出することにより、半導体チップの非破壊検査を行うようにしたので、従来のように、回路用配線そのものをOBIC電流の誘起用とする場合に比べて、半導体チップの製造途中においても、回路用配線における配線不良を検出することができるとともに、回路用配線そのものにpn接合が無い場合でも、OBIC電流を用いた検査を行うことができ、したがって検査対象となる半導体チップの適用範囲が格段に広くなる。   Further, according to the above inspection apparatus and inspection method, the OBIC current and the magnetic flux generated by the current are detected by the SQUID element by irradiating the inspection pn junction disposed at a position other than the circuit wiring region with the laser beam. As a result, the non-destructive inspection of the semiconductor chip is performed. Therefore, as compared with the conventional case where the circuit wiring itself is used for inducing the OBIC current, the circuit wiring in the middle of the manufacture of the semiconductor chip is also reduced. Wiring defects can be detected, and even when the circuit wiring itself does not have a pn junction, the inspection using the OBIC current can be performed, and therefore the applicable range of the semiconductor chip to be inspected is greatly increased.

[実施の形態]
以下、本発明の実施の形態に係る半導体チップ並びにその検査装置および検査方法について説明する。
[Embodiment]
Hereinafter, a semiconductor chip, an inspection apparatus and an inspection method thereof according to an embodiment of the present invention will be described.

なお、本発明に係る検査については、半導体チップに形成された回路用配線の断線、割れなどの配線不良(欠陥でもある)の有無を、非破壊検査すなわちレーザ光の照射により誘起されるOBIC(Optical Beam Induced Current)電流および当該OBIC電流により発生する磁束(磁場)を超伝導量子干渉素子[SQUID(Superconducting Quantum Interference Device)素子]を用いて検出することにより、判断するものである。   In the inspection according to the present invention, non-destructive inspection, that is, OBIC (induced by laser light irradiation) (irradiation of laser light) is used to determine whether or not there is a wiring defect (also a defect) such as disconnection or cracking of circuit wiring formed on a semiconductor chip. The determination is made by detecting an optical beam induced current (magnetic beam) current and a magnetic flux (magnetic field) generated by the OBIC current using a superconducting quantum interference device (SQUID).

まず、検査対象となる半導体チップを、図1に基づき説明する。
図1に示すように、この半導体チップ1は、シリコン基板2の一方の表面上(図面では下面)に複数の回路用配線3(3A,3B)が形成された配線層4が設けられるとともに、各回路用配線3の端部の表面位置には、アルミニウムなどからなる電極部(電極パッドともいう)5が形成され、さらに基板2側には検査用pn接合6が形成されるとともに、この検査用pn接合6の両電極部同士を導通(短絡)して閉回路を構成する検査用配線(導電体ともいう)7が形成されたものである。
First, a semiconductor chip to be inspected will be described with reference to FIG.
As shown in FIG. 1, the semiconductor chip 1 is provided with a wiring layer 4 in which a plurality of circuit wirings 3 (3A, 3B) are formed on one surface (lower surface in the drawing) of a silicon substrate 2, An electrode portion (also referred to as an electrode pad) 5 made of aluminum or the like is formed at the surface position of the end portion of each circuit wiring 3, and an inspection pn junction 6 is formed on the substrate 2 side. The inspection wiring (also referred to as a conductor) 7 that forms a closed circuit by connecting (short-circuiting) both electrode portions of the pn junction 6 is formed.

そして、上記検査用pn接合6については、回路用配線領域(各回路用配線3および各電極部5,または少なくとも各回路用配線3)以外の領域(個所)に、言い換えれば、平面視で互いに重ならない位置に、より正確には、投影部(投影パターン)同士が互いに重ならない位置に設けられている。   The inspection pn junction 6 is in a region (location) other than the circuit wiring region (each circuit wiring 3 and each electrode portion 5, or at least each circuit wiring 3), in other words, in a plan view. More precisely, the projection units (projection patterns) are provided at positions where they do not overlap each other.

また、検査用pn接合6に接続された検査用配線7の途中部分7aは、上記所定の回路用配線3に沿うように(平行に)形成されている。
なお、検査用pn接合6および検査用配線7については、検査対象となる回路用配線3の位置および本数などに応じて、複数個所に設けられるもので、図1においては、1箇所に設けられている場合を示している。
Further, an intermediate portion 7 a of the inspection wiring 7 connected to the inspection pn junction 6 is formed along (in parallel with) the predetermined circuit wiring 3.
The inspection pn junction 6 and the inspection wiring 7 are provided at a plurality of locations according to the position and the number of circuit wirings 3 to be inspected, and are provided at one location in FIG. Shows the case.

したがって、外部からレーザ光Rを検査用pn接合6に照射すると、OBIC電流Iが誘起されて検査用配線7内を流れ、そしてこのOBIC電流により検査用配線7の周囲に磁束(磁場)Bが発生することになる。なお、図1に示した磁束Bは正常な場合を示している。   Therefore, when the inspection pn junction 6 is irradiated with the laser beam R from the outside, an OBIC current I is induced to flow in the inspection wiring 7, and a magnetic flux (magnetic field) B is generated around the inspection wiring 7 by the OBIC current. Will occur. The magnetic flux B shown in FIG. 1 shows a normal case.

なお、図2に、回路用配線領域以外の領域(斜線で示す)、すなわち検査用pn接合が配置される領域の具体例を示しておく。図2の(a)は半導体チップ1の周辺、すなわち電極部5の外側に設けられる場合を示し、これら電極部5の外側が回路用配線領域以外の領域Rとなる。また、図2の(b)は半導体チップ1の内側、すなわち電極部5の内側に設けられる場合を示し[(a)にも示す]、例えば回路用pn接合領域Sの外周所定幅の部分が回路用配線領域以外の領域Rとなる。この場合の回路用配線領域以外の領域Rの幅Dは、レーザスポット径(例えば、集光の簡便性、作業性を考慮して3μm以下が好ましい)に一致されている。   FIG. 2 shows a specific example of a region other than the circuit wiring region (shown by hatching), that is, a region where the inspection pn junction is arranged. FIG. 2A shows a case where the semiconductor chip 1 is provided around the semiconductor chip 1, that is, outside the electrode portion 5. The outside of the electrode portion 5 is a region R other than the circuit wiring region. FIG. 2B shows a case where the semiconductor chip 1 is provided inside the semiconductor chip 1, that is, inside the electrode portion 5 [also shown in FIG. 2A]. This is a region R other than the circuit wiring region. In this case, the width D of the region R other than the circuit wiring region coincides with the laser spot diameter (for example, 3 μm or less is preferable in consideration of condensing convenience and workability).

次に、上記半導体チップ1を、SQUID素子を用いて検査する検査装置について簡単に説明しておく。
この検査装置には、図1に示すように、少なくとも、所定波長のレーザ光を半導体チップ1の配線層4とは反対側から検査用pn接合6に照射するためのレーザ発振器11と、この検査用pn接合6で発生したOBIC電流が検査用配線7に流れた際にその周囲に発生する磁束Bを検出するためのSQUID素子12と、このSQUID素子12にて検出された磁束の検出分布パターンと予め求められている正常な半導体チップの場合における磁束の基準分布パターン(実測されたものであってもよく、または数値シミュレーションによるものであってもよい)とを入力するとともに、両分布パターンを比較することにより、断線、割れなどの配線不良の有無を判断する配線不良判断部(図示せず)とが具備されている。なお、上記SQUID素子12は検査用針13に取り付けられており、またこの検査用針13としては、高透磁率合金[例えば、パーマロイ(商品名)]が用いられている。
Next, an inspection apparatus for inspecting the semiconductor chip 1 using a SQUID element will be briefly described.
As shown in FIG. 1, the inspection apparatus includes at least a laser oscillator 11 for irradiating a pn junction 6 for inspection from a side opposite to the wiring layer 4 of the semiconductor chip 1 with a laser beam having a predetermined wavelength, and this inspection. SQUID element 12 for detecting the magnetic flux B generated around the OBIC current generated in the pn junction 6 when flowing through the inspection wiring 7, and the detection distribution pattern of the magnetic flux detected by the SQUID element 12 And a reference distribution pattern of magnetic flux (which may be actually measured or numerical simulation) in the case of a normal semiconductor chip obtained in advance, and both distribution patterns By comparison, a wiring failure judgment unit (not shown) for judging the presence or absence of wiring failures such as disconnection and cracking is provided. The SQUID element 12 is attached to an inspection needle 13, and the inspection needle 13 is made of a high permeability alloy [for example, Permalloy (trade name)].

ここで、検査に用いられるレーザ光について説明する。
用いられるレーザ光としては、波長が633nmのHe−Neレーザ、波長が1152nmのHe−Neレーザ、波長が約1300nmのレーザダイオード、波長が約1300nmのYLF(イルフ)レーザなどがあり、その使用目的に応じて使い分けられる。
Here, laser light used for inspection will be described.
Examples of the laser light used include a He—Ne laser with a wavelength of 633 nm, a He—Ne laser with a wavelength of 1152 nm, a laser diode with a wavelength of about 1300 nm, and a YLF (Ilf) laser with a wavelength of about 1300 nm. It is used properly according to the.

また、pn接合を持つICチップを検査する方法としては、フェムト秒レーザをpn接合に照射し、ICチップから発生するテラヘルツ電磁波を測定する方法(テラヘルツ電磁波法)もある。この場合のレーザ光源として、波長が300nm〜2μmの範囲、時間平均のエネルギーが0.1mW〜10Wの範囲、パルス幅が1フェムト秒〜10ピコ秒の範囲である超短光パルスを発生可能なモード同期チタンサファイアレーザまたはフェムト秒ファイバーレーザが用いられる。   In addition, as a method for inspecting an IC chip having a pn junction, there is a method of measuring a terahertz electromagnetic wave generated from the IC chip by irradiating the pn junction with a femtosecond laser (terahertz electromagnetic wave method). As a laser light source in this case, an ultrashort light pulse having a wavelength in the range of 300 nm to 2 μm, a time average energy in the range of 0.1 mW to 10 W, and a pulse width in the range of 1 femtosecond to 10 picoseconds can be generated. A mode-locked titanium sapphire laser or femtosecond fiber laser is used.

そして、テラヘルツ電磁波法を使う場合は、Si基板におけるpn接合のキャリアドープ量をできるだけ低いものにする必要がある。これは、高ドープの基板であれば、レーザ照射によりICチップから発生するテラヘルツ電磁波がSi基板にて吸収されるためである。したがって、テラヘルツ電磁波のSi基板での吸収を防ぐために、検査用pn接合を持つICチップのキャリアドープ量は、5×1015cm−3以下であることが望ましい。 When using the terahertz electromagnetic wave method, it is necessary to make the carrier doping amount of the pn junction in the Si substrate as low as possible. This is because the terahertz electromagnetic wave generated from the IC chip by laser irradiation is absorbed by the Si substrate in the case of a highly doped substrate. Therefore, in order to prevent the terahertz electromagnetic wave from being absorbed by the Si substrate, it is desirable that the carrier dope amount of the IC chip having the inspection pn junction is 5 × 10 15 cm −3 or less.

次に、半導体チップの検査方法を、図3〜図5に基づき説明する。
ここでは、図3に示すように、半導体チップ1に、その実装時に過剰な加圧力が回路用配線3領域に働き、検査用配線5が変形している場合(当然、回路用配線3も変形している)について説明する。
Next, a semiconductor chip inspection method will be described with reference to FIGS.
Here, as shown in FIG. 3, when the semiconductor chip 1 is subjected to excessive pressure applied to the circuit wiring 3 region during mounting and the inspection wiring 5 is deformed (naturally, the circuit wiring 3 is also deformed). )).

すなわち、基板2側に検査用pn接合6が形成されるとともに回路用配線3およびその電極部5が形成されてなる半導体チップ1に、レーザ照射器11からレーザ光Rを検査用pn接合6に照射する。   That is, the laser light R is applied from the laser irradiator 11 to the inspection pn junction 6 on the semiconductor chip 1 in which the inspection pn junction 6 is formed on the substrate 2 side and the circuit wiring 3 and its electrode portion 5 are formed. Irradiate.

この検査用pn接合6にレーザ光Rが照射されると、検査用配線7にOBIC電流Iが流れ、この電流により、その周囲に磁束(磁場)Bが発生するが、検査用配線7が変形しているため、当然、磁分布パターンに乱れが発生している。   When the inspection pn junction 6 is irradiated with the laser beam R, an OBIC current I flows through the inspection wiring 7, and this current generates a magnetic flux (magnetic field) B around it, but the inspection wiring 7 is deformed. Therefore, naturally, the magnetic distribution pattern is disturbed.

そして、この磁束Bが、SQUID素子12により検出されるとともに、この検出された磁束Bの検出分布パターンが配線不良判断部に入力され、ここで、正常なものであるか否かが判断される。   Then, the magnetic flux B is detected by the SQUID element 12, and the detected distribution pattern of the detected magnetic flux B is input to the wiring defect determination unit, where it is determined whether or not it is normal. .

ところで、この配線不良判断部での判断に際しては、磁束の基準分布パターンと磁束の検出分布パターンとが画像処理回路に入力されて比較される。
そして、磁束の分布パターンとしては磁束Bの方向が用いられ、例えば図3において、下向きを正方向(+)に、上向きを負方向(−)方向とし、この「+」および「−」でもって視覚化したものを用いて判断される。すなわち、両パターンの差をとり、方向が異なる場合には、その部分を別の記号、例えば「△」で示すようにし、この「△」の印が存在している場合には、磁束Bが乱れ配線不良が発生していると判断される。
By the way, in the determination by the wiring defect determination unit, the reference distribution pattern of magnetic flux and the detection distribution pattern of magnetic flux are input to the image processing circuit and compared.
The direction of the magnetic flux B is used as the magnetic flux distribution pattern. For example, in FIG. 3, the downward direction is the positive direction (+) and the upward direction is the negative direction (−), and these “+” and “−” Judgment is made using the visualization. That is, when the difference between the two patterns is taken and the directions are different, the part is indicated by another symbol, for example, “Δ”, and when this “Δ” mark is present, the magnetic flux B is It is determined that a disordered wiring failure has occurred.

図4に、半導体チップの一部の検査領域における磁束の分布パターンの一例を示し、(a)は正常な基準分布パターンであり、(b)は異常な検出分布パターンである。
これら両検査領域における分布パターンの差を求めると、図5に示すように、異常が発生している部分が「△」で示され、目視にて容易に判断することができる。なお、このように、磁束の分布パターンを記号化したのは、SQUID素子の磁束の検出能力が、0.1ピコテスラ程度という非常に微小であるとともに、10μm程度のクラックが発生した場合には、磁束分布としては、極微妙な違いしか生じないため、単に、磁束分布を画像処理しただけでは、目視にて検出することが難しいからである。
FIG. 4 shows an example of a magnetic flux distribution pattern in a part of the inspection region of the semiconductor chip, where (a) is a normal reference distribution pattern and (b) is an abnormal detection distribution pattern.
When the difference between the distribution patterns in these two inspection areas is obtained, as shown in FIG. 5, the portion where the abnormality has occurred is indicated by “Δ” and can be easily determined visually. In addition, the magnetic flux distribution pattern is symbolized in this way when the detection capability of the magnetic flux of the SQUID element is as very small as about 0.1 picotesla and when a crack of about 10 μm occurs. This is because there is only a very subtle difference in the magnetic flux distribution, and it is difficult to visually detect the magnetic flux distribution simply by image processing.

上述した半導体チップの構成によると、回路用配線領域以外の位置に検査用pn接合を配置したので、従来のように、検査用pn接合を持たず、すなわち回路用配線領域内に形成されたpn接合を用いるものとは異なり、どのような配線形態であっても、レーザ光の照射などを用いた非破壊検査を行うことができる。   According to the configuration of the semiconductor chip described above, since the inspection pn junction is arranged at a position other than the circuit wiring region, it does not have the inspection pn junction as in the prior art, that is, the pn formed in the circuit wiring region. Unlike what uses bonding, it is possible to perform nondestructive inspection using laser irradiation or the like in any wiring form.

また、上述した検査装置および検査方法によると、回路用配線領域以外の位置に配置された検査用pn接合にレーザ光を照射させてOBIC電流および当該電流により発生する磁束をSQUID素子にて検出することにより、半導体チップの非破壊検査を行うようにしたので、従来のように、回路用配線そのものをOBIC電流の誘起用とする場合に比べて、半導体チップの製造途中においても、回路用配線における配線不良を検出することができるとともに、回路用配線そのものにpn接合が無い場合でも、OBIC電流を用いた検査を行うことができ、したがって検査対象となる半導体チップの適用範囲が格段に広くなる。   Further, according to the inspection apparatus and inspection method described above, the OBIC current and the magnetic flux generated by the current are detected by the SQUID element by irradiating the inspection pn junction arranged at a position other than the circuit wiring region with the laser beam. As a result, the non-destructive inspection of the semiconductor chip is performed. Therefore, as compared with the conventional case where the circuit wiring itself is used for inducing the OBIC current, the circuit wiring in the middle of the manufacture of the semiconductor chip is also reduced. Wiring defects can be detected, and even when the circuit wiring itself does not have a pn junction, the inspection using the OBIC current can be performed, and therefore the applicable range of the semiconductor chip to be inspected is greatly increased.

本発明の実施の形態に係る半導体チップの検査時における模式断面図である。It is a schematic cross section at the time of the test | inspection of the semiconductor chip which concerns on embodiment of this invention. 同半導体チップの回路用配線領域以外の領域を説明する概略平面図である。It is a schematic plan view explaining regions other than the circuit wiring region of the semiconductor chip. 同半導体チップの検査方法を説明する模式断面図である。It is a schematic cross section explaining the inspection method of the same semiconductor chip. 同半導体チップにおける磁束の分布パターンを示し、(a)は基準分布パターンを示し、(b)は検出分布パターンを示す。The magnetic flux distribution pattern in the semiconductor chip is shown, (a) shows a reference distribution pattern, and (b) shows a detection distribution pattern. 同半導体チップの検査時における配線不良の判断方法を説明する磁束の分布図である。It is a magnetic flux distribution figure explaining the judgment method of the wiring defect at the time of the inspection of the semiconductor chip.

符号の説明Explanation of symbols

1 半導体チップ
2 シリコン基板
3 回路用配線
5 電極部
6 検査用pn接合
7 検査用配線
11 レーザ照射器
12 SQUID素子
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Silicon substrate 3 Circuit wiring 5 Electrode part 6 Inspection pn junction 7 Inspection wiring 11 Laser irradiator 12 SQUID element

Claims (3)

表面に回路用配線が形成された基板の上記回路用配線領域以外の個所に、検査用pn接合を形成するとともに、この検査用pn接合の両電極部同士を導通させる検査用配線を形成し、
且つ上記検査用配線の途中を、上記回路用配線に沿わせるようにしたことを特徴とする半導体チップ。
Forming a test pn junction at a location other than the circuit wiring region of the substrate having a circuit wiring formed on the surface, and forming a test wiring for conducting both electrodes of the test pn junction;
A semiconductor chip characterized in that a part of the inspection wiring is along the circuit wiring.
請求項1に記載の半導体チップの検査装置であって、
検査用pn接合にレーザ光を照射するレーザ照射器と、
このレーザ光の照射により検査用pn接合に発生したOBIC電流が検査用配線を流れた際に発生する磁束を検出するSQUID素子と、
このSQUID素子にて検出された磁束の検出分布パターンと予め求められた正常な場合における磁束の基準分布パターンとを比較して配線不良の有無を判断する配線不良判断部とを具備したことを特徴とする半導体チップの検査装置。
A semiconductor chip inspection apparatus according to claim 1,
A laser irradiator for irradiating a pn junction for inspection with a laser beam;
A SQUID element for detecting a magnetic flux generated when the OBIC current generated in the inspection pn junction flows through the inspection wiring by the irradiation of the laser beam;
And a wiring failure determination unit for comparing the detection distribution pattern of the magnetic flux detected by the SQUID element with the reference distribution pattern of the magnetic flux obtained in the normal case to determine the presence or absence of the wiring failure. Semiconductor chip inspection equipment.
請求項1に記載の半導体チップの検査方法であって、
半導体チップの検査用pn接合にレーザ光を照射してOBIC電流を発生させるとともに、このOBIC電流が検査用配線を流れた際にその周囲に発生する磁束をSQUID素子にて検出し、
このSQUID素子にて検出された磁束の検出分布パターンと予め求められた正常な場合における磁束の基準分布パターンとを比較して半導体チップの配線不良の有無を検出することを特徴とする半導体チップの検査方法。
A method for inspecting a semiconductor chip according to claim 1,
An OBIC current is generated by irradiating a pn junction for inspection of a semiconductor chip with laser light, and a magnetic flux generated around the OBIC current flowing through the inspection wiring is detected by a SQUID element.
A semiconductor chip characterized by detecting the presence or absence of a wiring defect in a semiconductor chip by comparing a magnetic flux detection distribution pattern detected by the SQUID element with a previously obtained normal magnetic flux reference distribution pattern. Inspection method.
JP2005029904A 2005-02-07 2005-02-07 Semiconductor chip, and inspection device and method therefor Pending JP2006214950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005029904A JP2006214950A (en) 2005-02-07 2005-02-07 Semiconductor chip, and inspection device and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005029904A JP2006214950A (en) 2005-02-07 2005-02-07 Semiconductor chip, and inspection device and method therefor

Publications (1)

Publication Number Publication Date
JP2006214950A true JP2006214950A (en) 2006-08-17

Family

ID=36978294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005029904A Pending JP2006214950A (en) 2005-02-07 2005-02-07 Semiconductor chip, and inspection device and method therefor

Country Status (1)

Country Link
JP (1) JP2006214950A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010181288A (en) * 2009-02-05 2010-08-19 Renesas Electronics Corp Analyzer and analysis method of semiconductor integrated circuit
CN101581760B (en) * 2007-08-03 2011-05-11 重庆大学 Non-contact detection method of LED chip/wafer
US20130336571A1 (en) * 2012-06-13 2013-12-19 Nanya Technology Corporation Mask pattern analysis apparatus and method for analyzing mask pattern
WO2016170588A1 (en) * 2015-04-21 2016-10-27 株式会社日立製作所 Magnetic field measurement system and failure diagnosis system using same
CN108414919A (en) * 2018-03-13 2018-08-17 算丰科技(北京)有限公司 Chip current measurement method based on proportion expression

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101581760B (en) * 2007-08-03 2011-05-11 重庆大学 Non-contact detection method of LED chip/wafer
JP2010181288A (en) * 2009-02-05 2010-08-19 Renesas Electronics Corp Analyzer and analysis method of semiconductor integrated circuit
US20130336571A1 (en) * 2012-06-13 2013-12-19 Nanya Technology Corporation Mask pattern analysis apparatus and method for analyzing mask pattern
US8831333B2 (en) * 2012-06-13 2014-09-09 Nanya Technology Corporation Mask pattern analysis apparatus and method for analyzing mask pattern
WO2016170588A1 (en) * 2015-04-21 2016-10-27 株式会社日立製作所 Magnetic field measurement system and failure diagnosis system using same
CN108414919A (en) * 2018-03-13 2018-08-17 算丰科技(北京)有限公司 Chip current measurement method based on proportion expression
CN108414919B (en) * 2018-03-13 2021-03-02 北京比特大陆科技有限公司 Chip current measuring method based on proportion

Similar Documents

Publication Publication Date Title
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
TW200535435A (en) High throughput measurement of via defects in interconnects
KR100402044B1 (en) Non-destructive inspection method
JP2006214950A (en) Semiconductor chip, and inspection device and method therefor
CN206584011U (en) A kind of test structure for detecting metal line bridging
KR20150084623A (en) Test apparatus, test system and method of defects in blind vias of printed circuit board
JP2005019995A (en) Test structure of semiconductor element for detecting defect size, and test method using the same
JP3356056B2 (en) Wiring fault detecting circuit, wiring fault detecting semiconductor wafer, and wiring fault detecting method using the same
US20110128011A1 (en) Apparatus and method for inspecting defects in circuit pattern
WO2023002688A1 (en) Semiconductor error analysis device and semiconductor error analysis method
JP7186934B1 (en) Semiconductor failure analysis device and semiconductor failure analysis method
DE102007037377B4 (en) Method for the detection of interruptions characterizable defects in interconnect networks
JP5501735B2 (en) Circuit board inspection apparatus and circuit board inspection method
KR101184489B1 (en) Inspection method for circuit pattern of substrate
KR20190130603A (en) Electrical connection device
KR19990026444A (en) Defect Monitoring Method of Semiconductor Devices
JP3698904B2 (en) Semiconductor evaluation method and defect position specifying apparatus
JP4901154B2 (en) Semiconductor device inspection method and inspection device, and semiconductor device manufacturing method
JP5939003B2 (en) Inspection method of electrode structure
JP2004327858A (en) Method and device for inspecting semiconductor device
JP2009135283A (en) Electrostatic discharge detecting element and electrostatic discharge detecting method
JP2005347773A5 (en)
CN104299957A (en) Polysilicon fuse monitoring structure and monitoring method
KR20100099516A (en) Detecting structure
KR100888580B1 (en) Active device embedded printed circuit board with self failure test capability