JP2006203142A - Multilayer printed circuit board for semiconductor package - Google Patents
Multilayer printed circuit board for semiconductor package Download PDFInfo
- Publication number
- JP2006203142A JP2006203142A JP2005016060A JP2005016060A JP2006203142A JP 2006203142 A JP2006203142 A JP 2006203142A JP 2005016060 A JP2005016060 A JP 2005016060A JP 2005016060 A JP2005016060 A JP 2005016060A JP 2006203142 A JP2006203142 A JP 2006203142A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer printed
- printed wiring
- wiring board
- thermal expansion
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は半導体パッケージ用多層プリント配線板に係り、特にシリコンチップの熱膨張率に近く、シリコンチップの実装に好適な半導体パッケージ用多層プリント配線板に関する。 The present invention relates to a multilayer printed wiring board for a semiconductor package, and more particularly to a multilayer printed wiring board for a semiconductor package that is close to the thermal expansion coefficient of a silicon chip and is suitable for mounting a silicon chip.
近年、電気・電子機器の小型化に伴い、多層プリント配線板にはますます薄型化、高密度化が求められている。このような要求に応えるものとして、ビルドアップ方式の多層プリント配線板が使用されるようになってきている。 In recent years, with the miniaturization of electrical and electronic equipment, multilayer printed wiring boards are increasingly required to be thinner and denser. In response to such a demand, a build-up type multilayer printed wiring board has been used.
このビルドアップ方式の多層プリント配線板は、例えば基材に熱硬化性樹脂を含浸させたプリプレグと銅箔とを積層配置、加熱圧着してコア材を作製した後、このコア材に接着用シートやプリプレグを用いてビルドアップ層が形成されている。このような方法によれば、従来の多層プリント配線板よりも高密度配線が可能になる。 This build-up type multilayer printed wiring board is prepared by, for example, laminating and arranging a prepreg impregnated with a thermosetting resin on a base material and a copper foil to produce a core material by thermocompression bonding. A buildup layer is formed using prepreg. According to such a method, high-density wiring is possible as compared with the conventional multilayer printed wiring board.
従来、ビルドアップ方式の多層プリント配線板におけるコア材やビルドアップ層の形成に用いられるプリプレグは、ガラス転移温度（Ｔｇ）の高いエポキシ樹脂とガラスクロスとの組み合わせにより作製されている。このようなプリプレグを用いたビルドアップ方式の多層プリント配線板はそのＸＹ方向あるいは平面方向（繊維方向）の熱膨張率が１５〜１８ｐｐｍ／℃となっている。一方、このようなビルドアップ方式の多層プリント配線板に実装されるシリコンチップの熱膨張率は３ｐｐｍ／℃程度である。このため、ビルドアップ方式の多層プリント配線板とシリコンチップとをフリップチップ実装した場合、これらの熱膨張率の違いにより応力が発生し、これらの間の接続信頼性が十分でなくなる。 Conventionally, a prepreg used for forming a core material or a build-up layer in a multilayer printed wiring board of a build-up method is manufactured by a combination of an epoxy resin having a high glass transition temperature (Tg) and a glass cloth. A build-up type multilayer printed wiring board using such a prepreg has a coefficient of thermal expansion of 15 to 18 ppm / ° C. in the XY direction or plane direction (fiber direction). On the other hand, the thermal expansion coefficient of a silicon chip mounted on such a build-up type multilayer printed wiring board is about 3 ppm / ° C. For this reason, when the build-up type multilayer printed wiring board and the silicon chip are flip-chip mounted, stress is generated due to the difference in thermal expansion coefficient between them, and the connection reliability between them becomes insufficient.
このような課題を解決するものとして、例えばアラミド繊維不織布に熱硬化性樹脂を含浸させたアラミド基板が知られている。アラミド繊維は低い熱膨張係数を有するため、このアラミド繊維によって樹脂間を強固に結びつけることによって、低熱膨張、寸法安定性に優れた基板とすることが可能となっている（例えば、特許文献１参照。）。
上述したように、多層プリント配線板、例えばビルドアップ方式の多層プリント配線板のコア材やビルドアップ層の形成に用いられるプリプレグには、ガラスクロスやアラミド繊維不織布を基材としたものが知られている。これらの中でもアラミド繊維不織布からなる基材に熱硬化性樹脂を含浸させたプリプレグを用いたものは、低熱膨張、寸法安定性に優れたものを得ることが可能となっている。 As described above, a prepreg used for forming a core material or a buildup layer of a multilayer printed wiring board, for example, a multilayer printed wiring board of a build-up type, is known to be based on a glass cloth or an aramid fiber nonwoven fabric. ing. Among these, those using a prepreg in which a base material made of an aramid fiber nonwoven fabric is impregnated with a thermosetting resin can obtain a product having excellent low thermal expansion and dimensional stability.
しかしながら、このようなアラミド繊維不織布を基材とするプリプレグを用いた多層プリント配線板であっても、シリコンチップの熱膨張率との差は依然としてかなり大きなものとなっている。また、近年のシリコンチップには高速演算等のため表面に低誘電率層が形成されており、この低誘電率層の形成によりシリコンチップが非常にもろなっている。このため、多層プリント配線板の熱膨張率とシリコンチップの熱膨張率とに僅かな違いがあっても、その熱膨張率の違いにより発生する僅かな応力によってシリコンチップが破壊する危険性がある。 However, even with a multilayer printed wiring board using a prepreg based on such an aramid fiber nonwoven fabric, the difference from the thermal expansion coefficient of the silicon chip is still quite large. Further, in recent silicon chips, a low dielectric constant layer is formed on the surface for high-speed computation and the like, and the silicon chip becomes very brittle due to the formation of this low dielectric constant layer. For this reason, even if there is a slight difference between the thermal expansion coefficient of the multilayer printed wiring board and the thermal expansion coefficient of the silicon chip, there is a risk that the silicon chip may be broken by a slight stress generated by the difference in the thermal expansion coefficient. .
本発明は上述したような課題を解決するためになされたものであって、シリコンチップを実装するために用いられる半導体パッケージ用多層プリント配線板の熱膨張率をシリコンチップの熱膨張率と同程度まで低減し、シリコンチップを実装した場合の接続信頼性に優れ、またシリコンチップの破壊を抑制することができる半導体パッケージ用多層プリント配線板を提供することを目的としている。 The present invention has been made to solve the above-described problems, and the thermal expansion coefficient of a multilayer printed wiring board for a semiconductor package used for mounting a silicon chip is comparable to the thermal expansion coefficient of the silicon chip. An object of the present invention is to provide a multilayer printed wiring board for a semiconductor package that is excellent in connection reliability when a silicon chip is mounted, and that can suppress destruction of the silicon chip.
本発明の半導体パッケージ用多層プリント配線板は、基材にエポキシ樹脂組成物を含浸、乾燥させてなるプリプレグを絶縁層として用いた半導体パッケージ用多層プリント配線板において、前記プリプレグの基材として熱膨張率が負の値を有する有機繊維からなる織布を用いたことを特徴とするものである。 The multilayer printed wiring board for a semiconductor package of the present invention is a multilayer printed wiring board for a semiconductor package using a prepreg obtained by impregnating and drying an epoxy resin composition on a base material as an insulating layer. A woven fabric made of organic fibers having a negative rate is used.
本発明の半導体パッケージ用多層プリント配線板は、コア材とこのコア材の少なくとも一方の面上に設けられたビルドアップ層とからなるものであって、前記コア材が前記プリプレグからなり、かつ、前記コア材の面方向の熱膨張率が２ｐｐｍ／℃以上、６ｐｐｍ／℃以下であることが好ましい。また、プリプレグの製造の際に基材に含浸されるエポキシ樹脂組成物はハロゲン化合物を含まないものであることが好ましい。 The multilayer printed wiring board for a semiconductor package of the present invention comprises a core material and a buildup layer provided on at least one surface of the core material, and the core material comprises the prepreg, and The thermal expansion coefficient in the surface direction of the core material is preferably 2 ppm / ° C. or more and 6 ppm / ° C. or less. Moreover, it is preferable that the epoxy resin composition impregnated in a base material in the case of manufacture of a prepreg is a thing which does not contain a halogen compound.
さらに、プリプレグの製造の際に基材として用いられる有機繊維は弾性率が６０ＧＰａ以上であることが好ましい。このようなプリプレグの製造の際に基材として用いられる有機繊維としては、例えばアラミド繊維またはポリパラフェニレンベンズビスオキサゾール繊維が好ましい。 Furthermore, it is preferable that the organic fiber used as the base material in the production of the prepreg has an elastic modulus of 60 GPa or more. As an organic fiber used as a base material in the production of such a prepreg, for example, an aramid fiber or a polyparaphenylene benzbisoxazole fiber is preferable.
本発明によれば、基材にエポキシ樹脂組成物を含浸、乾燥させてなるプリプレグを絶縁層として用いた半導体パッケージ用多層プリント配線板において、プリプレグの基材として熱膨張率が負の値を有する有機繊維からなる織布を用いることで、半導体パッケージ用多層プリント配線板の熱膨張率をシリコンチップの熱膨張率に近づけることができる。このように半導体パッケージ用多層プリント配線板の熱膨張率をシリコンチップの熱膨張率に近づけることで、シリコンチップを実装した場合の接続信頼性を向上でき、また破損しやすいシリコンチップを用いた場合であってもその破壊を抑制することができる。 According to the present invention, in a multilayer printed wiring board for a semiconductor package using a prepreg obtained by impregnating and drying an epoxy resin composition on a base material as an insulating layer, the thermal expansion coefficient of the prepreg base material has a negative value. By using a woven fabric made of organic fibers, the coefficient of thermal expansion of the multilayer printed wiring board for semiconductor packages can be brought close to the coefficient of thermal expansion of the silicon chip. When the thermal expansion coefficient of the multilayer printed wiring board for semiconductor packages is brought close to the thermal expansion coefficient of the silicon chip, the connection reliability when the silicon chip is mounted can be improved, and the silicon chip that is easily damaged is used. Even so, the destruction can be suppressed.
以下、本発明について詳細に説明する。本発明の半導体パッケージ用多層プリント配線板は、基材にエポキシ樹脂組成物を含浸、乾燥させてなるプリプレグを絶縁層として用いた半導体パッケージ用多層プリント配線板において、プリプレグの基材として熱膨張率が負の値を有する有機繊維からなる織布を用いたことを特徴とするものである。 Hereinafter, the present invention will be described in detail. The multilayer printed wiring board for a semiconductor package of the present invention is a multilayer printed wiring board for a semiconductor package using a prepreg obtained by impregnating and drying an epoxy resin composition on a substrate as an insulating layer. Is a woven fabric made of organic fiber having a negative value.
本発明では半導体パッケージ用多層プリント配線板の製造に用いられるプリプレグの基材として、熱膨張率が負の値を有する有機繊維を用いると共に、この繊維を織って得られる織布を用い、この基材にエポキシ樹脂組成物を含浸してプリプレグとし、さらに半導体パッケージ用多層プリント配線板とすることで、エポキシ樹脂組成物間を強固に結びつけ、低熱膨張、寸法安定性に優れたものとすることが可能となる。 In the present invention, an organic fiber having a negative coefficient of thermal expansion is used as a prepreg base material used for manufacturing a multilayer printed wiring board for a semiconductor package, and a woven fabric obtained by weaving this fiber is used. The material may be impregnated with an epoxy resin composition to form a prepreg, and further a multilayer printed wiring board for a semiconductor package, so that the epoxy resin composition is firmly connected, and has excellent low thermal expansion and dimensional stability. It becomes possible.
このため、例えば半導体パッケージ用多層プリント配線板の面方向あるいはＸＹ方向（織布の繊維方向）の熱膨張率を従来の不織布を用いたものに比べて半分以下とすることが可能となり、従来の不織布を用いたものでは困難であったシリコンチップの熱膨張率である３ｐｐｍ／℃程度とすることが可能となる。 For this reason, for example, the thermal expansion coefficient in the surface direction or XY direction (fiber direction of the woven fabric) of the multilayer printed wiring board for semiconductor packages can be reduced to less than half that of a conventional nonwoven fabric. It becomes possible to set the thermal expansion coefficient of the silicon chip to about 3 ppm / ° C., which was difficult with a non-woven fabric.
このように半導体パッケージ用多層プリント配線板の熱膨張率をシリコンチップの熱膨張率である３ｐｐｍ／℃程度とすることで、特にシリコンチップをフリップ実装するような場合にこれらの間に発生する応力を低減し接続信頼性を向上させると共に、破損しやすいシリコンチップ自体の破損も抑制することができる。 Thus, by setting the thermal expansion coefficient of the multilayer printed wiring board for semiconductor packages to about 3 ppm / ° C., which is the thermal expansion coefficient of the silicon chip, the stress generated between them especially when the silicon chip is flip-mounted. This improves the reliability of the connection and also prevents damage to the fragile silicon chip itself.
このようなプリプレグの基材として用いられる織布は、特にその織り方に制限はないが、平織りによるものが好適に用いられる。また、織布の形成に用いられる繊維としては熱膨張率が負の値を有する有機繊維であれば特に制限されるものではないが、−３ｐｐｍ／℃以下であればより好ましい。 The woven fabric used as the base material of such a prepreg is not particularly limited in the weaving method, but a plain weave is preferably used. Moreover, as a fiber used for formation of a woven fabric, if it is an organic fiber which has a negative coefficient of thermal expansion, it will not restrict | limit, However, If it is -3 ppm / degrees C or less, it is more preferable.
さらに、織布の形成に用いられる熱膨張率が負の値を有する有機繊維は、弾性率が６０ＧＰａ以上であることが好ましい。織布の形成に用いられる熱膨張率が負の値を有する有機繊維の弾性率を６０ＧＰａ以上とすることにより、半導体パッケージ用多層プリント配線板を製造した場合にその熱膨張率をシリコンチップの熱膨張率である３ｐｐｍ／℃程度としやすくなる。 Further, the organic fiber having a negative coefficient of thermal expansion used for forming the woven fabric preferably has an elastic modulus of 60 GPa or more. By making the elastic modulus of the organic fiber having a negative value of the thermal expansion coefficient used for forming the woven fabric to be 60 GPa or more, when the multilayer printed wiring board for a semiconductor package is manufactured, the thermal expansion coefficient is set to the heat of the silicon chip. The expansion rate is easily set to about 3 ppm / ° C.
このような織布の形成に用いられる熱膨張率が負の値を有する有機繊維としては、例えばアラミド繊維、ポリパラフェニレンベンズビスオキサゾール繊維等が挙げられる。これらはいずれも負の熱膨張率を有し、また十分な弾性率を有するものである。アラミド繊維としては、例えばポリｐ−フェニレンジフェニルエーテルテレフタラミド繊維やポリｐ−フェニレンテレフタラミド繊維（パラ系アラミド繊維）、ポリｍ−フェニレンイソフタラミド繊維（メタ系アラミド繊維）が挙げられる。 Examples of organic fibers having a negative coefficient of thermal expansion used for forming such a woven fabric include aramid fibers and polyparaphenylene benzbisoxazole fibers. All of these have a negative coefficient of thermal expansion and a sufficient elastic modulus. Examples of the aramid fiber include poly p-phenylene diphenyl ether terephthalamide fiber, poly p-phenylene terephthalamide fiber (para-aramid fiber), and poly m-phenylene isophthalamide fiber (meta-aramid fiber).
これらの中でも熱膨張率、弾性率等の観点からポリパラフェニレンベンズビスオキサゾール繊維が好ましく用いられる。すなわち、ポリパラフェニレンベンズビスオキサゾール繊維はアラミド繊維に比べてわずかではあるものの熱膨張率が小さく、また弾性率が大きい。このため、ポリパラフェニレンベンズビスオキサゾール繊維を半導体パッケージ用多層プリント配線板の製造に用いられるプリプレグの基材として用いることで、半導体パッケージ用多層プリント配線板の熱膨張率をアラミド繊維を用いたものに比べて小さくすることが可能となる。 Among these, polyparaphenylene benzbisoxazole fibers are preferably used from the viewpoint of thermal expansion coefficient and elastic modulus. That is, although the polyparaphenylene benzbisoxazole fiber is slightly compared with the aramid fiber, it has a small coefficient of thermal expansion and a large elastic modulus. Therefore, by using polyparaphenylene benzbisoxazole fiber as a prepreg base material used in the manufacture of multilayer printed wiring boards for semiconductor packages, the thermal expansion coefficient of multilayer printed wiring boards for semiconductor packages is obtained using aramid fibers. It becomes possible to make it smaller compared to.
上述したような熱膨張率が負の値を有する有機繊維あるいは織布としては市販されているものを用いることができ、例えばアラミド繊維としてアラミド繊維ケブラー（デュポン社製、商品名）、アラミド繊維の織布としてアラミド繊維ケブラー（デュポン社製、商品名）を用いたアラミド繊維織布ＫＳ１０２０、ＫＳ１０８０、ＫＳ１２２０（カネボウ社製、商品名）、またポリパラフェニレンベンズビスオキサゾール繊維としてＺＹＬＯＮ−ＡＳ、ＺＹＬＯＮ−ＨＭ（東洋紡社製、商品名）、ポリパラフェニレンベンズビスオキサゾール繊維の織布としてＡＢ、ＨＢ（東洋紡社製、商品名）が挙げられる。 Commercially available organic fibers or woven fabrics having a negative coefficient of thermal expansion as described above can be used. For example, aramid fibers such as aramid fiber kevlar (trade name, manufactured by DuPont), aramid fibers Aramid fiber woven fabric KS1020, KS1080, KS1220 (trade name, manufactured by Kanebo Co., Ltd.) using aramid fiber Kevlar (trade name, manufactured by DuPont) as a woven fabric, and ZYLON-AS, ZYLON- as polyparaphenylene benzbisoxazole fibers AB and HB (trade name, manufactured by Toyobo Co., Ltd.) can be cited as woven fabrics of HM (manufactured by Toyobo Co., Ltd., trade name) and polyparaphenylene benzbisoxazole fibers.
プリプレグの製造のために基材に含浸させるエポキシ樹脂組成物としては、例えばエポキシ樹脂を必須成分とし、その他に必要に応じてエポキシ樹脂用硬化剤、硬化促進剤、難燃性化合物、無機充填材または溶剤等を含有するものが挙げられる。 As an epoxy resin composition to be impregnated into a base material for producing a prepreg, for example, an epoxy resin is an essential component, and in addition, epoxy resin curing agent, curing accelerator, flame retardant compound, inorganic filler Or what contains a solvent etc. is mentioned.
本発明に用いられるエポキシ樹脂としては１分子中に２個以上のエポキシ基を有するエポキシ樹脂であれば特に制限されるものではなく、例えばビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、脂環式エポキシ樹脂、複素環型エポキシ樹脂等を使用することができる。 The epoxy resin used in the present invention is not particularly limited as long as it is an epoxy resin having two or more epoxy groups in one molecule, for example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, novolac type epoxy. Resin, biphenyl type epoxy resin, glycidyl ether type epoxy resin, alicyclic epoxy resin, heterocyclic type epoxy resin and the like can be used.
本発明に用いられるエポキシ樹脂用硬化剤としては、通常、エポキシ樹脂の硬化剤として使用されている化合物であれば特に制限なく使用することができ、例えばアミン硬化系としてジシアンジアミド、芳香族ジアミン等が挙げられ、フェノール硬化系としてフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡ型ノボラック樹脂、トリアジン変性フェノールノボラック樹脂等が挙げられ、これらは単独又は２種以上混合して使用することができる。 As the curing agent for epoxy resin used in the present invention, it can be used without particular limitation as long as it is a compound usually used as a curing agent for epoxy resin. For example, dicyandiamide, aromatic diamine and the like are used as amine curing system. Examples of phenol-curing systems include phenol novolak resins, cresol novolak resins, bisphenol A type novolak resins, triazine-modified phenol novolak resins, and the like. These can be used alone or in combination of two or more.
本発明に用いられる硬化促進剤としては、通常、エポキシ樹脂の硬化促進剤に使用されているものであれば特に制限なく使用することができ、例えば２−エチル−４−メチルイミダゾール、１−ベンジル−２−メチルイミダゾール等のイミダゾール化合物、三フッ化ホウ素アミン錯体、トリフェニルホスフィン等が挙げられる。これらの硬化促進剤は単独又は２種以上混合して使用することができる。 The curing accelerator used in the present invention can be used without particular limitation as long as it is usually used as an epoxy resin curing accelerator, such as 2-ethyl-4-methylimidazole, 1-benzyl. Examples include imidazole compounds such as -2-methylimidazole, boron trifluoride amine complex, and triphenylphosphine. These curing accelerators can be used alone or in combination.
本発明に用いられる難燃性化合物としてはハロゲン化合物、燐含有化合物、窒素含有化合物等を使用することができるが、これらの中でもハロゲン化合物は燃焼時に有害なハロゲンガスを発生させることから、ハロゲン化合物以外のものを使用することが好ましい。難燃性化合物としては、耐熱性、耐湿性、難燃性、耐薬品性等の観点から、特に融点が８０℃以上であるホスファゼン化合物が好ましく用いられ、このようなものとしては例えばシクロホスファゼンオリゴマー等が挙げられる。 As the flame retardant compound used in the present invention, halogen compounds, phosphorus-containing compounds, nitrogen-containing compounds and the like can be used. Among these, halogen compounds generate harmful halogen gas at the time of combustion. It is preferable to use other than the above. As the flame retardant compound, a phosphazene compound having a melting point of 80 ° C. or more is particularly preferably used from the viewpoint of heat resistance, moisture resistance, flame resistance, chemical resistance, and the like. Examples of such a flame retardant compound include cyclophosphazene oligomers. Etc.
本発明に用いられる無機充填材としては、通常、エポキシ樹脂に添加されているものであれば特に制限なく使用することができ、例えばタルク、アルミナ、水酸化アルミニウム、水酸化マグネシウム、溶融シリカ、合成シリカなどが挙げられ、これらは単独又は２種以上混合して使用することができる。これらの中でも特に球状溶融シリカが、厚み方向（Ｚ方向）の熱膨張率の低減の点から特に好ましい。 The inorganic filler used in the present invention can be used without particular limitation as long as it is usually added to an epoxy resin. For example, talc, alumina, aluminum hydroxide, magnesium hydroxide, fused silica, synthetic Silica etc. are mentioned, These can be used individually or in mixture of 2 or more types. Among these, spherical fused silica is particularly preferable from the viewpoint of reducing the thermal expansion coefficient in the thickness direction (Z direction).
上述したようなエポキシ樹脂、エポキシ樹脂用硬化剤、硬化促進剤、難燃性化合物および無機充填材等は、通常、溶剤に溶解させてエポキシ樹脂組成物とされる。溶剤としては、エポキシ樹脂組成物を基材に含浸あるいは塗布し、乾燥させた際に溶剤が残留しないように、沸点が１６０℃以下の溶剤を用いることが好ましい。このような溶剤としては、例えばメチルエチルケトン、トルエン、アセトン、エチルセロソルブ、メチルセロソルブ、シクロヘキサノン等が挙げられ、これらは単独または２種以上混合して使用することができる。 The above-mentioned epoxy resin, epoxy resin curing agent, curing accelerator, flame retardant compound, inorganic filler and the like are usually dissolved in a solvent to form an epoxy resin composition. As the solvent, it is preferable to use a solvent having a boiling point of 160 ° C. or lower so that the solvent does not remain when the epoxy resin composition is impregnated or coated on a substrate and dried. Examples of such a solvent include methyl ethyl ketone, toluene, acetone, ethyl cellosolve, methyl cellosolve, and cyclohexanone, and these can be used alone or in combination of two or more.
本発明に使用されるエポキシ樹脂組成物としては、例えば上述したようなエポキシ樹脂、エポキシ樹脂用硬化剤、硬化促進剤、難燃性化合物、無機充填材および溶剤からなるものであるが、これ以外にも本発明の目的に反しない限度において、また必要に応じて、徴粉末または短繊維の無機質又は有機質の充填材、顔料、劣化防止剤、可とう性を向上させるためのエラストマー成分等を添加してもよい。 Examples of the epoxy resin composition used in the present invention include an epoxy resin as described above, an epoxy resin curing agent, a curing accelerator, a flame retardant compound, an inorganic filler, and a solvent. In addition, as long as it does not contradict the purpose of the present invention, and if necessary, inorganic or organic fillers, pigments, deterioration inhibitors, elastomer components for improving flexibility are added. May be.
本発明に使用されるプリプレグは、基材として熱膨張率が負の値を有する有機繊維からなる織布を用いること以外は、通常のプリプレグと同様に製造することができる。すなわち、基材である熱膨張率が負の値を有する有機繊維からなる織布にエポキシ樹脂組成物を含浸あるいは塗布した後、加熱乾燥させて半硬化状態とする。より具体的には、例えばエポキシ樹脂組成物を満たした含浸層内に基材である熱膨張率が負の値を有する有機繊維からなる織布を通過させてエポキシ樹脂組成物を含浸させた後、基材におけるエポキシ樹脂組成物の含浸量が所定の含浸量となるように絞り、その後に乾燥させて半硬化状態とすることによりプリプレグを得ることができる。 The prepreg used in the present invention can be produced in the same manner as a normal prepreg, except that a woven fabric made of organic fibers having a negative coefficient of thermal expansion is used as a base material. That is, an epoxy resin composition is impregnated or applied to a woven fabric made of organic fibers having a negative coefficient of thermal expansion as a base material, and then heated and dried to be in a semi-cured state. More specifically, for example, after a woven fabric made of organic fibers having a negative coefficient of thermal expansion is passed through an impregnation layer filled with the epoxy resin composition and impregnated with the epoxy resin composition The prepreg can be obtained by squeezing so that the impregnation amount of the epoxy resin composition in the base material becomes a predetermined impregnation amount, and then drying to make a semi-cured state.
基材へのエポキシ樹脂組成物の含浸量は、４０重量％以上、８０重量％以下とすることが好ましい。基材へのエポキシ樹脂組成物の含浸量が４０重量％未満では耐熱性等の基板特性が十分に得られない。８０重量％を超える場合、これを用いて半導体パッケージ用多層プリント配線板を製造した場合にその熱膨張率をシリコンチップの熱膨張率である３ｐｐｍ／℃程度とすることが困難となる。なお、エポキシ樹脂組成物の含浸量（重量％）は、基材の重量と基材に含浸させたエポキシ樹脂組成物の重量とを合計した合計重量に対する基材に含浸させたエポキシ樹脂組成物の重量の割合である。ここで、エポキシ樹脂組成物の重量は溶剤を乾燥させた後の重量のことである。 The amount of the epoxy resin composition impregnated into the substrate is preferably 40% by weight or more and 80% by weight or less. When the amount of the epoxy resin composition impregnated into the substrate is less than 40% by weight, the substrate characteristics such as heat resistance cannot be sufficiently obtained. When it exceeds 80% by weight, when a multilayer printed wiring board for a semiconductor package is produced using this, it is difficult to make its thermal expansion coefficient about 3 ppm / ° C. which is the thermal expansion coefficient of the silicon chip. The impregnation amount (% by weight) of the epoxy resin composition is that of the epoxy resin composition impregnated in the base material relative to the total weight of the weight of the base material and the weight of the epoxy resin composition impregnated in the base material. It is a ratio of weight. Here, the weight of the epoxy resin composition is the weight after the solvent is dried.
本発明の半導体パッケージ用多層プリント配線板はこのようにして作製されたプリプレグを用いて製造されるものである。例えば、ビルドアップ方式の多層プリント配線板では、そのコア材またはビルドアップ層の絶縁層を形成するためにこのようなプリプレグが用いられる。 The multilayer printed wiring board for a semiconductor package of the present invention is manufactured using the prepreg thus manufactured. For example, in a build-up type multilayer printed wiring board, such a prepreg is used to form an insulating layer of a core material or a build-up layer.
以下、ビルドアップ方式の多層プリント配線板の製造を例に挙げて説明する。まず、上述したように基材である熱膨張率が負の値を有する有機繊維からなる織布に公知の含浸装置を用いてエポキシ樹脂組成物を含浸させ、これをエポキシ樹脂組成物の含浸量が所定の含浸量となるように絞り、その後に乾燥させて半硬化状態としてプリプレグとする。 Hereinafter, the manufacture of a build-up type multilayer printed wiring board will be described as an example. First, as described above, a woven fabric made of organic fibers having a negative coefficient of thermal expansion as a base material is impregnated with an epoxy resin composition using a known impregnation apparatus, and this is impregnated with the epoxy resin composition. Is squeezed so that a predetermined impregnation amount is obtained, and then dried to form a prepreg in a semi-cured state.
このようにして得られたプリプレグを複数枚重ね、その両面に銅箔を重ねて加熱加圧することにより両面銅張積層板とし、さらにこの両面銅張積層板の両面の銅箔にフォトエッチングプロセス等によりパターンニングを行い、所定の配線層を形成してコア材とする。 A plurality of prepregs obtained in this way are stacked, and copper foil is stacked on both sides of the prepreg to heat and press to form a double-sided copper-clad laminate. Then, patterning is performed to form a predetermined wiring layer to be a core material.
次に、このコア材の片面または両面に上述したようなプリプレグおよび銅箔を貼り合わせた後、表面の銅箔をフォトエッチングプロセス等によりパターンニングを行い所定の配線層を形成し、炭酸ガスレーザ等によりプリプレグにビアホール用穴を形成して第１のビルドアップ層とする。この第１のビルドアップ層のビアホール用穴内にはメッキ処理を施し、コア材表面の配線層と第１のビルドアップ層表面の配線層とを電気的に接続する。ビルドアップ層は複数層形成することができ、上述したような操作と同様な操作を繰り返すことにより、第２、第３のビルドアップ層を形成することができる。 Next, after bonding the prepreg and copper foil as described above to one or both sides of the core material, the surface copper foil is patterned by a photo-etching process or the like to form a predetermined wiring layer, and a carbon dioxide laser or the like To form a via hole in the prepreg to form a first buildup layer. The via hole for the first buildup layer is plated to electrically connect the wiring layer on the surface of the core material and the wiring layer on the surface of the first buildup layer. A plurality of buildup layers can be formed, and the second and third buildup layers can be formed by repeating the same operation as described above.
上述したビルドアップ方式の多層プリント配線板の製造例では、コア材およびビルトアップ層における絶縁層となる部分を全て熱膨張率が負の値を有する有機繊維からなる織布を用いたプリプレグを用いて作製した例を示したが、本発明では必ずしも絶縁層となる部分の全てをこのようなプリプレグを用いて形成する必要はない。例えば、コア材の絶縁層となる部分のみにこのようなプリプレグを用い、コア材の表面に形成される各ビルドアップ層の絶縁層となる部分にはこのようなプリプレグを用いず、例えばエポキシ樹脂組成物のみからなるシートに銅箔を貼り付けた銅箔付き樹脂シートを用いてもよい。 In the manufacturing example of the multilayer printed wiring board of the build-up method described above, a prepreg using a woven fabric made of organic fibers having a negative coefficient of thermal expansion is used for the core material and the insulating layer in the built-up layer. However, in the present invention, it is not always necessary to form all the portions to be insulating layers using such a prepreg. For example, such a prepreg is used only for the portion that becomes the insulating layer of the core material, and such a prepreg is not used for the portion that becomes the insulating layer of each buildup layer formed on the surface of the core material. You may use the resin sheet with copper foil which affixed copper foil on the sheet | seat which consists only of a composition.
本発明では半導体パッケージ用多層プリント配線板の熱膨張率をシリコンチップの熱膨張率である３ｐｐｍ／℃程度とするために、少なくとも半導体パッケージ用多層プリント配線板の主たる部分であるコア材の形成に熱膨張率が負の値を有する有機繊維からなる織布を用いることが好ましい。 In the present invention, in order to set the thermal expansion coefficient of the multilayer printed wiring board for semiconductor packages to about 3 ppm / ° C., which is the thermal expansion coefficient of the silicon chip, at least the formation of the core material that is the main part of the multilayer printed wiring board for semiconductor packages. It is preferable to use a woven fabric made of organic fibers having a negative coefficient of thermal expansion.
そして、このコア材の面方向（ＸＹ方向）の熱膨張率は２ｐｐｍ／℃以上、６ｐｐｍ／℃以下とすることが好ましい。このように、少なくとも半導体パッケージ用多層プリント配線板の主たる部分であるコア材の面方向の熱膨張率を２ｐｐｍ／℃以上、６ｐｐｍ／℃以下とシリコンチップの熱膨張率に近いものとすることで、半導体パッケージ用多層プリント配線板全体の熱膨張率をシリコンチップの熱膨張率に近いものとしやすい。 And it is preferable that the thermal expansion coefficient of the surface direction (XY direction) of this core material shall be 2 ppm / degrees C or more and 6 ppm / degrees C or less. Thus, by making the thermal expansion coefficient in the surface direction of the core material, which is the main part of the multilayer printed wiring board for semiconductor packages, at least 2 ppm / ° C. and 6 ppm / ° C., which is close to the thermal expansion coefficient of the silicon chip. The thermal expansion coefficient of the entire multilayer printed wiring board for semiconductor packages is likely to be close to the thermal expansion coefficient of the silicon chip.
本発明の半導体パッケージ用多層プリント配線板では、その製造に用いられるプリプレグの基材を熱膨張率が負の値を有する有機繊維からなる織布とすること以外は、本発明の趣旨に反しない限度において、公知の半導体パッケージ用多層プリント配線板の製造方法、構造等を適用することができる。 The multilayer printed wiring board for a semiconductor package of the present invention is not contrary to the spirit of the present invention, except that the prepreg base material used for its production is a woven fabric made of organic fibers having a negative coefficient of thermal expansion. In the limit, a known manufacturing method and structure of a multilayer printed wiring board for a semiconductor package can be applied.
例えば、上述したビルドアップ方式の多層プリント配線板の製造例では、炭酸ガスレーザ等によりビルドアップ層の絶縁層となるプリプレグにビアホール用穴を形成し、このビアホール用穴にメッキ処理を施すことにより電気的に接続する例を示したが、この他にも例えばビルドアップ層の配線層となるべき銅箔の一方の面に導電性バンプを形成しておき、この銅箔の導電性バンプ側の面に上述したような熱膨張率が負の値を有する有機繊維からなる織布を用いたプリプレグを積層することにより導電性バンプを貫通させてビルドアップ層用積層体を形成し、このビルドアップ層用積層体のプリプレグ側の面をコア材側にしてコア材に積層することによりコア材表面の配線層とビルドアップ層表面の配線層とを導電性バンプで電気的に接続するようにすることもできる。 For example, in the above-described manufacturing example of a build-up type multilayer printed wiring board, via holes are formed in a prepreg serving as an insulating layer of a build-up layer by a carbon dioxide laser or the like, and plating is performed on the via holes. In addition to this, for example, conductive bumps are formed on one surface of a copper foil to be a wiring layer of a build-up layer, for example, and the conductive bump side surface of this copper foil A laminate for a buildup layer is formed by laminating a conductive bump by laminating a prepreg using a woven fabric made of an organic fiber having a negative coefficient of thermal expansion as described above, and this buildup layer By laminating to the core material with the prepreg side surface of the laminated body facing the core material, the wiring layer on the surface of the core material and the wiring layer on the surface of the buildup layer are electrically connected by conductive bumps. It can also be so.
以下、本発明を実施例により説明するが、本発明はこれらの実施例によって限定されるものではない。 EXAMPLES Hereinafter, although an Example demonstrates this invention, this invention is not limited by these Examples.
（実施例１）
ビスフェノールＡ型エポキシ樹脂 エピコート１００１（ジャパンエポキシレジン社製、商品名）４２重量部、オルソクレゾールノボラック型エポキシ樹脂 ＹＤＣＮ７０４Ｐ（東都化成社製、商品名）２０重量部、シクロフォスファゼン化合物（大塚化学社製、商品名（融点１００℃））１５重量部、ビスフェノールＡ型ノボラック樹脂 ＬＦ−４８７１（大日本インキ化学工業社製、商品名）３８重量部、イミダゾ−ル ２Ｅ４ＭＺ（四国化成社製、商品名）０．０３重量部、水酸化アルミニウム ハイジライトＨ４２Ｍ（昭和電工社製、商品名）１５重量部をメチルエチルケトンで溶解、分散し、耐熱エポキシ樹脂ワニス（エポキシ樹脂組成物）を作製した。
Example 1
42 parts by weight of bisphenol A type epoxy resin Epicoat 1001 (trade name, manufactured by Japan Epoxy Resin Co., Ltd.), 20 parts by weight of orthocresol novolac type epoxy resin YDCN704P (trade name, manufactured by Toto Kasei Co., Ltd.), cyclophosphazene compound (Otsuka Chemical Co., Ltd.) Manufactured, trade name (melting point 100 ° C.) 15 parts by weight, bisphenol A type novolak resin LF-4871 (Dainippon Ink Chemical Co., Ltd., trade name) 38 parts by weight, imidazole 2E4MZ (made by Shikoku Kasei Co., Ltd., trade name) ) 0.03 parts by weight, 15 parts by weight of aluminum hydroxide Heidilite H42M (manufactured by Showa Denko KK, trade name) was dissolved and dispersed in methyl ethyl ketone to prepare a heat-resistant epoxy resin varnish (epoxy resin composition).
この耐熱エポキシ樹脂ワニスを、プリプレグの基材としてのアラミド繊維織布 Ｋ１２０（カネボウ社製、商品名（６１ｇ／ｍ２））に溶剤乾燥後の耐熱エポキシ樹脂ワニスの含浸量が４６重量％となるように塗布し、乾燥させてプリプレグを作製した。なお、アラミド繊維織布 ＫＳ１０２０（カネボウ社製、商品名）は、アラミド繊維ケブラー（デュポン社製、商品名）からなる厚さが１１０μｍのものであり、繊維の熱膨張率は−６ｐｐｍ／℃、弾性率は２００ＧＰａである。繊維の熱膨張率の測定はＴＭＡ／ＳＳ ６１００（セイコーインスツルメンツ社製、商品名）を用いて熱機械的分析方法（ＴＭＡ法）により行い、繊維の弾性率の測定はＤＭＳ６１００（セイコーインスツルメンツ社製、商品名）を用いてＤＭＳ法により行った。 With this heat-resistant epoxy resin varnish, the impregnation amount of the heat-resistant epoxy resin varnish after drying the solvent on an aramid fiber woven fabric K120 (manufactured by Kanebo Co., Ltd., product name (61 g / m 2 )) as a prepreg base material is 46% by weight. The prepreg was prepared by coating and drying. In addition, aramid fiber woven fabric KS1020 (manufactured by Kanebo Co., Ltd., trade name) is made of aramid fiber Kevlar (manufactured by DuPont, trade name) having a thickness of 110 μm, and the coefficient of thermal expansion of the fiber is −6 ppm / ° C. The elastic modulus is 200 GPa. The thermal expansion coefficient of the fiber is measured by a thermomechanical analysis method (TMA method) using TMA / SS 6100 (trade name, manufactured by Seiko Instruments Inc.), and the elastic modulus of the fiber is measured by DMS6100 (manufactured by Seiko Instruments Inc., (Trade name) and the DMS method.
こうして得られたプリプレグを８枚重ね、上下に１８μｍ厚の銅箔を重ね、ステンレス板で挟み、真空プレス成型機を用い、４ＭＰａの圧力で１７０℃、９０分間の加熱成型を行った。こうして半導体パッケージ用多層プリント配線板のコア材を製造した。 Eight prepregs thus obtained were stacked, 18 μm thick copper foils were stacked on the upper and lower sides, sandwiched between stainless plates, and subjected to heat molding at 170 ° C. for 90 minutes at a pressure of 4 MPa using a vacuum press molding machine. Thus, the core material of the multilayer printed wiring board for semiconductor packages was manufactured.
このコア材の銅箔をエッチングして銅回路（配線層）を形成した後、このコア材の面方向（ＸＹ方向、プリプレグの基材の繊維方向）およびＺ方向（厚み方向）の熱膨張率、銅回路の接着力、はんだ耐熱性、難燃性、絶縁抵抗の評価を行った。なお、コア材の熱膨張率の測定はＴＭＡ／ＳＳ ６１００（セイコーインスツルメンツ社製、商品名）を用いて熱機械的分析方法（ＴＭＡ法）により行った。銅回路の接着力の評価は、９０°引き剥がし強さを測定することにより行った。はんだ耐熱性の評価は、２６０℃、２８０℃または３００℃のはんだ浴に１分間フロートさせて、フクレの有無を目視により確認した。耐熱性の評価は、コア材表面の銅回路をエッチングにより全て除去し、ＵＬ−９４耐炎性試験規格に基づく燃焼試験を行った。絶縁抵抗の評価は、ＪＩＳ Ｋ ６９１１に基づき、煮沸２時間後に室温で測定を行った。 After the copper foil of the core material is etched to form a copper circuit (wiring layer), the thermal expansion coefficient in the surface direction (XY direction, fiber direction of the prepreg base material) and Z direction (thickness direction) of the core material The copper circuit adhesive strength, solder heat resistance, flame retardancy, and insulation resistance were evaluated. The thermal expansion coefficient of the core material was measured by a thermomechanical analysis method (TMA method) using TMA / SS 6100 (trade name, manufactured by Seiko Instruments Inc.). Evaluation of the adhesive strength of the copper circuit was performed by measuring 90 ° peel strength. Evaluation of solder heat resistance was performed by allowing the solder bath to float at 260 ° C., 280 ° C. or 300 ° C. for 1 minute, and visually confirming the presence or absence of swelling. For evaluation of heat resistance, the copper circuit on the surface of the core material was all removed by etching, and a combustion test based on the UL-94 flame resistance test standard was performed. The insulation resistance was measured at room temperature after 2 hours of boiling based on JIS K 6911.
次に、同様のコア材の両面に、接着シートとして厚み４０μｍのＡＢＦ ＳＨ−９Ｋ（味の素テクノファイン社製、商品名）を用い、従来のセミアディティブ工法によりビルドアップ層をそれぞれ２層ずつ形成し半導体パッケージ用多層プリント配線板を製造した。この半導体パッケージ用多層プリント配線板について導通信頼性試験を行った。導通信頼性試験は、半導体パッケージ用多層プリント配線板に厚み３０μｍの試験用シリコンチップをＣ４工法でフリップチップ実装し、半導体パッケージ用多層プリント配線板とシリコンチップとの間に１０００個のディージーチェーン回路を形成し、これを−５５℃／＋１５０℃（３０分／３０分）の気相で冷熱衝撃試験を行い、１０００サイクル後の導通の有無、導通が取れる場合にはその導通抵抗の変化率（％）を求めた。 Next, on both surfaces of the same core material, ABF SH-9K having a thickness of 40 μm (trade name, manufactured by Ajinomoto Techno Fine Co., Ltd.) is used as an adhesive sheet, and two build-up layers are formed by a conventional semi-additive method. A multilayer printed wiring board for a semiconductor package was manufactured. A conduction reliability test was performed on the multilayer printed wiring board for a semiconductor package. In the conduction reliability test, a test silicon chip having a thickness of 30 μm is flip-chip mounted on a multilayer printed wiring board for a semiconductor package by the C4 method, and 1000 daisy chain circuits are provided between the multilayer printed wiring board for the semiconductor package and the silicon chip. This is subjected to a thermal shock test in a gas phase of −55 ° C./+150° C. (30 minutes / 30 minutes). The presence or absence of conduction after 1000 cycles and the rate of change in conduction resistance when conduction can be obtained ( %).
（実施例２）
ビスフェノ−ルＡ型エポキシ樹脂エピコート１００１（ジャパンエポキシレジン社製、商品名）６３重量部、オルソクレゾールノボラック型エポキシ樹脂 ＹＤＣＮ７０４Ｐ（東都化成社製、商品名）３３重量部、シクロフォスファゼン（大塚化学社製）１５重量部、ジシアンジアミド４重量部、イミダゾール ２Ｅ４ＭＺ（四国化成社製、商品名）０．０３重量部、水酸化アルミニウム ハイジライトＨ４２Ｍ（昭和電工社製、商品名）１５重量部をメチルエチルケトンで溶解、分散し、耐熱エポキシ樹脂ワニス（エポキシ樹脂組成物）を作製した。
(Example 2)
63 parts by weight of bisphenol A type epoxy resin Epicoat 1001 (trade name, manufactured by Japan Epoxy Resin Co., Ltd.), 33 parts by weight of orthocresol novolac type epoxy resin YDCN704P (trade name, manufactured by Toto Kasei Co., Ltd.), cyclophosphazene (Otsuka Chemical) 15 parts by weight, 4 parts by weight of dicyandiamide, 0.03 parts by weight of imidazole 2E4MZ (product name), and 15 parts by weight of aluminum hydroxide Heidilite H42M (product name of Showa Denko KK) with methyl ethyl ketone It melt | dissolved and disperse | distributed and produced the heat resistant epoxy resin varnish (epoxy resin composition).
次に、実施例１と同様のアラミド繊維織布に溶剤乾燥後の耐熱エポキシ樹脂ワニスの含浸量が４６重量％となるように塗布し、乾燥させてプリプレグを作製した。さらに、実施例１と同様に、半導体パッケージ用多層プリント配線板のコア材を作製しその特性評価を行った後、同様のコア材を用いて半導体パッケージ用多層プリント配線板を作製し、シリコンチップを実装して特性評価を行った。 Next, it applied to the aramid fiber woven fabric similar to Example 1 so that the impregnation amount of the heat-resistant epoxy resin varnish after solvent drying might be 46 weight%, and it dried and produced the prepreg. Further, after producing a core material of a multilayer printed wiring board for a semiconductor package and evaluating its characteristics as in Example 1, a multilayer printed wiring board for a semiconductor package is produced using the same core material, and a silicon chip Was implemented and the characteristics were evaluated.
（実施例３）
ビスフェノールＡ型エポキシ樹脂 エピコート１００１（ジャパンエポキシレジン社製、商品名）４２重量部、オルソクレゾールノボラック型エポキシ樹脂 ＹＤＣＮ７０４Ｐ（東都化成社製、商品名）２０重量部、シクロフォスファゼン化合物（大塚化学社製、商品名（融点１００℃））１５重量部、ビスフェノールＡ型ノボラック樹脂 ＬＦ−４８７１（大日本インキ化学工業社製、商品名）３８重量部、イミダゾ−ル ２Ｅ４ＭＺ（四国化成社製、商品名）０．０３重量部、水酸化アルミニウム ハイジライトＨ４２Ｍ（昭和電工社製、商品名）１０重量部、球状溶融シリカ（電気化学工業社製）８０重量部をメチルエチルケトンで溶解、分散し、耐熱エポキシ樹脂ワニス（エポキシ樹脂組成物）を作製した。
(Example 3)
42 parts by weight of bisphenol A type epoxy resin Epicoat 1001 (trade name, manufactured by Japan Epoxy Resin Co., Ltd.), 20 parts by weight of orthocresol novolac type epoxy resin YDCN704P (trade name, manufactured by Toto Kasei Co., Ltd.), cyclophosphazene compound (Otsuka Chemical Co., Ltd.) Manufactured, trade name (melting point 100 ° C.) 15 parts by weight, bisphenol A type novolak resin LF-4871 (Dainippon Ink Chemical Co., Ltd., trade name) 38 parts by weight, imidazole 2E4MZ (made by Shikoku Kasei Co., Ltd., trade name) ) 0.03 parts by weight, aluminum hydroxide Heidilite H42M (made by Showa Denko KK, trade name) 10 parts by weight, spherical fused silica (manufactured by Denki Kagaku Kogyo) 80 parts by weight dissolved and dispersed in methyl ethyl ketone, heat-resistant epoxy resin A varnish (epoxy resin composition) was prepared.
この耐熱エポキシ樹脂ワニスをプリプレグの基材としてのポリパラフェニレンベンズビスオキサゾール繊維織布ＨＢ（東洋紡社製、商品名、９８ｇ／ｍ２）に溶剤乾燥後の耐熱エポキシ樹脂ワニスの含浸量が５３重量％となるように塗布し、乾燥させてプリプレグを作製した。なお、ポリパラフェニレンベンズビスオキサゾール繊維ＨＢ（東洋紡社製、商品名）は、ポリパラフェニレンベンズビスオキサゾール繊維ＺＹＬＯＮ−ＨＭ（東洋紡社製、商品名）からなる厚さが１４０μｍのものであり、繊維の熱膨張率は−６ｐｐｍ／℃、弾性率は２７０ＧＰａである。 A polyparaphenylene benzbisoxazole fiber woven fabric HB (trade name, 98 g / m 2 , manufactured by Toyobo Co., Ltd.) using this heat-resistant epoxy resin varnish as a prepreg base material has an impregnation amount of 53 wt. % Was applied and dried to prepare a prepreg. The polyparaphenylene benzbisoxazole fiber HB (manufactured by Toyobo Co., Ltd., trade name) is made of polyparaphenylene benzbisoxazole fiber ZYLON-HM (manufactured by Toyobo Co., Ltd., trade name) and has a thickness of 140 μm. Has a coefficient of thermal expansion of −6 ppm / ° C. and an elastic modulus of 270 GPa.
次に、実施例１と同様に、半導体パッケージ用多層プリント配線板のコア材を作製しその特性評価を行った後、同様のコア材を用いて半導体パッケージ用多層プリント配線板を作製し、シリコンチップを実装して特性評価を行った。 Next, as in Example 1, a core material of a multilayer printed wiring board for a semiconductor package was prepared and its characteristics were evaluated. Then, a multilayer printed wiring board for a semiconductor package was manufactured using the same core material, and silicon The chip was mounted and the characteristics were evaluated.
（実施例４）
ビスフェノールＡ型エポキシ樹脂 エピコート１００１（ジャパンエポキシレジン社製、商品名）６３重量部、オルソクレゾールノボラック型エポキシ樹脂 ＹＤＣＮ７０４Ｐ（東都化成社製、商品名）３３重量部、シクロフォスファゼン化合物（大塚化学社製、商品名（融点１００℃））１５重量部、ジシアンジアミド ４重量部、イミダゾ−ル ２Ｅ４ＭＺ（四国化成社製、商品名）０．０３重量部、水酸化アルミニウム ハイジライトＨ４２Ｍ（昭和電工社製、商品名）１１重量部、球状溶融シリカ（電気化学工業製）８０重量部をメチルエチルケトンで溶解、分散し、耐熱エポキシ樹脂ワニス（エポキシ樹脂組成物）を作製した。
Example 4
Bisphenol A type epoxy resin Epicoat 1001 (trade name, manufactured by Japan Epoxy Resin Co., Ltd.) 63 parts by weight, Orthocresol novolac type epoxy resin YDCN704P (product name, manufactured by Toto Kasei Co., Ltd.) 33 parts by weight, cyclophosphazene compound (Otsuka Chemical Co., Ltd.) Manufactured, trade name (melting point 100 ° C.) 15 parts by weight, dicyandiamide 4 parts by weight, imidazole 2E4MZ (manufactured by Shikoku Kasei Co., Ltd., trade name) 0.03 parts by weight, aluminum hydroxide Heidilite H42M (manufactured by Showa Denko KK) (Product name) 11 parts by weight and 80 parts by weight of spherical fused silica (manufactured by Denki Kagaku Kogyo) were dissolved and dispersed in methyl ethyl ketone to prepare a heat-resistant epoxy resin varnish (epoxy resin composition).
次に、実施例１と同様のアラミド繊維織布に溶剤乾燥後の耐熱エポキシ樹脂ワニスの含浸量が４６重量％となるように塗布し、乾燥させてプリプレグを作製した。さらに、実施例１と同様に、半導体パッケージ用多層プリント配線板のコア材を作製しその特性評価を行った後、同様のコア材を用いて半導体パッケージ用多層プリント配線板を作製し、シリコンチップを実装して特性評価を行った。 Next, it applied to the aramid fiber woven fabric similar to Example 1 so that the impregnation amount of the heat-resistant epoxy resin varnish after solvent drying might be 46 weight%, and it dried and produced the prepreg. Furthermore, after producing a core material of a multilayer printed wiring board for a semiconductor package and evaluating its characteristics as in Example 1, a multilayer printed wiring board for a semiconductor package is produced using the same core material, and a silicon chip Was implemented and the characteristics were evaluated.
（比較例１）
実施例１と同様の耐熱エポキシ樹脂ワニス（エポキシ樹脂組成物）を１００μｍ厚みの平織りガラスクロス ２１１６タイプ（１０４ｇ／ｍ２）に溶剤乾燥後の耐熱エポキシ樹脂ワニスの含浸量が４２重量％となるように塗布し、乾燥させてプリプレグを作製した。さらに、実施例１と同様に、半導体パッケージ用多層プリント配線板のコア材を作製しその特性評価を行った後、同様のコア材を用いて半導体パッケージ用多層プリント配線板を作製し、シリコンチップを実装して特性評価を行った。
(Comparative Example 1)
A heat-resistant epoxy resin varnish (epoxy resin composition) similar to that of Example 1 is impregnated with a heat-resistant epoxy resin varnish after drying the solvent into a plain weave glass cloth 2116 type (104 g / m 2 ) having a thickness of 100 μm so as to be 42% by weight. And dried to prepare a prepreg. Furthermore, after producing a core material of a multilayer printed wiring board for a semiconductor package and evaluating its characteristics as in Example 1, a multilayer printed wiring board for a semiconductor package is produced using the same core material, and a silicon chip Was implemented and the characteristics were evaluated.
（比較例２）
実施例２と同様の耐熱エポキシ樹脂ワニス（エポキシ樹脂組成物）をアラミド繊維不織布Ｎ７４８（デュポン帝人アドバンスドペーパー社製、商品名、６３ｇ／ｍ２）に溶剤乾燥後の耐熱エポキシ樹脂ワニスの含浸量が４３重量％となるように塗布し、乾燥させてプリプレグを作製した。なお、アラミド繊維不織布Ｎ７４８（デュポン帝人アドバンスドペーパー社製、商品名）は、アラミド繊維ケブラー（デュポン社製、商品名）からなる厚さが１１０μｍのものであり、繊維の熱膨張率は−６ｐｐｍ／℃、弾性率は２００ＧＰａである。
(Comparative Example 2)
A heat-resistant epoxy resin varnish (epoxy resin composition) similar to that in Example 2 was impregnated with an aramid fiber nonwoven fabric N748 (manufactured by DuPont Teijin Advanced Paper Ltd., trade name, 63 g / m 2 ) after the solvent was dried. It applied so that it might become 43 weight%, and it dried and produced the prepreg. In addition, the aramid fiber nonwoven fabric N748 (manufactured by DuPont Teijin Advanced Paper Co., Ltd., trade name) is an aramid fiber Kevlar (manufactured by DuPont, trade name) having a thickness of 110 μm, and the coefficient of thermal expansion of the fiber is −6 ppm / The elastic modulus is 200 GPa.
さらに、実施例１と同様に、半導体パッケージ用多層プリント配線板のコア材を作製しその特性評価を行った後、同様のコア材を用いて半導体パッケージ用多層プリント配線板を作製し、シリコンチップを実装して特性評価を行った。 Furthermore, after producing a core material of a multilayer printed wiring board for a semiconductor package and evaluating its characteristics as in Example 1, a multilayer printed wiring board for a semiconductor package is produced using the same core material, and a silicon chip Was implemented and the characteristics were evaluated.
（比較例３）
実施例３と同様の耐熱エポキシ樹脂ワニス（エポキシ樹脂組成物）を１００μｍ厚みの平織りガラスクロス ２１１６タイプ（１０４ｇ／ｍ２）に溶剤乾燥後の耐熱エポキシ樹脂ワニスの含浸量が４７重量％となるように塗布し、乾燥させてプリプレグを作製した。さらに、実施例１と同様に、半導体パッケージ用多層プリント配線板のコア材を作製しその特性評価を行った後、同様のコア材を用いて半導体パッケージ用多層プリント配線板を作製し、シリコンチップを実装して特性評価を行った。
(Comparative Example 3)
A heat-resistant epoxy resin varnish (epoxy resin composition) similar to that in Example 3 was added to a plain weave glass cloth 2116 type (104 g / m 2 ) having a thickness of 100 μm so that the impregnation amount of the heat-resistant epoxy resin varnish after solvent drying would be 47% by weight. And dried to prepare a prepreg. Furthermore, after producing a core material of a multilayer printed wiring board for a semiconductor package and evaluating its characteristics as in Example 1, a multilayer printed wiring board for a semiconductor package is produced using the same core material, and a silicon chip Was implemented and the characteristics were evaluated.
表１に、実施例１〜４、比較例１〜３でプリプレグの作製に使用した耐熱エポキシ樹脂ワニスの組成（溶剤を除いた組成、単位は重量部）およびプリプレグの作製に用いた基材の種類を示す。なお、実施例１〜４、比較例１〜３で作製したプリプレグにおける含浸量の違いは含浸量の単位を重量％としたことによるものであり、含浸量の単位を体積％とした場合にいずれも５０体積％となるように調整されている。 Table 1 shows the composition of the heat-resistant epoxy resin varnish used for preparation of the prepreg in Examples 1 to 4 and Comparative Examples 1 to 3 (composition excluding the solvent, the unit is parts by weight) and the base material used for preparation of the prepreg. Indicates the type. The difference in the amount of impregnation in the prepregs produced in Examples 1 to 4 and Comparative Examples 1 to 3 is due to the fact that the unit of impregnation amount is weight%, and when the unit of impregnation amount is volume%, either Is adjusted to 50% by volume.
また、表２に、実施例１〜４、比較例１〜３の銅回路が形成されたコア材の面方向（ＸＹ方向）および厚み方向（Ｚ方向）の熱膨張率、銅回路の接着力、はんだ耐熱性、難燃性、絶縁抵抗の評価結果、ならびに、シリコンチップが実装された半導体パッケージ用多層プリント配線板の導通信頼性試験の結果を示す。なお、表２のはんだ耐熱性の欄における「○」は、目視によりフクレが確認されなかったことを示す。 Table 2 shows thermal expansion coefficients in the surface direction (XY direction) and thickness direction (Z direction) of the core material on which the copper circuits of Examples 1 to 4 and Comparative Examples 1 to 3 are formed, and the adhesive strength of the copper circuit. The results of evaluation of solder heat resistance, flame retardancy, and insulation resistance, and the results of a conduction reliability test of a multilayer printed wiring board for a semiconductor package mounted with a silicon chip are shown. In addition, “◯” in the column of solder heat resistance in Table 2 indicates that no blisters were visually confirmed.
表２から明らかなように、プリプレグの基材としてガラス繊維織布を用いた比較例１および比較例３のコア材は面方向の熱膨張率が非常に大きくなることが認められ、これを用いて作製される半導体パッケージ用多層プリント配線板はシリコンチップを実装した場合に導通信頼性に劣ることが認められた。また、プリプレグの基材としてアラミド繊維不織布を用いた比較例２のコア材は、ガラス繊維織布を用いた比較例１および３のコア材を用いたものに比べ、面方向の熱膨張率が低くなっているものの依然として不十分であり、これを用いて作製される半導体パッケージ用多層プリント配線板はシリコンチップを実装した場合に導通信頼性に劣ることが認められた。 As is apparent from Table 2, the core materials of Comparative Example 1 and Comparative Example 3 using glass fiber woven fabric as the prepreg base material were found to have a very large coefficient of thermal expansion in the plane direction. It was confirmed that the multilayer printed wiring board for a semiconductor package manufactured in this way was inferior in conduction reliability when a silicon chip was mounted. Further, the core material of Comparative Example 2 using an aramid fiber nonwoven fabric as the base material of the prepreg has a thermal expansion coefficient in the plane direction as compared with those using the core material of Comparative Examples 1 and 3 using a glass fiber woven fabric. Although it is low, it is still insufficient, and it has been recognized that a multilayer printed wiring board for a semiconductor package manufactured using this is inferior in conduction reliability when a silicon chip is mounted.
これに対して、プリプレグの基材として熱膨張率が負の値を有する有機繊維からなる織布を用いた実施例１〜４のコア材は、コア材の面方向の熱膨張率をシリコンチップの熱膨張率である３ｐｐｍ／℃に近いものとすることができ、これを用いて作製される半導体パッケージ用多層プリント配線板はシリコンチップを実装した場合に導通信頼性に優れることが認められた。また、プリプレグに塗布するエポキシ樹脂組成物として球状溶融シリカを含むエポキシ樹脂組成物を用いたものは、特にコア材の厚み方向の熱膨張率を低減できることが認められた。 On the other hand, the core material of Examples 1 to 4 using a woven fabric made of organic fibers having a negative coefficient of thermal expansion as a prepreg base material has a thermal expansion coefficient in the surface direction of the core material of silicon chip. It was confirmed that the multilayer printed wiring board for a semiconductor package manufactured using this has excellent conduction reliability when a silicon chip is mounted. . Moreover, it was recognized that the thing using the epoxy resin composition containing spherical fused silica as an epoxy resin composition apply | coated to a prepreg can reduce the thermal expansion coefficient of the thickness direction of a core material especially.
Claims (5)
前記プリプレグの基材として熱膨張率が負の値を有する有機繊維からなる織布を用いたことを特徴とする半導体パッケージ用多層プリント配線板。 In a multilayer printed wiring board for a semiconductor package using a prepreg formed by impregnating and drying an epoxy resin composition on a substrate as an insulating layer,
A multilayer printed wiring board for a semiconductor package, wherein a woven fabric made of organic fibers having a negative coefficient of thermal expansion is used as a base material of the prepreg.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005016060A JP2006203142A (en) | 2005-01-24 | 2005-01-24 | Multilayer printed circuit board for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005016060A JP2006203142A (en) | 2005-01-24 | 2005-01-24 | Multilayer printed circuit board for semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006203142A true JP2006203142A (en) | 2006-08-03 |
Family
ID=36960826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005016060A Pending JP2006203142A (en) | 2005-01-24 | 2005-01-24 | Multilayer printed circuit board for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006203142A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159860A (en) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | Mounting structure of semiconductor element |
| JP2010001971A (en) * | 2008-06-20 | 2010-01-07 | Nsk Ltd | Rolling bearing for high speed rotation |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574976A (en) * | 1991-09-12 | 1993-03-26 | Teijin Ltd | Formation of circuit board |
| JPH0582971A (en) * | 1991-09-20 | 1993-04-02 | Shin Kobe Electric Mach Co Ltd | Multilayered printed wiring board |
| JP2000091470A (en) * | 1998-09-16 | 2000-03-31 | Shin Kobe Electric Mach Co Ltd | Chip-size package and printed circuit board device mounted therewith |
| JP2001244588A (en) * | 2000-02-29 | 2001-09-07 | Matsushita Electric Works Ltd | Composite sheet and laminated board using it |
| JP2001302879A (en) * | 2000-04-25 | 2001-10-31 | Shin Kobe Electric Mach Co Ltd | Epoxy resin composition and prepreg and printed circuit board using the same |
| JP2002114837A (en) * | 2000-10-05 | 2002-04-16 | Sumitomo Bakelite Co Ltd | Epoxy resin composition for interposer, prepreg and copper-clad laminate using the same |
-
2005
- 2005-01-24 JP JP2005016060A patent/JP2006203142A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574976A (en) * | 1991-09-12 | 1993-03-26 | Teijin Ltd | Formation of circuit board |
| JPH0582971A (en) * | 1991-09-20 | 1993-04-02 | Shin Kobe Electric Mach Co Ltd | Multilayered printed wiring board |
| JP2000091470A (en) * | 1998-09-16 | 2000-03-31 | Shin Kobe Electric Mach Co Ltd | Chip-size package and printed circuit board device mounted therewith |
| JP2001244588A (en) * | 2000-02-29 | 2001-09-07 | Matsushita Electric Works Ltd | Composite sheet and laminated board using it |
| JP2001302879A (en) * | 2000-04-25 | 2001-10-31 | Shin Kobe Electric Mach Co Ltd | Epoxy resin composition and prepreg and printed circuit board using the same |
| JP2002114837A (en) * | 2000-10-05 | 2002-04-16 | Sumitomo Bakelite Co Ltd | Epoxy resin composition for interposer, prepreg and copper-clad laminate using the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159860A (en) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | Mounting structure of semiconductor element |
| JP2010001971A (en) * | 2008-06-20 | 2010-01-07 | Nsk Ltd | Rolling bearing for high speed rotation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508076B2 (en) | Information handling system including a circuitized substrate having a dielectric layer without continuous fibers | |
| US8445094B2 (en) | Circuitized substrate with dielectric layer having dielectric composition not including continuous or semi-continuous fibers | |
| US7470990B2 (en) | Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
| US8499440B2 (en) | Method of making halogen-free circuitized substrate with reduced thermal expansion | |
| JP3905325B2 (en) | Multilayer printed wiring board | |
| JP6956388B2 (en) | Prepreg, metal-clad laminate and printed wiring board | |
| US8198551B2 (en) | Power core for use in circuitized substrate and method of making same | |
| KR20100046268A (en) | Multilayered wiring board and semiconductor device | |
| US20130319609A1 (en) | Thermosetting resin composition and prepreg and metal clad laminate using the same | |
| JP6793326B2 (en) | Prepreg, metal-clad laminate, printed wiring board | |
| JP2017189981A (en) | Laminate, metal clad laminate, printed wiring board and multilayer printed wiring board | |
| US7145221B2 (en) | Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
| US7931830B2 (en) | Dielectric composition for use in circuitized substrates and circuitized substrate including same | |
| JP2007129215A (en) | Dielectric composition for use in circuit board and circuit board formed using the same | |
| JP2011099072A (en) | Resin composition, insulating layer, prepreg, laminate, print wiring board and semiconductor device | |
| US20110207866A1 (en) | Halogen-Free Dielectric Composition For use As Dielectric Layer In Circuitized Substrates | |
| US20130025839A1 (en) | Thermal substrate | |
| JP2006203142A (en) | Multilayer printed circuit board for semiconductor package | |
| JP2015076589A (en) | Laminate sheet | |
| JP4840303B2 (en) | Insulated resin sheet with glass fiber woven fabric, laminated board, multilayer printed wiring board, and semiconductor device | |
| JP2007277463A (en) | Low dielectric prepreg, and metal foil clad laminate and multilayer printed wiring board using the same | |
| JP2014070098A (en) | Prepreg, laminate and printed wiring board | |
| JP4276227B2 (en) | Multilayer printed wiring board | |
| JP2007012871A (en) | Multilayer flexible circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20080111 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20091208 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20100203 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A02 | Decision of refusal |
Effective date: 20101005 Free format text: JAPANESE INTERMEDIATE CODE: A02 |