JP2006196880A - Optical semiconductor device and method of manufacturing it - Google Patents
Optical semiconductor device and method of manufacturing it Download PDFInfo
- Publication number
- JP2006196880A JP2006196880A JP2005358906A JP2005358906A JP2006196880A JP 2006196880 A JP2006196880 A JP 2006196880A JP 2005358906 A JP2005358906 A JP 2005358906A JP 2005358906 A JP2005358906 A JP 2005358906A JP 2006196880 A JP2006196880 A JP 2006196880A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- optical semiconductor
- well
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、圧縮歪量子井戸層と伸張歪障壁層とから構成される歪補償量子井戸構造を有する光半導体装置及びその製造方法に関する。 The present invention relates to an optical semiconductor device having a strain compensated quantum well structure composed of a compressive strain quantum well layer and an extension strain barrier layer, and a method for manufacturing the same.
近年、端面発光型半導体レーザ装置と比較して、低動作電流化並びに2次元アレイ配置による高密度集積化及び低コスト化が可能となるという多くの利点が期待される面発光型半導体レーザ装置の開発が進んでいる。特に発振波長が850nm又はそれよりも波長が長いヒ化ガリウム(GaAs)系化合物半導体材料を用いて、ギガビットイーサネット(登録商標)又は光データリンク等の近距離高速光通信用に研究開発が進められ、既に商品化されるに至っている。 2. Description of the Related Art In recent years, a surface emitting semiconductor laser device is expected to have many advantages of lower operating current and higher density integration and cost reduction by a two-dimensional array arrangement compared to an edge emitting semiconductor laser device. Development is progressing. In particular, research and development has been promoted for short-distance high-speed optical communication such as Gigabit Ethernet (registered trademark) or optical data link using a gallium arsenide (GaAs) compound semiconductor material having an oscillation wavelength of 850 nm or longer. Has already been commercialized.
これまでに報告された850nm帯の面発光型半導体レーザ装置は、活性層としてヒ化アルミニウムガリウム(AlGaAs)系多重量子井戸構造が用いられている(例えば、非特許文献1を参照。)。ここでは、例えば井戸層にGaAsが用いられ、障壁層にはAl0.3Ga0.7Asが用いられている。 The 850 nm band surface emitting semiconductor laser device reported so far uses an aluminum gallium arsenide (AlGaAs) multiple quantum well structure as an active layer (see, for example, Non-Patent Document 1). Here, for example, GaAs is used for the well layer, and Al 0.3 Ga 0.7 As is used for the barrier layer.
近年、半導体レーザ装置を構成する活性層においてさらなる光学利得向上とこれに伴う半導体レーザ装置の低閾値電流化とを実現する手段として、圧縮歪を持つ井戸層及び伸張歪を持つ障壁層から構成された、いわゆる歪補償量子井戸活性層が提案されている(例えば、特許文献1を参照。)。 In recent years, it has been composed of a well layer with compressive strain and a barrier layer with tensile strain as a means to realize further improvement of the optical gain in the active layer constituting the semiconductor laser device and lowering the threshold current of the semiconductor laser device. A so-called strain compensation quantum well active layer has been proposed (see, for example, Patent Document 1).
量子井戸構造の井戸層に圧縮歪を持たせると、圧縮効果によって価電子帯の縮退が解かれ、正孔の状態密度が低下する。この状態密度の低下によって正孔の有効質量が小さくなって電子との再結合が生じやすくなることから光学利得が増大するため、閾値電流の低下と光出力の高効率化等を実現できる。その上、障壁層には伸張歪を持たせることにより、井戸層の圧縮歪が緩和され、ミスフィット転位等の結晶性の劣化を抑制することが可能となる。但し、AlGaAs系材料は、Al組成を変化させてもその格子定数はほとんど変化しないため、活性層中にはほとんど応力歪が生じない。 When compressive strain is imparted to the well layer of the quantum well structure, the degeneration of the valence band is released by the compression effect, and the hole state density is reduced. Since the effective mass of holes becomes small due to the decrease in the density of states and recombination with electrons is likely to occur, the optical gain increases, so that a reduction in threshold current and an increase in light output efficiency can be realized. In addition, by providing the barrier layer with tensile strain, the compressive strain of the well layer is relieved, and it is possible to suppress deterioration of crystallinity such as misfit dislocation. However, since the lattice constant of the AlGaAs-based material hardly changes even when the Al composition is changed, almost no stress strain occurs in the active layer.
そこで、850nmの発振波長を実現し得る歪補償量子井戸活性層として、AlGaAs系化合物半導体の構成元素に、井戸層にはインジウム(In)を追加してAlxGayIn1-x-yAs(但し、x,yは、0<x,y<1,0<x+y<1)を用い、障壁層にはリン(P)を追加してAlxGa1-xAsyP1-y(但し、x,yは、0<x,y<1)を用いた歪補償量子井戸活性層が提案されている。このような応力歪を有する量子井戸活性層を用いることにより、閾値電流が低い面発光型半導体レーザ装置の実現が可能となる。
しかしながら、前記従来の歪補償量子井戸構造を持つAlGaInAs(井戸層)/AlGaAsP(障壁層)からなる積層構造を形成しようとすると、例えば広く化合物半導体の結晶成長に用いられている有機金属気相成長(Metal Organic Chemical Vapor Deposition:MOCVD)法は、V族原料ガスとして、井戸層の成長時にはアルシン(AsH3 )のみを供給し、障壁層の成長時にはアルシン(AsH3 )とフォスフィン(PH3 )とを供給する必要がある。これらのV族原料ガスの切り換えにはある程度の時間を要するため、井戸層の成長工程から障壁層の成長工程に移行する際、又は障壁層の成長工程から井戸層の成長工程に移行する際には結晶成長が中断する。この結晶成長が中断している間に、V族元素のヒ素(As)又はリン(P)が結晶中から脱離してしまい、井戸層と障壁層との界面においてV族原料ガスをV族元素の組成が急峻となるように切り換えることが極めて困難であるという問題がある。 However, when an attempt is made to form a layered structure composed of AlGaInAs (well layer) / AlGaAsP (barrier layer) having the conventional strain compensation quantum well structure, for example, metalorganic vapor phase epitaxy widely used for crystal growth of compound semiconductors. (Metal Organic Chemical Vapor Deposition: MOCVD) method uses only arsine (AsH 3 ) as a group V source gas for the growth of the well layer, and arsine (AsH 3 ) and phosphine (PH 3 ) for the growth of the barrier layer. Need to supply. Since switching of these group V source gases requires a certain amount of time, when shifting from the well layer growth step to the barrier layer growth step, or when shifting from the barrier layer growth step to the well layer growth step. Stops the crystal growth. While the crystal growth is interrupted, the group V element arsenic (As) or phosphorus (P) is desorbed from the crystal, and the group V source gas is supplied to the group V element at the interface between the well layer and the barrier layer. There is a problem that it is extremely difficult to switch the composition so that the composition becomes steep.
すなわち、歪補償量子井戸構造を構成するV族元素に対する組成の制御性が低いため、所望の結晶歪を有する高利得の活性層を得ることが困難であるという問題がある。 That is, there is a problem that it is difficult to obtain a high gain active layer having a desired crystal strain because the controllability of the composition with respect to the group V elements constituting the strain compensation quantum well structure is low.
本発明は、前記従来の問題を解決し、歪補償量子井戸構造を構成するV族元素に対する組成の制御性を向上し、高利得の活性層を実現できるようにすることを目的とする。 An object of the present invention is to solve the above-mentioned conventional problems, improve the controllability of the composition for the group V elements constituting the strain compensation quantum well structure, and realize a high-gain active layer.
前記の目的を達成するため、本発明は、光半導体装置を、井戸層と障壁層とを含む量子井戸構造における障壁層に生じる伸張歪を、厚さ方向の中央部分で大きく且つ井戸層との近傍部分で小さくする構成とする。 In order to achieve the above-described object, the present invention provides an optical semiconductor device in which a tensile strain generated in a barrier layer in a quantum well structure including a well layer and a barrier layer is increased at a central portion in the thickness direction and between the well layer and the well layer. The size is set to be small in the vicinity.
例えば、活性層にAlGaInAsからなる井戸層とAlGaAsPからなる障壁層とを含む歪補償量子井戸構造を用いる場合に、障壁層に添加して伸張歪を誘起するリン(P)の組成を井戸層との近傍で低くし且つ障壁層の厚さ方向の中央部分で高くする。これにより、井戸層の成長工程と障壁層の成長工程との間に、他のV族源であるヒ素(As)を供給し続けながら、リン(P)の供給量を成長開始後から供給量を除々に増やし、成長終了前から除々に減らすことができるため、井戸層の成長工程と障壁層の成長工程とを連続して行なうことができる。これにより、井戸層の成長工程と障壁層の成長工程とを中断することによるV族元素の結晶中からの脱離を防止できるので、V族元素に対する組成の制御性が向上し、高利得の活性層を実現できる。 For example, when a strain-compensated quantum well structure including a well layer made of AlGaInAs and a barrier layer made of AlGaAsP is used as the active layer, the composition of phosphorus (P) that is added to the barrier layer to induce tensile strain is Near the center of the barrier layer and higher at the center of the barrier layer in the thickness direction. Accordingly, while supplying arsenic (As), which is another group V source, between the growth step of the well layer and the growth step of the barrier layer, the supply amount of phosphorus (P) is changed from the start of growth to the supply amount. Can be gradually increased and gradually decreased before the end of growth, so that the well layer growth step and the barrier layer growth step can be performed continuously. This prevents the group V element from being detached from the crystal by interrupting the well layer growth step and the barrier layer growth step, thereby improving the controllability of the composition for the group V element and increasing the gain. An active layer can be realized.
具体的に、本発明に係る光半導体装置は、井戸層と該井戸層よりも禁制帯幅(バンドギャップ)が大きい障壁層とを交互に積層してなる量子井戸構造を有する活性層を備え、井戸層及び障壁層の各禁制帯幅はそれぞれ一定であり、各井戸層には圧縮歪が均等に印加される一方、各障壁層には該各障壁層における厚さ方向の中央部分が大きく且つ井戸層との近傍部分が小さい伸張歪が印加されていることを特徴とする。 Specifically, an optical semiconductor device according to the present invention includes an active layer having a quantum well structure in which well layers and barrier layers having a larger forbidden band width (band gap) than the well layers are alternately stacked, The forbidden band widths of the well layer and the barrier layer are constant, and compressive strain is uniformly applied to each well layer, while each barrier layer has a large central portion in the thickness direction of each barrier layer and A small extension strain is applied in the vicinity of the well layer.
本発明の光半導体装置は、井戸層及び障壁層の各禁制帯幅はそれぞれ一定であり、各井戸層には圧縮歪が均等に印加される一方、各障壁層には該各障壁層における厚さ方向の中央部分が大きく且つ井戸層との近傍部分が小さい伸張歪が印加されているため、所望の禁制帯幅及び所望の歪量の両立を実現した歪補償量子井戸構造を得ることができる。 In the optical semiconductor device of the present invention, the forbidden band widths of the well layer and the barrier layer are constant, and compressive strain is uniformly applied to each well layer, while the thickness of each barrier layer is applied to each barrier layer. A strain compensation quantum well structure that achieves both a desired forbidden band width and a desired amount of strain can be obtained because a tensile strain is applied in the central portion in the longitudinal direction and in the vicinity of the well layer is small. .
本発明の光半導体装置において、活性層はIII-V族化合物半導体からなり、各井戸層はIII族元素及びV族元素の各組成が位置によらず一定であり、各障壁層はIII族及びV族元素の組成が各障壁層の厚さ方向に変化していることが好ましい。このようにすると、III-V族化合物半導体からなる活性層を有する場合に、所望の禁制帯幅及び所望の歪量を得ることができる。 In the optical semiconductor device of the present invention, the active layer is made of a III-V compound semiconductor, each well layer has a constant composition of group III elements and group V elements regardless of position, and each barrier layer is made of group III and It is preferable that the composition of the group V element changes in the thickness direction of each barrier layer. In this way, when having an active layer made of a III-V group compound semiconductor, a desired forbidden band width and a desired strain amount can be obtained.
本発明の光半導体装置は、各障壁層において伸張歪は厚さ方向に対称に分布していることが好ましい。 In the optical semiconductor device of the present invention, it is preferable that the extension strain is distributed symmetrically in the thickness direction in each barrier layer.
この場合に、各井戸層はAlGaInAsにより形成され、且つ、各障壁層はAlGaAsPにより形成されており、各障壁層におけるAlGaAsPは、それぞれが組成変調されて形成されていることが好ましい。 In this case, each well layer is preferably made of AlGaInAs, and each barrier layer is preferably made of AlGaAsP, and the AlGaAsP in each barrier layer is preferably formed by composition modulation.
この場合に、各障壁層におけるAlGaAsPのP組成は、各障壁層における厚さ方向の中央部分が高く且つ井戸層との近傍部分が低いことが好ましい。 In this case, the P composition of AlGaAsP in each barrier layer is preferably high in the central portion in the thickness direction in each barrier layer and low in the vicinity of the well layer.
この場合に、各障壁層におけるAlGaAsPのGa組成は、各障壁層における厚さ方向の中央部分が高く且つ井戸層との近傍部分が低いことが好ましい。このようにすると、V族元素であるAs及びPの組成変調による禁制帯幅の変動をIII族元素であるAl及びGaの組成変調によって補償できるため、障壁層の禁制帯幅を一定とすることができる。 In this case, the Ga composition of AlGaAsP in each barrier layer is preferably high in the central portion in the thickness direction in each barrier layer and low in the vicinity of the well layer. In this way, the variation in the forbidden band width due to the composition modulation of the group V elements As and P can be compensated by the composition modulation of the group III elements Al and Ga, so that the forbidden band width of the barrier layer is made constant. Can do.
本発明の光半導体装置において、活性層がIII-V族化合物半導体からなる場合に、活性層はGaAsからなる基板の上に形成されていることが好ましい。 In the optical semiconductor device of the present invention, when the active layer is made of a group III-V compound semiconductor, the active layer is preferably formed on a substrate made of GaAs.
この場合に、本発明の光半導体装置は、基板の上に、それぞれAlGaAsからなる積層膜により形成され、活性層を厚さ方向に挟む第1の反射層及び第2の反射層をさらに備えていることが好ましい。 In this case, the optical semiconductor device of the present invention further includes a first reflective layer and a second reflective layer that are each formed of a laminated film made of AlGaAs on the substrate and sandwich the active layer in the thickness direction. Preferably it is.
本発明の光半導体装置において、各井戸層がAlGaInAsにより形成され且つ各障壁層がAlGaAsPにより形成されている場合に、活性層と第1の反射層及び第2の反射層との少なくとも一方の間に形成され、AlGaAsが酸化されてなる酸化層をさらに備え、酸化層のAl組成は、井戸層、障壁層、第1の反射層及び第2の反射層よりも高いことが好ましい。 In the optical semiconductor device of the present invention, when each well layer is made of AlGaInAs and each barrier layer is made of AlGaAsP, the active layer is at least one of the first reflective layer and the second reflective layer. And an oxide layer formed by oxidizing AlGaAs, and the Al composition of the oxide layer is preferably higher than that of the well layer, the barrier layer, the first reflective layer, and the second reflective layer.
この場合に、本発明の光半導体装置は、活性層、第1の反射層及び第2の反射層が柱状に形成されており、柱状の活性層の上方及び下方に形成された第1の電極及び第2の電極をさらに備え、第1の電極又は第2の電極から注入された電流により生じた活性層からの発光光は、第1の反射層又は第2の反射層を通して外部に取り出されることが好ましい。 In this case, in the optical semiconductor device of the present invention, the active layer, the first reflective layer, and the second reflective layer are formed in a columnar shape, and the first electrode formed above and below the columnar active layer. And a second electrode, and emitted light from the active layer generated by the current injected from the first electrode or the second electrode is extracted to the outside through the first reflective layer or the second reflective layer. It is preferable.
この場合に、本発明の光半導体装置は、柱状に形成された活性層、第1の反射層及び第2の反射層の周囲に形成され、誘電率が4よりも小さい誘電体膜をさらに備えていることが好ましい。このようにすると、柱状に形成された活性層等を埋め込む誘電体膜の寄生容量を低減できるため、光半導体装置の高速動作がより容易となる。 In this case, the optical semiconductor device of the present invention further includes a dielectric film formed around the active layer, the first reflective layer, and the second reflective layer formed in a columnar shape and having a dielectric constant smaller than 4. It is preferable. In this way, since the parasitic capacitance of the dielectric film that embeds the active layer formed in a columnar shape can be reduced, high-speed operation of the optical semiconductor device becomes easier.
この場合に、誘電体膜はベンゾシクロブテン(BCB)からなることが好ましい。 In this case, the dielectric film is preferably made of benzocyclobutene (BCB).
本発明に係る光半導体装置は、III-V族化合物半導体からなる光半導体装置の製造方法を対象とし、基板の上に井戸層を形成する工程(a)と、井戸層の上に該井戸層よりも禁制帯幅が大きい障壁層を形成する工程(b)と、工程(a)と工程(b)とを複数回繰り返すことにより、井戸層と障壁層とが交互に積層されてなる量子井戸構造を有する活性層を形成する工程(c)とを備え、工程(a)において、井戸層はIII族元素及びV族元素の各組成を一定として形成し、工程(b)において、障壁層はIII族元素及びV族元素の各組成を厚さ方向に変化させて形成することにより、各井戸層には圧縮歪が均等に印加される一方、各障壁層には該各障壁層における厚さ方向の中央部分が大きく且つ井戸層との近傍部分が小さい伸張歪が印加されることを特徴とする。 An optical semiconductor device according to the present invention is directed to a method for manufacturing an optical semiconductor device made of a III-V group compound semiconductor, and includes a step (a) of forming a well layer on a substrate, and the well layer on the well layer. A quantum well in which a well layer and a barrier layer are alternately stacked by repeating a step (b) of forming a barrier layer having a larger forbidden band width and a step (a) and a step (b) a plurality of times. A step (c) for forming an active layer having a structure, wherein in the step (a), the well layer is formed with a constant composition of the group III element and the group V element, and in the step (b), the barrier layer is formed By forming the composition of the group III element and the group V element in the thickness direction, compressive strain is uniformly applied to each well layer, while the thickness in each barrier layer is applied to each barrier layer. A tensile strain is applied in the central part of the direction and small in the vicinity of the well layer. It is characterized by that.
本発明の光半導体装置の製造方法によると、井戸層形成工程(a)において、井戸層はIII族元素及びV族元素の各組成を一定として形成し、障壁層形成工程(b)において、障壁層はIII族元素及びV族元素の各組成を厚さ方向に変化させて形成することにより、各井戸層には圧縮歪が均等に印加される一方、各障壁層には該各障壁層における厚さ方向の中央部分が大きく且つ井戸層との近傍部分が小さい伸張歪が印加される。従って、本発明の光半導体装置を実現することができる。 According to the method for manufacturing an optical semiconductor device of the present invention, in the well layer forming step (a), the well layer is formed with a constant composition of each of the group III element and the group V element, and in the barrier layer forming step (b), the barrier layer is formed. The layers are formed by changing the composition of each of the group III element and the group V element in the thickness direction, so that compressive strain is uniformly applied to each well layer, while each barrier layer has a structure in each barrier layer. A tensile strain is applied in the central portion in the thickness direction and small in the vicinity of the well layer. Therefore, the optical semiconductor device of the present invention can be realized.
本発明の光半導体装置の製造方法は、工程(a)において、各井戸層はAlGaInAsにより形成し、工程(b)において、各障壁層はAlGaAsPにより形成し、各障壁層のAlGaAsPにおけるP組成は、各障壁層における厚さ方向の中央部分が高く且つ井戸層との近傍部分が低いことが好ましい。 In the method of manufacturing an optical semiconductor device of the present invention, in step (a), each well layer is formed of AlGaInAs, in step (b), each barrier layer is formed of AlGaAsP, and the P composition in the AlGaAsP of each barrier layer is It is preferable that the central portion in the thickness direction of each barrier layer is high and the vicinity of the well layer is low.
本発明の光半導体装置の製造方法は、工程(b)において、各障壁層のAlGaAsPにおけるGa組成は、各障壁層における厚さ方向の中央部分が高く且つ井戸層との近傍部分が低いことが好ましい。 In the method for manufacturing an optical semiconductor device of the present invention, in step (b), the Ga composition in the AlGaAsP of each barrier layer is such that the central portion in the thickness direction of each barrier layer is high and the vicinity of the well layer is low. preferable.
本発明の光半導体装置の製造方法において、工程(a)及び工程(b)は、連続して行なうことが好ましい。このようにすると、井戸層と障壁層との界面におけるV族元素の組成の制御を設計値通りに確実に行なえるため、結晶性が優れた歪補償量子井戸構造を有する活性層を得ることができる。 In the method for manufacturing an optical semiconductor device of the present invention, it is preferable that the step (a) and the step (b) are performed continuously. This makes it possible to reliably control the composition of the group V element at the interface between the well layer and the barrier layer as designed, so that an active layer having a strain compensated quantum well structure with excellent crystallinity can be obtained. it can.
本発明の光半導体装置の製造方法において、工程(a)及び工程(b)には、有機金属気相成長法を用いることが好ましい。 In the method for manufacturing an optical semiconductor device of the present invention, it is preferable to use a metal organic chemical vapor deposition method for the step (a) and the step (b).
本発明の光半導体装置の製造方法は、各井戸層をAlGaInAsにより形成し、各障壁層をAlGaAsPにより形成する場合に、工程(a)においてAs原料にはアルシンを用い、工程(b)においてAs原料にはアルシンを用い且つP原料にはフォスフィンを用いることが好ましい。 In the method of manufacturing an optical semiconductor device of the present invention, when each well layer is formed of AlGaInAs and each barrier layer is formed of AlGaAsP, arsine is used as the As raw material in step (a), and As is used in step (b). It is preferable to use arsine as the raw material and phosphine as the P raw material.
本発明に係る光半導体装置及びその製造方法によると、歪補償量子井戸構造を有する活性層の井戸層と障壁層との界面における半導体組成の制御性が向上するため、高利得の活性層を実現できる。 According to the optical semiconductor device and the manufacturing method thereof according to the present invention, the controllability of the semiconductor composition at the interface between the well layer and the barrier layer of the active layer having the strain compensated quantum well structure is improved, so that a high gain active layer is realized. it can.
(一実施形態)
本発明の一実施形態について図面を参照しながら説明する。
(One embodiment)
An embodiment of the present invention will be described with reference to the drawings.
図1は本発明の一実施形態に係る光半導体装置であって、歪補償量子井戸構造を持つ活性層を有する面発光型半導体レーザ装置の断面構成を模式的に示している。 FIG. 1 schematically shows a cross-sectional configuration of a surface emitting semiconductor laser device having an active layer having a strain compensation quantum well structure, which is an optical semiconductor device according to an embodiment of the present invention.
図1に示すように、本実施形態に係る面発光型半導体レーザ装置は、n型の導電性を持つGaAsからなる基板1と、該基板1の上に順次形成され、n型のAlGaAsからなる第1反射鏡層2、アンドープのAl0.6Ga0.4Asからなる第1スペーサ層3、AlGaInAs/AlGaAsPからなる量子井戸活性層4、アンドープのAl0.6Ga0.4Asからなる第2スペーサ層5、電流狭窄層6、p型のAlGaAsからなる第2反射鏡層7、p型のGaAsからなるコンタクト層8とから構成されている。ここで、各スペーサ層3及び5は、光ガイド層として機能する。
As shown in FIG. 1, the surface emitting semiconductor laser device according to this embodiment includes a
第1反射鏡層2及び第2反射鏡層7は、それぞれ高屈折率層であるAl0.12Ga0.88Asと低屈折率層であるAl0.9Ga0.1Asとの積層構造を有する。高屈折率層及び低屈折率層のそれぞれの厚さは、λ/4n(但し、λは発振波長であり、nは屈折率である。)である。高屈折率層と低屈折率層とを1組とすると、それぞれ、第1反射鏡層2は34.5組分が積層され、第2反射鏡層7は22.5組分が積層されて構成されている。ここで、0.5組分とは、各反射鏡層2、7の最上層又は最下層において高屈折率層及び低屈折率層のいずれか一方を設けない構成をいう。
The first reflecting
電流狭窄層6は、p型のAl0.98Ga0.02Asからなる電流アパーチャ領域6aと、該電流アパーチャ領域6aの周縁部が酸化されてなる電流狭窄領域6bとから構成されている。なお、ここでは、電流狭窄層6は、第2スペーサ層5と第2反射鏡層7との間に設けたが、第1反射鏡層2と第1スペーサ層3との間及び第2スペーサ層5と第2反射鏡層7との間の少なくとも一方に設ければよい。
The
第1反射鏡層2の上部、第1スペーサ層3、量子井戸活性層4、第2スペーサ層5、電流狭窄層6、第2反射鏡層7及びコンタクト層8は柱(ポスト)状に形成されており、該柱状に形成された部分の周囲は、酸化シリコン(SiO2 )からなる保護膜12を介在させたベンゾシクロブテン(Benzocyclobutene:BCB)からなる埋め込み層9により埋め込まれている。
The upper part of the
基板1の第1反射鏡層2の反対側の面上には、金(Au)とゲルマニウム(Ge)とニッケル(Ni)との合金又は積層膜からなるn側電極10が形成されている。また、埋め込み層9の上には、チタン(Ti)と白金(Pt)と金(Au)との合金又は積層膜からなり、その内縁部が平面円形状のコンタクト層8の周縁部と接する開口部11aを有すると共に保護膜12を介在させたp側電極11が形成されている。
An n-
以下、前記のように構成された面発光型半導体レーザ装置の製造方法について説明する。 A method for manufacturing the surface emitting semiconductor laser device configured as described above will be described below.
まず、MOCVD方により、n型のGaAsからなる基板1の上に、n型のAlGaAsからなる第1反射鏡層2、アンドープのAl0.6Ga0.4Asからなる第1スペーサ層3、AlGaInAs/AlGaAsPからなる量子井戸活性層4、アンドープのAl0.6Ga0.4Asからなる第2スペーサ層5、p型のAl0.98Ga0.02Asからなる電流狭窄形成層、p型のAlGaAsからなる第2反射鏡層7及びp型のGaAsからなるコンタクト層8を順次エピタキシャル成長させる。ここで、III族源として、Ga、Al及びInには、例えばトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)及びをトリメチルインジウム(TMI)用いる。また、V族源として、Asには例えばアルシン(AsH3 )を用い、Pには例えばフォスフィン(PH3 )を用いる。
First, by MOCVD, a
次に、リソグラフィ法及び塩素(Cl2 )ガスを主成分とするドライエッチング法により、エピタキシャル成長した半導体層に対して第1反射鏡層2に達するまで選択的にエッチングすることにより、柱状の動作領域を形成する。
Next, by selectively etching the epitaxially grown semiconductor layer until it reaches the first reflecting
次に、水蒸気酸化法により、柱状の動作領域を水蒸気酸化して、電流狭窄形成層の周縁部に電流狭窄領域6bを選択的に形成することにより、電流狭窄形成層の中央部に電流アパーチャ領域6a形成する。ここでは、電流狭窄形成層の組成がAl0.98Ga0.02Asであり、Al組成が高い領域がAl組成が低い領域よりも水蒸気酸化され易いという性質を利用している。
Next, the columnar operation region is steam-oxidized by the steam oxidation method, and the
次に、基板1上における柱状の動作領域の周囲を埋め込むように、誘電率が低いBCBをスピン塗布した後硬化することにより、埋め込み層9を形成する。その後、スパッタ法又は真空蒸着法等により、基板1の裏面にはn側電極10を形成し、また、コンタクト層8の周縁部を含み埋め込み層9の上にはp側電極11を形成する。なお、本実施形態においては、BCBからなる埋め込み層9の底面、側面及び上面を例えばBCBよりも硬度が高く安定した酸化シリコンからなる保護膜12で覆うことにより、半導体レーザ装置の信頼性を向上させている。
Next, a buried
なお、埋め込み層9は、誘電率(比誘電率)が4以下の誘電体を用いることが好ましい。すなわち、例えば誘電率が約3.9の酸化シリコン、誘電率が約3.3のポリイミド、さらには誘電率が約2.5のBCBを用いることにより、埋め込み層9の寄生容量を低減できるので、該半導体レーザ装置の高周波特性を向上することができる。
The buried
以下、本実施形態に係る量子井戸活性層4の製造方法及びその特徴について図面を参照しながら説明する。
Hereinafter, a method for manufacturing the quantum well
図2は図1に示した量子井戸活性層4を拡大した断面構成を模式的に示している。図2に示すように、量子井戸活性層4は、例えば3層でそれぞれの厚さが約6nmのAl0.14Ga0.73In0.13Asからなる圧縮歪量子井戸層4aと、4層でそれぞれの厚さが約8nmのAl0.1Ga0.9As0.75P0.25(但し、膜厚方向の中央部の組成)からなる伸張歪障壁層4bとを交互に積層して構成されている。
FIG. 2 schematically shows an enlarged cross-sectional structure of the quantum well
本実施形態においては、n型GaAsからなる基板1に対して+1.0%程度の圧縮歪量を持つAlGaInAsからなる圧縮歪量子井戸層4aを用いている。これに対し、伸張歪障壁層4bには、該障壁層4b中に伸張歪量が分布するように構成元素の組成が制御されており、最大で−1.0%程度の伸張歪量を持つAlGaAsPを用いている。
In the present embodiment, a compressive strain
すなわち、本実施形態に係る歪補償量子井戸構造は、圧縮歪量子井戸層4aを組成が変調しないAl0.14Ga0.73In0.13Asとする一方、伸張歪障壁層4bを、圧縮歪量子井戸層4aからのヒ素(As)の脱離と伸張歪障壁層4bからのヒ素(As)又はリン(P)の脱離とを防止すると共に、さらには伸張歪障壁層4bから圧縮歪井戸層4aへのリン(P)の拡散を防止するため、V族元素及びIII族元素の組成を変調させる構成としている。
That is, in the strain compensated quantum well structure according to the present embodiment, the compression strain
図3に量子井戸活性層4におけるV族元素の組成分布を示し、図4に量子井戸活性層4におけるIII族元素の組成分布を示す。図3及び図4において、符号4aは圧縮歪量子井戸層4aのV族元素であるリン(P)及びヒ素(As)の各組成分布を示し、符号4bは伸張歪障壁層4bのV族元素であるリン(P)及びヒ素(As)の各組成分布を示している。
FIG. 3 shows the composition distribution of group V elements in the quantum well
図3に示すように、圧縮歪井戸層4aの成長工程と伸張歪障壁層4bの成長工程との間に、ヒ素(As)を供給し続けながら、リン(P)の供給量を成長開始直後から供給量を除々に増やし、成長終了前から除々に減らしている。このため、圧縮歪井戸層4aの成長工程と伸張歪障壁層4bの成長工程とを中断することなく行なうことができる。その結果、圧縮歪井戸層4aの成長工程と伸張歪障壁層4bの成長工程とを中断することによるAs又はPの結晶中からの脱離を防止できるので、V族元素(As、P)に対する組成の制御性が向上して、高利得の量子井戸活性層4を実現することが可能となる。
As shown in FIG. 3, while supplying arsenic (As) between the growth step of the compressive
図5は、各圧縮歪量子井戸層4a及び各伸張歪障壁層4bにおけるそれぞれ一定値を持つ禁制帯幅と、伸張歪障壁層4bにおいては、例えば禁制帯幅が約1.8eVの一定値を得られるように、歪量が0%から−1%程度の幅で変化する様子を示している。図5においては、歪量の正の値が圧縮歪を示し、負の値が伸張歪を示している。
FIG. 5 shows a forbidden band width having a constant value in each compression strain
本実施形態においては、伸張歪障壁層4bの禁制帯幅が一定値を示すように伸張歪量を調整している。この調整は、図3及び図4に示す通り、伸張歪障壁層4bを構成するIII族元素(Al、Ga)及びV族元素(As、P)の各組成をそれぞれ適当に変調させることにより行なっている。なお、図3〜図5において、各グラフの横軸の距離の基点は第1スペーサ3の上面である。
In the present embodiment, the amount of stretch strain is adjusted so that the forbidden band width of the stretch
図6は本実施形態の量子井戸活性層4における圧縮歪井戸層4a及び組成変調された伸張歪障壁層4bの格子定数と禁制帯幅の関係を示している。なお、図6には無歪の井戸層及び無歪の障壁層をも比較用に記載している。図6に示すように、圧縮歪井戸層4aにおいては格子定数及び禁制帯幅は共に変化しないが、伸張歪障壁層4bにおいては禁制帯幅が1.8eVで一定となるように、格子定数が組成変調することにより制御されていることが分かる。
FIG. 6 shows the relationship between the lattice constant and the forbidden band width of the compression
以上説明したように、本実施形態によると、いわゆる歪補償多重量子井戸構造における圧縮歪井戸層4aの成長工程と伸張歪障壁層4bの成長工程とを中断することがないため、圧縮歪井戸層4aからのヒ素(As)の脱離を防止することができる。さらに、伸張歪障壁層4bの成長工程においては、V族元素(As、P)及びIII族元素(Al、Ga)の組成を除々に変化させて井戸層からのヒ素(As)の脱離を防止することができる。
As described above, according to the present embodiment, the growth process of the compression
また、連続した成長工程において、伸張歪障壁層4bから圧縮歪井戸層4aへ移行する際にも、V族元素(As、P)及びIII族元素(Al、Ga)の組成を除々に変化させているため、すなわちリン(P)の供給量を除々に減らすため、圧縮歪井戸層4aへのリン(P)の拡散を抑制することができる。
In addition, in the continuous growth process, the composition of the group V elements (As, P) and the group III elements (Al, Ga) is gradually changed when shifting from the extension
従って、本発明に係る半導体レーザ装置は、伸張歪障壁層4bに伸張歪を生じさせながら、圧縮歪井戸層4aの組成を均一に形成できるため、高利得を実現できる。これにより、閾値電流が低減して発光効率を向上させることができる。
Therefore, the semiconductor laser device according to the present invention can realize a high gain because the composition of the compressive
なお、本実施形態においては、量子井戸活性層4における圧縮歪井戸層4aを3層とし、伸張歪障壁層4bを4層としたが、一例であって、この構成に限られない。
In the present embodiment, the compression
また、光半導体装置として、面発光型半導体レーザ装置を例に説明したが、本発明は面発光型半導体レーザ装置に限られない。すなわち、歪補償量子井戸構造を持つ活性層を有する光半導体装置に適用可能である。 Further, although the surface emitting semiconductor laser device has been described as an example of the optical semiconductor device, the present invention is not limited to the surface emitting semiconductor laser device. That is, the present invention can be applied to an optical semiconductor device having an active layer having a strain compensation quantum well structure.
本発明に係る光半導体装置及びその製造方法は、歪補償量子井戸構造を有する活性層の井戸層と障壁層との界面における半導体組成の制御性が向上して、高利得の活性層を実現でき、例えば、発振波長が850nm前後の光通信用の垂直共振器型面発光レーザ装置等に有用である。 The optical semiconductor device and the manufacturing method thereof according to the present invention can realize a high gain active layer by improving the controllability of the semiconductor composition at the interface between the well layer and the barrier layer of the active layer having the strain compensation quantum well structure. For example, it is useful for a vertical cavity surface emitting laser device for optical communication whose oscillation wavelength is around 850 nm.
1 基板
2 第1反射鏡層
3 第1スペーサ層
4 量子井戸活性層
4a 圧縮歪量子井戸層
4b 伸張歪障壁層
5 第2スペーサ層
6 電流狭窄層
6a 電流アパーチャ領域
6b 電流狭窄領域
7 第2反射鏡層
8 コンタクト層
9 埋め込み層
10 n側電極
11 p側電極
11a 開口部
12 保護膜
DESCRIPTION OF
Claims (18)
前記井戸層及び障壁層の各禁制帯幅はそれぞれ一定であり、
前記各井戸層には圧縮歪が均等に印加される一方、前記各障壁層には該各障壁層における厚さ方向の中央部分が大きく且つ前記井戸層との近傍部分が小さい伸張歪が印加されていることを特徴とする光半導体装置。 An active layer having a quantum well structure in which well layers and barrier layers having a larger forbidden band width than the well layers are alternately stacked;
Each forbidden band width of the well layer and the barrier layer is constant,
While compressive strain is uniformly applied to each well layer, tensile strain is applied to each barrier layer in a large central portion in the thickness direction in each barrier layer and small in the vicinity of the well layer. An optical semiconductor device.
前記各井戸層は、III族元素及びV族元素の各組成が位置によらず一定であり、
前記各障壁層は、III族及びV族元素の組成が前記各障壁層の厚さ方向に変化していることを特徴とする請求項1に記載の光半導体装置。 The active layer is made of a III-V compound semiconductor,
In each of the well layers, the composition of the group III element and the group V element is constant regardless of the position,
2. The optical semiconductor device according to claim 1, wherein each of the barrier layers has a composition of a group III element and a group V element changed in a thickness direction of the barrier layers.
前記酸化層のAl組成は、前記井戸層、障壁層、第1の反射層及び第2の反射層よりも高いことを特徴とする請求項8に記載の光半導体装置。 An oxide layer formed between at least one of the active layer and the first reflective layer and the second reflective layer, and formed by oxidizing AlGaAs;
9. The optical semiconductor device according to claim 8, wherein an Al composition of the oxide layer is higher than that of the well layer, the barrier layer, the first reflective layer, and the second reflective layer.
前記柱状の活性層の上方及び下方に形成された第1の電極及び第2の電極をさらに備え、
前記第1の電極又は前記第2の電極から注入された電流により生じた前記活性層からの発光光は、前記第1の反射層又は前記第2の反射層を通して外部に取り出されることを特徴とする請求項8又は9に記載の光半導体装置。 The active layer, the first reflective layer, and the second reflective layer are formed in a columnar shape,
Further comprising a first electrode and a second electrode formed above and below the columnar active layer,
The emitted light from the active layer generated by the current injected from the first electrode or the second electrode is extracted outside through the first reflective layer or the second reflective layer. The optical semiconductor device according to claim 8 or 9.
基板の上に井戸層を形成する工程(a)と、
前記井戸層の上に該井戸層よりも禁制帯幅が大きい障壁層を形成する工程(b)と、
前記工程(a)と前記工程(b)とを複数回繰り返すことにより、前記井戸層と前記障壁層とが交互に積層されてなる量子井戸構造を有する活性層を形成する工程(c)とを備え、
前記工程(a)において、前記井戸層はIII族元素及びV族元素の各組成を一定として形成し、前記工程(b)において、前記障壁層はIII族元素及びV族元素の各組成を厚さ方向に変化させて形成することにより、前記各井戸層には圧縮歪が均等に印加される一方、前記各障壁層には該各障壁層における厚さ方向の中央部分が大きく且つ前記井戸層との近傍部分が小さい伸張歪が印加されることを特徴とする光半導体装置の製造方法。 A method of manufacturing an optical semiconductor device made of a III-V compound semiconductor,
Forming a well layer on the substrate (a);
Forming a barrier layer having a larger forbidden band width than the well layer on the well layer;
Step (c) of forming an active layer having a quantum well structure in which the well layers and the barrier layers are alternately stacked by repeating the step (a) and the step (b) a plurality of times. Prepared,
In the step (a), the well layer is formed with a constant composition of each of the group III element and the V group element. In the step (b), the barrier layer is formed with a thickness of each of the group III element and the group V element. By forming the well layer in the vertical direction, compressive strain is uniformly applied to each well layer, while each barrier layer has a large central portion in the thickness direction in each barrier layer and the well layer. A method of manufacturing an optical semiconductor device, wherein a small extension strain is applied to a portion in the vicinity.
前記工程(b)において、前記各障壁層はAlGaAsPにより形成し、前記各障壁層のAlGaAsPにおけるP組成は、前記各障壁層における厚さ方向の中央部分が高く且つ前記井戸層との近傍部分が低いことを特徴とする請求項13に記載の光半導体装置の製造方法。 In the step (a), each well layer is formed of AlGaInAs,
In the step (b), each of the barrier layers is formed of AlGaAsP, and the P composition in the AlGaAsP of each of the barrier layers is high in the central portion in the thickness direction of each of the barrier layers and in the vicinity of the well layer. 14. The method of manufacturing an optical semiconductor device according to claim 13, wherein the method is low.
前記工程(b)において、As原料にはアルシンを用い、且つ、P原料にはフォスフィンを用いることを特徴とする請求項14〜17のいずれか1項に記載の光半導体装置の製造方法。 In the step (a), arsine is used as the As raw material,
The method of manufacturing an optical semiconductor device according to any one of claims 14 to 17, wherein in the step (b), arsine is used as the As raw material and phosphine is used as the P raw material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005358906A JP2006196880A (en) | 2004-12-17 | 2005-12-13 | Optical semiconductor device and method of manufacturing it |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365719 | 2004-12-17 | ||
JP2005358906A JP2006196880A (en) | 2004-12-17 | 2005-12-13 | Optical semiconductor device and method of manufacturing it |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196880A true JP2006196880A (en) | 2006-07-27 |
Family
ID=36802664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005358906A Ceased JP2006196880A (en) | 2004-12-17 | 2005-12-13 | Optical semiconductor device and method of manufacturing it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196880A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009545865A (en) * | 2006-07-31 | 2009-12-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | LED semiconductor substrate |
JP2019091846A (en) * | 2017-11-16 | 2019-06-13 | 住友電気工業株式会社 | Vertical resonance type surface emission laser, and method for manufacturing vertical resonance type surface emission laser |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162482A (en) * | 1995-12-08 | 1997-06-20 | Nippon Telegr & Teleph Corp <Ntt> | Surface emitting semiconductor laser |
JPH09312438A (en) * | 1996-05-21 | 1997-12-02 | Sony Corp | Semiconductor laser element |
JPH10270787A (en) * | 1997-03-21 | 1998-10-09 | Nec Corp | Multiple quantum well optical semiconductor device and its manufacture |
-
2005
- 2005-12-13 JP JP2005358906A patent/JP2006196880A/en not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162482A (en) * | 1995-12-08 | 1997-06-20 | Nippon Telegr & Teleph Corp <Ntt> | Surface emitting semiconductor laser |
JPH09312438A (en) * | 1996-05-21 | 1997-12-02 | Sony Corp | Semiconductor laser element |
JPH10270787A (en) * | 1997-03-21 | 1998-10-09 | Nec Corp | Multiple quantum well optical semiconductor device and its manufacture |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009545865A (en) * | 2006-07-31 | 2009-12-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | LED semiconductor substrate |
US8405065B2 (en) | 2006-07-31 | 2013-03-26 | Osram Opto Semiconductors Gmbh | LED semiconductor body |
JP2019091846A (en) * | 2017-11-16 | 2019-06-13 | 住友電気工業株式会社 | Vertical resonance type surface emission laser, and method for manufacturing vertical resonance type surface emission laser |
JP7043802B2 (en) | 2017-11-16 | 2022-03-30 | 住友電気工業株式会社 | Method for manufacturing a vertical resonance type surface emitting laser and a vertical resonance type surface emitting laser |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7609745B2 (en) | Semiconductor laser apparatus | |
US8737447B2 (en) | Nitride semiconductor laser | |
JP2010177651A (en) | Semiconductor laser device | |
JP2011101039A (en) | Nitride semiconductor laser device | |
JP2019012744A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
US20060193361A1 (en) | Vertical cavity surface emitting laser device having a higher optical output power | |
JP2007019277A (en) | Semiconductor light emitting element | |
JP2007524253A (en) | Strain compensation structure for reducing defects caused by oxides in semiconductor devices | |
JP6271934B2 (en) | Nitride semiconductor surface emitting laser and manufacturing method thereof | |
WO2018180450A1 (en) | Semiconductor multilayer film reflecting mirror and vertical resonator-type light emitting element | |
JP2010109223A (en) | Surface-emitting laser | |
JP4822608B2 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
US7459719B2 (en) | Superlattice optical semiconductor device where each barrier layer has high content of group III elements in center portion and low content near well layer | |
WO2006044124A1 (en) | Method and structure for deep well structures for long wavelength active regions | |
US8048703B2 (en) | Light emitting devices with inhomogeneous quantum well active regions | |
JP2006229210A (en) | Nitride semiconductor laser device and its manufacturing method | |
JP5858659B2 (en) | Photonic crystal surface emitting laser and manufacturing method thereof | |
JP5381692B2 (en) | Semiconductor light emitting device | |
JP2017204579A (en) | Vertical resonator type light-emitting element and method for manufacturing vertical resonator type light emitting element | |
JP2008028375A (en) | Nitride semiconductor laser device | |
JP2006196880A (en) | Optical semiconductor device and method of manufacturing it | |
JP7043802B2 (en) | Method for manufacturing a vertical resonance type surface emitting laser and a vertical resonance type surface emitting laser | |
JP2008244360A (en) | Semiconductor light-emitting element | |
JP2006253340A (en) | Surface emission laser element, manufacturing method thereof, surface emission laser array, electrophotographic system, optical communication system, and optical interconnection system | |
JP2005252111A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20120626 |