JP2006196840A

JP2006196840A - Wiring board and manufacturing method thereof

Info

Publication number: JP2006196840A
Application number: JP2005009271A
Authority: JP
Inventors: Kengo Oka; 賢吾岡; Yuji Otani; 祐司大谷; Takashi Nagasaka; 長坂　　崇
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2005-01-17
Filing date: 2005-01-17
Publication date: 2006-07-27

Abstract

<P>PROBLEM TO BE SOLVED: To realize appropriate electric connection configuration of a resistor by providing the resistor in a through hole of a surface layer, with no increased processes, in a wiring board in which the through-hole provided to the surface layer among a plurality of stacked layers is packed with a resistor. <P>SOLUTION: A first electrode 51 is provided to the portion corresponding to a through-hole 20 in an inside layer 12 of a surface layer 11. The first electrode 51 consists of a first conductor layer 31 positioned on the side of inner layer 12, and a first metal layer 41 positioned on the side of a resistor 60. The opening edge of the through-hole 20 on the outer surface of the surface layer 11 is provided with a second electrode 52. The second electrode 52 has a second conductor layer 32 and a second metal layer 42 laminated from the surface layer 11 side, which comprises an opening 52a that opens in the through-hole 20. The resistor 60 is electrically connected to the first metal layer 41 and the second metal layer 42. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、複数の層を積層するとともに、積層された複数の層のうちの表層にスルーホールを設け、このスルーホール内に抵抗体を充填してなる配線基板およびその製造方法に関する。 The present invention relates to a wiring board in which a plurality of layers are stacked, a through hole is provided in a surface layer of the plurality of stacked layers, and a resistor is filled in the through hole, and a manufacturing method thereof.

図１６は、複数の層を積層してなる従来の一般的な配線基板としてのアルミナ積層基板の概略断面構成を示す図である。 FIG. 16 is a diagram showing a schematic cross-sectional configuration of an alumina laminated substrate as a conventional general wiring substrate formed by laminating a plurality of layers.

複数の層としての複数のアルミナシート１１、１２、１３が積層されており、各アルミナシート１１〜１３にはスルーホール２０が形成されている。 A plurality of alumina sheets 11, 12, and 13 as a plurality of layers are laminated, and through holes 20 are formed in the alumina sheets 11 to 13.

そして、スルーホール２０および各シート１１〜１３の間および表層のアルミナシート１１、１３の外面には、タングステン（Ｗ）やモリブデン（Ｍｏ）からなる導体層３０が形成されており、これらスルーホール２０および導体層３０により、アルミナ積層基板の配線部が形成されている。 A conductor layer 30 made of tungsten (W) or molybdenum (Mo) is formed between the through holes 20 and the sheets 11 to 13 and on the outer surfaces of the surface alumina sheets 11 and 13. The conductor layer 30 forms the wiring portion of the alumina laminated substrate.

また、表層のアルミナシート１１、１３の表面に位置する導体層３０の表面には、銅メッキやニッケルメッキなどからなる金属層４０が形成されている。表層のアルミナシート１１、１３の表面において、これら導体層３０および金属層４０により、アルミナ積層基板の電極部５０が構成されている。 Further, a metal layer 40 made of copper plating, nickel plating, or the like is formed on the surface of the conductor layer 30 located on the surface of the surface alumina sheets 11 and 13. On the surface of the surface alumina sheets 11 and 13, the conductor layer 30 and the metal layer 40 constitute an electrode portion 50 of an alumina laminated substrate.

この電極部５０には、図１６に示されるように、ＬａＢ₆系、ＳｎＯ₂系、ＲｕＯ₂系などの厚膜抵抗体からなる抵抗体６０や、図示しない実装部品がはんだや導電性接着剤などを介して電気的に接続される。 As shown in FIG. 16, the electrode unit 50 includes a resistor 60 made of a thick film resistor such as LaB ₆ , SnO ₂ , or RuO ₂ , or a mounting component (not shown) such as a solder or a conductive adhesive. It is electrically connected through such as.

ここで、ＷやＭｏなどからなる導体層３０と上記抵抗体６０および上記はんだや導電性接着剤とを直接に接続した場合、両者の接続部における電気的な抵抗値が大きくなり、不具合を生じる。 Here, when the conductor layer 30 made of W, Mo, or the like is directly connected to the resistor 60 and the solder or conductive adhesive, the electrical resistance value at the connection portion between the two becomes large, causing a problem. .

そのため、これら電極部５０においては、導体層３０の上に上記したメッキなどからなる金属層４０を形成し、この金属層４０を介して、上記抵抗体６０および上記はんだや導電性接着剤との電気的な接続を行うことにより、電気的な抵抗値機能を確保するようにしている。 Therefore, in these electrode portions 50, the metal layer 40 made of the above-described plating or the like is formed on the conductor layer 30, and the resistor 60 and the solder or conductive adhesive are connected via the metal layer 40. By making an electrical connection, an electrical resistance value function is ensured.

このようなアルミナ積層基板は、複数のアルミナシート１１〜１３のそれぞれに対してパンチング加工などによりスルーホール２０を形成し、スルーホール２０の内部および各シート１１〜１３の表面に導体層３０を形成した後、これらアルミナシート１１〜１３を積層し、１０００℃よりも高温、たとえば約１６００℃にて焼成を行う。 In such an alumina laminated substrate, through holes 20 are formed in each of a plurality of alumina sheets 11 to 13 by punching or the like, and conductor layers 30 are formed in the through holes 20 and on the surfaces of the sheets 11 to 13. After that, the alumina sheets 11 to 13 are laminated and fired at a temperature higher than 1000 ° C., for example, about 1600 ° C.

ここで、導体層３０には、アルミナシート１１〜１３などの基材を焼成する温度以上の融点を有する材料が用いられる。そのため、約１０００℃を超える焼成を行うアルミナ積層基板に使用できる導体層３０の材料としては、上記したＷやＭｏなどを主成分とする材料が用いられる。 Here, the conductor layer 30 is made of a material having a melting point equal to or higher than the temperature at which the base material such as the alumina sheets 11 to 13 is fired. For this reason, as the material of the conductor layer 30 that can be used for the alumina laminated substrate that is fired at a temperature exceeding about 1000 ° C., a material mainly composed of the above-described W or Mo is used.

その後、表層のアルミナシート１１、１３の表面に位置する導体層３０の表面に、銅メッキやニッケルメッキなどからなる金属層４０を形成する。こうして、表層のアルミナシート１１、１３において上記電極部５０が形成される。 Thereafter, a metal layer 40 made of copper plating, nickel plating or the like is formed on the surface of the conductor layer 30 located on the surface of the surface alumina sheets 11 and 13. Thus, the electrode part 50 is formed on the surface alumina sheets 11 and 13.

さらに、表層のアルミナシート１１、１３の電極部５０の一部に対して、厚膜抵抗体からなる抵抗体６０を配置し、焼成することにより形成する。この厚膜抵抗体からなる抵抗体６０は、ＬａＢ₆系、ＳｎＯ₂系、ＲｕＯ₂系などからなるが、基板焼成温度よりも低い温度、たとえば１０００℃以下の温度で焼成される。 Further, a resistor 60 made of a thick film resistor is disposed on a part of the electrode portion 50 of the surface alumina sheets 11 and 13 and fired. The thick film resistor 60 is made of LaB ₆ , SnO ₂ , RuO _2, etc., and is fired at a temperature lower than the substrate firing temperature, for example, 1000 ° C. or less.

このように、アルミナシート１１〜１３の積層、焼成、金属層の形成、抵抗体の形成といった各工程を順次行うことによって、図１６に示されるようなアルミナ積層基板ができあがる。 In this way, by sequentially performing the steps of laminating the alumina sheets 11 to 13, firing, forming the metal layer, and forming the resistor, an alumina laminated substrate as shown in FIG. 16 is completed.

このようなアルミナ積層基板に代表される配線基板へのニーズは、部品の高密度実装化および基板の小型化であるが、機能の増加や使用環境の変化から、配線基板に形成が必要な抵抗体６０の数も増加する傾向にある。 The need for a wiring board represented by such an alumina laminated board is high-density mounting of components and downsizing of the board, but resistance that must be formed on the wiring board due to increased functions and changes in usage environment The number of bodies 60 also tends to increase.

このような状況から、図１７に示されるように、積層基板としての配線基板において、抵抗体６０を、表層に設けたスルーホール２０内に充填して形成するようにしたものが、従来より提案されている（たとえば、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６、特許文献７、特許文献８参照）。 From such a situation, as shown in FIG. 17, in a wiring board as a laminated board, a resistor 60 is formed by filling a through hole 20 provided in a surface layer. (For example, see Patent Literature 1, Patent Literature 2, Patent Literature 3, Patent Literature 4, Patent Literature 5, Patent Literature 6, Patent Literature 7, and Patent Literature 8).

この図１７に示される構成では、表層１１の内側の層１２におけるスルーホール２０に対応する部位には、第１の電極部５１が設けられており、表層１１の外面におけるスルーホール２０の開口部をふさぐように、第２の電極部５２が設けられている。 In the configuration shown in FIG. 17, a first electrode portion 51 is provided at a portion corresponding to the through hole 20 in the inner layer 12 of the surface layer 11, and an opening portion of the through hole 20 on the outer surface of the surface layer 11. A second electrode portion 52 is provided so as to block the gap.

そして、これら第１の電極部５１および第２の電極部５２は、スルーホール２０内に充填された抵抗体６０と電気的に接続されている。
特開平１１−６８２６１号公報特開平１０−６５３４２号公報特開平１−２９８７９６号公報特開平８−１６２７６１号公報特開平４−１３９８９６号公報特開平４−８８９５号公報Ｓ特開昭６０−１６７４９０号公報特開昭５８−２１３９０号公報 The first electrode portion 51 and the second electrode portion 52 are electrically connected to the resistor 60 filled in the through hole 20.
JP-A-11-68261 Japanese Patent Laid-Open No. 10-65342 Japanese Patent Laid-Open No. 1-298796 JP-A-8-162761 JP-A-4-139896 Japanese Patent Laid-Open No. 4-8895 S JP 60-167490 A JP 58-21390 A

しかしながら、上記図１７に示されるような、表層１１に設けられたスルーホール２０内に抵抗体６０を充填してなる構成を製造するにあたっては、次に述べるような問題が生じる。 However, in manufacturing a structure in which the resistor 60 is filled in the through hole 20 provided in the surface layer 11 as shown in FIG.

上述したように、抵抗体６０は、基板焼成温度よりも低い温度で焼成されるため、図１７に示される構成を製造するためには、各層の積層、焼成を行うことで第１の電極部５１を形成した後に、表層１１のスルーホール２０内に抵抗体６０を形成し、その後、さらに、上側の第２の電極部５２を形成することになる。 As described above, since the resistor 60 is fired at a temperature lower than the substrate firing temperature, in order to manufacture the configuration shown in FIG. 17, the first electrode portion is formed by laminating and firing each layer. After forming 51, the resistor 60 is formed in the through hole 20 of the surface layer 11, and then the upper second electrode portion 52 is further formed.

つまり、積層、焼成、金属層の形成、抵抗体の形成といった各工程を順次行うことによって形成される従来の一般的な配線基板に対して、図１７に示される構成とした場合には、さらに、スルーホール２０の上側に電極部５２を形成するという後工程が加わることになる。 That is, when the conventional general wiring board formed by sequentially performing each process such as lamination, firing, metal layer formation, and resistor formation is configured as shown in FIG. Then, a post process of forming the electrode part 52 on the upper side of the through hole 20 is added.

また、上記図１７において、第１および第２の電極部５１、５２は、上述したようにＷやＭｏなどから形成されることになるため、そのままでは、厚膜抵抗体からなる抵抗体６０と第１および第２の電極部５１、５２との電気的な抵抗値機能を十分に確保することができない。 In FIG. 17, since the first and second electrode portions 51 and 52 are made of W, Mo, or the like as described above, the resistor 60 made of a thick film resistor is used as it is. The electric resistance value function with the first and second electrode portions 51 and 52 cannot be sufficiently ensured.

そのため、図１７に示されるスルーホール２０内において、抵抗体６０の上端部および下端部と、各電極部５１、５２との間に、接続性を確保するための上記金属層４０を形成する必要がある。 Therefore, in the through hole 20 shown in FIG. 17, it is necessary to form the metal layer 40 for ensuring connectivity between the upper and lower ends of the resistor 60 and the electrode portions 51 and 52. There is.

しかし、図１７において、抵抗体６０の上端部には、メッキできないなどの理由から金属層を形成することができないため、抵抗体６０と各電極部５１、５２との電気的な接続を十分に確保することが困難になるという問題も生じる。 However, in FIG. 17, a metal layer cannot be formed on the upper end portion of the resistor 60 because it cannot be plated, so that the electrical connection between the resistor 60 and each of the electrode portions 51 and 52 is sufficient. There is also a problem that it is difficult to ensure.

また、上記図１７に示される構成においては、第１および第２の電極部５１、５２を銅や銀などの厚膜導体を用いて形成する方法もある。このような厚膜導体からなる各電極部５１、５２と上記厚膜抵抗体からなる抵抗体６０との接続においては、電気的な抵抗値機能は十分に確保される。 In the configuration shown in FIG. 17, there is a method in which the first and second electrode portions 51 and 52 are formed using a thick film conductor such as copper or silver. In the connection between each of the electrode portions 51 and 52 made of a thick film conductor and the resistor 60 made of the thick film resistor, an electrical resistance value function is sufficiently secured.

しかし、この場合、積層、焼成の後、表層１１においてスルーホール２０を介した第１の電極部５１の形成、抵抗体６０の形成、第２の電極部５２の形成を行うことになる。 However, in this case, after stacking and firing, the first electrode portion 51, the resistor 60, and the second electrode portion 52 are formed in the surface layer 11 through the through holes 20.

そのため、この場合においても、積層、焼成、金属層形成、抵抗体形成といった従来の一般的な製造方法において、スルーホール２０の上側に電極部５２を形成するという後工程が加わることになる。 Therefore, even in this case, a post-process for forming the electrode portion 52 on the upper side of the through hole 20 is added in a conventional general manufacturing method such as lamination, firing, metal layer formation, and resistor formation.

また、第１および第２の電極部５１、５２を銅や銀などの厚膜導体を用いて形成する場合、焼成後にスルーホール２０を介して下側の第１の電極部５１を形成するとき、たとえばφ０．１ｍｍ程度の微細なスルーホール２０内に、厚膜導体を配置することは困難であるという問題がある。 When the first and second electrode portions 51 and 52 are formed using a thick film conductor such as copper or silver, when the lower first electrode portion 51 is formed through the through-hole 20 after firing. For example, there is a problem that it is difficult to dispose a thick film conductor in a minute through hole 20 having a diameter of about 0.1 mm.

本発明は、上記した問題に鑑みてなされたものであり、複数の層が積層されるとともに積層された複数の層のうちの表層にスルーホールを設け、このスルーホール内に抵抗体を充填してなる配線基板において、工程を増加させることなく、表層のスルーホール内に抵抗体を設け、適切な抵抗体の電気的接続構成を実現することを目的とする。 The present invention has been made in view of the above-described problems, and a plurality of layers are laminated and a through hole is provided in a surface layer of the plurality of laminated layers, and a resistor is filled in the through hole. It is an object of the present invention to provide an appropriate electrical connection configuration of a resistor by providing a resistor in a through hole in a surface layer without increasing the number of steps.

上記目的を達成するため、請求項１に記載の発明では、複数の層（１１、１２、１３）が積層されており、積層された複数の層（１１〜１３）のうちの表層（１１）にスルーホール（２０）を設け、このスルーホール（２０）内に抵抗体（６０）を充填してなる配線基板において、次のような特徴点を有している。 In order to achieve the above object, in the invention described in claim 1, a plurality of layers (11, 12, 13) are laminated, and a surface layer (11) of the plurality of laminated layers (11-13). A wiring board formed by providing a through hole (20) and filling the through hole (20) with a resistor (60) has the following characteristics.

・表層（１１）の内側の層（１２）におけるスルーホール（２０）に対応する部位には、第１の電極部（５１）が設けられており、この第１の電極部（５１）は、内側の層（１２）側に位置する第１の導体層（３１）と、抵抗体（６０）側に位置する第１の金属層（４１）とから構成されていること。 A portion corresponding to the through hole (20) in the inner layer (12) of the surface layer (11) is provided with a first electrode portion (51), and the first electrode portion (51) It is comprised from the 1st conductor layer (31) located in the inner layer (12) side, and the 1st metal layer (41) located in the resistor (60) side.

・表層（１１）の外面におけるスルーホール（２０）の開口縁部には、第２の電極部（５２）が設けられており、第２の電極部（５２）は、表層（１１）側から第２の導体層（３２）、第２の金属層（４２）が積層されて構成されたものであって、且つ、スルーホール（２０）に開口する開口部（５２ａ）を有するものであること。 A second electrode portion (52) is provided at the opening edge of the through hole (20) on the outer surface of the surface layer (11), and the second electrode portion (52) is formed from the surface layer (11) side. The second conductor layer (32) and the second metal layer (42) are laminated and have an opening (52a) that opens to the through hole (20). .

・抵抗体（６０）は、第１の金属層（４１）と第２の金属層（４２）とに電気的に接続されていること。本発明の配線基板はこれらの点を特徴としている。 The resistor (60) is electrically connected to the first metal layer (41) and the second metal layer (42). The wiring board of the present invention is characterized by these points.

それによれば、上記内側の層（１２）に設けられる第１の電極部（５１）の第１の導体層（３１）、および、表層（１１）の外面に設けられる第２の電極部（５２）の第２の導体層（３２）は、それぞれ、従来の配線基板と同様に、積層前の各層（１１〜１３）に対して形成することにより作ることができる。 According to this, the first conductor layer (31) of the first electrode portion (51) provided on the inner layer (12) and the second electrode portion (52 provided on the outer surface of the surface layer (11). The second conductive layer (32) can be formed by forming each of the layers (11 to 13) before lamination, like the conventional wiring board.

また、第２の導体層（３２）は、表層（１１）のスルーホール（２０）を開口させる開口部（５２ａ）を有するから、各層（１１〜１３）を積層・焼成した後であって各金属層（４１、４２）の形成前且つ抵抗体（６０）の充填前の状態においては、この開口部（５２ａ）およびスルーホール（２０）を介して、第１の導体層（３１）の表面が露出した形となる。 Further, since the second conductor layer (32) has an opening (52a) for opening the through hole (20) of the surface layer (11), each layer (11-13) is laminated and fired, In a state before the formation of the metal layers (41, 42) and before the filling of the resistor (60), the surface of the first conductor layer (31) is passed through the opening (52a) and the through hole (20). Becomes an exposed shape.

そのため、焼成後において、第１の金属層（４１）および第２の金属層（４２）は、同時にメッキなどを行うことで形成することができる。そして、この金属層形成工程の後に、上記開口部（５２ａ）からスルーホール（２０）内へ抵抗体（６０）を充填すれば、本発明の配線基板を形成することができる。 Therefore, after firing, the first metal layer (41) and the second metal layer (42) can be formed by performing plating or the like at the same time. And after this metal layer formation process, if the resistor (60) is filled into the through hole (20) from the opening (52a), the wiring board of the present invention can be formed.

このように、本発明の配線基板は、従来の一般的な配線基板の製造方法と同様に、積層、焼成、金属層形成、抵抗体形成という工程を経て製造することができる。 As described above, the wiring board of the present invention can be manufactured through the steps of lamination, firing, metal layer formation, and resistor formation in the same manner as a conventional method for manufacturing a general wiring board.

そして、抵抗体（６０）は、当該抵抗体（６０）との電気的な接続性に優れた第１の金属層（４１）および第２の金属層（４２）を介して電気的に接続されるため、抵抗体（６０）と各電極部（５１、５２）との電気的な抵抗値機能は十分に確保される。 The resistor (60) is electrically connected via the first metal layer (41) and the second metal layer (42) excellent in electrical connectivity with the resistor (60). Therefore, the electrical resistance value function between the resistor (60) and each electrode part (51, 52) is sufficiently ensured.

したがって、本発明によれば、複数の層（１１〜１３）が積層されるとともに積層された複数の層（１１〜１３）のうちの表層（１１）にスルーホール（２０）を設け、このスルーホール（２０）内に抵抗体（６０）を充填してなる配線基板において、工程を増加させることなく、表層（１１）のスルーホール（２０）内に抵抗体（６０）を設け、適切な抵抗体（６０）の電気的接続構成を実現することができる。 Therefore, according to the present invention, a plurality of layers (11-13) are laminated and a through hole (20) is provided in the surface layer (11) of the laminated layers (11-13). In the wiring board in which the resistor (60) is filled in the hole (20), the resistor (60) is provided in the through hole (20) of the surface layer (11) without increasing the number of steps, and an appropriate resistance is obtained. An electrical connection configuration of the body (60) can be realized.

ここで、請求項２に記載の発明のように、請求項１に記載の配線基板においては、第１の導体層（３１）および第２の導体層（３２）は、タングステン、モリブデン、タングステン合金およびモリブデン合金の中から選択されたものにできる。 Here, as in the invention according to claim 2, in the wiring board according to claim 1, the first conductor layer (31) and the second conductor layer (32) are tungsten, molybdenum, tungsten alloy. And can be selected from molybdenum alloys.

また、請求項３に記載の発明のように、請求項１または請求項２に記載の配線基板においては、第１の金属層（４１）および第２の金属層（４２）は、銅メッキまたはニッケルメッキからなるものにできる。 In the wiring board according to claim 1 or 2, as in the invention according to claim 3, the first metal layer (41) and the second metal layer (42) are copper plated or It can be made of nickel plating.

また、請求項４に記載の発明のように、請求項１〜請求項３に記載の配線基板においては、抵抗体（６０）は、１０００℃以下の温度で焼成されてなるものにできる。 Further, as in the invention according to claim 4, in the wiring board according to claims 1 to 3, the resistor (60) can be fired at a temperature of 1000 ° C. or lower.

また、請求項５に記載の発明のように、請求項１〜請求項４に記載の配線基板においては、複数の層（１１〜１３）を構成する材質は、１０００℃よりも高温で焼成されるものにできる。 Further, as in the invention according to claim 5, in the wiring board according to claims 1 to 4, the material constituting the plurality of layers (11 to 13) is fired at a temperature higher than 1000 ° C. Can be.

請求項６に記載の発明では、複数の層（１１、１２、１３）を積層し、積層された複数の層（１１〜１３）のうちの表層（１１）にスルーホール（２０）を設け、このスルーホール（２０）内に抵抗体（６０）を充填してなる配線基板の製造方法において、次のような特徴点を有している。 In the invention according to claim 6, a plurality of layers (11, 12, 13) are stacked, and a through hole (20) is provided in the surface layer (11) of the stacked layers (11 to 13), The wiring board manufacturing method in which the through hole (20) is filled with the resistor (60) has the following characteristic points.

・スルーホール（２０）が設けられた表層（１１）を含む複数の層（１１〜１３）に対して、導体層（３０）を形成する工程では、表層（１１）の内側となる層（１２）におけるスルーホール（２０）に対応する部位に、導体層（３０）としての第１の導体層（３１）を設けるとともに、表層（１１）におけるスルーホール（２０）の開口縁部に、導体層（３０）としてスルーホール（２０）に開口する開口部（５２ａ）を有する第２の導体層（３２）を設けるようにすること。 In the step of forming the conductor layer (30) with respect to the plurality of layers (11-13) including the surface layer (11) provided with the through hole (20), the layer (12) which is inside the surface layer (11) The first conductor layer (31) as the conductor layer (30) is provided in a portion corresponding to the through hole (20) in the outer layer), and the conductor layer is formed at the opening edge of the through hole (20) in the surface layer (11). As (30), a second conductor layer (32) having an opening (52a) opening in the through hole (20) is provided.

・続いて、導体層（３０）が形成された複数の層（１１〜１３）を積層して焼成する工程を行うこと。 -Subsequently, the process of laminating | stacking and baking the several layer (11-13) in which the conductor layer (30) was formed is performed.

・その後、表層（１１）の外面の導体層（３０）の上に金属層（４０）を形成する工程を行うにあたって、金属層（４０）とともに、スルーホール（２０）を介して第１の導体層（３１）、第２の導体層（３２）の上に、それぞれ第１の金属層（４１）、第２の金属層（４２）を同時に形成すること。 -Then, in performing the process of forming a metal layer (40) on the conductor layer (30) of the outer surface of a surface layer (11), a 1st conductor is passed through a through hole (20) with a metal layer (40). A first metal layer (41) and a second metal layer (42) are simultaneously formed on the layer (31) and the second conductor layer (32), respectively.

・続いて、スルーホール（２０）内に抵抗体（６０）を充填し、抵抗体（６０）を、第１の金属層（４１）と第２の金属層（４２）とに電気的に接続すること。本発明の配線基板の製造方法は、これらの点を特徴としている。 Subsequently, the through hole (20) is filled with the resistor (60), and the resistor (60) is electrically connected to the first metal layer (41) and the second metal layer (42). To do. The method for manufacturing a wiring board according to the present invention is characterized by these points.

それによれば、第１の電極部（５１）の第１の導体層（３１）および第２の電極部（５２）の第２の導体層（３２）は、それぞれ、従来の配線基板と同様に、複数の層（１１〜１３）に対して、導体層（３０）を形成する工程により作ることができる。 According to this, the first conductor layer (31) of the first electrode part (51) and the second conductor layer (32) of the second electrode part (52) are respectively similar to the conventional wiring board. It can be made by a step of forming a conductor layer (30) for a plurality of layers (11-13).

そして、複数の層（１１〜１３）を積層して焼成する工程を行い、この焼成工程の後に、従来と同様に、表層（１１）の外面の導体層（３０）の上に金属層（４０）を形成する工程を行う。 And the process of laminating | stacking and baking a several layer (11-13) is performed, and after this baking process, a metal layer (40 on the outer conductor layer (30) of a surface layer (11) like the past. ) Is performed.

ここで、本発明においては、第２の導体層（３２）の開口部（５２ａ）およびスルーホール（２０）を介して、第１の導体層（３１）の表面が露出した形となっているため、この金属層形成工程において、第１の金属層（４１）および第２の金属層（４２）は、同時にメッキなどにより形成することができる。 Here, in the present invention, the surface of the first conductor layer (31) is exposed through the opening (52a) and the through hole (20) of the second conductor layer (32). Therefore, in this metal layer forming step, the first metal layer (41) and the second metal layer (42) can be formed simultaneously by plating or the like.

それによって、上記請求項１に記載の配線基板に示されるような第１の電極部（５１）および第２の電極部（５２）が形成される。 Thereby, the first electrode portion (51) and the second electrode portion (52) as shown in the wiring board according to the first aspect are formed.

そして、この金属層の形成工程の後に、上記第２の導体層（３２）の開口部（５２ａ）からスルーホール（２０）内へ抵抗体（６０）を充填すれば、上記請求項１に記載の配線基板を形成することができる。 Then, after the metal layer forming step, the resistor (60) is filled into the through hole (20) from the opening (52a) of the second conductor layer (32). The wiring board can be formed.

また、抵抗体（６０）は、当該抵抗体（６０）との電気的な接続性に優れた第１の金属層（４１）および第２の金属層（４２）を介して電気的に接続されるため、抵抗体（６０）と各電極部（５１、５２）との電気的な抵抗値機能は十分に確保される。 Further, the resistor (60) is electrically connected via the first metal layer (41) and the second metal layer (42) excellent in electrical connectivity with the resistor (60). Therefore, the electrical resistance value function between the resistor (60) and each electrode part (51, 52) is sufficiently ensured.

このように、本発明は、請求項１に記載の配線基板を適切に製造することのできる配線基板の製造方法を提供するものである。そして、本製造方法は、従来の一般的な配線基板の製造方法と同様に、積層、焼成、金属層形成、抵抗体形成という工程を経て、配線基板を製造するものである。 Thus, the present invention provides a method for manufacturing a wiring board capable of appropriately manufacturing the wiring board according to claim 1. And this manufacturing method manufactures a wiring board through the process of lamination | stacking, baking, metal layer formation, and resistor formation similarly to the manufacturing method of the conventional general wiring board.

したがって、本発明によっても、複数の層（１１〜１３）が積層されるとともに積層された複数の層（１１〜１３）のうちの表層（１１）にスルーホール（２０）を設け、このスルーホール（２０）内に抵抗体（６０）を充填してなる配線基板において、工程を増加させることなく、表層（１１）のスルーホール（２０）内に抵抗体（６０）を設け、適切な抵抗体（６０）の電気的接続構成を実現することができる。 Therefore, according to the present invention, a plurality of layers (11-13) are laminated and a through hole (20) is provided in the surface layer (11) of the laminated layers (11-13). In the wiring board formed by filling the resistor (60) in (20), the resistor (60) is provided in the through hole (20) of the surface layer (11) without increasing the number of steps, and an appropriate resistor is obtained. The electrical connection configuration of (60) can be realized.

ここで、請求項７に記載の発明のように、請求項６に記載の配線基板の製造方法においては、第１の導体層（３１）および第２の導体層（３２）を、タングステン、モリブデン、タングステン合金およびモリブデン合金の中から選択されたものを用いて形成することができる。 Here, as in the invention according to claim 7, in the method for manufacturing a wiring board according to claim 6, the first conductor layer (31) and the second conductor layer (32) are made of tungsten, molybdenum. , A tungsten alloy and a molybdenum alloy can be used.

また、請求項８に記載の発明のように、請求項６または請求項７に記載の配線基板の製造方法においては、第１の金属層（４１）および第２の金属層（４２）を、銅メッキまたはニッケルメッキにより形成することができる。 In the method for manufacturing a wiring board according to claim 6 or 7, as in the invention according to claim 8, the first metal layer (41) and the second metal layer (42) are It can be formed by copper plating or nickel plating.

また、請求項９に記載の発明のように、請求項６〜請求項８に記載の配線基板の製造方法においては、抵抗体（６０）を、１０００℃以下の温度で焼成することにより形成することができる。 Moreover, in the manufacturing method of the wiring board according to claims 6 to 8, as in the invention according to claim 9, the resistor (60) is formed by firing at a temperature of 1000 ° C. or lower. be able to.

また、請求項１０に記載の発明のように、請求項６〜請求項９に記載の配線基板の製造方法においては、積層された複数の層（１１〜１３）を、１０００℃よりも高温で焼成することができる。 Moreover, in the manufacturing method of the wiring board according to claims 6 to 9, as in the invention according to claim 10, the plurality of stacked layers (11 to 13) are heated at a temperature higher than 1000 ° C. It can be fired.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図１（ａ）は、本発明の実施形態に係る配線基板１００の要部の概略断面構成を示す図であって表層１１のスルーホール２０近傍部を示す図であり、図１（ｂ）は図１（ａ）中のスルーホール２０の上視平面図である。また、図２および図３は、本実施形態の配線基板１００の製造方法を示す概略断面図である。 FIG. 1A is a diagram showing a schematic cross-sectional configuration of the main part of the wiring board 100 according to the embodiment of the present invention, and is a diagram showing the vicinity of the through hole 20 of the surface layer 11, and FIG. It is a top view top view of the through hole 20 in Fig.1 (a). 2 and 3 are schematic cross-sectional views showing a method for manufacturing the wiring board 100 of the present embodiment.

［構成等］
本実施形態の配線基板１００は、全体としては、図２（ｅ）に示されるように、複数の層１１、１２、１３が積層されてなる積層基板である。 [Configuration]
As shown in FIG. 2E, the wiring board 100 of the present embodiment is a laminated board in which a plurality of layers 11, 12, and 13 are laminated.

具体的には、複数の層１１〜１３を構成する材質は、１０００℃よりも高温で焼成されるものである。本例では、各層１１〜１３は、アルミナシートからなるものであり、本配線基板１００はアルミナ積層基板として構成されている。 Specifically, the material constituting the plurality of layers 11 to 13 is fired at a temperature higher than 1000 ° C. In this example, each layer 11-13 consists of an alumina sheet, and this wiring board 100 is comprised as an alumina laminated substrate.

また、本例では、層１１〜１３は、３層であるが、もちろん２層でもよいし、４層以上であってもよい。ここで、層１１〜１３のうち最上層１１と最下層１３とが、積層された複数の層１１〜１３のうちの表層１１、１３である。 Moreover, in this example, although the layers 11-13 are three layers, of course, two layers may be sufficient and four layers or more may be sufficient. Here, the uppermost layer 11 and the lowermost layer 13 of the layers 11 to 13 are the surface layers 11 and 13 of the plurality of stacked layers 11 to 13.

そして、本実施形態では、図２（ｅ）における上側の表層１１に対して、図１に示される構成が採用されている。なお、図２（ｅ）は製造途中の状態を示すものであり、その後の製造工程にて形成される図１の構成は、図２（ｅ）には示されていない。 And in this embodiment, the structure shown by FIG. 1 is employ | adopted with respect to the upper surface layer 11 in FIG.2 (e). FIG. 2 (e) shows a state in the middle of manufacturing, and the configuration of FIG. 1 formed in the subsequent manufacturing process is not shown in FIG. 2 (e).

本実施形態の配線基板１００の構成について、図１および図２（ｅ）を参照して説明する。 The configuration of the wiring board 100 of the present embodiment will be described with reference to FIGS. 1 and 2 (e).

本配線基板１００においては、アルミナシートからなる層１１〜１３のそれぞれには、層１１〜１３の厚さ方向に貫通するスルーホール２０が形成されている。 In the present wiring board 100, through-holes 20 penetrating in the thickness direction of the layers 11 to 13 are formed in each of the layers 11 to 13 made of an alumina sheet.

そして、スルーホール２０および各層１１〜１３の間および表層１１の外面には、タングステン（Ｗ）やモリブデン（Ｍｏ）からなる導体層３０が形成されており、これらスルーホール２０および導体層３０により、本配線基板１００における配線部が形成されている。 A conductor layer 30 made of tungsten (W) or molybdenum (Mo) is formed between the through hole 20 and each of the layers 11 to 13 and on the outer surface of the surface layer 11. A wiring portion in the wiring substrate 100 is formed.

また、図１に示されるように、表層１１の外面には、はんだや導電性接着剤などを介して実装部品が接続される電極部５０が形成されている。この実装部品接続用の電極部５０は、表層１１の外面に位置する導体層３０の表面に、無電解の銅メッキやニッケルメッキあるいはインクジェット法などからなる金属層４０を形成してなる。 As shown in FIG. 1, an electrode portion 50 to which a mounting component is connected via solder or a conductive adhesive is formed on the outer surface of the surface layer 11. The electrode part 50 for connecting mounting parts is formed by forming a metal layer 40 made of electroless copper plating, nickel plating, an ink jet method or the like on the surface of the conductor layer 30 located on the outer surface of the surface layer 11.

また、図１に示されるように、表層１１に設けられているスルーホール２０内には抵抗体６０が充填されている。 As shown in FIG. 1, a resistor 60 is filled in the through hole 20 provided in the surface layer 11.

そして、表層１１の内側の層１２におけるスルーホール２０に対応する部位には、第１の電極部５１が設けられている。ここで、この第１の電極部５１は、内側の層１２側に位置する第１の導体層３１と、抵抗体６０側に位置する第１の金属層４１とから構成されている。 A first electrode portion 51 is provided at a portion corresponding to the through hole 20 in the inner layer 12 of the surface layer 11. Here, the first electrode portion 51 includes a first conductor layer 31 located on the inner layer 12 side and a first metal layer 41 located on the resistor 60 side.

さらに、図１に示されるように、表層１１の外面におけるスルーホール２０の開口縁部には、第２の電極部５２が設けられている。 Further, as shown in FIG. 1, a second electrode portion 52 is provided at the opening edge of the through hole 20 on the outer surface of the surface layer 11.

この第２の電極部５２は、表層１１側から第２の導体層３２、第２の金属層４２が積層されて構成されたものである。さらに、第２の電極部５２は、スルーホール２０に開口し抵抗体６０を露出させる開口部５２ａを有するものである。 The second electrode portion 52 is configured by laminating the second conductor layer 32 and the second metal layer 42 from the surface layer 11 side. Further, the second electrode portion 52 has an opening 52 a that opens to the through hole 20 and exposes the resistor 60.

そして、抵抗体６０は、下側の第１の金属層４１と上側の第２の金属層４２とに電気的に接続されている。それにより、抵抗体６０の電極部としての第１の電極部５１および第２の電極部５２は、抵抗体６０に電気的に接続されている。 The resistor 60 is electrically connected to the lower first metal layer 41 and the upper second metal layer 42. Thereby, the first electrode portion 51 and the second electrode portion 52 as the electrode portions of the resistor 60 are electrically connected to the resistor 60.

ここで、抵抗体６０の電極部としての第１の電極部５１および第２の電極部５２は、上記した実装部品接続用の電極部５０とともに、スルーホール２０や導体層３０に対して電気的に接続されている。そして、これら電極部５０、５１、５２はスルーホール２０や導体層３０とともに本配線基板１００の配線部を構成している。 Here, the first electrode portion 51 and the second electrode portion 52 as the electrode portions of the resistor 60 are electrically connected to the through hole 20 and the conductor layer 30 together with the above-described electrode portion 50 for mounting component. It is connected to the. These electrode parts 50, 51, 52 constitute a wiring part of the wiring board 100 together with the through hole 20 and the conductor layer 30.

具体的には、第１の電極部５１および第２の電極部５２において、第１の導体層３１および第２の導体層３２は、上記導体層３０と同様の材質、たとえば、Ｗ、Ｍｏ、Ｗ合金、およびＭｏ合金などから選択されたものからなる。つまり、第１の導体層３１および第２の導体層３２は、上記導体層３０の一部として構成されている。 Specifically, in the first electrode portion 51 and the second electrode portion 52, the first conductor layer 31 and the second conductor layer 32 are made of the same material as the conductor layer 30, for example, W, Mo, It consists of what was selected from W alloy, Mo alloy, etc. That is, the first conductor layer 31 and the second conductor layer 32 are configured as a part of the conductor layer 30.

また、第１の金属層４１および第２の金属層４２は、上記した実装部品接続用の電極部５０における金属層４０と同様の材質、たとえば、無電解の銅メッキやニッケルメッキなどからなるメッキ層や、インクジェット法により形成された銅やニッケルなどの金属膜からなる。 Further, the first metal layer 41 and the second metal layer 42 are made of the same material as that of the metal layer 40 in the mounting part connecting electrode part 50 described above, for example, electroless copper plating or nickel plating. It consists of a layer or a metal film such as copper or nickel formed by an ink jet method.

また、抵抗体６０は、１０００℃以下の温度で焼成されてなるものであり、具体的には、ＬａＢ₆系、ＳｎＯ₂系、ＲｕＯ₂系などの厚膜抵抗体からなる。 Further, the resistor 60 is fired at a temperature of 1000 ° C. or less, and specifically, a thick film resistor such as LaB ₆ , SnO ₂ , or RuO ₂ .

そして、このような厚膜抵抗体からなる抵抗体６０は、抵抗体６０との電気的な接続性に優れた第１の金属層４１および第２の金属層４２を介して電気的に接続されるため、抵抗体６０と第１および第２の電極部５１、５２との電気的な抵抗値機能は十分確保されている。 And the resistor 60 which consists of such a thick film resistor is electrically connected through the 1st metal layer 41 and the 2nd metal layer 42 which were excellent in the electrical connection property with the resistor 60. Therefore, the electrical resistance value function between the resistor 60 and the first and second electrode portions 51 and 52 is sufficiently ensured.

［製造方法等］
次に、本実施形態の配線基板１００の製造方法について、図１〜図３を参照して説明する。なお、図２は、配線基板１００の焼成工程までを示す工程図であり、図３は、抵抗体用の電極部５１、５２の形成工程を示す工程図である。 [Manufacturing method]
Next, the manufacturing method of the wiring board 100 of this embodiment is demonstrated with reference to FIGS. FIG. 2 is a process diagram showing up to the firing process of the wiring substrate 100, and FIG.

まず、図２（ａ）に示されるように、複数のアルミナシートからなる層１１〜１３を用意する。このようなアルミナシートは、たとえばドクターブレード法などにより形成することができる。また、このアルミナシートの厚さは、たとえば０．１ｍｍ〜０．４ｍｍ程度にできる。 First, as shown in FIG. 2A, layers 11 to 13 made of a plurality of alumina sheets are prepared. Such an alumina sheet can be formed by, for example, a doctor blade method. Moreover, the thickness of this alumina sheet can be made into about 0.1 mm-0.4 mm, for example.

次に、図２（ｂ）に示されるように、各層１１〜１３のそれぞれに対して金型を用いたパンチング加工やレーザ加工などによりスルーホール２０を形成する。このスルーホール２０の大きさは、たとえばφ０．２ｍｍ以上のものにできる。ここで、図２（ｂ）中のスルーホール２０ａは、抵抗体６０が充填されるスルーホールである。 Next, as shown in FIG. 2B, the through holes 20 are formed in each of the layers 11 to 13 by punching using a mold, laser processing, or the like. The size of the through hole 20 can be, for example, φ0.2 mm or more. Here, the through hole 20a in FIG. 2B is a through hole in which the resistor 60 is filled.

次に、図２（ｃ）に示されるように、各層１１〜１３のそれぞれに対して、抵抗体６０を充填するスルーホール２０ａ以外のスルーホール２０の内部に対して、導体層３０を、印刷法やディスペンス法などにより充填する。 Next, as shown in FIG. 2C, the conductor layer 30 is printed on the inside of the through hole 20 other than the through hole 20 a filling the resistor 60 for each of the layers 11 to 13. Fill by the method or dispensing method.

そして、図２（ｄ）に示されるように、各層１１〜１３のそれぞれに対して、層１１〜１３の表面に導体層３０を、印刷法などによりパターニング形成する。 Then, as shown in FIG. 2D, a conductive layer 30 is patterned on the surfaces of the layers 11 to 13 by a printing method or the like for each of the layers 11 to 13.

このとき、表層１１の内側となる層１２におけるスルーホール２０に対応する部位に、導体層３０として第１の導体層３１を設けるとともに、表層１１におけるスルーホール２０の開口縁部に、導体層３０として、スルーホール２０に開口する開口部５２ａを有する第２の導体層３２を設ける。 At this time, the first conductor layer 31 is provided as the conductor layer 30 in a portion corresponding to the through hole 20 in the layer 12 inside the surface layer 11, and the conductor layer 30 is provided at the opening edge of the through hole 20 in the surface layer 11. The second conductor layer 32 having an opening 52a that opens to the through hole 20 is provided.

ここで、図４は、この第２の導体層３２の具体的な形成方法の一例を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）の概略断面図である。 4A and 4B are diagrams showing an example of a specific method for forming the second conductor layer 32, where FIG. 4A is a schematic plan view, and FIG. 4B is a schematic cross-sectional view of FIG.

図４に示される例では、スルーホール２０に開口する開口部５２ａを有する第２の導体層３２は、マスクＫ１を用いた印刷法により形成される。このマスクＫ１は、第２の導体層３２の形成領域に対応した開口部Ｋ２を有しており、このマスクＫ１を抵抗体形成用のスルーホール２０ａ上に配置して印刷を行う。 In the example shown in FIG. 4, the second conductor layer 32 having the opening 52a that opens to the through hole 20 is formed by a printing method using the mask K1. The mask K1 has an opening K2 corresponding to the formation region of the second conductor layer 32, and printing is performed by placing the mask K1 on the through hole 20a for forming the resistor.

それにより、スルーホール２０（２０ａ）に開口する開口部５２ａを有する第２の導体層３２が、表層１１のスルーホール２０の開口縁部に形成される。なお、ここで、スルーホール２０の端部とマスクＫ１の開口部Ｋ２との隙間Ｋ３（図４（ｂ）参照）は、たとえば０．０１ｍｍ〜０．０２ｍｍ程度が好ましい。 As a result, a second conductor layer 32 having an opening 52 a that opens to the through hole 20 (20 a) is formed at the opening edge of the through hole 20 in the surface layer 11. Here, the gap K3 (see FIG. 4B) between the end of the through hole 20 and the opening K2 of the mask K1 is preferably about 0.01 mm to 0.02 mm, for example.

その後、図２（ｅ）に示されるように、第１および第２の導体層３１、３２を含む導体層３０が形成された各層１１〜１３を積層し、これを加圧しながら、１０００℃よりも高温、たとえば約１６００℃程度の温度にて焼成を行う。図３（ａ）には、この焼成後における表層１１の抵抗体形成用のスルーホール２０ａの近傍部の概略断面構成が示されている。 Thereafter, as shown in FIG. 2 (e), each of the layers 11 to 13 on which the conductor layers 30 including the first and second conductor layers 31 and 32 are formed is laminated, and the pressure is increased from 1000 ° C. The baking is performed at a high temperature, for example, a temperature of about 1600 ° C. FIG. 3A shows a schematic cross-sectional configuration of the vicinity of the through hole 20a for forming the resistor of the surface layer 11 after the firing.

続いて、図３（ｂ）に示されるように、焼成された積層体において表層１１の外面の導体層３０の上に金属層４０を形成する工程を行う。これにより、上記図１に示される実装部品接続用の電極部５０、抵抗体６０の電極部５１、５２が形成される。 Subsequently, as shown in FIG. 3B, a step of forming a metal layer 40 on the conductor layer 30 on the outer surface of the surface layer 11 in the fired laminate is performed. Thereby, the electrode part 50 for connecting the mounting parts and the electrode parts 51 and 52 of the resistor 60 shown in FIG. 1 are formed.

ここで、この金属層４０の形成工程を行うにあたっては、スルーホール２０を介して、第１の導体層３１、第２の導体層３２の上に、それぞれ第１の金属層４１、第２の金属層４２を、実装部品接続用の電極部５０における金属層４０などとともに、同時に形成するようにする。 Here, in performing the formation process of the metal layer 40, the first metal layer 41 and the second metal layer 32 are respectively formed on the first conductor layer 31 and the second conductor layer 32 through the through holes 20. The metal layer 42 is formed simultaneously with the metal layer 40 and the like in the electrode part 50 for connecting mounted components.

この第１および第２の金属層４１、４２を含む金属層４０の形成は、上述したように、無電解の銅メッキ、ニッケルメッキ、またはインクジェット法などによって行うことができる。 The formation of the metal layer 40 including the first and second metal layers 41 and 42 can be performed by electroless copper plating, nickel plating, an inkjet method, or the like as described above.

特に、第２の導体層３２の開口部５２ａおよびスルーホール２０を介して、第１の導体層３１の表面が露出した形となっているため、金属層４０の形成により、第１の金属層４１も同時に形成することができる。この金属層４１、４２の形成された状態が、図３（ｂ）に示される。 In particular, since the surface of the first conductor layer 31 is exposed through the opening 52a of the second conductor layer 32 and the through hole 20, the first metal layer is formed by forming the metal layer 40. 41 can also be formed simultaneously. The state in which the metal layers 41 and 42 are formed is shown in FIG.

続いて、表層１１のスルーホール２０内に抵抗体６０を充填し、抵抗体６０を、第１の金属層４１と第２の金属層４２とに電気的に接続する。具体的には、抵抗体６０は、印刷法またはディスペンス法などによりスルーホール２０に充填し、たとえば、約９００℃の温度にて焼成を行うことにより、形成される。 Subsequently, the resistor 60 is filled in the through hole 20 of the surface layer 11, and the resistor 60 is electrically connected to the first metal layer 41 and the second metal layer 42. Specifically, the resistor 60 is formed by filling the through hole 20 by a printing method, a dispensing method, or the like, and performing firing at a temperature of about 900 ° C., for example.

こうして、抵抗体６０の形成に伴い、上記図１に示される要部構成を有する本実施形態の電子装置１００ができあがる。 Thus, with the formation of the resistor 60, the electronic device 100 of this embodiment having the main configuration shown in FIG. 1 is completed.

［効果等］
ところで、本実施形態によれば、複数の層１１〜１３が積層されており、積層された複数の層１１〜１３のうちの表層１１にスルーホール２０を設け、このスルーホール２０内に抵抗体６０を充填してなる配線基板１００において、次のような特徴点を有する配線基板１００が提供される。 [Effects]
By the way, according to this embodiment, the several layers 11-13 are laminated | stacked, the through hole 20 is provided in the surface layer 11 of the laminated | stacked several layers 11-13, and a resistor is provided in this through hole 20 In the wiring board 100 filled with 60, the wiring board 100 having the following characteristic points is provided.

・表層１１の内側の層１２におけるスルーホール２０に対応する部位には、第１の電極部５１が設けられており、この第１の電極部５１は、内側の層１２側に位置する第１の導体層３１と、抵抗体６０側に位置する第１の金属層４１とから構成されていること。 A portion corresponding to the through hole 20 in the inner layer 12 of the surface layer 11 is provided with a first electrode portion 51, and the first electrode portion 51 is located on the inner layer 12 side. And the first metal layer 41 located on the resistor 60 side.

・表層１１の外面におけるスルーホール２０の開口縁部には、第２の電極部５２が設けられており、第２の電極部５２は、表層１１側から第２の導体層３２、第２の金属層４２が積層されて構成されたものであって、且つ、スルーホール２０に開口する開口部５２ａを有するものであること。 A second electrode portion 52 is provided at the opening edge portion of the through hole 20 on the outer surface of the surface layer 11, and the second electrode portion 52 includes the second conductor layer 32 and the second conductor layer 32 from the surface layer 11 side. The metal layer 42 is laminated and has an opening 52 a that opens to the through hole 20.

・抵抗体６０は、第１の金属層４１と第２の金属層４２とに電気的に接続されていること。本実施形態の配線基板１００はこれらの点を特徴としている。 The resistor 60 is electrically connected to the first metal layer 41 and the second metal layer 42. The wiring board 100 of this embodiment is characterized by these points.

それによれば、上記内側の層１２に設けられる第１の電極部５１の第１の導体層３１、および、表層１１の外面に設けられる第２の電極部５２の第２の導体層３２は、それぞれ、従来の配線基板と同様に、積層前の各層１１〜１３に対して形成することにより作ることができる。 According to this, the first conductor layer 31 of the first electrode part 51 provided on the inner layer 12 and the second conductor layer 32 of the second electrode part 52 provided on the outer surface of the surface layer 11 are: Each can be made by forming each of the layers 11 to 13 before being laminated, as in the case of a conventional wiring board.

また、第２の導体層３２は、表層１１のスルーホール２０を開口させる開口部５２ａを有するから、各層１１〜１３を積層・焼成した後であって各金属層４１、４２の形成前且つ抵抗体６０の充填前の状態においては（上記図３（ａ）参照）、この開口部５２ａおよびスルーホール２０を介して、第１の導体層３１の表面が露出した形となる。 In addition, since the second conductor layer 32 has an opening 52a for opening the through hole 20 of the surface layer 11, after the layers 11 to 13 are stacked and fired, before the formation of the metal layers 41 and 42, the resistance In a state before the body 60 is filled (see FIG. 3A), the surface of the first conductor layer 31 is exposed through the opening 52a and the through hole 20.

そのため、焼成後において、第１の金属層４１および第２の金属層４２は、同時にメッキなどを行うことで形成することができる。そして、この金属層形成工程の後に、上記開口部５２ａからスルーホール２０内へ抵抗体６０を充填すれば、本実施形態の配線基板１００を形成することができる。 Therefore, after firing, the first metal layer 41 and the second metal layer 42 can be formed by performing plating or the like at the same time. If the resistor 60 is filled into the through hole 20 from the opening 52a after the metal layer forming step, the wiring board 100 of this embodiment can be formed.

このように、本実施形態の配線基板１００は、従来の一般的な配線基板の製造方法と同じように、積層、焼成、金属層４０の形成、抵抗体６０の形成という工程を経て製造することができる。 As described above, the wiring substrate 100 of the present embodiment is manufactured through the steps of lamination, firing, formation of the metal layer 40, and formation of the resistor 60 in the same manner as a conventional method for manufacturing a general wiring substrate. Can do.

そして、抵抗体６０は、当該抵抗体６０との電気的な接続性に優れた第１の金属層４１および第２の金属層４２を介して電気的に接続されるため、抵抗体６０と各電極部５１、５２との電気的な抵抗値機能は十分に確保される。 And since the resistor 60 is electrically connected via the 1st metal layer 41 and the 2nd metal layer 42 which were excellent in the electrical connection property with the said resistor 60, each resistor 60 and each The electrical resistance value function with the electrode parts 51 and 52 is sufficiently ensured.

したがって、本実施形態によれば、複数の層１１〜１３が積層されるとともに積層された複数の層１１〜１３のうちの表層１１にスルーホール２０を設け、このスルーホール２０内に抵抗体６０を充填してなる配線基板１００において、工程を増加させることなく、表層１１のスルーホール２０内に抵抗体６０を設け、適切な抵抗体６０の電気的接続構成を実現することができる。 Therefore, according to the present embodiment, the plurality of layers 11 to 13 are stacked, and the through hole 20 is provided in the surface layer 11 of the stacked layers 11 to 13, and the resistor 60 is provided in the through hole 20. In the wiring board 100 filled with, the resistor 60 is provided in the through hole 20 of the surface layer 11 without increasing the number of steps, and an appropriate electrical connection configuration of the resistor 60 can be realized.

ここで、本実施形態の配線基板１００においては、第１の導体層３１および第２の導体層３２を、タングステン、モリブデン、タングステン合金およびモリブデン合金の中から選択されたものにできることも特徴のひとつである。 Here, in the wiring substrate 100 of the present embodiment, the first conductor layer 31 and the second conductor layer 32 can be selected from tungsten, molybdenum, tungsten alloy, and molybdenum alloy. It is.

また、本実施形態の配線基板１００においては、第１の金属層４１および第２の金属層４２を、銅メッキまたはニッケルメッキから構成されたものにできることも特徴のひとつである。 Moreover, in the wiring board 100 of this embodiment, it is one of the characteristics that the 1st metal layer 41 and the 2nd metal layer 42 can be comprised from copper plating or nickel plating.

また、本実施形態の配線基板１００においては、抵抗体６０を１０００℃以下の温度で焼成されてなるものにできることも特徴のひとつである。 Moreover, in the wiring board 100 of this embodiment, it is one of the characteristics that the resistor 60 can be baked at a temperature of 1000 ° C. or less.

また、本実施形態の配線基板１００においては、複数の層１１〜１３を構成する材質、すなわち基板１００を構成する材質を、１０００℃よりも高温で焼成されるものにできることも特徴のひとつである。 Moreover, in the wiring board 100 of this embodiment, it is also one of the characteristics that the material which comprises the several layers 11-13, ie, the material which comprises the board | substrate 100, can be baked at a temperature higher than 1000 degreeC. .

また、本実施形態によれば、複数の層１１〜１３を積層し、積層された複数の層１１〜１３のうちの表層１１にスルーホール２０を設け、このスルーホール２０内に抵抗体６０を充填してなる配線基板１００の製造方法において、次のような特徴点を有する製造方法が提供される。 In addition, according to the present embodiment, the plurality of layers 11 to 13 are stacked, the through hole 20 is provided in the surface layer 11 of the plurality of stacked layers 11 to 13, and the resistor 60 is provided in the through hole 20. In the manufacturing method of the filled wiring board 100, a manufacturing method having the following features is provided.

・スルーホール２０が設けられた表層１１を含む複数の層１１〜１３に対して、導体層３０を形成する工程では、表層１１の内側となる層１２におけるスルーホール２０に対応する部位に、導体層３０としての第１の導体層３１を設けるとともに、表層１１におけるスルーホール２０の開口縁部に、導体層３０としてスルーホール２０に開口する開口部５２ａを有する第２の導体層３２を設けるようにすること。 In the step of forming the conductor layer 30 for the plurality of layers 11 to 13 including the surface layer 11 provided with the through hole 20, a conductor is provided in a portion corresponding to the through hole 20 in the layer 12 that is inside the surface layer 11. The first conductor layer 31 as the layer 30 is provided, and the second conductor layer 32 having the opening 52 a that opens to the through hole 20 as the conductor layer 30 is provided at the opening edge of the through hole 20 in the surface layer 11. To do.

・続いて、導体層３０が形成された複数の層１１〜１３を積層して焼成する工程を行うこと。 -Subsequently, the process of laminating | stacking and baking the several layers 11-13 in which the conductor layer 30 was formed is performed.

・その後、表層１１の外面の導体層３０の上に金属層４０を形成する工程を行うにあたって、金属層４０とともに、スルーホール２０を介して第１の導体層３１、第２の導体層３２の上に、それぞれ第１の金属層４１、第２の金属層４２を同時に形成するようにしたこと。 Thereafter, in performing the step of forming the metal layer 40 on the conductor layer 30 on the outer surface of the surface layer 11, together with the metal layer 40, the first conductor layer 31 and the second conductor layer 32 are connected through the through hole 20. The first metal layer 41 and the second metal layer 42 are simultaneously formed on each of them.

・続いて、スルーホール２０内に抵抗体６０を充填し、抵抗体６０を、第１の金属層４１と第２の金属層４２とに電気的に接続すること。本実施形態の配線基板１００の製造方法は、これらの点を特徴としている。 Subsequently, the resistor 60 is filled in the through hole 20, and the resistor 60 is electrically connected to the first metal layer 41 and the second metal layer 42. The manufacturing method of the wiring board 100 of this embodiment is characterized by these points.

それによれば、第１の電極部５１の第１の導体層３１および第２の電極部５２の第２の導体層３２は、それぞれ、従来の配線基板と同様に、複数の層１１〜１３に対して、導体層３０を形成する工程により作ることができる。 According to this, the first conductor layer 31 of the first electrode portion 51 and the second conductor layer 32 of the second electrode portion 52 are respectively formed on the plurality of layers 11 to 13 as in the conventional wiring board. On the other hand, the conductive layer 30 can be formed by a process.

そして、複数の層１１〜１３を積層して焼成する工程を行い、この焼成工程の後に、従来と同様に、表層１１の外面の導体層３０の上に金属層４０を形成する工程を行うが、ここで、本実施形態においては、第２の導体層３２の開口部５２ａおよびスルーホール２０を介して、第１の導体層３１の表面が露出した形となっている。 And the process of laminating | stacking the several layers 11-13 is performed, and the process of forming the metal layer 40 on the conductor layer 30 of the outer surface of the surface layer 11 is performed after this baking process like the past. Here, in the present embodiment, the surface of the first conductor layer 31 is exposed through the opening 52 a of the second conductor layer 32 and the through hole 20.

そのため、この金属層形成工程において、第１の金属層４１および第２の金属層４２は、同時にメッキなどにより形成することができる。それによって、第１の電極部５１および第２の電極部５２が形成される。 Therefore, in this metal layer forming step, the first metal layer 41 and the second metal layer 42 can be formed simultaneously by plating or the like. Thereby, the first electrode part 51 and the second electrode part 52 are formed.

そして、この金属層４０の形成工程の後に、上記第２の導体層３２の開口部５２ａからスルーホール２０内へ抵抗体６０を充填すれば、本実施形態の配線基板１００を形成することができる。 Then, after the step of forming the metal layer 40, if the resistor 60 is filled into the through hole 20 from the opening 52a of the second conductor layer 32, the wiring substrate 100 of this embodiment can be formed. .

このように、本実施形態によれば、上記図１に示される配線基板１００を適切に製造することのできる配線基板の製造方法を提供することができる。 Thus, according to the present embodiment, it is possible to provide a method of manufacturing a wiring board that can appropriately manufacture the wiring board 100 shown in FIG.

そして、本製造方法は、従来の一般的な配線基板の製造方法と同様に、積層、焼成、金属層４０の形成、抵抗体６０の形成という工程を経て、配線基板１００を製造するものである。 And this manufacturing method manufactures the wiring board 100 through the process of lamination | stacking, baking, formation of the metal layer 40, and formation of the resistor 60 similarly to the manufacturing method of the conventional general wiring board. .

したがって、本実施形態の製造方法によっても、複数の層１１〜１３が積層されるとともに積層された複数の層１１〜１３のうちの表層１１にスルーホール２０を設け、このスルーホール２０内に抵抗体６０を充填してなる配線基板１００において、工程を増加させることなく、表層１１のスルーホール２０内に抵抗体６０を設け、適切な抵抗体６０の電気的接続構成を実現することができる。 Therefore, also by the manufacturing method of the present embodiment, a plurality of layers 11 to 13 are stacked, and a through hole 20 is provided in the surface layer 11 of the stacked layers 11 to 13, and a resistance is provided in the through hole 20. In the wiring substrate 100 filled with the body 60, the resistor 60 is provided in the through hole 20 of the surface layer 11 without increasing the number of steps, and an appropriate electrical connection configuration of the resistor 60 can be realized.

ここで、本実施形態の配線基板１００の製造方法においては、第１の導体層３１および第２の導体層３２を、タングステン、モリブデン、タングステン合金およびモリブデン合金の中から選択されたものを用いて形成できることも特徴のひとつである。 Here, in the method for manufacturing the wiring substrate 100 of the present embodiment, the first conductor layer 31 and the second conductor layer 32 are selected from tungsten, molybdenum, a tungsten alloy, and a molybdenum alloy. One of the features is that it can be formed.

また、本実施形態の配線基板１００の製造方法においては、第１の金属層４１および第２の金属層４２を、銅メッキまたはニッケルメッキにより形成できることも特徴のひとつである。 In addition, in the method for manufacturing the wiring substrate 100 of the present embodiment, it is also one of the features that the first metal layer 41 and the second metal layer 42 can be formed by copper plating or nickel plating.

また、本実施形態の配線基板１００の製造方法においては、抵抗体６０を１０００℃以下の温度で焼成することにより形成できることも特徴のひとつである。 Moreover, in the manufacturing method of the wiring board 100 of this embodiment, it is one of the characteristics that it can form by baking the resistor 60 at the temperature of 1000 degrees C or less.

また、本実施形態の配線基板１００の製造方法においては、積層された複数の層１１〜１３を、１０００℃よりも高温で焼成できることも特徴のひとつである。 Moreover, in the manufacturing method of the wiring board 100 of this embodiment, it is one of the characteristics that the laminated | stacked several layers 11-13 can be baked at higher than 1000 degreeC.

次に、本実施形態の配線基板１００の種々の変形例について、以下の各図を参照して述べる。 Next, various modifications of the wiring board 100 of the present embodiment will be described with reference to the following drawings.

［第１の変形例］
図５は、本実施形態の配線基板１００における第１の変形例を示す概略断面図であり、抵抗体形成用のスルーホール２０（２０ａ）を実装部品接続用の電極部５０内に配置した例を示す。 [First Modification]
FIG. 5 is a schematic cross-sectional view showing a first modified example of the wiring board 100 of the present embodiment, in which the through hole 20 (20a) for forming a resistor is arranged in the electrode part 50 for connecting a mounted component. Indicates.

図５に示されるように、抵抗体６０の第２電極部５２が実装部品接続用の電極部５０を兼用しており、この電極部５２には、コンデンサなどの実装部品２００がはんだや導電性接着剤などからなる接続部材２１０を介して接続されている。本例の場合、配線基板１００において、抵抗体６０の形成部の面積を無くすことができるため、基板の小型化を図ることができる。 As shown in FIG. 5, the second electrode portion 52 of the resistor 60 also serves as an electrode portion 50 for connecting a mounting component. The mounting component 200 such as a capacitor is connected to the electrode portion 52 by solder or conductive material. The connection is made via a connection member 210 made of an adhesive or the like. In the case of this example, in the wiring board 100, since the area of the formation part of the resistor 60 can be eliminated, the board can be reduced in size.

さらに、このような構造の場合、抵抗体６０上に、はんだや導電性接着剤などの接続部材２１０が抵抗体６０を覆うように形成されるために、湿気などの外気から抵抗体６０を保護するために従来用いられている保護膜が不要となり、さらなるコストダウンを図ることができる。 Further, in the case of such a structure, since the connecting member 210 such as solder or conductive adhesive is formed on the resistor 60 so as to cover the resistor 60, the resistor 60 is protected from outside air such as moisture. Therefore, the conventionally used protective film becomes unnecessary, and the cost can be further reduced.

なお、表層１１において、実装部品接続用の電極部５０以外の部位に、抵抗体用のスルーホール２０を配置する場合、必要な時には、この抵抗体６０を覆うように保護膜を形成してもよい。 In the case where the through hole 20 for the resistor is disposed on the surface layer 11 other than the electrode part 50 for connecting the mounted component, a protective film may be formed so as to cover the resistor 60 when necessary. Good.

［第２の変形例］
図６、本実施形態の配線基板１００における第２の変形例を示す概略断面図である。 [Second Modification]
FIG. 6 is a schematic cross-sectional view showing a second modification of the wiring board 100 of the present embodiment.

図６に示されるように、表層１１のスルーホール２０内には、段差２１が設けられており、スルーホール２０は、この段差を介して表層１１の外面の開口部側が径の大きな段付き孔となっている。 As shown in FIG. 6, a step 21 is provided in the through hole 20 of the surface layer 11, and the through hole 20 has a stepped hole having a large diameter on the opening side of the outer surface of the surface layer 11 through the step. It has become.

このようにスルーホール２０に段差２１を設けることにより、抵抗体６０の第２の電極部５２におけるスルーホール２０内の長さＬを安定して確保することができ、より高精度な抵抗値を得ることができる。 By providing the step 21 in the through hole 20 in this way, the length L in the through hole 20 in the second electrode portion 52 of the resistor 60 can be stably secured, and a more accurate resistance value can be obtained. Obtainable.

この段差２１は、たとえば、図６中の破線に示されるように、スルーホール２０の径の大きさを変えた２枚以上のアルミナシートを重ねることで作ることができる。 For example, as shown by the broken line in FIG. 6, the step 21 can be formed by stacking two or more alumina sheets having different diameters of the through holes 20.

また、アルミナシートにスルーホール２０を形成するための金型を工夫してもよい。たとえば、そのような金型としては、図７に示されるような段差２１に対応した突起３１０を有する金型３００を用いることができる。 Moreover, you may devise the metal mold | die for forming the through hole 20 in an alumina sheet. For example, as such a mold, a mold 300 having a protrusion 310 corresponding to the step 21 as shown in FIG. 7 can be used.

なお、スルーホール２０内の段差２１の形状や寸法については特に限定するものではないが、たとえば、段差２１の幅Ｗは、１０μｍ〜２０μｍであることが好ましく、段差２１の深さＤは、スルーホール２０の深さに対して１／５〜１／２程度であることが好ましい。 The shape and dimensions of the step 21 in the through hole 20 are not particularly limited. For example, the width W of the step 21 is preferably 10 μm to 20 μm, and the depth D of the step 21 is the through The depth is preferably about 1/5 to 1/2 of the depth of the hole 20.

［第３の変形例］
図８は、本実施形態の配線基板１００における第３の変形例を示す概略断面図である。 [Third Modification]
FIG. 8 is a schematic cross-sectional view showing a third modification of the wiring board 100 of the present embodiment.

図８に示されるように、本例では、抵抗体６０の第２の電極部５２を、表層１１のスルーホール２０の内部に形成せずに、表層１１の外面のみに形成している。そして、抵抗体６０をスルーホール２０からあふれるように充填することにより、抵抗体６０と第２の電極部５２とを接続している。 As shown in FIG. 8, in this example, the second electrode portion 52 of the resistor 60 is formed only on the outer surface of the surface layer 11 without being formed inside the through hole 20 of the surface layer 11. Then, the resistor 60 and the second electrode portion 52 are connected by filling the resistor 60 so as to overflow from the through hole 20.

本例によれば、表層１１の外面に位置する第２の電極部５２の間隔（図８中の左側の第２の電極部５２と右側の電極部５２との間隔）を変えることにより、スルーホール２０の径を変えることなく、抵抗値を変えることができるという利点がある。 According to this example, by changing the interval between the second electrode portions 52 located on the outer surface of the surface layer 11 (the interval between the second electrode portion 52 on the left side and the right electrode portion 52 in FIG. 8), There is an advantage that the resistance value can be changed without changing the diameter of the hole 20.

［第４の変形例］
図９は、本実施形態の配線基板１００における第４の変形例を示す概略断面図である。図９に示されるように、本例は、抵抗体６０にアルミナ粉末からなる配合部材６１を配合したものである。 [Fourth Modification]
FIG. 9 is a schematic cross-sectional view showing a fourth modification of the wiring board 100 of the present embodiment. As shown in FIG. 9, in this example, a resistor 60 is blended with a blending member 61 made of alumina powder.

抵抗体６０の種類によっては、その熱膨張係数（たとえば４ｐｐｍ／℃）がアルミナシートからなる表層１１（たとえば、熱膨張係数：７ｐｐｍ／℃）と大きく異なると、抵抗体６０の焼成時の熱収縮によって抵抗体６０に割れが発生する。 Depending on the type of the resistor 60, if the thermal expansion coefficient (for example, 4 ppm / ° C.) is significantly different from the surface layer 11 (for example, the thermal expansion coefficient: 7 ppm / ° C.) made of an alumina sheet, the thermal contraction during firing of the resistor 60. As a result, the resistor 60 is cracked.

そのため、本例では、抵抗体６０にアルミナ粉末からなる配合部材６１を混合し、配合部材６１が混合された抵抗体６０全体の熱膨張を、基材である表層１１に近づけることにより、上記した抵抗体６０の割れを防止する。 Therefore, in this example, the compounding member 61 made of alumina powder is mixed with the resistor 60, and the thermal expansion of the entire resistor 60 in which the compounding member 61 is mixed is brought close to the surface layer 11 as the base material as described above. The crack of the resistor 60 is prevented.

ここで、たとえば、抵抗体６０に配合される配合部材６１としてのアルミナ粉末の粒径は、スルーホール２０の径に対して１％〜５％程度の大きさであることが好ましく、その配合比は、ＬａＢ₆などの抵抗体６０の成分を、２０±５ｖｏｌ％としたとき、アルミナ粉末が８０±５ｖｏｌ％であることが好ましい。 Here, for example, the particle size of the alumina powder as the blending member 61 blended in the resistor 60 is preferably about 1% to 5% with respect to the diameter of the through hole 20, and the blending ratio thereof Is preferably 80 ± 5 vol% of alumina powder when the content of the resistor 60 such as LaB ₆ is 20 ± 5 vol%.

なお、配合部材６１としては、アルミナに限定するものではなく、熱膨張係数が基材である表層１１に近くなるものであればよい。 The compounding member 61 is not limited to alumina, and may be any material that has a thermal expansion coefficient close to the surface layer 11 that is a base material.

［第５の変形例］
図１０は、本実施形態の配線基板１００における第５の変形例を示す概略断面図である。図１０に示されるように、第１の電極部５１において第１の導体層３１上に形成される第１の金属層４１は、第１の導体層３１の一部に形成されていてもよい。 [Fifth Modification]
FIG. 10 is a schematic cross-sectional view showing a fifth modification of the wiring board 100 of the present embodiment. As shown in FIG. 10, the first metal layer 41 formed on the first conductor layer 31 in the first electrode portion 51 may be formed on a part of the first conductor layer 31. .

［第６の変形例］
図１１は、本実施形態の配線基板１００における第６の変形例を示す概略断面図である。抵抗体６０が形成されるスルーホール２０の開口部や側面などの形状は、上記した各図の形状に限定されるものではない。 [Sixth Modification]
FIG. 11 is a schematic cross-sectional view showing a sixth modification of the wiring board 100 of the present embodiment. The shape of the opening and the side surface of the through hole 20 in which the resistor 60 is formed is not limited to the shape shown in each figure described above.

たとえば、図１１に示されるように、スルーホール２０は、表層１１の外面の開口部側に向かって径が大きくなるようなテーパ形状を有するものであってもよい。このように、抵抗体６０が充填されるスルーホール２０は、表層１１の外面側の開口部が、他方の開口部よりも広い方が、抵抗体６０の充填が容易になるため、好ましい。 For example, as shown in FIG. 11, the through-hole 20 may have a tapered shape whose diameter increases toward the opening on the outer surface of the surface layer 11. Thus, in the through hole 20 filled with the resistor 60, it is preferable that the opening on the outer surface side of the surface layer 11 is wider than the other opening because the filling of the resistor 60 is facilitated.

［第７の変形例］
図１２は、本実施形態の配線基板１００における第７の変形例を示す概略平面図である。本例は、抵抗値を調整するのに好適な例を示すものである。 [Seventh Modification]
FIG. 12 is a schematic plan view showing a seventh modification of the wiring board 100 of the present embodiment. This example shows an example suitable for adjusting the resistance value.

図１２に示されるように、抵抗体６０が充填されたスルーホール２０の少なくとも２個以上を並列的に配置することができる。図１２では、４個の抵抗体６０が並列に配置されている。 As shown in FIG. 12, at least two of the through holes 20 filled with the resistor 60 can be arranged in parallel. In FIG. 12, four resistors 60 are arranged in parallel.

図示しないが、４個のスルーホール２０の第１の電極部５１は、一固体のパターンとなっており、また、図１２に示されるように、各々の第２の電極部５２が配線部５３により電気的に接続されている。なお、この配線部５３は、表層１１の外面上に形成された導体層３０と同様のものとして形成されたものである。 Although not shown, the first electrode portions 51 of the four through-holes 20 have a single solid pattern, and each second electrode portion 52 has a wiring portion 53 as shown in FIG. Are electrically connected. The wiring portion 53 is formed as the same as the conductor layer 30 formed on the outer surface of the surface layer 11.

それにより、本例では、４個の抵抗体６０が並列に電気的に接続されている。そして、図１２にて破線で示されるように、表層１１の外面上に形成され各抵抗体６０間を接続する配線部５３を、レーザなどにより所望する箇所を切断すれば、任意の抵抗体６０のみ、その他の抵抗体６０と電気的に孤立させることができるため、抵抗値を調整することができる。 Thereby, in this example, the four resistors 60 are electrically connected in parallel. Then, as indicated by a broken line in FIG. 12, if the wiring portion 53 formed on the outer surface of the surface layer 11 and connecting the resistors 60 is cut by a laser or the like, an arbitrary resistor 60 is obtained. Only the resistor 60 can be electrically isolated from the other resistors 60, so that the resistance value can be adjusted.

なお、本例における抵抗体６０が充填されたスルーホール２０の配置方法に特に制限は無く、たとえば、図１３に模式的に断面構成を示すように、少なくとも２個以上の抵抗体６０を直列に電気的に接続する形態であってもよい。図１３では、３個の抵抗体６０が直列に配置されている。 In addition, there is no restriction | limiting in particular in the arrangement | positioning method of the through-hole 20 with which the resistor 60 in this example was filled, For example, as FIG. 13 shows a cross-sectional structure typically, at least 2 or more resistors 60 are connected in series. A form of electrical connection may be used. In FIG. 13, three resistors 60 are arranged in series.

この場合、たとえば、表層１１の外面上に形成された配線部５３における図中の符号αに指示される部位を、レーザなどにより切断すれば、上記同様に、抵抗値を調整することができる。 In this case, the resistance value can be adjusted in the same manner as described above, for example, by cutting the portion indicated by the symbol α in the drawing in the wiring portion 53 formed on the outer surface of the surface layer 11 with a laser or the like.

［第８の変形例］
図１４は、本実施形態の配線基板１００における第８の変形例を示す概略断面図である。本例も、抵抗値を調整するのに好適な例を示すものである。 [Eighth Modification]
FIG. 14 is a schematic cross-sectional view showing an eighth modification of the wiring board 100 of the present embodiment. This example also shows an example suitable for adjusting the resistance value.

図１４に示されるように、本例の構成は、上記図８に示される構成と基本的に同様である。そして、この構成において、表層１１の外面上に形成された抵抗体６０における図１４中の符号βに指示される部位を、レーザなどにより切断すれば、抵抗値を調整することができる。 As shown in FIG. 14, the configuration of this example is basically the same as the configuration shown in FIG. In this configuration, the resistance value can be adjusted by cutting the portion indicated by the symbol β in FIG. 14 in the resistor 60 formed on the outer surface of the surface layer 11 with a laser or the like.

［第９の変形例］
図１５は、本実施形態の配線基板１００における第９の変形例を示す概略断面図である。抵抗体６０は最外層である表層１１に形成されたスルーホール２０にのみ形成されるものではなく、図１５に示されるように、最外層の表層１１ａに形成されるスルーホール２０につながる複数の層１１ｂ、１１ｃに形成されたスルーホール２０に形成されていてもよい。 [Ninth Modification]
FIG. 15 is a schematic cross-sectional view showing a ninth modification of the wiring board 100 of the present embodiment. The resistor 60 is not formed only in the through hole 20 formed in the outermost surface layer 11, but as shown in FIG. 15, a plurality of resistors 60 connected to the through hole 20 formed in the outermost surface layer 11 a It may be formed in the through hole 20 formed in the layers 11b and 11c.

（他の実施形態）
なお、上記実施形態では、上記変形例も含めて、スルーホール、抵抗体、および抵抗体に接続される第１の電極部、第２の電極部について種々の例を示したが、これらの構成については、上記例に限定されるものではない。 (Other embodiments)
In the above embodiment, various examples of the first electrode portion and the second electrode portion connected to the through hole, the resistor, and the resistor have been shown including the above-described modified examples. Is not limited to the above example.

また、表層における抵抗体の電極部以外の電極部に対しては、実装部品以外のものが、はんだや導電性接着剤などの接続部材により接続されてもよい。 Moreover, things other than mounting components may be connected to electrode parts other than the electrode part of the resistor in the surface layer by a connecting member such as solder or a conductive adhesive.

また、上記実施形態では、図２（ｅ）中の配線基板１００における上側の表層１１において、スルーホール２０に抵抗体６０を設けた構成を示したが、配線基板１００における他方の表層すなわち下側の表層１３に対しても、図１に示されるものと同様の構成が採用されていてもよいことはもちろんである。 In the above embodiment, the structure in which the resistor 60 is provided in the through hole 20 in the upper surface layer 11 of the wiring substrate 100 in FIG. 2E is shown. Of course, the same structure as that shown in FIG.

また、上記実施形態では、配線基板としてはアルミナ積層基板からなる配線基板１００を示したが、配線基板としては、アルミナ以外にも他のセラミック層からなる積層基板あるいは、セラミック以外の層からなる積層基板でもよい。 Moreover, in the said embodiment, although the wiring board 100 which consists of an alumina laminated substrate was shown as a wiring board, as a wiring board, the laminated substrate which consists of other ceramic layers besides alumina, or the laminated layer which consists of layers other than a ceramic It may be a substrate.

つまり、本発明は、複数の層が積層されており、この積層された複数の層のうちの表層にスルーホールを設け、このスルーホール内に抵抗体を充填してなる配線基板であれば、適用可能なものである。 That is, the present invention is a wiring board in which a plurality of layers are laminated, a through hole is provided in a surface layer of the laminated plural layers, and a resistor is filled in the through hole. Applicable.

そして、本発明は、このような配線基板において、表層の内側の層におけるスルーホールに対応する部位に、上記第１の導体層および上記第１の金属層からなる第１の電極部を設け、表層の外面におけるスルーホールの開口縁部に、上記第２の導体層および上記第２の金属層からなる第２の電極部を設け、抵抗体を、第１の金属層と第２の金属層とに電気的に接続したことを特徴とするものであり、それ以外の部分については、適宜設計変更が可能である。 And in this wiring board, in the present invention, the first electrode portion comprising the first conductor layer and the first metal layer is provided in a portion corresponding to the through hole in the inner layer of the surface layer, A second electrode portion made of the second conductor layer and the second metal layer is provided at the opening edge of the through hole on the outer surface of the surface layer, and the resistor is formed by the first metal layer and the second metal layer. The other parts can be appropriately changed in design.

（ａ）は、本発明の実施形態に係る配線基板の要部の概略断面構成を示す図であり、（ｂ）は（ａ）中のスルーホールの上視平面図である。(A) is a figure which shows schematic sectional structure of the principal part of the wiring board which concerns on embodiment of this invention, (b) is a top view top view of the through hole in (a). 上記実施形態の配線基板の製造方法における焼成工程までを示す工程図である。It is process drawing which shows to the baking process in the manufacturing method of the wiring board of the said embodiment. 上記実施形態の配線基板の製造方法における抵抗体用の電極部の形成工程を示す工程図である。It is process drawing which shows the formation process of the electrode part for resistors in the manufacturing method of the wiring board of the said embodiment. 第２の導体層の具体的な形成方法の一例を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）の概略断面図である。It is a figure which shows an example of the concrete formation method of a 2nd conductor layer, (a) is a schematic plan view, (b) is a schematic sectional drawing of (a). 上記実施形態の配線基板における第１の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 1st modification in the wiring board of the said embodiment. 上記実施形態の配線基板における第２の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 2nd modification in the wiring board of the said embodiment. 上記第２の変形例におけるスルーホールの段差を形成するための金型の一例を示す図である。It is a figure which shows an example of the metal mold | die for forming the level | step difference of the through hole in the said 2nd modification. 上記実施形態の配線基板における第３の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 3rd modification in the wiring board of the said embodiment. 上記実施形態の配線基板における第４の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 4th modification in the wiring board of the said embodiment. 上記実施形態の配線基板における第５の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 5th modification in the wiring board of the said embodiment. 上記実施形態の配線基板における第６の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 6th modification in the wiring board of the said embodiment. 上記実施形態の配線基板における第７の変形例を示す概略平面図である。It is a schematic plan view which shows the 7th modification in the wiring board of the said embodiment. 上記した第７の変形例におけるもうひとつの抵抗体の配置例を模式的に示す断面図である。It is sectional drawing which shows typically the example of arrangement | positioning of another resistor in the above-mentioned 7th modification. 上記実施形態の配線基板における第８の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 8th modification in the wiring board of the said embodiment. 上記実施形態の配線基板における第９の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the 9th modification in the wiring board of the said embodiment. 従来の一般的な配線基板としてのアルミナ積層基板の概略断面図である。It is a schematic sectional drawing of the alumina laminated substrate as a conventional common wiring board. 積層基板としての配線基板において、抵抗体を表層に設けたスルーホール内に充填して形成した構造を示す概略断面図である。FIG. 5 is a schematic cross-sectional view showing a structure in which a resistor is filled in a through hole provided in a surface layer in a wiring board as a laminated board.

Explanation of symbols

１１…表層、１２…表層の内側の層、１３…表層、
２０…スルーホール、３１…第１の導体層、３２…第２の導体層、
４１…第１の金属層、４２…第２の金属層、
５１…第１の電極部、５２…第２の電極部、５２ａ…第２の電極部の開口部、
６０…抵抗体。 11 ... surface layer, 12 ... layer inside the surface layer, 13 ... surface layer,
20 ... through hole, 31 ... first conductor layer, 32 ... second conductor layer,
41 ... 1st metal layer, 42 ... 2nd metal layer,
51 ... 1st electrode part, 52 ... 2nd electrode part, 52a ... Opening part of 2nd electrode part,
60: Resistor.

Claims

A plurality of layers (11, 12, 13) are laminated, and a through hole (20) is provided in a surface layer (11) of the plurality of laminated layers (11 to 13), and this through hole (20) In the wiring board formed by filling the resistor (60) inside,
A first electrode portion (51) is provided in a portion corresponding to the through hole (20) in the inner layer (12) of the surface layer (11),
The first electrode portion (51) includes a first conductor layer (31) positioned on the inner layer (12) side and a first metal layer (41) positioned on the resistor (60) side. And consists of
A second electrode portion (52) is provided at the opening edge of the through hole (20) on the outer surface of the surface layer (11),
The second electrode portion (52) is configured by laminating a second conductor layer (32) and a second metal layer (42) from the surface layer (11) side, and It has an opening (52a) that opens to the through hole (20),
The wiring board, wherein the resistor (60) is electrically connected to the first metal layer (41) and the second metal layer (42).

The said 1st conductor layer (31) and the said 2nd conductor layer (32) consist of what was chosen from tungsten, molybdenum, a tungsten alloy, and a molybdenum alloy. Wiring board.

The wiring board according to claim 1 or 2, wherein the first metal layer (41) and the second metal layer (42) are made of copper plating or nickel plating.

The wiring board according to claim 1, wherein the resistor (60) is fired at a temperature of 1000 ° C. or less.

The wiring board according to any one of claims 1 to 4, wherein a material constituting the plurality of layers (11 to 13) is fired at a temperature higher than 1000 ° C.

A plurality of layers (11, 12, 13) are laminated, and a through hole (20) is provided in a surface layer (11) of the plurality of laminated layers (11 to 13), and the through hole (20) is provided in the through hole (20). In the manufacturing method of the wiring board formed by filling the resistor (60),
In the step of forming a conductor layer (30) for the plurality of layers (11-13) including the surface layer (11) provided with the through-hole (20),
While providing a first conductor layer (31) as the conductor layer (30) in a portion corresponding to the through hole (20) in the layer (12) that is inside the surface layer (11),
A second conductor layer (32) having an opening (52a) opening to the through hole (20) as the conductor layer (30) at the opening edge of the through hole (20) in the surface layer (11). To provide,
Subsequently, a step of laminating and firing the plurality of layers (11 to 13) on which the conductor layer (30) is formed,
Then, in performing the process of forming a metal layer (40) on the conductor layer (30) on the outer surface of the surface layer (11), the metal layer (40) and the through hole (20) are used to form the metal layer (40). A first metal layer (41) and a second metal layer (42) are simultaneously formed on the first conductor layer (31) and the second conductor layer (32), respectively.
Subsequently, the through hole (20) is filled with the resistor (60), and the resistor (60) is turned into the first metal layer (41) and the second metal layer (42). A method of manufacturing a wiring board, wherein the wiring board is electrically connected.

The first conductor layer (31) and the second conductor layer (32) are formed using a material selected from tungsten, molybdenum, a tungsten alloy, and a molybdenum alloy. The manufacturing method of the wiring board as described in 2 ..

The method for manufacturing a wiring board according to claim 6 or 7, wherein the first metal layer (41) and the second metal layer (42) are formed by copper plating or nickel plating.

The method of manufacturing a wiring board according to any one of claims 6 to 8, wherein the resistor (60) is formed by firing at a temperature of 1000 ° C or lower.

The method for manufacturing a wiring board according to any one of claims 6 to 9, wherein the plurality of stacked layers (11 to 13) are baked at a temperature higher than 1000 ° C.