JP2006185970A - マスキングスペーサおよびその製造方法 - Google Patents

マスキングスペーサおよびその製造方法 Download PDF

Info

Publication number
JP2006185970A
JP2006185970A JP2004375056A JP2004375056A JP2006185970A JP 2006185970 A JP2006185970 A JP 2006185970A JP 2004375056 A JP2004375056 A JP 2004375056A JP 2004375056 A JP2004375056 A JP 2004375056A JP 2006185970 A JP2006185970 A JP 2006185970A
Authority
JP
Japan
Prior art keywords
wafer
prismatic
thin film
masking
masking spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004375056A
Other languages
English (en)
Other versions
JP4637566B2 (ja
Inventor
Hiroshi Hamashima
浩 浜島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004375056A priority Critical patent/JP4637566B2/ja
Publication of JP2006185970A publication Critical patent/JP2006185970A/ja
Application granted granted Critical
Publication of JP4637566B2 publication Critical patent/JP4637566B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】光導波路などの半導体素子の前段階である角柱状ウェハの端面に薄膜を均一な膜厚で被着することができず、余分な部分に成膜されたものを除去する必要があり、工程が多くなる問題を有している。
【解決手段】チップ状の半導体素子となる角柱状ウェハの両端面に薄膜を形成するために、上記各角柱状ウェハを両側面から狭持するセラミックス製のマスキングスペーサ1であって、上記角柱状ウェハと当接する両側面1aをセラミック粒子が突出し、表面粗さRaが0.3〜0.9μmの焼肌面とし、かつ、両端面1bを研磨面とすることで、反射鏡となる薄膜形成のために、交互に狭持し、中空に吊しても十分なグリップ効果があるために落下させてしまうのを防止できるとともに、治具上に接触させて薄膜形成する必要がないことから、角柱状ウェハの薄膜形成面を汚損或いは損傷するという問題を防止できる。
【選択図】図2

Description

本発明は、光ピックアップ用半導体レーザ素子に付加する反射鏡を、蒸着法やスパッタリング法による薄膜で形成する際に使用するマスキングスペーサに関するものである。
図4に示すように、チップ状の半導体レーザ素子6は、活性物質層とこれを挟むように積層されたp型のクラッド層とn型のクラッド層とからなる角柱状ウェハ12の両側面に設けられた電極8と、これら積層構造が断面として表れる対向する面(劈開面)に形成された一対の薄膜からなる反射鏡とを含む構成からなり、上記活性物質層中で誘導放出によって増幅された光の一部を取り出すことで高い指向性に優れるレーザ光を得ることができるものである。そして、この反射鏡としての薄膜の膜厚の均一性と膜の蒸着状態によって、レーザ光の品質および高出力化の有無が左右されるので蒸着形成される薄膜の品質が重要となっている。
従来の半導体レーザ素子6の製造方法の一例として、図5に示すように、チップ状に切断する前段階の角柱状ウェハ12を治具13の凹溝13aにセットし、その上部の主面12aにシリコン製のマスキング板111を載置し、マスキング板111で覆われていない角柱状ウェハ12の側面12aと端面12bにSiO等の薄膜をレーザの光を増幅させる反射鏡として作用させる成膜の方法が開示されている(例えば、特許文献1参照)。
また、他の方法として、図6に示すようにH型のマスキング板111と角柱状ウェハ12を複数交互に狭持し角柱状ウェハ12をマスキングし、角柱状ウェハ12がH型のマスキング板111に覆われていない部分にSiO等の薄膜をレーザの光を増幅させる反射鏡として作用させる成膜の方法も開示されている(例えば、特許文献2参照)。
さらに、図7に示すように平板の治具13に角柱状ウェハ12を複数列載置し、偶数列毎にマスキング板111で覆い、角柱状ウェハ12が開いた治具13とマスキング板111とで覆われていない部分にSiO等の薄膜をレーザの光を増幅させる反射鏡として作用させる成膜の方法も開示されている(例えば、特許文献3参照)。
また、最近では作業性と効率化のために、図8に示すように、チップ状の半導体レーザ素子にスライスやダイシングで傷を入れて所望のサイズに切断する前段階の角柱状ウェハ12とマスキングスペーサ11を交互に狭持して立て、上部から角柱状ウェハ12の端面12bに薄膜を蒸着法又はスパッタリング法により形成する方法がなされており、このとき角柱状ウェハ12の側面12aへの薄膜の廻り込みを防ぐためのマスキングスペーサ11として、角柱状ウェハ12と同様の角柱状のものが用いられ、角柱状ウェハ12の相対する側面12aを覆うように角柱状ウェハ12とマスキングスペーサ11を密接状態で交互に配置して薄膜を形成することが知られている。この場合のマスキングスペーサ11としては、ある程度の平面度が要求されるため、平面度がサブミクロンレベルで確保されたシリコンウェハ基板を公知のスライシング加工にて角柱状に形成したものが採用されている。
特開平1−55891号公報 特開平11−163460号公報 特開2003−332675号公報
しかしながら、特許文献1に示される方法では、マスキング板111は薄膜が側面12aへの回り込み防止の役割のみで、実質的には別のカバーで一方の凹溝13a側をマスキング板111の上から覆い、他方の凹溝13a側のみ成膜されるため、片方の成膜後、角柱状ウェハ12を反転させる必要があり、その際に角柱状ウェハ12の角部を損傷しやすいこと、および成膜した薄膜が凹溝13aの底面と角柱状ウェハ12でつながるために、反転時や分離時に膜がきれいに分割されないことから膜質の安定が図れないという課題があった。
また、特許文献2に示される方法は、H型スペーサ111を使用することで、特許文献1で記載したように片方の成膜後、反転させる必要がないが、挟み込んだ隙間部分にまで成膜され、結果的に電極面まで覆い導通不良の発生が多発するという課題があった。
さらに、特許文献3に示される方法は、治具13と接触している角柱状ウェハ12の電極面である裏面側へ反射鏡を成膜する際の薄膜の回り込みがなく、さらには治具からの分離時に成膜部分に損傷を与えるという課題があった。
またさらに、図8に示す方法では、治具13の上に角柱状ウェハ12を立てて成膜するために、治具と接触する角柱状ウェハ12が損傷するという課題と、また底面が容易に洗浄不可能なために、コンタミネーションの課題があった。さらに、マスキングスペーサ11の両側面11aと両端面11bの境界部がエッジ状であるために、反射鏡の電極面への適量な回り込みが無く分離時に反射鏡を損傷させるという課題があった。この反射鏡の損傷はレーザ光の増幅作用時に乱反射等の影響を与え、レーザ発振時の強度確保に悪影響を及ぼし、レーザ光の品質の悪化につながっていた。
上記の従来のマスキング材質としては主にシリコンが用いられていたが、取り扱い等による機械的衝撃により結晶軸にそって劈開状に欠損が発生したり、また、さらには欠損等の影響で微細なパーティクルも発生し、これが角柱状ウェハに付着することにより反射鏡となる膜の品質面で問題が起こっていた。
また、パーティクル対策として、治具との接触をさけるためや、膜厚の安定化を図るために、中空でスパッタリングする方法も考えられるが、マスキングスペーサは角柱状ウェハと交互に狭持して立てて、上部から薄膜を蒸着法又はスパッタリング法により形成堆積することから、プラズマ密度差の影響を低減させ、膜厚の均一化が必要とされるために、マスキングスペーサと角柱状ウェハの高さを精度良く合わせる必要がある。この寸法精度を確保するために、研磨・スライシング加工を施したシリコン製またはセラミックス製のマスキングスペーサを用いることになるが、角柱状ウェハを狭持するマスキングスペーサの両側面は平滑面であり、したがってグリップ効果が弱く、中空でのスパッタリングの際に角柱状ウェハやマスキングスペーサが落下する課題があった。
さらに、上記マスキングスペーサの両側面は研磨面であるが故に、角柱状ウェハと当接することにより、パーティクルが発生しやすいという課題があった。
本発明は上記の事情に鑑みてなされたもので、半導体レーザ素子の前段階である角柱状ウェハの両端面に反射鏡となる薄膜を形成膜被着面に均一に形成しかつ、安価なマスキングスペーサを提供することを目的とする。
本発明のマスキングスペーサは、チップ状の半導体素子となる角柱状ウェハの両端面に薄膜を形成するために、上記各角柱状ウェハを両側面から狭持するセラミックス製のマスキングスペーサであって、上記角柱状ウェハと当接する両側面をセラミック粒子が突出し、表面粗さRaが0.3〜0.9μmの焼肌面とし、かつ、両端面を研磨面としたことを特徴とする。
また、上記マスキングスペーサの両側面および両端面の境界部をR面状にしたことを特徴とする。
さらに、前記セラミックスが96.0質量%以上のアルミナを主成分とすることを特徴とする。
本発明のマスキングスペーサの製造方法は、上記セラミックス製のマスキングスペーサの製造方法であって、一主面に開口する複数の溝を有するセラミックス成形体を焼成してセラミックス板を得、該セラミックス板を両主面から研磨することにより、上記溝で分断した個片とすることを特徴とする。
本発明のマスキングスペーサは、角柱状ウェハの両端面に蒸着やスパッタリングで反射鏡となる薄膜を形成し半導体素子を製造する工程において、上記角柱状ウェハの両側面を狭持するものであり、上記角柱状ウェハと当接する両側面をセラミック粒子が突出し、表面粗さRaが0.3〜0.9μmの焼肌面とし、かつ、両端面を研磨面としたことから、セラミックス製であるため、上記マスキングスペーサが治具等と接触しても、劈開状に大きく欠損することが無く、角柱状ウェハと当接するマスキングスペーサの両側面をセラミック粒子を突出させたことから、角柱状ウェハとの接触面はセラミック粒子の突出部となるために、パーティクルの発生を防止できる。同時に、両側面の表面粗さRaを0.3〜0.9μmの焼き肌面としたことから、反射鏡となる薄膜形成のために、多数の角柱状ウェハを上記マスキングスペーサで交互に狭持し、中空に吊しても十分なグリップ効果があるために落下させてしまうという問題を防止できるとともに、治具上に接触させて薄膜形成する必要がないことから、角柱状ウェハの薄膜形成面を汚損或いは損傷するという問題を防止できる。また、上記両側面が焼き肌面であることから、研磨等による粒子破壊面がないことから、パーティクルの発生を防止できる。また、両端面を研磨面としたことから、両端面の高さ寸法精度が高く、したがって、該マスキングスペーサの側面と角柱状ウェハの側面を交互に当接させ狭持したときの、マスキングスペーサおよび角柱状ウェハの各々の両端面の高さが均一となり、薄膜形成持のプラズマ密度差が生じにくく、角柱状ウェハの両端面に形成される薄膜の膜厚バラツキを低減できる。
また、本発明のマスキングスペーサは、上記マスキングスペーサの両側面と両端面の境界部をR面状としたことから、上記角柱状ウェハの薄膜形成において、角柱状ウェハの端面から電極面への薄膜の回り込み量を均一にできること、および、そのために、薄膜形成後に角柱状ウェハとマスキングスペーサを分離するが、その際に角柱状ウェハの両端面の薄膜が剥離するなどの損傷を防止できる。
さらに、本発明のマスキングスペーサは、上記マスキングスペーサは96.0質量%以上のアルミナを主成分としたセラミックスとしたことから、マスキングスペーサとして使用後に付着した薄膜を強い酸性の薬品で除去しても耐薬品性が強いことから、表面の荒れが少なくしたがって、再利用することが可能である。
またさらに、本発明のマスキングスペーサの製造方法は、一主面に開口する複数の溝を有するセラミックス成形体を焼成してセラミックス板を得、該セラミックス板を両主面から研磨し、上記溝で分断した個片とする製造方法としたことから、あとで個片に分断されマスキングスペーサとなる凸条部の焼成時点における変形、反りの発生が防止できること、また、両側面は焼き放しでセラミック粒子が突出し表面粗さRaが0.3〜0.9μmの焼き肌面を得ることができる。さらに、個片に分断するために、セラミックス板の両主面を研磨することから、マスキングスペーサの両端面の高さ寸法精度が得られるとともに、大量に作製することができ生産効率が高く、また個片に分断するまでの間に折損を防止できるために歩留まりの向上が図れる。
本発明のマスキングスペーサ1は、図2に示すように、チップ状の半導体素子となる角柱状ウェハ2の両端面2bに薄膜7を形成するために、上記各角柱状ウェハ2を両側面2aから狭持するものである。
なお、図1に示すように、本発明のマスキングスペーサ1は、その両端面1bを角柱状ウェハ2の薄膜7の被着面と略同一の高さhとなるように揃え、角柱状ウェハ2の相対する側面2aを覆うようにして、マスキングスペーサ1の側面1aと角柱状ウェハ2の側面2aとを密接させた状態で交互に配置して使用される。そして、その両端面1b及び角部1dに、角柱状ウェハ2の両端面2bとともに蒸着法やスパッタリング法によって薄膜7が形成されるようになっている。その後、マスキングスペーサ1と角柱状ウェハ2とを分離し、角柱状ウェハ2を長さ方向に細かく切断してチップ状の半導体素子である光導波路素子(不図示)を得ることができる。尚、図1には詳細は図示していないが、角柱状ウェハ2は、活性物質層と、これを挟むように積層されたp型のクラッド層とn型のクラッド層と、さらに外側に設けられた電極を含む積層構造で側面2aが電極になっており、これら積層構造が断面として表れる対向する端面2bが劈開面であり薄膜7の被着面で半導体レーザ素子として用いられるときの反射鏡となるものである。
ここで、図1は本発明のマスキングスペーサの一実施形態であり、(a)は斜視図を、(b)はその平面図を、(c)は側面の表面を拡大した部分断面図をそれぞれ示すものである。
本発明のマスキングスペーサ1は、上記角柱状ウェハ2と当接する両側面1aをセラミック粒子3が突出し、セラミック粒子の硬質層主成分の粒子3が破壊、もしくは削られことなく原形となる丸みを帯びている状態のまま存在しており、その表面粗さRaが0.3〜0.9μmの焼肌面とし、かつ、両端面1bを研磨面とすることを特徴とする。
上記角柱状ウェハ2が、例えばGaAs化合物であれば、その線膨張係数は7.6×10−6/℃であり、薄膜7の被着時における角柱状ウェハ2とマスキングスペーサ1の端面2b,1bの高さhを均一にするには、マスキングスペーサ1はセラミックス製であれば、その線膨張係数の差は1.0×10−6/℃以下とすることができるので、薄膜7を被着するときの処理熱による熱膨張により、角柱状ウェハ2とマスキングスペーサ1の高さhのバラツキが抑えられ、したがって、プラズマ密度差の発生が生じにくく薄膜7の膜厚バラツキを抑制することができる。このような線膨張係数に設定されるセラミックスとしては、アルミナ、アルティック、サーメット、ステアタイト等のセラミックスからなるのが好ましく、波長の短い青色レーザ等に用いるGaN化合物であれば、この線膨張係数は4.2×10−6/℃程度であるため、より近似の線膨張係数にするために炭化珪素セラミック等も選択することができる。
さらには、再生使用可能な材質とするためには耐薬品性特に耐酸性であることなどの特殊な機能が要求される場合は、セラミックスの中でも比較的耐薬品性や耐熱性に優れた高純度のアルミナ系材料や炭化珪素セラミック等を使用することが好ましい。
本発明のマスキングスペーサ1は、上述したセラミックス製であることから、従来、使用されていたシリコン製のマスキングスペーサでは、例えば、治具等と接触すると劈開状の欠損が発生するという問題があったが、上記セラミックス製であれば、同様の欠損の発生は無い。さらに、角柱状ウェハ2の側面2aと当接するマスキングスペーサ1の両側面1aをセラミック粒子3が突出していることから、角柱状ウェハ2の側面2aと実質接触する部分はセラミック粒子3の突出部となる。例えば、マスキングスペーサ1の両側面1aが研磨面であれば、図1(c)で示すような、原型をとどめたセラミック粒子3の突出がなく、(不図示)セラミック粒子3の粒内破壊面やガラス質等が表面に突出することになり、このような側面1bが角柱状ウェハ2の側面2bと接触すると、パーティクルが多発することになり、このパーティクルが薄膜7の被着面に付着することにより、この角柱状ウェハ2を半導体レーザ素子として用いた場合は、反射膜に異物が混入することにより光の増幅作用時に乱反射して高出力のレーザ光が得難いと言った問題が発生するのである。
また、上記マスキングスペーサ1の角柱状ウェハ2と当接する両側面1aは、セラミック粒子3が突出し、セラミック粒子の硬質層主成分の粒子3が破壊、もしくは削られことなく原形となる丸みを帯びている状態のまま存在しており、その表面粗さRaが0.3〜0.9μmの焼肌面としたことから、前述したように、角柱状ウェハ2の両端面2bに蒸着法等により薄膜7を被着形成するために、マスキングスペーサ1の側面1aと角柱状ウェハ2の側面2aを交互に多数狭持し、中空に吊しても、十分なグリップ効果が確保されるために、狭持した角柱状ウェハ2を落下させるという問題が発生しない。
マスキングスペーサ1の両側面1aの表面粗さRaが0.3μm未満であれば十分なグリップ力が得られないことで、スパッタ膜付け持に角柱状ウェハ2とマスキングスペーサ1が落下飛散すると言う問題が発生し、また、上記表面粗さRaが0.9μmを超えると表面の凹凸の影響で角柱状ウェハ2の両側面2aに形成されている電極に傷を与えてしまい導通障害の問題が発生する。より好ましい表面粗さRaは0.3〜0.6μmである。
これによって、角柱状ウェハ2の相対する側面2aを覆うようにこれと密接状態で交互にマスキングスペーサ1を配置したときに、隙間を無くした均一に整列された挟み込みが可能となる。また、角柱状ウェハ2の相対する側面2aを傷つけることなく配置することができる。平均表面粗さRaが0.25μm未満になると、真空吸着も起こり易くなり、マスキングスペーサ1と角柱状ウェハ2を分離する作業が困難になるとともに、この影響により角柱状ウェハ2の端面2bと側面2aの境界部であるエッジ部分を傷つけてしまい、同時に薄膜7にもチッピングやクラッキングを生じさせてしまう可能性が高くなる。また、平均表面粗さRaが0.9μmを超えると、角柱状ウェハ2の相対する側面2bや、ヘキ開面2a上に蒸着された薄膜3を傷つけることになる傾向がある。
なお、表面粗さの測定は、測定機は小坂製作所製SE−3300表面粗さ計にて、スピード0.1mm/sec.、カットオフ0.8mm、測定長0.8mmにて行った。尚、表面粗さRaの測定は各5本とし、その平均値をデータとして用いる。
ここで、マスキングスペーサ1の側面1aの表面に、セラミック粒子3が突出すると、角柱状ウェハ2を比較的軽い狭持力で落下させることなく中空保持させることが可能となり、また突出したセラミック粒子3は丸みを帯びた原形のものとなっており、角張った形状でないことから角柱状ウェハの電極面を傷付けることなく狭持することができる。
同時に、両端面1bを研磨面とすることから、マスキングスペーサ1の側面1aと角柱状ウェハ2の側面2aを交互に当接させ狭持したときのマスキングスペーサ1および角柱状ウェハ2の各々の両端面1b、2bの高さhが均一となり、薄膜形成持のプラズマ密度差が生じにくく、角柱状ウェハ2の両端面2bに形成される薄膜7の膜厚バラツキを低減できる。
なお、研磨面とは、表面に表れた硬質層のセラミック粒子3が一直線上に並んでいる状態を言い、この場合硬質層のセラミック粒子3が部分的に破壊や削られている状態となっている事が多く原形の丸みを帯びた形状が残らない面を示している。
また、本発明のマスキングスペーサ1は、両側面1aと両端面1bの境界部1cをR面状とすることが好ましい。
この境界部1cがエッジ状であると、薄膜7の側面1b,2bへの回り込みがなく、結果的に角柱状ウェハ2とマスキングスペーサ1を分離する際に薄膜7の剥離欠損を起こす可能性があるため、マスキングスペーサ1の両側面1aと両端面1bの境界部1cはR面状で有ることが望ましい。R面状であれば、薄膜7がR面に添って蒸着されるために、角柱状ウェハ2とマスキングスペーサ1の境界部は直線上でないために表面の乖離力が低くなり、剥離欠損の問題が発生し難くなる。
なお、上記境界部1cのR面の好ましい曲率半径は、電極への反射膜(絶縁膜)付き防止の関係から5〜30μmである。また、上記境界部1cはC面状や階段状の面取り形状であっても良いが、マスキングスペーサ1の強度を確保する為にはR面状が好ましい。
さらに、本発明のマスキングスペーサ1は、96質量%以上のアルミナを主成分とすることが好ましい。
これは、使用後に付着した薄膜を強い酸性の薬品で除去しても耐薬品性が強いことから、表面の荒れが少なく、再利用することが可能であるためである。再利用時に堆積した膜の剥離洗浄の際に用いる耐薬品性特に耐酸性が確保できる。たとえば、アルミナ純度が96質量%未満であると、洗浄液としてフッ酸(HF)を用いた場合に粒界に介在しているガラス質等が犯され、その結果、粒子脱落や強度劣化の問題が発生する。
次に、本発明のマスキングスペーサ1の製造方法について説明する。
本発明のマスキングスペーサ1の製造方法は、図3(a)の斜視図に示すように、一主面4aに開口する矩形状の複数の溝4cを有する上記セラミックス成形体4’を作製し、該セラミックス成形体4’を所定の温度で焼成してセラミックス板4を作製する。次に、上記セラミックス板4を両主面4a,4bから研磨することにより、上記矩形状の溝4cで分断し図3(b)の斜視図に示す個片5を作製する製造方法である。
さらに詳細に説明すると、(以下不図示)セラミックス成形体4’の一主面4aに矩形状の複数の溝4cを形成する成型方法としては、逆型の矩形状をしたパンチ金型と平板上のもう一方のパンチ金型によって、上下加圧成形することにより上述の矩形状のセラミックス成形体4’が得られ、このセラミックス成形体4’を焼成することでセラミック板4を作製することができる。
上記セラミックス成形体4’は、図3(a)に示すように、全体の厚みtに対し、溝深さdと溝無し部の厚みt1の比率を1:1〜1:1.5に設定すると、焼成時の反り及び変形を防止するとともに分離研磨する際の研磨量を抑えることができる。尚、焼成は、公知の大気雰囲気炉にて約1600〜1700℃にて2時間キープすることで得られ、溝部4cを上面に設置して焼成することがより変形を抑制できる。
次に、得られたセラミックス板4の厚みt方向の研磨を行うが、その研磨の方法として次の三通りがある。(1)溝4cが開口する主面4a側から平坦性を15μm以内とする程度の研磨をし、次に他方の主面4b側から、あとでマスキングスペーサ1の高さhとなる厚みを10μm以内の精度となるように、個片5に分断するために研磨する。(2)上記の研磨を両主面側4a,4bから同時に行う。(3)上記の研磨を溝4cが開口していない主面側4bから先に行い、個片5に分断後、他方の主面4aを研磨する。以上のいずれの方法でも構わないが、生産性ならびに取り扱いによる折損等を防止し高歩留まりを求めるならば(1)の方法がより好ましい。
上記の研磨方法としては、生産性と分離した際の回収のやり易さから、セラミックス板4を平面度がでた平板上の治具に貼り付けて、(1)の方法により、それぞれの主面4a,4bを平面研削盤にて研磨すると良い。
なお、本発明のマスキングスペーサ1の両側面1aは上記製造方法により焼き肌面となるが、その表面粗さRaを0.3〜0.9μmとするためには、使用するセラミック粉体の原料粒子径の粉砕コントロールと焼成時の最高温度域のキープ時間によりコントロールが可能となる。また、セラミック粒子を丸みを帯びた原形の状態で突出させるためには、焼成温度で最高温度域を一時間程度のキープすることにより、僅かな液相が起因し表面張力の影響で粒子が丸みを帯びた状態のままで突出させることができる。
次に、マスキングスペーサ1の両側面1aと両端面1bの境界部1cにR面状を形成する方法を説明する。(以下不図示)個片5に分断したそれぞれの角柱状のマスキングスペーサ1を角度を付与した治具に貼り付け、公知のバフ研磨にて角部を研磨することにより上記境界部1cにR面状を形成することができる。この好ましいR面状の曲率半径の大きさは、角柱状ウェハの電極を覆うことが防止できる範囲の5〜30μmである。
(実施例1)
以下、本発明の実施例について説明をする。
まず、図1(a)に示すような細長い棒状のマスキングスペーサ1を作製した。その製造方法は、図3に示したセラミックス成形体4’を所定の臼状の金型枠の中にアルミナ純度99%の原料を充填し、矩形状の金型パンチと平パンチで上下加圧して形成した。このときの焼結後のアルミナ純度は99%、セラミックス成形体4’の焼成後のセラミックス板4の幅Dは35mm、長さLは35mm、厚みtは1.5mm、溝幅D1は0.6mm、突起幅D2は0.28mm、溝深さdは0.6mm、溝4cの形成数を31とした。
焼成後の上記のセラミック板4を、先ず溝4cが開口する主面4aを上面にして、平面度が確保(0.5μm以内)できたアルミナ製の基板上にワックスで貼り付け、上記の溝4cが開口した主面4a側を、平面研削盤を用いて#325の番定のダイヤモンドホイールにて0.2mm分研磨加工する。その後、ワックスを剥がし、上記研磨した溝4cが開口する主面4a側を再度ワックスにて、上記アルミナ製の基板上に貼り付けて同様に平面研削盤を用い#325の番定のダイヤモンドホイールでマスキングスペーサ1の端面1c側の高さhが0.22mmになるまで研磨加工して分離することにより本発明実施例の試料を作製した。
尚、アルミナ原料粉末の粒径と焼成時のキープ温度を制御することにより、焼き肌面であるマスキングスペーサ1の両側面1aの表面粗さRaを0.2μmに設定した試料群をA、同様に0.3μmに設定した試料群をB、0.4μmに設定した試料群をC、0.6μmに設定した試料群をD、0.9μmに設定した試料群をE、1.0μmに設定した試料群をFとし、各試料群とも、成形焼成したセラミックス板4は3シートであり、したがって、研磨により分断され作製されたマスキングスペーサ1は各々120本である。
また、従来のセラミック製のマスキングスペーサ11の製造方法により比較例となる試料群Gを作製した。その成型方法は、所定の臼状の金型枠の中にアルミナ純度99%の原料を充填し、平板状の上下パンチにて上下加圧して形成した板状のセラミックス成形体を1600℃の大気雰囲気炉にて2時間キープにて焼成したものを、両面ラップ機を用いて、#800の番定のGC砥粒にて上下面研磨加工した後、カーボン治具にワックス貼り付けし、ダイシングマインを用いて、#140の番定のダイヤモンドホイールにてスライス研磨加工をしてバー状のマスキングスペーサを作製した。比較例の試料数も120本とした。
以上の得られた各試料群について、マスキングスペーサ1,11の両側面1a,11aの表面状態を分析した。表面状態はSEM(1500倍)にて確認を行い、上記側面1aの表面粒子の状態を観察した。結果として、表面のアルミナ粒子が原型の状態であって、突出部にガラス質等で覆われていないかどうかの観察を行った。尚、観察した試料数は3本である。
次に、上記側面1a,11aの表面粗さRaを次の条件で測定した。測定機は小坂製作所製SE−3300表面粗さ計にて、スピード0.1mm/sec、カットオフ0.8mm、測定長0.8mmにて行った。尚、表面粗さRaの測定は各5本とし、その平均値をデータとした。
また、マスキングスペーサ1,11の各々120本の研磨工程での歩留まりならびに、比較例である試料群Gで100本研磨する所要時間を100としたときの本発明による場合の所要時間を比率(%)で求めた。
以上の結果を表1に示す。
Figure 2006185970
表1の結果から解るように、従来の製造方法で作製した比較例Gのマスキングスペーサ11の両側面11aの表面は研磨面で作製されているために、アルミナ粒子は粒内破壊面であり、また、その周囲を取り巻くガラス質も研磨による崩された面状態を呈している。
これに対し、本発明の製造方法で作製した実施例であるマスキングスペーサ1の試料A〜Fの両側面1aの表面状態は、原形のアルミナ粒子が突出し、突出したアルミナ粒子の裾をガラス質で取り巻く焼き肌面である。
また、比較例の研磨工程での歩留まりは約80%であったが、実施例の歩留まりは約96〜99%と高歩留まりであった。
さらに、マスキングスペーサ1,11を100本作製するのに要する研磨時間を比較例を100%としたとき、本発明の製造方法によれば、20〜30%の時間で作製でき生産性が大幅に向上できることがわかる。
(実施例2)
次に、実施例1で得られたマスキングスペーサ1,11を用いて、パーティクル確認テストとグリップ効果確認テストを実施した。パーティクルは、マスキングスペーサで角柱状ウェハを狭持したときに、マスキングスペーサからパーティクルが発生することにより角柱状ウェハの反射鏡となる薄膜被着面へ付着し問題を起こす可能性があることから、パーティクル数をより低減させる必要があり、その評価のためのテストである。また、グリップ効果は、マスキングスペーサで角柱状ウェハを中空で交互に多数狭持して薄膜を形成する際に落下させるなどの問題が発生しないか確認するためのものである。
パーティクル数の確認テストは、各試料群A〜Gについて、試料数を100個まとめてナイロン製の網に入れて、1000ccの純水が入ったビーカーに浸けた後、1分間に渡り40kHzの超音波を加えて混入した0.5μm以上のパーティクル数をPMCセンサーにてカウント測定したものを表したものを表2に示す。
次に、グリップ効果の確認テストは、マスキングスペーサの上記試料と角柱状ウェハを交互に100本ずつ、両側から1MPaの締め付け力で挟み込んだものを実際のECRスパッタ装置(試料を上部から吊り下げるタイプ)に20分間(250℃まで昇温)投入した後、装置を開封した時に落下したか否かを各試料群に対し50回実施し評価した。
以上の結果を表2に示す。
Figure 2006185970
比較例の試料群Gは、側面からのパーティクル数は約8万個と著しく多かったが、実施例の試料群A〜Fのパーティクル数はその1/10以下と大幅に減少することがわかる。特に側面の表面粗さRaが0.6μm以下であれば比較例の1/20以下とさらに減少できる。
一方、グリップ効果確認テストでは、比較例Gは、落下発生率が18%と高いが、実施例Aでその半減の8%、Bはさらに減少し2%、C、D,E,Fは落下は発生しなかった。
以上の結果から、角柱状ウェハと当接するマスキングスペーサの側面は、研磨面より焼き肌面であってその表面にセラミック粒子が突出していることによりパーティクルの発生を著しく低減でき、試料群Eの表面粗さRaが0.9μm以下が好ましく、またより好ましくは試料群Dの表面粗さRaが0.6μm以下であることがわかる。また、落下発生率からみると、突出したセラミック粒子面で角柱状ウェハをグリップしている実施例がその落下発生率が低く、その表面粗さRaが0.3μm以上であれば落下発生率をほぼ0%にできることがわかる。
以上のことから、マスキングスペーサの側面はセラミック粒子が突出した焼き肌面であって、その表面粗さRaは0.3〜0.9μmが好ましく、より好ましくは0.3〜0.6μmである。
(実施例3)
次に、マスキングスペーサ1の両側面1aと両端面1bの境界部1cのR面の有無と、このマスキングスペーサを用いて角柱状ウェハを狭持し薄膜を形成し、分離するテストを実施した。
ここで、用いたマスキングスペーサは実施例1で作製した試料群Cを用いて、上記境界部1cに、バフ研磨によりR面を形成した。尚、R面の曲率半径平均値(n=5)が1.2μmを試料群C1,曲率半径平均値5μmを試料群C2,曲率半径平均値18μmを試料群C3,曲率半径平均値30μmを試料群C4とし、各100本作製した。
次に、上記マスキングスペーサで同一高さの角柱状ウェハを交互に100本狭持し舞キングスペーサと角柱状ウェハの両端面1bに薄膜をスパッタリング法により形成した。
スバッタリングはECR法を用い、250℃にて薄膜としてSiO膜を140nm蒸着形成した。そして、得られた角柱状ウェハの側面への薄膜の回り込みの量を3000倍のSEM写真にて観察測定した。また、分離時の膜の損傷状態も同様に3000倍のSEM写真にて膜が端面2b領域まで亀裂破壊されているものをNGとしてその発生頻度を%表示した。
以上の結果を表3に示す。
Figure 2006185970
以上の結果から、マスキングスペーサの上記境界部1cがR面状であれば、当接する角柱状ウェハの電極が形成された側面への薄膜の回り込みがあり、この回り込み量が大きくなるにつれ、マスキングスペーサと角柱状ウェハを分離する際に発生する角柱状ウェハの端面の薄膜の剥離等の損傷を低減できることがわかる。
しかし、上記の角柱状ウェハの電極面への薄膜の回り込み量が大きすぎると、電極の導通不良の原因となること、および、上記曲率半径が小さいと前述した分離時の薄膜の損傷率が高くなることから、好ましいR面の曲率半径は5〜30μmであることがわかる。
(実施例4)
次に、マスキングスペーサを再利用する場合を想定した確認テストを実施した。
製造方法は実施例1の本発明の製造方法により、試料群Hがアルミナ純度を99質量%,試料群Iが96質量%,試料群Jが95質量%と3水準作製し各々試料数を100本とした。
上記各試料群の試料100本を事前に重量測定し、次に、60℃に温めたフッ酸へ12時間浸たした後、引き上げ、再度重量の測定を実施した。
そして、フッ酸による重量変化量(%)=(処理後重量−処理前重量)/処理前重量で求めた。
その結果を表4に示す。
Figure 2006185970
以上の結果から解るように、アルミナ純度が96質量%未満の試料群Jは、フッ酸による重量変化量が高いのに対し、アルミナ純度が96質量%以上になると、重量変化量もて低減し、99質量%以上であればわずかしか侵されないことが解る。
このことから、マスキングスペーサがアルミナ96質量%以上、より好ましくはアルミナ99質量%以上のセラミックス製であれば、マスキングスペーサに付着した薄膜をフッ酸等の強酸性の薬品で除去処理しても、上記マスキングスベーサが僅かしか劣化しないために再利用することか可能である。
(a)は、本発明のマスキングスペーサの一例を示す斜視図、(b)はその断面図、(c)は側面表面のセラミック粒子の状態を示す断面模式図である。 は本発明のマスキングスペーサを用いて角柱ウェハに薄膜被着する概略断面図である。 は、本発明のマスキングスペーサの製造法の一例を示し、(a)はセラミックス成形体ならびにセラミックス板の斜視図、(b)は個片の斜視図である。 従来の半導体素子の断面図である。 従来の半導体素子の製造方法を示す断面図である。 従来の半導体素子の製造方法を示す斜視図である。 従来の半導体素子の製造方法を示す平面図である。 従来の半導体素子の製造方法を示す断面図である。
符号の説明
1、11・・・マスキングスペーサ
1a、11a・・側面
1b、11b・・端面
1c・・・・境界部
1d・・・・角部
2、12・・・角柱状ウェハ
2a・・・・側面
2b・・・・端面
3・・・・・セラミック粒子
4’・・・・・セラミックス成形体
4・・・・・セラミックス板
4a・・・・一方の主面
4b・・・・他方の主面
4c・・・・溝
5・・・・・個片
6・・・・・半導体レーザ素子
7・・・・・薄膜
8・・・・・電極
13・・・・治具
13a・・・凹溝
111・・・マスキング板

Claims (4)

  1. チップ状の半導体素子となる角柱状ウェハの両端面に薄膜を形成するために、上記各角柱状ウェハを両側面から狭持するセラミックス製のマスキングスペーサであって、上記角柱状ウェハと当接する両側面をセラミック粒子が突出し、表面粗さRaが0.3〜0.9μmの焼肌面とし、かつ、両端面を研磨面としたことを特徴とするマスキングスペーサ。
  2. 両側面および両端面の境界部をR面状にしたことを特徴とする請求項1に記載のセラミック製マスキングスペーサ。
  3. 上記セラミックスが96.0質量%以上のアルミナを主成分とすることを特徴とする請求項1または2に記載のマスキングスペーサ。
  4. 請求項1乃至3のいずれかに記載のマスキングスペーサの製造方法であって、一主面に開口する複数の溝を有するセラミックス成形体を焼成してセラミックス板を得、該セラミックス板を両主面から研磨することにより、上記溝で分断した個片とすることを特徴とするマスキングスペーサの製造方法。
JP2004375056A 2004-12-24 2004-12-24 マスキングスペーサおよびその製造方法 Expired - Fee Related JP4637566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004375056A JP4637566B2 (ja) 2004-12-24 2004-12-24 マスキングスペーサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004375056A JP4637566B2 (ja) 2004-12-24 2004-12-24 マスキングスペーサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006185970A true JP2006185970A (ja) 2006-07-13
JP4637566B2 JP4637566B2 (ja) 2011-02-23

Family

ID=36738881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375056A Expired - Fee Related JP4637566B2 (ja) 2004-12-24 2004-12-24 マスキングスペーサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4637566B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227002A (ja) * 2007-03-09 2008-09-25 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2010258230A (ja) * 2009-04-24 2010-11-11 Rohm Co Ltd 半導体発光素子およびその製造方法
WO2020179637A1 (ja) * 2019-03-01 2020-09-10 京セラ株式会社 セラミック構造体および該セラミック構造体を備えてなる支持機構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983072A (ja) * 1995-09-11 1997-03-28 Denso Corp 半導体表面処理用治具
JPH11317565A (ja) * 1998-05-07 1999-11-16 Toshiba Corp 半導体表面処理用治具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983072A (ja) * 1995-09-11 1997-03-28 Denso Corp 半導体表面処理用治具
JPH11317565A (ja) * 1998-05-07 1999-11-16 Toshiba Corp 半導体表面処理用治具

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227002A (ja) * 2007-03-09 2008-09-25 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2010258230A (ja) * 2009-04-24 2010-11-11 Rohm Co Ltd 半導体発光素子およびその製造方法
WO2020179637A1 (ja) * 2019-03-01 2020-09-10 京セラ株式会社 セラミック構造体および該セラミック構造体を備えてなる支持機構
JPWO2020179637A1 (ja) * 2019-03-01 2021-12-23 京セラ株式会社 セラミック構造体および該セラミック構造体を備えてなる支持機構
JP7204879B2 (ja) 2019-03-01 2023-01-16 京セラ株式会社 セラミック構造体および該セラミック構造体を備えてなる支持機構

Also Published As

Publication number Publication date
JP4637566B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
JP4678039B2 (ja) SiC基板
EP1962325B1 (en) Method for manufacturing bonded substrate
JP2003282491A5 (ja)
JP5756888B2 (ja) 半導体用複合基板のハンドル基板
WO2020022391A1 (ja) SiCウェハ及びSiCウェハの製造方法
JP4639520B2 (ja) 窒化物半導体チップの製造方法
JP2007284283A (ja) GaN単結晶基板の加工方法及びGaN単結晶基板
CN104798177A (zh) 半导体用复合基板的操作基板
JPH10189502A (ja) 半導体ウエーハの製造方法
JP4637566B2 (ja) マスキングスペーサおよびその製造方法
JP2015225902A (ja) サファイア基板、サファイア基板の製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JPH04262589A (ja) 光半導体装置の製造方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
EP1376666A2 (en) Method of machining silicon wafer
JP2000040677A (ja) 半導体素子の製造方法
JP3787485B2 (ja) 薄板の加工方法
CN105190838A (zh) 半导体用复合基板的操作基板以及半导体用复合基板
KR100607890B1 (ko) 막두께 측정용 모니터 웨이퍼
KR20040106597A (ko) 질화갈륨 단결정 기판의 제조방법
JP2005285875A (ja) マスキングスペーサ
JP2001253800A (ja) 薄型サファイヤ基板
CN112752637A (zh) GaN基板的切断方法
US6355577B1 (en) System to reduce particulate contamination
TWI807347B (zh) 半導體基底以及半導體裝置的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4637566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees