JP2006180260A - Image reader, image reading method, program making computer implement the method, and image forming apparatus - Google Patents

Image reader, image reading method, program making computer implement the method, and image forming apparatus Download PDF

Info

Publication number
JP2006180260A
JP2006180260A JP2004371942A JP2004371942A JP2006180260A JP 2006180260 A JP2006180260 A JP 2006180260A JP 2004371942 A JP2004371942 A JP 2004371942A JP 2004371942 A JP2004371942 A JP 2004371942A JP 2006180260 A JP2006180260 A JP 2006180260A
Authority
JP
Japan
Prior art keywords
means
clock
image
driving
image reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004371942A
Other languages
Japanese (ja)
Other versions
JP4361476B2 (en
Inventor
Kazue Taguchi
和重 田口
Original Assignee
Ricoh Co Ltd
株式会社リコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, 株式会社リコー filed Critical Ricoh Co Ltd
Priority to JP2004371942A priority Critical patent/JP4361476B2/en
Publication of JP2006180260A publication Critical patent/JP2006180260A/en
Application granted granted Critical
Publication of JP4361476B2 publication Critical patent/JP4361476B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image forming apparatus capable of reading an image of high picture quality. <P>SOLUTION: In the image reader, a system control unit 1 includes an SSCG section 140 which generates a spectrum spread clock and a timing circuit 112 which generates a reference clock to control the SSCG section 140. A read unit 2 includes a CCD 111 which converts the light image of a document into an electric signal, an A-D conversion section 119 which converts the analog information of the electric signal acquired by the CCD 111 into digital information, and a pulse motor 108 which moves the CCD 111 and an optical system in a vertical scanning direction. The pulse motor 108 is driven by a reference clock generated by the timing circuit 112 and the CCD 111 and the A-D conversion section 119 are driven by a spectrum spread clock generated by the SSCG section 140. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、画像読取装置、画像読取方法、その方法をコンピュータに実行させるプログラム、および画像形成装置に関するものである。 The present invention relates to an image reading apparatus, an image reading method, a program for executing the method on a computer, and an image forming apparatus.

従来、画像読取装置において、拡散スペクトラム発生器を備えてCCDやアナログ処理の駆動クロックにスペクトラム拡散クロック(SSCGクロック)により変調をかけると、サンプリングする信号の波形形状により読み取った画像に周期的なノイズが発生することがあった。 Conventionally, the image in the reader, spreading the provided spectrum generator modulates the spread spectrum clock (SSCG clock) to drive clock of the CCD and analog processing, the sampling signal periodic noise on the read image by the waveform shape of the there may occur. これを解決するために、タイミング回路をアナログ部とデジタル部とに分けて、デジタル部は拡散クロックを使用し、アナログ部は基準クロック(ノンSSCGクロック)を使用する技術が考案されていた(特許文献1)。 To solve this problem, by dividing the timing circuit to an analog portion and a digital portion, the digital portion uses spread clock, analog section technique using a reference clock (Non SSCG clock) has been devised (Patent Document 1).

特開平2001−094734号公報 JP 2001-094734 JP

しかしながら、特許文献1の技術によると、デジタル信号処理系のタイミング発生手段へ入力するクロックは、スペクトラム拡散クロックを使用するため、SSCGの変調周波数による低周波の変動によって、モータ駆動特有の共振減少が発生するという問題があった。 However, according to the technique of Patent Document 1, the clock input to the timing generation unit of the digital signal processing system, in order to use the spread spectrum clock, the low-frequency fluctuations of by the modulation frequency of the SSCG, the resonant reduction of the motor drive characteristic is there is a problem that occurs.

また、走査駆動手段へSSCGクロックを使用するとSSCGの変調周波数による低周波の変動によって共振現象が発生する場合があり、3ラインCCDを使用していると、読み取りの位置精度が劣化するという問題があった。 Further, by using the SSCG clock to the scanning drive means may resonance phenomenon occurs due to low frequency variation in accordance with the modulation frequency of the SSCG and using 3-line CCD, a problem that positional accuracy of the reading is deteriorated there were.

本発明は上記の問題に鑑みてなされ、その目的は、SSCGの変調周波数によって起きる低周波変動によるモータ駆動特有の共振現象の発生を防止し、鮮明な画像を読み取ることができる画像読取装置を提供することである。 The present invention has been made in view of the above problems, and its object is provide an image reading apparatus capable of preventing the occurrence of the motor drive characteristic resonance phenomenon due to low frequency variations caused by the modulation frequency of the SSCG, reading a clear image It is to be.

上述した課題を解決し、目的を達成するために、請求項1にかかる発明は、画像読取装置であって、光学系によって原稿画像を照明して生成される光像を光電変換する光電変換手段と、前記光電変換手段により変換されたアナログ信号をデジタル信号へ変換するA/D変換手段と、前記原稿と前記光学系とを相対的に移動させて副走査方向に走査させる走査駆動手段と、前記光電変換手段および前記A/D変換手段をクロックで駆動する第1の駆動手段と、前記走査駆動手段をクロックで駆動する第2の駆動手段と、前記第1の駆動手段へはスペクトラム拡散クロックを供給して前記光電変換手段および前記A/D変換手段を駆動させ、前記第2の駆動手段へは基準クロックを供給して前記走査駆動手段を駆動させるタイミング発生手段と、 To solve the above problems and achieve the object, the invention according to claim 1, the image reading a device, photoelectric conversion means for photoelectrically converting the optical image generated by illuminating an original image by the optical system When the a / D converting means for converting the analog signal converted by said photoelectric conversion means into digital signals, a scanning drive means for scanning in the sub-scanning direction by relatively moving the original and said optical system, first drive means, second drive means for driving said scanning drive means by a clock, the spread spectrum clock to said first driving means for driving said photoelectric conversion means and said a / D converting means at the clock is supplied by driving the photoelectric conversion means and said a / D converting means, and timing generation means for driving the scanning driving means to supply a reference clock to said second driving means, 備えたことを特徴とする。 Characterized by comprising.

また、請求項2にかかる発明は、請求項1に記載の画像読取装置において、前記タイミング発生手段は、内部PLL(Phase Locked Loop)回路を有し、前記第1の駆動手段へ供給するスペクトラム拡散クロックを、前記内部PLL回路からの逓倍クロックによって発生させるものであることを特徴とする。 The invention according to claim 2, in the image reading apparatus according to claim 1, wherein the timing generating means includes an internal PLL (Phase Locked Loop) circuit, the spread spectrum supplied to the first driving means a clock, and characterized in that to generate the multiplied clock from the internal PLL circuit.

また、請求項3にかかる発明は、請求項1または2に記載の画像読取装置において、さらに、前記タイミング発生手段から前記第1の駆動手段へのクロック供給ルート上に、外部からスペクトラム拡散クロックを挿入する外部スペクトラム拡散挿入手段を備えたことを特徴とする。 Further, according invention in claim 3, in the image reading apparatus according to claim 1 or 2, further on the clock supply route from said timing generating means to said first driving means, a spread spectrum clock from outside characterized by comprising an external spectrum spreading inserting means for inserting.

また、請求項4にかかる発明は、請求項2に記載の画像読取装置において、前記タイミング発生手段は、さらに、前記タイミング発生手段から前記第1の駆動手段へのクロック供給ルート上に、前記タイミング発生手段の内部PLL回路への入力前に外部へ出力する出力手段と、外部から前記内部PLL回路へ入力する入力手段とを有するものであることを特徴とする。 The invention according to claim 4, in the image reading apparatus according to claim 2, wherein the timing generating means further on to the clock supply route from said timing generating means to said first drive means, said timing wherein the output means for outputting to the outside before the input to the internal PLL circuit generating means, and has an input means for inputting from the outside to the internal PLL circuit.

また、請求項5にかかる発明は、請求項1〜4のいずれか1つに記載の画像読取装置において、前記タイミング発生手段は、シリアルデータによって制御するものであり、前記第2の駆動手段は、前記タイミング発生手段が発生する前記基準クロックを前記シリアルデータで供給されるものであることを特徴とする。 The invention according to claim 5, in the image reading apparatus according to any one of claims 1 to 4, wherein the timing generating means is adapted to control the serial data, the second drive means , wherein said timing generating means is intended to be supplied with the reference clock generated by the serial data.

また、請求項6にかかる発明は、請求項1〜5のいずれか1つに記載の画像読取装置において、前記第1の駆動手段は、CCDドライバであり、前記第2の駆動手段は、モータドライバ117であることを特徴とする。 The invention according to claim 6, in the image reading apparatus according to any one of claims 1 to 5, wherein the first drive means is a CCD driver, the second driving means includes a motor characterized in that a driver 117.

また、請求項7にかかる発明は、請求項2〜6のいずれか1つに記載の画像読取装置において、前記タイミング発生手段は、前記タイミング発生手段の電源ONリセット後に前記第2の駆動手段へのクロック発生のリセットを解除し、前記内部PLL回路の安定動作後に前記第1の駆動手段へのクロック発生リセットを解除するものであることを特徴とする。 The invention according to claim 7, in the image reading apparatus according to any one of claims 2-6, wherein the timing generating means, to said second drive means after the power ON reset of the timing generating means of releasing the reset of the clock generator, and characterized in that to release the clock generator reset to the first drive means after stable operation of the internal PLL circuit.

また、請求項8にかかる発明は、請求項7に記載の画像読取装置において、前記タイミング発生手段は、前記第1の駆動手段へのリセット解除後にスペクトラム拡散の変調動作を開始することを特徴とする。 The invention according to claim 8, in the image reading apparatus according to claim 7, wherein the timing generating means, and characterized in that to start the modulation operation of the spread spectrum after reset release to the first drive means to.

また、請求項9にかかる発明は、請求項1〜8のいずれか1つに記載の画像読取装置において、前記光電変換手段は、3ラインカラーCCDを含む複数ラインCCDを有するものであることを特徴とする。 Further, the invention according to claim 9, in the image reading apparatus according to any one of claims 1 to 8, wherein the photoelectric conversion means has a plurality of lines CCD including three-line color CCD and features.

また、請求項10にかかる発明は、画像読取方法であって、光学系によって原稿画像を照明して生成される光像を光電変換する光電変換工程と、前記光電変換工程により変換されたアナログ信号をデジタル信号へ変換するA/D変換工程と、前記原稿と前記光学系とを相対的に移動させて副走査方向に走査させる走査駆動工程と、前記光電変換工程での光電変換および前記A/D変換工程でのA/D変換をクロックで駆動する第1の駆動工程と、前記走査駆動工程での走査をクロックで駆動する第2の駆動工程と、前記第1の駆動工程において前記光電変換およびA/D変換を行わせるスペクトラム拡散クロックを供給し、前記第2の駆動工程において走査させる基準クロックを供給するタイミング信号発生工程と、を備えたことを特徴とす In the invention, there is provided an image reading method, and a photoelectric conversion step of photoelectrically converting an optical image produced by illuminating an original image by an optical system, the converted analog signal by the photoelectric conversion process according to claim 10 an a / D conversion step of converting into a digital signal, a scan driver step of scanning in the sub-scanning direction by relatively moving the original and said optical system, photoelectric conversion in the photoelectric conversion process and the a / a first driving step of driving the clock of the a / D conversion in the D conversion step, wherein the scanning of the scanning driving step and the second driving step of driving the clock, the photoelectric conversion in the first driving step and supplying the spread-spectrum clock to perform the a / D conversion, to characterized in that and a timing signal generator providing a reference clock for scanning in the second driving step .

また、請求項11にかかる発明は、プログラムであって、請求項10に記載された画像読取方法をコンピュータに実行させることを特徴とする。 The invention according to claim 11 is a program, wherein the executing the image reading method according to claim 10 in a computer.

また、請求項12にかかる発明は、画像形成装置であって、光学系によって原稿画像を照明して生成される光像を光電変換する光電変換手段と、前記光電変換手段により変換されたアナログ信号をデジタル信号へ変換するA/D変換手段と、前記原稿と前記光学系とを相対的に移動させて副走査方向に走査させる走査駆動手段と、前記光電変換手段および前記A/D変換手段をクロックで駆動する第1の駆動手段と、前記走査駆動手段をクロックで駆動する第2の駆動手段と、前記第1の駆動手段へはスペクトラム拡散クロックを供給して前記光電変換手段および前記A/D変換手段を駆動させ、前記第2の駆動手段へは基準クロックを供給して前記走査駆動手段を駆動させるタイミング発生手段と、を有する画像読取装置と、前記画像読取 The invention according to claim 12 is an image forming apparatus, a photoelectric conversion means for photoelectrically converting the optical image generated by illuminating an original image by an optical system, the converted analog signal by the photoelectric conversion means a / D converting means for converting into a digital signal, a scanning drive means for scanning in the sub-scanning direction by relatively moving the original and said optical system, said photoelectric conversion means and said a / D conversion means a first driving means for driving the clock, and a second driving means for driving the scan driving unit by a clock, the first of said photoelectric conversion means and supplying the spread spectrum clock to drive means and the a / It drives the D converting means, and said timing generating means for driving the scanning driving means to supply a reference clock to the second drive means, an image reading apparatus having the image reading 置によって読み取られた画像を出力する画像出力手段と、を備えたことを特徴とする。 Characterized in that and an image output means for outputting the image read by the location.

請求項1にかかる発明によれば、一般に画像読取装置では光電変換手段であるCCDを駆動するのに転送クロック×2、リセットクロック、クランプクロック、最終段クロック等の多数のクロックを使用しているので、高速な駆動クロック(数MHz〜数十MHz)の基本周波数成分の高調波が発生する。 According to claim 1 to such invention, in general, an image reading apparatus using the transfer clock × 2 to drive the CCD as a photoelectric conversion means, reset clock, clamps clock, the number of clocks in the final stage clock, etc. since, harmonics of the fundamental frequency component of the high-speed drive clock (several MHz~ several tens MHz) is generated. 本発明では少なくとも光電変換手段(CCD部)とA/D変換手段にスペクトラム拡散クロック(SSCGクロック)で駆動することでEMI(電磁妨害)を低減するという効果を奏する。 In the present invention the effect of reducing EMI (electromagnetic interference) by driving the spectrum spread clock (SSCG clock) to at least the photoelectric conversion means and (CCD unit) A / D conversion means. また、放射電磁波のレベルが低くなるので近傍の他の機器が誤動作する危険性を減じることができる。 Further, it is possible to reduce the risk of other equipment in the vicinity to malfunction since the level of radiated electromagnetic wave is lowered. また、走査駆動手段として光学系を駆動するため第2の駆動手段(例えばパルスモータドライバ117)へのクロックを低速(数KHz〜数十KHz)なものとして立ち上がり、立ち下がりを鈍らせることが可能であり放射電磁波のレベルを非常に低くして問題を起こさせないようにすることができる。 Also, the rise of the clock to the second drive means for driving the optical system (for example, a pulse motor driver 117) as slow (several KHz~ tens KHz) as a scanning drive means, can dampen the fall in it it is possible to not very to lower cause problems levels radiated electromagnetic wave. 本発明では走査駆動手段へ基準クロック(ノンSSCGクロック)を供給するのでSSCGの変調周波数による低周波の変動によって、モータ駆動特有の共振現象が発生することを未然に防止することができる。 The low-frequency fluctuations of by the modulation frequency of the SSCG since the present invention to provide a reference clock (Non SSCG clock) to the scanning drive means, resonance of the motor drive characteristic can be prevented from being generated. 走査駆動手段へSSCGクロックを使用するとSSCGの変調周波数による低周波の変動によって共振現象が発生することにより3ラインCCDを使用する場合において、読み取りの位置精度が劣化するのであるが、このような劣化現象を防ぐことができる。 When the resonance phenomenon by the low frequency variation due to the modulation frequency of the SSCG With SSCG clock to the scanning drive means for using 3-line CCD by generating, the position accuracy of the reading is being degraded, such degradation phenomenon can be prevented. また、画像処理に関しては、自動原稿色判定(黒判定、灰色判定等)や自動画像分離(文字判定、網点判定)の領域を判定する位置精度が悪化して判定不良による異常画像を引き起こす可能性を減じることができる。 With respect image processing includes an automatic document color determination (black determination, gray determination, etc.) and automatic image separation (character determination, dot determination) position accuracy determining region of can cause abnormal image due to defect determination worse it is possible to reduce the gender. また、本発明は一つのタイミング発生手段でSSCGクロックを必要する光電変換手段を含む信号処理部へのクロック供給と、基準クロックを必要とする走査駆動手段へクロックを供給できるので、コストダウンも図ることができるという効果を奏する。 Further, the present invention provides a clock supply to the signal processing unit including a photoelectric conversion unit that requires SSCG clock in one of the timing generating means, it is possible to supply a clock to the scan driving unit that requires a reference clock, reduce the cost down there is an effect that it is possible.

また、請求項2にかかる発明によれば、ゲートの遅延量が積算する方式ではない内部PLL回路の逓倍回路を使用するので、光電変換手段への駆動クロックの正確な位相調整・パルス幅調整が可能となるという効果を奏する。 Further, according to the invention according to claim 2, since the delay amount of the gate uses multiplication circuit in the PLL circuit is not a method of integrating, accurate phase adjustment pulse width adjustment of the drive clock to the photoelectric conversion means there is an effect that it is possible.

また、請求項3にかかる発明によれば、SSCGクロックを第1の駆動手段へ供給するための外部SSCGデバイスを接続することができるという効果を奏する。 Further, according to the invention according to claim 3, there is an effect that it is possible to connect external SSCG device for supplying SSCG clock to the first drive means.

また、請求項4にかかる発明によれば、内部PLL回路の前からのクロックを取り出すことによりSSCGの周波数レンジを高くしないという効果を奏する。 Further, according to the invention according to claim 4, an effect that does not increase the frequency range of the SSCG by extracting clocks from the front of the internal PLL circuit.

また、請求項5にかかる発明によれば、内部PLL回路のロック時間を待つことなしにシリアル通信が可能となるので、モータ速度プロフィールデータ送信後のスキャン動作までの待ち時間を非常に短くできるという効果を奏する。 Further, according to the invention according to claim 5, since the serial communication is possible without waiting for the lock time of the PLL circuit, that the waiting time until the scan operation after motor speed profile data transmission can be made very short an effect.

また、請求項6にかかる発明によれば、CCDは高容量負荷なので複数のCCDドライバでクロック供給しているが、このクロックをSSCGクロックを使用することで放射ノイズを大幅に低減することができる。 Further, according to the invention according to claim 6, CCD because high capacitance load is clocked by a plurality of CCD driver, it is possible to greatly reduce the radiation noise by using SSCG clock the clock . また、モータドライバ117の駆動クロックによる放射ノイズはほとんど無いので、基準クロックで動作させる構成とすることにより読取位置精度を高くすることができ、また、共振現象を防止することができるという効果を奏する。 Further, the radiation noise caused by the driving clocks of the motor driver 117 so little, it is possible to increase the positional accuracy reading by the configuration of operating at the reference clock, also an effect that it is possible to prevent the resonance phenomenon .

また、請求項7にかかる発明によれば、電源ON後のリセット手順として、第1の駆動手段のクロックと第2の駆動手段のクロックのリセット解除を分けることにより、第2の駆動手段のリセット後に内部PLL回路のロック時間を待つことなしに第2の駆動手段で動作するシリアル通信が可能な状態となることによって、モータ駆動の速度プロフィールデータを待ち時間なしに送ることができるという効果を奏する。 Further, according to the invention according to claim 7, as a reset procedure after power ON, by dividing the reset release of the clock of the clock and the second drive means of the first drive means, the second drive means reset by serial communications to operate in a second driving means without waiting for the lock time of the PLL circuit is ready after an effect that it is possible to send the speed profile data of the motor drive without waiting .

また、請求項8にかかる発明によれば、第1の駆動手段のリセット解除は内部PLL回路の最大ロック時間以降となっており、このリセット解除前にSSCGによる拡散クロックが入力することによるタイミングズレで発生する1クロックズレを防止することができるという効果を奏する。 Further, according to the invention according to claim 8, the reset release of the first drive means has a later maximum lock time of the PLL circuit, a timing shift due to the spread clock by SSCG before the reset release is input in an effect that it is possible to prevent one clock shift to occur.

また、請求項9にかかる発明によれば、特に3ラインCCDではRGBのライン間隔があり、色毎に読取位置が異なるため、同じ原稿位置での各RGBの画像データに与える速度変動レベルが異なってくるので、速度変動のない時の読み取りとは異なり、原稿色判定や画像分離の誤判定を起こすのであるが、この現象を防止できるという効果を奏する。 Further, according to the invention according to claim 9, there are particularly three lines Line spacing RGB in CCD, since reading for each color positions are different, the speed fluctuation levels to be applied to each of RGB image data in the same document position is different since come, unlike reading of the absence of speed fluctuations, but it from causing an erroneous determination of the original color determination and image separation, an effect that can prevent this phenomenon.

また、請求項10にかかる発明によれば、光電変換工程とA/D変換工程においてスペクトラム拡散クロック(SSCG)で駆動することでEMI(電磁妨害)を低減することができ、また、放射電磁波のレベルが低くなるので近傍の他の機器が誤動作する危険性を減じることができる。 Further, according to the invention according to claim 10, it is possible to reduce EMI (electromagnetic interference) by driving the spectrum spread clock (SSCG) in the photoelectric conversion process and the A / D conversion process, also, the radiated electromagnetic wave the level is low can reduce the risk of other equipment in the vicinity to malfunction. また、走査駆動工程においては光学系を駆動するための例えばパルスモータドライバ117のような駆動手段へのクロックを低速なものとして立ち上がり、立ち下がりを鈍らせることが可能であり放射電磁波のレベルを非常に低くして問題を起こさせないようにすることができるという効果を奏する。 In the scanning driving step rising the clock to drive means such as a pulse motor driver 117 for driving the optical system as a slow ones, it is possible to dampen the fall of the level of radiated electromagnetic wave very an effect that can be made to be lower does not cause problems. また、走査駆動工程において基準クロック(ノンSSCGクロック)を供給するのでSSCGの変調周波数による低周波の変動によって、モータ駆動特有の共振現象が発生することを未然に防止することができる。 Further, the low-frequency fluctuations of by the modulation frequency of the SSCG because supplying a reference clock (Non SSCG clock) in the scanning driving step, the motor drive characteristic resonance phenomenon can be prevented from being generated. 走査駆動工程においてSSCGクロックを使用するとSSCGの変調周波数による低周波の変動によって共振現象が発生することにより3ラインCCDを使用する場合においては、読み取りの位置精度が劣化するのであるが、このような劣化現象を防ぐことができる。 When the resonance phenomenon by the low frequency variation due to the modulation frequency of the SSCG With SSCG clock in the scan driving process uses 3-line CCD by generating, although the positional accuracy of the reading is being degraded, like this it is possible to prevent the deterioration phenomenon. また、画像処理に関しては、自動原稿色判定(黒判定、灰色判定等)や自動画像分離(文字判定、網点判定)の領域を判定する位置精度が悪化して判定不良による異常画像を引き起こす可能性を減じることができるという効果を奏する。 With respect image processing includes an automatic document color determination (black determination, gray determination, etc.) and automatic image separation (character determination, dot determination) position accuracy determining region of can cause abnormal image due to defect determination worse an effect that it is possible to reduce the resistance.

また、請求項11にかかる発明によれば、請求項10に記載された画像読取方法をコンピュータに実行させることができるという効果を奏する。 Further, according to the invention according to claim 11, there is an effect that it is possible to execute the image reading method according to claim 10 in a computer.

また、請求項12にかかる発明によれば、請求項1に記載された画像読取装置を備えた画像形成装置を提供できるという効果を奏する。 Further, according to the invention according to claim 12, an effect that can be provided an image forming apparatus including an image reading apparatus according to claim 1.

(1.実施の形態) (1. Embodiment)
以下に添付図面を参照して、この発明にかかる画像読取装置、画像読取方法、その方法をコンピュータに実行させるプログラム、および画像形成装置の最良な実施の形態を詳細に説明する。 With reference to the accompanying drawings, an image reading apparatus according to the present invention, an image reading method, a program for executing the method on a computer, and the best embodiment of the image forming apparatus will be described in detail.

図1−1は、本発明の実施の形態による画像形成装置における画像読取装置の機能的ブロック図である。 Figure 1-1 is a functional block diagram of an image reading apparatus in an image forming apparatus according to an embodiment of the present invention. 画像読取装置は、全体を制御するシステム制御ユニット1と、システム制御ユニット1によって制御されて原稿を読み取る読み取りユニット2とを備える。 The image reading apparatus includes a system control unit 1 for controlling the whole, and a reading unit 2 for reading an original is controlled by the system control unit 1.

システム制御ユニット1は、スペクトラム拡散クロックを発生するSSCG部140と、基準クロックを発生し、SSCG部140を制御するタイミング回路112とを備える。 The system control unit 1 includes a SSCG unit 140 for generating a spread spectrum clock, and generates a reference clock, and a timing circuit 112 for controlling the SSCG unit 140.

読み取りユニット2は、光学系により照射された原稿の光像をアナログ情報に変換するCCD111と、CCD111によって取得されたアナログ情報をデジタル情報に変換するA/D変換部119と、CCD111および光学系を副走査方向に移動させるパルスモータ108とを備える。 Reading unit 2 includes a CCD 111 for converting an optical image of the document illuminated by the optical system into analog information, an A / D converter 119 which converts the analog information into digital information obtained by CCD 111, CCD 111 and the optical system and a pulse motor 108 for moving the sub-scanning direction.

本発明の実施の形態による画像形成装置における画像読取装置は、タイミング回路112で発生する基準クロックでパルスモータ108を駆動させ、SSCG部140で発生するスペクトラム拡散クロックでCCD111およびA/D変換部119を駆動するように、タイミング回路112が制御する。 Image reading apparatus in an image forming apparatus according to an embodiment of the present invention drives the pulse motor 108 at the reference clock generated by the timing circuit 112, a spread spectrum clock in CCD111 and A / D conversion unit 119 generated in SSCG 140 to drive, timing circuit 112 controls.

この構成によって、少なくともCCD部とA/D変換部分をスペクトラム拡散クロックで駆動するのでEMI(電磁妨害)を低減することができる。 This configuration can reduce EMI (electromagnetic interference) since at least the CCD portion and the A / D conversion part driven by the spread spectrum clock. 一方、光学系を移動させる手段としてパルスモータドライバ117へは低速(数KHz〜数十KHz)の基準クロックを供給するので、立ち上がり、立ち下がりを鈍らせることが可能であり放射電磁波のレベルは非常に小さくすることができ、また、SSCGの変調周波数による低周波の変動に起因するモータ駆動特有の共振現象が発生することを防止することができる。 On the other hand, since the the pulse motor driver 117 as a means for moving the optical system to supply a reference clock of the low-speed (several KHz~ tens KHz), rising, it is possible to dampen falling level of radiated electromagnetic wave is very it can be reduced to, also, the motor drive characteristic resonance phenomenon caused by the change of the low frequency by the modulation frequency of the SSCG is prevented from being generated. このようなモータ駆動時の共振現象が発生すると、一般に使用される3ラインCCDの読み取りの位置精度が劣化するのであるが、本発明ではそれが防止されるので、高品質な読み取りが可能になる。 When the resonance phenomenon during such a motor drive occurs, although 3-line CCD in the positional accuracy of the reading commonly used is to degrade, because the present invention it is prevented, allowing high-quality reading . 以下、実施の形態による画像形成装置について、詳細に説明する。 Hereinafter, an image forming apparatus according to the embodiment will be described in detail.

図1−2は、本発明の実施の形態による画像形成装置の説明図である。 Figure 1-2 is an explanatory view of an image forming apparatus according to an embodiment of the present invention. 画像形成装置は、システム制御ユニット1、画像読み取りユニット2、画像処理ユニット3、画像書き込みユニット4、操作部ユニット5、複写機機構部6、画像表示ユニット7、ドラムユニット8、中間転写部9、現像部10、給紙部11、および定着部12を備える。 Image forming apparatus, the system control unit 1, the image reading unit 2, the image processing unit 3, an image writing unit 4, the operation section unit 5, the copying machine mechanism unit 6, the image display unit 7, the drum unit 8, an intermediate transfer unit 9, the developing part 10 includes a paper feeding unit 11 and fixing unit 12,.

画像形成装置においては、画像読み取りユニット2により、原稿を光源により照射しながら原稿を走査して、原稿からの反射光を3ラインCCDセンサにより画像を読み取り、画像データを画像処理ユニット3に送る。 In the image forming apparatus, the image reading unit 2, an original by scanning the original while irradiating with a light source, the reflected light from the document reading an image by 3-line CCD sensor, and sends the image data to the image processing unit 3. 画像処理ユニット3では、スキャナγ補正、色変換、主走査変倍、画像分離、加工、エリア処理、諧調補正処理などの画像処理を行なった画像データを画像書き込みユニット4へ送る。 In the image processing unit 3, it sends a scanner γ correction, color conversion, main scanning magnification, image separation, processing, area processing, the image data to the image writing unit 4 to perform image processing such as gradation correction processing. 画像書き込みユニット4では、画像データに応じてLD(レーザーダイオード)の駆動を変調する。 In the image writing unit 4, it modulates the drive of the LD (laser diode) according to the image data.

ドラムユニット8では一様に帯電された回転する感光体ドラムにLDからのレーザービームにより潜像を書き込み、現像部10によりトナーを付着させて顕像化させる。 A photoreceptor drum which rotates is charged uniformly in the drum unit 8 writes a latent image by a laser beam from the LD, by adhering toner to visualize the development unit 10. 感光体ドラム上に作られた画像は、中間転写部9の転写ベルト上に再転写される。 Was made on the photosensitive drum image is retransferred onto the transfer belt of the intermediate transfer unit 9. 中間転写ベルト上にはフルカラーコピーの場合4色(Bk、C、M、Yの4色)のトナーが順次重ねられる。 When a full-color copy four colors on the intermediate transfer belt (Bk, C, M, 4 colors of Y) toner are sequentially superposed in. フルカラーコピーの場合にはBk、C、M、Yの4色作像および転写の工程が終了した時点で、中間転写ベルトとタイミングを合わせて、給紙部11より転写紙が給紙され、転写部で中間転写ベルトから4色同時に転写紙にトナーが転写される。 In the case of full-color copy Bk, C, M, when the process is finished the four-color imaging and transfer of Y, the combined intermediate transfer belt and timing, the transfer paper from the paper feeding unit 11 is fed, the transfer toner is transferred from the intermediate transfer belt 4 colors simultaneously transfer sheet in parts. トナーが転写された転写紙は搬送部を経て定着部12に送られ、定着ローラと加圧ローラによって熱定着され排紙される。 Transfer paper to which the toner has been transferred is conveyed to the fixing unit 12 through the transport unit and discharged thermally fixed by the fixing roller and the pressure roller.

また、コピーモード等のユーザの設定については、操作部ユニット5によって操作者からの入力を受け付ける。 Further, the setting of the user such as copying mode, receiving an input from an operator through the operation section unit 5. 設定入力を受け付けたコピーモード等の操作モードは、システム制御ユニット1に送られ、システム制御ユニット1では設定されたコピーモードを実行する制御処理を行う。 Operation mode of the copy mode such as accepting a setting input is sent to the system control unit 1, it performs a control process to execute the copy mode set in the system control unit 1. この時、システム制御ユニット1は、画像読み取りユニット2、画像処理ユニット3、画像書き込みユニット4、画像表示ユニット7等のユニットに対して制御指示を行う。 At this time, the system control unit 1, an image reading unit 2, the image processing unit 3, an image writing unit 4 performs control instruction to the unit such as the image display unit 7.

画像表示ユニット7に画像読み取りユニット2から読み取った画像を表示するには、システム制御ユニット1からの制御指示により、画像読み取りユニット2が原稿画像の読み取りをスタートし、画像読み取りユニット2からの画像信号に対して、画像処理ユニット3において画像表示装置で表示するのに適した画像処理を行った後、画像表示装置に原稿の画像データを出力する。 To view the image read from the image reading unit 2 to the image display unit 7, the control instruction from the system control unit 1, the image reading unit 2 is started to read the original image, the image signal from the image reading unit 2 respect, after the image processing suitable for displaying on the image display device in the image processing unit 3, and outputs the image data of the document to the image display device.

図2は画像表示ユニットの機能的ブロック図である。 Figure 2 is a functional block diagram of an image display unit. 画像表示ユニット7は、FIFO(ラインバッファ)21、DRAM22、CPU23、VRAM24、LCDコントローラ25、LCDパネル26、ROM27、SRAM28、シリアルレベル変換29、画像データレベル変換30、およびキーボード31を備え、システム制御部ユニット1および画像処理ユニット3と接続する。 The image display unit 7, FIFO (line buffer) 21, DRAM 22, CPU 23, VRAM 24, LCD controller 25, LCD panel 26, ROM 27, SRAM 28, including serial level converter 29, the image data level converter 30, and the keyboard 31, the system control connecting the parts unit 1 and the image processing unit 3.

画像処理ユニット3から出力された画像データは、図2に示すFIFO21を介して、CPU23内蔵のDMAコントローラによって、画像データ格納用のDRAM22に格納される。 Image data output from the image processing unit 3 via the FIFO21 shown in FIG. 2, the CPU23 internal DMA controller, is stored in the DRAM22 for storing image data. 画像表示ユニット7には画像データと共に画像データ制御信号も送られているので、有効画像領域だけを取り込む事が可能である。 Since the image display unit 7 is also transmitted image data control signal together with the image data, it is possible to capture only the effective image area. DRAM22に格納された有効画像データは、CPU23によってVRAM24にDMA転送される。 Valid image data stored in the DRAM22 is DMA transferred to the VRAM24 by CPU 23. この時CPU23によってDRAM22内の画像データの任意の部分を転送したり、拡大・縮小・間引き等の処理を行う事も可能である。 Or transfer any portion of the image data in this case CPU 23 DRAM 22, it is possible to perform processing such as enlargement, reduction, thinning. VRAM24に転送された画像データは、LCDコントローラ25の制御によりLCDパネル26に表示される。 The image data transferred to the VRAM24 is displayed on the LCD panel 26 by the control of the LCD controller 25.

図3は、画像表示ユニットの画面および操作系の説明図である。 Figure 3 is an explanatory view of a screen and operating system of the image display unit. 画像表示ユニット7は画像をLCDに表示させ、その画面内で編集・加工のエリア指定/モード設定を行うためのディスプレイエディターを兼用しても良い。 The image display unit 7 to display the image on the LCD, may be shared with the display editor for performing area specification / mode setting for editing and processing in the screen. 図3に示した各設定キーは、図2の機能的ブロック図においてはキーボード31に対応する。 Each setting keys shown in FIG. 3, the functional block diagram of FIG. 2 corresponds to the keyboard 31. 本実施の形態では、読み取りキーと明るさ調整キーが特に重要である。 In this embodiment, the read key and brightness adjustment key is particularly important.

図4は、操作部ユニットの一例を示す模式図である。 Figure 4 is a schematic view showing an example of the operation section unit. 操作部ユニット7は、各種のキー即ち、テンキー41、モードクリア/予熱キー42、割り込みキー43,画質調整キー44、プログラムキー45、プリントスタートキー46、クリア/ストップキー47、エリア加工キー48、輝度調整つまみ49、LCD(液晶パネル)50上に配置されたタッチパネルキー、および初期設定キー51を備える。 Operation section unit 7, various keys i.e., ten keys 41, a mode clear / preheat key 42, an interruption key 43, the image quality adjustment key 44, program key 45, a print start key 46, a clear / stop key 47, the area processing key 48, brightness adjustment knob 49, LCD (liquid crystal panel) 50 arranged touch keys on, and a initial setting key 51.

テンキー41はコピー枚数などの数値入力を行う場合に使用する。 Ten keys 41 used when inputting numerical values, such as number of copies. モードクリア/予熱キー42は設定したモードを取り消して初期設定に戻す場合や、一定時間以上の連続押下で予熱状態とする設定を行う。 Mode clear / preheat key 42 is carried out and to return to the initial setting to cancel the mode set, the setting for the pre-heating state at a certain time or more successive pressing operations. 割り込みキー43はコピー中に割り込み、別の原稿のコピーを行う場合に使用する。 Interrupt key 43 interrupts the copying is used when copying of another document. 画質調整キー44は画質の調整を行うときに使用する。 Image quality adjustment key 44 is used to adjust the image quality. プログラムキー45はよく使用するモードの登録や呼出を行う場合に使用する。 To use when the program key 45 to register and call of the mode you use most often. プリントスタートキー46はコピー開始の為のキーである。 Print start key 46 is a key for the copy start. クリア/ストップキー47は入力した数値をクリアする場合や、コピー途中でコピーを中断する場合に使用する。 Clear / stop key 47 If you want to clear the value that you enter, be used to interrupt the copy in the middle of copy. エリア加工キー48は画像表示ユニット(ディスプレイエディター)上で、エリア加工・編集等のモードを使用する場合に使用する。 Area processing key 48 on the image display unit (display editor), used when using mode such as area processing and editing.

輝度調整つまみ49はLCDパネルの画面の明るさを調整する。 Brightness adjustment knob 49 to adjust the screen brightness of the LCD panel. また、タッチパネルキー50はLCDパネル上に表示された各種のキーの範囲と同じ範囲にキーエリアを設定して、タッチパネルが前記設定された範囲内の押下を検出すると、その設定されたキーの処理を行う。 The touch panel keys 50 to set the key area in the same range as the range of the various keys displayed on the LCD panel, the touch panel detects a depression within the range that is the setting, the process of the set key I do. 初期設定キー51はユーザが各初期設定を選択できる時に押下する。 Initial setting key 51 is pressed when the user can select each initialization.

図5は、LCD(液晶表示画面)の一例を示す図である。 Figure 5 is a diagram showing an example of a LCD (liquid crystal display screen). 図5に示されるように、LCD画面上ではカラーモード、自動濃度、マニュアル濃度、画質モード、自動用紙選択、用紙トレイ、用紙自動変倍、等倍、ソート、スタック等のモード選択表示があり、さらにクリエイト、カラー加工、両面、変倍等のサブ画面選択表示もある。 As shown in FIG. 5, the color mode on the LCD screen, automatic density, manual density, image quality mode, automatic paper selection, a paper tray, the paper automatic zooming magnification, sort, there are mode selection display such as a stack, Furthermore there Create, color processing, double-sided, even sub-screen selection display zooming or the like. 各表示の大きさと同様の大きさのキーがタッチパネル上に設定されている。 Each display size similar sized keys and is is set on the touch panel.

図6は、図5における変倍キー押下による画面展開の一例を示す図である。 Figure 6 is a diagram illustrating an example of a screen expansion by zooming key press in FIG. 変倍キーが押下されると、画面下方から変倍設定画面がスクロールアップされる。 When zooming key is pressed, scaling setting screen is scrolled up from the bottom of the screen. 変倍設定画面には定型変倍(予め変倍率が設定されている変倍モード)用のキーが設定されている。 The scaling setting screen has been set key for the fixed magnification (zoom mode in advance magnification is set). 例えば71%の部分のタッチパネルキーが操作者によって押下されると、押下による入力を受け付けて、変倍率71%が選択される。 For example, if the touch panel keys 71% partially is depressed by the operator receives an input by pressing, the magnification ratio of 71% is selected. またこの画面には定型変倍以外の変倍モードの選択が受け付けられるように、ズームキー、寸法変倍キー、独立変倍/拡大連写キーが画面左側に設定されている。 Also as the selection of magnification mode other than standard zooming is accepted on this screen, a zoom key, dimension magnification change key, a separate scaling / Poster Mode key is set on the left side of the screen.

図7は、タッチパネル検出回路の一例を表す図である。 Figure 7 is a diagram showing an example of a touch panel detection circuit. 図8は、図7に示すタッチパネルの設定を説明する図である。 Figure 8 is a diagram for explaining the configuration of the touch panel shown in FIG. タッチパネル検出回路は、タッチパネル71からの入力を受け付け、A−Dコンバータ73およびコントローラ72を有する。 The touch panel detection circuit receives an input from the touch panel 71, having A-D converter 73 and a controller 72. コントローラ72は検出端子をHigh状態にして、X1、X2、Y1、Y2を設定する。 Controller 72 to the detecting terminal in a High state, sets the X1, X2, Y1, Y2. 図8は、X1、X2、Y1、Y2の設定状態を表している。 Figure 8 shows the setting state of X1, X2, Y1, Y2. Y1、Y2の回路は抵抗でプルアップされているので、タッチパネルOFFのときY1は+5Vになり、ONの時は0Vになる。 Y1, since the circuit of Y2 is pulled up by a resistor, Y1 when the touch panel OFF becomes + 5V, when the ON becomes 0V. 従って、A/Dコンバータ73の出力からON/OFFの状態を確認する。 Therefore, to check the status of the ON / OFF the output of the A / D converter 73. コントローラ72は、タッチパネルONの状態を検知すると測定モードに切り換える。 The controller 72 switches the measurement mode for detecting a state of the touch panel ON. X方向の時はX1は+5V、X2は0Vになり、入力位置の電位がY1を通してA/Dコンバータに接続されて座標が算出される。 When the X-direction X1 is + 5V, X2 becomes to 0V, and is connected to the A / D converter coordinates are calculated potential of the input location through Y1. Y方向の座標も回路を切り換えて同様に算出される。 Y coordinate direction is also calculated in the same manner by switching the circuit. このような検出回路によって、タッチパネル71の押下位置が検出される。 Such detection circuit, the pressed position of the touch panel 71 is detected.

図9は、操作部ユニットの機能的ブロック図である。 Figure 9 is a functional block diagram of the operation section unit. 操作部ユニット5においては、CPU53からのアドレス信号はアドレスラッチ54に取り込まれ、CPU53からの信号によりここでコントロールされる。 In operation section unit 5, the address signal from the CPU 53 is taken into the address latch 54 are controlled here by a signal from the CPU 53. アドレスラッチ54を出たアドレス信号はその一部がアドレスデコーダー56に入り、ここで各ICへのチップセレクト信号を作り、メモリマップの作成に使用される。 Part of the address signal leaving the address latch 54 enters the address decoder 56, wherein creating the chip select signal to each IC, it is used to create a memory map. また、アドレスはROM63,RAM64等のメモリやLCDコントローラ55に入りアドレス指定に使用される。 The address is used to address enters the memory and LCD controller 55 such as ROM 63, RAM 64. 一方CPU53からのデーターバスは、メモリやLCDコントローラ55に接続され、データの双方向通信が行われる。 Whereas data bus from CPU53 is connected to the memory and LCD controller 55, two-way communication of data. LCDコントローラ55はCPU53からのアドレスバス、データーバスの他に、LEDドライバ59、キーボード60、アナログタッチパネル61、LCDモジュール62、そして表示データ用のROM63、およびRAM62等が接続されている。 LCD controller 55 the address bus from the CPU 53, in addition to the data bus, LED driver 59, a keyboard 60, an analog touch panel 61, LCD module 62 and the display data ROM 63,, and RAM62 like are connected.

LCDコントローラ55はキーボード66からの信号やタッチパネル61からの信号によりROM63、RAM64のデータから表示データを作成し、LCD上への表示をコントロールする。 LCD controller 55 generates display data from the signal by ROM 63, RAM 64 data from the signal and the touch panel 61 from the keyboard 66 to control the display on LCD. また、CPU53には光ファイバー用コネクタ65が接続されており、外部との通信を行っている。 Also, is connected to an optical fiber connector 65 in the CPU 53, it is communicating with the outside.

図10は、実施の形態による画像読取装置の全体ブロック図のうち主として読み取り部分を説明する図である。 Figure 10 is a diagram mainly explaining read portions of the complete block diagram of the image reading apparatus according to the embodiment. 図11は、実施の形態による画像読取装置の全体ブロック図のうち主として画像処理部分を説明する図である。 Figure 11 is a diagram mainly illustrating an image processing portion of the overall block diagram of an image reading apparatus according to the embodiment. 図10におけるシェーディング補正122は、図11に示すように各部と接続する。 Shading correction 122 in FIG. 10 is connected to the respective sections as shown in FIG. 11. 図10と図11とは、1つの画像読取装置の全体を2つに分けて示したものである。 10 and the FIG. 11, there is shown separately the whole of an image reading apparatus into two. スキャナIPU制御部上のCPU101は、ROM102に格納されたプログラムを実行し、RAM103にデータ等を読み書きする事でスキャナ・IPU部の全体の制御を行っている。 CPU101 on the scanner IPU control unit executes a program stored in the ROM 102, and performs overall control of the scanner · IPU part by reading and writing data, etc. RAM 103. また、CPU101は、システム制御部104とシリアル通信で接続されおり、コマンド及びデータの送受信により指令された動作を行う。 Further, CPU 101, the system control unit 104 and are connected by serial communication, the operation commanded by the transmission and reception of commands and data. さらに、システム制御部104は操作表示部105とシリアル通信で接続されており、ユーザからのキー入力指示により動作モード等の指示を設定する事ができる。 Further, the system control unit 104 are connected by serial communication and operation display unit 105, it is possible to set the indication of such an operation mode by a key input instruction from the user.

CPU101はI/O106である原稿検知センサ、HPセンサ、圧板開閉センサ、冷却ファン等に接続されており検知及びON/OFFの制御をしている。 CPU101 has an original detection sensor is a I / O 106, HP sensor, the pressure plate close sensor, the control of the detection and ON / OFF is connected to the cooling fan or the like. スキャナモータドライバ117107はタイミング回路112からのPWM方式による出力によりドライブされ励磁パルスシーケンスを発生し原稿走査駆動用のパルスモータ108を駆動する。 The scanner motor driver 117 107 drives the pulse motor 108 drives to generate an excitation pulse sequence document scanning drive by the output by the PWM method from the timing circuit 112.

原稿画像はランプインバータ109に駆動されたキセノンランプ110の光量出力により光信号を複数ミラー及びレンズを通り3ラインCCD111に結像される。 Document image is imaged multiple mirrors and lenses as three lines CCD111 optical signal by the light amount output of the xenon lamp 110 is driven to the lamp inverter 109. 3ラインCCD111はスキャナIPU(Image Proccesing Unit)制御上のタイミング回路112によって、各駆動クロックを与えられて各RGBのodd,evenのアナログの画像信号をエミッタホロワ113〜115に出力している。 3 line CCD111 is outputting the timing circuit 112 on the scanner IPU (Image Proccesing Unit) control, each RGB of odd given the respective driving clock, the analog image signals of even the emitter follower 113 to 115. エミッタホロワ113〜115からアナログ処理回路116〜118へ入力された信号はアナログ処理回路116〜118内で減算法CDSを実行し、CCDのオプティカルブラック部でラインクランプを実施し、oddとevenの出力差を補正し、それぞれのアンプゲイン調整を行う。 Emitter follower 113 to 115 signal input to the analog processing circuit 116 to 118 from running subtraction CDS in the analog processing circuit 116 to 118, carried out line clamp in optical black portion of the CCD, the output difference between the odd and even corrected, it performs each of the amplifier gain adjustment. ゲイン調整後はマルチプレクサで合成して、最終的にDCレベルのオフセット調整後にA/Dコンバータ119〜121へ入力される。 After the gain adjustment is synthesized by a multiplexer, is finally input to the A / D converter 119 to 121 after the offset adjustment of the DC level.

A/Dコンバータ119〜120へ入力されたアナログ信号はデジタル化されてシェーディング回路122へ入力される。 Analog signal input to the A / D converter 119-120 are inputted digitized into shading circuit 122. シェーディング回路122では照明系の光量不均一やCCDの画素出力のバラツキを補正する機能を持っている。 The amount nonuniformity and CCD variation of the pixel output of the illumination system in the shading circuit 122 has a function of correcting. シェーディング補正された画像データはライン間補正メモリ123、124へ入力されて3ラインCCDのBとG、BとRのライン数の画像データをメモリで遅延させてBGRの読取画像の1ライン以上の位置合わせを行いドット補正125へ出力する。 Shading corrected image data of the 3-line CCD between the input to the correction memory 123, 124 lines B and G, B and R lines number image data is delayed in the memory BGR read image one line or more of the It was carried out to output to the dot correction 125 alignment.

ドット補正125ではライン間補正メモリから出力された画像データをRGBデータの1ライン以内ドットのズレを補正する。 The image data outputted from the dot correction 125 in line correction memories to correct the deviation of the dot within one line of RGB data. スキャナγ補正126では、反射率リニアデータに対してルックアップテーブル方式で補正を施す。 In the scanner γ correction 126 performs correction in a look-up table method relative reflectance linear data. この補正後の画像データは、自動原稿色判定回路128と自動画像分離回路129、およびディレーメモリ(127)を介してRGBフィルタ、色変換処理、変倍処理、クリエイト130に入力される。 The image data after correction, RGB filter through the automatic document color determination circuit 128 and an automatic image separation circuit 129 and delay memory, (127), the color conversion processing, scaling processing, is inputted to Create 130.

自動原稿色判定回路128ではACS(有彩/無彩判定)処理を行って、自動画像分離回路129に入力し文字/網点の分離処理を施す。 Automatic document color determination circuit 128 ACS (chromatic / achromatic judgment) treatment performed, and input to the automatic image separation circuit 129 performs separation processing character / halftone dot. ACS処理では黒、及び灰色の判定を行う。 A black, and gray judgment in the ACS processing. 像域分離処理ではエッジ判定(白画素と黒画素の連続性により判定)、網点判定(画像中の山/谷ピーク画素の繰り返しパターンにより判定)、写真判定(文字・網点外で画像データある場合)を行い文字及び印刷(網点)部分、写真部分の領域を判定してCPU101に伝え、後段のRGBフィルタ、色変換プリンタγ補正、YMCKフィルタ、階調処理でパラメータや係数の切り換えに使用される。 Edge determination in the image area separation processing (determination by the continuity of the white and black pixels), (determined by repeating pattern of peaks / troughs peak pixel in the image) dot determination, photo finish (image data outside characters, halftone characters and printing (dot) portion performs some cases), to determine the area of ​​the photograph portion tell CPU 101, subsequent RGB filter, a color conversion printer γ correction, YMCK filter, the gradation processing for switching the parameters and coefficients used.

画像データはRGBフィルタ130に入力される。 Image data is input to the RGB filter 130. RGBフィルタ130ではRGBのMTF補正、平滑化、エッジ強調、スルー等のフィルタ係数を先の判定領域により切り換え設定される。 In RGB filter 130 RGB of the MTF correction, smoothing, edge enhancement, is switched set by the previous determination region filter coefficient through such. 色変換処理ではRGBデータからYMCK変換、UCR、UCA処理を実行する。 In the color conversion processing is executed YMCK conversion from RGB data, UCR, the UCA process. 変倍処理に入力され主走査の画像データに対して拡大/縮小処理を実行する。 It is input to the scaling process to perform the enlargement / reduction process on the image data in the main scanning. 画像表示部132の分岐はこの処理後に行われる。 Branch of the image display unit 132 is performed after this process. インタフェース(I/F)を介して画像表示部132に接続されている。 It is connected to the image display unit 132 through the interface (I / F). クリエイトではクリエイト編集、カラー加工を行う。 I do Create editing, the color processing in the Create. クリエイト編集では斜体、ミラー、影付け、中抜き処理等を実行する。 In the Create editing to run italic, mirror, shadow, the hollowed processing, and the like. カラー加工では、カラー変換、指定色消去、アンダーカラー等を実行する。 In color processing, color conversion, designated color erasing, executes under color like.

プリンタγ補正・YMCKフィルタ131では、先の判定領域に基づいてプリンタγ変換とフィルタ係数を設定する。 The printer γ correcting · YMCK filter 131, to set the printer γ conversion and the filter coefficient based on a previous determination area. 階調処理ではディザ処理を実行し、ビデオコントロールでは書き込みタイミング設定や画像領域、白抜き領域の設定やグレースケールやカラーパッチ等のテストパターン発生を行う事ができ、最終画像データを書き込み処理でLD(レーザーダイオード)へ出力できるように処理されてLDへ出力する。 Run the dither processing in the gradation processing, the video control can be performed write timing setting and image area, the test pattern generating set and such gray scale or color patches white region, LD the final image data writing process It is treated to be output to the (laser diode) to the LD. 各機能処理はCPU101に接続されおりROM102に格納されているプログラムにより各処理の設定と動作をシステム制御部1の指示により実行する。 Each function processing is executed by the setting and operation of the system controller 1 instructs each processing by a program stored in the ROM102 and is connected to the CPU 101.

図12および13−1は、実施の形態による画像読取装置の画像読取手順を説明する図である。 12 and 13-1 is a diagram for explaining the image reading procedure of an image reading apparatus according to the embodiment. 図12には、主にタイミング回路112およびCCDドライバ駆動部133が機能的に示されている。 Figure 12 is mainly timing circuit 112 and a CCD driver driving unit 133 is shown functionally. ここでタイミング回路112は、図10および11に示されたシェーディング補正回路122、A/Dコンバータ119〜121、およびアナログ処理回路116〜118に接続する。 Here the timing circuit 112 is connected to the shading correction circuit 122, A / D converters 119 to 121, and the analog processing circuit 116 to 118 shown in FIGS. 10 and 11. また、CCD駆動部133は3ラインCCDへ接続されている。 Moreover, CCD driver 133 is connected to a 3-line CCD.

タイミング回路112、3ラインCCD111、および図10、11では記載しなかった、この間に入るCCD駆動部133について説明する。 The timing circuit 112,3 line CCD 111, and have not been described in FIGS. 10 and 11, will be described CCD driver 133 entering therebetween. タイミング回路112では外部発振子の入力をクロックジェネレータを介して基準クロックとしてモータ制御回路、CPU_I/Fの駆動クロック、レジスタ設定部コントロール回路へ供給されている。 The motor control circuit as a reference clock in the timing circuit 112 to input the external oscillator via a clock generator, the driving clock CPU_I / F, are supplied to the register setting unit control circuit.

モータ制御回路は基準クロックによってPWMクロックを第2の駆動手段であるモータドライバ117へ供給する。 The motor control circuit supplies a PWM clock with a reference clock to the motor driver 117 is a second drive means. PWMクロックはSSCGの変調クロックを使用していないので正確な読取位置精度を出すことが可能である。 PWM clock can be produce accurate reading position accuracy does not use the modulation clock SSCG. また、SSCGの変調クロックによるモータ特有の共振現象の発生を押さえることが可能である。 Further, it is possible to suppress the generation of the motor-specific resonance phenomenon due to the modulation clock SSCG. 同様にCPU_I/F部のシリアル通信部においても基準クロックで動作を行う構成としている。 It is configured to perform the operation at the reference clocks in the serial communication unit similarly CPU_I / F unit.

次に、CCD111およびA/D変換部119へ供給するSSCGクロックの生成に関して説明する。 It will be described next generation of the SSCG clock supplied to the CCD111 and the A / D converter 119. 基準クロックは外部SSCGへクロックを供給するためタイミング回路の出力ピンに接続されている。 Reference clock is connected to the output pins of the timing circuit for supplying a clock to an external SSCG. 外部SSCGのSSCGクロックはタイミング回路の入力ピンにより取り込まれる。 SSCG clock external SSCG is taken by the input pins of the timing circuit. SSCGクロックは、内部PLL回路の入力としてCPU_I/Fを介してレジスタの設定で分周器を設定して4逓倍クロックを発生する。 SSCG clock generates 4 multiplied clock to set the divider register set via the CPU_I / F as an input of the internal PLL circuit. このクロックがもとになって各種クロックを発生する。 The clock generates various clock made to the original. 本タイミング回路のCCDクロック発生回路から、CCDを駆動する第1相転送クロック、第2相転送クロック、最終段転送クロック、リセットクロック、クランプクロック、シフトゲートクロックをSSCGクロックとして発生する。 From the CCD clock generation circuit of the present timing circuits, for generating first phase transfer clock for driving the CCD, the second phase transfer clock, the final stage transfer clock, reset clock, clamps clock, shift gate clock as SSCG clock. このクロックは後段のパルス調整回路に入力されてレジスタ設定部のコントロールに従い個々のクロックパルスの位相シフト量とパルス幅増減量を調整して出力する。 This clock output by adjusting the phase shift amount and the pulse width increases or decreases the amount of individual clock pulses in accordance with the control register setting part is inputted to the subsequent pulse adjustment circuit.

このパルス位相シフト量は、上述した4逓倍クロックの半周期単位でシフト量を調整する機能を持っている。 The pulse phase shift amount has the function of adjusting the amount of shift in the half-cycle unit of 4 multiplied clock described above. また、パルス幅増減量も上記の4逓倍クロックの半周期単位でパルス幅量を増減する機能を持っている。 The pulse width decrease amount also has the ability to increase or decrease the pulse width amount half cycle unit of the above 4 multiplied clock. これらの出力がCCD駆動部133へ入力される。 These outputs are inputted to the CCD driver 133.

図13−2は、実施の形態による画像読み取り手段の手順を説明するフローチャートである。 Figure 13-2 is a flowchart for explaining the procedure of the image reading means according to the embodiment. 原稿読み取りが開始されると、SSCG部140はスペクトラム拡散クロックでCCD111およびA/D変換部119を駆動させる(ステップS101)。 When document reading is started, SSCG unit 140 drives the CCD111 and A / D conversion unit 119 in the spectrum spread clock (step S101). CCD11は原稿画像を読み取って光電変換し(ステップS102)、A/D変換部119は光電変換されたアナログ信号をデジタル信号へ変換する(ステップS103)。 CCD11 photoelectrically converts reads a document image (step S102), A / D conversion unit 119 converts the analog signal which is photoelectrically converted into a digital signal (step S103). CCD111は、最終ラインまで読み取ったか否かを判定し(ステップS104)、最終ラインまで読み取っていない場合は(ステップS104のNo)、タイミング回路112は基準クロックでパルスモータ108を駆動させて副走査方向へずらし(ステップS105)、ステップS101に戻る。 CCD111 determines whether read to the last line (step S104), and if not read to the last line (No in step S104), and the timing circuit 112 sub-scanning direction by driving the pulse motor 108 in the reference clock to shift (step S105), the flow returns to step S101. 最終ラインまで読み取った場合は(ステップS104のYes)、そのまま終了する。 If the read to the last line (Yes in step S104), and directly ends.

図14は、CCD駆動部および3ラインCCDのブロック図である。 Figure 14 is a block diagram of a CCD driving portion and the 3-line CCD. 図15は、CCD駆動タイミングチャートを示したグラフである。 Figure 15 is a graph showing a CCD driving timing chart. 図14において、3ラインCCDの第1、2相転送クロックは入力容量がMAX150pF、TYP100pFの端子が各8端子ある。 14, first and second phase transfer clock of the 3-line CCD is input capacitance MAX150pF, terminals TYP100pF is the 8 pin. ここでは駆動ドライバとして、ACT04を使用した例である。 As here driver, an example of using the ACT04. 本発明の例として6回路入りのACT04をCCD駆動ドライバとして示したが、8回路入りの例えばACT240等を使用しても実現可能である。 The ACT04 6 circuit containing as an example of the present invention shown as a CCD driver but it can also be implemented using the eight circuits containing e.g. ACT240 like.

図16は、パルス調整機能について説明する図である。 Figure 16 is a diagram for describing a pulse adjustment function. 図16を参照しながら、パルス位相シフト量調整機能を説明する。 With reference to FIG. 16, illustrating the pulse phase shift amount adjusting function. XPH2B、XRS、XCPの各位相シフト量は図15で示したタイミングチャートを位相シフト量0のデフォルトとしている。 XPH2B, XRS, the phase shift amount of XCP has a default phase shift amount 0 to the timing chart shown in FIG. 15. 本実施の形態では、位相シフト量はいずれも−4〜+4範囲としているが、一周期位相シフトできる構成とすることであらゆるタイミングに対応できる。 In the present embodiment, the phase shift amount is set to either -4 + 4 range, corresponding to every timing by the configuration capable of one period phase shift. 図16では、位相シフト量はPLLで発生する4逓倍クロックの半クロック単位の立ち下がりエッジ基準で位相シフト0を実線で示している。 In Figure 16, the phase shift amount indicates the phase shift 0 by a solid line at the falling edge criteria of half clock units 4 multiplied clock generated by PLL. 点線は位相シフト−2、−1、+1、+2を示している。 The dotted line phase shift -2, -1, + 1, shows a + 2. 位相シフトの−4、−3、+3、+4は同様に位相シフトするが、図16では省略している。 Phase shift -4, -3, + 3, + 4 is phase shifted in the same manner, not shown in FIG. 16. XPH2B、XRSについて位相シフト例を示したが、XCPに関しては同様であるので省略する。 XPH2B, although the phase shift examples of XRS, is the same with respect to XCP omitted.

図17は、パルス幅増減量調整機能について説明する図である。 Figure 17 is a diagram for explaining pulse width decrease amount adjusting function. XPH2B、XRS、XCPの各パルス幅増減量は図15で示したタイミングチャートをパルス幅増減量0のデフォルトとしている。 XPH2B, XRS, each pulse width increases or decreases the amount of XCP is a default pulse width decrease amount 0 to the timing chart shown in FIG. 15. 本実施の形態ではいずれも、パルス幅増減量を−3〜+3としているが、XPH2B、XRS、XCPは4逓倍の半クロック単位であると16分割になるので最小1分割のパルスから最大15分割のパルス幅まで取れる構成とすることも可能である。 Both in this embodiment, although the pulse width increase or decrease the amount and -3~ + 3, XPH2B, XRS, XCP is up to 15 split from the minimum 1 divided pulse since the 16 division When it is half the clock unit of 4 multiplied it is also possible to take up the pulse width configuration. この構成であれば、あらゆるタイミングに対応できる。 With this configuration, it corresponds to any timing. 図17は、XPH2B、XRSのパルス幅増減量は−1、+1の例を示している。 17, XPH2B, the pulse width increases or decreases the amount of XRS -1, shows an example of a + 1. パルス幅の増減は立ち上がりエッジ基準で行う。 Increase or decrease in the pulse width is performed on the rising edge criterion. パルス幅増減量の−3、−2、+2、+3は同様に増減するが、図17では省略している。 Pulse width increase or decrease the amount of -3, -2, + 2, + 3 is increased or decreased in the same manner, not shown in FIG. 17. XCPに関しては同様なので全て省略する。 It omitted all because it is the same with respect to XCP.

図18は、パルス調整機能レジスタの構成を説明する図である。 Figure 18 is a diagram illustrating the configuration of a pulse adjustment function register. 位相シフト量調整機能レジスタは、各4bitでデフォルトを0として±4まで設定できる16bitレジスタ構成となっている。 Phase shift amount adjusting function register has a 16bit register configuration can be set in each 4bit until ± 4 Default 0. パルス幅増減量調整機能レジスタは各3bitで±3まで設定できる16bitレジスタ構成となっている。 Pulse width decrease amount adjustment function register has a 16bit register configuration that can be set up to 3 ± each 3bit. このように内部PLL回路の逓倍回路によってパルス調整回路が動作している。 Pulse adjustment circuit is operated by the multiplier circuit of such internal PLL circuit.

次に、タイミング回路のリセット動作について説明する。 It will now be described reset operation of the timing circuit. 図12において、外部リセットICのリセット信号がタイミング回路112に入力される。 12, the reset signal of the external reset IC is input to the timing circuit 112. 入力された信号は、タイミング回路112内の内部リセット発生回路で各ブロックへのRST1、RST2のリセット信号を発生する。 Input signal, generates the RST1, RST2 of the reset signal to each block in internal reset generation circuit of the timing circuit 112.

RST2は第2の駆動手段へクロック供給する回路(モータ駆動回路、CPU_I/F、レジスタ設定部)へのリセット信号である。 RST2 is a reset signal to the clock supplied circuit to the second driving means (motor drive circuit, CPU_I / F, register setting unit). RST1は第1の駆動手段へのクロック供給する回路(CCDクロック発生回路、A/Dコンバータ、アナログ処理等の各信号処理のクロック発生回路)へのリセット信号である。 RST1 is a reset signal to the clock supply circuit to the first driving means (CCD clock generation circuit, A / D converter, the clock generation circuit of the respective signal processing such as analog processing).

また、内部リセット発生回路では、外部SSCGをONするSSCG_ON信号を発生する。 Further, the internal reset generating circuit for generating a SSCG_ON signal to turn ON the external SSCG. 外部SSCGではSSCG_ON信号で変調クロック出力し、OFFでは基準クロック(ノンSSCGクロック)を発生するようになっている。 Modulated clock output externally SSCG In SSCG_ON signal, and generates the OFF in the reference clock (Non SSCG clock).

本実施の形態では電源ON後からこのSSCG_ON信号は内部PLL回路がロックする前にSSCGによる拡散クロックを入力することによる誤動作(変調クロックによるタイミングズレで発生する1クロックズレ)を防止できる。 The SSCG_ON signal after the power ON in the present embodiment can prevent a malfunction caused by inputting a spread clock by SSCG before the internal PLL circuit is locked (1 clock deviation generated at timing shift due to modulation clock).

図19は、電源ON後のリセットシーケンスを説明するタイミングチャートである。 Figure 19 is a timing chart illustrating a reset sequence after power ON. 電源ON後は、外部リセットICによって電源の立ち上がり時間を待った時間A後にリセット解除される。 After power ON is reset release after a time waiting for the rise time of the power supply A by an external reset IC. この外部リセット信号がタイミング回路に入力されて少なくとも内部クロック3段で同期を取った時間B後のRST2のリセット信号を発生する。 The external reset signal is generated the RST2 of the reset signal after time B which synchronized with at least three internal clock stages are input to the timing circuit. その後は内部PLL回路のロック時間を待った時間C後(2.5〜150ms)に信号処理系のRST1のリセット信号を発生する。 Then generates a reset signal RST1 signal processing system after time waiting for the lock time of the PLL circuit C (2.5~150ms). これにより、RST2のリセット解除後にCPU_I/Fのシリアル通信が可能となる。 This enables serial communication CPU_I / F after releasing reset RST2. RST1の内部PLL回路のロック時間待ちのリセット解除を待つことなく、例えば、モータ駆動回路で必要なモータ速度プロフィールデータをシリアル通信によりCPUから受け取ることが可能となりスキャン動作までの時間短縮が可能となる。 RST1 without waiting for the lock wait time of the reset release of the internal PLL circuit, for example, time-to-scan operation becomes possible received from the CPU is possible by serial communication the motor speed profile data required by the motor drive circuit .

本実施の形態ではCPU_I/Fがシリアル通信の場合を示したが、16bitや32bitのバス接続のインタフェースでも同様に基準クロックで動作する構成とすることが可能である。 In this embodiment shows the case CPU_I / F is a serial communication, but can be configured to operate in a similar the reference clock at the interface of the bus connection of 16bit or 32bit. また、RST2のリセット解除後の時間D後にSSCGのON信号を発生する。 Also generates an ON signal of the SSCG after a time D after reset release RST2. SSCG_ON信号は本実施例ではタイミング回路の内部リセット発生回路から発生させたが、別の回路ブロックや外部回路、CPUのポートからの信号でもRST2のD時間後に発生できる信号であればよい。 SSCG_ON signal is in this example was generated from the internal reset generation circuit of the timing circuit, a different circuit blocks and the external circuit may be any signal that can be generated even after RST2 of D time signal from the port of the CPU.

実施の形態による画像読取装置では、光電変換手段であるCCDを駆動するのに転送クロック、リセットクロック、クランプクロック、最終段クロック等の多数のクロックを使用しているので、高速な駆動クロック(数MHz〜数十MHz)の基本周波数成分の高調波が発生するのであるが、最小システムとして少なくともCCD111とA/D変換部119にスペクトラム拡散クロック(SSCG)で駆動することによりEMIを低減させることができ、また、放射電磁波のレベルを低下させるので近傍の機器が誤動作することを防ぐことができる。 The image reading apparatus according to the embodiment, the transfer clock for driving the CCD as a photoelectric conversion means, reset clock, because it uses clamp clock, many clock the final stage clock and the like, a high-speed drive clock (several harmonics of the fundamental frequency component is to occur in MHz~ tens MHz), but to reduce the EMI at least CCD111 and a / D conversion unit 119 as a minimum system by driving a spectrum spread clock (SSCG) can, also, it is possible to prevent the vicinity of the equipment may malfunction because reduce the level of radiated electromagnetic wave.

一方、走査駆動手段として光学系を駆動するためのパルスモータドライバ117へのクロック供給は低速(数KHz〜数十KHz)であるので、立ち上がり、立ち下がりを鈍らせることができ、放射電磁波のレベルを非常に低く抑えることができる。 On the other hand, since the clock supply to the pulse motor driver 117 for driving the optical system as a scanning drive means is slow (several KHz~ tens KHz), it is possible to dampen the rise, fall, the level of radiated electromagnetic wave it can be suppressed to very low. このように、走査駆動手段へ基準クロック(ノンSSCGクロック)を供給するので、SSCGの変調周波数による低周波の変動によってモータ駆動特有の共振現象が発生することを未然に防止することができる。 Thus, since supplying a reference clock (Non SSCG clock) to the scanning drive means, it is possible to prevent that the motor drive characteristic resonance phenomenon occurs due to low frequency variation in accordance with the modulation frequency of the SSCG.

走査駆動手段にSSCGクロックを使用すると、SSCGの変調周波数による低周波の変動によって共振現象が発生する場合があり、3ラインCCDを使用すると読み取りの位置精度が劣化する。 With SSCG clock to the scan driver means, it may resonance phenomenon occurs due to low frequency variation in accordance with the modulation frequency of the SSCG, by using the 3-line CCD positional accuracy of the reading deteriorates. また、画像処理部では最適な画像処理を行うために自動原稿色判定(黒判定、灰色判定等)や自動画像分離(文字判定、網点判定)の領域を判定する位置精度が悪化して判定不良による異常画像を引き起こす虞があるのであるが、本発明でこのような障害を防ぐ効果がある。 The automatic document color determination for optimum image processing at the image processing unit (black determination, gray determination, etc.) and automatic image separation (character determination, dot determination) position accuracy determining regions of deteriorated determined although there is a possibility of causing abnormal image due to defective, it is effective to prevent such a failure in the present invention.

また、本実施の形態による画像読取装置によると、一つのタイミング発生手段でSSCGクロックを必要する光電変換手段を含む信号処理部へのクロック供給と基準クロックを必要する走査駆動手段へクロックを供給ができるのでコストダウンもはかれる効果がある。 Further, according to the image reading apparatus according to this embodiment, it supplies a clock to the scan driving unit that requires a clock supply and the reference clock to the signal processing unit including a photoelectric conversion unit that requires SSCG clock in one of the timing generating means there is a cost down also attained effect because it.

また、ゲートの遅延量が積算する方式ではない内部PLL回路の逓倍回路を使用するので、光電変換手段への駆動クロックの正確な位相調整・パルス幅調整ができる。 Further, since the delay amount of the gate uses multiplication circuit in the PLL circuit is not a method of integrating can correct phase adjustment pulse width adjustment of the drive clock to the photoelectric conversion means.

また、SSCGクロックを供給するための外部SSCGデバイスを接続する構成とすることができる。 Further, it can be configured to connect an external SSCG device for supplying SSCG clock.

また、内部PLL回路の前からのクロックを取り出すことによりSSCGの周波数レンジを抑えることができる。 Further, it is possible to suppress the frequency range of the SSCG by extracting clocks from the front of the internal PLL circuit.

また、内部PLL回路のロック時間を待つことなしにシリアル通信可能であるので、モータ速度プロフィールデータ送信後のスキャン動作までの待ち時間を短くできる。 Further, since without waiting for the lock time of the PLL circuit is a serial communicable, the waiting time until the scanning operation after motor speed profile data transmission can be shortened.

また、CCDは高容量負荷なので複数のCCDドライバでクロック供給しているが、このクロックをSSCGクロックを使用することで放射ノイズを大幅に低減することができる。 Moreover, CCD because high capacitance load is clocked by a plurality of CCD driver, it is possible to greatly reduce the radiation noise by using SSCG clock the clock. また、モータドライバ117の駆動クロックによる放射ノイズはほとんど無いので、基準クロックで動作させて読取位置精度を高くし、共振現象を防止することができる。 Further, since the radiation noise caused by the driving clocks of the motor driver 117 is little, to increase the reading position accuracy is operated in the reference clock, it is possible to prevent the resonance phenomenon.

また、電源ON後のリセット手順として、CCD、A/D変換部(第1の駆動手段)のクロックと、パルスモータドライバ117(第2の駆動手段)のクロックのリセット解除をわけることにより、第2の駆動手段のリセット後に内部PLL回路のロック時間を待つことなしに第2の駆動手段で動作するシリアル通信が可能な状態となることによって、モータ駆動の速度プロフィールデータを待ち時間なしに送ることができる。 Further, as the reset procedure after power ON, CCD, and the clock of the A / D conversion section (first driving means), by dividing the reset release of the clock of the pulse motor driver 117 (second driving means), the by without waiting for the lock time of the PLL circuit after the reset of the second drive means serial communication operating in the second drive means is ready, sending a speed profile data of the motor drive without waiting can.

また、第1の駆動手段のリセット解除は内部PLL回路の最大ロック時間以降とすることが望ましい。 It is also desirable reset release of the first drive means to subsequent maximum lock time of the PLL circuit. このリセット解除前にSSCGによる拡散クロックが入力することによるタイミングズレで発生する1クロックズレを防止することができるからである。 This is because it is possible to prevent one clock shift that occurs in the timing deviation due to entering spread clock by SSCG before the reset release.

また、特に3ラインCCDではRGBのライン間隔があり、色毎に読取位置が異なるため、同じ原稿位置での各RGBの画像データに与える速度変動レベルが異なってくる現象が起きやすく、これは速度変動のない時の読み取りとは異なって原稿色判定や画像分離の誤判定を起こすことがあるのに対して、実施の形態による画像読取装置では、これらの現象を防止することができる。 Moreover, there are particularly three lines Line spacing RGB in CCD, since reading for each color at different positions, a phenomenon tends to occur come the speed fluctuation levels differ given to each of RGB image data in the same document position, which is the speed whereas it may cause an erroneous determination of the original color determination and image separation differs from the reading of the absence of variation, the image reading apparatus according to the embodiment, it is possible to prevent these phenomena.

また、実施の形態による画像形成装置は、このような画像読取装置を備えて高品質の読み取りによって、高品質な画像を形成できる。 The image forming apparatus according to the embodiment, the high-quality reading of provided with such an image reading apparatus capable of forming a high-quality image.

(2.ハードウェア構成) (2. hardware configuration)
図20は、かかる画像形成装置のハードウェア構成を示すブロック図である。 Figure 20 is a block diagram showing a hardware configuration of the image forming apparatus. 図に示すように、この画像形成装置は、コントローラ910とエンジン部960とをPCI(Peripheral Component Interconnect)バスで接続した構成となる。 As shown, the image forming apparatus has a configuration that connects the controller 910 and the engine unit 960 by a PCI (Peripheral Component Interconnect) bus. コントローラ910は、画像形成装置全体の制御と画像読取、画像処理、操作部(不図示)からの入力を制御するコントローラである。 The controller 910, the read control and the image of the entire image forming apparatus, an image processing, a controller for controlling the input from an operation unit (not shown). エンジン部960は、PCIバスに接続可能な画像処理エンジンなどであり、例えば取得した画像データに対して誤差拡散やガンマ変換などの画像処理部分が含まれる。 Engine unit 960, and the like image processing engine connectable to the PCI bus, includes an image processing part such as error diffusion and gamma conversion on the example acquired image data.

コントローラ910は、CPU911と、ノースブリッジ(NB)913と、システムメモリ(MEM−P)912と、サウスブリッジ(SB)914と、ローカルメモリ(MEM−C)917と、ASIC(Application Specific Integrated Cercuit)916と、ハードディスクドライブ918とを有し、ノースブリッジ913とASIC916との間をAGP(Accelerated Graphics Port)バス915で接続した構成となる。 The controller 910 includes a CPU 911, a north bridge (NB) 913, a system memory (MEM-P) 912, a south bridge (SB) 914, a local memory (MEM-C) 917, ASIC (Application Specific Integrated Cercuit) and 916, and a hard disk drive 918, a configuration in which connects between the north bridge 913 and ASIC916 an AGP (Accelerated Graphics Port) bus 915. また、MEM−P912は、ROM(Read Only Memory)912aと、RAM(Random Access Memory)912bとをさらに有する。 In addition, MEM-P912 further includes a ROM (Read Only Memory) 912a, and a RAM (Random Access Memory) 912b.

CPU911は、画像形成装置の全体制御を行うものであり、NB913、MEM−P912およびSB914からなるチップセットを有し、このチップセットを介して他の機器と接続される。 CPU911, which performs overall control of the image forming apparatus, includes a chip set including the NB 913, MEM-P 912 and SB 914, and is connected to other devices via the chip set.

NB913は、CPU911とMEM−P912、SB914、AGPバス915とを接続するためのブリッジであり、MEM−P912に対する読み書きなどを制御するメモリコントローラと、PCIマスタおよびAGPターゲットとを有する。 NB913 is a bridge for connecting the CPU911 and MEM-P 912, SB 914, AGP bus 915, and includes a memory controller that controls reading and writing for the MEM-P 912, a PCI master, and an AGP target.

MEM−P912は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリなどとして用いるシステムメモリであり、ROM912aとRAM912bとからなる。 MEM-P 912 is a system memory used as a storage memory for programs and data, and a memory for developing programs and data, and a ROM912a and RAM 912b. ROM912aは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、RAM912bは、プログラムやデータの展開用メモリ、画像処理時の画像描画メモリなどとして用いる書き込みおよび読み出し可能なメモリである。 ROM912a is a read-only memory used as a memory for storing programs and data, RAM 912b is a memory for developing programs and data, a writable and readable memory used as an image drawing memory at the time of image processing.

SB914は、NB913とPCIデバイス、周辺デバイスとを接続するためのブリッジである。 SB914 is a bridge for connecting NB913 with PCI devices and peripheral devices. このSB914は、PCIバスを介してNB913と接続されており、このPCIバスには、ネットワークインターフェース(I/F)部なども接続される。 The SB914 is connected to the NB913 via the PCI bus to the PCI bus is also connected such as a network interface (I / F) unit.

ASIC916は、マルチメディア情報処理用のハードウェア要素を有するマルチメディア情報処理用途向けのIC(Integrated Circuit)であり、AGPバス915、PCIバス、HDD918およびMEM−C917をそれぞれ接続するブリッジの役割を有する。 ASIC916 is multimedia information processing applications of IC including a hardware element for multimedia information processing (Integrated the Circuit), functions as a bridge that connects the AGP bus 915, PCI bus, HDD918 and MEM-C917, respectively .

このASIC916は、PCIターゲットおよびAGPマスタと、ASIC916の中核をなすアービタ(ARB)と、MEM−C917を制御するメモリコントローラと、ハードウェアロジック等により画像データの回転などを行う複数のDMAC(Direct Memory Access Controller)と、エンジン部960との間でPCIバスを介してUSB(Universal Serial Bus)940、IEEE(the Institute of Electrical and Electronics Engineers 1394)インタフェース950が接続される。 The ASIC 916 includes a PCI target, an AGP master, an arbiter (ARB) of the ASIC 916, a memory controller that controls the MEM-C917, a plurality of direct image data by hardware logic, etc. DMAC (Direct Memory and Access Controller), USB via the PCI bus between the engine unit 960 (Universal Serial bus) 940, IEEE (the Institute of Electrical and Electronics Engineers 1394) interface 950 are connected.

MEM−C917は、送信用画像バッファ、符号バッファとして用いるローカルメモリであり、HDD918は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストーレジである。 MEM-C917 is the transmission image buffer, a local memory used as a code buffer, HDD918 is the image data storage, accumulation of programs, font data, a line storage for performing accumulation of foam.

AGPバス915は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレータカード用のバスインタフェースであり、MEM−P912に高スループットで直接アクセスすることにより、グラフィクスアクセラレータカードを高速にするものである。 AGP bus 915 is a bus interface for a graphics accelerator card to speed up graphic processing, by directly accessing a high throughput in MEM-P 912, in which the graphics accelerator card to a high speed.

ASIC916に接続するキーボード920は、操作者からの操作入力を受け付けて、ASIC916に受け付けられた操作入力情報を送信する。 Keyboard 920 to be connected to the ASIC 916 accepts an operation input from an operator, transmits the operation input information accepted in ASIC 916.

本実施形態の画像読取装置で実行される画像読取プログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。 Image reading program executed by the image reading apparatus of the present embodiment, CD-ROM in an installable format or an executable format, a flexible disk (FD), CD-R, DVD (Digital Versatile Disk), such as it may be configured to provide recorded on a computer-readable recording medium.

さらに、本実施形態の画像読取装置で実行される画像読取プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。 Further, the image reading program executed by the image reading apparatus of the present embodiment may be stored in a computer connected to a network such as the Internet, it may be configured to be provided by being downloaded via the network. また、本実施形態の画像読取装置で実行される画像読取プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。 Further, the image reading program executed by the image reading apparatus of the present embodiment may be configured to be provided or distributed via a network such as the Internet.

本実施の形態の画像読取装置で実行される画像読取プログラムは、上述した各部(画像処理ユニット、システム制御ユニット、A/D変換部、SSCG部、タイミング回路等)を含むモジュール構成となっており、実際のハードウェアとしてはCPU(プロセッサ)が上記ROMから画像読取プログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、画像処理ユニット、システム制御ユニット、A/D変換部、SSCG部、タイミング回路等が主記憶装置上に生成されるようになっている。 Image reading program executed by the image reading apparatus of the present embodiment has the above-described respective units (the image processing unit, a system control unit, A / D conversion unit, SSCG unit, timing circuits, etc.) has a module configuration including the as actual hardware is loaded into each unit onto the main storage device by the CPU (processor) reads and executes the image reading program from the ROM, an image processing unit, a system control unit, a / D conversion unit, SSCG unit, a timing circuit or the like are generated on the main memory.

以上説明した本発明の実施の形態は、説明のための一例であって、本発明はここに説明したこれらの例に限定されるものではない。 Above embodiment of the present invention described is an example for the description, the present invention is not limited to these examples described herein.

以上のように、本発明にかかる画像読取装置、画像読取方法、その方法をコンピュータに実行させるプログラム、および画像形成装置は、画像読取装置に有用であり、特に、画像読取装置における光電変換と走査駆動にクロックを供給する技術に有用である。 As described above, the image reading apparatus, an image reading method according to the present invention, a program for executing the method on a computer, and the image forming apparatus is useful for an image reading apparatus, in particular, scanning the photoelectric conversion in the image reading apparatus useful in the art for supplying a clock to the drive.

本発明の実施の形態による画像形成装置における画像読取装置の機能的ブロック図である。 According to embodiments of the present invention is a functional block diagram of an image reading apparatus in an image forming apparatus. 本発明の実施の形態による画像形成装置の説明図である。 It is an explanatory view of an image forming apparatus according to an embodiment of the present invention. 画像表示ユニットの機能的ブロック図である。 It is a functional block diagram of an image display unit. 画像表示ユニットの画面および操作系の説明図である。 It is an explanatory view of a screen and operating system of the image display unit. 操作部ユニットの一例を示す模式図である。 Is a schematic view showing an example of the operation section unit. LCD(液晶表示画面)の一例を示す図である。 Is a diagram illustrating an example of a LCD (liquid crystal display screen). 図5における変倍キー押下による画面展開の一例を示す図である。 Is a diagram illustrating an example of a screen deployment by pressing zoom key in FIG. タッチパネル検出回路の一例を表す図である。 Is a diagram illustrating an example of a touch panel detection circuit. 図7に示すタッチパネルの設定を説明する図である。 Is a diagram illustrating the configuration of the touch panel shown in FIG. 操作部ユニットの機能的ブロック図である。 It is a functional block diagram of the operation section unit. 実施の形態による画像読取装置の全体ブロック図のうち主として読み取り部分を説明する図である。 Is a diagram mainly explaining read portions of the complete block diagram of the image reading apparatus according to the embodiment. 実施の形態による画像読取装置の全体ブロック図のうち主として画像処理部分を説明する図である。 Is a diagram mainly illustrating an image processing portion of the overall block diagram of an image reading apparatus according to the embodiment. 実施の形態による画像読取装置の画像読取手順を説明する図である。 Is a diagram illustrating an image reading procedure of an image reading apparatus according to the embodiment. 実施の形態による画像読取装置の画像読取手順を説明する他の図である。 Is another diagram for explaining the image reading procedure of an image reading apparatus according to the embodiment. 実施の形態による画像読み取り手段の手順を説明するフローチャートである。 Is a flowchart illustrating a procedure of the image reading means according to the embodiment. CCD駆動部および3ラインCCDのブロック図である。 It is a block diagram of a CCD driving portion and the 3-line CCD. CCD駆動タイミングチャートを示したグラフである。 It is a graph showing a CCD driving timing chart. パルス調整機能について説明する図である。 It is a diagram illustrating a pulse adjustment function. パルス幅増減量調整機能について説明する図である。 It is a diagram illustrating a pulse width decrease amount adjusting function. パルス調整機能レジスタの構成を説明する図である。 Is a diagram illustrating the configuration of a pulse adjustment function register. 電源ON後のリセットシーケンスを説明するタイミングチャートである。 It is a timing chart illustrating a reset sequence after power ON. 画像形成装置のハードウェア構成を示すブロック図である。 It is a block diagram showing a hardware configuration of the image forming apparatus.

符号の説明 DESCRIPTION OF SYMBOLS

1 システム制御ユニット 2 読み取りユニット 3 画像処理ユニット 4 画像書き込みユニット 5 操作部ユニット 6 複写機機構部 7 画像表示ユニット 108 パルスモータ 111 CCD 1 system control unit 2 read unit 3 image processing unit 4 image writing unit 5 operation section unit 6 copier mechanism 7 the image display unit 108 a pulse motor 111 CCD
112 タイミング回路 119 A/D変換部 140 SSCG部 112 timing circuit 119 A / D conversion unit 140 SSCG portion

Claims (12)

  1. 光学系によって原稿画像を照明して生成される光像を光電変換する光電変換手段と、 Photoelectric conversion means for photoelectrically converting the optical image generated by illuminating an original image by the optical system,
    前記光電変換手段により変換されたアナログ信号をデジタル信号へ変換するA/D変換手段と、 A / D converting means for converting the analog signal converted by said photoelectric conversion means into a digital signal,
    前記原稿と前記光学系とを相対的に移動させて副走査方向に走査させる走査駆動手段と、 A scanning drive means for scanning in the sub-scanning direction by relatively moving said optical system and said original,
    前記光電変換手段および前記A/D変換手段をクロックで駆動する第1の駆動手段と、 A first driving means for driving the clock of the photoelectric conversion means and said A / D converting means,
    前記走査駆動手段をクロックで駆動する第2の駆動手段と、 Second drive means for driving said scanning drive means by a clock,
    前記第1の駆動手段へはスペクトラム拡散クロックを供給して前記光電変換手段および前記A/D変換手段を駆動させ、前記第2の駆動手段へは基準クロックを供給して前記走査駆動手段を駆動させるタイミング発生手段と、 Driving the first by driving the photoelectric conversion means and the A / D converter supplies a spread spectrum clock to drive means, said scan driving means to supply a reference clock to said second driving means and the timing generating means for,
    を備えたことを特徴とする画像読取装置。 Image reading apparatus characterized by comprising a.
  2. 前記タイミング発生手段は、内部PLL(Phase Locked Loop)回路を有し、前記第1の駆動手段へ供給するスペクトラム拡散クロックを、前記内部PLL回路からの逓倍クロックによって発生させるものであることを特徴とする請求項1に記載の画像読取装置。 Said timing generating means, said the has an internal PLL (Phase Locked Loop) circuit, the spread spectrum clock supplied to the first driving means, is intended to generate the multiplied clock from the internal PLL circuit the image reading apparatus according to claim 1.
  3. さらに、前記タイミング発生手段から前記第1の駆動手段へのクロック供給ルート上に、外部からスペクトラム拡散クロックを挿入する外部スペクトラム拡散挿入手段を備えたことを特徴とする請求項1または2に記載の画像読取装置。 Furthermore, on the clock supply route from said timing generating means to said first driving means, according to claim 1 or 2, characterized in that an external spectrum spreading inserting means for inserting spread spectrum clock from outside image reading apparatus.
  4. 前記タイミング発生手段は、さらに、前記タイミング発生手段から前記第1の駆動手段へのクロック供給ルート上に、前記タイミング発生手段の内部PLL回路への入力前に外部へ出力する出力手段と、外部から前記内部PLL回路へ入力する入力手段とを有するものであることを特徴とする請求項2に記載の画像読取装置。 Said timing generation unit further on clock supply route from said timing generating means to said first drive means, and output means for outputting to the outside before the input to the internal PLL circuit of the timing generating means, from the outside the image reading apparatus according to claim 2, characterized in that with input means for inputting into the internal PLL circuit.
  5. 前記タイミング発生手段は、シリアルデータによって制御するものであり、 Said timing generating means is adapted to control the serial data,
    前記第2の駆動手段は、前記タイミング発生手段が発生する前記基準クロックを前記シリアルデータで供給されるものであることを特徴とする請求項1〜4のいずれか1つに記載の画像読取装置。 Said second drive means includes an image reading apparatus according to any one of claims 1 to 4, characterized in said reference clock said timing generating means generates said is that supplied by the serial data .
  6. 前記第1の駆動手段は、CCDドライバであり、 The first drive means is a CCD driver,
    前記第2の駆動手段は、モータドライバ117であることを特徴とする請求項1〜5のいずれか1つに記載の画像読取装置。 Said second drive means includes an image reading apparatus according to any one of claims 1 to 5, characterized in that the motor driver 117.
  7. 前記タイミング発生手段は、前記タイミング発生手段の電源ONリセット後に前記第2の駆動手段へのクロック発生のリセットを解除し、前記内部PLL回路の安定動作後に前記第1の駆動手段へのクロック発生リセットを解除するものであることを特徴とする請求項2〜6のいずれか1つに記載の画像読取装置。 Said timing generating means, said second cancels the reset of the clock generator to the drive means, clock generating reset to the first drive means after stable operation of the internal PLL circuit after the power ON reset of the timing generating means the image reading apparatus according to any one of claims 2 to 6, characterized in that to release the.
  8. 前記タイミング発生手段は、前記第1の駆動手段へのリセット解除後にスペクトラム拡散の変調動作を開始することを特徴とする請求項7に記載の画像読取装置。 Said timing generating means, the image reading apparatus according to claim 7, characterized in that to start the modulation operation of the spread spectrum immediately after a reset to the first drive means.
  9. 前記光電変換手段は、3ラインカラーCCDを含む複数ラインCCDを有するものであることを特徴とする請求項1〜8のいずれか1つに記載の画像読取装置。 Said photoelectric conversion means, the image reading apparatus according to any one of claims 1 to 8, wherein the one having a plurality of lines CCD including three-line color CCD.
  10. 光学系によって原稿画像を照明して生成される光像を光電変換する光電変換工程と、 A photoelectric conversion step of photoelectrically converting an optical image produced by illuminating an original image by the optical system,
    前記光電変換工程により変換されたアナログ信号をデジタル信号へ変換するA/D変換工程と、 An A / D conversion step of converting the analog signal converted by the photoelectric conversion process to a digital signal,
    前記原稿と前記光学系とを相対的に移動させて副走査方向に走査させる走査駆動工程と、 A scan driver step of scanning in the sub-scanning direction by relatively moving said optical system and said original,
    前記光電変換工程での光電変換および前記A/D変換工程でのA/D変換をクロックで駆動する第1の駆動工程と、 A first driving step of driving the clock of the A / D conversion in the photoelectric conversion and the A / D conversion process in the photoelectric conversion step,
    前記走査駆動工程での走査をクロックで駆動する第2の駆動工程と、 A second driving step of driving the scanning in said scanning drive step by a clock,
    前記第1の駆動工程において前記光電変換およびA/D変換を行わせるスペクトラム拡散クロックを供給し、前記第2の駆動工程において走査させる基準クロックを供給するタイミング信号発生工程と、 Said first supplying spread spectrum clock to perform the photoelectric conversion and A / D conversion in the drive step, a timing signal generator providing a reference clock for scanning in the second driving step,
    を備えたことを特徴とする画像読取方法。 Image reading method characterized by comprising a.
  11. 請求項10に記載された画像読取方法をコンピュータに実行させることを特徴とするプログラム。 A program characterized by executing the image reading method according to claim 10 in a computer.
  12. 光学系によって原稿画像を照明して生成される光像を光電変換する光電変換手段と、 Photoelectric conversion means for photoelectrically converting the optical image generated by illuminating an original image by the optical system,
    前記光電変換手段により変換されたアナログ信号をデジタル信号へ変換するA/D変換手段と、 A / D converting means for converting the analog signal converted by said photoelectric conversion means into a digital signal,
    前記原稿と前記光学系とを相対的に移動させて副走査方向に走査させる走査駆動手段と、 A scanning drive means for scanning in the sub-scanning direction by relatively moving said optical system and said original,
    前記光電変換手段および前記A/D変換手段をクロックで駆動する第1の駆動手段と、 A first driving means for driving the clock of the photoelectric conversion means and said A / D converting means,
    前記走査駆動手段をクロックで駆動する第2の駆動手段と、 Second drive means for driving said scanning drive means by a clock,
    前記第1の駆動手段へはスペクトラム拡散クロックを供給して前記光電変換手段および前記A/D変換手段を駆動させ、前記第2の駆動手段へは基準クロックを供給して前記走査駆動手段を駆動させるタイミング発生手段と、 Driving the first by driving the photoelectric conversion means and the A / D converter supplies a spread spectrum clock to drive means, said scan driving means to supply a reference clock to said second driving means and the timing generating means for,
    を有する画像読取装置と、 An image reading apparatus having,
    前記画像読取装置によって読み取られた画像を出力する画像出力手段と、 An image output means for outputting the image read by the image reading apparatus,
    を備えたことを特徴とする画像形成装置。 An image forming apparatus comprising the.
JP2004371942A 2004-12-22 2004-12-22 An image reading apparatus and an image forming apparatus Expired - Fee Related JP4361476B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004371942A JP4361476B2 (en) 2004-12-22 2004-12-22 An image reading apparatus and an image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004371942A JP4361476B2 (en) 2004-12-22 2004-12-22 An image reading apparatus and an image forming apparatus

Publications (2)

Publication Number Publication Date
JP2006180260A true JP2006180260A (en) 2006-07-06
JP4361476B2 JP4361476B2 (en) 2009-11-11

Family

ID=36733929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004371942A Expired - Fee Related JP4361476B2 (en) 2004-12-22 2004-12-22 An image reading apparatus and an image forming apparatus

Country Status (1)

Country Link
JP (1) JP4361476B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206802A (en) * 2008-02-27 2009-09-10 Ricoh Co Ltd Timing signal generator, and image reader equipped therewith
JP2011199528A (en) * 2010-03-18 2011-10-06 Ricoh Co Ltd Image forming apparatus, electric apparatus, and recording control method
US8441702B2 (en) 2009-11-24 2013-05-14 International Business Machines Corporation Scanning and capturing digital images using residue detection
US8610924B2 (en) 2009-11-24 2013-12-17 International Business Machines Corporation Scanning and capturing digital images using layer detection

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20152345A1 (en) * 2015-07-21 2017-01-21 St Microelectronics Srl A method for controlling electric motors, system, electric motor and corresponding computer program product

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206802A (en) * 2008-02-27 2009-09-10 Ricoh Co Ltd Timing signal generator, and image reader equipped therewith
US8212908B2 (en) 2008-02-27 2012-07-03 Ricoh Company, Limited Timing generator and image scanning apparatus
US8441702B2 (en) 2009-11-24 2013-05-14 International Business Machines Corporation Scanning and capturing digital images using residue detection
US8610924B2 (en) 2009-11-24 2013-12-17 International Business Machines Corporation Scanning and capturing digital images using layer detection
JP2011199528A (en) * 2010-03-18 2011-10-06 Ricoh Co Ltd Image forming apparatus, electric apparatus, and recording control method

Also Published As

Publication number Publication date
JP4361476B2 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
US7940425B2 (en) Image processing apparatus and method controlling the amount of transparent ink for recording
JP4158332B2 (en) The color image processing apparatus
JP3256982B2 (en) Image processing apparatus
EP1187459A1 (en) Image data correcting device for correcting image data
US5343312A (en) Color image outputting system for an image processing apparatus
CN1255766C (en) Image processing method and its device
JP2005269639A (en) Method and system for converting color image to gray scale image, gray scale image, method for improving conversion from color to gray scale, and edge emphasizing method
US7158271B2 (en) Image processing apparatus
JP3028653B2 (en) Border Erase method of the image processing apparatus
US7414750B2 (en) Image reading apparatus, image processing apparatus, image reading method, and computer product
US7471409B2 (en) Color image forming apparatus and image output method
CN103347140B (en) The image processing apparatus and an image processing method
JP2007336542A (en) Image forming apparatus and method
EP1974927B1 (en) Image formation system, image formation device, and control method thereof
EP0506379B1 (en) Image processing apparatus and method
US20050275713A1 (en) Synchronization signal generator and image forming apparatus
JP2003054078A (en) Imaging apparatus, its controlling method, program, and storage medium
US7664320B2 (en) Image processing apparatus, image processing method, and computer product
JP3662379B2 (en) Image processing apparatus
JP2002296851A (en) Image forming device and calibration method
US20030206308A1 (en) Image processing method and control method thereof
JPH07274021A (en) Picture processor
JPH10254303A (en) Image forming device
JP4271286B2 (en) Pulse width modulation circuit
JP4146987B2 (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees