JP2006174400A - リンク遅延管理装置及びシステム - Google Patents
リンク遅延管理装置及びシステム Download PDFInfo
- Publication number
- JP2006174400A JP2006174400A JP2005103212A JP2005103212A JP2006174400A JP 2006174400 A JP2006174400 A JP 2006174400A JP 2005103212 A JP2005103212 A JP 2005103212A JP 2005103212 A JP2005103212 A JP 2005103212A JP 2006174400 A JP2006174400 A JP 2006174400A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- point
- reference clock
- master
- agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【解決手段】 本発明は、ポイント・ツー・ポイント構成のヘッダの遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、基準クロックと、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延による動作モードに入るためのマスタエージェントからの送信機と、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算するためのスレーブエージェントからの受信機と、から構成されることを特徴とする装置を提供する。
【選択図】 図1
Description
350 ポート
402、404、406 ポイント・ツー・ポイントシステム
Claims (12)
- ポイント・ツー・ポイント構成のヘッダの遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、
基準クロックと、
前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延による動作モードに入るためのマスタエージェントからの送信機と、
前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算するためのスレーブエージェントからの受信機と、
から構成されることを特徴とする装置。 - 請求項1記載の装置であって、
前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近いシステム基準クロックであることを特徴とする装置。 - ポイント・ツー・ポイント構成のヘッダの往復遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、
基準クロックと、
前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延によるループバック動作モードに入るためのマスタエージェントからの送信機と、
前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算し、遅延計算をループバックスタートパケットデータペイロードに挿入するためのスレーブエージェントからの受信機と、
基準クロックから前記スレーブエージェントから受信したヘッダまでの遅延を計算するための前記マスタエージェントのマスタ受信機と、
から構成されることを特徴とする装置。 - 請求項3記載の装置であって、
前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近いシステム基準クロックであることを特徴とする装置。 - シリアルインタフェースの遅延を計算する装置であって、
基準クロック及びヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、
最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、
前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、
から構成されることを特徴とする装置。 - 請求項5記載の装置であって、
前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近い、前記マスタエージェントにより利用される基準クロックと同一ではないシステム基準クロックであることを特徴とする装置。 - pTp構成に従い、シリアルインタフェースの遅延計算を容易にするシステムであって、
前記シリアルインタフェースに接続され、該システムのデータを格納するダイナミックメモリと、
基準クロックとヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、
最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、
前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、
から構成されることを特徴とするシステム。 - 請求項7記載のシステムであって、
前記pTp構成は、階層型プロトコルスキームに従うことを特徴とするシステム。 - pTp構成に従い、アウトバウンド及びインバウンド遅延のためのシリアルインタフェースの遅延計算を容易にするシステムであって、
基準クロックとヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、
最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、
前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、
から構成されることを特徴とするシステム。 - 請求項9記載のシステムであって、
前記pTp構成は、階層型プロトコルスキームに従うことを特徴とするシステム。 - ポイント・ツー・ポイント構成のパケットヘッダのサイクルを追跡することによりシリアルインタフェースの遅延を計算する装置であって、
基準クロックと、
前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延によるループバック動作モードに入るためのマスタエージェントからの送信機と、
前記ポイント・ツー・ポイント構成のネットワーク網に接続され、マスタエージェントの送信機から受信した複数の入力レーンを配置し、クロックに基づき遅延を計算し、遅延計算をループバックスタートパケットデータペイロードに挿入するスレーブエージェントからの受信機と、
基準クロックから前記スレーブエージェントの受信機から受信するヘッダまでの遅延を計算するための前記マスタエージェントのマスタ受信機と、
から構成されることを特徴とする装置。 - 請求項11記載の装置であって、
前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近い、前記マスタエージェントにより利用される基準クロックと同一ではないシステム基準クロックであることを特徴とする装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/011,301 US20060168379A1 (en) | 2004-12-13 | 2004-12-13 | Method, system, and apparatus for link latency management |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006174400A true JP2006174400A (ja) | 2006-06-29 |
Family
ID=35414566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005103212A Pending JP2006174400A (ja) | 2004-12-13 | 2005-03-31 | リンク遅延管理装置及びシステム |
Country Status (8)
Country | Link |
---|---|
US (2) | US20060168379A1 (ja) |
EP (1) | EP1669879B1 (ja) |
JP (1) | JP2006174400A (ja) |
KR (1) | KR100613818B1 (ja) |
CN (1) | CN1801690B (ja) |
AT (1) | ATE417317T1 (ja) |
DE (1) | DE602005011560D1 (ja) |
TW (1) | TWI289011B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7493228B2 (en) * | 2005-06-23 | 2009-02-17 | Intel Corporation | Method and system for deterministic throttling for thermal management |
US10892839B2 (en) | 2016-05-19 | 2021-01-12 | Siemens Aktiengsellschaft | Method for fast reconfiguration of GM clocks in the TSN network by means of an explicit teardown message |
CN109923808B (zh) | 2016-08-30 | 2021-09-10 | 菲尼萨公司 | 具有时间同步的双向收发信机 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6308246B1 (en) * | 1997-09-05 | 2001-10-23 | Sun Microsystems, Inc. | Skewed finite hashing function |
US6212171B1 (en) * | 1998-06-22 | 2001-04-03 | Intel Corporation | Method and apparatus for gap count determination |
US6463092B1 (en) * | 1998-09-10 | 2002-10-08 | Silicon Image, Inc. | System and method for sending and receiving data signals over a clock signal line |
US6594284B1 (en) * | 1998-09-16 | 2003-07-15 | Cirrus Logic, Inc. | Network synchronization |
US6289406B1 (en) * | 1998-11-06 | 2001-09-11 | Vlsi Technology, Inc. | Optimizing the performance of asynchronous bus bridges with dynamic transactions |
US6578092B1 (en) * | 1999-04-21 | 2003-06-10 | Cisco Technology, Inc. | FIFO buffers receiving data from different serial links and removing unit of data from each buffer based on previous calcuations accounting for trace length differences |
US7006448B1 (en) * | 1999-10-01 | 2006-02-28 | Lucent Technologies Inc. | System and method for measuring network round trip time by monitoring fast-response operations |
US6646953B1 (en) * | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
US6643752B1 (en) * | 1999-12-09 | 2003-11-04 | Rambus Inc. | Transceiver with latency alignment circuitry |
US7278069B2 (en) * | 2000-10-31 | 2007-10-02 | Igor Anatolievich Abrosimov | Data transmission apparatus for high-speed transmission of digital data and method for automatic skew calibration |
JP4097891B2 (ja) * | 2000-11-27 | 2008-06-11 | 三菱電機株式会社 | Ieee1394を用いた同期システム |
IL142156A0 (en) * | 2001-03-21 | 2002-03-10 | Lightscape Networks Ltd | Method, equipment and system for signaling in a network including ethernet |
US6766389B2 (en) * | 2001-05-18 | 2004-07-20 | Broadcom Corporation | System on a chip for networking |
DE10131307B4 (de) * | 2001-06-28 | 2006-06-14 | Infineon Technologies Ag | Verfahren und Bussystem zum Synchronisieren eines Datenaustausches zwischen einer Datenquelle und einer Steuereinrichtung |
US20030196076A1 (en) * | 2001-07-02 | 2003-10-16 | Globespan Virata Incorporated | Communications system using rings architecture |
US7225286B2 (en) * | 2002-06-24 | 2007-05-29 | Koninklijke Philips Electronics N.V. | Method to measure transmission delay between 1394 bridges |
CN1174584C (zh) * | 2002-08-13 | 2004-11-03 | 北京长城鼎兴网络通信技术有限公司 | 一种利用串行总线实现多点通信的方法 |
US7366790B1 (en) * | 2003-07-24 | 2008-04-29 | Compuware Corporation | System and method of active latency detection for network applications |
WO2005060688A2 (en) * | 2003-12-18 | 2005-07-07 | Koninklijke Philips Electronics, N.V. | Serial communication device configurable to operate in root mode or endpoint mode |
US7308517B1 (en) * | 2003-12-29 | 2007-12-11 | Apple Inc. | Gap count analysis for a high speed serialized bus |
US7095789B2 (en) * | 2004-01-28 | 2006-08-22 | Rambus, Inc. | Communication channel calibration for drift conditions |
US7483448B2 (en) * | 2004-03-10 | 2009-01-27 | Alcatel-Lucent Usa Inc. | Method and system for the clock synchronization of network terminals |
US7533285B2 (en) * | 2004-04-22 | 2009-05-12 | Hewlett-Packard Development Company, L.P. | Synchronizing link delay measurement over serial links |
US7466723B2 (en) * | 2004-06-29 | 2008-12-16 | Intel Corporation | Various methods and apparatuses for lane to lane deskewing |
-
2004
- 2004-12-13 US US11/011,301 patent/US20060168379A1/en not_active Abandoned
-
2005
- 2005-03-17 TW TW094108250A patent/TWI289011B/zh not_active IP Right Cessation
- 2005-03-31 JP JP2005103212A patent/JP2006174400A/ja active Pending
- 2005-04-04 KR KR1020050028062A patent/KR100613818B1/ko not_active IP Right Cessation
- 2005-05-06 DE DE602005011560T patent/DE602005011560D1/de active Active
- 2005-05-06 EP EP05252808A patent/EP1669879B1/en active Active
- 2005-05-06 AT AT05252808T patent/ATE417317T1/de not_active IP Right Cessation
- 2005-07-18 CN CN200510085421XA patent/CN1801690B/zh not_active Expired - Fee Related
-
2013
- 2013-06-10 US US13/913,774 patent/US20140156892A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100613818B1 (ko) | 2006-08-22 |
CN1801690A (zh) | 2006-07-12 |
CN1801690B (zh) | 2011-06-08 |
TW200620895A (en) | 2006-06-16 |
TWI289011B (en) | 2007-10-21 |
US20140156892A1 (en) | 2014-06-05 |
KR20060066579A (ko) | 2006-06-16 |
DE602005011560D1 (de) | 2009-01-22 |
EP1669879B1 (en) | 2008-12-10 |
US20060168379A1 (en) | 2006-07-27 |
EP1669879A1 (en) | 2006-06-14 |
ATE417317T1 (de) | 2008-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI289012B (en) | Method and apparatus for local IP address translation | |
CN101937253B (zh) | 用于时钟同步的方法、装置和系统 | |
US8233506B2 (en) | Correlation technique for determining relative times of arrival/departure of core input/output packets within a multiple link-based computing system | |
WO2017052575A1 (en) | Extending multichip package link off package | |
JP2014526859A (ja) | 拡張ヘッダを用いたパケット送信 | |
US20090168655A1 (en) | Delay time measuring method and system of echo request/response in network, and station and program used in the same system | |
US9705619B2 (en) | Apparatus and method for synchronous hardware time stamping | |
US11424902B2 (en) | System and method for synchronizing nodes in a network device | |
US10530562B2 (en) | Correlating local time counts of first and second integrated circuits | |
KR20200001105A (ko) | 차량 네트워크에서 다중 도메인을 활용한 통신 노드의 동기화 방법 및 장치 | |
US7568118B2 (en) | Deterministic operation of an input/output interface | |
US6961691B1 (en) | Non-synchronized multiplex data transport across synchronous systems | |
JP2006174400A (ja) | リンク遅延管理装置及びシステム | |
KR101736460B1 (ko) | 크로스-다이 인터페이스 스누프 또는 글로벌 관측 메시지 오더링 | |
US11748289B2 (en) | Protocol aware bridge circuit for low latency communication among integrated circuits | |
CN113228564B (zh) | 一种打戳处理方法及装置 | |
JP2008210114A (ja) | カード間通信を行う内部バス解析システム、その方法及びそのプログラム | |
CN117687889B (zh) | 一种内存扩展设备的性能测试装置及方法 | |
KR101400319B1 (ko) | 스타 토폴로지의 네트워크 기반 제어 시스템 및 시간 동기화 방법 | |
Weiwei et al. | The Effect Analysis of Signal Skew on the ARINC659 Bus Bridging and Synchronization | |
El Ouchdi et al. | Design and physical implementation of a data transfer interface used in network on chip | |
Suvorova et al. | The Architecture of SpaceFibre Bridges, which Provides the Ability to Synchronize Time between Different Standards | |
US20040193836A1 (en) | Electronic systems comprising a system bus | |
abdelkrim zitouni et al. | Design and implementation of network interface compatible OCP For packet based NOC | |
CN118611810A (zh) | 基于数据接口的同步处理方法、装置和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070710 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071204 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100618 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |