JP2006174400A - リンク遅延管理装置及びシステム - Google Patents

Abstract

【課題】 高速ポイント・ツー・ポイント（ｐＴｐ）ネットワークのリンク遅延管理を行うための装置及びシステムを提供することを課題とする。
【解決手段】 本発明は、ポイント・ツー・ポイント構成のヘッダの遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、基準クロックと、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延による動作モードに入るためのマスタエージェントからの送信機と、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算するためのスレーブエージェントからの受信機と、から構成されることを特徴とする装置を提供する。
【選択図】 図１

Description

本発明は、確定的動作に対するリンク遅延管理を必要とするシリアルタイプインタフェースに関する。

現在のシステムは、共通クロックベースのインタフェースを利用するフロントサイドバス（ＦＳＢ）に基づくものである。従って、確定性と遅延は既知の数値である。他方、シリアルタイプインタフェースは、もはや一定でないリンク遅延を有する。従って、決定性と反復性は、正確な確定的動作を保証するため、ディリジェント（ｄｉｌｉｇｅｎｔ）な設計とテストサポートを必要とする。

本発明の課題は、上記問題点に鑑み、高速ポイント・ツー・ポイント（ｐＴｐ）ネットワークのリンク遅延管理を行うための装置及びシステムを提供することである。

上記課題を解決するため、本発明は、ポイント・ツー・ポイント構成のヘッダの遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、基準クロックと、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延による動作モードに入るためのマスタエージェントからの送信機と、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算するためのスレーブエージェントからの受信機と、から構成されることを特徴とする装置を提供する。

また、本発明は、ポイント・ツー・ポイント構成のヘッダの往復遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、基準クロックと、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延によるループバック動作モードに入るためのマスタエージェントからの送信機と、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算し、遅延計算をループバックスタートパケットデータペイロードに挿入するためのスレーブエージェントからの受信機と、基準クロックから前記スレーブエージェントから受信したヘッダまでの遅延を計算するための前記マスタエージェントのマスタ受信機と、から構成されることを特徴とする装置を提供する。

また、本発明は、シリアルインタフェースの遅延を計算する装置であって、基準クロック及びヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、から構成されることを特徴とする装置を提供する。

また、本発明は、ｐＴｐ構成に従い、シリアルインタフェースの遅延計算を容易にするシステムであって、前記シリアルインタフェースに接続され、該システムのデータを格納するダイナミックメモリと、基準クロックとヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、から構成されることを特徴とするシステムを提供する。

また、本発明は、ｐＴｐ構成に従い、アウトバウンド及びインバウンド遅延のためのシリアルインタフェースの遅延計算を容易にするシステムであって、基準クロックとヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、から構成されることを特徴とするシステムを提供する。

また、本発明は、ポイント・ツー・ポイント構成のパケットヘッダのサイクルを追跡することによりシリアルインタフェースの遅延を計算する装置であって、基準クロックと、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延によるループバック動作モードに入るためのマスタエージェントからの送信機と、前記ポイント・ツー・ポイント構成のネットワーク網に接続され、マスタエージェントの送信機から受信した複数の入力レーンを配置し、クロックに基づき遅延を計算し、遅延計算をループバックスタートパケットデータペイロードに挿入するスレーブエージェントからの受信機と、基準クロックから前記スレーブエージェントの受信機から受信するヘッダまでの遅延を計算するための前記マスタエージェントのマスタ受信機と、から構成されることを特徴とする装置を提供する。

本発明によると、高速ポイント・ツー・ポイント（ｐＴｐ）ネットワークのリンク遅延管理を行うための装置及びシステムを提供することができる。

以下では、高速ポイント・ツー・ポイント（ｐＴｐ）ネットワークのリンク遅延管理を行うための方法、装置及びシステムが説明される。本発明の理解を深めるため、多数の詳細が与えられる。しかしながら、これら特定の詳細は、本発明を実現するため必ずしも必要とされるものでないということは、当業者には明らかであろう。

現在の技術開発の一領域として、ＲＡＳ（信頼性：ｒｅｌｉａｂｉｌｉｔｙ、可用性：ａｖａｉｌａｂｉｌｉｔｙ、保守性：ｓｅｒｖｉｃｅａｂｉｌｉｔｙ）に関するものがある。前述のように、現在のシステムは、共通クロックベースインタフェースを利用したフロントサイドバス（ＦＳＢ）に基づくものである。従って、確定性及び遅延は既知の数値となる。他方、シリアルタイプインタフェースは、もはや一定ではないリンク遅延を有する。

本主題は、遅延情報を含むヘッダの往復遅延時間を追跡することにより、シリアルインタフェースの遅延時間の計算を容易にすることである。従って、本主題は、シリアルインタフェースを利用するポイント・ツー・ポイントアーキテクチャのリンク遅延を正確に測定するテスタ、論理アナライザあるいはテスト装置を容易にすることである。この結果、ＰＳＭＩトレースとＲＴＬトレースが生成される。

一実施例では、ｐＴｐアーキテクチャは、インテルのＣＳＩ（Ｃｏｍｍｏｎ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）により規定され、以下でより詳細に説明される階層型プロトコルスキームをサポートする。図１は、基礎となるネットワークのキャッシュコヒーレンスプロトコルを抽象化したものの一例を示す。キャッシュコヒーレンスプロトコルの一例は、２００４年に出願した係属中の出願Ｐ１８８９０に記載されている。

図１は、一実施例により利用されるようなプロトコル構成である。この構成は、ネットワーク網に接続された複数のキャッシングエージェント（ｃａｃｈｉｎｇ ａｇｅｎｔ）とホームエージェント（ｈｏｍｅ ａｇｅｎｔ）を示している。例えば、ネットワーク網は、階層型プロトコルスキームに従い、リンクレイヤ、物理的レイヤ、プロトコルレイヤ、ルーティングレイヤ及びトランスポートレイヤの何れかまたはすべてを備えるようにしてもよい。ネットワーク網は、ポイント・ツー・ポイントネットワークのためのあるプロトコル（ホームまたはキャッシングエージェント）から他のプロトコルへのメッセージの送信を容易にする。一特徴では、この図は、基礎となるネットワークのキャッシュプロトコルを抽象化したものを示している。

図２は、本主題に従い利用される物理的インターコネクト（ｉｎｔｅｒｃｏｎｎｅｃｔ）のための装置のブロック図である。一特徴では、本装置は、プロセッサ、チップセット及び/またはＩＯブリッジコンポーネントのためのキャッシュコヒーレントリンクベースインターコネクトスキームの物理的レイヤを示す。例えば、物理的インターコネクトは、統合された装置の各物理的レイヤにより実行されてもよい。具体的には、物理的レイヤは、２つの一方向リンクからなる物理的インターコネクトを介し２つのポート間の通信を提供する。具体的には、第１の統合された装置の第１送信ポート３５０から第２の統合された装置の第１受信ポート３５０への一方向リンク３０４が示されている。同様に、第２の統合された装置の第１送信ポート３５０から第１の統合された装置の第１受信ポート３５０への第２の一方向リンク３０６が示される。しかしながら、本主題は、２つの一方向リンクに限定されるものではない。当業者は、本主題が双方向リンクなどの任意の既知の通信技術をサポートするものであるということを理解するであろう。

図３は、一実施例により利用されるようなリンク遅延管理のための方法のタイミング図を示す。このタイミング図は、基準クロック（Ｒｅｆクロックとして図示される）からヘッダパケット（ヘッダとして図示される）までの既知の遅延を有するループバックモードに入るマスタエージェント（マスタＴＸとして図示される）を示す。例えば、この既知の遅延は、矢印により示される２つの信号間の差である。以降において、スレーブ受信機（スレーブＲＸとして図示される）は、送信機からの複数の入力レーンを揃える。この結果、システム基準クロックからの遅延が計算される。一実施例では、選ばれたシステム基準クロックは、スレーブ受信機に最も近いシステム基準クロックであり、配置のためマスタ送信機により利用されるものと同じ基準クロックエッジでなくともよい。スレーブ受信機は、ループバックスタートパケットデータペイロードに遅延計算を挿入する。一実施例では、スレーブはまた、受信機の配置レジスタから送信機の出力への遅延を挿入することができる。以降において、マスタは、基準クロックからスレーブ送信機から受信したヘッダまでの遅延を計算する。

従って、マスタ装置は、マスタ基準からのマスタＴｘの遅延、スレーブ受信及びマスタ往復受信の３つの遅延を有する。往復遅延時間（マスタ遅延＋マスタリターン）/２は、少なくとも基準クロックサイクルの精度に対しスレーブ受信への近似的な遅延時間を与える。このとき、アウトバウンド及びインバウンドパスの正確な遅延時間は、ヘッダ測定へのスレーブの参照を利用して計算することができる。従って、マスタ装置は、スレーブとの遅延時間がわかる。さらに、アウトバウンドデータは、ＲＴＬまたはＰＳＭＩトレースにマッチするよう処理することができる。同様に、入力データは、生成元の正確なスレーブ基準にタグ付けすることができる。

最後に、本主題は、マスタ送信機から送信され、スレーブにより受信され、マスタに再送されたパケットヘッダのサイクルを追跡することによりリンク遅延管理を容易にし、往復遅延時間をインバウンド及びアウトバウンド遅延時間と共に計算することができる。

図４は、１以上のプロセッサを有するポイント・ツー・ポイントシステムを示す。本主題は、１つのプロセッサを有するシステム４０６、２つのプロセッサ（Ｐ）を有するシステム４０２及び４つのプロセッサ（Ｐ）を有するシステム４０４などの複数の実施例からなる。実施例４０２及び４０４では、各プロセッサはメモリ（Ｍ）に接続され、リンクレイヤ、ルーティングレイヤ、トランスポートレイヤ及び物理的レイヤの何れかまたはすべてからなるネットワーク網を介し各プロセッサに接続される。このネットワーク網は、ポイント・ツー・ポイントネットワークに対するあるプロトコル（ホームまたはキャッシングエージェント）から他のプロトコルへのメッセージの送信を容易にする。前述のように、ネットワーク網のシステムは、図１〜３を参照して示された実施例の何れかをサポートする。

実施例４０６に対し、単独のプロセッサＰは、ＩＯ＋Ｍ＋Ｆとして示されるように、階層型プロトコルスキームに対応するネットワーク網リンクを介しグラフィックス及びメモリコントロールに接続される。グラフィックス及びメモリコントロールは、メモリに接続され、ＰＣＩエクスプレスリンクを介し送受信することが可能である。同様に、グラフィックス及びメモリコントロールはＩＣＨに接続される。さらに、ＩＣＨは、ＬＰＣバスを介しファームウェアハブ（ＦＷＨ）に接続される。また、異なる単一プロセッサによる実施例では、プロセッサは外部ネットワーク網リンクを有するであろう。プロセッサは、各コアがＸｂａｒルータと非ルーティンググローバルリンクインタフェースに接続される分割または共有されるキャッシュを有する複数のコアを有するようにしてもよい。このため、外部ネットワーク網のリンクは、Ｘｂａｒルータ及び非ルーティンググローバルリンクインタフェースに接続される。

本主題は特定の実施例を参照して説明されたが、本説明は限定的に解釈されるべきではない。開示された実施例の様々な変形と共に、本主題の他の実施例が、本主題の説明を参照して当業者には明らかとなるであろう。従って、このような変形は、添付した請求項に規定されるような本主題の趣旨または範囲から逸脱することなく可能であると考えられる。

図１は、一実施例により利用されるようなプロトコル構成である。 図２は、本主題に従い利用される物理的インターコネクトのための装置のブロック図である。 図３は、一実施例により利用されるようなリンク遅延管理のための方法のタイミング図を示す。 図４は、複数の実施例により利用されるようなシステムの複数の実施例である。

符号の説明

３０４、３０６ 一方向リンク
３５０ ポート
４０２、４０４、４０６ ポイント・ツー・ポイントシステム

Claims (12)

1. ポイント・ツー・ポイント構成のヘッダの遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、
   基準クロックと、
   前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延による動作モードに入るためのマスタエージェントからの送信機と、
   前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算するためのスレーブエージェントからの受信機と、
   から構成されることを特徴とする装置。
2. 請求項１記載の装置であって、
   前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近いシステム基準クロックであることを特徴とする装置。
3. ポイント・ツー・ポイント構成のヘッダの往復遅延を追跡することによりシリアルインタフェースの遅延を計算する装置であって、
   基準クロックと、
   前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延によるループバック動作モードに入るためのマスタエージェントからの送信機と、
   前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記マスタエージェントからの複数の入力レーンを配置し、クロックに基づき遅延を計算し、遅延計算をループバックスタートパケットデータペイロードに挿入するためのスレーブエージェントからの受信機と、
   基準クロックから前記スレーブエージェントから受信したヘッダまでの遅延を計算するための前記マスタエージェントのマスタ受信機と、
   から構成されることを特徴とする装置。
4. 請求項３記載の装置であって、
   前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近いシステム基準クロックであることを特徴とする装置。
5. シリアルインタフェースの遅延を計算する装置であって、
   基準クロック及びヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、
   最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、
   前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、
   から構成されることを特徴とする装置。
6. 請求項５記載の装置であって、
   前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近い、前記マスタエージェントにより利用される基準クロックと同一ではないシステム基準クロックであることを特徴とする装置。
7. ｐＴｐ構成に従い、シリアルインタフェースの遅延計算を容易にするシステムであって、
   前記シリアルインタフェースに接続され、該システムのデータを格納するダイナミックメモリと、
   基準クロックとヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、
   最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、
   前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、
   から構成されることを特徴とするシステム。
8. 請求項７記載のシステムであって、
   前記ｐＴｐ構成は、階層型プロトコルスキームに従うことを特徴とするシステム。
9. ｐＴｐ構成に従い、アウトバウンド及びインバウンド遅延のためのシリアルインタフェースの遅延計算を容易にするシステムであって、
   基準クロックとヘッダパケットに基づき送信機の遅延を決定するマスタエージェントと、
   最も近いシステム基準クロックに基づき遅延を決定するスレーブ受信機と、
   前記マスタ遅延とマスタ往復受信の遅延合計の半分に基づき計算される往復遅延と、
   から構成されることを特徴とするシステム。
10. 請求項９記載のシステムであって、
    前記ｐＴｐ構成は、階層型プロトコルスキームに従うことを特徴とするシステム。
11. ポイント・ツー・ポイント構成のパケットヘッダのサイクルを追跡することによりシリアルインタフェースの遅延を計算する装置であって、
    基準クロックと、
    前記ポイント・ツー・ポイント構成のネットワーク網に接続され、前記基準クロックからヘッダパケットまでの既知の遅延によるループバック動作モードに入るためのマスタエージェントからの送信機と、
    前記ポイント・ツー・ポイント構成のネットワーク網に接続され、マスタエージェントの送信機から受信した複数の入力レーンを配置し、クロックに基づき遅延を計算し、遅延計算をループバックスタートパケットデータペイロードに挿入するスレーブエージェントからの受信機と、
    基準クロックから前記スレーブエージェントの受信機から受信するヘッダまでの遅延を計算するための前記マスタエージェントのマスタ受信機と、
    から構成されることを特徴とする装置。
12. 請求項１１記載の装置であって、
    前記遅延を計算するための前記スレーブエージェントに対するクロックは、前記スレーブエージェントに最も近い、前記マスタエージェントにより利用される基準クロックと同一ではないシステム基準クロックであることを特徴とする装置。

Images