JP2006173787A

JP2006173787A - Video display apparatus

Info

Publication number: JP2006173787A
Application number: JP2004360315A
Authority: JP
Inventors: Shiro Takeda; 司郎武田; Kazuyuki Shinohara; 数幸篠原; Kazuo Kojima; 加津雄小島
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-12-13
Filing date: 2004-12-13
Publication date: 2006-06-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide a matrix type display apparatus employing a display panel conforming to the European standards to display the video source of a PAL system or a SECAM system. <P>SOLUTION: The video display apparatus has: a video signal input unit for inputting a video signal of an interlace system having the predetermined number of scanning lines; a video signal converting unit 14 for converting the video signal from the video signal input means into a video signal of a progressive system having the submultiple scanning lines of the predetermined number; and a matrix type display panel 20 for inputting a video signal from the unit 14 to display a video image of the progressive system. A shield for preventing radiation due to a clock for panel driving is eliminated on the output side circuit of the video signal converting unit. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、映像ソースを表示するための映像表示装置に関し、特に、ＰＡＬ方式の映像ソースを表示するための映像表示装置に関する。 The present invention relates to a video display device for displaying a video source, and more particularly to a video display device for displaying a PAL video source.

ＮＴＳＣ方式のデジタル映像ソースを表示するために液晶パネル、プラズマパネル等のマトリックス型表示パネルを用いた映像表示装置が知られている。このような映像表示装置には、通常、パーソナルコンピュータの表示規格に従った表示パネルが用いられる。例えば、４：３型のＶＧＡ（６４０ドット×４８０ドット）の表示パネルの場合、４８０行の画素列からなり、ＸＧＡ（１０２４ドット×７６８ドット）の表示パネルの場合、７６８行の画素列からなる。 An image display apparatus using a matrix type display panel such as a liquid crystal panel or a plasma panel for displaying an NTSC digital image source is known. For such a video display device, a display panel according to the display standard of a personal computer is usually used. For example, in the case of a display panel of 4: 3 type VGA (640 dots × 480 dots), it consists of 480 rows of pixel columns, and in the case of a display panel of XGA (1024 dots × 768 dots), it consists of 768 rows of pixel columns. .

一方、映像ソースのフォーマットでは、PAL方式５７６ｉとハイビジョン方式１０８０ｉが規定されている。５７６ｉは走査線が５７６本のインターレース信号、１０８０ｉは走査線が１０８０本のインターレース信号である。即ち、映像ソースの走査線数は、マトリックス型表示パネルの画素の行数と異なる。 On the other hand, the video source format defines the PAL system 576i and the high-vision system 1080i. 576i is an interlace signal having 576 scanning lines, and 1080i is an interlace signal having 1080 scanning lines. That is, the number of scanning lines of the video source is different from the number of rows of pixels of the matrix type display panel.

従って、映像ソースを走査線数の違うマトリックス型表示パネルに表示するためには、走査線のスケーリングを行う必要がある。 Therefore, in order to display a video source on a matrix type display panel having a different number of scanning lines, it is necessary to scale the scanning lines.

図５を参照してＰＡＬ方式の標準（ＳＤ）映像信号のスケーリングを説明する。図５Ａは、走査線数が５７６本のインターレース方式の映像信号を模式的に表示したものであり、この映像信号を、以下、単に、５７６ｉ映像信号と称する。図５Ｂは、１６：９型のＷ−ＸＧＡ（１３６６ドット×７６８ドット）の表示パネルの画素列を模式的に表示したものであり、これを、以下、単に、Ｗ−ＸＧＡパネルと称する。 The scaling of the standard (SD) video signal of the PAL system will be described with reference to FIG. FIG. 5A schematically shows an interlace video signal having 576 scanning lines, and this video signal is hereinafter simply referred to as a 576i video signal. FIG. 5B schematically shows a pixel column of a 16: 9 type W-XGA (1366 dots × 768 dots) display panel, which will be simply referred to as a W-XGA panel hereinafter.

先ず、図５Ａの５７６ｉ映像信号を、図５Ｃに示す、走査線が５４７本のプログレッシブ信号に変換する。こうして生成された信号を、以下、単に、５４７ｐ信号と称する。ここで、走査線が５７６本から５４７本に減少しているのは、ラインメモリにより１ラインを２ラインに増やす処理を行って５７６ｐ信号に変換し、さらに５％のオーバスキャン分２９ラインカットを行ったためである。次に、図５Ｃの５４７ｐ信号を、図５Ｄに示す、走査線が７６８本のプログレッシブ信号に変換する。こうして生成された信号を、以下、単に、７６８ｐ信号と称する。ここで、走査線を５４７から７６８本に増加させる処理をスケーリングと称する。７６８ｐ信号の走査線は、７６８本であるから、７６８行の画素列を有するＷ−ＸＧＡパネルに表示することができる。尚、５７６ｉ映像信号は４：３型であるから、それを１６：９型の表示パネルに表示するには、水平方向のスケーリングが必要である。 First, the 576i video signal in FIG. 5A is converted into a progressive signal having 547 scanning lines as shown in FIG. 5C. Hereinafter, the signal thus generated is simply referred to as a 547p signal. Here, the number of scanning lines is reduced from 576 to 547. The line memory is used to increase 1 line to 2 lines and convert it to a 576p signal, and further, 29 line cut for 5% overscan. It is because it went. Next, the 547p signal in FIG. 5C is converted into a progressive signal having 768 scanning lines as shown in FIG. 5D. Hereinafter, the signal generated in this way is simply referred to as a 768p signal. Here, the process of increasing the number of scanning lines from 547 to 768 is referred to as scaling. Since the number of scanning lines of the 768p signal is 768, it can be displayed on a W-XGA panel having 768 rows of pixel columns. Since the 576i video signal is a 4: 3 type, horizontal scaling is required to display it on a 16: 9 type display panel.

図６を参照してハイビジョン（ＨＤ）映像信号のスケーリングを説明する。図６Ａは、走査線数が１０８０本のインターレース方式の映像信号を模式的に表示したものであり、この映像信号を、以下、単に、１０８０ｉ映像信号と称する。図６Ｂは、Ｗ−ＸＧＡパネルの画素列を模式的に示す。 With reference to FIG. 6, the scaling of a high-definition (HD) video signal will be described. FIG. 6A schematically shows an interlace video signal having 1080 scanning lines, and this video signal is hereinafter simply referred to as a 1080i video signal. FIG. 6B schematically shows a pixel column of the W-XGA panel.

先ず、図６Ａの１０８０ｉ映像信号を、図６Ｃに示す、走査線が５４０本のプログレッシブ信号に変換する。こうして生成された信号を、以下、単に、５４０ｐ信号と称する。ここで、走査線が１０８０本から５４０本に減少しているのは、偶数フィールドまたは奇数フィールドの信号の片方を取り込んだためである。次に、図６Ｃの５４０ｐ信号を、図６Ｄに示す、走査線が７６８本のプログレッシブ信号に変換する。走査線が５４０本から７６８本に増加しているのは、スケーリングを行ったためである。７６８ｐ信号の走査線は、７６８本であるから、７６８行の画素列を有するＷ−ＸＧＡパネルに表示することができる。尚、１０８０ｉ映像信号は１６：９型であるから、それを１６：９型の表示パネルに表示するには、水平方向のスケーリングは不要である。 First, the 1080i video signal in FIG. 6A is converted into a progressive signal having 540 scanning lines as shown in FIG. 6C. The signal generated in this way is hereinafter simply referred to as a 540p signal. Here, the reason why the number of scanning lines is reduced from 1080 to 540 is because one of the signals of the even field or the odd field is captured. Next, the 540p signal in FIG. 6C is converted into a progressive signal having 768 scanning lines as shown in FIG. 6D. The reason why the number of scanning lines increases from 540 lines to 768 lines is that scaling has been performed. Since the number of scanning lines of the 768p signal is 768, it can be displayed on a W-XGA panel having 768 rows of pixel columns. Since the 1080i video signal is a 16: 9 type, horizontal scaling is not required to display it on a 16: 9 type display panel.

映像ソースを映像ソースと走査線数の違うパーソナルコンピュータの表示規格に従った表示パネルによって表示する場合には、上述のように、スケーリングを行う必要がある。 When the video source is displayed by a display panel in accordance with the display standard of a personal computer having a scanning line number different from that of the video source, it is necessary to perform scaling as described above.

ＸＧＡ（１０２４ドット×７６８ドット）の表示パネルを用いる場合、スケーリング後のパネル駆動用クロックは６５ＭＨｚであり、Ｗ−ＸＧＡ（１３６６ドット×７６８ドット）の表示パネルを用いる場合、スケーリング後のパネル駆動用クロックは８３．５６ＭＨｚである。従って、スケーリング後のパネル駆動用クロックに起因する不要な輻射電波によって、表示パネルの回路に影響を与えることとなる。 When an XGA (1024 dots × 768 dots) display panel is used, the scaled panel drive clock is 65 MHz. When a W-XGA (1366 dots × 768 dots) display panel is used, the scaled panel drive is used. The clock is 83.56 MHz. Therefore, the unnecessary radiation wave caused by the scaled panel drive clock affects the display panel circuit.

一方、ＰＡＬ又はＳＥＣＡＭ方式の映像ソースを表示するためにマトリックス型表示装置を用いる技術は未だ開発されていない。ＰＡＬ又はＳＥＣＡＭ方式の映像ソースを欧州規格の表示パネルによって表示する場合には、上述のＮＴＳＣ方式の場合と同様に、スケーリング後のパネル駆動用クロックに起因する不要な輻射電波によって、表示パネルの回路に影響を与える可能性がある。 On the other hand, a technique using a matrix display device to display a PAL or SECAM video source has not been developed yet. When a PAL or SECAM video source is displayed on a European standard display panel, as in the case of the NTSC system described above, the display panel circuit is caused by unnecessary radiated radio waves resulting from the scaled panel driving clock. May be affected.

本発明の目的は、ＰＡＬ又はＳＥＣＡＭ方式の映像ソースを表示するために欧州規格に対応させた表示パネルを用いたマトリックス型表示装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a matrix type display device using a display panel corresponding to the European standard for displaying a PAL or SECAM video source.

本発明の更に他の目的は、ＰＡＬ又はＳＥＣＡＭ方式の映像ソースを表示するために欧州規格に対応させた表示パネルを用いたマトリックス型表示装置において、簡単な構造でパネル駆動用クロックに起因する不要な輻射電波の影響を軽減することにある。 Still another object of the present invention is to provide a matrix type display device using a display panel that is compliant with European standards for displaying a PAL or SECAM video source. The purpose is to reduce the influence of radiated radio waves.

本発明によると、映像表示装置は、所定数の走査線を有するインターレース方式の映像信号を入力する映像信号入力部と、該映像信号入力部からの映像信号を上記所定数の整数分の１の走査線を有するプログレッシブ方式の映像信号に変換する映像信号変換部と、該映像信号変換部からの映像信号を入力してプログレッシブ方式の映像を表示するマトリックス型の表示パネルと、を有し、上記映像信号変換部の出力側の回路には、パネル駆動用クロックに起因した輻射を防止するためのシールドが除去されている。 According to the present invention, a video display device includes a video signal input unit that inputs an interlaced video signal having a predetermined number of scanning lines, and the video signal from the video signal input unit is a fraction of the predetermined number of integers. A video signal conversion unit for converting to a progressive video signal having a scanning line; and a matrix type display panel for inputting a video signal from the video signal conversion unit and displaying a progressive video. In the circuit on the output side of the video signal converter, a shield for preventing radiation due to the panel drive clock is removed.

本発明によると、ＰＡＬ方式の映像ソース用のマトリックス型映像表示装置において、簡単な構造でパネル駆動用クロックに起因する不要輻射を防止することができる効果がある。 According to the present invention, in a matrix type video display device for a PAL video source, unnecessary radiation caused by a panel driving clock can be prevented with a simple structure.

図１は、本発明によるＰＡＬ方式の映像ソース用の液晶映像表示装置の構成の主要部を示す。本例の映像表示装置は、複数の映像ソースからの映像信号を切り替えて入力する入力切換部１１、アナログ信号をデジタル信号に変換するＡＤコンバータ１２、映像信号変換用メモリ１３、スケーリング、ＩＰ変換等の映像信号変換処理を行う映像信号変換部１４、画質強調補正処理を行う画質強調補正部１５、オンスクリーン信号を制御するＯＳＤ制御部１６、オンスクリーン信号を混合するＯＳＤ混合部１７、γ補正を行うγ補正部１８、液晶パネルを制御する液晶コントローラ１９、液晶パネル２０、ゲートドライバ２１、及びソースドライバ２２を有する。 FIG. 1 shows a main part of the configuration of a liquid crystal display device for a PAL video source according to the present invention. The video display device of this example includes an input switching unit 11 that switches and inputs video signals from a plurality of video sources, an AD converter 12 that converts an analog signal into a digital signal, a video signal conversion memory 13, scaling, IP conversion, and the like. A video signal conversion unit 14 that performs video signal conversion processing, an image quality enhancement correction unit 15 that performs image quality enhancement correction processing, an OSD control unit 16 that controls on-screen signals, an OSD mixing unit 17 that mixes on-screen signals, and γ correction. The gamma correction unit 18 performs, a liquid crystal controller 19 that controls the liquid crystal panel, a liquid crystal panel 20, a gate driver 21, and a source driver 22.

以下に、本例の映像信号変換部１４における映像信号変換処理を説明する。 Below, the video signal conversion process in the video signal converter 14 of this example will be described.

図２を参照してＰＡＬ方式の標準（ＳＤ）映像信号の映像信号変換処理を説明する。図２Ａは、図５Ａに示した走査線数が５７６本のインターレース方式の映像信号、即ち、５７６ｉ映像信号を模式的に表示したものである。図２Ｂは、１６：９型の欧州規格に対応させた表示パネル（９６０ドット×５４０ドット）の画素列を模式的に表示したものであり、これを、以下、単に、ワイドユーロパネルと称する。 A video signal conversion process of a standard (SD) video signal of the PAL system will be described with reference to FIG. FIG. 2A schematically shows the interlaced video signal having 576 scanning lines shown in FIG. 5A, that is, a 576i video signal. FIG. 2B schematically shows a pixel column of a display panel (960 dots × 540 dots) corresponding to the 16: 9 type European standard, which is simply referred to as a wide euro panel hereinafter.

先ず、図２Ａの５７６ｉ映像信号を、図２Ｃに示す、走査線が５７６本のプログレッシブ信号に変換する。こうして生成された信号を、以下、単に、５７６ｐ信号と称する。ここで、インターレース信号はラインメモリにより１ラインを２ラインに増やす処理を行ってプログレッシブ信号に変化させている。 First, the 576i video signal in FIG. 2A is converted into a progressive signal having 576 scanning lines as shown in FIG. 2C. The signal generated in this way is hereinafter simply referred to as a 576p signal. Here, the interlace signal is changed to a progressive signal by performing a process of increasing one line to two lines by a line memory.

次に、図２Ｃの５７６ｐ信号を、図２Ｄに示す、走査線が５４０本のプログレッシブ信号に変換する。こうして生成された信号を、以下、単に、５４０ｐ信号と称する。ここで、走査線が５７６本から５４０本に減少しているのは、６．２５％のオーバスキャン分３６ラインカットを行ったためであり、スケーリングは不要である。５４０ｐ信号の走査線は、５４０本であるから、５４０行の画素列を有するワイドユーロパネルに表示することができる。尚、５７６ｉ映像信号は４：３型であるから、それを１６：９型のワイドユーロパネルに表示するには、水平方向のスケーリングが必要である。 Next, the 576p signal in FIG. 2C is converted into a progressive signal having 540 scanning lines as shown in FIG. 2D. The signal generated in this way is hereinafter simply referred to as a 540p signal. Here, the reason why the number of scanning lines is reduced from 576 to 540 is that 36 lines have been cut for 6.25% overscan, and scaling is unnecessary. Since the number of scanning lines of the 540p signal is 540, it can be displayed on a wide euro panel having 540 pixel columns. Since the 576i video signal is a 4: 3 type, horizontal scaling is necessary to display it on a 16: 9 type wide euro panel.

図３を参照してハイビジョン（ＨＤ）映像信号の映像信号変換を説明する。図３Ａは、図６Ａに示した走査線数が１０８０本のインターレース方式の映像信号、即ち、１０８０ｉ映像信号を模式的に表示したものである。図３Ｂは、図２Ｂに示した、１６：９型の欧州規格のワイドユーロパネル（９６０ドット×５４０ドット）の画素列を模式的に表示したものである。本例では、整数分の一のプログレッシブ信号への変換として１０８０ｉの１／２のプログレッシブ信号５４０ｐに変換する例を示す。 Video signal conversion of a high-definition (HD) video signal will be described with reference to FIG. FIG. 3A schematically shows an interlace video signal having 1080 scanning lines shown in FIG. 6A, that is, a 1080i video signal. FIG. 3B schematically shows the 16: 9 type European standard wide euro panel (960 dots × 540 dots) pixel row shown in FIG. 2B. In this example, an example of conversion to a progressive signal 540p that is ½ of 1080i is shown as conversion to a progressive signal of an integer.

先ず、図３Ａの１０８０ｉ映像信号を、図３Ｃに示す、走査線が５４０本のプログレッシブ信号、即ち、５４０ｐ信号に変換する。ここで、走査線が１０８０本から５４０本に減少しているのは、偶数フィールドまたは奇数フィールドの信号の片方を取り込んだためである。５４０ｐ信号の走査線は、５４０本であるから、５４０行の画素列を有するワイドユーロパネルに表示することができる。尚、１０８０ｉ映像信号は１６：９型であるから、それを１６：９型のワイドユーロパネルに表示するには、水平方向のスケーリングは不要である。 First, the 1080i video signal in FIG. 3A is converted into a progressive signal having 540 scanning lines, that is, a 540p signal shown in FIG. 3C. Here, the reason why the number of scanning lines is reduced from 1080 to 540 is because one of the signals of the even field or the odd field is captured. Since the number of scanning lines of the 540p signal is 540, it can be displayed on a wide euro panel having 540 pixel columns. Since the 1080i video signal is a 16: 9 type, horizontal scaling is not required to display it on a 16: 9 type wide euro panel.

以上、説明したように、本例のマトリックス型表示装置の映像信号変換部１４では、ＰＡＬ方式の標準（ＳＤ）映像信号をワイドユーロパネルに表示する場合、図２Ａの５７６ｉ映像信号を図３Ｃの５７６ｐ信号にＩＰ変換し、それを、図２Ｄの５４０ｐ信号に変換するだけである。即ち、オーバスキャンと水平方向のスケーリングを行うが、垂直方向のスケーリングは行わない。ＰＡＬ方式のハイビジョン（ＨＤ）映像信号をワイドユーロパネルに表示する場合、図３Ａの１０８０ｉ映像信号を図３Ｃの５４０ｐ信号に変換するだけである。即ち、ＩＰ変換を行うが、オーバスキャンと水平方向のスケーリングは行わない。従って、本例では、映像信号変換用メモリ１３の容量を小さくすることができる。 As described above, in the video signal conversion unit 14 of the matrix type display device of this example, when the standard (SD) video signal of the PAL system is displayed on the wide euro panel, the 576i video signal of FIG. Simply convert it to a 576p signal and convert it to the 540p signal of FIG. 2D. That is, overscan and horizontal scaling are performed, but vertical scaling is not performed. When displaying a PAL high-definition (HD) video signal on a wide euro panel, the 1080i video signal in FIG. 3A is simply converted to a 540p signal in FIG. 3C. That is, IP conversion is performed, but overscan and horizontal scaling are not performed. Therefore, in this example, the capacity of the video signal conversion memory 13 can be reduced.

次に再び図１を参照して、本例の映像表示装置のパネル駆動用クロックについて説明する。映像信号変換部１４は、５７６ｉ信号又は１０８０ｉ信号よりワイドユーロパネルに対応したパネル駆動用クロック信号ｍを生成し、それを信号線３０を介して、画質強調補正部１５、ＯＳＤ混合部１７、γ補正部１８、液晶コントローラ１９、ソースドライバ２２に供給する。本例ではパネル駆動用クロックの周波数は４０．５ＭＨｚである。映像信号変換部の出力信号ｆ、ＯＳＤ混合部１６の出力信号ｈ、及び液晶コントローラ１８の出力信号ｊのクロック周波数も４０．５ＭＨｚとなる。 Next, with reference to FIG. 1 again, the panel driving clock of the video display apparatus of this example will be described. The video signal conversion unit 14 generates a panel driving clock signal m corresponding to a wide euro panel from the 576i signal or 1080i signal, and outputs the panel driving clock signal m via the signal line 30 to the image quality enhancement correction unit 15, OSD mixing unit 17, γ The correction unit 18, the liquid crystal controller 19, and the source driver 22 are supplied. In this example, the frequency of the panel driving clock is 40.5 MHz. The clock frequency of the output signal f of the video signal conversion unit, the output signal h of the OSD mixing unit 16, and the output signal j of the liquid crystal controller 18 is also 40.5 MHz.

一方、従来のW-XGAパネル方式の映像ソース用のマトリックス型表示装置において、Ｗ−ＸＧＡ（１３６６ドット×７６８ドット）の表示パネルを用いる場合、映像信号変換部は、５７６ｉ信号又は１０８０ｉ信号からＷ−ＸＧＡパネルに対応したパネル駆動用クロックを生成する。このパネル駆動用クロックの周波数は８３．５６ＭＨｚである。また、映像信号変換部の出力信号ｆ、ＯＳＤ混合部１６の出力信号ｈ、及び液晶コントローラ１８の出力信号ｊ、ｋのクロック周波数も８３．５６ＭＨｚとなる。尚、ＸＧＡ（１０２４ドット×７６８ドット）の表示パネルを用いる場合、スケーリング後のクロック周波数は６５ＭＨｚである。 On the other hand, when a W-XGA (1366 dots × 768 dots) display panel is used in a conventional W-XGA panel type matrix display device for video sources, the video signal converter converts the 576i signal or 1080i signal to W -Generate a panel drive clock corresponding to the XGA panel. The frequency of this panel driving clock is 83.56 MHz. The clock frequency of the output signal f of the video signal conversion unit, the output signal h of the OSD mixing unit 16 and the output signals j and k of the liquid crystal controller 18 is also 83.56 MHz. When an XGA (1024 dots × 768 dots) display panel is used, the clock frequency after scaling is 65 MHz.

従って、本例の映像表示装置を、従来のW-XGAパネル方式の映像ソース用のマトリックス型映像表示装置と比較すると、本例ではパネル駆動用クロックの周波数が低い。そのため、パネル駆動用クロックに起因した不要輻射を低減することができる。 Therefore, when the video display device of this example is compared with the matrix type video display device for the video source of the conventional W-XGA panel system, the frequency of the panel driving clock is low in this example. Therefore, unnecessary radiation caused by the panel driving clock can be reduced.

パネル駆動用クロックの周波数は、表示パネルのドット数に対応している。即ち、表示パネルのドット数が大きいと、パネル駆動用クロックの周波数は高くなり、表示パネルのドット数が小さいと、パネル駆動用クロックの周波数は低くなる。本例の場合、ユーロパネル（９６０ドット×５４０ドット）を使用するから、ドット数が小さい。従って、パネル駆動用クロックの周波数は低くなる。 The frequency of the panel driving clock corresponds to the number of dots on the display panel. That is, when the number of dots on the display panel is large, the frequency of the panel driving clock is high, and when the number of dots on the display panel is small, the frequency of the panel driving clock is low. In the case of this example, since the Euro panel (960 dots × 540 dots) is used, the number of dots is small. Therefore, the frequency of the panel driving clock is lowered.

図４は、本発明によるＰＡＬ方式の映像ソース用のマトリックス型表示装置の背面の構成の例を示す。このマトリックス型表示装置の表面には液晶パネル２０が装着され、背面には、電源基板１０１、信号入力基板１０２、メイン基板１０３、ＬＣＤ制御基板１０４、バックライト用インバータ基板１０５、操作スイッチ基板１０６が設けられている。信号入力基板１０２には、入力切換部１１に相当する入力切換ＩＣ４１が設けられている。メイン基板１０３には、ＡＤコンバータ１２に相当するＡＤコンバータＩＣ４２、映像信号変換用メモリ１３に相当する映像信号変換用メモリＩＣ４３、と、映像信号変換部１４、画質強調補正部１５、ＯＳＤ制御部１６、及びＯＳＤ混合部１７に相当する画像処理ＩＣ４４が設けられている。ＬＣＤ制御基板１０４には、γ補正部１８に相当するγ補正ＩＣ４５、と、液晶コントローラ１９に相当する液晶コントローラＩＣ４６が設けられている。マトリックス型表示装置の背面には、更に、ゲートドライバ２１、及びソースドライバ２２が設けられている。 FIG. 4 shows an example of the configuration of the back side of a matrix display device for a PAL video source according to the present invention. A liquid crystal panel 20 is mounted on the surface of the matrix type display device, and a power supply substrate 101, a signal input substrate 102, a main substrate 103, an LCD control substrate 104, a backlight inverter substrate 105, and an operation switch substrate 106 are disposed on the rear surface. Is provided. The signal input board 102 is provided with an input switching IC 41 corresponding to the input switching unit 11. The main board 103 includes an AD converter IC 42 corresponding to the AD converter 12, a video signal conversion memory IC 43 corresponding to the video signal conversion memory 13, a video signal conversion unit 14, an image quality enhancement correction unit 15, and an OSD control unit 16. , And an image processing IC 44 corresponding to the OSD mixing unit 17 is provided. The LCD control board 104 is provided with a γ correction IC 45 corresponding to the γ correction unit 18 and a liquid crystal controller IC 46 corresponding to the liquid crystal controller 19. A gate driver 21 and a source driver 22 are further provided on the rear surface of the matrix display device.

実線の矢印３２は映像信号の流れを模式的に示し、破線の矢印３０は、パネル駆動用クロック信号の流れを模式的に示す。網掛け表示されている、映像信号変換用メモリＩＣ４３、画像処理ＩＣ４４、γ補正ＩＣ４５、液晶コントローラＩＣ４６、メイン基板１０３とＬＣＤ制御基板１０４を接続する接続ケーブル４７、ＬＣＤ制御基板１０４と表示パネル２０を接続する接続ケーブル４８、４９は、パネル駆動用クロックに起因した不要な輻射の影響を受け易い部分である。 A solid arrow 32 schematically shows the flow of the video signal, and a broken arrow 30 schematically shows the flow of the panel driving clock signal. The video signal conversion memory IC 43, the image processing IC 44, the γ correction IC 45, the liquid crystal controller IC 46, the connection cable 47 for connecting the main board 103 and the LCD control board 104, the LCD control board 104 and the display panel 20 which are shaded are displayed. The connecting cables 48 and 49 to be connected are portions that are easily affected by unnecessary radiation caused by the panel driving clock.

この部分は、通常、不要な輻射の影響を受けないように、適当なシールド又はシートが設けられる。また、パネル駆動用クロック信号を供給する配線３０には、ノイズを除去するための磁性体リングであるフェライトビーズ３１が設けられる。しかしながら、本例では、パネル駆動用クロックが低いから、不要な輻射の影響が小さい。従って、これらの部分に設ける、不要な輻射の影響を防止するためのシールド又はシートを減少させ、又は、除去することができる。更に、フェライトビーズ３１を減少させ、又は、除去することができる。 This portion is usually provided with a suitable shield or sheet so as not to be affected by unwanted radiation. The wiring 30 for supplying the panel driving clock signal is provided with a ferrite bead 31 that is a magnetic ring for removing noise. However, in this example, since the panel driving clock is low, the influence of unnecessary radiation is small. Accordingly, it is possible to reduce or eliminate the shield or sheet provided in these portions for preventing the influence of unnecessary radiation. Furthermore, the ferrite beads 31 can be reduced or removed.

上述のように、本例では、ドット数が小さいユーロパネル（９６０ドット×５４０ドット）を使用する。それにより、以下の効果が得られる。 As described above, in this example, an euro panel (960 dots × 540 dots) with a small number of dots is used. Thereby, the following effects are obtained.

ソースドライバ２２、及び、ゲートドライバ２１はパネル駆動用クロックによって動作する。これらのパネルドライバを駆動する電流の変動より不要輻射が発生する。また、電流変動によりＧＮＤがゆすられ、ＧＮＤを経由した不要輻射が発生する。本例の場合、パネルのドット数が少ないから、ソースドライバ、及び、ゲートドライバの動作回数が減少する。従って、パネルドライバの電流変動の回数が減少し、不要輻射量を削減できる。即ち、パネルドライバからの直接の輻射、及び、ＧＮＤ経由の輻射が抑えられる。その結果、ソースドライバ、ゲートドライバ、グランドライン付近のシールドの面積を縮小、又は廃止することができる。 The source driver 22 and the gate driver 21 are operated by a panel driving clock. Unwanted radiation occurs due to fluctuations in the current driving these panel drivers. Moreover, GND is shaken by a current fluctuation, and unnecessary radiation via GND is generated. In this example, since the number of dots on the panel is small, the number of operations of the source driver and the gate driver is reduced. Accordingly, the number of current fluctuations of the panel driver is reduced, and the amount of unnecessary radiation can be reduced. That is, direct radiation from the panel driver and radiation via GND are suppressed. As a result, the area of the shield near the source driver, gate driver, and ground line can be reduced or eliminated.

本例によると、ソースドライバＩＣの数量を削減することができる。従来のW-XGAパネル方式の表示パネルの場合、１０個のソースドライバを用いるが、本例のＰＡＬ方式のユーロパネルでは７個のソースドライバを用いる。通常、ソースドライバＩＣ毎に、電源とＧＮＤ間にコンデンサを挿入し、電源とＧＮＤラインの電流の変動を抑えている。ソースドライバＩＣの数が減少することで、コンデンサ数が減少する。また、電源ライン、グランドラインの不要輻射量も抑えられる。 According to this example, the number of source driver ICs can be reduced. In the case of a conventional W-XGA panel type display panel, ten source drivers are used, but in the PAL type euro panel of this example, seven source drivers are used. Normally, a capacitor is inserted between the power supply and GND for each source driver IC to suppress fluctuations in the currents of the power supply and the GND line. As the number of source driver ICs decreases, the number of capacitors decreases. Further, the amount of unnecessary radiation on the power supply line and the ground line can be suppressed.

ここでは、ユーロパネル方式の映像ソース用のマトリックス型液晶表示装置にＰＡＬ標準映像信号及びハイビジョン信号を表示する場合について説明したが、本発明は、ＳＥＣＡＭ方式標準映像信号を表示する場合についても同様に適用可能であることは当業者であれば容易に理解できよう。また、ここではマトリックス型の表示パネルとして液晶パネルの場合を説明したが、本発明は、プラズマパネルなどのマトリックス型の表示装置であれば適用可能である。 Here, the case where the PAL standard video signal and the high-definition signal are displayed on the matrix type liquid crystal display device for the euro panel type video source has been described. However, the present invention similarly applies to the case where the SECAM standard video signal is displayed. Those skilled in the art will readily understand that this is applicable. Although the case of a liquid crystal panel has been described here as a matrix type display panel, the present invention is applicable to any matrix type display device such as a plasma panel.

以上、本発明の例を説明したが、本発明は上述の例に限定されるものではなく、特許請求の範囲に記載された発明の範囲にて様々な変更が可能であることは当業者に理解されよう。 The example of the present invention has been described above, but the present invention is not limited to the above-described example, and various modifications can be made by those skilled in the art within the scope of the invention described in the claims. It will be understood.

本発明のユーロパネル方式のマトリックス型表示装置の構成の例を示す図である。It is a figure which shows the example of a structure of the matrix type display apparatus of the euro panel system of this invention. 本発明のユーロパネル方式のマトリックス型表示装置において、ＰＡＬ標準（ＳＤ）映像信号の映像信号変換を説明するための説明図である。FIG. 4 is an explanatory diagram for explaining video signal conversion of a PAL standard (SD) video signal in the euro panel type matrix display device of the present invention. 本発明のユーロパネル方式のマトリックス型表示装置において、ハイビジョン（ＨＤ）映像信号の映像信号変換を説明するための説明図である。FIG. 6 is an explanatory diagram for explaining video signal conversion of a high-definition (HD) video signal in the euro panel type matrix display device of the present invention. 本発明のユーロパネル方式のマトリックス型表示装置の背面の構成の例を示す図である。It is a figure which shows the example of a structure of the back surface of the matrix type display apparatus of the euro panel system of this invention. 従来のＷ−ＸＧＡ方式パネルのマトリックス型表示装置において、ＰＡＬ標準（ＳＤ）映像信号の映像信号変換を説明するための説明図である。It is explanatory drawing for demonstrating the video signal conversion of a PAL standard (SD) video signal in the matrix type display apparatus of the conventional W-XGA system panel. 従来のＷ−ＸＧＡ方式パネルのマトリックス型表示装置において、ハイビジョン（ＨＤ）映像信号の映像信号変換を説明するための説明図である。FIG. 10 is an explanatory diagram for explaining video signal conversion of a high-definition (HD) video signal in a conventional W-XGA panel display device.

Explanation of symbols

１１…入力切換部、１２…ＡＤコンバータ、１３…映像信号変換用メモリ、１４…映像信号変換部、１５…画質強調補正部、１６…ＯＳＤ制御部、１７…ＯＳＤ混合部、１８…γ補正部、１９…液晶コントローラ、２０…表示パネル、２１…ゲートドライバ、２２…ソースドライバ、４１…入力切換ＩＣ、４２…ＡＤコンバータＩＣ、４３…映像信号変換用メモリＩＣ、４４…画像処理ＩＣ、４５…γ補正ＩＣ、４６…液晶コントローラＩＣ、４７、４８、４９…接続ケーブル、１０１…電源基板、１０２…信号入力基板、１０３…メイン基板、１０４…ＬＣＤ制御基板、１０５…バックライト用インバータ基板、１０６…操作スイッチ基板 DESCRIPTION OF SYMBOLS 11 ... Input switching part, 12 ... AD converter, 13 ... Video signal conversion memory, 14 ... Video signal conversion part, 15 ... Image quality emphasis correction part, 16 ... OSD control part, 17 ... OSD mixing part, 18 ... γ correction part 19 ... Liquid crystal controller, 20 ... Display panel, 21 ... Gate driver, 22 ... Source driver, 41 ... Input switching IC, 42 ... AD converter IC, 43 ... Video signal conversion memory IC, 44 ... Image processing IC, 45 ... .gamma. correction IC, 46 ... liquid crystal controller IC, 47, 48, 49 ... connection cable, 101 ... power supply board, 102 ... signal input board, 103 ... main board, 104 ... LCD control board, 105 ... backlight inverter board, 106 ... Operation switch board

Claims

A video signal input unit for inputting an interlace video signal having a predetermined number of scanning lines, and a video signal from the video signal input unit into a progressive video signal having a predetermined number of integral scanning lines. A video signal conversion unit for conversion, and a matrix type display panel for inputting a video signal from the video signal conversion unit and displaying a progressive video, and a circuit on an output side of the video signal conversion unit Is a video display device in which a shield for preventing radiation caused by a panel driving clock is removed.

A video signal input unit for inputting an interlace video signal having a predetermined number of scanning lines, and a video signal from the video signal input unit into a progressive video signal having a predetermined number of integral scanning lines. A video signal conversion unit for conversion, and a matrix type display panel for inputting a video signal from the video signal conversion unit and displaying a progressive video, and a circuit on an output side of the video signal conversion unit Is a video display device in which a magnetic ring for preventing radiation caused by a panel driving clock is removed.

A video signal input unit for inputting an interlace video signal having a predetermined number of scanning lines, and a video signal from the video signal input unit into a progressive video signal having a predetermined number of integral scanning lines. A video signal conversion unit for conversion, and a matrix type display panel for inputting a video signal from the video signal conversion unit and displaying a progressive video, and a circuit on an output side of the video signal conversion unit Is a video display device in which a noise countermeasure capacitor for preventing radiation caused by a panel driving clock is removed.

4. The video display device according to claim 1, wherein when the video signal input unit inputs an interlaced PAL video signal having 576 scanning lines, the video signal conversion unit converts the 576 scanning lines. A video display device, comprising: converting an interlaced video signal having a progressive video signal having 540 scanning lines and displaying the signal on a matrix type display panel having 540 pixel columns.

4. The video display device according to claim 1, wherein when the video signal input unit inputs an interlaced high-definition video signal having 1080 scanning lines, the video signal conversion unit has the 1080 scanning lines. A video display device, wherein an interlace video signal is converted into a progressive video signal having 540 scanning lines and displayed on a matrix type display panel having 540 pixel columns.