JP2006173207A - Common mode choke coil - Google Patents
Common mode choke coil Download PDFInfo
- Publication number
- JP2006173207A JP2006173207A JP2004360352A JP2004360352A JP2006173207A JP 2006173207 A JP2006173207 A JP 2006173207A JP 2004360352 A JP2004360352 A JP 2004360352A JP 2004360352 A JP2004360352 A JP 2004360352A JP 2006173207 A JP2006173207 A JP 2006173207A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- conductor
- conductors
- common mode
- mode choke
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、コモンモードチョークコイルに関する。 The present invention relates to a common mode choke coil.
この種のコモンモードチョークコイルとして、複数の絶縁層と複数のコイル導体を積み重ねて構成した積層体と、上記コイル導体を電気的に接続して構成した、引き出し部とコイル部とを有する三つの螺旋状コイルとを備え、三つの螺旋状コイルは、それぞれのコイル部の径が略等しく、それぞれのコイル部の軸が略同一線状に配置されると共に、上記積層体の積み重ね方向に並置されているものが知られている(例えば、特許文献1を参照)。
しかしながら、特許文献1に記載されたコモンモードチョークコイルには、次のような問題が生じる。
However, the common mode choke coil described in
特許文献1に記載されたコモンモードチョークコイルでは、三つの螺旋状コイルが積層体の積み重ね方向に並置されているので、螺旋状コイルの線路長方向にわたり当該螺旋状コイルの入力端から出力端に間で、各螺旋状コイル間の距離が一定でなく、変化する。このため、各螺旋状コイル間の線間容量が線路長方向に一定でなくなり、螺旋状コイルの入力端から出力端に至るまでの間において特性インピーダンスが変化してしまうこととなる。
In the common mode choke coil described in
本発明は、コイル内における特性インピーダンスの変化を抑制することが可能なコモンモードチョークコイルを提供することを目的とする。 An object of this invention is to provide the common mode choke coil which can suppress the change of the characteristic impedance in a coil.
本発明に係るコモンモードチョークコイルは、第1の方向に所定の間隔を有して互いに沿うように配置されると共に、互いに磁気結合する第1及び第2のコイル導体と、第1及び第2のコイル導体に第1の方向と直交する第2の方向に所定の間隔を有して対向して沿うように配置されると共に、第1及び第2のコイル導体と磁気結合する第3のコイル導体と、を備えることを特徴とする。 A common mode choke coil according to the present invention is arranged so as to be along each other with a predetermined interval in a first direction, and first and second coil conductors magnetically coupled to each other, and first and second A third coil that is disposed to face the coil conductor in a second direction orthogonal to the first direction with a predetermined interval and is magnetically coupled to the first and second coil conductors And a conductor.
本発明に係るコモンモードチョークコイルでは、第1のコイル導体と第2のコイル導体とが第1の方向に所定の間隔を有して互いに沿うように配置され、第3のコイル導体が第1及び第2のコイル導体に第2の方向に所定の間隔を有して対向して沿うように配置されている。このため、第1のコイル導体と第2のコイル導体との間隔、第1のコイル導体と第3のコイル導体との間隔、及び、第2のコイル導体と第3のコイル導体との間隔が変化するのが抑制されることとなる。この結果、各コイル導体間の線間容量が当該各コイル導体の線路長方向に変化するのが抑えられて、特性インピーダンスの変化を抑制することができる。 In the common mode choke coil according to the present invention, the first coil conductor and the second coil conductor are arranged so as to be along each other with a predetermined interval in the first direction, and the third coil conductor is the first coil conductor. And it arrange | positions so that it may oppose and follow a 2nd direction with a predetermined space | interval in the 2nd coil conductor. For this reason, the distance between the first coil conductor and the second coil conductor, the distance between the first coil conductor and the third coil conductor, and the distance between the second coil conductor and the third coil conductor are The change will be suppressed. As a result, the line capacitance between the coil conductors is suppressed from changing in the line length direction of the coil conductors, and the change in characteristic impedance can be suppressed.
また、第1〜第3のコイル導体それぞれは、導体パターンが形成された複数の絶縁体が積層されると共に、絶縁体の積層方向に隣り合う導体パターンが電気的に接続されることにより構成されており、第1のコイル導体を構成する導体パターンと第2のコイル導体を構成する導体パターンとは同じ絶縁体に形成され、第3のコイル導体を構成する導体パターンは、第1及び第2のコイル導体を構成する各導体パターンが形成された絶縁体とは別の絶縁体に形成され、第1及び第2のコイル導体を構成する各導体パターンが形成された絶縁体と、第3のコイル導体を構成する導体パターンが形成された絶縁体とが交互に積層されていることが好ましい。この場合、特に、積層タイプのコモンモードチョークコイルが実現されることとなり、当該コモンモードチョークコイルにおいても、特性インピーダンスの変化を抑制することができる。 Each of the first to third coil conductors is configured by laminating a plurality of insulators on which conductor patterns are formed and electrically connecting adjacent conductor patterns in the laminate direction of the insulators. The conductor pattern constituting the first coil conductor and the conductor pattern constituting the second coil conductor are formed in the same insulator, and the conductor pattern constituting the third coil conductor is the first and second conductor patterns. An insulator formed on a different insulator from the insulator on which each conductor pattern constituting the coil conductor is formed, and an insulator on which each conductor pattern constituting the first and second coil conductors is formed; It is preferable that the insulator in which the conductor pattern which comprises a coil conductor was formed is laminated | stacked alternately. In this case, in particular, a laminated type common mode choke coil is realized, and a change in characteristic impedance can be suppressed also in the common mode choke coil.
また、第1及び第2のコイル導体と、第3のコイル導体とは、絶縁体を介して積層されていることが好ましい。この場合、第3のコイル導体と第1及び第2のコイル導体とを第2の方向に所定の間隔を有して対向して沿うように配置し得る構成を低コスト且つ簡易に実現することができる。 Moreover, it is preferable that the 1st and 2nd coil conductor and the 3rd coil conductor are laminated | stacked via the insulator. In this case, a configuration capable of arranging the third coil conductor and the first and second coil conductors so as to face each other with a predetermined interval in the second direction is realized at low cost and easily. Can do.
また、第1〜第3のコイル導体は、一対の磁性体層間に配置されていることが好ましい。この場合、特に、薄膜タイプのコモンモードチョークコイルが実現されることとなり、当該コモンモードチョークコイルにおいても、特性インピーダンスの変化を抑制することができる。 Moreover, it is preferable that the 1st-3rd coil conductor is arrange | positioned between a pair of magnetic body layers. In this case, in particular, a thin film type common mode choke coil is realized, and a change in characteristic impedance can be suppressed also in the common mode choke coil.
また、第1及び第2のコイル導体は、同一面上に位置し、第3のコイル導体は、第1及び第2のコイル導体が位置する面とは異なる面上に位置することが好ましい。この場合、第1のコイル導体と第2のコイル導体とを同じ工程で形成することが可能となり、コモンモードチョークコイルの製造工程が増えるのを防ぐことができる。 Moreover, it is preferable that a 1st and 2nd coil conductor is located on the same surface, and a 3rd coil conductor is located on the surface different from the surface where a 1st and 2nd coil conductor is located. In this case, the first coil conductor and the second coil conductor can be formed in the same process, and an increase in the manufacturing process of the common mode choke coil can be prevented.
本発明によれば、コイル内における特性インピーダンスの変化を抑制することが可能なコモンモードチョークコイルを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the common mode choke coil which can suppress the change of the characteristic impedance in a coil can be provided.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
(第1実施形態)
図1は、第1実施形態に係るコモンモードチョークコイルを示す斜視図である。図2は、第1実施形態に係るコモンモードチョークコイルの断面構成を説明するための図である。図3は、第1実施形態に係るコモンモードチョークコイルを分解して示した構成図である。
(First embodiment)
FIG. 1 is a perspective view showing a common mode choke coil according to the first embodiment. FIG. 2 is a diagram for explaining a cross-sectional configuration of the common mode choke coil according to the first embodiment. FIG. 3 is an exploded view showing the common mode choke coil according to the first embodiment.
コモンモードチョークコイルCC1は、印刷技術を用いて製造するコモンモードチョークコイル、いわゆる積層タイプのコモンモードチョークコイルである。コモンモードチョークコイルCC1は、図1及び図2に示されるように、積層タイプのコモンモードチョークコイルであって、直方体形状の素子1と、素子1内に位置する第1〜第3のコイル導体21,31,41と、素子1の側面に形成された端子電極3〜8とを備えている。
The common mode choke coil CC1 is a common mode choke coil manufactured using a printing technique, a so-called laminated type common mode choke coil. As shown in FIGS. 1 and 2, the common mode choke coil CC <b> 1 is a stacked type common mode choke coil, which is a rectangular
素子1は、図3に示すように、複数(本実施形態においては、10枚)のセラミックグリーンシート10〜19が積層されることにより構成される。セラミックグリーンシート10〜19は、電気絶縁性を有する磁性体であり、四角形状を呈している。実際のコモンモードチョークコイルCC1は、セラミックグリーンシート10〜19間の境界が視認できない程度に一体化されている。セラミックグリーンシート10〜19は、焼成されることにより、絶縁体として機能する
As shown in FIG. 3, the
第1〜第3のコイル導体21,31,41は、互いに磁気的に結合する。第1のコイル導体21は、セラミックグリーンシート12,14,16にそれぞれ形成された導体パターン21a〜21cにより構成される。第2のコイル導体31は、セラミックグリーンシート12,14,16にそれぞれ形成された導体パターン31a〜31cにより構成される。第3のコイル導体41は、セラミックグリーンシート11,13,15,17に形成されたそれぞれ導体パターン41a〜41dにより構成される。導体パターン21a〜21c,31a〜31cが形成されたセラミックグリーンシート12,14,16と、導体パターン41a〜41dが形成されたセラミックグリーンシート11,13,15,17とは、交互に積層されている。
The first to
第1のコイル導体21の両端には、引き出し導体23,25が位置している。引き出し導体23,25は、セラミックグリーンシート10,16に形成された導体パターン23a,25aにより構成される。導体パターン23a,25aの一端は、素子1の側面まで引き出されて当該側面に露出しており、対応する端子電極3,4に電気的に接続される。本実施形態においては、導体パターン21cと導体パターン25aとが一体に連続して形成されている。
第2のコイル導体31の両端には、引き出し導体33,35が位置している。引き出し導体33,35は、セラミックグリーンシート10,16に形成された導体パターン33a,35aにより構成される。導体パターン33a,35aの一端は、素子1の側面まで引き出され当該側面に露出しており、対応する端子電極5,6に電気的に接続される。本実施形態においては、導体パターン31cと導体パターン35aとが一体に連続して形成されている。
On both ends of the
第3のコイル導体41の両端には、引き出し導体43,45が位置している。引き出し導体43,45は、セラミックグリーンシート11,17に形成された導体パターン43a,45aにより構成される。導体パターン43a,45aの一端は、素子1の側面まで引き出され当該側面に露出しており、対応する端子電極7,8に電気的に接続される。本実施形態においては、導体パターン41aと導体パターン43aとが一体に連続して形成され、導体パターン41dと導体パターン45aとが一体に連続して形成されている。
導体パターン21aと導体パターン31aとは、セラミックグリーンシート12上で、セラミックグリーンシート10〜19の積層方向(以下、単に「積層方向」と称する。)に直交する方向(第1の方向)に所定の間隔を有して互いに沿うように伸びている。導体パターン21bと導体パターン31bとは、セラミックグリーンシート14上で、積層方向に直交する方向に所定の間隔を有して互いに沿うように伸びている。導体パターン21cと導体パターン31cとは、セラミックグリーンシート16上で、積層方向に直交する方向に所定の間隔を有して互いに沿うように伸びている。ここで、「所定の間隔」は、第1のコイル導体21と第2のコイル導体31とが磁気結合し得る長さに設定される。
The
導体パターン23a,21a〜21cは、その端部同士がセラミックグリーンシート11〜16にそれぞれ形成された貫通電極27a〜27fによって電気的に接続される。導体パターン21a〜21cは、相互に電気的に接続されることで、第1のコイル導体21を構成することとなる。第1のコイル導体21は、引き出し導体23,25を通して、端子電極3,4に電気的に接続される。
The end portions of the
導体パターン33a,31a〜31cは、その端部同士がセラミックグリーンシート11〜16にそれぞれ形成された貫通電極37a〜37fによって電気的に接続される。導体パターン31a〜31cは、相互に電気的に接続されることで、第2のコイル導体31を構成することとなる。第2のコイル導体31は、引き出し導体33,35を通して、端子電極5,6に電気的に接続される。
The end portions of the
各導体パターン41a〜41dは、各セラミックグリーンシート11,13,15,17上で、積層方向から見て、導体パターン21a〜21c及び導体パターン31a〜31cと重なるように伸びている。導体パターン41a〜41dは、その端部同士がセラミックグリーンシート12〜17にそれぞれ形成された貫通電極47a〜47fによって電気的に接続される。導体パターン41a〜41dは、相互に電気的に接続されることで、第3のコイル導体41を構成することとなる。第3のコイル導体41は、引き出し導体43,45を通して、端子電極7,8に電気的に接続される。
Each
セラミックグリーンシート10〜19は、電気絶縁性を有しており、絶縁体として機能する。セラミックグリーンシート10〜19は、非磁性体セラミックグリーンシート(例えば、ガラス系セラミックグリーンシート等)でもよく、磁性体セラミックグリーンシート(例えば、Ni−Cu−Zn系フェライト、Ni−Cu−Zn−Mg系フェライト、Cu−Zn系フェライト、又は、Ni−Cu系フェライトを含むセラミックグリーンシート等)でもよい。導体パターンが形成されたセラミックグリーンシート10〜17は非磁性体とし、導体パターンが形成されていないセラミックグリーンシート18,19は磁性体とすることが好ましい。
The ceramic
続いて、上述した構成のコモンモードチョークコイルCC1の製造方法について説明する。 Next, a method for manufacturing the common mode choke coil CC1 having the above-described configuration will be described.
まず、各セラミックグリーンシート10〜19を用意する。次に、セラミックグリーンシート11〜17の所定の位置、すなわち貫通電極27a〜27f,37a〜37f,47a〜47fを形成する予定位置に、レーザー加工等によってスルーホールを形成する。
First, each ceramic green sheet 10-19 is prepared. Next, through holes are formed by laser processing or the like at predetermined positions of the ceramic
次に、セラミックグリーンシート10〜17に、導体パターン21a〜21c,23a,25a,31a〜31c,33a,35a,41a〜41d,43a,45a及び貫通電極27a〜27f,37a〜37f,47a〜47に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する。導体パターン21a〜21c,23a,25a,31a〜31c,33a,35a,41a〜41d,43a,45a及び貫通電極27a〜27f,37a〜37f,47a〜47に対応する電極部分は、例えば、Agを主成分とする導体ペーストをスクリーン印刷した後、乾燥することによって形成される。セラミックグリーンシート18,19には、電極部分が形成されていない。
Next,
次に、各セラミックグリーンシート10〜19を、図3に示されるように積層して圧着し、チップ単位に切断した後に所定温度(例えば、800〜900℃)にて焼成する。これにより、素子1が得られることとなる。素子1は、例えば、焼成後における長手方向の長さが1.2mm、幅が1.0mm、高さが0.5mmとなるようにする。導体パターン21a〜21c,23a,25a,31a〜31c,33a,35aの焼成後における幅は、例えば50μ程度に設定される。導体パターン21a〜21cと導体パターン31a〜31cとの焼成後における間隔は、例えば40μ程度に設定される。導体パターン41a〜41d,43a,45aの焼成後における幅は、例えば120μ程度に設定される。導体パターン21a〜21c,31a〜31cと導体パターン41a〜41dとの焼成後における焼成後における間隔、すなわち焼成後のセラミックグリーンシート12〜17の厚みは、例えば10μ程度に設定される。
Next, as shown in FIG. 3, the ceramic
次に、素子1に端子電極3〜8を形成する。これにより、コモンモードチョークコイルCC1が得られることとなる。端子電極3〜8は、上述するように得られた素子1の外面に銀を主成分とする電極ペーストを転写した後に所定温度(例えば、700℃程度)にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、CuとNiとSn、NiとSn、NiとAu、NiとPdとAu、NiとPdとAg、又は、NiとAg等を用いることができる。
Next,
コモンモードチョークコイルCC1では、上述したように、導体パターン21a〜21cと導体パターン31a〜31cとが、積層方向に直交する方向に所定の間隔を有して互いに沿うように伸びている。したがって、第1のコイル導体21と第2のコイル導体31とは、素子1内において積層方向に直交する方向に所定の間隔を有して互いに沿うように配置されることとなる。
In the common mode choke coil CC1, as described above, the
コモンモードチョークコイルCC1では、上述したように、各導体パターン41a〜41dが、積層方向から見て導体パターン21a〜21c及び導体パターン31a〜31cと重なるように伸びている。したがって、第3のコイル導体41は、素子1内において第1及び第2のコイル導体21,31に積層方向(第2の方向)に所定の間隔を有して対向して沿うように配置されることとなる。ここで、「所定の間隔」は、第1及び第2のコイル導体21,31と第3のコイル導体41とが磁気結合し得る長さに設定される。
In the common mode choke coil CC1, as described above, the
以上のように、本第1実施形態においては、第1のコイル導体21と第2のコイル導体31とが積層方向に直交する方向に所定の間隔を有して互いに沿うように配置され、第3のコイル導体41が第1及び第2のコイル導体21,31に積層方向に所定の間隔を有して対向して沿うように配置されている。このため、第1のコイル導体21と第2のコイル導体31との間隔、第1のコイル導体21と第3のコイル導体41との間隔、及び、第2のコイル導体31と第3のコイル導体41との間隔が変化するのが抑制されることとなる。この結果、各コイル導体21,31,41間の線間容量が当該各コイル導体21,31,41の線路長方向に変化するのが抑えられて、コモンモードチョークコイルCC1にて特性インピーダンスの変化を抑制することができる。
As described above, in the first embodiment, the
また、本第1実施形態において、第1〜第3のコイル導体21,31,41のそれぞれは、導体パターン21a〜21c,31a〜31c,41a〜41dが形成された複数のセラミックグリーンシート10〜17が積層されると共に、積層方向に隣り合う導体パターン21a〜21c,31a〜31c,41a〜41dが電気的に接続されることにより構成されており、導体パターン21a〜21cと導体パターン31a〜31cとは同じセラミックグリーンシート12,14,16上に形成され、導体パターン41a〜41dは、各導体パターン21a〜21c,31a〜31cが形成されたセラミックグリーンシート12,14,16とは別のセラミックグリーンシート11,13,15,17上に形成され、セラミックグリーンシート12,14,16とセラミックグリーンシート11,13,15,17とが交互に積層されている。これにより、特に、積層タイプのコモンモードチョークコイルCC1が実現されることとなり、当該コモンモードチョークコイルCC1においても、特性インピーダンスの変化を抑制することができる。
In the first embodiment, each of the first to
また、本第1実施形態において、導体パターン21a〜21,31a〜31cと、導体パターン41a〜41dとは、絶縁体としてのセラミックグリーンシート12〜17を介して積層されている。これにより、導体パターン41a〜41dと導体パターン21a〜21,31a〜31cとを積層方向に所定の間隔を有して対向して沿うように配置し得る構成を低コスト且つ簡易に実現することができる。
Moreover, in this 1st Embodiment, the
(第2実施形態)
図4は、第2実施形態に係るコモンモードチョークコイルを示す斜視図である。図5は、第2実施形態に係るコモンモードチョークコイルを分解して示した構成図である。
(Second Embodiment)
FIG. 4 is a perspective view showing a common mode choke coil according to the second embodiment. FIG. 5 is an exploded configuration diagram of the common mode choke coil according to the second embodiment.
コモンモードチョークコイルCC2は、薄膜成形技術を用いて製造するコモンモードチョークコイル、いわゆる薄膜タイプのコモンモードチョークコイルである。コモンモードチョークコイルCC2は、図4に示されるように、薄膜タイプのコモンモードチョークコイルであって、第1磁性基板MB1(磁性体層)、層構造体LS、及び第2磁性基板MB2(磁性体層)を備えている。第1磁性基板MB1と、層構造体LSと、第2磁性基板MB2との積層体の外周面には、端子電極51〜56が形成されている。
The common mode choke coil CC2 is a so-called thin film type common mode choke coil manufactured using a thin film forming technique. As shown in FIG. 4, the common mode choke coil CC2 is a thin film type common mode choke coil, and includes a first magnetic substrate MB1 (magnetic layer), a layer structure LS, and a second magnetic substrate MB2 (magnetic). Body layer).
第1磁性基板MB1及び第2磁性基板MB2は、焼結フェライト、複合フェライト(粉状のフェライトを含有した樹脂)等の磁性材料からなる。 The first magnetic substrate MB1 and the second magnetic substrate MB2 are made of a magnetic material such as sintered ferrite or composite ferrite (resin containing powdered ferrite).
層構造体LSは、図5に示されるように、複数の層が薄膜成形技術により積層形成されたものであり、第1絶縁層61、第1の引き出し導体63、第2絶縁層65、第3のコイル導体67、第2の引き出し導体69、第3絶縁層71、第1のコイル導体73、第2のコイル導体75、第3の引き出し導体77、第4の引き出し導体79、第4絶縁層81、第5の引き出し導体83、第6の引き出し導体85、及び、第5絶縁層87を含んでいる。
As shown in FIG. 5, the layer structure LS is formed by laminating a plurality of layers by a thin film forming technique, and includes a first insulating
第1絶縁層61は、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。この第1絶縁層61は、第1磁性基板MB1の凹凸を緩和し、第1の引き出し導体63等の導体との密着性を向上させるためのものである。第1絶縁層61の厚みは、例えば0.1〜10μmに設定することができる。
The first insulating
第1絶縁層61には、図5にも示されるように、第1磁性基板MB1と第2磁性基板MB2との間に閉磁路を形成するための磁性体(図示せず)を配置するための開口61aと、第1の引き出し導体63の端部を露出させるための切り欠きとが設けられている。開口61aは、第1〜第3のコイル導体73,75,67の中央領域に形成される。上記磁性体は、複合フェライト等の磁性材料からなる。第1絶縁層61は、以下のようにして形成される。まず、第1磁性基板MB1上に上記樹脂材料を塗布する。樹脂材料の塗布としては、スピンコート法、ディップ法、スプレー法等がある。そして、塗布した樹脂材料を露光、現像し、所定の位置に開口61a及び切り欠き等を形成した状態で硬化させる。
As shown in FIG. 5, the first insulating
第1の引き出し導体63は、第1絶縁層61上に形成されている。第1の引き出し導体63の一端は、第3のコイル導体67のスパイラルの内側の端部に電気的に接続されており、第1の引き出し導体63の他端は露出している。第1の引き出し導体63の厚みは、例えば1〜10μmに設定することができる。また、第1の引き出し導体63の幅は、例えば1〜25μmに設定することができる。
The
第2絶縁層65は、第1絶縁層61と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第2絶縁層65の厚みは、例えば1〜20μmに設定することができる。第2絶縁層65には、上述した磁性体を配置するための開口65aと、第2の引き出し導体69の端部を露出させるための切り欠きとが設けられている。開口65aは、開口61aに対応し、第1〜第3のコイル導体73,75,67の中央領域に形成される。第2絶縁層65は、第1絶縁層61と同様の手法により、第1絶縁層61及び第1の引き出し導体63上に形成される。
Similar to the first insulating
第3のコイル導体67及び第2の引き出し導体69は、第2絶縁層65上に形成されている。第3のコイル導体67は、スパイラル形状を呈している。第3のコイル導体67のスパイラルの外側の端部は、第2の引き出し導体69の一端に連続しており、第3のコイル導体67と第2の引き出し導体69とは一体に構成されている。第3のコイル導体67及び第2の引き出し導体69は、導電性を有する金属材料(例えば、Cu等)を含んでいる。第2の引き出し導体69の他端は露出している。第3のコイル導体67及び第2の引き出し導体69の厚みは、例えば3〜20μmに設定することができる。また、第3のコイル導体67及び第2の引き出し導体69の幅は、例えば70〜300μmに設定することができる。
The
第3のコイル導体67及び第2の引き出し導体69は、以下のようにして形成される。まず、第2絶縁層65上に導体薄膜を形成し、フォトリソグラフィー法により第3のコイル導体67及び第2の引き出し導体69のパターンを形成する。なお、下地導体膜を形成した後にレジスト膜を形成し、当該レジスト膜にフォトリソグラフィー法により第3のコイル導体67及び第2の引き出し導体69のパターンに相当する型を形成し、型内に導電性金属材料を電気めっきにより成長させて第3のコイル導体67及び第2の引き出し導体69を形成してもよい。もちろん、型として用いたレジスト膜と、露出している下地導体膜とは、除去する。
The
第2絶縁層65には、第2絶縁層65上に形成される第3のコイル導体67を第1絶縁層61上に形成された第1の引き出し導体63に接触させて電気的に接続するための開口(コンタクトホール)が形成されている。
A
第3絶縁層71は、第1及び第2絶縁層61,65と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第3絶縁層71の厚みは、例えば1〜20μmに設定することができる。第3絶縁層71には、上述した磁性体を配置するための開口71aと、第3及び第4の引き出し導体77,79の端部を露出させるための切り欠きとが設けられている。開口71aは、開口61a,65aに対応し、第1〜第3のコイル導体73,75,67の中央領域に形成される。第3絶縁層71は、第1絶縁層61と同様の手法により、第2絶縁層65、第3のコイル導体67及び第2の引き出し導体69上に形成される。
Similar to the first and second insulating
第1及び第2のコイル導体73,75と、第3及び第4の引き出し導体77,79とは、第3絶縁層71上に形成されている。第1及び第2のコイル導体73,75は、スパイラル形状を呈している。第1のコイル導体73と第2のコイル導体75とは、第3絶縁層71上で、層構造体LSにおける積層方向(以下、単に「積層方向」と称する。)に直交する方向(第1の方向)に所定の間隔を有して互いに沿うように伸びている。また、第1及び第2のコイル導体73,75は、積層方向から見て、第3のコイル導体67と重なるように伸びている。ここで、「所定の間隔」は、第1のコイル導体73と第2のコイル導体75とが磁気結合し得る長さに設定される。
The first and
第1のコイル導体73のスパイラルの外側の端部は、第3の引き出し導体77の一端に連続しており、第1のコイル導体73と第3の引き出し導体77とは一体に構成されている。第2のコイル導体75のスパイラルの外側の端部は、第4の引き出し導体79の一端に連続しており、第2のコイル導体75と第4の引き出し導体79とは一体に構成されている。第1及び第2のコイル導体73,75と、第3及び第4の引き出し導体77,79とは、導電性を有する金属材料(例えば、Cu等)を含んでいる。
The outer end of the spiral of the
第1及び第2のコイル導体73,75と、第3及び第4の引き出し導体77,79との厚みは、例えば3〜20μmに設定することができる。また、第1及び第2のコイル導体73,75と、第3及び第4の引き出し導体77,79との幅は、例えば20〜35μmに設定することができる。第1及び第2のコイル導体73,75と、第3及び第4の引き出し導体77,79とは、第3のコイル導体67及び第2の引き出し導体69と同様の手法により、形成される。
The thicknesses of the first and
第4絶縁層81は、第1〜第3絶縁層61,65,71と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第4絶縁層81の厚みは、例えば1〜20μmに設定することができる。第4絶縁層81には、上述した磁性体を配置するための開口81aと、第5及び第6の引き出し導体83,85の端部を露出させるための切り欠きとが設けられている。開口81aは、開口61a,65a,71aに対応し、第1〜第3のコイル導体73,75,67の中央領域に形成される。第4絶縁層81は、第1絶縁層61と同様の手法により、第3絶縁層71、第1及び第2のコイル導体73,75、及び、第3及び第4の引き出し導体77,79上に形成される。
As with the first to third insulating
第5及び第6の引き出し導体83,85は、第4絶縁層81上に形成されている。第5の引き出し導体83の一端は、第1のコイル導体73のスパイラルの内側の端部に電気的に接続されており、第5の引き出し導体83の他端は露出している。第6の引き出し導体85の一端は、第2のコイル導体75のスパイラルの内側の端部に電気的に接続されており、第6の引き出し導体85の他端は露出している。第5及び第6の引き出し導体83,85の厚みは、例えば1〜10μmに設定することができる。また、第5及び第6の引き出し導体83,85の幅は、例えば20〜35μmに設定することができる。
The fifth and sixth
第4絶縁層81には、第3絶縁層71上に形成された第1及び第のコイル導体73,75を第4絶縁層81上に形成される第5及び第6の引き出し導体83,85に接触させて電気的に接続するための開口(コンタクトホール)がそれぞれ形成されている。
The fourth insulating
第5絶縁層87は、第1〜第4絶縁層61,65,71,81と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第5絶縁層87の厚みは、例えば1〜20μmに設定することができる。第5絶縁層87には、上述した磁性体を配置するための開口(図示せず)が設けられている。開口は、開口61a,65a,71a,81aに対応し、第1〜第3のコイル導体73,75,67の中央領域に形成される。第5絶縁層87は、第1絶縁層61と同様の手法により、第4絶縁層81及び第5及び第6の引き出し導体83,85上に形成される。
As with the first to fourth insulating
第1絶縁層61には、第2〜第6の引き出し導体69,77,79,83,85の他端に対応する位置に切り欠きがそれぞれ形成されており、当該各切り欠きには導体69,77,79,83,85の端部に電気的に接続される導体89がそれぞれ設けられている。第5絶縁層87には、第1〜第4の引き出し導体63,69,77,79の他端に対応する位置に切り欠きがそれぞれ形成されており、当該各切り欠きには導体63,69,77,79の端部に電気的に接続される導体91がそれぞれ設けられている。
In the first insulating
ところで、第5絶縁層87が形成されると、エポキシ樹脂等の樹脂材料にフェライト粉を混合して作製したペースト状の複合フェライトを第5絶縁層87上に塗布し、硬化させる。このとき、開口61a,65a,71a,81aにて構成される窪み部内にペースト状の複合フェライトを充填させる。これにより、上述した磁性体が開口61a,65a,71a,81aに配置されることとなる。第5絶縁層87上に塗布、硬化された複合フェライトは、表面が研磨されて、平滑化される。第2磁性基板MB2は、表面が研磨された上記複合フェライト上に接着層(図示せず)を介して貼り付けられる。接着層は、例えば、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等の接着剤により構成することができる。第2磁性基板MB2は、上記複合フェライトを厚くすることにより上記硬化された複合フェライトで代用することもできる。
By the way, when the fifth insulating
第1〜第6の引き出し導体63,69,77,79,83,85は、それぞれが対応する端子電極51〜56に接触して電気的に接続されている。各導体63,69,77,79,83,85上に、耐腐食性や絶縁層61,65,71,81,87との密着性等を考慮し、Niめっきを施してもよい。
The first to sixth
コモンモードチョークコイルCC2では、上述したように、第1及び第2のコイル導体73,75が、積層方向から見て第3のコイル導体67と重なるように伸びている。したがって、第3のコイル導体67は、層構造体LS内において第1及び第2のコイル導体73,75に積層方向(第2の方向)に所定の間隔を有して対向して沿うように配置されることとなる。ここで、「所定の間隔」は、第1及び第2のコイル導体73,75と第3のコイル導体67とが磁気結合し得る長さに設定される。この結果、第1〜第3のコイル導体73,75,67は、互いに磁気的に結合する。
In the common mode choke coil CC2, as described above, the first and
以上のように、本第2実施形態においては、第1のコイル導体73と第2のコイル導体75とが積層方向に直交する方向に所定の間隔を有して互いに沿うように配置され、第3のコイル導体67が第1及び第2のコイル導体73,75に積層方向に所定の間隔を有して対向して沿うように配置されている。このため、第1のコイル導体73と第2のコイル導体75との間隔、第1のコイル導体73と第3のコイル導体67との間隔、及び、第2のコイル導体75と第3のコイル導体67との間隔が変化するのが抑制されることとなる。この結果、各コイル導体73,75,67間の線間容量が当該各コイル導体73,75,67の線路長方向に変化するのが抑えられて、コモンモードチョークコイルCC2にて特性インピーダンスの変化を抑制することができる。
As described above, in the second embodiment, the
また、本第2実施形態において、第1及び第2のコイル導体73,75と、第3のコイル導体67とは、絶縁体としての第3絶縁層71を介して積層されている。これにより、第3のコイル導体67と第1及び第2のコイル導体73,75とを積層方向に所定の間隔を有して対向して沿うように配置し得る構成を低コスト且つ簡易に実現することができる。
In the second embodiment, the first and
また、本第2実施形態において、第1〜第3のコイル導体73,75,67は、第1磁性基板MB1と第2磁性基板MB2との間に配置されている。この場合、特に、薄膜タイプのコモンモードチョークコイルCC2が実現されることとなり、当該コモンモードチョークコイルCC2においても、特性インピーダンスの変化を抑制することができる。
In the second embodiment, the first to
また、本第2実施形態において、第1及び第2のコイル導体73,75は、同一面上に位置し、第3のコイル導体67は、第1及び第2のコイル導体73,75が位置する面とは異なる面上に位置している。これにより、第1のコイル導体73と第2のコイル導体75とを同じ工程で形成することが可能となり、コモンモードチョークコイルCC2の製造工程が増えるのを防ぐことができる。
In the second embodiment, the first and
ところで、電子機器間でデジタル信号を伝送する方式の一つとして、差動伝送方式がある。差動伝送方式とは、1対の線路に互いに逆方向のデジタル信号を入力する方式で、信号線から発生する放射ノイズや、外来ノイズを差動伝送により相殺することができる。外来ノイズが相殺されることによりノイズが減少するため、信号を小振幅で送信することができ、更に、信号が小振幅となるため、信号の立ち上がり、降下時間が短縮され、信号伝送の高速化が実現されるという利点がある。 Incidentally, there is a differential transmission method as one of methods for transmitting digital signals between electronic devices. The differential transmission system is a system in which digital signals in opposite directions are input to a pair of lines, and radiation noise generated from the signal line and external noise can be canceled by differential transmission. Since the noise is reduced by canceling out the external noise, the signal can be transmitted with a small amplitude. Further, since the signal has a small amplitude, the rise and fall times of the signal are shortened, and the signal transmission speed is increased. There is an advantage that is realized.
この差動伝送方式を用いるインターフェイス規格として、USB(Universal Serial Bus)、IEEE1394、LVDS(Low Voltage Differential Signaling)、DVI(Digital Video Interface)、HDMI(High-Definition Multimedia Interface)等がある。これらの中でもHDMIは、より多くのデジタル信号の伝送を可能とするインターフェイスであり、ソース(Source)機器(例えば、DVDプレーヤーやセットトップボックス等)とシンク(Sink)機器(例えば、デジタルテレビやプロジェクタ等)との間で非圧縮のデジタル信号の伝送を可能とする高速インターフェイスである。HDMIによれば、1本のケーブルで映像信号及び音声信号を高速で伝送することができる。 Interface standards using this differential transmission method include USB (Universal Serial Bus), IEEE 1394, LVDS (Low Voltage Differential Signaling), DVI (Digital Video Interface), HDMI (High-Definition Multimedia Interface), and the like. Among these, HDMI is an interface that enables transmission of more digital signals, and is a source device (for example, a DVD player or a set-top box) and a sink device (for example, a digital TV or a projector). Etc.) is a high-speed interface that enables transmission of uncompressed digital signals. According to HDMI, a video signal and an audio signal can be transmitted at a high speed with a single cable.
HDMI等の高速インターフェイスでは、高速化を実現するために、IC自体の構造がESD(Electrostatic Discharge:静電気放電)に対して脆弱になってきている。このため、高速伝送系ICにおけるESD対策の要求が高まっており、ESD対策部品としてバリスタ、ツェナーダイオード等の容量性素子が用いられている。 In high-speed interfaces such as HDMI, the structure of the IC itself is becoming vulnerable to ESD (Electrostatic Discharge) in order to realize high speed. For this reason, there is an increasing demand for ESD countermeasures in high-speed transmission ICs, and capacitive elements such as varistors and Zener diodes are used as ESD countermeasure components.
しかしながら、ESD対策部品としての容量性素子を伝送線路に挿入すると、当該伝送線路を伝わる信号、特に高周波(200MHz以上)や高速のパルス信号が反射、減衰してしまうという問題が生じることが新たに判明した。これは、容量性素子を伝送線路に挿入した場合、容量性素子が有する容量成分により、伝送線路における容量性素子を挿入した位置での特性インピーダンスが低下して、当該位置にてインピーダンス整合されていないことに起因するものである。伝送線路にインピーダンス整合されていない部分が存在する場合、信号の高周波成分が特性インピーダンスの不整合部分で反射を起こすため、リターンロスが生じる。この結果、信号が大きく減衰してしまうこととなる。また、反射によって不要な輻射が伝送線路内に生じ、ノイズの原因となってしまうこともある。HDMIでは、伝送線路の特性インピーダンスの規定値(TDR規格)が100Ω±15%に規定されている(High-Definition Multimedia Interface Specification Version 1.1)。 However, when a capacitive element as an ESD countermeasure component is inserted into a transmission line, a problem arises that a signal transmitted through the transmission line, particularly a high frequency (200 MHz or higher) or a high-speed pulse signal is reflected and attenuated. found. This is because when a capacitive element is inserted into a transmission line, the capacitive component of the capacitive element reduces the characteristic impedance at the position where the capacitive element is inserted in the transmission line, and impedance matching is performed at that position. This is due to the absence. If there is a portion of the transmission line that is not impedance matched, a high frequency component of the signal is reflected at the mismatched portion of the characteristic impedance, resulting in a return loss. As a result, the signal is greatly attenuated. In addition, unnecessary radiation may be generated in the transmission line due to reflection, which may cause noise. In HDMI, the specified value (TDR standard) of the characteristic impedance of the transmission line is defined as 100Ω ± 15% (High-Definition Multimedia Interface Specification Version 1.1).
本発明者等は、ESD対策として容量性素子を用いた場合でも特性インピーダンスの低下を抑制し得る信号伝送回路について鋭意検討を進めた。検討の結果、本発明者等は、容量性素子の前段にコモンモードチョークコイルと当該コモンモードチョークコイルに含まれるインダクタと実質的に磁気結合しないインダクタとを互いに電気的に直列接続した状態で設けることが特性インピーダンスの低下抑制に有効であることを新たに見出した。 The present inventors have intensively studied a signal transmission circuit that can suppress a decrease in characteristic impedance even when a capacitive element is used as an ESD countermeasure. As a result of the study, the present inventors provide a common mode choke coil, an inductor included in the common mode choke coil, and an inductor that is not substantially magnetically coupled in series with each other in front of the capacitive element. Has been found to be effective in suppressing the decrease in characteristic impedance.
しかしながら、コモンモードチョークコイルとして特許文献1に記載されたコモンモードチョークコイルを採用した場合、上述したように特性インピーダンスが変化することから、コモンモードチョークコイル内においてインピーダンスの不整合が生じてしまい、信号の減衰やノイズの発生が起こる。これに対して、本実施形態に係るコモンモードチョークコイルCC1,CC2を採用する場合、特性インピーダンスの変化が抑制されることから、信号の減衰やノイズの発生を防ぐことができる。
However, when the common mode choke coil described in
本発明者等の調査研究の結果、コモンモードチョークコイルCC1,CC2の特性インピーダンスは、コモンモードチョークコイルCC1,CC2に発生する浮遊容量によっても変化することが判明した。本実施形態に係るコモンモードチョークコイルCC1,CC2を基板に実装した場合、基板のグランド層やグランドラインと第1のコイル導体21,73及び第2のコイル導体31,75との間に浮遊容量が生じる。第1のコイル導体21,73及び第2のコイル導体31,75と、第3のコイル導体41,67との間にも浮遊容量が生じる。
As a result of research by the present inventors, it has been found that the characteristic impedance of the common mode choke coils CC1 and CC2 also changes depending on the stray capacitance generated in the common mode choke coils CC1 and CC2. When the common mode choke coils CC1 and CC2 according to the present embodiment are mounted on a substrate, a stray capacitance is provided between the ground layer or ground line of the substrate and the
第1のコイル導体21,73及び第2のコイル導体31,75と基板のグランド層等との間隔は、第1のコイル導体21,73及び第2のコイル導体31,75と第3のコイル導体41,67との間隔に比べてはるかに大きい。このため、第1のコイル導体21,73及び第2のコイル導体31,75と基板のグランド層等との間に生じる浮遊容量は第1のコイル導体21,73及び第2のコイル導体31,75と、第3のコイル導体41,67との間に生じる浮遊容量よりも極めて小さくなる。コモンモードチョークコイルCC1,CC2に発生する浮遊容量は、第1のコイル導体21,73及び第2のコイル導体31,75と、第3のコイル導体41,67との間に生じる浮遊容量が支配的となり、第1のコイル導体21,73及び第2のコイル導体31,75と基板のグランド層等との間に生じる浮遊容量は無視できることとなる。
The distance between the
第1のコイル導体21,73及び第2のコイル導体31,75と基板のグランド層等との間に生じる浮遊容量が無視できるため、コモンモードチョークコイルCC1,CC2に発生する浮遊容量は、実装される基板によって実質的に変化するようなことはない。第1のコイル導体21,73及び第2のコイル導体31,75と、第3のコイル導体41,67との間に生じる浮遊容量は、各コイル導体21,73,31,75,41,67の幅や第1のコイル導体21,73及び第2のコイル導体31,75と第3のコイル導体41,67との間隔を所望の値に設定することにより、予め調整しておくことが可能である。これらの結果、本実施形態に係るコモンモードチョークコイルCC1,CC2では、実装する基板にかかわらず、特性インピーダンスの変化が抑制されることとなる。
Since the stray capacitance generated between the
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。例えば、本発明は、第1のコイル導体21,73、第2のコイル導体31,75及び第3のコイル導体41,67を複数組有するコモンモードチョークコイルアレイにも適用することができる。
The preferred embodiments of the present invention have been described above, but the present invention is not necessarily limited to these embodiments. For example, the present invention can also be applied to a common mode choke coil array having a plurality of sets of the
1…素子、10〜19…セラミックグリーンシート、21…第1のコイル導体、21a〜21c…導体パターン、31…第2のコイル導体、31a〜31c…導体パターン、41…第3のコイル導体、41a〜41d…導体パターン、61…第1絶縁層、65…第2絶縁層、67…第3のコイル導体、71…第3絶縁層、73…第1のコイル導体、75…第2のコイル導体、81…第4絶縁層、87…第5絶縁層、CC1,CC2…コモンモードチョークコイル、LS…層構造体、MB1…第1磁性基板、MB2…第2磁性基板。
DESCRIPTION OF
Claims (5)
前記第1及び第2のコイル導体に前記第1の方向と直交する第2の方向に所定の間隔を有して対向して沿うように配置されると共に、前記第1及び第2のコイル導体と磁気結合する第3のコイル導体と、を備えることを特徴とするコモンモードチョークコイル。 First and second coil conductors that are arranged along the first direction with a predetermined interval and are magnetically coupled to each other;
The first and second coil conductors are disposed so as to face each other with a predetermined interval in a second direction orthogonal to the first direction and to the first and second coil conductors. And a third coil conductor magnetically coupled to the common mode choke coil.
前記第1のコイル導体を構成する導体パターンと第2のコイル導体を構成する導体パターンとは同じ絶縁体に形成され、第3のコイル導体を構成する導体パターンは、前記第1及び第2のコイル導体を構成する各導体パターンが形成された前記絶縁体とは別の絶縁体に形成され、
前記第1及び第2のコイル導体を構成する各導体パターンが形成された前記絶縁体と、前記第3のコイル導体を構成する導体パターンが形成された前記絶縁体とが交互に積層されていることを特徴とする請求項1に記載のコモンモードチョークコイル。 Each of the first to third coil conductors is configured by stacking a plurality of insulators on which conductor patterns are formed and electrically connecting adjacent conductor patterns in the stacking direction of the insulators. And
The conductor pattern constituting the first coil conductor and the conductor pattern constituting the second coil conductor are formed in the same insulator, and the conductor pattern constituting the third coil conductor is the first and second conductor patterns. Formed in an insulator different from the insulator in which each conductor pattern constituting the coil conductor is formed,
The insulator on which the respective conductor patterns constituting the first and second coil conductors are formed and the insulator on which the conductor pattern constituting the third coil conductor is formed are alternately laminated. The common mode choke coil according to claim 1.
前記第3のコイル導体は、前記第1及び第2のコイル導体が位置する面とは異なる面上に位置することを特徴とする請求項4に記載のコモンモードチョークコイル。 The first and second coil conductors are located on the same plane;
5. The common mode choke coil according to claim 4, wherein the third coil conductor is located on a surface different from a surface on which the first and second coil conductors are located. 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360352A JP4203005B2 (en) | 2004-12-13 | 2004-12-13 | Common mode choke coil |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360352A JP4203005B2 (en) | 2004-12-13 | 2004-12-13 | Common mode choke coil |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173207A true JP2006173207A (en) | 2006-06-29 |
JP4203005B2 JP4203005B2 (en) | 2008-12-24 |
Family
ID=36673646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004360352A Active JP4203005B2 (en) | 2004-12-13 | 2004-12-13 | Common mode choke coil |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4203005B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092322A (en) * | 2014-11-10 | 2016-05-23 | 株式会社村田製作所 | Common mode choke coil |
WO2016132410A1 (en) * | 2015-02-19 | 2016-08-25 | パナソニックIpマネジメント株式会社 | Common mode noise filter |
JP2017117908A (en) * | 2015-12-24 | 2017-06-29 | Tdk株式会社 | Coil component and electronic circuit using the same |
JP2017126665A (en) * | 2016-01-14 | 2017-07-20 | Tdk株式会社 | Coil component and electronic circuit using the same |
CN114551029A (en) * | 2020-11-26 | 2022-05-27 | 华为技术有限公司 | Common mode filter and terminal equipment |
-
2004
- 2004-12-13 JP JP2004360352A patent/JP4203005B2/en active Active
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092322A (en) * | 2014-11-10 | 2016-05-23 | 株式会社村田製作所 | Common mode choke coil |
WO2016132410A1 (en) * | 2015-02-19 | 2016-08-25 | パナソニックIpマネジメント株式会社 | Common mode noise filter |
JP2016157917A (en) * | 2015-02-19 | 2016-09-01 | パナソニックIpマネジメント株式会社 | Common mode noise filter |
CN106068541A (en) * | 2015-02-19 | 2016-11-02 | 松下知识产权经营株式会社 | Common-mode noise filter |
JP2020038979A (en) * | 2015-02-19 | 2020-03-12 | パナソニックIpマネジメント株式会社 | Common mode noise filter |
US10636561B2 (en) | 2015-02-19 | 2020-04-28 | Panasonic Intellectual Property Management, Co., Ltd. | Common mode noise filter |
JP2017117908A (en) * | 2015-12-24 | 2017-06-29 | Tdk株式会社 | Coil component and electronic circuit using the same |
JP2017126665A (en) * | 2016-01-14 | 2017-07-20 | Tdk株式会社 | Coil component and electronic circuit using the same |
CN114551029A (en) * | 2020-11-26 | 2022-05-27 | 华为技术有限公司 | Common mode filter and terminal equipment |
CN114551029B (en) * | 2020-11-26 | 2023-10-20 | 华为技术有限公司 | Common mode filter and terminal equipment |
Also Published As
Publication number | Publication date |
---|---|
JP4203005B2 (en) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7253713B2 (en) | Common-mode choke coil | |
JP4518103B2 (en) | Common mode choke coil | |
JP5176989B2 (en) | Common mode filter and its mounting structure | |
JP5801229B2 (en) | Thin-film coil component and manufacturing method thereof | |
US7446633B2 (en) | Inductor circuit board, method of forming inductor, and bias-T circuit | |
US20120313729A1 (en) | Lc composite component and structure for mounting lc composite component | |
US20220115171A1 (en) | High-frequency inductor component | |
JP2007214448A (en) | Common mode choke coil | |
JP2010135602A (en) | Noise suppressing component and connection structure of the same | |
JP2008098625A (en) | Common mode choke coil | |
JP2015038959A (en) | Coil component and board for mounting the same | |
JP4203005B2 (en) | Common mode choke coil | |
JP4609569B2 (en) | Common mode choke coil connection structure | |
JP4770809B2 (en) | Common mode choke coil and manufacturing method thereof | |
JP2017034115A (en) | Printed circuit board | |
JP2011114627A (en) | Common mode noise filter | |
JP2008258464A (en) | Circuit board and differential transmission apparatus | |
JP2007281315A (en) | Coil component | |
JP4033852B2 (en) | Common mode filter | |
JP6507504B2 (en) | Inductor element and wiring board | |
JP2011114628A (en) | Common mode noise filter | |
TWM599507U (en) | Broadband common mode filter suppression device using tandem annular ground plane structure | |
JP2014212189A (en) | Common mode noise filter | |
KR101558132B1 (en) | Thin film type coil component and fabricating method thereof | |
JP2010062025A (en) | Jumper chip component and mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4203005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |