JP2006166393A - Temperature compensated oscillation circuit comprising temperature compensation circuit, and electronic apparatus - Google Patents

Temperature compensated oscillation circuit comprising temperature compensation circuit, and electronic apparatus Download PDF

Info

Publication number
JP2006166393A
JP2006166393A JP2005055417A JP2005055417A JP2006166393A JP 2006166393 A JP2006166393 A JP 2006166393A JP 2005055417 A JP2005055417 A JP 2005055417A JP 2005055417 A JP2005055417 A JP 2005055417A JP 2006166393 A JP2006166393 A JP 2006166393A
Authority
JP
Japan
Prior art keywords
signal
temperature
circuit
output
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005055417A
Other languages
Japanese (ja)
Other versions
JP2006166393A5 (en
Inventor
Tsutomu Ogiwara
勤 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005055417A priority Critical patent/JP2006166393A/en
Publication of JP2006166393A publication Critical patent/JP2006166393A/en
Publication of JP2006166393A5 publication Critical patent/JP2006166393A5/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a temperature compensated oscillation circuit comprising a temperature compensation circuit capable of highly accurately performing temperature compensation by logical operation. <P>SOLUTION: The temperature compensated oscillation circuit comprising the temperature compensation circuit includes: a temperature detection unit 22 that measures the ambient temperature of a piezoelectric vibrator 12 and outputs, as a digital signal, the result of the measurement; a conversion processing unit 28 that logically operates the digital signal and outputs the result of the operation as a compensation signal for compensating for frequency/temperature characteristics of the piezoelectric vibrator 12; the piezoelectric vibrator 12 that oscillates at a predetermined frequency; and a frequency adjustment means for adjusting the oscillation frequency of the piezoelectric vibrator 12 by changing element values in accordance with the compensation signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は温度補償回路を備えた温度補償発振回路および電子機器に係り、特にディジタル温度補償方式の発振回路に関する。   The present invention relates to a temperature-compensated oscillation circuit and an electronic apparatus having a temperature compensation circuit, and more particularly to a digital temperature compensation type oscillation circuit.

温度補償回路を備えた発振回路は、温度補償圧電発振器やリアルタイムクロックを構成することができる。温度補償圧電発振器1は、図18に示すように、圧電振動子2に接続された発振回路3と、この発振回路3を制御する制御回路4と、制御回路4の前段に接続されたアナログ/ディジタル(A/D)変換器5と、A/D変換器5の前段に接続された温度センサ6とを備えた構成である。前記圧電振動子2に接続された発振回路3は、発振周波数を変えるための容量アレイ等を備えている。また制御回路4には、記憶部7が接続されている。この記憶部7は、温度補償圧電発振器1の動作温度範囲内における、温度に対する容量アレイの容量値を表すデータ(補正値)が保存されている。この補正値は、圧電発振器1を恒温槽内に収容した後、圧電発振器1を発振させた状態で周囲温度を変化させて取得する。   An oscillation circuit including a temperature compensation circuit can constitute a temperature compensated piezoelectric oscillator or a real time clock. As shown in FIG. 18, the temperature compensated piezoelectric oscillator 1 includes an oscillation circuit 3 connected to the piezoelectric vibrator 2, a control circuit 4 that controls the oscillation circuit 3, and an analog / analog connected to the previous stage of the control circuit 4. This is a configuration including a digital (A / D) converter 5 and a temperature sensor 6 connected to the preceding stage of the A / D converter 5. The oscillation circuit 3 connected to the piezoelectric vibrator 2 includes a capacitor array for changing the oscillation frequency. A storage unit 7 is connected to the control circuit 4. The storage unit 7 stores data (correction value) representing the capacitance value of the capacitance array with respect to the temperature within the operating temperature range of the temperature compensated piezoelectric oscillator 1. The correction value is obtained by changing the ambient temperature in a state where the piezoelectric oscillator 1 is oscillated after the piezoelectric oscillator 1 is accommodated in the thermostatic bath.

温度センサ6は、圧電振動子2の周囲温度を測定して、この測定結果をアナログ信号としてA/D変換器5に出力する。A/D変換器5は、前記アナログ信号をディジタル信号に変換した後、このディジタル信号を制御回路4に出力する。制御回路4は、ディジタル信号を入力した後、このディジタル信号の値に応じた補正値を記憶部7から読み出して発振回路3へと出力する。発振回路3は、入力された補正値に応じて容量アレイの容量値を変える等の方法により、発振周波数を調整して出力する。   The temperature sensor 6 measures the ambient temperature of the piezoelectric vibrator 2 and outputs the measurement result to the A / D converter 5 as an analog signal. The A / D converter 5 converts the analog signal into a digital signal, and then outputs the digital signal to the control circuit 4. After inputting the digital signal, the control circuit 4 reads a correction value corresponding to the value of the digital signal from the storage unit 7 and outputs it to the oscillation circuit 3. The oscillation circuit 3 adjusts and outputs the oscillation frequency by a method such as changing the capacitance value of the capacitance array according to the input correction value.

そして温度補償圧電発振器について開示されたものとして、例えば特許文献1〜3が挙げられる。特許文献2に開示された温度補償圧電発振器は、制御する温度の隣接する二点間の既知の制御値を単純な平均値を用いて補間することで温度補償制御する温度間隔を1/2に狭めて、メモリ回路の容量を増やすことなく、周波数温度補償制御の精度を高めたものである。また特許文献3に開示された温度補償圧電発振器は、補償データの絶対値ではなく、隣接データとの差分をメモリに順次記憶することによって、メモリ消費容量を低減するものである。
特開昭48−25463号公報(図9参照) 特開平5−152846号公報 特開平8−130411号公報
For example, Patent Documents 1 to 3 are disclosed as temperature compensated piezoelectric oscillators. The temperature compensated piezoelectric oscillator disclosed in Patent Document 2 halves the temperature interval for temperature compensation control by interpolating a known control value between two adjacent points of the temperature to be controlled using a simple average value. The accuracy of the frequency temperature compensation control is increased without narrowing and increasing the capacity of the memory circuit. In addition, the temperature compensated piezoelectric oscillator disclosed in Patent Document 3 reduces the memory consumption capacity by sequentially storing not the absolute value of compensation data but the difference with adjacent data in a memory.
Japanese Patent Laid-Open No. 48-25463 (see FIG. 9) JP-A-5-152846 JP-A-8-130411

ところで、記憶部に記憶される補正値は、圧電発振器を恒温槽内に収容した後、圧電発振器を発振させた状態で周囲温度を変化させて取得しなければならないので、データの取得に時間がかかる問題があった。   By the way, the correction value stored in the storage unit must be acquired by changing the ambient temperature in a state where the piezoelectric oscillator is oscillated after the piezoelectric oscillator is accommodated in the thermostat. There was such a problem.

また高精度な温度補償を行うにはデータを増やす必要があるので、データの消去が可能なメモリ(EPROM)等で構成された記憶部の記憶容量を増やさなくてはならず、データの書き込み時間が長くなる等の問題があった。   In addition, since it is necessary to increase the data in order to perform high-precision temperature compensation, the storage capacity of the storage unit composed of a memory (EPROM) capable of erasing data must be increased, and the data writing time is increased. There was a problem such as becoming longer.

本発明は、温度補償のために記憶部を使用することなく、高精度に温度補償を行える温度補償回路を備えた温度補償発振回路を提供することを目的とする。
また、この温度補償回路を備えた温度補償発振回路を搭載した電子機器を提供することを目的とする。
An object of the present invention is to provide a temperature compensated oscillation circuit including a temperature compensation circuit that can perform temperature compensation with high accuracy without using a storage unit for temperature compensation.
It is another object of the present invention to provide an electronic device equipped with a temperature compensated oscillation circuit provided with this temperature compensation circuit.

上記目的を達成するために、本発明に係る温度補償回路を備えた温度補償発振回路は、圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、前記補償信号に応じて前記圧電振動子の発振周波数を調整する周波数調整手段とを備え、前記変換処理部は、前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、を備えた変換論理回路である、ことを特徴としている。   In order to achieve the above object, a temperature compensated oscillation circuit including a temperature compensation circuit according to the present invention is an oscillation circuit that is connected to a piezoelectric vibrator and outputs an oscillation signal having a predetermined frequency. A temperature detection unit that outputs the measurement data of the ambient temperature as a digital signal; a conversion processing unit that performs a logical operation on the digital signal and outputs the calculation result as a compensation signal that compensates for the frequency temperature characteristics of the piezoelectric vibrator; Frequency adjustment means for adjusting the oscillation frequency of the piezoelectric vibrator in accordance with the compensation signal, and the conversion processing unit inputs the digital signal and outputs the digital signal larger than the center temperature of the operating temperature range. A folding circuit that performs inversion processing and a signal from the folding circuit are input, and the signal is suppressed if the signal is within a range including the center temperature of the operating temperature range. Outputs the compensation signal of the equivalence, a conversion logic circuit comprising a suppression circuit for outputting the signal as the compensation signal if the signal out of the range, and is characterized in that.

また本発明に係る温度補償回路を備えた温度補償発振回路は、圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、前記補償信号に応じて前記発振信号を変化させる周波数調整手段とを備え、前記変換処理部は、前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、を備えた変換論理回路である、ことを特徴としている。   A temperature compensated oscillation circuit including a temperature compensation circuit according to the present invention is an oscillation circuit that is connected to a piezoelectric vibrator and outputs an oscillation signal having a predetermined frequency. A temperature detection unit that outputs a digital signal; a logical operation of the digital signal; a conversion processing unit that outputs the calculation result as a compensation signal that compensates for a frequency temperature characteristic of the piezoelectric vibrator; A frequency adjusting means for changing an oscillation signal, and the conversion processing unit receives the digital signal and inverts the digital signal larger than the center temperature of the operating temperature range; If the signal is within the range including the center temperature of the operating temperature range, the signal is suppressed and the compensation signal having the same value is output. Wherein the suppression circuit for outputting the signal as the compensation signal if the signal is a conversion logic circuit with, is characterized in that the.

温度補償回路を備えた温度補償発振回路は、補償信号の値と周波数調整手段の素子値が1対1に対応付けられているので、補償信号に応じて周波数調整手段を制御することができ、圧電振動子の周波数温度特性を温度補償できる。そして本発明に係る温度補償回路を備えた温度補償発振回路は、論理演算により圧電振動子の周波数温度特性を温度補償するためのデータ(演算結果)を得ることができる。したがって論理演算だけで補償信号が得られるので、短時間で周波数調整手段を制御するデータを得ることができる。また製造時に全ての前記データを記憶させる工程がないので、このデータの書き込みのための時間を削減することができる。   In the temperature compensated oscillation circuit provided with the temperature compensation circuit, the value of the compensation signal and the element value of the frequency adjustment means are associated one-to-one, so that the frequency adjustment means can be controlled according to the compensation signal, The frequency temperature characteristic of the piezoelectric vibrator can be temperature compensated. The temperature compensated oscillation circuit including the temperature compensation circuit according to the present invention can obtain data (computation result) for temperature compensation of the frequency temperature characteristics of the piezoelectric vibrator by logical operation. Therefore, since a compensation signal can be obtained only by a logical operation, data for controlling the frequency adjusting means can be obtained in a short time. Further, since there is no step of storing all the data at the time of manufacture, the time for writing this data can be reduced.

また抑制回路は、入力される信号の値が中心温度を含んだある範囲内であれば、出力信号を同じ値に抑制し、変換処理部から出力される信号波形に平坦領域を形成する。すなわち変換処理部は、出力される補償信号の信号波形を論理演算により台形にしているので、ディジタル信号の値が平坦領域内であれば同じ値の補償信号が出力される。したがって平坦領域内では温度補償後の周波数温度特性が圧電振動子の周波数温度特性に沿う形状になり、平坦領域外では周波数偏差が零に近づく値となり、温度補償を高精度に行うことができる。また変換処理部は、折り返し回路および抑制回路を簡単な論理回路で構成できるので、小規模の回路構成にすることができ、低消費電力化することができる。また論理回路の製造コストを削減することができる。したがって温度補償回路を備えた温度補償発振回路は、小型化、低消費電力化および製造コストの低減ができる。   The suppression circuit suppresses the output signal to the same value if the value of the input signal is within a certain range including the center temperature, and forms a flat region in the signal waveform output from the conversion processing unit. That is, since the conversion processing unit makes the signal waveform of the output compensation signal trapezoidal by a logical operation, if the value of the digital signal is within a flat region, the compensation signal having the same value is output. Therefore, the frequency temperature characteristic after temperature compensation becomes a shape that follows the frequency temperature characteristic of the piezoelectric vibrator in the flat region, and the frequency deviation becomes a value close to zero outside the flat region, so that temperature compensation can be performed with high accuracy. In addition, since the conversion processing unit can configure the folding circuit and the suppression circuit with simple logic circuits, it can have a small circuit configuration and can reduce power consumption. In addition, the manufacturing cost of the logic circuit can be reduced. Therefore, the temperature compensated oscillation circuit including the temperature compensation circuit can be reduced in size, reduced in power consumption, and reduced in manufacturing cost.

前記折り返し回路は、前記ディジタル信号の最上位桁INnと上位から2桁目以下の桁INn−1,…IN0とを入力する排他的論理和EXORn−1〜EXOR0を備え、前記抑制回路は、前記折り返し回路から出力される前記信号の上位3桁(排他的論理和EXORn−1,…EXORn−3の出力信号)を入力する否定論理積NANDと、前記折り返し回路から出力される前記信号の上位4桁目以下(排他的論理積EXORn−4,…EXOR0)の桁と、否定論理積NANDの出力とを入力する論理積ANDn−4〜AND0とを備えた、ことを特徴としている。これにより排他的論理和でディジタル信号を反転処理することができ、否定論理積および論理積で台形処理することができる。   The folding circuit includes exclusive ORs EXORn-1 to EXOR0 for inputting the most significant digit INn of the digital signal and the second and lower digits INn-1,. A NAND circuit that inputs the upper 3 digits of the signal output from the folding circuit (output signal of the exclusive OR EXORn-1,... EXORn-3) and the upper 4 bits of the signal output from the folding circuit. It is characterized by comprising ANDs ANDn-4 to AND0 for inputting digits after the digit (exclusive logical product EXORn-4,... EXOR0) and the output of the negative logical product NAND. As a result, the digital signal can be inverted by exclusive OR, and trapezoidal processing can be performed by NAND and AND.

前記折り返し回路は、前記ディジタル信号の最上位桁INnと上位から2桁目以下の桁INn−1,…IN0とを入力する排他的論理和EXORn−1〜EXOR0を備え、前記抑制回路は、前記折り返し回路から出力される前記信号と、予め設定された抑制値とを入力してどちらが大きいかを比較判定し、当該判定結果を出力するマグニチュードコンパレータと、前記折り返し回路から出力される前記信号と、予め設定された前記抑制値とを入力し、前記マグニチュードコンパレータから出力された当該判定結果に基づいて、前記信号および前記抑制値のいずれか一方を出力するセレクタとを備えた、ことを特徴としている。これにより排他的論理和でディジタル信号を反転処理することができ、セレクタおよびマグニチュードコンパレータで台形処理することができる。   The folding circuit includes exclusive ORs EXORn-1 to EXOR0 for inputting the most significant digit INn of the digital signal and the second and lower digits INn-1,. The signal output from the folding circuit and a preset suppression value are input to compare and determine which is greater, a magnitude comparator that outputs the determination result, and the signal output from the folding circuit; And a selector that inputs the suppression value set in advance and outputs either the signal or the suppression value based on the determination result output from the magnitude comparator. . As a result, the digital signal can be inverted by exclusive OR, and trapezoidal processing can be performed by the selector and the magnitude comparator.

前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ/ディジタル変換器とを備え、前記アナログ/ディジタル変換器は、前記アナログ信号およびディジタル/アナログ変換器の出力信号を入力する比較器と、前記比較器に接続した前記逐次比較レジスタと、基準信号および前記逐次比較レジスタの出力信号を入力する前記ディジタル/アナログ変換器とを備えた逐次比較型であり、前記ディジタル/アナログ変換器は、前記基準信号として電位の異なる第1基準信号と第2基準信号とを入力し、前記第1基準信号と前記アナログ信号とを比較した結果に応じて、前記第1基準信号と前記第2基準信号とのいずれかを選ぶ選択手段を備えた、ことを特徴としている。最上位桁を決定するときに用いられる基準信号と、他の桁を決定するときに用いられる基準信号とで異なる基準信号を使用しているので、アナログ/ディジタル変換器から出力される信号波形の傾きを中間点で変えることができる。この中間点は温度補償回路を備えた温度補償発振回路の動作温度範囲の中心温度に対応するので、アナログ/ディジタル変換器から出力される信号波形の傾きを中心温度よりも低温側と高温側とで変えることができる。これにより圧電振動子の左右非対称な周波数温度特性にあわせた温度補償を行うことができる。   The temperature detection unit includes a temperature sensor that measures an ambient temperature of the piezoelectric vibrator, and an analog / digital converter that converts an analog signal output from the temperature sensor into a digital signal. The analog / digital converter Is a comparator for inputting the analog signal and the output signal of the digital / analog converter, the successive approximation register connected to the comparator, and the digital / analog for inputting the reference signal and the output signal of the successive approximation register. A successive approximation type comprising a converter, wherein the digital / analog converter inputs a first reference signal and a second reference signal having different potentials as the reference signal, and the first reference signal and the analog signal Selection means for selecting one of the first reference signal and the second reference signal according to the result of comparing It is characterized in that. Since different reference signals are used for the reference signal used to determine the most significant digit and the reference signal used to determine other digits, the signal waveform output from the analog / digital converter The slope can be changed at the midpoint. Since this intermediate point corresponds to the center temperature of the operating temperature range of the temperature compensated oscillation circuit provided with the temperature compensation circuit, the slope of the signal waveform output from the analog / digital converter is changed between the lower temperature side and the higher temperature side than the center temperature. Can be changed. This makes it possible to perform temperature compensation that matches the asymmetric frequency temperature characteristics of the piezoelectric vibrator.

前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ/ディジタル変換器とを備え、前記アナログ/ディジタル変換器は、前記アナログ信号を入力する積分回路と、前記積分回路に接続した放電回路と、前記放電回路に接続したカウンタとを備えた2重積分型であり、前記放電回路は、カウンタの出力信号に応じて放電電流を調整する電流調整回路を後段に備えた、ことを特徴としている。最上位桁によって放電電流を変化させるので、アナログ/ディジタル変換器から出力される信号波形の傾きを中間点で変えることができる。この中間点は温度補償回路を備えた温度補償発振回路の動作温度範囲の中心温度に対応するので、アナログ/ディジタル変換器から出力される信号波形の傾きを中心温度よりも低温側と高温側とで変えることができる。これにより圧電振動子の左右非対称な周波数温度特性にあわせた温度補償を行うことができる。   The temperature detection unit includes a temperature sensor that measures an ambient temperature of the piezoelectric vibrator, and an analog / digital converter that converts an analog signal output from the temperature sensor into a digital signal. The analog / digital converter Is a double integration type comprising an integration circuit for inputting the analog signal, a discharge circuit connected to the integration circuit, and a counter connected to the discharge circuit. A current adjustment circuit that adjusts the discharge current accordingly is provided in the subsequent stage. Since the discharge current is changed by the most significant digit, the slope of the signal waveform output from the analog / digital converter can be changed at the intermediate point. Since this intermediate point corresponds to the center temperature of the operating temperature range of the temperature compensated oscillation circuit provided with the temperature compensation circuit, the slope of the signal waveform output from the analog / digital converter is changed between the lower temperature side and the higher temperature side than the center temperature. Can be changed. This makes it possible to perform temperature compensation that matches the asymmetric frequency temperature characteristics of the piezoelectric vibrator.

前記周波数調整手段は、コンデンサとスイッチとを直列接続した回路を並列に複数接続した容量アレイであることを特徴としている。この容量緩急方式は、容量アレイの容量値を補償信号に応じて変化させて、圧電振動子の発振周波数を調整している。これにより圧電振動子の周波数温度特定を温度補償することができる。   The frequency adjusting means is a capacitance array in which a plurality of circuits in which capacitors and switches are connected in series are connected in parallel. In this capacity slow / fast method, the capacitance value of the capacitor array is changed according to the compensation signal to adjust the oscillation frequency of the piezoelectric vibrator. As a result, it is possible to compensate for the frequency temperature of the piezoelectric vibrator.

前記周波数調整手段は、分周器を備えた論理緩急回路であることを特徴としている。この論理緩急方式は、分周器の分周比を補償信号に応じて変化させて、発振信号の周波数を変化させている。これにより圧電振動子の周波数温度特性を温度補償することができる。   The frequency adjusting means is a logic slow / fast circuit provided with a frequency divider. In this logical slow / fast method, the frequency division ratio of the frequency divider is changed according to the compensation signal to change the frequency of the oscillation signal. Thereby, temperature compensation of the frequency temperature characteristic of the piezoelectric vibrator can be performed.

温度補償された前記圧電振動子の発振周波数の出力段に、計時回路を備えたことを特徴としている。この計時回路により時計やカレンダーの表示や出力をすることができるので、リアルタイムクロックを構成することができる。   A temperature measuring circuit is provided at the output stage of the oscillation frequency of the temperature-compensated piezoelectric vibrator. Since this clock circuit can display and output a clock and calendar, a real-time clock can be configured.

前記変換処理部と前記周波数調整手段との間に、前記補償信号の情報を入力して、新たな前記補償信号が入力されるまで前記情報を記憶保持するラッチを設けたことを特徴としている。ラッチの前段に接続されている温度検出部および変換処理部を間欠動作させても、ラッチから連続的に補償信号を出力することができる。したがって温度検出部および変換処理部を間欠動作させることにより、電力消費量を削減することができる。   A latch is provided between the conversion processing unit and the frequency adjusting means for inputting information on the compensation signal and storing and holding the information until a new compensation signal is input. Even if the temperature detection unit and the conversion processing unit connected to the preceding stage of the latch are operated intermittently, the compensation signal can be continuously output from the latch. Therefore, the power consumption can be reduced by intermittently operating the temperature detection unit and the conversion processing unit.

前記圧電振動子は、2次関数で近似される周波数温度特性を有することを特徴としている。これにより温度補償回路を備えた温度補償発振回路は、2次関数で近似される圧電振動子の周波数温度特性に上述した温度補償を適用すると、正確に温度補償を行うことができる。   The piezoelectric vibrator has a frequency temperature characteristic approximated by a quadratic function. As a result, the temperature compensated oscillation circuit having the temperature compensation circuit can accurately perform temperature compensation when the above-described temperature compensation is applied to the frequency temperature characteristic of the piezoelectric vibrator approximated by a quadratic function.

以下に、温度補償回路を備えた温度補償発振回路および電子機器の最良の実施形態について説明する。温度補償回路を備えた温度補償発振回路は、温度補償圧電発振器やリアルタイムクロックを構成することができる。したがって以下の実施形態では、温度補償圧電発振器を構成した形態について説明する。   In the following, a best embodiment of a temperature-compensated oscillation circuit and an electronic device including a temperature compensation circuit will be described. A temperature compensated oscillation circuit including a temperature compensation circuit can constitute a temperature compensated piezoelectric oscillator or a real time clock. Therefore, in the following embodiment, a configuration in which a temperature compensated piezoelectric oscillator is configured will be described.

まず第1の実施形態について説明する。図1は温度補償圧電発振器のブロック図である。図2は変換論理回路の説明図である。図3は容量アレイの説明図である。第1の実施形態に係る温度補償圧電発振器10は、2次関数で近似される周波数温度特性を有する圧電振動子12を有している。圧電振動子12は、例えば音叉型圧電振動子や弾性表面波共振子、BTカット圧電振動子等であればよい。この圧電振動子12には、この振動子12を発振させるための発振回路14が接続されている。また発振回路14には、圧電振動子12の発振周波数を調整するための周波数調整手段となる容量アレイ16が設けられている。容量アレイ16は、容量値の異なる複数のコンデンサ18を並列に接続し、これらのコンデンサ18にそれぞれスイッチ20が接続されたものである。   First, the first embodiment will be described. FIG. 1 is a block diagram of a temperature compensated piezoelectric oscillator. FIG. 2 is an explanatory diagram of the conversion logic circuit. FIG. 3 is an explanatory diagram of the capacitor array. The temperature compensated piezoelectric oscillator 10 according to the first embodiment includes a piezoelectric vibrator 12 having frequency temperature characteristics approximated by a quadratic function. The piezoelectric vibrator 12 may be, for example, a tuning fork type piezoelectric vibrator, a surface acoustic wave resonator, a BT cut piezoelectric vibrator, or the like. An oscillation circuit 14 for oscillating the vibrator 12 is connected to the piezoelectric vibrator 12. The oscillation circuit 14 is provided with a capacitor array 16 serving as a frequency adjusting means for adjusting the oscillation frequency of the piezoelectric vibrator 12. The capacitor array 16 includes a plurality of capacitors 18 having different capacitance values connected in parallel, and switches 20 connected to the capacitors 18.

また温度補償圧電発振器10は、圧電振動子12の周囲温度を測定し、当該測定結果を温度検出信号として出力する温度検出部22を備えている。具体的には、温度検出部22は、圧電振動子12の周囲温度を測定し、測定結果をアナログ信号で出力する温度センサ24と、入力した前記アナログ信号をディジタル信号に変換して出力するアナログ/ディジタル(A/D)変換器26とを備えている。したがって温度検出部22から出力される温度検出信号はディジタル信号となる。   The temperature compensated piezoelectric oscillator 10 includes a temperature detection unit 22 that measures the ambient temperature of the piezoelectric vibrator 12 and outputs the measurement result as a temperature detection signal. Specifically, the temperature detection unit 22 measures the ambient temperature of the piezoelectric vibrator 12, outputs a measurement result as an analog signal, and converts the input analog signal into a digital signal and outputs the analog signal. / Digital (A / D) converter 26. Therefore, the temperature detection signal output from the temperature detection unit 22 is a digital signal.

この温度検出部22の後段には、温度補償圧電発振器10の動作温度範囲内において圧電振動子12の周波数温度特性を温度補償する変換処理部28が接続されている。この変換処理部28は変換論理回路30で構成され、前記温度検出信号を論理演算して温度補償の信号(補償信号)を出力するものである。変換論理回路30は、A/D変換器26の出力ビット数に応じた数の入力を有し、最上位桁とそれ以下の桁とを入力する排他的論理和で構成された折り返し回路32と、この折り返し回路32から出力される信号を入力する否定論理積および論理積で構成された抑制回路34とを備えている。   A conversion processing unit 28 for temperature compensating the frequency temperature characteristic of the piezoelectric vibrator 12 within the operating temperature range of the temperature compensated piezoelectric oscillator 10 is connected to the subsequent stage of the temperature detecting unit 22. The conversion processing unit 28 is constituted by a conversion logic circuit 30 and performs a logical operation on the temperature detection signal to output a temperature compensation signal (compensation signal). The conversion logic circuit 30 has a number of inputs corresponding to the number of output bits of the A / D converter 26, and a folding circuit 32 constituted by an exclusive OR for inputting the most significant digit and the lower digits. And a suppression circuit 34 composed of a negative logical product and a logical product for inputting a signal output from the folding circuit 32.

具体的には、折り返し回路32はA/D変換器26の出力ビット数に応じた入力IN0〜IN5を有し、最上位桁IN5とそれ以下の桁IN4,IN3,…IN0とを入力する排他的論理和EXOR0〜EXOR4を備えている。そして抑制回路34は、排他的論理和EXOR2〜EXOR4の出力信号を入力する否定論理積NANDと、否定論理積NANDの出力信号と排他的論理和EXOR0の出力信号とを入力する論理積AND0と、否定論理積NANDの出力信号と排他的論理和EXOR1の出力信号とを入力する論理積AND1とを備えている。なお本実施形態では6ビットの変換論理回路30を示しているが、ビット数は6ビットに限定されることはない。   Specifically, the folding circuit 32 has inputs IN0 to IN5 corresponding to the number of output bits of the A / D converter 26, and exclusively inputs the most significant digit IN5 and lower digits IN4, IN3,. Logical ORs EXOR0 to EXOR4. Then, the suppression circuit 34 receives a negative logical product NAND that inputs the output signals of the exclusive logical sums EXOR2 to EXOR4, a logical product AND0 that inputs the output signal of the negative logical product NAND and the output signal of the exclusive logical sum EXOR0, A logical product AND1 for inputting an output signal of the negative logical product NAND and an output signal of the exclusive logical sum EXOR1 is provided. Although the 6-bit conversion logic circuit 30 is shown in the present embodiment, the number of bits is not limited to 6 bits.

このような折り返し回路32は、温度補償圧電発振器10の動作温度範囲の中心温度よりも大きい信号を反転処理するものであり、また抑制回路34は、前記動作温度範囲の中心温度を含む所定の範囲内の信号を抑制するものである。   Such a folding circuit 32 inverts a signal larger than the center temperature of the operating temperature range of the temperature compensated piezoelectric oscillator 10, and the suppression circuit 34 has a predetermined range including the center temperature of the operating temperature range. The signal inside is suppressed.

そして温度補償回路は、温度検出部22および変換処理部28から構成されている。この変換処理部28の後段は発振回路14に接続され、前記補償信号は容量アレイ16に設けられた各スイッチ20のON/OFF制御を行って、容量アレイ16の容量値(素子値)を変化させる。また補償信号の値と、容量アレイ16の各スイッチ20をON/OFF制御する値(容量アレイ16の容量値)とは1対1に対応付けられている。   The temperature compensation circuit includes a temperature detection unit 22 and a conversion processing unit 28. The subsequent stage of the conversion processing unit 28 is connected to the oscillation circuit 14, and the compensation signal performs ON / OFF control of each switch 20 provided in the capacitor array 16 to change the capacitance value (element value) of the capacitor array 16. Let The value of the compensation signal and the value for controlling ON / OFF of each switch 20 of the capacitor array 16 (capacity value of the capacitor array 16) are associated with each other on a one-to-one basis.

次に、第1の実施形態に係る温度補償圧電発振器10の動作について説明する。図4はA/D変換器26、折り返し回路32および抑制回路34の入力信号と出力信号との関係を示す信号波形の説明図である。なお図4(b),(c)の横軸に示す入力信号は、変換論理回路30への入力信号を表している。まず温度センサ24は、圧電振動子12の周囲温度を測定し、この測定結果をアナログ信号で出力する。A/D変換器26は、アナログ信号をディジタル信号に変換する。このとき温度補償圧電発振器10の動作温度範囲は、A/D変換によって所定のステップに分割され、本実施の形態では64段階に分割されている。このときA/D変換器26における入力信号と出力信号との関係は、図4(a)に示すようになる。そして、例えば温度補償圧電発振器10の動作温度範囲が−30℃〜80℃であり、中心温度が25℃の場合、これを6ビットで分割すると1ステップあたり約1.7℃となる。なお温度センサ24において測定温度と出力信号との関係にバラツキがある場合は、A/D変換器26に温度センサ24のバラツキを調整するオフセット回路やフルスケール回路を設けることにより、A/D変換器26からの出力にバラツキを無くすことが可能になる。   Next, the operation of the temperature compensated piezoelectric oscillator 10 according to the first embodiment will be described. FIG. 4 is an explanatory diagram of signal waveforms showing the relationship between input signals and output signals of the A / D converter 26, the folding circuit 32, and the suppression circuit 34. Note that the input signals shown on the horizontal axes of FIGS. 4B and 4C represent the input signals to the conversion logic circuit 30. FIG. First, the temperature sensor 24 measures the ambient temperature of the piezoelectric vibrator 12 and outputs the measurement result as an analog signal. The A / D converter 26 converts an analog signal into a digital signal. At this time, the operating temperature range of the temperature compensated piezoelectric oscillator 10 is divided into predetermined steps by A / D conversion, and is divided into 64 steps in this embodiment. At this time, the relationship between the input signal and the output signal in the A / D converter 26 is as shown in FIG. For example, when the operating temperature range of the temperature compensated piezoelectric oscillator 10 is −30 ° C. to 80 ° C. and the center temperature is 25 ° C., when this is divided by 6 bits, it becomes about 1.7 ° C. per step. In the case where there is a variation in the relationship between the measured temperature and the output signal in the temperature sensor 24, an A / D converter 26 is provided with an offset circuit or a full scale circuit for adjusting the variation of the temperature sensor 24. It is possible to eliminate variations in the output from the device 26.

A/D変換器26から出力されたディジタル信号は、変換論理回路30の折り返し回路32に入力される。この折り返し回路32により、図4(b)に示すように、温度補償圧電発振器10の動作温度範囲の中心温度よりも大きい信号が反転処理される。例えば、温度補償圧電発振器10の動作温度範囲が−30℃〜80℃であり、中心温度を25℃とすると、25℃よりも大きい信号、すなわち6ビットでA/D変換したディジタル信号の10進数標記で32よりも大きい入力値が反転処理される。したがって折り返し回路32の入力信号と出力信号との関係は、入力値32を中心とした線対称となり、形状は三角形となる。   The digital signal output from the A / D converter 26 is input to the folding circuit 32 of the conversion logic circuit 30. By this folding circuit 32, as shown in FIG. 4B, a signal larger than the center temperature in the operating temperature range of the temperature compensated piezoelectric oscillator 10 is inverted. For example, if the operating temperature range of the temperature compensated piezoelectric oscillator 10 is −30 ° C. to 80 ° C. and the center temperature is 25 ° C., a decimal number of a signal larger than 25 ° C., that is, a digital signal A / D converted by 6 bits An input value larger than 32 is reversed. Therefore, the relationship between the input signal and the output signal of the folding circuit 32 is axisymmetric about the input value 32, and the shape is a triangle.

折り返し回路32から出力された信号は抑制回路34に入力される。この抑制回路34により、図4(c)に示すように、動作温度範囲の中心温度を含む所定の温度範囲内(入力値範囲内)の信号が抑制(平坦化)される。例えば、温度補償圧電発振器10の動作温度範囲が−30℃〜80℃とし、中心温度を25℃とした場合、6ビットでA/D変換した後の中心温度は10進数標記で32となり、所定の温度範囲(入力値範囲)を10進数標記で28〜35とすると、この28〜35範囲の信号が入力されると同じ値を出力する。このように抑制回路34は、所定の温度範囲内の信号が入力されると一定の値を出力するように抑制するので、抑制回路34の入力信号と出力信号との関係は、所定の温度範囲が平坦(平坦領域)となり、全体として台形になる。   The signal output from the folding circuit 32 is input to the suppression circuit 34. As shown in FIG. 4C, the suppression circuit 34 suppresses (flattens) signals within a predetermined temperature range (in the input value range) including the center temperature of the operating temperature range. For example, when the operating temperature range of the temperature-compensated piezoelectric oscillator 10 is −30 ° C. to 80 ° C. and the center temperature is 25 ° C., the center temperature after A / D conversion with 6 bits is 32 in decimal notation. If the temperature range (input value range) is 28 to 35 in decimal notation, the same value is output when a signal in this 28 to 35 range is input. As described above, the suppression circuit 34 suppresses so as to output a certain value when a signal within a predetermined temperature range is input. Therefore, the relationship between the input signal and the output signal of the suppression circuit 34 is the predetermined temperature range. Becomes flat (flat region) and becomes a trapezoid as a whole.

この抑制回路34から出力される信号は、変換論理回路30から出力される補償信号となる。そして補償信号は容量アレイ16のアドレス値、すなわち容量アレイ16の各スイッチ20をON/OFFさせて所望の容量値を得るための制御信号となる。そして補償信号に応じて容量アレイ16の容量値を調整することにより、圧電振動子12の発振周波数が調整されて、周波数温度特性の周波数偏差が零になるように温度補償される。   The signal output from the suppression circuit 34 is a compensation signal output from the conversion logic circuit 30. The compensation signal is an address value of the capacitance array 16, that is, a control signal for obtaining a desired capacitance value by turning on / off each switch 20 of the capacitance array 16. Then, by adjusting the capacitance value of the capacitor array 16 according to the compensation signal, the oscillation frequency of the piezoelectric vibrator 12 is adjusted, and temperature compensation is performed so that the frequency deviation of the frequency temperature characteristic becomes zero.

図5は温度補償圧電発振器10の周波数温度特性である。なお図5の実線は温度補償圧電発振器10の周波数温度特性であり、破線は圧電振動子12の周波数温度特性である。補償信号は、図4(c)に示すように、前記平坦領域内の入力信号に対しては同じ値の信号を出力するので、容量アレイ16の容量値は同じになる。したがって圧電発振器の周波数温度特性は、前記平坦領域内では圧電振動子12の周波数温度特性と同様の形状になる。   FIG. 5 shows frequency temperature characteristics of the temperature compensated piezoelectric oscillator 10. The solid line in FIG. 5 is the frequency temperature characteristic of the temperature compensated piezoelectric oscillator 10, and the broken line is the frequency temperature characteristic of the piezoelectric vibrator 12. As shown in FIG. 4C, the compensation signal outputs a signal having the same value as the input signal in the flat region, so that the capacitance value of the capacitor array 16 is the same. Therefore, the frequency temperature characteristic of the piezoelectric oscillator has the same shape as the frequency temperature characteristic of the piezoelectric vibrator 12 in the flat region.

前記平坦領域の外側では、補償信号に応じて容量値が調整されるので、この容量値に応じて圧電振動子12の周波数温度特性が温度補償される。そして平坦領域の外側では、ディジタル方式により温度補償をしているので、温度補償圧電発振器10の動作温度範囲を複数に分割したステップ毎に温度補償圧電発振器10の周波数温度特性が裁断される。すなわち温度補償後の周波数温度特性は連続的にはならず、前記ステップ毎に断片化されている。なお温度補償圧電発振器10の動作温度範囲を分割するビット数を大きくすれば、ビットのステップ毎の振幅は小さくなる。   Since the capacitance value is adjusted according to the compensation signal outside the flat region, the frequency temperature characteristic of the piezoelectric vibrator 12 is temperature compensated according to the capacitance value. Since the temperature compensation is performed by the digital method outside the flat region, the frequency temperature characteristic of the temperature compensated piezoelectric oscillator 10 is cut for each step in which the operating temperature range of the temperature compensated piezoelectric oscillator 10 is divided into a plurality of steps. That is, the frequency temperature characteristics after temperature compensation are not continuous, but are fragmented at each step. If the number of bits that divide the operating temperature range of the temperature compensated piezoelectric oscillator 10 is increased, the amplitude for each step of the bits is reduced.

このように第1の実施形態に係る温度補償圧電発振器10は、簡単な変換論理回路30を用いることで、温度センサ24が測定した温度に応じて容量アレイ16の容量値を調整することができる。この変換論理回路30は、小規模な集積回路(IC)チップで形成することができるので、前記ICチップの製造コストを低減することができる。また温度補償を行うために、温度センサで測定した温度と容量アレイの容量値との対応付けをメモリに記憶する必要がないので、この対応付けるデータの書き込み時間を削減することができる。したがって温度補償圧電発振器10の製造コストも低減することができる。さらに変換論理回路30は小型化できるので、温度補償圧電発振器10も小型化することができる。   As described above, the temperature compensated piezoelectric oscillator 10 according to the first embodiment can adjust the capacitance value of the capacitor array 16 according to the temperature measured by the temperature sensor 24 by using the simple conversion logic circuit 30. . Since the conversion logic circuit 30 can be formed by a small scale integrated circuit (IC) chip, the manufacturing cost of the IC chip can be reduced. In addition, since it is not necessary to store the correspondence between the temperature measured by the temperature sensor and the capacitance value of the capacitance array in the memory in order to perform temperature compensation, it is possible to reduce the writing time of the associated data. Therefore, the manufacturing cost of the temperature compensated piezoelectric oscillator 10 can also be reduced. Furthermore, since the conversion logic circuit 30 can be reduced in size, the temperature compensated piezoelectric oscillator 10 can also be reduced in size.

また本実施形態に係る温度補償圧電発振器10は、温度と容量値とを対応付けるための温度補償データを取得する必要がないので、温度補償データを取得するための時間を削減することができる。
さらに本実施形態に係る温度補償圧電発振器10は、簡単な変換論理回路30であるために低消費電力化することができる。
In addition, since the temperature compensated piezoelectric oscillator 10 according to the present embodiment does not need to obtain temperature compensation data for associating the temperature with the capacitance value, the time for obtaining the temperature compensation data can be reduced.
Furthermore, since the temperature compensated piezoelectric oscillator 10 according to this embodiment is a simple conversion logic circuit 30, it can reduce power consumption.

なお温度補償圧電発振器10の温度補償を高精度化するためには、変換処理部28に入力されるディジタル信号のビット数を大きくすればよい。すなわち温度補償圧電発振器10の動作温度範囲を細かいステップで分割すればよい。このためには、変換論理回路を次の構成にすればよい。図6はビット数を増やした変換論理回路の説明図である。変換論理回路30は、ビット数を大きくする場合、図2に示す変換論理回路30の下側に排他的論理和と論理積とを増やしていけばよい。具体的には、変換論理回路30は、折り返し回路32および抑制回路34を備えた構成である。前記折り返し回路32は、A/D変換器26の出力ビット数に応じた数の入力IN0〜INnを有し、最上位桁INnとそれ以下の桁INn−1,INn−2,…IN0とを入力する排他的論理和EXOR0〜EXORn−1を備えている。そして前記抑制回路34は、排他的論理和EXORn−3〜EXORn−1の出力信号を入力する否定論理積NAND、および否定論理積NANDの出力と排他的論理積EXORn−4〜EXOR0の桁の1つとを入力する論理積AND0〜ANDn−4を備えている。この抑制回路34からは、補償信号OUT0〜OUTn−1が出力される。このように変換論理回路30を構成することにより、変換処理部28はビット数を大きくすることができ、温度補償圧電発振器10の温度補償を高精度化できる。   In order to improve the temperature compensation of the temperature compensated piezoelectric oscillator 10, the number of bits of the digital signal input to the conversion processing unit 28 may be increased. That is, the operating temperature range of the temperature compensated piezoelectric oscillator 10 may be divided in fine steps. For this purpose, the conversion logic circuit may be configured as follows. FIG. 6 is an explanatory diagram of a conversion logic circuit in which the number of bits is increased. When the number of bits is increased, the conversion logic circuit 30 may increase the exclusive OR and the logical product below the conversion logic circuit 30 shown in FIG. Specifically, the conversion logic circuit 30 includes a folding circuit 32 and a suppression circuit 34. The folding circuit 32 has a number of inputs IN0 to INn corresponding to the number of output bits of the A / D converter 26, and includes the most significant digit INn and lower digits INn-1, INn-2,. Input exclusive ORs EXOR0 to EXORn-1 are provided. The suppression circuit 34 inputs the output signal of the exclusive logical sums EXORn-3 to EXORn-1, and outputs the negative logical product NAND and one of the digits of the exclusive logical products EXORn-4 to EXOR0. AND AND0 to ANDn-4 are input. The suppression circuit 34 outputs compensation signals OUT0 to OUTn-1. By configuring the conversion logic circuit 30 in this way, the conversion processing unit 28 can increase the number of bits, and the temperature compensation of the temperature compensated piezoelectric oscillator 10 can be made highly accurate.

次に、第2の実施形態ついて説明する。第2の実施形態では、第1の実施形態に係る温度補償発振器の変形例について説明する。具体的には、第2の実施形態に係る温度補償圧電発振器は、第1の実施形態に係る温度補償圧電発振器と比較して変換論理回路の構成が異なっているので、主に変換論理回路の構成について説明する。なお第1の実施形態に係る温度補償圧電発振器と同構成の部分には同番号を付し、その説明を省略または簡略する。第2の実施形態に係る温度補償圧電発振器10は、温度センサ24およびA/D変換器26を備えた温度検出部22と、変換論理回路80を備えた変換処理部28と、圧電振動子12を備えた発振回路14とを備えた構成である(図1を参照)。   Next, a second embodiment will be described. In the second embodiment, a modification of the temperature compensated oscillator according to the first embodiment will be described. Specifically, the temperature-compensated piezoelectric oscillator according to the second embodiment is different from the temperature-compensated piezoelectric oscillator according to the first embodiment in the configuration of the conversion logic circuit. The configuration will be described. In addition, the same number is attached | subjected to the part of the same structure as the temperature compensation piezoelectric oscillator which concerns on 1st Embodiment, and the description is abbreviate | omitted or simplified. The temperature compensated piezoelectric oscillator 10 according to the second embodiment includes a temperature detection unit 22 including a temperature sensor 24 and an A / D converter 26, a conversion processing unit 28 including a conversion logic circuit 80, and the piezoelectric vibrator 12. (See FIG. 1).

図7は第2の実施形態に係る変換論理回路の説明図である。変換論理回路80は、折り返し回路32および抑制回路82を備えている。折り返し回路32は、温度検出部22から出力された温度検出信号(ディジタル信号)を入力して、温度補償圧電発振器10の動作温度範囲の中心温度よりも値の大きいディジタル信号を反転処理するものである。また抑制回路82は、折り返し回路32から出力された信号を入力し、この信号が前記動作温度範囲の中心温度を含む所定の範囲内であれば前記信号を抑制して同値の補償信号を出力し、この信号が範囲外であれば前記信号を補償信号として出力するものである。   FIG. 7 is an explanatory diagram of a conversion logic circuit according to the second embodiment. The conversion logic circuit 80 includes a folding circuit 32 and a suppression circuit 82. The folding circuit 32 receives the temperature detection signal (digital signal) output from the temperature detection unit 22 and inverts the digital signal having a value larger than the center temperature in the operating temperature range of the temperature compensated piezoelectric oscillator 10. is there. The suppression circuit 82 receives the signal output from the folding circuit 32, and suppresses the signal and outputs a compensation signal having the same value if the signal is within a predetermined range including the center temperature of the operating temperature range. If this signal is out of range, the signal is output as a compensation signal.

具体的には、折り返し回路32は、A/D変換器26の出力ビット数に応じた入力IN0〜IN5を有し、最上位桁IN5とそれ以下の桁IN4,IN3,…IN0とを入力する排他的論理和EXOR0〜EXOR4を備えている。抑制回路82は、折り返し回路32から出力される信号を入力するセレクタ84およびマグニチュードコンパレータ86を備えている。また抑制回路82には、前記動作温度範囲の中心温度を含む所定の範囲内であれば同じ値を出力するように抑制値e0〜e4が予め設定されており、この抑制値はセレクタ84およびマグニチュードコンパレータ86に入力される。   Specifically, the folding circuit 32 has inputs IN0 to IN5 corresponding to the number of output bits of the A / D converter 26, and inputs the most significant digit IN5 and the lower digits IN4, IN3,. Exclusive ORs EXOR0 to EXOR4 are provided. The suppression circuit 82 includes a selector 84 for inputting a signal output from the folding circuit 32 and a magnitude comparator 86. The suppression circuit 82 is preset with suppression values e0 to e4 so as to output the same value within a predetermined range including the center temperature of the operating temperature range. This suppression value is selected by the selector 84 and the magnitude. Input to the comparator 86.

そしてマグニチュードコンパレータ86は、折り返し回路32から出力される信号と抑制値とを入力した後、どちらの値が大きいかを比較判定し、当該判定結果をセレクタ84に出力するものである。またセレクタ84は、マグニチュードコンパレータ86からの当該判定結果を入力し、当該判定結果に基づいて前記信号および前記抑制値のいずれか一方を出力するものである。なお本実施形態では6ビットの変換論理回路80を示しているが、ビット数は6ビットに限定されることはない。   The magnitude comparator 86 receives the signal output from the folding circuit 32 and the suppression value, compares and determines which value is larger, and outputs the determination result to the selector 84. The selector 84 receives the determination result from the magnitude comparator 86 and outputs either the signal or the suppression value based on the determination result. Although the 6-bit conversion logic circuit 80 is shown in the present embodiment, the number of bits is not limited to 6 bits.

次に、変換論理回路80の動作について説明する。A/D変換器26から出力された温度補償信号(ディジタル信号)は、変換論理回路80の折り返し回路32に入力される。この折り返し回路32により、温度補償圧電発振器10の動作温度範囲の中心温度よりも大きい値のディジタル信号が反転処理される(図4(b)を参照)。   Next, the operation of the conversion logic circuit 80 will be described. The temperature compensation signal (digital signal) output from the A / D converter 26 is input to the folding circuit 32 of the conversion logic circuit 80. The folding circuit 32 inverts the digital signal having a value larger than the center temperature in the operating temperature range of the temperature compensated piezoelectric oscillator 10 (see FIG. 4B).

折り返し回路32から出力された信号は抑制回路82に入力される。すなわち前記信号は、セレクタ84およびマグニチュードコンパレータ86に入力される。また抑制回路82には、抑制値が予め設定されており、この抑制値もセレクタ84およびマグニチュードコンパレータ86に入力される。なお抑制値は、図4(c)に示す出力値αであり、平坦領域における抑制回路82の出力値である。したがってマグニチュードコンパレータ86は、折り返し回路32から出力された信号と抑制値とを比較して、前記信号が抑制値よりも小さければ、セレクタ84に対して前記信号を選択するように当該判定結果を出力する。セレクタ84は、当該判定結果に基づいて、入力されている前記信号と抑制値とから前記信号を選択し、これを抑制回路82の出力信号OUT0〜OUT4として出力する。またマグニチュードコンパレータ86は、前記信号と抑制値とを比較して、前記信号が抑制値よりも大きければ、セレクタ84に対して抑制値を選択するように当該判定結果を出力する。セレクタ84は、当該判定結果に基づいて、入力されている前記信号と抑制値とから抑制値を選択し、これを抑制回路82の出力信号OUT0〜OUT4として出力する。   The signal output from the folding circuit 32 is input to the suppression circuit 82. That is, the signal is input to the selector 84 and the magnitude comparator 86. In addition, a suppression value is set in advance in the suppression circuit 82, and this suppression value is also input to the selector 84 and the magnitude comparator 86. The suppression value is the output value α shown in FIG. 4C and is the output value of the suppression circuit 82 in the flat region. Therefore, the magnitude comparator 86 compares the signal output from the folding circuit 32 with the suppression value, and if the signal is smaller than the suppression value, outputs the determination result to the selector 84 so as to select the signal. To do. The selector 84 selects the signal from the input signal and the suppression value based on the determination result, and outputs this as output signals OUT0 to OUT4 of the suppression circuit 82. Further, the magnitude comparator 86 compares the signal with the suppression value, and if the signal is larger than the suppression value, outputs the determination result to the selector 84 so as to select the suppression value. The selector 84 selects a suppression value from the input signal and the suppression value based on the determination result, and outputs this as output signals OUT0 to OUT4 of the suppression circuit 82.

このような変換論理回路80では、抑制値を任意の値に設定することができるので、平坦領域における変換論理回路80の出力信号OUT0〜OUT4の値を任意に設定することができ、平坦領域の幅も任意に設定することができる。したがって変換論理回路80の出力信号OUT0〜OUT4を細かく設定できるので、圧電振動子12の周波数温度特性に応じて高精度に温度補償ができる。   In such a conversion logic circuit 80, since the suppression value can be set to an arbitrary value, the values of the output signals OUT0 to OUT4 of the conversion logic circuit 80 in the flat region can be set arbitrarily, and the flat region The width can also be set arbitrarily. Therefore, since the output signals OUT0 to OUT4 of the conversion logic circuit 80 can be set finely, temperature compensation can be performed with high accuracy according to the frequency temperature characteristics of the piezoelectric vibrator 12.

なおA/D変換器の出力ビット数が任意の数の場合には、変換論理回路80を次のような構成にすればよい。図8は任意のビット数が入力される変換論理回路の説明図である。変換論理回路80は、A/D変換器26から任意のビット数の信号を入力する場合、折り返し回路32から出力される信号のビット数に応じたビット数の抑制値を設定すればよい。   When the number of output bits of the A / D converter is an arbitrary number, the conversion logic circuit 80 may be configured as follows. FIG. 8 is an explanatory diagram of a conversion logic circuit to which an arbitrary number of bits is input. When the conversion logic circuit 80 inputs a signal having an arbitrary number of bits from the A / D converter 26, the conversion logic circuit 80 may set a bit number suppression value corresponding to the number of bits of the signal output from the folding circuit 32.

具体的には、折り返し回路32は、前記ディジタル信号の最上位桁INnと上位から2桁目以下の桁INn−1,…IN0とを入力する排他的論理和EXORn−1〜EXOR0を備えている。また抑制回路82は、折り返し回路32から出力される信号bn−1〜b0と、この信号と同じビット数に設定された抑制値en−1〜e0とを入力するマグニチュードコンパレータ86およびセレクタ84を備えている。そしてマグニチュードコンパレータ86は、信号bn−1〜b0と抑制値en−1〜e0とを比較して、信号bn−1〜b0が抑制値en−1〜e0よりも小さな値であれば、セレクタ84に対して信号bn−1〜b0を選択するように判定結果を出力する。セレクタ84は、この判定結果に基づいて信号bn−1〜b0を選択し、これを変換論理回路80の出力信号OUTn−1〜OUT0として出力する。またマグニチュードコンパレータ86は、信号bn−1〜b0と抑制値en−1〜e0とを比較して、信号bn−1〜b0が抑制値en−1〜e0よりも大きな値であれば、セレクタ84に対して抑制値en−1〜e0を選択するように判定結果を出力する。セレクタ84は、この判定結果に基づいて抑制値en−1〜e0を選択し、これを変換論理回路80の出力信号OUTn−1〜OUT0として出力する。
このような変換論理回路80の構成にすることにより、変換論理回路80は、A/D変換器26から出力される任意のビット数の温度補償信号INn〜IN0に対応して、補償信号OUTn−1〜OUT0を出力することができる。
Specifically, the folding circuit 32 includes exclusive ORs EXORn-1 to EXOR0 for inputting the most significant digit INn of the digital signal and the digits INn-1,. . The suppression circuit 82 includes a magnitude comparator 86 and a selector 84 for inputting the signals bn-1 to b0 output from the folding circuit 32 and the suppression values en-1 to e0 set to the same number of bits as this signal. ing. The magnitude comparator 86 compares the signals bn-1 to b0 with the suppression values en-1 to e0, and if the signals bn-1 to b0 are smaller than the suppression values en-1 to e0, the selector 84 The determination result is output so as to select the signals bn-1 to b0. The selector 84 selects the signals bn-1 to b0 based on the determination result and outputs them as the output signals OUTn-1 to OUT0 of the conversion logic circuit 80. The magnitude comparator 86 compares the signals bn-1 to b0 with the suppression values en-1 to e0, and if the signals bn-1 to b0 are larger than the suppression values en-1 to e0, the selector 84 The determination result is output so as to select the suppression values en-1 to e0. The selector 84 selects the suppression values en−1 to e0 based on the determination result and outputs them as output signals OUTn−1 to OUT0 of the conversion logic circuit 80.
By adopting such a configuration of the conversion logic circuit 80, the conversion logic circuit 80 corresponds to the temperature compensation signals INn to IN0 of any number of bits output from the A / D converter 26, so that the compensation signal OUTn− 1 to OUT0 can be output.

次に、第3の実施形態について説明する。第3の実施形態では、第1,第2の実施形態に係る温度補償圧電発振器の変形例について説明するので、第1,第2の実施形態に係る温度補償圧電発振器と同構成の部分には同番号を付し、その説明を省略または簡略する。通常、圧電振動子12の周波数温度特性は頂点温度を基準として左右非対称な2次曲線であり、頂点温度を基準とした低温側の周波数温度特性(左側の曲線)は、高温側の周波数温度特性(右側の曲線)よりもなだらかである。このため第3の実施形態に係る温度補償圧電発振器10は、より高精度な温度補償を行うために、左右非対称な圧電振動子12の周波数温度特性にあわせて温度補償を行う構成となっている。すなわち第3の実施形態に係る温度補償圧電発振器10は、温度センサ24およびA/D変換器42を備えた温度検出部22と、変換論理回路30,80を備えた変換処理部28と、圧電振動子12を備えた発振回路14とを備えた構成である(図1を参照)。温度センサ24、変換論理回路30,80、圧電振動子12および発振回路14は、第1,第2の実施形態で説明したものと同構成であればよい。そして圧電振動子12の周波数温度特性にあわせた温度補償を行うために、A/D変換器42は逐次比較型A/D変換器42aまたは2重積分型A/D変換器42bを用いればよい。   Next, a third embodiment will be described. In the third embodiment, since a modified example of the temperature compensated piezoelectric oscillator according to the first and second embodiments will be described, a part having the same configuration as the temperature compensated piezoelectric oscillator according to the first and second embodiments is included. The same reference numerals are assigned, and the description thereof is omitted or simplified. Usually, the frequency temperature characteristic of the piezoelectric vibrator 12 is a bilateral curve that is asymmetrical with respect to the vertex temperature, and the frequency temperature characteristic on the low temperature side (the left curve) with respect to the vertex temperature is the frequency temperature characteristic on the high temperature side. It is gentler than the curve on the right. Therefore, the temperature compensated piezoelectric oscillator 10 according to the third embodiment is configured to perform temperature compensation in accordance with the frequency temperature characteristics of the left-right asymmetric piezoelectric vibrator 12 in order to perform temperature compensation with higher accuracy. . That is, the temperature compensated piezoelectric oscillator 10 according to the third embodiment includes a temperature detection unit 22 including a temperature sensor 24 and an A / D converter 42, a conversion processing unit 28 including conversion logic circuits 30 and 80, and a piezoelectric element. It is the structure provided with the oscillation circuit 14 provided with the vibrator | oscillator 12 (refer FIG. 1). The temperature sensor 24, the conversion logic circuits 30 and 80, the piezoelectric vibrator 12 and the oscillation circuit 14 may have the same configuration as that described in the first and second embodiments. In order to perform temperature compensation in accordance with the frequency temperature characteristics of the piezoelectric vibrator 12, the successive approximation A / D converter 42a or the double integration A / D converter 42b may be used as the A / D converter 42. .

次に、逐次比較型A/D変換器42aについて説明する。図9は逐次比較型A/D変換器の説明図である。逐次比較型A/D変換器42aは、温度センサ24から出力されるアナログ信号を入力するサンプル/ホールド(S/H)回路44を備えている。このS/H回路44の後段には、S/H回路44から出力される信号とディジタル/アナログ(D/A)変換器46の出力信号とを入力する比較器48が設けられている。比較器48の後段には、比較器48から出力される信号を入力して、ビットの最上位桁から最下位桁までを出力する逐次比較レジスタ50を備えている。この逐次比較レジスタ50の後段には、この逐次比較レジスタ50から出力される信号、および基準信号として電位の異なる第1基準信号Vr0と第2基準信号Vr1とを入力するD/A変換器46が設けられている。   Next, the successive approximation A / D converter 42a will be described. FIG. 9 is an explanatory diagram of a successive approximation A / D converter. The successive approximation A / D converter 42 a includes a sample / hold (S / H) circuit 44 that inputs an analog signal output from the temperature sensor 24. A comparator 48 for inputting the signal output from the S / H circuit 44 and the output signal of the digital / analog (D / A) converter 46 is provided at the subsequent stage of the S / H circuit 44. At the subsequent stage of the comparator 48, there is provided a successive approximation register 50 for inputting the signal output from the comparator 48 and outputting the most significant digit to the least significant digit of the bits. At the subsequent stage of the successive approximation register 50, a D / A converter 46 for inputting the signal output from the successive approximation register 50 and the first reference signal Vr0 and the second reference signal Vr1 having different potentials as reference signals. Is provided.

D/A変換器46は、第1基準信号Vr0と第2基準信号Vr1とを入力する回路を備え、これらの回路の先端に第1基準信号Vr0と第2基準信号Vr1とのいずれかを選ぶ選択手段52が設けられている。選択手段52は、逐次比較レジスタ50から出力される最上位桁d5の信号に応じて第1基準信号Vr0と第2基準信号Vr1とのいずれかを選択するものである。具体的には、選択手段52は、最上位桁d5が2進数標記で「0」の場合に第1基準信号Vr0を選択し、最上位桁d5が2進数標記で「1」の場合に第2基準信号Vr1を選択するものである。この選択手段52の前段における第1基準信号Vr0の回路には、抵抗Rが並列接続されている。また選択手段52の後段に、抵抗値の異なる複数の抵抗2R,4R,8R,16R,32Rが並列接続されている。そして各抵抗R〜32Rの前段には、逐次比較レジスタ50から出力される信号に応じてON/OFF制御されるスイッチ54が設けられている。具体的には、スイッチ54は、各桁d0〜d5が2進数標記で「0」の場合には開放となり、各桁d0〜d5が2進数標記で「1」の場合には短絡となるものである。なお抵抗の数は上述した形態に限定されることはない。さらに、これらの抵抗R〜32Rの後段には、積分器56が設けられている。   The D / A converter 46 includes a circuit for inputting the first reference signal Vr0 and the second reference signal Vr1, and selects either the first reference signal Vr0 or the second reference signal Vr1 at the tip of these circuits. A selection means 52 is provided. The selection means 52 selects either the first reference signal Vr0 or the second reference signal Vr1 according to the signal of the most significant digit d5 output from the successive approximation register 50. Specifically, the selection means 52 selects the first reference signal Vr0 when the most significant digit d5 is “0” in binary notation, and selects the first reference signal Vr0 when the most significant digit d5 is “1” in binary notation. The second reference signal Vr1 is selected. A resistor R is connected in parallel to the circuit of the first reference signal Vr0 in the previous stage of the selection means 52. Further, a plurality of resistors 2R, 4R, 8R, 16R, and 32R having different resistance values are connected in parallel at the subsequent stage of the selection means 52. A switch 54 that is ON / OFF controlled in accordance with a signal output from the successive approximation register 50 is provided in a stage preceding each of the resistors R to 32R. Specifically, the switch 54 is open when each digit d0 to d5 is “0” in binary notation, and is short-circuited when each digit d0 to d5 is “1” in binary notation. It is. The number of resistors is not limited to the above-described form. Further, an integrator 56 is provided at the subsequent stage of these resistors R to 32R.

次に、上述した逐次比較型A/D変換器42aの変換動作について説明する。まず温度センサ24から出力されたアナログ信号は、S/H回路44を介して比較器48に入力される。すると最上位桁d5を「1」として、D/A変換器46に2進数標記で「100000」の信号が入力される。この信号により、選択手段52は第2基準信号Vr1を選択するとともに、最上位桁d5によって制御されるスイッチ54が短絡される。なお逐次比較レジスタ50から出力される桁d0〜d4の信号によって制御されるスイッチ54は開放される。そしてD/A変換器46から出力される信号Vcは、Vc=Vr0の電位信号が出力される。この出力信号Vcと前記アナログ信号の電位とを比較して、アナログ信号の電位が出力信号Vcに比べて高ければ最上位桁d5は「1」となり、低ければ「0」となる。   Next, the conversion operation of the successive approximation A / D converter 42a will be described. First, an analog signal output from the temperature sensor 24 is input to the comparator 48 via the S / H circuit 44. Then, the most significant digit d5 is set to “1”, and a signal of “100000” in binary notation is input to the D / A converter 46. With this signal, the selection means 52 selects the second reference signal Vr1, and the switch 54 controlled by the most significant digit d5 is short-circuited. The switch 54 controlled by the signals of the digits d0 to d4 output from the successive approximation register 50 is opened. The signal Vc output from the D / A converter 46 is a potential signal of Vc = Vr0. The output signal Vc is compared with the potential of the analog signal. If the potential of the analog signal is higher than the output signal Vc, the most significant digit d5 becomes “1”, and if it is lower, it becomes “0”.

次に逐次比較レジスタ50から出力される桁d4を「1」として、D/A変換器46に2進数標記で「110000」または「010000」が入力される。この場合、最上位桁d5が「1」ならば「110000」が入力され、最上位桁d5が「0」ならば「010000」が入力される。2進数標記で「110000」が入力される場合、選択手段52は第2基準信号Vr1を選択するとともに、逐次比較レジスタ50から出力される桁d5,d4の信号によって制御されるスイッチ54は短絡される。そしてD/A変換器46から出力される信号Vcは、Vc=Vr0+(d4/2)×Vr1の電位信号が出力される。この出力信号Vcと前記アナログ信号の電位とを比較して、アナログ信号の電位が出力信号Vcに比べて高ければ桁d4は「1」となり、低ければ「0」となる。また2進数標記で「010000」が入力される場合、選択手段52は第1基準信号Vr0を選択するとともに、逐次比較レジスタ50から出力される桁d5の信号によって制御されるスイッチ54を開放し、桁d4の信号によって制御されるスイッチ54を短絡する。そしてD/A変換器46から出力される信号Vcは、Vc=(d4/2)×Vr0の電位信号が出力される。この出力信号Vcと前記アナログ信号の電位とを比較して、アナログ信号の電位が出力信号Vcに比べて高ければ桁d4は「1」となり、低ければ「0」となる。なお、これ以下の桁d3〜d0は、上述した動作と同様にして「0」または「1」が決定される。   Next, the digit d4 output from the successive approximation register 50 is set to “1”, and “110000” or “010000” is input to the D / A converter 46 in binary notation. In this case, “110000” is input when the most significant digit d5 is “1”, and “010000” is input when the most significant digit d5 is “0”. When “110000” is input in binary notation, the selection means 52 selects the second reference signal Vr1, and the switch 54 controlled by the signals of the digits d5 and d4 output from the successive approximation register 50 is short-circuited. The The signal Vc output from the D / A converter 46 is a potential signal of Vc = Vr0 + (d4 / 2) × Vr1. The output signal Vc is compared with the potential of the analog signal. If the potential of the analog signal is higher than the output signal Vc, the digit d4 becomes “1”, and if it is lower, it becomes “0”. When “010000” is input in binary notation, the selection unit 52 selects the first reference signal Vr0 and opens the switch 54 controlled by the signal of the digit d5 output from the successive approximation register 50. The switch 54 controlled by the signal of the digit d4 is short-circuited. The signal Vc output from the D / A converter 46 is a potential signal of Vc = (d4 / 2) × Vr0. The output signal Vc is compared with the potential of the analog signal. If the potential of the analog signal is higher than the output signal Vc, the digit d4 becomes “1”, and if it is lower, it becomes “0”. For the digits d3 to d0 below this, “0” or “1” is determined in the same manner as described above.

次に、逐次比較型A/D変換器42aの具体的な動作の一例を説明する。図10は逐次比較型のA/D変換動作の一例を説明する図である。図10の縦軸はD/A変換器46の出力信号Vcの電位を表し、横軸はディジタル信号の各桁を表す。比較器48にアナログ信号が入力されると、逐次比較レジスタ50から「100000」の信号が出力されるので、D/A変換器46から出力信号Vc=Vr0の電位信号が出力される。このアナログ信号と出力信号Vcとを比較するとアナログ信号が出力信号Vcより大きいので、最上位桁d5が「1」と決定される。次に、逐次比較レジスタ50から「110000」の信号が出力され、D/A変換器46から出力信号Vc=Vr0+(d4/2)×Vr1の電位信号が出力される。このときアナログ信号は出力信号Vcよりも小さいので、逐次比較レジスタ50から出力される桁d4が「0」となる。そして、このような動作を繰り返していくと各桁d3〜d0が順次決定され、図10に示す場合は「100101」となる。   Next, an example of a specific operation of the successive approximation A / D converter 42a will be described. FIG. 10 is a diagram for explaining an example of the successive approximation type A / D conversion operation. The vertical axis in FIG. 10 represents the potential of the output signal Vc of the D / A converter 46, and the horizontal axis represents each digit of the digital signal. When an analog signal is input to the comparator 48, a signal “100000” is output from the successive approximation register 50, and thus a potential signal of the output signal Vc = Vr 0 is output from the D / A converter 46. When this analog signal is compared with the output signal Vc, since the analog signal is larger than the output signal Vc, the most significant digit d5 is determined to be “1”. Next, a signal of “110000” is output from the successive approximation register 50, and a potential signal of output signal Vc = Vr0 + (d4 / 2) × Vr1 is output from the D / A converter 46. At this time, since the analog signal is smaller than the output signal Vc, the digit d4 output from the successive approximation register 50 becomes “0”. When such an operation is repeated, the digits d3 to d0 are sequentially determined, and in the case shown in FIG. 10, “100101” is obtained.

このように、電位の異なる第1基準信号Vr0と第2基準信号Vr1と用いると、最上位桁d5が「0」および「1」のいずれかによって出力信号Vcの電位が異なることになる。すなわち選択手段52において第1基準信号Vr0が選択される場合と、第2基準信号Vr1が選択される場合とで、アナログ信号の比較対照となる電位が異なることになる。また出力信号Vc=Vr0となる位置は、A/D変換器42aに入力される信号の中心点(温度補償圧電発振器10の動作温度範囲の中心温度)となる。したがってA/D変換器42aの入力信号と出力信号との関係は、図11の実線に示すような信号波形となる。   As described above, when the first reference signal Vr0 and the second reference signal Vr1 having different potentials are used, the potential of the output signal Vc differs depending on whether the most significant digit d5 is “0” or “1”. That is, the potential used as a comparison reference for the analog signal differs between the case where the selection unit 52 selects the first reference signal Vr0 and the case where the second reference signal Vr1 is selected. The position where the output signal Vc = Vr0 is the center point of the signal input to the A / D converter 42a (the center temperature in the operating temperature range of the temperature compensated piezoelectric oscillator 10). Therefore, the relationship between the input signal and output signal of the A / D converter 42a is a signal waveform as shown by the solid line in FIG.

次に、2重積分型A/D変換器42bについて説明する。図12は2重積分型A/D変換器の説明図である。2重積分型A/D変換器42bは、温度センサ24から出力されるアナログ信号を入力する積分回路60を備えている。積分回路60は、例えば図12に示すようなRC積分回路60とすると、抵抗Rの後段にスイッチ62が設けられ、コンデンサCが積分回路60の後段に接続される回路と必ず導通する構成となっている。また積分回路60には、スイッチ64および電流調整回路66を備えた放電回路68と、比較器70とが並列に接続されている。この比較器70の後段には、クロック信号を入力して、ビットの最上位桁から最下位桁までの各桁d5〜d0を出力するカウンタ72が設けられている。そして最上位桁d5を出力する回路は、電流調整回路66に接続されている。   Next, the double integration type A / D converter 42b will be described. FIG. 12 is an explanatory diagram of a double integration type A / D converter. The double integration type A / D converter 42 b includes an integration circuit 60 that inputs an analog signal output from the temperature sensor 24. If the integrating circuit 60 is an RC integrating circuit 60 as shown in FIG. 12, for example, a switch 62 is provided at the subsequent stage of the resistor R, and the capacitor C is always in conduction with a circuit connected at the subsequent stage of the integrating circuit 60. ing. Further, a discharge circuit 68 including a switch 64 and a current adjustment circuit 66 and a comparator 70 are connected to the integration circuit 60 in parallel. At the subsequent stage of the comparator 70, there is provided a counter 72 for inputting a clock signal and outputting each digit d5 to d0 from the most significant digit to the least significant digit of the bit. The circuit that outputs the most significant digit d5 is connected to the current adjustment circuit 66.

次に、上述した2重積分型A/D変換器42bの変換動作について説明する。図13は2重積分型のA/D変換動作の説明図である。まず積分回路60に設けられたスイッチ62を一定時間短絡させるとともに、放電回路68に設けられたスイッチ64を開放させると、温度センサ24から出力されたアナログ信号は積分される。このとき積分回路60のコンデンサCには、入力電圧と時間に比例した電荷が蓄えられる。そして一定時間経過後、積分回路60に設けられたスイッチ62を開放させる。また放電回路68に設けられたスイッチ64を短絡させるのと同時に、カウンタ72の計数を開始させる。これにより積分回路60のコンデンサCに充電された電荷が定電流I1で放電回路68に流れ、コンデンサCが放電される。この放電時間をカウンタ72で計数することにより各ビットの桁d0〜d5が決定される。このとき放電時間がフルスケールFSRの1/2を超えると最上位桁d5は「1」に決定されるが、この最上位桁が決定された時点で放電電流を定電流I2に切り換える。すなわち最上位桁d5が「1」に決定されると、カウンタ72から出力された信号が放電回路68の電流調整回路66に入力され、定電流I1を定電流I2に切り換える。なお図13では、フルスケールFSRは定電流I1で放電しつづけるときの放電時間を示している。また電流調整回路66は、電流を切り換える動作を有するものであればよく、例えばカレントミラー回路等で構成すればよい。これによりコンデンサCに充電された電荷が定電流I2で放電回路68に流れ、コンデンサCを放電させる。そしてコンデンサCの放電が終了するとカウンタ72は計数を止め、各桁d0〜d5が決定される。   Next, the conversion operation of the above-mentioned double integration type A / D converter 42b will be described. FIG. 13 is an explanatory diagram of a double integration type A / D conversion operation. First, when the switch 62 provided in the integration circuit 60 is short-circuited for a certain time and the switch 64 provided in the discharge circuit 68 is opened, the analog signal output from the temperature sensor 24 is integrated. At this time, a charge proportional to the input voltage and time is stored in the capacitor C of the integrating circuit 60. Then, after a predetermined time has elapsed, the switch 62 provided in the integrating circuit 60 is opened. At the same time as the switch 64 provided in the discharge circuit 68 is short-circuited, the counter 72 starts counting. As a result, the electric charge charged in the capacitor C of the integrating circuit 60 flows to the discharge circuit 68 with the constant current I1, and the capacitor C is discharged. By counting the discharge time with the counter 72, the digits d0 to d5 of each bit are determined. At this time, when the discharge time exceeds 1/2 of the full scale FSR, the most significant digit d5 is determined to be “1”, but when this most significant digit is determined, the discharge current is switched to the constant current I2. That is, when the most significant digit d5 is determined to be “1”, the signal output from the counter 72 is input to the current adjustment circuit 66 of the discharge circuit 68, and the constant current I1 is switched to the constant current I2. In FIG. 13, the full scale FSR indicates the discharge time when the discharge is continued with the constant current I1. The current adjustment circuit 66 only needs to have an operation of switching current, and may be constituted by a current mirror circuit, for example. As a result, the electric charge charged in the capacitor C flows to the discharge circuit 68 with the constant current I2, and the capacitor C is discharged. When the discharge of the capacitor C is completed, the counter 72 stops counting and each digit d0 to d5 is determined.

このようにカウンタ72の計数がフルスケールFSRの1/2を超える場合(図13の実線を参照)は、コンデンサCは定電流I1と定電流I2で放電され、カウンタ72の計数がフルスケールFSRの1/2を超えない場合(図13の破線を参照)は、コンデンサCは定電流I1のみで放電される。またフルスケールFSRの1/2となる位置は、A/D変換器42bに入力される信号の中心点(温度補償圧電発振器10の動作温度範囲の中心温度)となる。したがってA/D変換器42bの入力信号と出力信号との関係は、逐次比較型のA/D変換器42aと同様に、図11の実線に示すような信号波形となる。   Thus, when the count of the counter 72 exceeds 1/2 of the full scale FSR (see the solid line in FIG. 13), the capacitor C is discharged with the constant current I1 and the constant current I2, and the count of the counter 72 is the full scale FSR. Is not exceeded (see the broken line in FIG. 13), the capacitor C is discharged only by the constant current I1. Further, the position that is ½ of the full scale FSR is the center point of the signal input to the A / D converter 42b (the center temperature in the operating temperature range of the temperature compensated piezoelectric oscillator 10). Therefore, the relationship between the input signal and the output signal of the A / D converter 42b is a signal waveform as shown by the solid line in FIG. 11, as in the successive approximation type A / D converter 42a.

次に、変換処理部28の動作について説明する。上述した逐次比較型または2重積分型のA/D変換器42から出力されるディジタル信号は、変換処理部28に設けられた変換論理回路30,80に入力される。変換論理回路30,80は、第1,第2の実施形態で説明した変換論理回路と同構成であり、折り返し回路32および抑制回路34,82を備えている。図14は折り返し回路32および抑制回路34,82の入力信号と出力信号との関係を示す図である。前記折り返し回路32は、図14(a)の実線に示すように、温度補償圧電発振器10の動作温度範囲の中心温度、すなわちA/D変換器42に入力される信号の中心温度よりも大きな値の信号を反転処理する。また前記抑制回路34,82は、図14(b)の実線に示すように、前記動作温度範囲の中心温度を含む所定の温度範囲内(入力値範囲内)の信号を抑制(平坦化)する。
そして変換処理部28から出力される補償信号に応じて容量アレイの容量値を調整すると、圧電振動子12の左右非対称な周波数温度特性にあわせた温度補償が可能になる。
Next, the operation of the conversion processing unit 28 will be described. The digital signal output from the successive approximation type or double integration type A / D converter 42 is input to conversion logic circuits 30 and 80 provided in the conversion processing unit 28. The conversion logic circuits 30 and 80 have the same configuration as the conversion logic circuit described in the first and second embodiments, and include a folding circuit 32 and suppression circuits 34 and 82. FIG. 14 is a diagram showing the relationship between the input signal and the output signal of the folding circuit 32 and the suppression circuits 34 and 82. As shown by the solid line in FIG. 14A, the folding circuit 32 has a value greater than the center temperature of the operating temperature range of the temperature compensated piezoelectric oscillator 10, that is, the center temperature of the signal input to the A / D converter 42. The signal is inverted. Further, as shown by the solid line in FIG. 14B, the suppression circuits 34 and 82 suppress (flatten) signals within a predetermined temperature range (input value range) including the center temperature of the operating temperature range. .
When the capacitance value of the capacitance array is adjusted according to the compensation signal output from the conversion processing unit 28, temperature compensation in accordance with the left-right asymmetric frequency temperature characteristic of the piezoelectric vibrator 12 becomes possible.

このように第3の実施形態に係る温度補償圧電発振器10は、A/D変換器42から出力される温度検出信号において動作温度範囲の中心温度の低温側と高温側とで信号波形の傾きをかえるので、左右非対称な圧電振動子12の周波数温度特性の高温部および低温部のそれぞれにあった温度補償を行うことができる。
また第3の実施形態に係る温度補償圧電発振器10は、第1,第2の実施形態にかかる温度補償圧電発振器10と同様の効果を奏することができる。
As described above, the temperature compensated piezoelectric oscillator 10 according to the third embodiment has an inclination of the signal waveform between the low temperature side and the high temperature side of the center temperature of the operating temperature range in the temperature detection signal output from the A / D converter 42. Therefore, temperature compensation suitable for each of the high temperature portion and the low temperature portion of the frequency temperature characteristic of the left-right asymmetric piezoelectric vibrator 12 can be performed.
The temperature compensated piezoelectric oscillator 10 according to the third embodiment can achieve the same effects as the temperature compensated piezoelectric oscillator 10 according to the first and second embodiments.

次に、第4の実施形態について説明する。第4の実施形態では、温度補償回路を備えた温度補償発振回路で温度補償圧電発振器を構成した例について説明する。図15は第4の実施形態に係る温度補償圧電発振器の説明図である。第4の実施形態に係る温度補償圧電発振器100は、第1〜第3の実施形態に係る温度補償圧電発振器と同様の構成であるが、変換論理回路30,80と発振回路14(容量アレイ16)との間にラッチ102が設けられている点で異なる。すなわち第4の実施形態に係る温度補償圧電発振器100は、温度センサ24、A/D変換器26,42、変換論理回路30,80、ラッチ102、圧電振動子12、容量アレイ16を備えた発振回路14および制御論理回路104を備えている。   Next, a fourth embodiment will be described. In the fourth embodiment, an example in which a temperature compensated piezoelectric oscillator is configured by a temperature compensated oscillation circuit provided with a temperature compensation circuit will be described. FIG. 15 is an explanatory diagram of a temperature compensated piezoelectric oscillator according to the fourth embodiment. The temperature compensated piezoelectric oscillator 100 according to the fourth embodiment has the same configuration as the temperature compensated piezoelectric oscillator according to the first to third embodiments, but includes the conversion logic circuits 30 and 80 and the oscillation circuit 14 (capacitance array 16). ) In that a latch 102 is provided. That is, the temperature compensated piezoelectric oscillator 100 according to the fourth embodiment includes an oscillation including a temperature sensor 24, A / D converters 26 and 42, conversion logic circuits 30 and 80, a latch 102, a piezoelectric vibrator 12, and a capacitor array 16. A circuit 14 and a control logic circuit 104 are provided.

ラッチ102は、変換論理回路30,80から出力される補償信号の情報を入力して、新たな補償信号が変換論理回路30,80から入力されるまで、前記情報を記憶保持するものである。すなわちラッチ102は、変換論理回路30,80から補償信号を1度入力すると、次の補償信号が入力されるまで、1回目に入力した補償信号を発振回路14(容量アレイ16)に出力し続けるものである。   The latch 102 receives information on the compensation signal output from the conversion logic circuits 30 and 80 and stores and holds the information until a new compensation signal is input from the conversion logic circuits 30 and 80. That is, when the compensation signal is input once from the conversion logic circuits 30 and 80, the latch 102 continues to output the compensation signal input for the first time to the oscillation circuit 14 (capacitance array 16) until the next compensation signal is input. Is.

したがって温度補償圧電発振器100は、制御論理回路104によって温度センサ24、A/D変換器26,42および変換論理回路30,80を制御して、温度センサ24で圧電振動子12の周囲温度を測定し、当該測定結果をA/D変換器26,42でディジタル信号に変換し、このディジタル信号を変換論理回路30,80で論理演算して補償信号をラッチ102に出力する動作を間欠的に行っても、ラッチ102に新たな補償信号が入力されるまで以前の補償信号を出力し続けるので、補償信号に応じて温度補償された周波数信号を連続して出力することができる。
そして温度センサ24、A/D変換器26,42、変換論理回路30,80を動作させると電力が消費されるが、前記動作を間欠的にすることで電力の消費量を削減することができる。
Therefore, the temperature compensated piezoelectric oscillator 100 controls the temperature sensor 24, the A / D converters 26 and 42, and the conversion logic circuits 30 and 80 by the control logic circuit 104, and measures the ambient temperature of the piezoelectric vibrator 12 by the temperature sensor 24. Then, the measurement result is converted into a digital signal by the A / D converters 26 and 42, and the digital signal is logically operated by the conversion logic circuits 30 and 80, and the operation of outputting the compensation signal to the latch 102 is intermittently performed. However, since the previous compensation signal is continuously output until a new compensation signal is input to the latch 102, it is possible to continuously output the frequency signal that has been temperature compensated according to the compensation signal.
When the temperature sensor 24, the A / D converters 26 and 42, and the conversion logic circuits 30 and 80 are operated, power is consumed. However, the power consumption can be reduced by making the operation intermittent. .

次に、第5の実施形態について説明する。第5の実施形態では、温度補償回路を備えた温度補償発振回路でリアルタイムクロックを構成した例について説明する。図16は第5の実施形態に係るリアルタイムクロックの説明図である。第5の実施形態に係るリアルタイムクロック110は、第4の実施形態に係る温度補償圧電発振器100の後段に計時回路112を設けた構成である。すなわちリアルタイムクロック110は、温度センサ24、A/D変換器26,42、変換論理回路30,80、ラッチ102、圧電振動子12、容量アレイ16を備えた発振回路14および制御論理回路104を備えており、発振回路14の後段に計時回路112が設けられている。   Next, a fifth embodiment will be described. In the fifth embodiment, an example in which a real-time clock is configured by a temperature-compensated oscillation circuit including a temperature compensation circuit will be described. FIG. 16 is an explanatory diagram of a real-time clock according to the fifth embodiment. The real-time clock 110 according to the fifth embodiment has a configuration in which a timer circuit 112 is provided at the subsequent stage of the temperature compensated piezoelectric oscillator 100 according to the fourth embodiment. That is, the real-time clock 110 includes a temperature sensor 24, A / D converters 26 and 42, conversion logic circuits 30 and 80, a latch 102, a piezoelectric vibrator 12, an oscillation circuit 14 including a capacitor array 16, and a control logic circuit 104. A clock circuit 112 is provided at the subsequent stage of the oscillation circuit 14.

計時回路112は、分周器114および時計・カレンダー回路116を備えている。分周器114は、発振回路14から出力された周波数信号を、所定の分周比で分周するものである。また時計・カレンダー回路116は、分周器114からの出力信号に基づいて時計またはカレンダーを表示または出力するものである。   The timer circuit 112 includes a frequency divider 114 and a clock / calendar circuit 116. The frequency divider 114 divides the frequency signal output from the oscillation circuit 14 by a predetermined frequency division ratio. The clock / calendar circuit 116 displays or outputs a clock or calendar based on an output signal from the frequency divider 114.

このリアルタイムクロック110の動作は次のようになる。すなわち制御論理回路104により温度センサ24、A/D変換器26,42および変換論理回路30,80を制御して、温度センサ24で圧電振動子12の周囲温度を測定する。そして当該測定結果をA/D変換器26,42でディジタル信号に変換し、このディジタル信号を変換論理回路30,80で論理演算し、ラッチ102を介して補償信号を容量アレイ16に出力する。容量アレイ16は補償信号に基づいて容量値を変化させて、圧電振動子12を温度補償する。これにより発振回路14から周波数信号が出力され、計時回路112で時計やカレンダーが表示または出力される。   The operation of the real time clock 110 is as follows. That is, the control logic circuit 104 controls the temperature sensor 24, the A / D converters 26 and 42, and the conversion logic circuits 30 and 80, and the ambient temperature of the piezoelectric vibrator 12 is measured by the temperature sensor 24. The measurement result is converted into a digital signal by the A / D converters 26 and 42, the digital signal is logically operated by the conversion logic circuits 30 and 80, and a compensation signal is output to the capacitor array 16 via the latch 102. The capacitance array 16 changes the capacitance value based on the compensation signal to compensate the temperature of the piezoelectric vibrator 12. As a result, a frequency signal is output from the oscillation circuit 14, and a clock or calendar is displayed or output by the time measuring circuit 112.

このような容量緩急式のリアルタイムクロック110は、高精度に温度補償された前記周波数信号を用いて時計やカレンダーの表示や出力を行うことができる。またリアルタイムクロック110は、ラッチ102および制御論理回路104を備えているので、温度センサ24、A/D変換器26,42、変換論理回路30,80を間欠的に動作させても連続して前記周波数信号を出力することができ、電力の消費量を削減することができる。   Such a rapid and slow capacity real-time clock 110 can display and output a clock and a calendar using the frequency signal temperature-compensated with high accuracy. Since the real-time clock 110 includes the latch 102 and the control logic circuit 104, the temperature sensor 24, the A / D converters 26 and 42, and the conversion logic circuits 30 and 80 are continuously operated even if they are intermittently operated. A frequency signal can be output, and power consumption can be reduced.

次に、第6の実施形態について説明する。第6の実施形態では、温度補償回路を備えた温度補償発振回路でリアルタイムクロックを構成した例について説明する。図17は第6の実施形態に係るリアルタイムクロックの説明図である。第6の実施形態に係るリアルタイムクロック120は、温度センサ24、A/D変換器26,42、変換論理回路30,80、ラッチ102および制御論理回路104を備えている。またリアルタイムクロック120は、圧電振動子12が接続された発振回路14を備えており、この発振回路14の後段およびラッチ102の後段に計時回路122が設けられている。   Next, a sixth embodiment will be described. In the sixth embodiment, an example in which a real-time clock is configured by a temperature compensated oscillation circuit including a temperature compensation circuit will be described. FIG. 17 is an explanatory diagram of a real-time clock according to the sixth embodiment. The real-time clock 120 according to the sixth embodiment includes a temperature sensor 24, A / D converters 26 and 42, conversion logic circuits 30 and 80, a latch 102, and a control logic circuit 104. The real-time clock 120 includes an oscillation circuit 14 to which the piezoelectric vibrator 12 is connected, and a timing circuit 122 is provided at a stage subsequent to the oscillation circuit 14 and a stage subsequent to the latch 102.

計時回路122は、論理緩急回路124および時計・カレンダー回路126を備えており、論理緩急回路124は、ラッチ102の後段および発振回路14の後段に接続されている。この論理緩急回路124は、分周器を備えており、ラッチ102から出力された補償信号に基づいて分周比を変化させ、発振回路14から出力された発振信号の周波数を変化させるものである。すなわち論理緩急回路124は、分周比を変化させることによって、圧電振動子12を温度補償するものである。   The timing circuit 122 includes a logic slow / fast circuit 124 and a clock / calendar circuit 126, and the logic slow / fast circuit 124 is connected to the rear stage of the latch 102 and the rear stage of the oscillation circuit 14. The logic slow / fast circuit 124 includes a frequency divider, and changes the frequency division ratio based on the compensation signal output from the latch 102 to change the frequency of the oscillation signal output from the oscillation circuit 14. . That is, the logic slow / fast circuit 124 compensates the temperature of the piezoelectric vibrator 12 by changing the frequency division ratio.

このリアルタイムクロック120の動作は次のようになる。すなわち制御論理回路104により温度センサ24、A/D変換器26,42および変換論理回路30,80を制御して、温度センサ24で圧電振動子12の周囲温度を測定する。そして当該測定結果をA/D変換器26,42でディジタル信号に変換し、このディジタル信号を変換論理回路30,80で論理演算し、ラッチ102を介して補償信号を論理緩急回路124に出力する。論理緩急回路124は補償信号に基づいて分周比を変化させて、圧電振動子12の発振周波数を温度補償する。これにより圧電振動子12の発振周波数が温度補償され、当該周波数信号が時計・カレンダー回路126に入力されて時計やカレンダーが表示または出力される。   The operation of the real time clock 120 is as follows. That is, the control logic circuit 104 controls the temperature sensor 24, the A / D converters 26 and 42, and the conversion logic circuits 30 and 80, and the ambient temperature of the piezoelectric vibrator 12 is measured by the temperature sensor 24. The measurement result is converted into a digital signal by the A / D converters 26 and 42, the digital signal is logically operated by the conversion logic circuits 30 and 80, and the compensation signal is output to the logic slow / fast circuit 124 via the latch 102. . The logic slow / fast circuit 124 changes the frequency division ratio based on the compensation signal to compensate the temperature of the oscillation frequency of the piezoelectric vibrator 12. Thus, the oscillation frequency of the piezoelectric vibrator 12 is compensated for temperature, and the frequency signal is input to the timepiece / calendar circuit 126 to display or output the timepiece or calendar.

このような論理緩急式のリアルタイムクロック120は、高精度に温度補償された前記周波数信号を用いて時計やカレンダーの表示や出力を行うことができる。またリアルタイムクロック120は、ラッチ102および制御論理回路104を備えているので、温度センサ24、A/D変換器26,42、変換論理回路30,80を間欠的に動作させても連続して補償信号を出力することができ、電力の消費量を削減することができる。   Such a logic slow / fast real-time clock 120 can display and output a clock and a calendar using the frequency signal temperature-compensated with high accuracy. Since the real-time clock 120 includes the latch 102 and the control logic circuit 104, even if the temperature sensor 24, the A / D converters 26 and 42, and the conversion logic circuits 30 and 80 are operated intermittently, the real-time clock 120 is continuously compensated. A signal can be output, and power consumption can be reduced.

そして上述した温度補償圧電発振器10,100やリアルタイムクロック110,120は、例えば時計用クロック信号の信号源として時間管理が必要なコンピュータやサーバー等の電子機器に搭載することができる。
またリアルタイムクロック110,120は、積算カウンタやアラーム機能、タイマ割り込み機能等を備えることもできる。
The temperature-compensated piezoelectric oscillators 10 and 100 and the real-time clocks 110 and 120 described above can be mounted, for example, in electronic devices such as computers and servers that require time management as signal sources for clock signals.
The real-time clocks 110 and 120 can also have an integration counter, an alarm function, a timer interrupt function, and the like.

温度補償圧電発振器のブロック図である。It is a block diagram of a temperature compensation piezoelectric oscillator. 変換論理回路の説明図である。It is explanatory drawing of a conversion logic circuit. 容量アレイの説明図である。It is explanatory drawing of a capacity | capacitance array. A/D変換器、折り返し回路および抑制回路の入力信号と出力信号との関係を示す信号波形の説明図である。It is explanatory drawing of the signal waveform which shows the relationship between the input signal and output signal of an A / D converter, a folding circuit, and a suppression circuit. 温度補償圧電発振器の周波数温度特性である。It is a frequency temperature characteristic of a temperature compensation piezoelectric oscillator. ビット数を増やした変換論理回路の説明図である。It is explanatory drawing of the conversion logic circuit which increased the number of bits. 第2の実施形態に係る変換論理回路の説明図である。It is explanatory drawing of the conversion logic circuit which concerns on 2nd Embodiment. 任意のビット数が入力される変換論理回路の説明図である。It is explanatory drawing of the conversion logic circuit into which arbitrary number of bits are input. 逐次比較型A/D変換器の説明図である。It is explanatory drawing of a successive approximation type A / D converter. 逐次比較型のA/D変換動作の一例を説明する図である。It is a figure explaining an example of a successive approximation type A / D conversion operation. 第3の実施形態におけるA/D変換器の入力信号と出力信号との関係を示す図である。It is a figure which shows the relationship between the input signal and output signal of an A / D converter in 3rd Embodiment. 2重積分型A/D変換器の説明図である。It is explanatory drawing of a double integral type A / D converter. 2重積分型のA/D変換動作の説明図である。It is explanatory drawing of a double integral type A / D conversion operation. 第3の実施形態における折り返し回路および抑制回路の入力信号と出力信号との関係を示す図である。It is a figure which shows the relationship between the input signal and output signal of a folding circuit and a suppression circuit in 3rd Embodiment. 第4の実施形態に係る温度補償圧電発振器の説明図である。It is explanatory drawing of the temperature compensation piezoelectric oscillator which concerns on 4th Embodiment. 第5の実施形態に係るリアルタイムクロックの説明図である。It is explanatory drawing of the real-time clock which concerns on 5th Embodiment. 第6の実施形態に係るリアルタイムクロックの説明図である。It is explanatory drawing of the real-time clock which concerns on 6th Embodiment. 従来技術に係る温度補償圧電発振器のブロック図である。It is a block diagram of the temperature compensation piezoelectric oscillator which concerns on a prior art.

符号の説明Explanation of symbols

10………温度補償圧電発振器、12………圧電振動子、14………発振回路、22………温度検出部、24………温度センサ、26………アナログ/ディジタル(A/D)変換器、28………変換処理部、30………変換論理回路、32………折り返し回路、34………抑制回路、42a………逐次比較型A/D変換器、42b………2重積分型A/D変換器、80………変換論理回路、82………抑制回路。 DESCRIPTION OF SYMBOLS 10 ......... Temperature compensation piezoelectric oscillator, 12 ......... Piezoelectric vibrator, 14 ......... Oscillation circuit, 22 ......... Temperature detection unit, 24 ......... Temperature sensor, 26 ......... Analog / digital (A / D) ) Converter 28... Conversion processing unit 30... Conversion logic circuit 32... Folding circuit 34 34 Suppression circuit 42 a ... Successive comparison A / D converter 42 b ... Double integration type A / D converter, 80 ... Conversion logic circuit, 82 ... Suppression circuit.

Claims (12)

圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、
前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、
前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、
前記補償信号に応じて前記圧電振動子の発振周波数を調整する周波数調整手段とを備え、
前記変換処理部は、
前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、
前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、
を備えた変換論理回路である、
ことを特徴する温度補償回路を備えた温度補償発振回路。
An oscillation circuit that is connected to a piezoelectric vibrator and outputs an oscillation signal having a predetermined frequency,
A temperature detector for outputting the measurement data of the ambient temperature of the piezoelectric vibrator as a digital signal;
A logical processing of the digital signal, a conversion processing unit for outputting the calculation result as a compensation signal for compensating the frequency temperature characteristics of the piezoelectric vibrator;
Frequency adjusting means for adjusting the oscillation frequency of the piezoelectric vibrator according to the compensation signal;
The conversion processing unit
A folding circuit that inputs the digital signal and inverts the digital signal that is greater than the center temperature of the operating temperature range;
If the signal from the folding circuit is input and the signal is within the range including the center temperature of the operating temperature range, the signal is suppressed and the compensation signal having the same value is output. A suppression circuit that outputs the signal as the compensation signal;
A conversion logic circuit comprising:
A temperature compensated oscillation circuit comprising a temperature compensation circuit characterized by the above.
圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、
前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、
前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、
前記補償信号に応じて前記発振信号を変化させる周波数調整手段とを備え、
前記変換処理部は、
前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、
前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、
を備えた変換論理回路である、
ことを特徴する温度補償回路を備えた温度補償発振回路。
An oscillation circuit that is connected to a piezoelectric vibrator and outputs an oscillation signal having a predetermined frequency,
A temperature detector for outputting the measurement data of the ambient temperature of the piezoelectric vibrator as a digital signal;
A logical processing of the digital signal, a conversion processing unit for outputting the calculation result as a compensation signal for compensating the frequency temperature characteristics of the piezoelectric vibrator;
Frequency adjusting means for changing the oscillation signal according to the compensation signal,
The conversion processing unit
A folding circuit that inputs the digital signal and inverts the digital signal that is greater than the center temperature of the operating temperature range;
If the signal from the folding circuit is input and the signal is within the range including the center temperature of the operating temperature range, the signal is suppressed and the compensation signal having the same value is output. A suppression circuit that outputs the signal as the compensation signal;
A conversion logic circuit comprising:
A temperature compensated oscillation circuit comprising a temperature compensation circuit characterized by the above.
前記折り返し回路は、前記ディジタル信号の最上位桁と上位から2桁目以下のとを入力する排他的論理和を備え、
前記抑制回路は、
前記折り返し回路から出力される前記信号の上位3桁を入力する否定論理積と、
前記折り返し回路から出力される前記信号の上位4桁目以下の桁と、否定論理積の出力とを入力する論理積とを備えた、
ことを特徴する請求項1または2に記載の温度補償回路を備えた温度補償発振回路。
The folding circuit includes an exclusive OR for inputting the most significant digit of the digital signal and the second digit or less from the higher order,
The suppression circuit is
NAND of inputting the upper 3 digits of the signal output from the folding circuit;
A logical product for inputting an upper 4th digit of the signal output from the folding circuit and an output of a negative logical product;
A temperature-compensated oscillation circuit comprising the temperature compensation circuit according to claim 1 or 2.
前記折り返し回路は、前記ディジタル信号の最上位桁と上位から2桁目以下の桁とを入力する排他的論理和を備え、
前記抑制回路は、
前記折り返し回路から出力される前記信号と、予め設定された抑制値とを入力してどちらが大きいかを比較判定し、当該判定結果を出力するマグニチュードコンパレータと、
前記折り返し回路から出力される前記信号と、予め設定された前記抑制値とを入力し、 前記マグニチュードコンパレータから出力された当該判定結果に基づいて、前記信号および前記抑制値のいずれか一方を出力するセレクタとを備えた、
ことを特徴する請求項1または2に記載の温度補償回路を備えた温度補償発振回路。
The folding circuit includes an exclusive OR for inputting the most significant digit of the digital signal and the second and lower digits from the upper order,
The suppression circuit is
A magnitude comparator that inputs the signal output from the folding circuit and a preset suppression value and compares which is greater, and outputs the determination result;
The signal output from the folding circuit and the preset suppression value are input, and either the signal or the suppression value is output based on the determination result output from the magnitude comparator. With a selector,
A temperature-compensated oscillation circuit comprising the temperature compensation circuit according to claim 1 or 2.
前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ/ディジタル変換器とを備え、
前記アナログ/ディジタル変換器は、前記アナログ信号およびディジタル/アナログ変換器の出力信号を入力する比較器と、前記比較器に接続した前記逐次比較レジスタと、基準信号および前記逐次比較レジスタの出力信号を入力する前記ディジタル/アナログ変換器とを備えた逐次比較型であり、
前記ディジタル/アナログ変換器は、前記基準信号として電位の異なる第1基準信号と第2基準信号とを入力し、前記第1基準信号と前記アナログ信号とを比較した結果に応じて、前記第1基準信号と前記第2基準信号とのいずれかを選ぶ選択手段を備えた、
ことを特徴とする請求項1または2に記載の温度補償回路を備えた温度補償発振回路。
The temperature detection unit includes a temperature sensor that measures the ambient temperature of the piezoelectric vibrator, and an analog / digital converter that converts an analog signal output from the temperature sensor into a digital signal,
The analog / digital converter includes a comparator for inputting the analog signal and the output signal of the digital / analog converter, the successive approximation register connected to the comparator, a reference signal and an output signal of the successive approximation register. A successive approximation type comprising the digital / analog converter for input;
The digital / analog converter inputs a first reference signal and a second reference signal having different potentials as the reference signal, and according to a result of comparison between the first reference signal and the analog signal, Selecting means for selecting either a reference signal or the second reference signal;
A temperature compensated oscillation circuit comprising the temperature compensation circuit according to claim 1 or 2.
前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ/ディジタル変換器とを備え、
前記アナログ/ディジタル変換器は、前記アナログ信号を入力する積分回路と、前記積分回路に接続した放電回路と、前記放電回路に接続したカウンタとを備えた2重積分型であり、
前記放電回路は、カウンタの出力信号に応じて放電電流を調整する電流調整回路を後段に備えた、
ことを特徴とする請求項1または2に記載の温度補償回路を備えた温度補償発振回路。
The temperature detection unit includes a temperature sensor that measures the ambient temperature of the piezoelectric vibrator, and an analog / digital converter that converts an analog signal output from the temperature sensor into a digital signal,
The analog / digital converter is a double integration type comprising an integration circuit for inputting the analog signal, a discharge circuit connected to the integration circuit, and a counter connected to the discharge circuit,
The discharge circuit includes a current adjustment circuit that adjusts a discharge current according to an output signal of the counter in a subsequent stage.
A temperature compensated oscillation circuit comprising the temperature compensation circuit according to claim 1 or 2.
前記周波数調整手段は、コンデンサとスイッチとを直列接続した回路を並列に複数接続した容量アレイであることを特徴とする請求項1に記載の温度補償回路を備えた温度補償発振回路。   2. The temperature compensated oscillation circuit with a temperature compensation circuit according to claim 1, wherein the frequency adjusting means is a capacitance array in which a plurality of circuits in which capacitors and switches are connected in series are connected in parallel. 前記周波数調整手段は、分周器を備えた論理緩急回路であることを特徴とする請求項2に記載の温度補償回路を備えた温度補償発振回路。   3. The temperature compensated oscillation circuit with a temperature compensation circuit according to claim 2, wherein the frequency adjusting means is a logic slow / fast circuit having a frequency divider. 温度補償された前記圧電振動子の発振周波数の出力段に、計時回路を備えたことを特徴とする請求項1または2に記載の温度補償回路を備えた温度補償発振回路。   3. A temperature compensated oscillation circuit comprising a temperature compensation circuit according to claim 1, further comprising: a timer circuit at an output stage of the oscillation frequency of the temperature-compensated piezoelectric vibrator. 前記変換処理部と前記周波数調整手段との間に、前記補償信号の情報を入力して、新たな前記補償信号が入力されるまで前記情報を記憶保持するラッチを設けたことを特徴とする請求項1または2に記載の温度補償回路を備えた温度補償発振回路。   A latch is provided between the conversion processing unit and the frequency adjusting means for inputting the information of the compensation signal and storing and holding the information until a new compensation signal is input. A temperature compensated oscillation circuit comprising the temperature compensation circuit according to Item 1 or 2. 前記圧電振動子は、2次関数で近似される周波数温度特性を有することを特徴とする請求項1ないし10のいずれかに記載の温度補償回路を備えた温度補償発振回路。   The temperature-compensated oscillation circuit having a temperature compensation circuit according to claim 1, wherein the piezoelectric vibrator has a frequency temperature characteristic approximated by a quadratic function. 請求項1ないし11のいずれかに記載の温度補償回路を備えた温度補償発振回路を搭載したことを特徴とする電子機器。   An electronic device comprising a temperature compensated oscillation circuit including the temperature compensation circuit according to claim 1.
JP2005055417A 2004-11-10 2005-03-01 Temperature compensated oscillation circuit comprising temperature compensation circuit, and electronic apparatus Withdrawn JP2006166393A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005055417A JP2006166393A (en) 2004-11-10 2005-03-01 Temperature compensated oscillation circuit comprising temperature compensation circuit, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004326029 2004-11-10
JP2005055417A JP2006166393A (en) 2004-11-10 2005-03-01 Temperature compensated oscillation circuit comprising temperature compensation circuit, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2006166393A true JP2006166393A (en) 2006-06-22
JP2006166393A5 JP2006166393A5 (en) 2008-04-10

Family

ID=36667839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005055417A Withdrawn JP2006166393A (en) 2004-11-10 2005-03-01 Temperature compensated oscillation circuit comprising temperature compensation circuit, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2006166393A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011036732A1 (en) * 2009-09-28 2011-03-31 株式会社 東芝 Resonator and oscillator
CN107121212A (en) * 2017-07-06 2017-09-01 厦门安斯通微电子技术有限公司 A kind of positive temperature coefficient adjustable temperature sensing chip
CN114035024A (en) * 2021-10-26 2022-02-11 深圳市兴威帆电子技术有限公司 System and method for testing real-time clock chip

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121823A (en) * 1983-12-05 1985-06-29 Seikosha Co Ltd Temperature compensating circuit of oscillator
JPS63152204A (en) * 1986-12-17 1988-06-24 Nec Corp Temperature compensation type piezoelectric oscillator
JPH0323719A (en) * 1989-06-21 1991-01-31 Fuji Electric Co Ltd A/d conversion method
JPH0590965A (en) * 1991-09-27 1993-04-09 Kawasaki Steel Corp A/d converter
JP2001007697A (en) * 1999-06-22 2001-01-12 Seiko Epson Corp Signal conversion circuit, semiconductor device, reference signal generator and electronic clock
JP2003283249A (en) * 2002-03-25 2003-10-03 Ricoh Co Ltd Quartz oscillator circuit and electronic apparatus using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121823A (en) * 1983-12-05 1985-06-29 Seikosha Co Ltd Temperature compensating circuit of oscillator
JPS63152204A (en) * 1986-12-17 1988-06-24 Nec Corp Temperature compensation type piezoelectric oscillator
JPH0323719A (en) * 1989-06-21 1991-01-31 Fuji Electric Co Ltd A/d conversion method
JPH0590965A (en) * 1991-09-27 1993-04-09 Kawasaki Steel Corp A/d converter
JP2001007697A (en) * 1999-06-22 2001-01-12 Seiko Epson Corp Signal conversion circuit, semiconductor device, reference signal generator and electronic clock
JP2003283249A (en) * 2002-03-25 2003-10-03 Ricoh Co Ltd Quartz oscillator circuit and electronic apparatus using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011036732A1 (en) * 2009-09-28 2011-03-31 株式会社 東芝 Resonator and oscillator
US8395462B2 (en) 2009-09-28 2013-03-12 Kabushiki Kaisha Toshiba Resonator and oscillator with a tuning fork vibrator in a cut-out portion of a layered body
JP5232305B2 (en) * 2009-09-28 2013-07-10 株式会社東芝 Resonator and oscillator
CN107121212A (en) * 2017-07-06 2017-09-01 厦门安斯通微电子技术有限公司 A kind of positive temperature coefficient adjustable temperature sensing chip
CN114035024A (en) * 2021-10-26 2022-02-11 深圳市兴威帆电子技术有限公司 System and method for testing real-time clock chip
CN114035024B (en) * 2021-10-26 2023-11-14 深圳市兴威帆电子技术有限公司 Real-time clock chip testing system and method

Similar Documents

Publication Publication Date Title
US10396747B2 (en) Temperature compensated oscillation circuit, oscillator, electronic apparatus, vehicle, and method of manufacturing oscillator
JP3973910B2 (en) Method for manufacturing temperature compensated oscillator
CN106027043B (en) Circuit device, electronic apparatus, and moving object
JP2001339244A (en) Temperature compensation type oscillator and its manufacturing method, and integrated circuit for temperature compensation type oscillation
CN108459491A (en) Circuit device, physical amount measuring device, electronic equipment and moving body
JPH08223037A (en) Frequency synthesizer
CN108803775A (en) Circuit device, oscillator, electronic equipment and moving body
JP6115715B2 (en) CLOCK GENERATION DEVICE, ELECTRONIC DEVICE, MOBILE BODY, AND CLOCK GENERATION METHOD
JP2018137512A (en) Circuit device, oscillator, electronic equipment, moving body and manufacturing method of oscillator
JP2006166393A (en) Temperature compensated oscillation circuit comprising temperature compensation circuit, and electronic apparatus
JP6319551B2 (en) CLOCK GENERATION DEVICE, ELECTRONIC DEVICE, MOBILE BODY, AND CLOCK GENERATION METHOD
JP2016134738A (en) Oscillator, electronic apparatus and mobile
CN107820681A (en) The Fast Coarse mediation accurate adjustment calibration of the synthesizer of more calibration curves in target window
JP6217904B2 (en) OSCILLATION CIRCUIT, VIBRATION DEVICE, ELECTRONIC DEVICE, MOBILE BODY, AND METHOD FOR MANUFACTURING VIBRATION DEVICE
JP2011103564A (en) Temperature-compensated piezoelectric oscillator, and method of adjusting frequency for the same
CN109217822A (en) Vibration device, electronic equipment and moving body
JP4545769B2 (en) Temperature compensated oscillator
JP2006303764A (en) Temperature compensation method of temperature compensation oscillation circuit, temperature compensation oscillation circuit, piezoelectric device, and electronic apparatus
JP2018056985A (en) Circuit device, physical quantity measurement device, electronic apparatus, and movable body
JP4771280B2 (en) Temperature compensation method, correction value determination circuit, and temperature compensation oscillation circuit
JP4771279B2 (en) Temperature compensation method and temperature compensated oscillation circuit
CN108702131A (en) Temperature in use meter code and binary code carry out the linearly RC oscillators with dull tuning
JP2006148188A (en) Oscillation circuit provided with temperature compensation circuit and electronic apparatus
JP2584991B2 (en) Digitally controlled temperature compensated crystal oscillator
JP2014072857A (en) Temperature compensation type oscillation circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101101