JP2006166286A - Ring-shaped network system and ring-shaped network node - Google Patents

Ring-shaped network system and ring-shaped network node Download PDF

Info

Publication number
JP2006166286A
JP2006166286A JP2004357663A JP2004357663A JP2006166286A JP 2006166286 A JP2006166286 A JP 2006166286A JP 2004357663 A JP2004357663 A JP 2004357663A JP 2004357663 A JP2004357663 A JP 2004357663A JP 2006166286 A JP2006166286 A JP 2006166286A
Authority
JP
Japan
Prior art keywords
node
external clock
clock
input
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004357663A
Other languages
Japanese (ja)
Inventor
Yasuhiro Tanaka
康博 田中
Hisafumi Hatamori
壽文 畑森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004357663A priority Critical patent/JP2006166286A/en
Publication of JP2006166286A publication Critical patent/JP2006166286A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem wherein a period of time during which a clock master node does not exist, may occur until a node of the next node priority becomes the clock master node if any fault occurs in the clock master node since one node of the highest node priority is defined as the clock master node in a conventional ring-shaped network. <P>SOLUTION: In a ring-shaped network system, a plurality of nodes are provided to input an external clock, and a node of the highest node priority or including an external clock input is operated as a clock master node. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、リング型ネットワークシステム及びリング型ネットワーク用ノードに関するものであり、特にクロックマスタ複数化に係るものである。   The present invention relates to a ring type network system and a ring type network node, and more particularly to multiple clock masters.

従来の二重化された伝送路により複数のノードがリング状に接続されたリング型ネットワークでは、1個のノードが自ノードのクロックにより動作し、自ノードのクロックを他ノードに送るクロックマスタノードとなり、残りのノードはクロックマスタノードから送られるクロックに従うクロックスレーブノードになる。そして、各ノードは伝送路により互いに情報を送受信する。
どのノードがクロックマスタノードになるかを決定するために、各ノードは、ノード優先順位設定部、ノード優先順位抽出部、順位情報生成部、ノード優先順位決定部とを有する。ノード優先順位設定部は自ノードのノード優先順位を設定し、ノード優先順位抽出部は伝送路から受信した情報からノード優先順位のデータを抽出する。順位情報生成部は、自ノードのノード優先順位(自ノード順位と呼ぶ)と伝送路から受信した情報から抽出したノード優先順位(伝送データ順位)とを比較して、どちらか大きい方を伝送路に伝送する情報のノード優先順位のデータとして設定する。そして、ノード優先順位決定部は、自ノード順位と伝送データ順位とを比較して両伝送路とも自ノード順位の方が高い場合に自ノードをクロックマスタノードとし、それ以外の場合に自ノードをクロックスレーブノードとする。
予めノード優先順位設定部によりノード優先順位を設定することにより、クロックマスタノードをどのノードにするかを容易に設定することができる。クロックマスタノードとして動作しているノードが故障した場合に、残りの健全なノードの中で自ノード順位が最も高いノードがクロックマスタノードとして動作することが示されている(例えば、特許文献1参照)。
In a ring network in which a plurality of nodes are connected in a ring shape by a conventional duplex transmission line, one node operates with the clock of its own node and becomes a clock master node that sends its own clock to another node, The remaining nodes become clock slave nodes according to the clock sent from the clock master node. Each node transmits / receives information to / from each other via a transmission path.
In order to determine which node becomes the clock master node, each node has a node priority setting unit, a node priority extraction unit, a rank information generation unit, and a node priority determination unit. The node priority setting unit sets the node priority of the own node, and the node priority extraction unit extracts node priority data from information received from the transmission path. The rank information generation unit compares the node priority of its own node (referred to as its own node rank) and the node priority (transmission data rank) extracted from the information received from the transmission path, and determines whichever is greater. Is set as node priority data of information to be transmitted. Then, the node priority order determination unit compares the own node order with the transmission data order, and when both of the transmission paths have higher own node order, the own node becomes the clock master node, and in other cases, the own node becomes The clock slave node.
By setting the node priority in advance by the node priority setting unit, it is possible to easily set which node is the clock master node. It is shown that when a node operating as a clock master node fails, a node having the highest self node order among remaining healthy nodes operates as a clock master node (see, for example, Patent Document 1). ).

特開2001−358736号公報(図1)Japanese Patent Laying-Open No. 2001-35836 (FIG. 1)

前記特許文献1に示されたものでは、最高のノード優先順位を持つノードが、故障等が原因でリングネットワークから離脱した場合、次点のノード優先順位をもつノードがクロックマスタノードに遷移する。最高ノード優先順位をもつノードが離脱した瞬間は、ノード優先順位の設定が完了していないため、次点のノード優先順位をもつノードはまだクロックマスタノードでなく、リング型ネットワーク内で、クロックマスタが存在しない期間が発生する。
このため過渡期にクロックマスタ無しでお互いが従属同期しあう状態に陥り、同期状態が不安定となり通信の一時的な乱れを引き起こすという問題点があり、特に、通信の乱れが瞬時においても許容されないようなシステムにおいては、前記特許文献1に示された構成では対応不可能であった。
In the device disclosed in Patent Document 1, when the node having the highest node priority leaves the ring network due to a failure or the like, the node having the next node priority changes to the clock master node. Since the node priority setting is not completed at the moment when the node having the highest node priority leaves, the node having the next node priority is not yet the clock master node, but the clock master in the ring network. A period in which there is no occurrence occurs.
For this reason, there is a problem that in the transition period, each other falls in a state of subordinate synchronization without a clock master, and the synchronization state becomes unstable, causing a temporary disruption of communication. In particular, the disruption of communication is not allowed even instantaneously. In such a system, the configuration disclosed in Patent Document 1 cannot be used.

この発明は、前記のような課題を解決するためになされたものであって、クロックマスタノードを複数にして、1個のクロックマスタノードに故障等が発生した場合においても、過渡的なクロック擾乱を起こさない信頼性の高いリング型ネットワークシステムを提供することを目的としている。   The present invention has been made in order to solve the above-described problem. Even when a failure occurs in one clock master node with a plurality of clock master nodes, a transient clock disturbance is generated. The purpose is to provide a highly reliable ring network system that does not cause any problems.

この発明に係るリング型ネットワークシステムは、情報を互いに送受信する複数のノードと、複数のノードをリング状に接続し前記情報が流される二重化された伝送路とを備え、
前記複数のノードのうち少なくとも1個のノードが自ノードのクロックにより動作し自ノードのクロックを他のノードに送るクロックマスタノードとして動作し、クロックマスタノード以外のノードがクロックマスタノードから送られるクロックに従うクロックスレーブノードとして動作し、
前記情報にはクロックマスタノードを決めるために使用するノード優先順位のデータが有り、
前記各ノードが、自ノードのノード優先順位である自ノード順位を設定するノード優先順位設定部と、前記各伝送路により受信した前記情報からノード優先順位のデータを抽出するノード優先順位抽出部と、前記情報から抽出したノード優先順位である伝送データ順位と前記自ノード順位の内で優先度が高い方を前記各伝送路に送出する前記情報のノード優先順位のデータに設定する順位情報生成部と、前記伝送データ順位と前記自ノード順位とを比較し両伝送路とも前記自ノード順位の方が優先度が高い場合にクロックマスタノードとして動作するように決定し、それ以外の場合にクロックスレーブノードとして動作するように決定する動作モード決定部とを有し、
前記複数のノードは、外部クロック入力を入力可能な少なくとも2個の第1のノードと、該第1のノード以外のノードである第2のノードに区分され、前記第1のノードは、外部クロック入力の有無を判断する外部クロック入力判断部を有し、
全ての前記第1のノードに入力される外部クロックの周波数は同じであり、
前記第1のノードの前記自ノード順位が必ず前記第2のノードの前記自ノード順位よりも優先度が高く、
前記第1のノードの前記動作モード決定部が、外部クロック入力が有ると前記外部クロック入力判断部が判断する場合にも外部クロックを自ノードのクロックとして使用してクロックマスタノードとして動作するように決定するものである。
A ring network system according to the present invention includes a plurality of nodes that transmit and receive information to each other, and a duplex transmission path that connects the plurality of nodes in a ring shape and flows the information.
At least one of the plurality of nodes operates as a clock master node that operates according to the clock of the own node and transmits the clock of the own node to other nodes, and a clock other than the clock master node is transmitted from the clock master node Operates as a clock slave node according to
The information includes node priority data used to determine the clock master node,
A node priority setting unit for setting each node's own node order which is the node priority of the node; a node priority order extracting unit for extracting node priority data from the information received by each transmission path; A rank information generator for setting the node priority data of the information to be transmitted to each transmission path, the higher one of the transmission data rank, which is the node priority extracted from the information, and the own node rank; And the transmission data order and the own node order are determined, and both transmission paths are determined to operate as a clock master node when the own node order is higher in priority, otherwise the clock slave An operation mode determination unit that determines to operate as a node;
The plurality of nodes are divided into at least two first nodes capable of inputting an external clock input and a second node which is a node other than the first node, and the first node is an external clock. An external clock input determination unit that determines the presence or absence of input,
The frequency of the external clock input to all the first nodes is the same,
The node order of the first node is necessarily higher in priority than the node order of the second node;
The operation mode determination unit of the first node operates as a clock master node using the external clock as a clock of its own node even when the external clock input determination unit determines that there is an external clock input. To decide.

この発明のリング型ネットワークシステムは、複数のノードがリング状に接続され、外部クロックを入力してクロックマスタとして動作するノードを複数化しているので、1個のクロックマスタノードが故障した場合にでも、過渡的なクロックの擾乱を起こさない信頼性の高いリング型ネットワークシステムが得られるという効果がある。   In the ring network system according to the present invention, a plurality of nodes are connected in a ring shape, and a plurality of nodes operating as clock masters by inputting an external clock are used. Therefore, even when one clock master node fails. There is an effect that a highly reliable ring network system that does not cause a transient clock disturbance can be obtained.

実施の形態1.
以下、この発明の実施の形態1を図1〜図5に基づいて説明する。
図1は、リング型ネットワークシステムを示すシステム構成図である。図2は、リング内のデータ伝送に用いられるフレームを示す概念図である。
図3はZ4バイト受信比較部32の構成を示すブロック図である。図4は、リング型ネットワークシステムにおけるノードの構成を示すブロック構成図である。図5は、各ノードにおけるノード優先順位番号の比較手順を示すフローチャートである。
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to FIGS.
FIG. 1 is a system configuration diagram showing a ring network system. FIG. 2 is a conceptual diagram showing a frame used for data transmission in the ring.
FIG. 3 is a block diagram showing the configuration of the Z4 byte reception comparison unit 32. As shown in FIG. FIG. 4 is a block diagram showing a node configuration in the ring network system. FIG. 5 is a flowchart showing a procedure for comparing node priority numbers in each node.

図1において、複数のノード、この場合4個のノード110、111、112、113は0系伝送路1及び1系伝送路2でリング状に結ばれている。なお、ノード110、111、112、113の内で、ノード110、111には網同期クロック供給装置が接続しており、外部クロックを入力可能な第1のノードである。これに対して、ノード112、113が外部クロックを入力できない第2のノードである。
なお、この実施の形態1ではノード数を4個としたが、これに限定されるものではない。
In FIG. 1, a plurality of nodes, in this case, four nodes 110, 111, 112, and 113 are connected by a 0-system transmission line 1 and a 1-system transmission line 2 in a ring shape. Of the nodes 110, 111, 112, and 113, the nodes 110 and 111 are connected to a network synchronous clock supply device, and are the first nodes to which an external clock can be input. On the other hand, the nodes 112 and 113 are second nodes that cannot input an external clock.
In the first embodiment, the number of nodes is four, but the present invention is not limited to this.

図1において、前記ノード110、112に図示された端末回線IF(端末回線インタフエース)20は、ITU−T(Internatinal Telcommunication Union:国際電気通信連合)規格G−703等の基準に応じたものである。
各端末回線IF20は、それぞれ回線伝送路21を介してTDM22(Time Devision Multiplexer:多重化装置)に接続されている。リング内を伝送されるフレームデータの同期をとるZ4バイト受信比較部32は、各ノード110、111、112、113に設けられている。なお、図1では図示していないが、ノード111、113にも、同様の端末回線IF20が設けられており、回線伝送路21を介してTDM22に接続されている。
In FIG. 1, the terminal line IF (terminal line interface) 20 illustrated in the nodes 110 and 112 is compliant with standards such as the ITU-T (International Telecommunications Union) standard G-703. is there.
Each terminal line IF 20 is connected to a TDM 22 (Time Division Multiplexer) via a line transmission path 21. A Z4 byte reception comparison unit 32 that synchronizes the frame data transmitted in the ring is provided in each of the nodes 110, 111, 112, and 113. Although not shown in FIG. 1, the nodes 111 and 113 are also provided with the same terminal line IF 20, and are connected to the TDM 22 via the line transmission path 21.

図2は、リング内のデータ伝送に用いられるフレームを示す概念図である。このフレームによりノード間で情報が送受信される。この図2全体でSTM−1フレーム(Syncronized Trans Mode−1フレーム)を示し、このSTM−1フレームには端末回線IF20からのデータを直接多重可能な1個のVC−4フレームが設けられている。また、STM−1フレームは、270バイト×9行のタイムスロットから成る。SOHは、9バイト×9行のタイムスロットから成るセクションオーバヘッド(SECTION OVER HEAD)であり、同期及び制御等のための固定した値が設定されるチャネルである。
また、POHは、1バイト×9行のタイムスロットから成るパスオーバヘッド(PASS OVER HEAD)であり、ユーザが自由に利用できるユーザチャネルを有する。この実施の形態1では、このパスオーバヘッドの第1のユーザチャネルであるZ4バイトに基準に応じたフレーム番号を設定するものである。例えば、STM−1フレームのVC−4フレームのZ4バイトには、1〜127のノード優先順位番号を設定する。ここで、0はノード優先順位番号として使用しないものとする。
FIG. 2 is a conceptual diagram showing a frame used for data transmission in the ring. Information is transmitted and received between nodes by this frame. 2 shows an STM-1 frame (Synchronized Trans Mode-1 frame), and this STM-1 frame is provided with one VC-4 frame capable of directly multiplexing data from the terminal line IF 20. . The STM-1 frame is composed of 270 bytes × 9 rows of time slots. SOH is a section overhead (SECTION OVER HEAD) consisting of 9 bytes × 9 rows of time slots, and is a channel in which fixed values for synchronization and control are set.
POH is a path overhead (PASS OVER HEAD) composed of 1 byte × 9 rows of time slots, and has a user channel that a user can freely use. In the first embodiment, a frame number corresponding to the reference is set in the Z4 byte which is the first user channel of this path overhead. For example, node priority numbers 1 to 127 are set in the Z4 byte of the VC-4 frame of the STM-1 frame. Here, 0 is not used as a node priority number.

次に、図3は、前記各ノード110〜113に設けられているZ4バイト受信比較部32の構成を示している。Z4バイト受信比較部32は、フレーム受信部を構成するSTM−1フレーム同期検出部50、SOH終端部51及びPOH終端部52と、フレーム送信部を構成するPOH生成部59、SOH付加部60及びSTM−1フレーム同期パターン付加部61と、Z4バイトの抽出と比較を行うためのZ4バイト抽出部62、ノード優先順位設定部63、外部クロック入力判断部69及びZ4バイト比較部64と、伝送されて来たフレーム及び伝送するフレームを保存する多重分離メモリ部56とを有する。
STM−1フレーム同期検出部50はノード110〜113に受信されたデータのSTM−1フレームの同期を取る。STM−1フレーム同期検出部50が抽出した受信クロックは、クロック再生部67(後述)に送られる。SOH終端部51はSOHの解析を行い、POH終端部52はPOHの解析を行う。
受信したフレームは多重分離メモリ部55においてこのノードに対するものかどうかがチェックされ、このノードに対するフレームは、端末回線IF20に送られる。このノードに対するものでないフレームと端末回線IF20から送られてきたフレームは多重分離メモリ部55に保存され、順番にPOH生成部59で処理される。
Next, FIG. 3 shows a configuration of the Z4 byte reception comparison unit 32 provided in each of the nodes 110 to 113. The Z4 byte reception comparison unit 32 includes an STM-1 frame synchronization detection unit 50, an SOH termination unit 51 and a POH termination unit 52 that constitute a frame reception unit, a POH generation unit 59, an SOH addition unit 60, and a frame transmission unit. STM-1 frame synchronization pattern adding unit 61, Z4 byte extracting unit 62 for extracting and comparing Z4 bytes, node priority order setting unit 63, external clock input determining unit 69 and Z4 byte comparing unit 64 are transmitted. And a demultiplexing memory unit 56 for storing incoming frames and frames to be transmitted.
The STM-1 frame synchronization detection unit 50 synchronizes the STM-1 frame of the data received by the nodes 110-113. The reception clock extracted by the STM-1 frame synchronization detection unit 50 is sent to a clock recovery unit 67 (described later). The SOH termination unit 51 performs SOH analysis, and the POH termination unit 52 performs POH analysis.
It is checked whether the received frame is for this node in the demultiplexing memory 55, and the frame for this node is sent to the terminal line IF 20. Frames not directed to this node and frames sent from the terminal line IF 20 are stored in the demultiplexing memory unit 55 and processed by the POH generation unit 59 in order.

POH生成部59は、多重分離メモリ部55から送られて来るフレームに対して、Z4比較部64が決定したノード優先順位番号をPOHのZ4バイトに設定する。つまり、POH生成部59は順位情報の生成を行う順位情報生成部である。SOH付加部60はSOHの付加を行い、STM−1フレーム同期パターン付加部61はSTM−1フレームを送信する。
ノード優先順位抽出部であるZ4バイト抽出部62は、受信したVC−4フレームのZ4バイトからノード優先順位番号を抽出する。また、ノード優先順位設定部63は、自ノードのノード優先順位番号を設定するものであり、例えばディップスイッチを用いる。
The POH generation unit 59 sets the node priority number determined by the Z4 comparison unit 64 to the Z4 byte of the POH for the frame sent from the demultiplexing memory unit 55. That is, the POH generation unit 59 is a rank information generation unit that generates rank information. The SOH adding unit 60 adds SOH, and the STM-1 frame synchronization pattern adding unit 61 transmits the STM-1 frame.
The Z4 byte extracting unit 62, which is a node priority extracting unit, extracts a node priority number from the Z4 byte of the received VC-4 frame. The node priority order setting unit 63 sets the node priority order number of its own node, and uses, for example, a dip switch.

ここで、ノード優先順位番号について説明しておく。ノード優先順位番号はノードの優先順位を決定するものであり、ノードごとに異なる番号とする。ノード優先順位番号が小さいノードを優先度が高いとする。第1のノードであるノード110、111には、第2のノードであるノード112、113よりも小さいすなわち優先順が高い番号を設定する。なお、ノード優先順位番号が同じ場合には、ノード自体の番号が小さい方を優先順位が高いと判断するなど、他のデータと組み合わせてノード優先順位を判断することも可能である。また、ノード優先順位番号が大きいノードを優先度が高いとしてもよい。
動作モード決定部であるZ4バイト比較部64は、Z4バイトから抽出されたノード優先順位番号とノード優先順位設定部63により設定されたノード優先順位番号とを比較し、比較結果と外部クロック入力判断部69からの入力を元に、動作モードを決める。決定した動作モードはクロック選択部65で利用され、優先度が高い方のノード優先順位番号はPOH生成部59で使用される。
Here, the node priority number will be described. The node priority order number determines the priority order of the nodes, and is different for each node. Assume that a node with a low node priority number has a high priority. For the nodes 110 and 111 that are the first nodes, numbers that are smaller than the nodes 112 and 113 that are the second nodes, that is, in a higher priority order, are set. When the node priority number is the same, it is possible to determine the node priority in combination with other data, such as determining that the smaller node number is the higher priority. Further, a node having a higher node priority number may have a higher priority.
The Z4 byte comparison unit 64 that is an operation mode determination unit compares the node priority number extracted from the Z4 byte with the node priority number set by the node priority setting unit 63, and determines the comparison result and external clock input determination. Based on the input from the unit 69, the operation mode is determined. The determined operation mode is used by the clock selection unit 65, and the node priority number with the higher priority is used by the POH generation unit 59.

外部クロック入力判断部69は外部クロックを入力可能な第1のノードに有り、外部クロック入力68を使用するかどうかを設定するものであり、例えばディップスイッチを用いる。外部クロックを入力できない第2のノードには外部クロック入力判断部69が無く、Z4バイト比較部64は常に外部クロック入力が無いものとして動作する。外部クロック入力判断部69を外部クロック入力の有無を自動で判断するソフトウェアで構成したり、すべてのノードに外部クロック入力判断部69を持たせたりしてもよい。   The external clock input determination unit 69 is provided in the first node capable of inputting an external clock, and sets whether to use the external clock input 68. For example, a dip switch is used. The second node that cannot input the external clock does not have the external clock input determination unit 69, and the Z4 byte comparison unit 64 always operates assuming that there is no external clock input. The external clock input determining unit 69 may be configured by software that automatically determines the presence or absence of an external clock input, or all nodes may have the external clock input determining unit 69.

図4を参照して、クロック選択部65の構成を説明する。クロック選択部65には、STM−1フレーム同期検出部50が抽出した受信クロックを再生するクロック再生部67と、自ノードのクロックを生成するマスタクロック生成部66とを有する。また、第1のノードでは、網同期クロック制御装置4からの外部クロックが入力される外部クロック入力部68が有る。外部クロック入力部68が有り、外部クロック入力判断部69が外部クロック有りと判断する場合は、マスタクロック生成部66は外部クロック入力部68からの外部クロックを自ノードのクロックとして生成する。
クロック選択部65は、0系と1系のZ4バイト比較部64とがともにクロックマスタノードとして動作すべきだと判断する場合にはマスタクロック生成部66からのクロックを、そうでない場合はクロック再生部67が再生したクロックを、0系と1系のZ4バイト受信比較部32に供給する。
The configuration of the clock selector 65 will be described with reference to FIG. The clock selection unit 65 includes a clock recovery unit 67 that recovers the reception clock extracted by the STM-1 frame synchronization detection unit 50, and a master clock generation unit 66 that generates a clock of its own node. In the first node, there is an external clock input unit 68 to which an external clock from the network synchronous clock control device 4 is input. When there is an external clock input unit 68 and the external clock input determination unit 69 determines that there is an external clock, the master clock generation unit 66 generates an external clock from the external clock input unit 68 as a clock of its own node.
The clock selection unit 65 regenerates the clock from the master clock generation unit 66 when it is determined that both the 0-system and the 1-system Z4 byte comparison unit 64 should operate as a clock master node. The clock reproduced by the unit 67 is supplied to the 0-system and 1-system Z4 byte reception comparison section 32.

次に動作について説明する。図1において、TDM22により時分割多重されたディジタルデータは、回線伝送路21を通り端末回線IF20で終端される。各ノード110〜113のうち、ノード110、111がクロックマスタノードとして動作し、残りはクロックスレーブノードとして動作することになるが、立ち上げ直後は全てのノード110〜113が自ノードのクロックで動作する。
各ノード110〜113は、自らのタイミングでノード優先順位設定部63により設定された優先順位番号をPOHのZ4バイト(図2参照)に設定する。ここで、ノード優先順位番号は、小さい方が優先順位の高いノードとする。各ノードにおいては隣接するノードから受信したフレーム中のZ4バイトのノード優先順位番号(伝送データ順位と呼ぶ)と予めノード優先順位設定部63により設定された自ノードのノード優先順位番号(自ノード順位と呼ぶ)とを比較する。
Next, the operation will be described. In FIG. 1, the digital data time-division multiplexed by the TDM 22 passes through the line transmission path 21 and is terminated at the terminal line IF 20. Among the nodes 110 to 113, the nodes 110 and 111 operate as clock master nodes, and the rest operate as clock slave nodes, but immediately after startup, all the nodes 110 to 113 operate with their own clocks. To do.
Each of the nodes 110 to 113 sets the priority number set by the node priority setting unit 63 at its own timing in the Z4 byte (see FIG. 2) of the POH. Here, the smaller node priority number is the node with the higher priority. In each node, a Z4 byte node priority number (referred to as transmission data rank) in a frame received from an adjacent node, and a node priority number of the node set in advance by the node priority setting unit 63 (own node rank) Is called).

その比較手順を図3のブロック構成図及び図5のフローチャートを参照しながら説明する。ステップS1において、ノード優先順位抽出部であるZ4バイト抽出部62はPOHのZ4バイトから伝送データ順位Mを抽出する。ステップS2において、Z4バイト比較部(動作モード決定部)64は、伝送データ順位Mと自ノード順位Nとを比較する。
ステップS2において、Z4バイトから抽出した伝送データ順位Mの方が大きい場合は、ステップS3において自ノード順位NをPOH生成部59においてZ4バイトに設定し、ステップS4において、カウンタの計数値nに1を加えステップS5へ行く。
The comparison procedure will be described with reference to the block diagram of FIG. 3 and the flowchart of FIG. In step S1, the Z4 byte extracting unit 62, which is a node priority extracting unit, extracts the transmission data order M from the Z4 byte of the POH. In step S2, the Z4 byte comparison unit (operation mode determination unit) 64 compares the transmission data rank M with the own node rank N.
In step S2, if the transmission data rank M extracted from the Z4 byte is larger, the own node rank N is set to Z4 byte in the POH generation unit 59 in step S3, and the count value n of the counter is set to 1 in step S4. And go to step S5.

ステップS5において、カウンタの計数値nが所定値より大きいかどうか、すなわち伝送データ順位Mが自ノード順位Nよりも大きい値であることが所定回数続けば、ステップS6においてそのノードを仮マスタノードとし、ステップS8へ進む。ここで、指定回数はノードの総数にノイズ等に対する若干の余裕を加えた値に設定しておく。例えば、ノードの総数が127ならば、1.1倍の140回位にしておく。
ステップS2において、伝送データ順位Mが自ノード順位Nよりも小さいか等しい場合は、ステップS7において、伝送データ順位MをPOH生成部59においてZ4バイトに設定し、次ノードに送信し、ステップS8へ行く。ステップS8において、0系、1系両系が共に仮マスタノードであるかどうかを判断し、仮マスタノードであるならばステップS10へ行く。ステップS8において、0系、1系両系が共に仮マスタノードでないならば、S9へ行く。
In step S5, if the count value n of the counter is larger than a predetermined value, that is, if the transmission data rank M is a value larger than the own node rank N for a predetermined number of times, that node is set as a temporary master node in step S6. The process proceeds to step S8. Here, the specified number of times is set to a value obtained by adding a slight margin for noise or the like to the total number of nodes. For example, if the total number of nodes is 127, it is set to 140 times, 1.1 times.
If the transmission data rank M is smaller than or equal to the own node rank N in step S2, the transmission data rank M is set to Z4 bytes in the POH generation unit 59 in step S7, transmitted to the next node, and the process proceeds to step S8. go. In step S8, it is determined whether both the 0-system and the 1-system are temporary master nodes. If they are temporary master nodes, the process goes to step S10. In step S8, if neither the 0 system nor the 1 system are both temporary master nodes, the process goes to S9.

ステップ9において、外部クロック入力判断部69にて外部クロック入力有りと判断されているならばS10へ行く。外部クロック入力判断部69にて外部クロック入力有りと判断されていない場合には、このノードがクロックマスタノードでないことになり、S12に進む。
ステップS10において、当該ノードをクロックマスタノードとし、ステップS11においてクロック選択部65によリクロック生成部66のクロックを使用する。ステップS12では、当該ノードをクロックスレーブノードとする。クロックスレーブノードではSTM−1フレーム同期検出部50が抽出した受信クロックを使用する。
If it is determined in step 9 that the external clock input determination unit 69 determines that there is an external clock input, the process proceeds to S10. If the external clock input determining unit 69 does not determine that there is an external clock input, this node is not a clock master node, and the process proceeds to S12.
In step S10, the node is set as a clock master node, and in step S11, the clock selection unit 65 uses the clock of the reclock generation unit 66. In step S12, the node is set as a clock slave node. In the clock slave node, the reception clock extracted by the STM-1 frame synchronization detection unit 50 is used.

このようにノード優先順位の最も高く設定されたノードあるいは外部クロック入力有りと判断されたノードがクロックマスタノードとして動作することになる。新しくノードが追加された場合も、同様である。また、クロックマスタノードとして動作させるノードを変更したい場合は、ノード優先順位の設定、および、外部クロック入力の有無を変更する。
従って、外部クロック入力有りと判断され、かつノード優先順位が最高と次点に設定されているノード110とノード111がともにクロックマスタノードとして動作することになる。ノード110、ノード111のどちらかが故障したとしても、クロックマスタノードが存在しない期間が発生せず、過渡的なクロックの擾乱は発生しない。なお、外部クロック入力判断部69により、外部クロック入力ありと判断されるノードを2個としたが、2個より多くてもよい。また、同一の網同期クロック入力装置4から複数のノードに外部クロックを入力するようにしたが、同じ周波数のクロックであれば、ノード毎に異なる装置から外部クロックを入力するようにしてもよい。
Thus, the node set with the highest node priority or the node determined to have an external clock input operates as the clock master node. The same applies when a new node is added. In addition, when it is desired to change the node that operates as the clock master node, the node priority setting and the presence / absence of external clock input are changed.
Therefore, both the node 110 and the node 111, which are determined to have an external clock input and whose node priority is set to the highest and next node, operate as clock master nodes. Even if one of the nodes 110 and 111 fails, a period in which no clock master node exists does not occur, and a transient clock disturbance does not occur. Although two nodes are determined by the external clock input determination unit 69 as having an external clock input, the number of nodes may be more than two. Further, although the external clock is input to the plurality of nodes from the same network synchronous clock input device 4, the external clock may be input from a different device for each node as long as the clocks have the same frequency.

実施の形態2.
なお、前記実施の形態1では、外部クロック入力部68への、外部クロック入力が停止するケースがない場合について述べたが、図6に示すように外部クロック入力断検出回路70を設け、外部クロック入力部68の故障により外部クロック入力断時、つまり外部クロックが正常に入力されていないときには、外部クロック入力判断部69にて外部クロック入力ありと判断されるならば、クロックマスタノードに設定されているノードからのリングヘの信号出力を強制的に停止してリング型ネットワークから離脱するようにする。このように外部クロック入力断検出回路70を設けたので、誤ってクロックスレーブノードがこの外部クロック入力断ノードに従属同期を継続することを回避し、もう一方のクロックマスタノードに従属同期することができる。
Embodiment 2. FIG.
In the first embodiment, the case where the external clock input to the external clock input unit 68 is not stopped has been described. However, as shown in FIG. When the external clock input is interrupted due to the failure of the input unit 68, that is, when the external clock is not normally input, if the external clock input determination unit 69 determines that there is an external clock input, it is set as the clock master node. The signal output from the node to the ring is forcibly stopped to leave the ring network. Since the external clock input disconnection detection circuit 70 is provided in this manner, it is possible to prevent the clock slave node from erroneously continuing the slave synchronization to the external clock input disconnection node and to perform the slave synchronization to the other clock master node. it can.

実施の形態3.
なお、前記実施の形態2では、外部クロック入力判断部69により、外部クロック入力有りと判断されているノードで外部クロック入力断を検出した時には、そのノードからのリングヘの信号出力を強制的に停止してリング型ネットワークから離脱する場合について述べたが、図7に示すように、外部クロック入力判断部69により外部クロック入力有りと判断されているノードで、外部クロック入力断検出回路70により外部クロック入力断を検出した時には、クロックマスタノードからクロックスレーブノードに移行して他のクロックマスタノードに従属同期するとともに、両系の伝送路に送信するフレームのZ4バイトに受信フレームから抽出したノード優先順位を設定し、また、他のノードが自ノードに従属しないようにする信号もフレームの所定の位置に設定する。
Embodiment 3 FIG.
In the second embodiment, when the external clock input determining unit 69 detects the external clock input disconnection at the node determined to have the external clock input, the signal output from the node to the ring is forcibly stopped. As described above with reference to FIG. 7, the external clock input disconnection detection circuit 70 detects the external clock input at the node where the external clock input determination unit 69 determines that there is an external clock input. When an input disconnection is detected, the node shifts from the clock master node to the clock slave node and is subordinately synchronized with the other clock master nodes, and the node priority order extracted from the received frame in the Z4 byte of the frame transmitted to both transmission paths And a signal that prevents other nodes from subordinate to its own node. Set to a predetermined position of the frame.

他のノードが自ノードに従属しないようにする信号として、この実施の形態3では、前記特許文献1での実施の形態5における上流障害信号と同等な信号を使用する。上流障害信号を受信した各ノードの動作も前記特許文献1の場合と同様とする。
また、図7における上流障害通知出力とは、前記特許文献1の実施の形態5における上流障害通知出力と同等な信号を出力することを意味する。こうすると、クロックスレーブノードは、外部クロック入力断となったクロックマスタノードに従属同期していたすべてのクロックスレーブノードは、他のクロックマスタノードに従属同期することになり、外部クロック入力断となったノードを、ネットワークから離脱させる必要がなく、自身のノードにつながる端末の通信を継続させることができるという効果がある。
なお、他のノードが自ノードに従属しないようにする信号として別の信号を使用してもよい。
In the third embodiment, a signal equivalent to the upstream failure signal in the fifth embodiment in Patent Document 1 is used as a signal that prevents other nodes from subordinate to the own node. The operation of each node that has received the upstream failure signal is the same as in the case of Patent Document 1.
Further, the upstream failure notification output in FIG. 7 means that a signal equivalent to the upstream failure notification output in the fifth embodiment of Patent Document 1 is output. In this way, the clock slave node is subordinately synchronized with the other clock master node, and all clock slave nodes that have been subordinately synchronized with the clock master node that has been disconnected from the external clock are disconnected from the external clock input. There is no need to leave the connected node off the network, and there is an effect that the communication of the terminal connected to the own node can be continued.
Note that another signal may be used as a signal that prevents other nodes from being subordinate to the own node.

以上のようなこの発明の実施の形態1〜3は、高い信頼性を必要とされるリング型ネットワークシステムに利用可能である。   The first to third embodiments of the present invention as described above can be used for a ring network system that requires high reliability.

この発明の実施の形態1のリング型ネットワークシステムを示すシステム構成図である。1 is a system configuration diagram showing a ring network system according to a first embodiment of the present invention. この発明の実施の形態1のリング内データ伝送に用いられるフレームを示す概念図である。It is a conceptual diagram which shows the flame | frame used for the data transmission in the ring of Embodiment 1 of this invention. この発明の実施の形態1のZ4バイト受信比較部の構成を示すブロック図である。It is a block diagram which shows the structure of the Z4 byte reception comparison part of Embodiment 1 of this invention. この発明の実施の形態1のリング型ネットワークシステムにおけるノードの構成を示すブロック構成図である。It is a block block diagram which shows the structure of the node in the ring type network system of Embodiment 1 of this invention. この発明の実施の形態1の各ノードにおけるノード優先順位番号の比較手順を示すフローチャートである。It is a flowchart which shows the comparison procedure of the node priority number number in each node of Embodiment 1 of this invention. この発明の実施の形態2のリング型ネットワークシステムを示すシステム構成図である。It is a system block diagram which shows the ring type network system of Embodiment 2 of this invention. この発明の実施の形態3のリング型ネットワークシステムを示すシステム構成図である。It is a system block diagram which shows the ring type network system of Embodiment 3 of this invention.

符号の説明Explanation of symbols

1 0系伝送路、2 1系伝送路、4 網同期クロック供給装置、
32 Z4バイト受信比較部、59 POH生成部(順位情報生成部)、
62 Z4バイト抽出部(ノード優先順位抽出部)、63 ノード優先順位設定部、
64 Z4バイト比較部(動作モード決定部)、69 外部クロック入力判断部、
70 外部クロック入力断検出回路、110〜113 ノード。
1 0 transmission line, 2 1 transmission line, 4 network synchronous clock supply device,
32 Z4 byte reception comparison unit, 59 POH generation unit (rank information generation unit),
62 Z4 byte extracting unit (node priority extracting unit), 63 node priority setting unit,
64 Z4 byte comparison unit (operation mode determination unit), 69 external clock input determination unit,
70 External clock input disconnection detection circuit, 110 to 113 nodes.

Claims (6)

情報を互いに送受信する複数のノードと、複数のノードをリング状に接続し前記情報が流される二重化された伝送路とを備え、
前記複数のノードのうち少なくとも1個のノードが自ノードのクロックにより動作し自ノードのクロックを他のノードに送るクロックマスタノードとして動作し、クロックマスタノード以外のノードがクロックマスタノードから送られるクロックに従うクロックスレーブノードとして動作し、
前記情報にはクロックマスタノードを決めるために使用するノード優先順位のデータが有り、
前記各ノードが、自ノードのノード優先順位である自ノード順位を設定するノード優先順位設定部と、前記各伝送路により受信した前記情報からノード優先順位のデータを抽出するノード優先順位抽出部と、前記情報から抽出したノード優先順位である伝送データ順位と前記自ノード順位の内で優先度が高い方を前記各伝送路に送出する前記情報のノード優先順位のデータに設定する順位情報生成部と、前記伝送データ順位と前記自ノード順位とを比較し両伝送路とも前記自ノード順位の方が優先度が高い場合にクロックマスタノードとして動作するように決定し、それ以外の場合にクロックスレーブノードとして動作するように決定する動作モード決定部とを有し、
前記複数のノードは、外部クロック入力を入力可能な少なくとも2個の第1のノードと、該第1のノード以外のノードである第2のノードに区分され、前記第1のノードは、外部クロック入力の有無を判断する外部クロック入力判断部を有し、
全ての前記第1のノードに入力される外部クロックの周波数は同じであり、
前記第1のノードの前記自ノード順位が必ず前記第2のノードの前記自ノード順位よりも優先度が高く、
前記第1のノードの前記動作モード決定部が、外部クロック入力が有ると前記外部クロック入力判断部が判断する場合にも外部クロックを自ノードのクロックとして使用してクロックマスタノードとして動作するように決定することを特徴とするリング型ネットワークシステム。
A plurality of nodes that transmit and receive information to each other, and a duplex transmission path that connects the plurality of nodes in a ring shape and flows the information,
At least one of the plurality of nodes operates as a clock master node that operates according to the clock of the own node and transmits the clock of the own node to other nodes, and a clock other than the clock master node is transmitted from the clock master node Operates as a clock slave node according to
The information includes node priority data used to determine the clock master node,
A node priority setting unit for setting each node's own node order which is the node priority of the node; a node priority order extracting unit for extracting node priority data from the information received by each transmission path; A rank information generation unit that sets the node priority order data of the information to be sent to each transmission path, whichever is higher among the transmission data rank that is the node priority order extracted from the information and the own node rank The transmission data order and the own node order are compared, and both transmission paths are determined to operate as a clock master node when the own node order has a higher priority, otherwise the clock slave An operation mode determination unit that determines to operate as a node;
The plurality of nodes are divided into at least two first nodes capable of inputting an external clock input and a second node which is a node other than the first node, and the first node is an external clock. An external clock input determination unit that determines the presence or absence of input,
The frequency of the external clock input to all the first nodes is the same,
The node order of the first node is necessarily higher in priority than the node order of the second node,
The operation mode determination unit of the first node operates as a clock master node using the external clock as a clock of its own node even when the external clock input determination unit determines that there is an external clock input. A ring network system characterized by deciding.
外部クロックが正常に入力されているかどうかを検出する外部クロック入力断検出部を前記第1のノードが有し、
外部クロック入力が有ると前記外部クロック入力判断部が判断しており、かつ外部クロックが正常に入力されていないと前記外部クロック入力断検出部が検出した前記ノードが、伝送路への情報の送信を停止することを特徴とする請求項1に記載のリング型ネットワークシステム。
The first node has an external clock input break detection unit that detects whether or not an external clock is normally input;
The external clock input determination unit determines that there is an external clock input, and the node detected by the external clock input disconnection detection unit if the external clock is not normally input is transmitted by the node to the transmission path. The ring network system according to claim 1, wherein the ring network system is stopped.
外部クロックが正常に入力されているかどうかを検出する外部クロック入力断検出部を前記第1のノードが有し、
外部クロック入力が有ると前記外部クロック入力判断部が判断しており、かつ外部クロックが正常に入力されていないと前記外部クロック入力断検出部が検出した前記ノードにおいて、その前記ノードの前記動作モード決定部がクロックスレーブノードとして動作することを決定し、他のノードが自ノードに従属しないようにする信号をその前記ノードが各伝送路に送出することを特徴とする請求項1に記載のリング型ネットワークシステム。
The first node has an external clock input break detection unit that detects whether or not an external clock is normally input;
In the node where the external clock input determining unit determines that there is an external clock input, and the external clock input disconnection detecting unit detects that the external clock is not normally input, the operation mode of the node 2. The ring according to claim 1, wherein the decision unit decides to operate as a clock slave node, and the node sends a signal for preventing other nodes from subordinate to the own node to each transmission line. Type network system.
二重化された伝送路によりリング状に接続されてリング型ネットワークを構成して互いに情報を送受信し、自ノードのクロックにより動作し自ノードのクロックを他のノードに送るクロックマスタノードまたはクロックマスタノードから送られるクロックに従うクロックスレーブノードの何れかとして動作するノードであって、
外部クロック入力の有無を判断する外部クロック入力判断部と、
自ノードのノード優先順位である自ノード順位を設定するノード優先順位設定部と、
前記各伝送路により受信した前記情報からノード優先順位のデータを抽出するノード優先順位抽出部と、
前記情報から抽出したノード優先順位である伝送データ順位と前記自ノード順位の内で優先度が高い方を前記各伝送路に送出する前記情報のノード優先順位のデータに設定する順位情報生成部と、
前記伝送データ順位と前記自ノード順位とを比較し両伝送路とも前記自ノード順位の優先度方が高い場合または外部クロック入力が有ると前記外部クロック入力判断部が判断する場合の何れかの場合にクロックマスタノードとして動作するように決定し、それ以外の場合にクロックスレーブノードとして動作するように決定する動作モード決定部とを備え、
外部クロック入力が有ると前記外部クロック入力判断部が判断する場合には、外部クロックを自ノードのクロックとして使用することを特徴とするリング型ネットワーク用ノード。
From a clock master node or a clock master node that is connected in a ring form by a duplex transmission path to form a ring network, send / receive information to / from each other, operate with the clock of its own node, and send its own clock to another node A node that operates as one of the clock slave nodes according to the clock being sent,
An external clock input determination unit for determining the presence or absence of an external clock input;
A node priority order setting unit for setting the own node order that is the node priority order of the own node;
A node priority extraction unit that extracts node priority data from the information received by each transmission path;
A rank information generation unit for setting the node priority order data of the information to be transmitted to each transmission path, the transmission data rank that is the node priority order extracted from the information and the higher priority among the own node ranks; ,
The transmission data order and the own node order are compared, and either of the cases where the priority of the own node order is higher in both transmission paths or the case where the external clock input determination unit determines that there is an external clock input And an operation mode determination unit that determines to operate as a clock slave node in other cases.
A ring network node characterized in that, when the external clock input determination unit determines that there is an external clock input, the external clock is used as a clock of its own node.
外部クロックが正常に入力されているかどうかを検出する外部クロック入力断検出部を備え、
外部クロック入力が有ると前記外部クロック入力判断部が判断しており、かつ外部クロックが正常に入力されていないと前記外部クロック入力断検出部が検出した場合に、自ノードから伝送路への情報の送信を停止することを特徴とする請求項4に記載のリング型ネットワーク用ノード。
It has an external clock input disconnection detection unit that detects whether the external clock is normally input,
When the external clock input determination unit determines that there is an external clock input, and the external clock input disconnection detection unit detects that the external clock is not normally input, information from the own node to the transmission path The ring network node according to claim 4, wherein the transmission of the ring network is stopped.
外部クロックが正常に入力されているかどうかを検出する外部クロック入力断検出部を備え、
外部クロック入力が有ると前記外部クロック入力判断部が判断しており、かつ外部クロックが正常に入力されていないと前記外部クロック入力断検出部が検出した場合に、前記動作モード決定部がクロックスレーブノードとして動作することを決定し、各伝送路に他のノードが自ノードに従属しないようにする信号を送出することを特徴とする請求項4に記載のリング型ネットワーク用ノード。
It has an external clock input disconnection detection unit that detects whether the external clock is normally input,
When the external clock input determination unit determines that there is an external clock input, and the external clock input disconnection detection unit detects that the external clock is not normally input, the operation mode determination unit determines that the clock slave 5. The ring network node according to claim 4, wherein the ring network node is determined to operate as a node, and sends a signal that prevents other nodes from subordinate to the own node to each transmission path.
JP2004357663A 2004-12-10 2004-12-10 Ring-shaped network system and ring-shaped network node Pending JP2006166286A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357663A JP2006166286A (en) 2004-12-10 2004-12-10 Ring-shaped network system and ring-shaped network node

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004357663A JP2006166286A (en) 2004-12-10 2004-12-10 Ring-shaped network system and ring-shaped network node

Publications (1)

Publication Number Publication Date
JP2006166286A true JP2006166286A (en) 2006-06-22

Family

ID=36667748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357663A Pending JP2006166286A (en) 2004-12-10 2004-12-10 Ring-shaped network system and ring-shaped network node

Country Status (1)

Country Link
JP (1) JP2006166286A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123491B (en) * 2007-09-21 2010-08-18 中兴通讯股份有限公司 An implementation device and method for time synchronization of advanced telecom computer architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123491B (en) * 2007-09-21 2010-08-18 中兴通讯股份有限公司 An implementation device and method for time synchronization of advanced telecom computer architecture

Similar Documents

Publication Publication Date Title
US6317475B1 (en) Synchronization of telecommunications network
US6606362B1 (en) Synchronization in a telecommunications network
JP3791983B2 (en) Switching device of active reference by synchronization message
GB2341041A (en) Clock synchronisation
US5878095A (en) Hierarchical synchronization method
EP0667997A1 (en) A hierarchical synchronization method and a telecommunications system employing message-based synchronization
JP2000216741A (en) Synchronizing of network elements in synchronous digital communication network
EP0748547A1 (en) Hierarchical synchronization method
JP3235730B2 (en) Synchronization method for synchronous data communication network and communication device used in the synchronous data communication network
US6560245B1 (en) Telecommunications system
EP0748548A1 (en) Hierarchical synchronization method
JP2001016240A (en) Optical ring network
JP2001358736A (en) Ring network system
JPH09261210A (en) Synchronization clock distribution system for synchronization transmission system
JP3052922B2 (en) COMMUNICATION TERMINAL DEVICE, ITS OPERATION CLOCK SELECTION METHOD, AND RECORDING MEDIUM RECORDING ITS CONTROL PROGRAM
JP2006166286A (en) Ring-shaped network system and ring-shaped network node
JP4181867B2 (en) Synchronous network establishment method and apparatus
JP3331451B2 (en) Digital signal transmission equipment
JPH07107105A (en) Subordinate synchronization control method for duplex loop lan
JP3409234B2 (en) Add-drop multiplexer device
JP3492558B2 (en) Ring network system
EP0910189A2 (en) Network synchronization for SDH/SONET
JP3842534B2 (en) Transmission equipment
JP3542267B2 (en) Clock erroneous switching prevention transmission apparatus and clock switching method
JP4187480B2 (en) Clock synchronous switching device