JP2006164098A - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
JP2006164098A
JP2006164098A JP2004357580A JP2004357580A JP2006164098A JP 2006164098 A JP2006164098 A JP 2006164098A JP 2004357580 A JP2004357580 A JP 2004357580A JP 2004357580 A JP2004357580 A JP 2004357580A JP 2006164098 A JP2006164098 A JP 2006164098A
Authority
JP
Japan
Prior art keywords
microcomputer
power supply
constant current
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004357580A
Other languages
Japanese (ja)
Inventor
Yoshinori Tejima
芳徳 手嶋
Yasuyuki Ishikawa
靖之 石川
Masatoyo Mizawa
勝豊 見澤
Hideaki Ishihara
秀昭 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004357580A priority Critical patent/JP2006164098A/en
Publication of JP2006164098A publication Critical patent/JP2006164098A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power circuit that can reconcile the high-speed suppression of variations in supply voltage supplied to a microcomputer and low power consumption. <P>SOLUTION: When the operation mode of a microcomputer 1 is a normal operation mode, a detection signal MS output from a load current monitor 4 is in a high level to switch on an NMOS transistor 103 of a constant current part 100a of an operational amplifier 2, so that a constant current i1 is made to have a magnitude decided by a resistor 101 and increased to accelerate the response speed of the operational amplifier 2. When the operation mode of the microcomputer 1 is a low power consumption mode, the detection signal MS is in a low level to switch off the NMOS transistor 103, so that the constant current i1 is reduced, to suppress the power consumption of the operational amplifier 2. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、動作モードを通常動作モードまたは低消費電力モードに変化させるマイクロコンピュータの電源回路に関する。   The present invention relates to a microcomputer power supply circuit that changes an operation mode to a normal operation mode or a low power consumption mode.

従来、この種の電源回路として図５に示すものが知られている。図５は、その電源回路を備えたマイクロコンピュータ（以下、マイコンと略す）の回路図である。
マイコン２０には、ＣＰＵ、ＲＯＭおよびＲＡＭ等から構成される回路５へ電源Ｖｃｃ（例えば５Ｖ直流電源）を供給するための電源回路２１が備えられている。電源回路２１の電源供給ライン６には、電源Ｖｃｃからの供給電流を制御するためのＰチャネル型ＭＯＳ電界効果トランジスタ（以下、ＰＭＯＳトランジスタという）Ｐ２が接続されている。ＰＭＯＳトランジスタＰ２のゲートには、オペアンプ２の出力側が接続されている。オペアンプ２の反転入力端子には基準電圧源３の基準電圧が印加されており、非反転入力端子には、ＰＭＯＳトランジスタＰ２の出力電圧を抵抗Ｒ１，Ｒ２により分圧した分圧電圧が印加されている。回路５への電源出力ライン１０には、外付けコンデンサＣ１の一端が接続されている。
そして、電源Ｖｃｃの電圧が目標電圧から低下し、抵抗Ｒ１，Ｒ２による分圧電圧が基準電圧よりも低くなると、オペアンプ２からの出力電圧が低下し、ＰＭＯＳトランジスタＰ２のドレイン電流が増加するため、電源Ｖｃｃの電圧が目標電圧まで上昇する。また、電源Ｖｃｃの電圧が目標電圧から上昇し、抵抗Ｒ１，Ｒ２による分圧電圧が基準電圧よりも高くなると、オペアンプ２からの出力電圧が上昇し、ＰＭＯＳトランジスタＰ２のドレイン電流が減少するため、電源Ｖｃｃの電圧低下が目標電圧まで低下する。
また、外付けコンデンサＣ１は、マイコン２０が低消費電力モードから通常動作モードに変化するときの消費電流の急増を抑制する。 Conventionally, such a power supply circuit shown in FIG. 5 is known. FIG. 5 is a circuit diagram of a microcomputer (hereinafter abbreviated as a microcomputer) provided with the power supply circuit.
The microcomputer 20 is provided with a power supply circuit 21 for supplying a power supply Vcc (for example, a 5V DC power supply) to the circuit 5 including a CPU, a ROM, a RAM, and the like. Connected to the power supply line 6 of the power supply circuit 21 is a P-channel MOS field effect transistor (hereinafter referred to as PMOS transistor) P2 for controlling the supply current from the power supply Vcc. The output side of the operational amplifier 2 is connected to the gate of the PMOS transistor P2. The reference voltage of the reference voltage source 3 is applied to the inverting input terminal of the operational amplifier 2, and the divided voltage obtained by dividing the output voltage of the PMOS transistor P2 by the resistors R1 and R2 is applied to the non-inverting input terminal. Yes. One end of an external capacitor C1 is connected to the power supply output line 10 to the circuit 5.
When the voltage of the power supply Vcc decreases from the target voltage and the divided voltage by the resistors R1 and R2 becomes lower than the reference voltage, the output voltage from the operational amplifier 2 decreases and the drain current of the PMOS transistor P2 increases. The voltage of the power supply Vcc rises to the target voltage. Further, when the voltage of the power supply Vcc rises from the target voltage and the divided voltage by the resistors R1 and R2 becomes higher than the reference voltage, the output voltage from the operational amplifier 2 rises, and the drain current of the PMOS transistor P2 decreases. The voltage drop of the power supply Vcc is lowered to the target voltage.
The external capacitor C1 suppresses a rapid increase in current consumption when the microcomputer 20 changes from the low power consumption mode to the normal operation mode.

特願２００４−４６５９５号公報Japanese Patent Application No. 2004-46595

ところで、近年、マイコンに対して高機能化および大規模化が要求されている。
しかし、マイコンの高機能化に応えるために電源電圧に敏感な回路を実装した場合、従来の電源回路の制御速度では、電源電圧の変動に追従できないという問題がある。また、ＣＰＵからＲＡＭへのアクセス時など、急峻な消費電流の変動にも対応できないという問題がある。さらに、低消費電力化のためにオペアンプの定電流値は極力小さくなるように設定されているので、上記各問題が起きやすい。
なお、電圧安定化用の外付けコンデンサの容量を大きくすることにより、消費電流の急増をある程度抑制することは可能であるが、外付けコンデンサの大型化がマイコンの小型化を阻害してしまう。 In recent years, there has been a demand for higher functionality and larger scale for microcomputers.
However, when a circuit sensitive to the power supply voltage is mounted in order to meet the higher functionality of the microcomputer, there is a problem that the control speed of the conventional power supply circuit cannot follow the fluctuation of the power supply voltage. In addition, there is a problem that it cannot cope with a sudden change in current consumption, such as when the CPU accesses the RAM. Furthermore, since the constant current value of the operational amplifier is set to be as small as possible in order to reduce power consumption, the above problems are likely to occur.
Although it is possible to suppress the sudden increase in current consumption to some extent by increasing the capacity of the external capacitor for stabilizing the voltage, the increase in the external capacitor hinders the downsizing of the microcomputer.

そこでこの発明は、マイコンに供給される電源電圧の変動を抑制する速度の高速化と、低消費電力化とを両立させることができる電源回路を実現することを目的とする。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to realize a power supply circuit capable of achieving both a high speed for suppressing fluctuations in power supply voltage supplied to a microcomputer and a reduction in power consumption.

この発明は、上記目的を達成するため、請求項１に記載の発明では、通常動作モードまたは低消費電力モードに切替わるマイコンへ電源を供給する電源回路において、前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイコンへの供給電流を制御することにより、前記電源の電圧変動を抑制する電圧抑制回路と、前記マイコンが前記通常動作モードになっているときは、前記電圧抑制回路の定電流値を、前記マイコンが前記低消費電力モードのときの定電流値よりも増加させ、かつ、前記マイコンが前記低消費電力モードになっているときは、前記定電流値を、前記マイコンが前記通常動作モードのときの定電流値よりも減少させる電流制御回路とを備えたという技術的手段を用いる。
なお、後述する実施形態におけるオペアンプ２、基準電圧源３、抵抗Ｒ１，Ｒ２およびＰＭＯＳトランジスタＰ２が請求項１の電圧抑制回路に対応する。また、負荷電流モニタ４が電流制御回路に対応する。 In order to achieve the above object, according to the first aspect of the present invention, in the power supply circuit for supplying power to the microcomputer that is switched to the normal operation mode or the low power consumption mode, the voltage change of the power supply is detected. Then, by controlling the supply current to the microcomputer based on the signal corresponding to the detection result, and when the microcomputer is in the normal operation mode, and the voltage suppression circuit that suppresses the voltage fluctuation of the power supply, The constant current value of the voltage suppression circuit is increased more than the constant current value when the microcomputer is in the low power consumption mode, and the constant current value when the microcomputer is in the low power consumption mode The technical means is provided with a current control circuit for reducing the current from a constant current value when the microcomputer is in the normal operation mode.
Note that the operational amplifier 2, the reference voltage source 3, the resistors R1 and R2, and the PMOS transistor P2 in the embodiment described later correspond to the voltage suppression circuit of claim 1. The load current monitor 4 corresponds to a current control circuit.

また、請求項２に記載の発明では、請求項１に記載の電源回路において、前記電圧抑制回路は、前記電源を前記マイコンへ供給する電源供給ラインに接続されており、前記マイコンへの供給電流を制御可能な制御素子と、前記電源の電圧変化を検出するとともに、その検出結果に対応した検出信号を前記制御素子へ出力することにより前記電源の電圧が一定となるように制御するオペアンプとを備えており、前記定電流値は、前記オペアンプの定電流値であるという技術的手段を用いる。
なお、後述する実施形態におけるＰＭＯＳトランジスタＰ１が電圧制御素子に対応する。
さらに、請求項３に記載の発明では、請求項１または請求項２に記載の電源回路を備えたことを特徴とするマイコンという技術的手段を用いる。 According to a second aspect of the present invention, in the power supply circuit according to the first aspect, the voltage suppression circuit is connected to a power supply line that supplies the power to the microcomputer, and a supply current to the microcomputer A control element that can control the voltage of the power supply, and an operational amplifier that controls the power supply voltage to be constant by outputting a detection signal corresponding to the detection result to the control element. The technical means that the constant current value is a constant current value of the operational amplifier is used.
Note that a PMOS transistor P1 in an embodiment described later corresponds to a voltage control element.
Further, the invention described in claim 3 uses a technical means called a microcomputer provided with the power supply circuit described in claim 1 or claim 2.

（請求項１に係る発明の効果）
請求項１に係る発明によれば、マイコンが通常動作モードになっているときは、電圧抑制回路の定電流値を、マイコンが低消費電力モードのときの定電流値よりも増加させることができるため、電圧抑制回路が電源の電圧変動を抑制する速度を速くすることができる。また、マイコンが低消費電力モードになっているときは、定電流値を、マイコンが通常動作モードのときの定電流値よりも減少させることができるため、低消費電力化することができる。
つまり、マイコンに供給される電源電圧の変動を抑制する速度の高速化と、低消費電力化とを両立させることができる。 (Effect of the invention according to claim 1)
According to the first aspect of the invention, when the microcomputer is in the normal operation mode, the constant current value of the voltage suppression circuit can be increased more than the constant current value when the microcomputer is in the low power consumption mode. Therefore, the speed at which the voltage suppression circuit suppresses voltage fluctuations of the power supply can be increased. Further, when the microcomputer is in the low power consumption mode, the constant current value can be reduced from the constant current value when the microcomputer is in the normal operation mode, so that the power consumption can be reduced.
That is, it is possible to achieve both high speed and low power consumption that suppress fluctuations in the power supply voltage supplied to the microcomputer.

（請求項２に係る発明の効果）
特に、請求項２に係る発明のように、オペアンプを用いて電源の電圧変動を制御する構成の電源回路の場合は、マイコンの消費電力を低減するため、オペアンプの定電流値が小さく設定されるため、オペアンプの応答速度が遅くなるおそれが大きい。
そこで、そのような構成の電源回路であっても、請求項１に係る発明を適用することにより、マイコンが通常動作モードになっているときは、オペアンプの定電流値を、マイコンが低消費電力モードのときの定電流値よりも増加させることができるため、電圧抑制回路が電源の電圧変動を抑制する速度を速くすることができる。また、マイコンが低消費電力モードになっているときは、定電流値を、マイコンが通常動作モードのときの定電流値よりも減少させることができるため、低消費電力化することができる。
（請求項３に係る発明の効果）
また、請求項３に係る発明のように、請求項１または請求項２に記載の電源回路を備えたマイコンを使用すれば、電源電圧の変動を抑制する速度の高速化と、低消費電力化とを両立させたマイコンを実現することができる。 (Effect of the invention according to claim 2)
In particular, in the case of a power supply circuit configured to control voltage fluctuations of a power supply using an operational amplifier as in the invention according to claim 2, the constant current value of the operational amplifier is set small in order to reduce the power consumption of the microcomputer. Therefore, there is a great possibility that the response speed of the operational amplifier is slow.
Therefore, even with the power supply circuit having such a configuration, by applying the invention according to claim 1, when the microcomputer is in the normal operation mode, the microcomputer has a constant current value of the operational amplifier, and the microcomputer has low power consumption. Since the constant current value in the mode can be increased, the speed at which the voltage suppression circuit suppresses voltage fluctuations of the power supply can be increased. Further, when the microcomputer is in the low power consumption mode, the constant current value can be reduced from the constant current value when the microcomputer is in the normal operation mode, so that the power consumption can be reduced.
(Effect of the invention according to claim 3)
Further, if the microcomputer having the power supply circuit according to claim 1 or 2 is used as in the invention according to claim 3, the speed can be increased and the power consumption can be reduced. Can be realized.

この発明を実施するための最良の形態について図を参照して説明する。図１は、この実施形態に係る電源回路を備えたマイコンの回路図であり、図２は図１に示す電源回路に備えられたオペアンプの回路図である。なお、図５に示した従来の回路図と同じ構成については説明を簡略化または省略し、同じ符号を用いるものとする。
マイコン１は、ＣＰＵ等から構成される回路５と、この回路５へ電源Ｖｃｃ（例えば５Ｖ直流電源）を供給する電源回路１１とを備える。電源回路１１の電源供給ライン６には、電源Ｖｃｃから回路５へ流れる負荷電流をモニタする負荷電流モニタ４が接続されており、負荷電流モニタ４の出力は、オペアンプ２の定電流部に接続されている。負荷電流モニタ４は、検出された負荷電流の大きさに対応する検出信号ＭＳをオペアンプ２の定電流回路へ出力する。この実施形態では、負荷電流モニタ４は、負荷電流が所定値以上になっているときは、マイコン１が通常動作モードになっていると判定し、検出信号ＭＳの電圧をハイレベルにする。また、負荷電流が上記所定値未満になっているときは、マイコン１が低消費電力モードになっていると判定し、検出信号ＭＳの電圧をローレベルにする。
電源出力ライン１０は、端子７を介してマイコン１の外部へ導出されており、その外部ライン９に接続された電源供給ライン１２が端子８を介してマイコン１の内部に引き込まれており、その引き込まれた電源入力ライン１３に回路５が接続されている。また、外部ライン９には、外付けコンデンサＣ１が接続されている。 The best mode for carrying out the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a microcomputer provided with a power supply circuit according to this embodiment, and FIG. 2 is a circuit diagram of an operational amplifier provided in the power supply circuit shown in FIG. The description of the same configuration as the conventional circuit diagram shown in FIG. 5 is simplified or omitted, and the same reference numerals are used.
The microcomputer 1 includes a circuit 5 composed of a CPU and the like, and a power supply circuit 11 that supplies a power supply Vcc (for example, 5V DC power supply) to the circuit 5. A load current monitor 4 for monitoring a load current flowing from the power supply Vcc to the circuit 5 is connected to the power supply line 6 of the power supply circuit 11, and an output of the load current monitor 4 is connected to a constant current portion of the operational amplifier 2. ing. The load current monitor 4 outputs a detection signal MS corresponding to the detected magnitude of the load current to the constant current circuit of the operational amplifier 2. In this embodiment, when the load current is greater than or equal to a predetermined value, the load current monitor 4 determines that the microcomputer 1 is in the normal operation mode and sets the voltage of the detection signal MS to a high level. When the load current is less than the predetermined value, it is determined that the microcomputer 1 is in the low power consumption mode, and the voltage of the detection signal MS is set to a low level.
The power output line 10 is led out to the outside of the microcomputer 1 through the terminal 7, and the power supply line 12 connected to the external line 9 is drawn into the microcomputer 1 through the terminal 8. The circuit 5 is connected to the drawn power supply input line 13. An external capacitor C1 is connected to the external line 9.

図２に示すように、オペアンプ２は、定電流部１００ａ、差動部１００ｂおよび出力部１００ｃを備える。定電流部１００ａにおいて、電源線１１５とグランド線１１４との間には、ＰＭＯＳトランジスタ１０４、抵抗１０１，１０２が直列に接続されている。抵抗１０１，１０２の共通接続点には、Ｎチャンネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）１０３のドレインが接続されており、そのソースはグランド線１１４に接続されている。ＮＭＯＳトランジスタ１０３のゲートは、前述の負荷電流モニタ４（図１）の出力と接続されている。つまり、負荷電流モニタ４から出力される検出信号ＭＳがＬレベルのときはＮＭＯＳトランジスタ１０３はオフの状態となり、定電流ｉ１の大きさは、抵抗１０１，１０２により決定される。また、検出信号ＭＳがＨレベルに変化すると、ＮＭＯＳトランジスタ１０３がオンとなり、定電流ｉ１は、抵抗１０１により決定された大きさとなり、ＮＭＯＳトランジスタ１０３がオフのときよりも増加する。   As shown in FIG. 2, the operational amplifier 2 includes a constant current unit 100a, a differential unit 100b, and an output unit 100c. In the constant current unit 100a, a PMOS transistor 104 and resistors 101 and 102 are connected in series between the power supply line 115 and the ground line 114. The common connection point of the resistors 101 and 102 is connected to the drain of an N-channel MOS transistor (hereinafter referred to as NMOS transistor) 103, and its source is connected to the ground line 114. The gate of the NMOS transistor 103 is connected to the output of the load current monitor 4 (FIG. 1). That is, when the detection signal MS output from the load current monitor 4 is at the L level, the NMOS transistor 103 is turned off, and the magnitude of the constant current i1 is determined by the resistors 101 and 102. Further, when the detection signal MS changes to the H level, the NMOS transistor 103 is turned on, and the constant current i1 has a magnitude determined by the resistor 101 and increases compared to when the NMOS transistor 103 is turned off.

差動部１００ｂにおいて、電源線１１５に接続された電源線１１６には、ＰＭＯＳトランジスタ１０６のドレインが接続されており、そのＰＭＯＳトランジスタ１０６のゲートは、定電流部１００ａのＰＭＯＳトランジスタ１０４のゲートと接続されている。つまり、ＰＭＯＳトランジスタ１０４，１０６はカレントミラー回路を構成しており、ＰＭＯＳトランジスタ１０４のドレイン・ソース間に流れる定電流ｉ１と同じ定電流ｉ１がＰＭＯＳトランジスタ１０６のドレイン・ソース間に流れる。
ＰＭＯＳトランジスタ１０６のドレインには、ＰＭＯＳトランジスタ１０７，１０９のドレインがそれぞれ並列に接続されており、ＰＭＯＳトランジスタ１０７，１０９のドレインはＮＭＯＳトランジスタ１０８，１１０のドレインにそれぞれ接続されている。ＮＭＯＳトランジスタ１０８，１１０のソースはそれぞれグランド線１１４に接続されている。ＰＭＯＳトランジスタ１０７のゲートには、基準電圧源３（図１）から供給される基準電圧が与えられる。ＰＭＯＳトランジスタ１０９のゲートには、抵抗Ｒ１，Ｒ２による分圧電圧が与えられる。
また、ＮＭＯＳトランジスタ１０８のゲートは出力部１００ｃのＮＭＯＳトランジスタ１０５のゲートと接続されている。つまり、ＮＭＯＳトランジスタ１０５，１０８はカレントミラー回路を構成しており、ＮＭＯＳトランジスタ１０５のドレイン・ソース間に流れる電流ｉ２と同じ電流ｉ２がＮＭＯＳトランジスタ１０８のドレイン・ソース間に流れる。 In the differential section 100b, the drain of the PMOS transistor 106 is connected to the power supply line 116 connected to the power supply line 115, and the gate of the PMOS transistor 106 is connected to the gate of the PMOS transistor 104 of the constant current section 100a. Has been. That is, the PMOS transistors 104 and 106 constitute a current mirror circuit, and a constant current i 1 that is the same as the constant current i 1 that flows between the drain and source of the PMOS transistor 104 flows between the drain and source of the PMOS transistor 106.
The drains of the PMOS transistors 106 and 109 are connected in parallel to the drain of the PMOS transistor 106, and the drains of the PMOS transistors 107 and 109 are connected to the drains of the NMOS transistors 108 and 110, respectively. The sources of the NMOS transistors 108 and 110 are connected to the ground line 114, respectively. A reference voltage supplied from the reference voltage source 3 (FIG. 1) is applied to the gate of the PMOS transistor 107. A voltage divided by the resistors R1 and R2 is applied to the gate of the PMOS transistor 109.
The gate of the NMOS transistor 108 is connected to the gate of the NMOS transistor 105 of the output unit 100c. That is, the NMOS transistors 105 and 108 constitute a current mirror circuit, and the same current i2 that flows between the drain and source of the NMOS transistor 105 flows between the drain and source of the NMOS transistor 108.

出力部１００ｃにおいて、電源線１１６とグランド線１１４との間には、ＰＭＯＳトランジスタ１１１のソースが接続されており、そのＰＭＯＳトランジスタ１１１のドレインはＮＭＯＳトランジスタ１０５のドレインと接続されており、ＮＭＯＳトランジスタ１０５のソースはグランド線１１４に接続されている。また、電源線１１６には、ＰＭＯＳトランジスタ１１２のソースが接続されており、そのゲートは、ＰＭＯＳトランジスタ１１１のゲートと接続されている。つまり、ＰＭＯＳトランジスタ１１１，１１２はカレントミラー回路を構成しており、ＰＭＯＳトランジスタ１１１のドレイン・ソース間に流れる電流と同じ電流がＰＭＯＳトランジスタ１１２のドレイン・ソース間に流れる。
また、ＰＭＯＳトランジスタ１１２のドレインには、ＮＭＯＳトランジスタ１１３のドレインが接続されており、そのＮＭＯＳトランジスタ１１３のゲートはＮＭＯＳトランジスタ１１０のゲートと接続されている。つまり、ＮＭＯＳトランジスタ１１０，１１３はカレントミラー回路を構成しており、ＮＭＯＳトランジスタ１１０のドレイン・ソース間に流れる電流ｉ３と同じ電流ｉ３がＮＭＯＳトランジスタ１１３のドレイン・ソース間に流れる。
そして、非反転入力端子および反転入力端子にそれぞれ与えられた電圧差は、ＰＭＯＳトランジスタ１０７およびＮＭＯＳトランジスタ１０８に流れる電流ｉ２と、ＰＭＯＳトランジスタ１０９およびＮＭＯＳトランジスタ１１０に流れる電流ｉ３との差（ｉ２−ｉ３）となって現れ、その差を有する電流がアンプ出力ＯＳとなってオペアンプ２から出力される。 In the output unit 100 c, the source of the PMOS transistor 111 is connected between the power supply line 116 and the ground line 114, and the drain of the PMOS transistor 111 is connected to the drain of the NMOS transistor 105. Are connected to the ground line 114. The source of the PMOS transistor 112 is connected to the power supply line 116, and the gate thereof is connected to the gate of the PMOS transistor 111. That is, the PMOS transistors 111 and 112 constitute a current mirror circuit, and the same current that flows between the drain and source of the PMOS transistor 111 flows between the drain and source of the PMOS transistor 112.
The drain of the PMOS transistor 112 is connected to the drain of the NMOS transistor 113, and the gate of the NMOS transistor 113 is connected to the gate of the NMOS transistor 110. That is, the NMOS transistors 110 and 113 form a current mirror circuit, and the same current i3 that flows between the drain and source of the NMOS transistor 110 flows between the drain and source of the NMOS transistor 113.
The voltage difference applied to the non-inverting input terminal and the inverting input terminal is the difference between the current i2 flowing through the PMOS transistor 107 and the NMOS transistor 108 and the current i3 flowing through the PMOS transistor 109 and the NMOS transistor 110 (i2-i3). ), And a current having the difference is output from the operational amplifier 2 as an amplifier output OS.

今、マイコン１の動作モードは通常動作モードであるとすると、負荷電流モニタ４から出力される検出信号ＭＳはハイレベルとなるため、オペアンプ２の定電流部１００ａに設けられたＮＭＯＳトランジスタ１０３がオンし、定電流ｉ１は、抵抗１０１により決定された大きさとなり、ＮＭＯＳトランジスタ１０３がオフのときよりも増加する。
従って、オペアンプ２の応答速度が速くなるため、電源電圧Ｖｃｃの変動を検出してからＰＭＯＳトランジスタＰ２のゲート電圧を変化させるまでの動作速度が速くなるので、回路５に備えられたＣＰＵがＲＡＭへアクセスしたときなどにおける急峻な消費電流の変動にも即座に対応することができる。
また、マイコン１の動作モードが低消費電力モードに変化すると、負荷電流モニタ４から出力される検出信号ＭＳはローレベルとなるため、オペアンプ２の定電流部１００ａに設けられたＮＭＯＳトランジスタ１０３がオフとなり、定電流Ｉは、抵抗１０１，１０２により決定された大きさとなり、ＮＭＯＳトランジスタ１０３がオンのときよりも減少する。
従って、オペアンプ２の消費電力が減少するため、マイコン１の消費電力を低減することができる。
つまり、電源回路１１を使用すれば、回路５に供給される電源電圧Ｖｃｃの変動を抑制する速度の高速化と、低消費電力化とを両立させることができる。 Assuming that the operation mode of the microcomputer 1 is the normal operation mode, the detection signal MS output from the load current monitor 4 is at a high level, so that the NMOS transistor 103 provided in the constant current unit 100a of the operational amplifier 2 is turned on. The constant current i1 has a magnitude determined by the resistor 101, and increases as compared to when the NMOS transistor 103 is off.
Accordingly, since the response speed of the operational amplifier 2 is increased, the operation speed from when the fluctuation of the power supply voltage Vcc is detected until the gate voltage of the PMOS transistor P2 is changed is increased, so that the CPU provided in the circuit 5 is transferred to the RAM. It is possible to immediately cope with steep fluctuations in current consumption when accessed.
When the operation mode of the microcomputer 1 is changed to the low power consumption mode, the detection signal MS output from the load current monitor 4 becomes low level, so that the NMOS transistor 103 provided in the constant current unit 100a of the operational amplifier 2 is turned off. Thus, the constant current I has a magnitude determined by the resistors 101 and 102, and is smaller than when the NMOS transistor 103 is on.
Therefore, since the power consumption of the operational amplifier 2 is reduced, the power consumption of the microcomputer 1 can be reduced.
That is, if the power supply circuit 11 is used, it is possible to achieve both high speed and low power consumption that suppress the fluctuation of the power supply voltage Vcc supplied to the circuit 5.

［他の実施形態］
（１）図３は他の実施形態に係るマイコン１の回路図である。同図に示すように、回路５への電源入力ライン１３がマイコン１の内部において電源出力ライン１０と接続されている構成であっても良い。
（２）図４は負荷電流モニタ４の変更例を示す回路図である。同図に示すように、電源供給ライン６には、ＰＭＯＳトランジスタＰ１のソースが接続されており、ドレインがＰＭＯＳトランジスタＰ２のソースに接続されている。ＰＭＯＳトランジスタＰ１のドレインはゲートと接続されており、ゲートはオペアンプ２の定電流部と接続されている。オペアンプ２の定電流部は、ＰＭＯＳトランジスタＰ１のゲート電圧が所定値以上であるときは、定電流値を増加させ、所定値未満であるときは定電流値を減少させる。
つまり、マイコン１が通常動作モードになっており、ＰＭＯＳトランジスタＰ１のドレイン電流が所定値（Ｉｄ）以上であり、ゲート電圧が所定電圧（Ｖｇ）以上のときは、オペアンプ２の定電流が増加する。また、マイコン１が低消費電力モードになっており、ＰＭＯＳトランジスタＰ１のドレイン電流が上記所定値（Ｉｄ）未満であり、ゲート電圧が上記所定電圧（Ｖｇ）未満のときは、オペアンプ２の定電流値が減少する。
従って、回路５に供給される電源電圧Ｖｃｃの変動を抑制する速度の高速化と、低消費電力化とを両立させることができる。 [Other Embodiments]
(1) FIG. 3 is a circuit diagram of a microcomputer 1 according to another embodiment. As shown in the figure, the power input line 13 to the circuit 5 may be connected to the power output line 10 inside the microcomputer 1.
(2) FIG. 4 is a circuit diagram showing a modification of the load current monitor 4. As shown in the figure, the source of the PMOS transistor P1 is connected to the power supply line 6, and the drain is connected to the source of the PMOS transistor P2. The drain of the PMOS transistor P1 is connected to the gate, and the gate is connected to the constant current part of the operational amplifier 2. The constant current unit of the operational amplifier 2 increases the constant current value when the gate voltage of the PMOS transistor P1 is equal to or higher than a predetermined value, and decreases the constant current value when the gate voltage is less than the predetermined value.
That is, when the microcomputer 1 is in the normal operation mode, the drain current of the PMOS transistor P1 is greater than or equal to a predetermined value (Id), and the gate voltage is greater than or equal to the predetermined voltage (Vg), the constant current of the operational amplifier 2 increases. . When the microcomputer 1 is in the low power consumption mode, the drain current of the PMOS transistor P1 is less than the predetermined value (Id), and the gate voltage is less than the predetermined voltage (Vg), the constant current of the operational amplifier 2 The value decreases.
Therefore, it is possible to achieve both high speed and low power consumption that suppress fluctuations in the power supply voltage Vcc supplied to the circuit 5.

この発明の実施形態に係る電源回路を備えたマイコンの回路図である。It is a circuit diagram of the microcomputer provided with the power supply circuit which concerns on embodiment of this invention. 図１に示す電源回路に備えられたオペアンプの回路図である。FIG. 2 is a circuit diagram of an operational amplifier provided in the power supply circuit shown in FIG. 1. 他の実施形態に係るマイコン１の回路図である。It is a circuit diagram of microcomputer 1 concerning other embodiments. 負荷電流モニタ４の変更例を示す回路図である。It is a circuit diagram which shows the example of a change of the load current monitor. 従来の電源回路を備えたマイコンの回路図である。It is a circuit diagram of the microcomputer provided with the conventional power supply circuit.

符号の説明Explanation of symbols

１・・マイコン、２・・オペアンプ、３・・基準電圧源、４・・負荷電流モニタ、５・・回路、６・・電源供給ライン。

1 .. Microcomputer, 2... Operational amplifier 3 .. reference voltage source 4 .. load current monitor 5 .. circuit 6.

Claims (3)

通常動作モードまたは低消費電力モードに切替わるマイクロコンピュータへ電源を供給する電源回路において、
前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイクロコンピュータへの電流供給量を制御することにより、前記電源の電圧変動を抑制する電圧抑制回路と、
前記マイクロコンピュータが前記通常動作モードになっているときは、前記電圧抑制回路の定電流値を、前記マイクロコンピュータが前記低消費電力モードのときの定電流値よりも増加させ、かつ、前記マイクロコンピュータが前記低消費電力モードになっているときは、前記定電流値を、前記マイクロコンピュータが前記通常動作モードのときの定電流値よりも減少させる電流制御回路と、
を備えたことを特徴とする電源回路。 In a power supply circuit that supplies power to a microcomputer that is switched to a normal operation mode or a low power consumption mode,
A voltage suppression circuit that detects a voltage change of the power source and detects a voltage change of the power source by controlling a current supply amount to the microcomputer based on a signal corresponding to the detection result.
When the microcomputer is in the normal operation mode, the constant current value of the voltage suppression circuit is increased more than the constant current value when the microcomputer is in the low power consumption mode, and the microcomputer Is in the low power consumption mode, a current control circuit for reducing the constant current value than the constant current value when the microcomputer is in the normal operation mode,
A power supply circuit comprising: 前記電圧抑制回路は、
前記電源を前記マイクロコンピュータへ供給する電源供給ラインに接続されており、前記マイクロコンピュータへの供給電流を制御可能な制御素子と、
前記電源の電圧変化を検出するとともに、その検出結果に対応した検出信号を前記制御素子へ出力することにより前記電源の電圧が一定となるように制御するオペアンプとを備えており、
前記定電流値は、前記オペアンプの定電流値であることを特徴とする請求項１に記載の電源回路。 The voltage suppression circuit is:
A control element connected to a power supply line for supplying the power to the microcomputer, and capable of controlling a supply current to the microcomputer;
An operational amplifier that detects the voltage change of the power supply and controls the power supply voltage to be constant by outputting a detection signal corresponding to the detection result to the control element,
The power supply circuit according to claim 1, wherein the constant current value is a constant current value of the operational amplifier. 請求項１または請求項２に記載の電源回路を備えたことを特徴とするマイクロコンピュータ。

A microcomputer comprising the power supply circuit according to claim 1.

JP2004357580A 2004-12-10 2004-12-10 Power circuit Pending JP2006164098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357580A JP2006164098A (en) 2004-12-10 2004-12-10 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004357580A JP2006164098A (en) 2004-12-10 2004-12-10 Power circuit

Publications (1)

Publication Number Publication Date
JP2006164098A true JP2006164098A (en) 2006-06-22

Family

ID=36666025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357580A Pending JP2006164098A (en) 2004-12-10 2004-12-10 Power circuit

Country Status (1)

Country Link
JP (1) JP2006164098A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170495A (en) * 2008-01-11 2009-07-30 Ricoh Co Ltd Semiconductor device and its manufacturing method
US7847610B2 (en) 2007-08-28 2010-12-07 Kabushiki Kaisha Toshiba Semiconductor device, information processing apparatus and power supply voltage variation suppressing method
JP2012043259A (en) * 2010-08-20 2012-03-01 Fujitsu Ltd Voltage regulator circuit
JP2012185595A (en) * 2011-03-04 2012-09-27 Fujitsu Ltd Voltage regulator circuit and semiconductor device
JP2014139743A (en) * 2013-01-21 2014-07-31 Toshiba Corp Regulator circuit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124764A (en) * 1997-06-30 1999-01-29 Sharp Corp Direct-current stabilizing power unit
JPH11168179A (en) * 1997-12-04 1999-06-22 Nec Corp Self-checking type integrated circuit
JP2000122738A (en) * 1998-10-19 2000-04-28 Mitsubishi Electric Corp Current source circuit and voltage generating circuit
JP2000163141A (en) * 1998-11-26 2000-06-16 Nec Corp Step-down power source circuit
JP2001117650A (en) * 1999-08-06 2001-04-27 Ricoh Co Ltd Fixed voltage power source
JP2002312044A (en) * 2001-04-16 2002-10-25 Denso Corp Power supply circuit
JP2003323223A (en) * 2002-04-30 2003-11-14 Sharp Corp Stabilized power supply circuit and power supply apparatus having the same
JP2004133800A (en) * 2002-10-11 2004-04-30 Renesas Technology Corp Semiconductor integrated circuit device
JP2004240646A (en) * 2003-02-05 2004-08-26 Ricoh Co Ltd Constant voltage circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124764A (en) * 1997-06-30 1999-01-29 Sharp Corp Direct-current stabilizing power unit
JPH11168179A (en) * 1997-12-04 1999-06-22 Nec Corp Self-checking type integrated circuit
JP2000122738A (en) * 1998-10-19 2000-04-28 Mitsubishi Electric Corp Current source circuit and voltage generating circuit
JP2000163141A (en) * 1998-11-26 2000-06-16 Nec Corp Step-down power source circuit
JP2001117650A (en) * 1999-08-06 2001-04-27 Ricoh Co Ltd Fixed voltage power source
JP2002312044A (en) * 2001-04-16 2002-10-25 Denso Corp Power supply circuit
JP2003323223A (en) * 2002-04-30 2003-11-14 Sharp Corp Stabilized power supply circuit and power supply apparatus having the same
JP2004133800A (en) * 2002-10-11 2004-04-30 Renesas Technology Corp Semiconductor integrated circuit device
JP2004240646A (en) * 2003-02-05 2004-08-26 Ricoh Co Ltd Constant voltage circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847610B2 (en) 2007-08-28 2010-12-07 Kabushiki Kaisha Toshiba Semiconductor device, information processing apparatus and power supply voltage variation suppressing method
JP2009170495A (en) * 2008-01-11 2009-07-30 Ricoh Co Ltd Semiconductor device and its manufacturing method
JP2012043259A (en) * 2010-08-20 2012-03-01 Fujitsu Ltd Voltage regulator circuit
JP2012185595A (en) * 2011-03-04 2012-09-27 Fujitsu Ltd Voltage regulator circuit and semiconductor device
JP2014139743A (en) * 2013-01-21 2014-07-31 Toshiba Corp Regulator circuit

Similar Documents

Publication Publication Date Title
JP4774247B2 (en) Voltage regulator
US7948223B2 (en) Constant voltage circuit using plural error amplifiers to improve response speed
JP5421133B2 (en) Voltage regulator
US7602162B2 (en) Voltage regulator with over-current protection
JP5120111B2 (en) Series regulator circuit, voltage regulator circuit, and semiconductor integrated circuit
US8129966B2 (en) Voltage regulator circuit and control method therefor
EP2894537B1 (en) Voltage regulator
US9236732B2 (en) Voltage regulator
JP2005107948A (en) Voltage regulator
JP5047815B2 (en) Overcurrent protection circuit and constant voltage circuit having the overcurrent protection circuit
US20100207591A1 (en) Voltage regulator
US20160211751A1 (en) Voltage regulator
US20150188421A1 (en) Voltage regulator
JP2008067186A (en) Differential amplifier circuit, voltage regulator using differential amplifier circuit and operation control method of differential amplifier circuit
JP2005190381A (en) Constant-voltage power supply
US7750611B2 (en) Internal voltage controllers including multiple comparators and related smart cards and methods
JP2006018774A (en) Voltage regulator
US20080106305A1 (en) Comparator circuit
JP2017126259A (en) Power supply unit
JP2010224825A (en) Semiconductor integrated circuit
JP2008217203A (en) Regulator circuit
JP2005115659A (en) Voltage regulator
JP2007128292A (en) Voltage regulator
JP2006164098A (en) Power circuit
JP7173915B2 (en) power circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929