JP2006164001A - Ice server - Google Patents
Ice server Download PDFInfo
- Publication number
- JP2006164001A JP2006164001A JP2004356437A JP2004356437A JP2006164001A JP 2006164001 A JP2006164001 A JP 2006164001A JP 2004356437 A JP2004356437 A JP 2004356437A JP 2004356437 A JP2004356437 A JP 2004356437A JP 2006164001 A JP2006164001 A JP 2006164001A
- Authority
- JP
- Japan
- Prior art keywords
- debugger
- ice
- debuggers
- breakpoint
- instruction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
本発明は、マルチプロセッサシステムのプログラムデバッグを行う場合に使用して好適なICE(In-Circuit Emulator:インサーキットエミュレータ)サーバに関する。 The present invention relates to an ICE (In-Circuit Emulator) server suitable for use in program debugging of a multiprocessor system.
図5は従来のマルチプロセッサ・デバッグシステムの一例を示す図である。図5中、1A、1Bはデバッガ、2A、2BはICE、3A、3Bはマルチプロセッサシステムを構成するプロセッサであり、共有メモリを有するものである。この例では、デバッガ1AはICE2Aを介してプロセッサ3Aのプログラムデバッグを行い、デバッガ1BはICE2Bを介してプロセッサ3Bのプログラムデバッグを行う。
図5に示す従来のマルチプロセッサ・デバッグシステムでは、デバッガ1A、1Bがメモリ空間を共有した場合、いずれか一方のデバッガがメモリを参照するときに、他方のデバッガが設定したソフトウエアブレークポイント(以下、SWブレークポイントという)の値が表示されてしまい、本来のメモリ値が表示できないという問題点があった。
In the conventional multiprocessor debugging system shown in FIG. 5, when the
また、いずれか一方のデバッガが設定した命令コードへのSWブレークポイントを他方のデバッガが通過した際に命令ブレークが発生した場合、ユーザには他方のデバッガでSWブレークポイントを設定していない命令コードで命令ブレークが発生したように見えてしまうという問題点があった。 In addition, when an instruction break occurs when the other debugger passes a SW breakpoint to an instruction code set by one of the debuggers, an instruction code for which the user has not set a SW breakpoint in the other debugger There was a problem that it seemed that an instruction break occurred.
また、デバッガ1AとICE2Aの通信プロトコル及びデバッガ1BとICE2Bの通信プロトコルは、それぞれ、一致している必要があり、ICEとデバッガの通信プロトコルが異なる場合には、通信プロトコルを変更する必要があるという問題点があった。また、デバッガが対象プロセッサに接続されていない状態では、当該対象プロセッサの状態を表示できないという問題点があった。
Further, the communication protocol of the
本発明は、かかる点に鑑み、マルチプロセッサシステムのプログラムデバッグを勝手良く行うことができるICEサーバを提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide an ICE server that can easily perform program debugging of a multiprocessor system.
本発明中、第1の発明は、複数のデバッガとICEとの間に接続されるICEサーバであって、前記複数のデバッガが設定したソフトウエアブレークポイントを管理する所定手段を有するものである。 In the present invention, the first invention is an ICE server connected between a plurality of debuggers and the ICE, and has predetermined means for managing software breakpoints set by the plurality of debuggers.
第2の発明は、複数のデバッガとICEとの間に接続されるICEサーバであって、前記複数のデバッガと前記ICEの通信プロトコルを変更することなく、前記複数のデバッガと前記ICEとの間の通信を可能とする所定手段を有するものである。 A second invention is an ICE server connected between a plurality of debuggers and an ICE, and the communication protocol between the plurality of debuggers and the ICE is changed between the plurality of debuggers and the ICE. There are predetermined means for enabling communication.
第3の発明は、複数のデバッガとICEとの間に接続されるICEサーバであって、各デバッガが対象とするプロセッサの状態を一括管理する所定手段を有するものである。 A third invention is an ICE server connected between a plurality of debuggers and an ICE, and has predetermined means for collectively managing the states of processors targeted by each debugger.
第1の発明によれば、前記所定手段により、メモリにはSWブレークポイントを設定したままで、ユーザは、いずれかのデバッガが対象とするプロセッサのプログラムデバッグを行う場合、他のデバッガが設定したSWブレークポイントを気にせずに、プログラムデバッグを行うことができるので、マルチプロセッサシステムのプログラムデバッグを勝手良く行うことができる。 According to the first invention, when the user performs program debugging of the processor targeted by any debugger while the SW breakpoint is set in the memory by the predetermined means, the user sets the other debugger. Since program debugging can be performed without worrying about SW breakpoints, program debugging of a multiprocessor system can be performed without permission.
第2の発明によれば、前記所定手段により、ユーザは、通信プロトコルの変更を行う必要がないので、マルチプロセッサシステムのプログラムデバッグを勝手良く行うことができる。 According to the second invention, the predetermined means does not require the user to change the communication protocol, so the program debugging of the multiprocessor system can be performed without permission.
第3の発明によれば、前記所定手段により、対象とするプロセッサに接続されていないデバッガがあるときでも、全プロセッサの状態把握が可能となるので、マルチプロセッサシステムのプログラムデバッグを勝手良く行うことができる。 According to the third invention, since the state of all the processors can be grasped by the predetermined means even when there is a debugger not connected to the target processor, the program debugging of the multiprocessor system can be performed without permission. Can do.
(第1実施形態)
図1は本発明の第1実施形態を使用したマルチプロセッサ・デバッグシステムの一例を示す図である。図1中、4A、4Bはデバッガ、5は本発明の第1実施形態、6A、6BはICE、7A、7Bはマルチプロセッサシステムを構成するプロセッサであり、共有メモリを有するものである。
(First embodiment)
FIG. 1 is a diagram showing an example of a multiprocessor debugging system using the first embodiment of the present invention. In FIG. 1, 4A and 4B are debuggers, 5 is the first embodiment of the present invention, 6A and 6B are ICE, 7A and 7B are processors constituting a multiprocessor system, and have a shared memory.
本例では、デバッガ4Aは本発明の第1実施形態5及びICE6Aを介してプロセッサ7Aのプログラムデバッグを行い、デバッガ4Bは本発明の第1実施形態5及びICE6Bを介してプロセッサ7Bのプログラムデバッグを行う。
In this example, the
本発明の第1実施形態5において、8Aはデバッガ4Aとの接続を図るデバッガ用インタフェース、8Bはデバッガ4Bとの接続を図るデバッガ用インタフェース、9AはICE6Aとの接続を図るICE用インタフェース、9BはICE6Bとの接続を図るICE用インタフェースである。
In the
10はデバッガ4A、4Bとの通信を行うマルチデバッガ通信部、11はICE6A、6Bを制御するICE制御部、12はSWブレークの管理に必要な情報を保持させるためのSWブレークポイントテーブル、13はSWブレークポイントテーブル12を使用してSWブレークを管理するSWブレーク管理部である。
10 is a multi-debugger communication unit for communicating with the
14A、15Aはデバッガ4AとICE6Aの通信プロトコルが異なる場合に、デバッガ4AとICE6Aの通信プロトコルを変更することなく、デバッガ4AとICE6Aとの間の通信を可能とするICEプロトコル変換部である。
14B、15Bはデバッガ4BとICE6Bの通信プロトコルが異なる場合に、デバッガ4BとICE6Bの通信プロトコルを変更することなく、デバッガ4BとICE6Bとの間の通信を可能とするICEプロトコル変換部である。
16はプロセッサ7A、7Bの状態(実行中、リセット、ブレーク停止等の状態)を把握するプロセッサ状態把握部、17はプロセッサ状態把握部16が把握したプロセッサ7A、7Bの状態情報を保持するプロセッサ状態テーブルである。
図2はSWブレークポイントテーブル12の構成例を示す図である。SWブレークポイントテーブル12は、SWブレークポイントのアドレスを表示するアドレス表示欄18と、SWブレークポイントにあった元のプログラムの命令コードを表示する命令コード表示欄19と、SWブレークポイントを設定したデバッガを表示するSWブレークポイント設定デバッガ表示欄20を有している。
FIG. 2 is a diagram showing a configuration example of the SW breakpoint table 12. The SW breakpoint table 12 includes an
SWブレークポイントテーブル12は、SWブレーク管理部13により管理され、アドレス表示欄18、命令コード表示欄19及びSWブレークポイント設定デバッガ表示欄20への各情報の書き込みは、SWブレーク管理部13により行われる。
The SW breakpoint table 12 is managed by the SW
本発明の第1実施形態5では、SWブレーク管理部13は、デバッガ4Aからのメモリ読出し要求が、デバッガ4Bが設定したSWブレークポイントに対するものである場合、即ち、デバッガ4Aが、デバッガ4Bが設定したSWブレークポイントの命令コードを読もうとした場合、SWブレークポイントテーブル12が保持するデバッガ4BがSWブレークポイントを設定する前の元のプログラムの命令コードをメモリ読み出し結果としてデバッガ4Aに通知する。
In the
また、SWブレーク管理部13は、デバッガ4Bからのメモリ読出し要求が、デバッガ4Aが設定したSWブレークポイントに対するものである場合、即ち、デバッガ4Bが、デバッガ4Aが設定したSWブレークポイントの命令コードを読もうとした場合、SWブレークポイントテーブル12が保持するデバッガ4AがSWブレークポイントを設定する前の元のプログラムの命令コードをメモリ読み出し結果としてデバッガ4Bに通知する。
Further, when the memory read request from the
このSWブレーク管理部13の機能により、メモリにはSWブレークポイントを設定したままで、デバッガ4Aは、デバッガ4BがSWブレークポイントを設定する前の元のプログラムの命令コードを読むことができ、また、デバッガ4Bは、デバッガ4AがSWブレークポイントを設定する前の元のプログラムの命令コードを読むことができる。
The function of the SW
また、SWブレーク管理部13は、プロセッサ7Aが、デバッガ4Bが設定したSWブレークポイントの命令コードを実行して命令ブレークが発生した場合、命令ブレークの発生をデバッガ4Aに通知することなく、プログラムの命令コードを再実行させ、また、プロセッサ7Bが、デバッガ4Aが設定したSWブレークポイントの命令コードを実行して命令ブレークが発生した場合、命令ブレークの発生をデバッガ4Bに通知することなく、プログラムの命令コードを再実行させるようにすることもできる。
In addition, when the
このように、本発明の第1実施形態5では、SWブレークポイントテーブル12とSWブレーク管理部13とを設け、全てのプロセッサ7A、7BのSWブレークポイントを管理するとしているので、メモリにはSWブレークポイントを設定したままで、ユーザは、デバッガ4Aによるプロセッサ7Aのプログラムデバッグにおいては、デバッガ4Bが設定したSWブレークポイントを気にせずに、デバッグを行うことができ、また、デバッガ4Bによるプロセッサ7Bのプログラムデバッグにおいては、デバッガ4Aが設定したSWブレークポイントを気にせずに、デバッグを行うことができる。
As described above, in the
また、ICEプロトコル変換部14A、15A、14B、15Bを備えているので、デバッガ4AとICE6Aの通信プロトコル及びデバッガ4BとICE6Bの通信プロトコルが異なる場合であっても、デバッガ4AとICE6Aの通信プロトコル及びデバッガ4BとICE6Bの通信プロトコルを変更することなく、即ち、デバッガ4A、4B及びICE6A、6Bにあるモニタプログラムを変更することなく、デバッガ4AとICE6Aとの間及びデバッガ4BとICE6Bとの間の通信を行うことができる。
Since the ICE
また、プロセッサ状態テーブル17を参照することにより、ユーザは、デバッガ4Aがプロセッサ7Aに接続されていない場合であっても、プロセッサ7A、7Bの状態を一括表示して、プロセッサ7A、7Bの状態把握を行うことができ、また、デバッガ4Bがプロセッサ7Bに接続されていない場合であっても、プロセッサ7A、7Bの状態を一括表示してプロセッサ7A、7Bの状態把握を行うことができる。したがって、動作状態によりデバッガ4A、4Bの連携などを行うことができる。
Further, by referring to the processor state table 17, even when the
図3は本発明の第1実施形態を使用したマルチプロセッサ・デバッグシステムの他の例を示す図である。図3に示す例では、ICE6Aには2個のプロセッサ7A、21が接続されており、デバッガ4Aは、本発明の第1実施形態5及びICE6Aを介してプロセッサ7A、21のプログラムデバッグを行い、デバッガ4Bは、本発明の第1実施形態5及びICE6Bを介してプロセッサ7Bのプログラムデバッグを行う。
FIG. 3 is a diagram showing another example of the multiprocessor debugging system using the first embodiment of the present invention. In the example shown in FIG. 3, two
この例では、ユーザは、デバッガ4A、4Bが設定したSWブレークポイントを気にせずにプロセッサ7A、21、7Bのプログラムデバッグを行うことができ、また、デバッガ4AとICE6Aの通信プロトコル及びデバッガ4BとICE6Bの通信プロトコルが異なる場合であっても、デバッガ4AとICE6Aの通信プロトコル及びデバッガ4BとICE6Bの通信プロトコルを変更する必要がなく、また、全てのプロセッサ7A、21、7Bの状態把握を行うことができる。
In this example, the user can perform program debugging of the
以上のように、本発明の第1実施形態5によれば、図1に示すように使用する場合には、マルチプロセッサシステムを構成するプロセッサ7A、7Bのプログラムデバッグを勝手良く行うことができ、また、図3に示すように使用する場合には、マルチプロセッサシステムを構成するプロセッサ7A、7B、21のプログラムデバッグを勝手良く行うことができる。
As described above, according to the
(第2実施形態)
図4は本発明の第2実施形態を使用したマルチプロセッサ・デバッグシステムの一例を示す図である。本発明の第2実施形態22は、2個のプロセッサ7A、7Bに対して1個のICE23が使用される場合に使用するものであり、ICE23に対応させて1個のICE用インタフェース24を備えるようにし、その他については、図1に示す本発明の第1実施形態5と同様に構成したものである。
(Second Embodiment)
FIG. 4 is a diagram showing an example of a multiprocessor debug system using the second embodiment of the present invention. The second embodiment 22 of the present invention is used when one ICE 23 is used for the two
本発明の第2実施形態22によれば、本発明の第1実施形態5と同様に、ユーザは、デバッガ4A、4Bが設定したSWブレークポイントを気にせずに、プロセッサ7A、7Bのプログラムデバッグを行うことができ、また、デバッガ4A、4BとICE23の通信プロトコルが異なる場合であっても、デバッガ4A、4BとICE23の通信プロトコルの変更を行う必要がなく、また、プロセッサ7A、7Bの状態把握を行うことができるので、プロセッサ7A、7Bのプログラムデバッグを勝手良く行うことができる。
According to the second embodiment 22 of the present invention, similarly to the
なお、本発明の第1実施形態5及び第2実施形態22においては、SWブレークポイントテーブル12及びSWブレーク管理部13からなるSWブレーク管理手段と、ICEプロトコル変換部14A、15A、14B、15BからなるICEプロトコル変換手段と、プロセッサ状態把握部16及びプロセッサ状態テーブル17からなるプロセッサ状態把握・保持手段を設けるようにした場合について説明したが、この代わりに、これら3個の手段のうち、いずれか1個又は2個の手段のみを設けるようにしても良い。
In the
ここで、本発明のICEサーバを整理すると、本発明のICEサーバには、少なくとも、以下のICEサーバが含まれる。 Here, when the ICE server of the present invention is organized, the ICE server of the present invention includes at least the following ICE servers.
(付記1)複数のデバッガとICEとの間に接続されるICEサーバであって、前記複数のデバッガが設定したソフトウエアブレークポイントを管理する所定手段を有することを特徴とするICEサーバ。 (Supplementary Note 1) An ICE server connected between a plurality of debuggers and an ICE, the ICE server having predetermined means for managing software breakpoints set by the plurality of debuggers.
(付記2)前記所定手段は、前記複数のデバッガのうち、いずれかのデバッガからのメモリ読出し要求が、他のデバッガが設定したSWブレークポイントに対するものである場合、元のプログラムの命令コードをメモリ読出し結果として前記いずれかのデバッガに通知することを特徴とする付記1記載のICEサーバ。
(Supplementary Note 2) If the memory read request from any of the plurality of debuggers is for a SW breakpoint set by another debugger, the predetermined means stores the instruction code of the original program in the
(付記3)前記所定手段は、前記複数のデバッガのうち、いずれかのデバッガが制御するプロセッサが、他のデバッガが設定したSWブレークポイントの命令コードを実行して命令ブレークが発生した場合、前記命令ブレークの発生を前記いずれかのデバッガに通知することなく、プログラムの命令コードを再実行させることを特徴とする付記1記載のICEサーバ。
(Supplementary Note 3) When the processor controlled by any one of the plurality of debuggers executes the instruction code of the SW breakpoint set by another debugger and the instruction break occurs, The ICE server according to
(付記4)前記所定手段は、前記複数のデバッガが設定したSWブレークポイントのアドレスと、前記複数のデバッガが前記SWブレークポイントを設定する前の元のプログラムの命令コードとを関連付けて保持する所定テーブルを有することを特徴とする付記1又は2記載のICEサーバ。
(Supplementary Note 4) The predetermined unit is a predetermined unit that associates and holds the address of the SW breakpoint set by the plurality of debuggers and the instruction code of the original program before the plurality of debuggers set the SW breakpoint. The ICE server according to
(付記5)複数のデバッガとICEとの間に接続されるICEサーバであって、前記複数のデバッガと前記ICEの通信プロトコルを変更することなく、前記複数のデバッガと前記ICEとの間の通信を可能とする所定手段を有することを特徴とするICEサーバ。 (Supplementary Note 5) An ICE server connected between a plurality of debuggers and an ICE, wherein communication between the plurality of debuggers and the ICE is performed without changing a communication protocol between the plurality of debuggers and the ICE. An ICE server comprising a predetermined means for enabling
(付記6)複数のデバッガとICEとの間に接続されるICEサーバであって、各デバッガが対象とするプロセッサの状態を一括管理する所定手段を有することを特徴とするICEサーバ。 (Supplementary Note 6) An ICE server connected between a plurality of debuggers and an ICE, the ICE server having predetermined means for collectively managing the states of processors targeted by each debugger.
(付記7)前記所定手段は、前記プロセッサの状態を把握するプロセッサ状態把握部と、前記プロセッサ状態把握部が把握した前記プロセッサの状態を記憶するプロセッサ状態テーブルを有することを特徴とする付記6記載のICEサーバ。 (Additional remark 7) The said predetermined means has a processor state grasping | ascertainment part which grasps | ascertains the state of the said processor, and a processor state table which memorize | stores the state of the said processor which the said processor state grasping | ascertainment part grasped. ICE server.
1A、1B…デバッガ
2A、2B…インサーキットエミュレータ
3A、3B…プロセッサ
4A、4B…デバッガ
5…本発明の第1実施形態(ICEサーバ)
6A、6B…インサーキットエミュレータ
7A、7B…プロセッサ
8A、8B…デバッガ用インタフェース
9A、9B…インサーキットエミュレータ用インタフェース
10…マルチデバッガ通信部
11…ICE制御部
12…ソフトウエアブレークポイントテーブル
13…ソフトウエアブレーク管理部
14A、15A、14B、15B…ICEプロトコル変換部
16…プロセッサ状態把握部
17…プロセッサ状態テーブル
18…アドレス表示欄
19…命令コード表示欄
20…ソフトウエアブレークポイント設定デバッガ表示欄
21…プロセッサ
22…本発明の第2実施形態(ICEサーバ)
23…インサーキットエミュレータ
24…インサーキットエミュレータ用インタフェース
DESCRIPTION OF
6A, 6B ... In-
23 ... In-
Claims (5)
前記複数のデバッガが設定したソフトウエアブレークポイントを管理する所定手段を有することを特徴とするICEサーバ。 An ICE server connected between a plurality of debuggers and an in-circuit emulator,
An ICE server comprising predetermined means for managing software breakpoints set by the plurality of debuggers.
前記複数のデバッガと前記インサーキットエミュレータの通信プロトコルを変更することなく、前記複数のデバッガと前記インサーキットエミュレータとの間の通信を可能とする所定手段を有することを特徴とするICEサーバ。 An ICE server connected between a plurality of debuggers and an in-circuit emulator,
An ICE server comprising predetermined means for enabling communication between the plurality of debuggers and the in-circuit emulator without changing a communication protocol between the plurality of debuggers and the in-circuit emulator.
各デバッガが対象とするプロセッサの状態を一括管理する所定手段を有することを特徴とするICEサーバ。
An ICE server connected between a plurality of debuggers and an in-circuit emulator,
An ICE server comprising predetermined means for collectively managing a state of a target processor of each debugger.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356437A JP4834983B2 (en) | 2004-12-09 | 2004-12-09 | ICE server |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356437A JP4834983B2 (en) | 2004-12-09 | 2004-12-09 | ICE server |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006164001A true JP2006164001A (en) | 2006-06-22 |
JP4834983B2 JP4834983B2 (en) | 2011-12-14 |
Family
ID=36665939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004356437A Expired - Fee Related JP4834983B2 (en) | 2004-12-09 | 2004-12-09 | ICE server |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4834983B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1855205A1 (en) * | 2006-01-11 | 2007-11-14 | Seiko Epson Corporation | Debug supporting device, and program for causing computer to execute debug processing method |
US8701089B2 (en) | 2008-03-14 | 2014-04-15 | Panasonic Corporation | Program execution device and method for controlling the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520120A (en) * | 1991-07-11 | 1993-01-29 | Nec Corp | Parallel processing computer system |
JPH08249289A (en) * | 1995-03-10 | 1996-09-27 | Omron Corp | Memory controller and its control method |
JP2000215080A (en) * | 1999-01-21 | 2000-08-04 | Ntt Communicationware Corp | Terminal device, repeating device, server and debugging information acquisition system, debug information acquiring method, and recording medium |
JP2004021751A (en) * | 2002-06-19 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Debug system, debug program, and debug program storage medium |
-
2004
- 2004-12-09 JP JP2004356437A patent/JP4834983B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520120A (en) * | 1991-07-11 | 1993-01-29 | Nec Corp | Parallel processing computer system |
JPH08249289A (en) * | 1995-03-10 | 1996-09-27 | Omron Corp | Memory controller and its control method |
JP2000215080A (en) * | 1999-01-21 | 2000-08-04 | Ntt Communicationware Corp | Terminal device, repeating device, server and debugging information acquisition system, debug information acquiring method, and recording medium |
JP2004021751A (en) * | 2002-06-19 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Debug system, debug program, and debug program storage medium |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1855205A1 (en) * | 2006-01-11 | 2007-11-14 | Seiko Epson Corporation | Debug supporting device, and program for causing computer to execute debug processing method |
EP1855205A4 (en) * | 2006-01-11 | 2010-04-28 | Seiko Epson Corp | Debug supporting device, and program for causing computer to execute debug processing method |
US7992042B2 (en) | 2006-01-11 | 2011-08-02 | Seiko Epson Corporation | Debug support device, and program for directing computer to perform debugging method |
US8701089B2 (en) | 2008-03-14 | 2014-04-15 | Panasonic Corporation | Program execution device and method for controlling the same |
Also Published As
Publication number | Publication date |
---|---|
JP4834983B2 (en) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI407374B (en) | Performing diagnostic operations upon an asymmetric multiprocessor apparatus | |
JP4222370B2 (en) | Program for causing a computer to execute a debugging support apparatus and a debugging processing method | |
US8136097B2 (en) | Thread debugging device, thread debugging method and information storage medium | |
US7010722B2 (en) | Embedded symmetric multiprocessor system debug | |
US8769495B1 (en) | Systems and methods for debugging in a multiprocessor environment | |
CN103140837A (en) | Debugging of a data processing apparatus | |
CN106254170A (en) | Server online state-detection and the method and system of notice | |
US9092570B2 (en) | Memory management for remote software debuggers and methods | |
WO2011072565A1 (en) | Method and device for pass-by breakpoint setting and debugging | |
JP4834983B2 (en) | ICE server | |
JP3764405B2 (en) | Debugging apparatus and debugging method | |
JP2009175960A (en) | Virtual multiprocessor system | |
TWI306191B (en) | A method for debugging a firmware program and a debugging microprocessor | |
US9430440B2 (en) | Environment construction apparatus and method, environment registration apparatus and method, environment switching apparatus and method | |
JP2010015364A (en) | Multiprocessor system and information processor | |
JP2005234617A (en) | Multiprocessor debugger and debugging method | |
JP2012099000A (en) | Information processing device | |
JPS6253859B2 (en) | ||
JP2000181748A (en) | Debug system for multi-memory space program and its debug method | |
US20090241111A1 (en) | Recording medium having instruction log acquiring program recorded therein and virtual computer system | |
TW200622906A (en) | Debug system for debugging multi-task system | |
JP5194360B2 (en) | Information processing apparatus and control method thereof | |
JP2006185387A (en) | Program and data processor | |
JP2002244883A (en) | Debug support system, debug support method and computer-readable recording medium with program for the same recorded thereon | |
WO2015029869A1 (en) | Electronic device and information processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |