JP2006147712A - Thin film device, its fabrication process, integrated circuit, matrix device, electronic apparatus - Google Patents

Thin film device, its fabrication process, integrated circuit, matrix device, electronic apparatus Download PDF

Info

Publication number
JP2006147712A
JP2006147712A JP2004333382A JP2004333382A JP2006147712A JP 2006147712 A JP2006147712 A JP 2006147712A JP 2004333382 A JP2004333382 A JP 2004333382A JP 2004333382 A JP2004333382 A JP 2004333382A JP 2006147712 A JP2006147712 A JP 2006147712A
Authority
JP
Japan
Prior art keywords
thin film
film element
element layer
terminal
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004333382A
Other languages
Japanese (ja)
Other versions
JP4573267B2 (en
Inventor
Tomoyuki Okuyama
智幸 奥山
Mutsumi Kimura
睦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Ryukoku University
Original Assignee
Seiko Epson Corp
Ryukoku University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Ryukoku University filed Critical Seiko Epson Corp
Priority to JP2004333382A priority Critical patent/JP4573267B2/en
Publication of JP2006147712A publication Critical patent/JP2006147712A/en
Application granted granted Critical
Publication of JP4573267B2 publication Critical patent/JP4573267B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To ensure good bonding state among a plurality of thin film element layers and to facilitate electrical connection between respective layers. <P>SOLUTION: The thin film device comprises: a first thin film element layer (13); a first electrode terminal (16); a first nonconduction terminal (17); a second thin film element layer (23); a second electrode terminal (26); and a second nonconduction terminal (27). The second electrode terminal and the second nonconduction terminal have portions penetrating the second thin film element layer, respective portions exposed to the upper and lower surfaces of the second thin film element layer, respectively. The first and second thin film element layers are bonded electrically and physically by bonding the lower exposed portions of the first electrode terminal and the first nonconduction terminal, and the lower exposed portions of the second electrode terminal and the second nonconduction terminal, respectively. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、薄膜トランジスタ等の薄膜素子を含む回路層等を積層して構成される薄膜デバイスに関する。   The present invention relates to a thin film device configured by laminating circuit layers including thin film elements such as thin film transistors.

薄膜トランジスタ等の薄膜素子を含む薄膜素子層を積層して構成される薄膜デバイス(いわゆる3次元デバイス)の開発が進められている。例えば、特開平11−251517号公報(特許文献1)には、転写元となる基板(転写元基板)上に薄膜素子を含む被転写層を形成し、その後当該被転写層を転写先となる基板上へ転写する技術を適用して、3次元デバイスを製造する方法が開示されている。このような3次元デバイスでは、従来の平面的(2次元的)なレイアウトの工夫では達成し得ない高集積化、高密度化の実現、信号遅延等の配線に関わる不都合の解消、あるいは消費電力の低減など、多くの利点が期待されている。   Development of thin film devices (so-called three-dimensional devices) formed by laminating thin film element layers including thin film elements such as thin film transistors has been underway. For example, in Japanese Patent Application Laid-Open No. 11-251517 (Patent Document 1), a transfer layer including a thin film element is formed on a transfer source substrate (transfer source substrate), and then the transfer layer is used as a transfer destination. A method of manufacturing a three-dimensional device by applying a technique of transferring onto a substrate is disclosed. In such a three-dimensional device, high integration, high density, elimination of inconveniences related to wiring such as signal delay, etc., which cannot be achieved by conventional planar (two-dimensional) layout devices, or power consumption Many benefits are expected, such as reducing

上述した転写技術によって薄膜デバイスを形成する際には、一方の薄膜素子層に他方の薄膜素子層を転写する際に、貼り合わせ時の接続不良や接着不良による不具合が生じやすい。これらの不具合は、主に、薄膜素子層を支持する基板の反り、たわみ、うねりや、層間絶縁膜の平坦化不足等の影響により、薄膜素子層の相互間の接合力を十分に確保できないことに起因するものである。これに対して、絶縁性の熱硬化型樹脂などを用いて薄膜素子層の相互間を接着した場合には、層間の接合力を確保しやすい。しかし、この方法を採用した場合には、熱硬化型樹脂と薄膜素子層のそれぞれが有する熱膨張係数が大きく異なるため、熱硬化型樹脂の収縮によって薄膜素子層にクラックが発生してしまう場合があり、好ましくない。特に、より多く(例えば3層以上)の薄膜素子層を積層したい場合にはかかる問題が顕著となる。また、2層以上の薄膜素子層を積層する場合には、各薄膜素子層の電気的接続を図るのが容易ではなくなるという問題もある。   When a thin film device is formed by the transfer technique described above, a problem due to poor connection or poor adhesion at the time of bonding tends to occur when the other thin film element layer is transferred to one thin film element layer. These defects are due to the fact that the bonding force between the thin film element layers cannot be secured sufficiently mainly due to the effects of warpage, deflection, waviness, and insufficient flattening of the interlayer insulating film of the substrate supporting the thin film element layer. This is due to On the other hand, when the thin film element layers are bonded to each other using an insulating thermosetting resin or the like, it is easy to ensure the bonding force between the layers. However, when this method is adopted, the thermal expansion coefficients of the thermosetting resin and the thin film element layer are greatly different, so that the thin film element layer may crack due to the shrinkage of the thermosetting resin. Yes, not preferred. In particular, such a problem becomes conspicuous when it is desired to stack more (for example, three or more layers) thin film element layers. Further, when two or more thin film element layers are stacked, there is a problem that it is not easy to achieve electrical connection between the thin film element layers.

特開平11−251517号公報JP-A-11-251517

そこで、本発明は、薄膜素子層を積層してなる3次元デバイスにおいて、複数の薄膜素子層の相互間の良好な接合状態を確保し、かつ各層の相互間の電気的接続を容易にすることを可能とする技術を提供することを目的とする。   Therefore, the present invention secures a good bonding state between a plurality of thin film element layers and facilitates electrical connection between the respective layers in a three-dimensional device formed by laminating thin film element layers. The purpose is to provide a technology that makes it possible.

第1の態様の本発明は、薄膜素子を含む薄膜素子層を積層してなる薄膜デバイスであって、所定面上に形成された第1の薄膜素子層と、上記第1の薄膜素子層の上側に形成され、上記第1の薄膜素子層と電気的に接続される第1の電極端子と、上記第1の薄膜素子層の上側に形成され、上記第1の薄膜素子層とは電気的に接続されない第1の非導通端子と、上記第1の電極端子及び上記第1の非導通端子の上側に形成された第2の薄膜素子層と、上記第2の薄膜素子層を貫通する貫通部と、上記第2の薄膜素子層の上面に露出する上側露出部と、上記第2の薄膜素子層の下面に露出する下側露出部と、を備え、上記第2の薄膜素子層と電気的に接続される第2の電極端子と、上記第2の薄膜素子層を貫通する貫通部と、上記第2の薄膜素子層の上面に露出する上側露出部と、上記第2の薄膜素子層の下面に露出する下側露出部と、を備え、上記第2の薄膜素子層とは電気的に接続されない第2の非導通端子と、を含み、上記第1の電極端子及び上記第1の非導通端子のそれぞれと、上記第2の電極端子及び上記第2の非導通端子のそれぞれの上記下側露出部とを接合することにより、上記第1及び第2の薄膜素子層の相互間の電気的接合及び物理的接合を図るように構成された薄膜デバイスである。   The first aspect of the present invention is a thin film device formed by laminating thin film element layers including thin film elements, the first thin film element layer formed on a predetermined surface, and the first thin film element layer. A first electrode terminal formed on the upper side and electrically connected to the first thin film element layer; and formed on the upper side of the first thin film element layer, wherein the first thin film element layer is electrically A first non-conducting terminal not connected to the first electrode terminal, a second thin film element layer formed above the first electrode terminal and the first non-conducting terminal, and a penetrating through the second thin film element layer And an upper exposed portion exposed on the upper surface of the second thin film element layer, and a lower exposed portion exposed on the lower surface of the second thin film element layer. Connected second electrode terminal, a through portion penetrating the second thin film element layer, and the second thin film element layer A second non-conductive terminal that is electrically connected to the second thin film element layer, the upper exposed part exposed on the upper surface, and a lower exposed part exposed on the lower surface of the second thin film element layer. And joining each of the first electrode terminal and the first non-conduction terminal to the lower exposed portion of each of the second electrode terminal and the second non-conduction terminal. Thus, the thin film device is configured to achieve electrical and physical bonding between the first and second thin film element layers.

ここで「所定面」とは、薄膜デバイスを形成可能な面であれば如何なるものであってもよく、好適にはガラス等からなる基板の表面が用いられるが、それ以外にも、ある物を構成する任意の面上(時計の面上、エアコンの表面上、プリント基板の上等)、さらには壁、柱、天井、窓ガラス等の構造物の表面上なども該当し得る。また「薄膜素子」とは、薄膜を用いて形成されており所定の機能を果たす素子一般をいい、その内容に特段の限定はないが、例えば薄膜トランジスタや薄膜ダイオード等の能動素子、或いは抵抗等の受動素子などの回路素子が含まれる。   Here, the “predetermined surface” may be any surface as long as a thin film device can be formed, and preferably the surface of a substrate made of glass or the like is used. It may also be applicable to any surface that constitutes (on the surface of a watch, on the surface of an air conditioner, on a printed circuit board, etc.), or on the surface of a structure such as a wall, pillar, ceiling, or window glass. The term “thin film element” refers to a general element that is formed using a thin film and performs a predetermined function. The content of the element is not particularly limited. For example, an active element such as a thin film transistor or a thin film diode, or a resistor is used. Circuit elements such as passive elements are included.

かかる構成によれば、デバイス設計上の制約から大きな面積を確保しにくい電極端子の他に、レイアウトの自由度が高く比較的に大面積の確保が容易な非導通端子を設けているので、薄膜素子層の相互間の接合力を十分に得ることが可能となる。したがって、薄膜素子層を積層してなる3次元デバイスにおいて、複数の薄膜素子層の相互間の良好な接合状態を確保することが可能となる。また、第2の薄膜素子層の上側と下側の双方に電極端子及び非導通端子が露出する構造となっているので、特に、より多く(例えば3層以上)の薄膜素子層を積層したい場合に、各層の相互間の接合力を容易に確保することが可能となる。また、薄膜素子層を貫通させて電極端子を設けているので、各薄膜素子層の電気的接続を図るのが容易となる。特に、転写技術等を採用して各薄膜素子層を積層する場合に、積層方向において各薄膜素子層のデバイス構造を反転させることなく、電気的接続を図ることが可能となる利点がある。   According to such a configuration, in addition to the electrode terminals that are difficult to secure a large area due to restrictions in device design, non-conductive terminals that have a high degree of freedom in layout and are relatively easy to ensure a large area are provided. It is possible to obtain a sufficient bonding force between the element layers. Therefore, in a three-dimensional device formed by laminating thin film element layers, it is possible to ensure a good bonding state between a plurality of thin film element layers. In addition, since the electrode terminal and the non-conductive terminal are exposed on both the upper side and the lower side of the second thin film element layer, in particular, when more thin film element layers (for example, three layers or more) are desired to be stacked. In addition, it is possible to easily secure the bonding force between the layers. In addition, since the electrode terminals are provided through the thin film element layers, it is easy to achieve electrical connection between the thin film element layers. In particular, when each thin film element layer is laminated by employing a transfer technique or the like, there is an advantage that electrical connection can be achieved without inverting the device structure of each thin film element layer in the lamination direction.

好ましくは、上記第2の電極端子及び上記第2の非導通端子は、それぞれの上記下側露出部が上記第2の薄膜素子層の下面と面一に形成される   Preferably, each of the second electrode terminal and the second non-conduction terminal has the lower exposed portion flush with the lower surface of the second thin film element layer.

これにより、本発明にかかる電極端子及び非導通端子の構造を採用した場合においても、薄膜デバイス全体の厚さを低減することが可能となる。   Thereby, even when the structure of the electrode terminal and the non-conduction terminal according to the present invention is adopted, the thickness of the entire thin film device can be reduced.

好ましくは、上記第2の電極端子及び上記第2の非導通端子は、それぞれの上記上側露出部が上記第2の薄膜素子層の上面よりも高く形成される。   Preferably, each of the second electrode terminal and the second non-conduction terminal is formed such that the upper exposed portion is higher than the upper surface of the second thin film element layer.

各端子が第2の薄膜素子層の上面よりも突出するので、これらを利用することにより、第2の薄膜素子層の上側に更に他の薄膜素子層を積層する場合や、第2の薄膜素子層を他の回路基板等と接合する場合などにおいて、電気的及び物理的接合を図りやすくなる。   Since each terminal protrudes from the upper surface of the second thin film element layer, it is possible to use these to stack another thin film element layer on the upper side of the second thin film element layer. In the case where the layer is bonded to another circuit board or the like, it becomes easy to achieve electrical and physical bonding.

好ましくは、上記第1の電極端子と上記第1の非導通端子は、同一材料を用いて形成される。   Preferably, the first electrode terminal and the first non-conductive terminal are formed using the same material.

これにより、電極端子と非導通端子とのそれぞれにより生じる接合力が均一となり、更に良好な接合状態を確保することが可能となる。また、材料が共通化されることにより、電極端子と非導通端子の形成が容易になる。   Thereby, the joining force produced by each of the electrode terminal and the non-conducting terminal becomes uniform, and it becomes possible to secure a better joined state. Further, since the material is made common, it is easy to form the electrode terminal and the non-conductive terminal.

好ましくは、上記第2の電極端子と上記第2の非導通端子は、同一材料を用いて形成される。   Preferably, the second electrode terminal and the second non-conduction terminal are formed using the same material.

これにより、電極端子と非導通端子とのそれぞれにより生じる接合力が均一となり、更に良好な接合状態を確保することが可能となる。また、材料が共通化されることにより、電極端子と非導通端子の形成が容易になる。   Thereby, the joining force produced by each of the electrode terminal and the non-conducting terminal becomes uniform, and it becomes possible to secure a better joined state. Further, since the material is made common, it is easy to form the electrode terminal and the non-conductive terminal.

更に好ましくは、上記第1の電極端子、上記第1の非導通端子、上記第2の電極端子及び上記第2の非導通端子は、同一材料を用いて形成される。   More preferably, the first electrode terminal, the first non-conductive terminal, the second electrode terminal, and the second non-conductive terminal are formed using the same material.

同種の材料からなる電極端子同士、非導通端子同士の接合となることから、接合力の更なる向上を図ることが可能となる。また、材料が共通化されることにより、電極端子と非導通端子の形成がより一層容易になる。   Since the electrode terminals made of the same kind of material are joined to each other and the non-conducting terminals are joined to each other, the joining force can be further improved. In addition, since the material is made common, the electrode terminal and the non-conduction terminal can be formed more easily.

第2の態様の本発明は、上述した第1の態様の本発明にかかる薄膜デバイスを製造する方法の好適な一例に関するものである。具体的には、第2の態様の本発明は、薄膜素子を含む薄膜素子層を積層してなる薄膜デバイスの製造方法であって、所定面上に第1の薄膜素子層を形成する第1工程と、上記第1の薄膜素子層の上側に、上記第1の薄膜素子層と電気的に接続される第1の電極端子と、上記第1の薄膜素子層とは電気的に接続されない第1の非導通端子と、を形成する第2工程と、転写元基板上に第2の薄膜素子層を形成する第3工程と、上記第2の薄膜素子層を貫通する貫通部と、上記第2の薄膜素子層の上面に露出する上側露出部と、上記第2の薄膜素子層の下面に露出する下側露出部と、を備え、上記第2の薄膜素子等と電気的に接続される第2の電極端子と、上記第2の薄膜素子層を貫通する貫通部と、上記第2の薄膜素子層の上面に露出する上側露出部と、上記第2の薄膜素子層の下面に露出する下側露出部と、を備え、上記第2の薄膜素子等とは電気的に接続されない第2の非導通端子と、を形成する第4工程と、上記第2の薄膜素子層を所定の仮転写基板へ転写する第5工程と、上記第1の電極端子及び上記第1の非導通端子のそれぞれの上記上側露出部と、上記第2の電極端子及び上記第2の非導通端子のそれぞれの上記下側露出部とを接合させる第6工程と、上記仮転写基板を取り除き、上記第2の薄膜素子層を上記第1の薄膜素子層の上側へ転写する第7工程と、を含む薄膜デバイスの製造方法である。   The present invention of the second aspect relates to a preferred example of a method for manufacturing the thin film device according to the present invention of the first aspect described above. Specifically, the second aspect of the present invention is a method of manufacturing a thin film device formed by laminating thin film element layers including thin film elements, wherein the first thin film element layer is formed on a predetermined surface. A first electrode terminal electrically connected to the first thin film element layer and the first thin film element layer not electrically connected to the first thin film element layer on the upper side of the first thin film element layer; A second step of forming a non-conductive terminal, a third step of forming a second thin film element layer on the transfer source substrate, a penetrating portion that penetrates the second thin film element layer, and the first An upper exposed portion exposed on the upper surface of the second thin film element layer, and a lower exposed portion exposed on the lower surface of the second thin film element layer, which are electrically connected to the second thin film element and the like. A second electrode terminal; a penetrating portion penetrating the second thin film element layer; and an upper dew exposed on an upper surface of the second thin film element layer. And a second exposed non-conductive terminal that is not electrically connected to the second thin film element or the like, and a lower exposed part exposed on a lower surface of the second thin film element layer. 4 steps, a fifth step of transferring the second thin film element layer to a predetermined temporary transfer substrate, the upper exposed portions of the first electrode terminal and the first non-conductive terminal, and the first A sixth step of bonding the second electrode terminal and the lower exposed portion of each of the second non-conducting terminals, the temporary transfer substrate is removed, and the second thin film element layer is replaced with the first thin film element. And a seventh step of transferring to the upper side of the layer.

かかる製造方法によれば、薄膜素子層を積層してなる薄膜デバイスを製造する際において、複数の薄膜素子層の相互間の良好な接合状態を確保し、かつ各層の相互間の電気的接続を容易にすることが可能となる。   According to such a manufacturing method, when manufacturing a thin film device formed by laminating thin film element layers, it is possible to ensure a good bonding state between a plurality of thin film element layers and to make electrical connection between the layers. It can be made easy.

好ましくは、上記第1工程に先立って、上記所定面を平坦化する第8工程を更に含む。   Preferably, prior to the first step, an eighth step of flattening the predetermined surface is further included.

これにより、第1の薄膜素子層の上面の平坦性を確保しやすくなり、その上面に形成される第1の電極端子及び第1の非導通端子の高さを均一にしやすくなる。各端子の高さの均一性が向上することによって、層間の接合力をより高めることが可能となる。   Thereby, it is easy to ensure the flatness of the upper surface of the first thin film element layer, and the heights of the first electrode terminal and the first non-conducting terminal formed on the upper surface are easily made uniform. By improving the uniformity of the height of each terminal, it becomes possible to further increase the bonding force between the layers.

好ましくは、上記第3工程に先立って、上記転写元基板の上面を平坦化する第9工程を更に含む。   Preferably, the method further includes a ninth step of planarizing the upper surface of the transfer source substrate prior to the third step.

これにより、第2の薄膜素子層の上面の平坦性を確保しやすくなり、その上面に形成される第2の電極端子及び第2の非導通端子の高さを均一にしやすくなる。各端子の高さの均一性が向上することによって、層間の接合力をより高めることが可能となる。   Thereby, it becomes easy to ensure the flatness of the upper surface of the second thin film element layer, and it becomes easy to make the heights of the second electrode terminal and the second non-conducting terminal formed on the upper surface uniform. By improving the uniformity of the height of each terminal, it becomes possible to further increase the bonding force between the layers.

好ましくは、上記第2工程は、上記第1の薄膜素子層の層内の所定位置を露出させる露出孔を形成する孔形成工程と、上記第1の薄膜素子層の上面を覆い、かつ上記露出孔に埋設される導電膜を形成する導電膜形成工程と、上記導電膜をパターニングし、上記第1の電極端子と上記第1の非導通端子とを形成するパターニング工程と、を含む。   Preferably, the second step includes a hole forming step of forming an exposed hole for exposing a predetermined position in the layer of the first thin film element layer, a top surface of the first thin film element layer, and the exposure. A conductive film forming step of forming a conductive film embedded in the hole; and a patterning step of patterning the conductive film to form the first electrode terminal and the first non-conductive terminal.

これにより、同一材料からなる第1の電極端子及び第1の非導通端子を少ない工程数で容易に形成することができる。   Thereby, the 1st electrode terminal and 1st non-conduction terminal which consist of the same material can be formed easily with few processes.

更に好ましくは、上記第2工程は、上記パターニング工程に先立って、上記導電膜の上面を平坦化する平坦化工程を含む。   More preferably, the second step includes a planarization step of planarizing the upper surface of the conductive film prior to the patterning step.

これにより、第1の電極端子及び第1の非導通端子のそれぞれの上面の平坦性が向上し、第2の電極端子及び第2の非導通端子との接合状態をより良好にすることができる。また、下層側の第1の薄膜素子層などの凹凸状態が導電膜に反映されている場合であっても、平坦化処理をすることにより、第1の電極端子と第1の非導通端子の高さを揃えることができる。   Thereby, the flatness of each upper surface of a 1st electrode terminal and a 1st non-conduction terminal improves, and the joining state with a 2nd electrode terminal and a 2nd non-conduction terminal can be made more favorable. . Further, even when the uneven state of the first thin film element layer or the like on the lower layer side is reflected in the conductive film, the first electrode terminal and the first non-conductive terminal can be obtained by performing the planarization process. The height can be aligned.

好ましくは、上記第4工程は、上記第2の薄膜素子層の層内の所定位置を露出させる露出孔と、上記第2の薄膜素子層の所定位置を貫通する貫通孔と、を形成する孔形成工程と、上記第2の薄膜素子層の上面を覆い、かつ上記露出孔及び上記貫通孔に埋設される導電膜を形成する導電膜形成工程と、上記導電膜をパターニングし、上記第2の電極端子と上記第2の非導通端子とを形成するパターニング工程と、を含む。   Preferably, the fourth step includes a hole for forming an exposed hole for exposing a predetermined position in the second thin film element layer and a through hole penetrating the predetermined position of the second thin film element layer. Forming a conductive film that covers the upper surface of the second thin film element layer and forming a conductive film embedded in the exposed hole and the through hole; patterning the conductive film; and A patterning step of forming an electrode terminal and the second non-conducting terminal.

これにより、同一材料からなる第2の電極端子及び第2の非導通端子を少ない工程数で容易に形成することができる。   Thereby, the 2nd electrode terminal and 2nd non-conduction terminal which consist of the same material can be formed easily with few processes.

更に好ましくは、上記第4工程は、上記パターニング工程に先立って、上記導電膜の上面を平坦化する平坦化工程を含む。   More preferably, the fourth step includes a planarization step of planarizing the upper surface of the conductive film prior to the patterning step.

これにより、第2の電極端子及び第2の非導通端子のそれぞれの上面の平坦性が向上し、第1の電極端子及び第1の非導通端子との接合状態をより良好にすることができる。また、下側の第2の薄膜素子層などの凹凸状態が導電膜に反映されている場合であっても、平坦化処理をすることにより、第2の電極端子と第2の非導通端子の高さを揃えることができる。   Thereby, the flatness of each upper surface of a 2nd electrode terminal and a 2nd non-conduction terminal improves, and the joining state with a 1st electrode terminal and a 1st non-conduction terminal can be made more favorable. . Further, even when the uneven state of the lower second thin film element layer or the like is reflected in the conductive film, by performing the planarization treatment, the second electrode terminal and the second non-conductive terminal The height can be aligned.

第3の態様の本発明は、上記した本発明にかかる薄膜デバイスを備える集積回路である。ここで「集積回路」とは、一定の機能を奏するように薄膜デバイス及び関連する配線等が集積され配線された回路をいう。   The third aspect of the present invention is an integrated circuit including the thin film device according to the present invention described above. Here, “integrated circuit” refers to a circuit in which thin film devices and related wirings are integrated and wired so as to exhibit a certain function.

第4の態様の本発明は、上記した発明にかかる薄膜デバイスを備えるマトリクス装置である。ここで「マトリクス装置」とは、マトリクス状に配置された機能素子を順次選択し、所定の機能を発揮させるように構成された装置をいう。このようなマトリクス装置は、電気光学装置や静電容量検出装置など種々の装置に用いられている。ここで「電気光学装置」とは、電気的作用によって発光し、あるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。   The fourth aspect of the present invention is a matrix apparatus including the thin film device according to the above-described invention. Here, the “matrix device” refers to a device configured to sequentially select functional elements arranged in a matrix and to exhibit a predetermined function. Such a matrix device is used in various devices such as an electro-optical device and a capacitance detection device. The term “electro-optical device” as used herein refers to a general device equipped with an electro-optical element that emits light by an electrical action or changes the state of light from the outside. The device that emits light and the passage of light from the outside Including those that control For example, as an electro-optical element, a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL (electroluminescence) element, and an electron-emitting element that emits light by applying electrons generated by applying an electric field to a light emitting plate An active matrix display device provided.

第5の態様の本発明は、上記した本発明にかかる薄膜デバイスを備える電子機器である。ここで「電子機器」とは、一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。電子機器の構成に特段の限定は無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。   The fifth aspect of the present invention is an electronic apparatus including the above-described thin film device according to the present invention. Here, the “electronic device” refers to a general device having a certain function, and includes, for example, an electro-optical device and a memory. There is no particular limitation on the configuration of the electronic device. For example, an IC card, a mobile phone, a video camera, a personal computer, a head mounted display, a rear type or front type projector, a fax machine with a display function, a digital camera finder, Examples include portable TVs, PDAs, electronic notebooks, electric bulletin boards, and advertising announcement displays.

以下、本発明の実施の態様について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、一実施形態の薄膜デバイスの構成を説明する断面図である。また、図2は、図1に示す薄膜デバイスの部分拡大図である。本実施形態の薄膜デバイスは、ガラスや樹脂などの絶縁性材料からなる基板10上に、薄膜トランジスタや配線等を含んでなる薄膜素子層13、薄膜素子層23及び薄膜素子層33を積層してなるものである。本実施形態では、薄膜素子層23及び薄膜素子層33は、予め転写元となる別基板(転写元基板)に形成された後に、上記特許文献1などに開示されるデバイス転写技術を用いて薄膜素子層13の上側に転写することによって形成される。   FIG. 1 is a cross-sectional view illustrating the configuration of a thin film device according to an embodiment. FIG. 2 is a partially enlarged view of the thin film device shown in FIG. The thin film device of this embodiment is formed by laminating a thin film element layer 13, a thin film element layer 23, and a thin film element layer 33 including thin film transistors and wirings on a substrate 10 made of an insulating material such as glass or resin. Is. In the present embodiment, the thin film element layer 23 and the thin film element layer 33 are formed in advance on a separate substrate (transfer source substrate) serving as a transfer source and then thinned using the device transfer technique disclosed in Patent Document 1 above. It is formed by transferring to the upper side of the element layer 13.

基板10は、一方面上に薄膜素子層13などが積層されるものである。この基板10としては、ガラス基板やプラスチック基板などが好適に用いられる。また、基板10は、少なくとも一方面がCMP法(化学的機械的研磨法)などの手法によって平坦化処理されていることが好ましい。なお、本実施形態においては、基板10の上面が本発明にかかる「所定面」に相当する。   The substrate 10 has a thin film element layer 13 and the like laminated on one surface. As the substrate 10, a glass substrate, a plastic substrate, or the like is preferably used. Further, it is preferable that at least one surface of the substrate 10 is flattened by a method such as a CMP method (chemical mechanical polishing method). In the present embodiment, the upper surface of the substrate 10 corresponds to a “predetermined surface” according to the present invention.

薄膜素子層13は、薄膜トランジスタやその他の薄膜素子(例えばキャパシタ等)、及び配線膜などの回路要素を含んでおり、基板10の一方面(所定面)上に形成されている。この薄膜素子層13は、基板10からの不純物の侵入を防ぐ機能を担う下地層12を含んでいる。下地層12としては、例えば、酸化シリコン膜が好適に用いられる。なお、薄膜素子層13が本発明における「第1の薄膜素子層」に相当する。   The thin film element layer 13 includes circuit elements such as a thin film transistor and other thin film elements (for example, a capacitor) and a wiring film, and is formed on one surface (predetermined surface) of the substrate 10. The thin film element layer 13 includes an underlayer 12 that functions to prevent impurities from entering from the substrate 10. For example, a silicon oxide film is preferably used as the underlayer 12. The thin film element layer 13 corresponds to the “first thin film element layer” in the present invention.

電極端子16及び非導通端子17は、それぞれ薄膜素子層13の上側に形成されている。電極端子16は、薄膜素子層13と電気的に接続されており、主として薄膜素子層13と薄膜素子層23との相互間を電気的に接合させる機能を担い、更に物理的に接合させる機能も担う。非導通端子17は、薄膜素子層13とは電気的に接続されておらず、主として薄膜素子層13と薄膜素子層23との相互間を物理的に接合させる機能を担う。なお、電極端子16が本発明における「第1の電極端子」に相当し、非導通端子17が本発明における「第1の非導通端子」に相当する。   The electrode terminal 16 and the non-conduction terminal 17 are each formed on the upper side of the thin film element layer 13. The electrode terminal 16 is electrically connected to the thin film element layer 13 and mainly has a function of electrically bonding the thin film element layer 13 and the thin film element layer 23 to each other, and also has a function of physically bonding them. Bear. The non-conduction terminal 17 is not electrically connected to the thin film element layer 13 and mainly has a function of physically joining the thin film element layer 13 and the thin film element layer 23 to each other. The electrode terminal 16 corresponds to the “first electrode terminal” in the present invention, and the non-conductive terminal 17 corresponds to the “first non-conductive terminal” in the present invention.

本実施形態では、電極端子16と非導通端子17とは、互いに略同一の高さ(厚さ)を有し、かつ同一材料を用いて形成されている。ここで、電極端子16及び非導通端子17を形成する材料としては、導電体であれば如何なるものも採用し得るが、特にInAu(インジウム−金)を用いることが好ましい。これにより、接合の低温下を図ることが可能となる。   In the present embodiment, the electrode terminal 16 and the non-conduction terminal 17 have substantially the same height (thickness) and are formed using the same material. Here, as a material for forming the electrode terminal 16 and the non-conduction terminal 17, any material can be adopted as long as it is a conductor, but it is particularly preferable to use InAu (indium-gold). Thereby, it becomes possible to aim at the low temperature of joining.

また本実施形態では、非導通端子17は、薄膜素子層13の上側であって電極端子16の形成領域を除くほぼ全領域に形成されている、より詳細には、非導通端子17は、電極端子16との間で必要十分な絶縁状態を確保できる隙間を保ちつつ、薄膜素子層13と薄膜素子層23との層間の広い範囲に渡って形成されている。これにより、薄膜素子層13と薄膜素子層23との物理的接合をより強固にすることが可能となる。また、このように導電膜を用いて広範囲に形成された非導通端子17は、薄膜素子層13と薄膜素子層23との相互間に介在して両者間を電磁的にシールドし、薄膜トランジスタ等から放射される電磁波による電磁干渉を回避する機能を発揮することも期待される。   Further, in the present embodiment, the non-conductive terminal 17 is formed in almost the entire region above the thin film element layer 13 and excluding the formation region of the electrode terminal 16. More specifically, the non-conductive terminal 17 includes the electrode It is formed over a wide range between the thin film element layer 13 and the thin film element layer 23 while maintaining a gap that can ensure a necessary and sufficient insulation state with the terminal 16. As a result, physical bonding between the thin film element layer 13 and the thin film element layer 23 can be further strengthened. Further, the non-conductive terminal 17 formed in a wide range using the conductive film in this way is interposed between the thin film element layer 13 and the thin film element layer 23 to electromagnetically shield them from each other. It is also expected to exhibit a function of avoiding electromagnetic interference caused by radiated electromagnetic waves.

薄膜素子層23は、薄膜トランジスタやその他の薄膜素子(例えばキャパシタ等)及び配線膜などの回路要素を含んでおり、電極端子16等の上側に形成されている。この薄膜素子層23は、当該薄膜素子層23を形成する際における転写元基板からの不純物の侵入を防ぐ機能を担う下地層22を含んでいる。下地層22としては、例えば、酸化シリコン膜が好適に用いられる。なお、薄膜素子層23が本発明における「第2の薄膜素子層」に相当する。   The thin film element layer 23 includes circuit elements such as a thin film transistor and other thin film elements (for example, a capacitor) and a wiring film, and is formed on the upper side of the electrode terminal 16 and the like. The thin film element layer 23 includes a base layer 22 that functions to prevent intrusion of impurities from the transfer source substrate when the thin film element layer 23 is formed. For example, a silicon oxide film is preferably used as the base layer 22. The thin film element layer 23 corresponds to the “second thin film element layer” in the present invention.

電極端子26は、部分的に薄膜素子層23を貫通させながら設けられている。この電極端子26は、薄膜素子層23と電気的に接続されており、主として薄膜素子層13と薄膜素子層23の相互間及び薄膜素子層23と薄膜素子層33の相互間をそれぞれ電気的に接続させる機能を担い、更に物理的に接合させる機能も担う。より詳細には、図2(A)に示すように電極端子26は、薄膜素子層23を貫通する貫通部26aと、薄膜素子層23の上面に露出する上側露出部26bと、薄膜素子層23の下面に露出する下側露出部26cと、を備えている。電極端子26の下側露出部26cと電極端子16の上部とが接合することにより、各薄膜素子層の相互間における電気的接合が図られる。   The electrode terminal 26 is provided while partially penetrating the thin film element layer 23. The electrode terminal 26 is electrically connected to the thin film element layer 23, and mainly electrically connected between the thin film element layer 13 and the thin film element layer 23 and between the thin film element layer 23 and the thin film element layer 33. It has a function of connecting, and also a function of physically joining. More specifically, as shown in FIG. 2A, the electrode terminal 26 includes a through portion 26 a that penetrates the thin film element layer 23, an upper exposed portion 26 b that is exposed on the upper surface of the thin film element layer 23, and the thin film element layer 23. And a lower exposed portion 26c exposed on the lower surface of the. By joining the lower exposed portion 26c of the electrode terminal 26 and the upper portion of the electrode terminal 16, electrical connection between the thin film element layers is achieved.

図示のように、本実施形態の上側露出部26bは、薄膜素子層23の上面よりも高く突出させて形成される。これにより、薄膜素子層33との接合がより容易となる。また、図示のように、下側露出部26c(及び後述する下側露出部27c)は、薄膜素子層23の下面と面一に形成される。これにより、薄膜デバイス全体の厚みをより低減することができる。なお、電極端子26が本発明における「第2の電極端子」に相当する。   As shown in the figure, the upper exposed portion 26 b of the present embodiment is formed to protrude higher than the upper surface of the thin film element layer 23. Thereby, joining with the thin film element layer 33 becomes easier. Further, as shown in the drawing, the lower exposed portion 26 c (and the lower exposed portion 27 c described later) is formed flush with the lower surface of the thin film element layer 23. Thereby, the thickness of the whole thin film device can be reduced more. The electrode terminal 26 corresponds to the “second electrode terminal” in the present invention.

非導通端子27は、部分的に薄膜素子層23を貫通させながら設けられている。この非導通端子27は、薄膜素子層23とは電気的に接続されておらず、主として薄膜素子層13と薄膜素子層23の相互間及び薄膜素子層23と薄膜素子層33の相互間をそれぞれ物理的に接合させる機能を担う。より詳細には、図2(B)に示すように非導通端子27は、薄膜素子層23を貫通する貫通部27aと、薄膜素子層23の上面に露出する上側露出部27bと、薄膜素子層23の下面に露出する下側露出部27cと、を備えている。非導通端子27の下側露出部27cと非導通端子17の上部とが接合することにより、各薄膜素子層の相互間における物理的接合が図られる。   The non-conductive terminal 27 is provided while partially penetrating the thin film element layer 23. The non-conduction terminal 27 is not electrically connected to the thin film element layer 23, and mainly between the thin film element layer 13 and the thin film element layer 23 and between the thin film element layer 23 and the thin film element layer 33. Responsible for physical bonding. More specifically, as shown in FIG. 2B, the non-conductive terminal 27 includes a through portion 27a that penetrates the thin film element layer 23, an upper exposed portion 27b that is exposed on the upper surface of the thin film element layer 23, and a thin film element layer. 23, a lower exposed portion 27c exposed on the lower surface of 23. By bonding the lower exposed portion 27c of the non-conductive terminal 27 and the upper part of the non-conductive terminal 17, physical bonding between the thin film element layers is achieved.

図示のように、本実施形態の上側露出部27bは、薄膜素子層23の上面よりも高く突出させて形成される。これにより、薄膜素子層33との接合がより容易となる。また、図示のように、下側露出部27c(及び上述した下側露出部26c)は、薄膜素子層23の下面と面一に形成される。これにより、薄膜デバイス全体の厚みをより低減することができる。なお、非導通端子27が本発明における「第2の非導通端子」に相当する。   As shown in the drawing, the upper exposed portion 27b of the present embodiment is formed to protrude higher than the upper surface of the thin film element layer 23. Thereby, joining with the thin film element layer 33 becomes easier. Further, as illustrated, the lower exposed portion 27 c (and the lower exposed portion 26 c described above) is formed flush with the lower surface of the thin film element layer 23. Thereby, the thickness of the whole thin film device can be reduced more. The non-conductive terminal 27 corresponds to the “second non-conductive terminal” in the present invention.

電極端子28は、薄膜素子層23の上側に設けられている。この電極端子28は、薄膜素子層23と電気的に接続されており、主として薄膜素子層23と薄膜素子層33とを電気的に接続させる機能を担い、更に物理的に接合させる機能も担う。   The electrode terminal 28 is provided on the upper side of the thin film element layer 23. The electrode terminal 28 is electrically connected to the thin film element layer 23, and mainly has a function of electrically connecting the thin film element layer 23 and the thin film element layer 33, and also has a function of physically joining them.

本実施形態では、電極端子26、28と非導通端子27とは、互いに略同一の高さ(厚さ)を有し、かつ同一材料を用いて形成されている。ここで、電極端子26、28及び非導通端子27を形成する材料としては、導電体であれば如何なるものも採用し得るが、特にInAu(インジウム−金)を用いることが好ましい。これにより、接合の低温下を図ることが可能となる。また、これらの電極端子26、28及び非導通端子27は、上述した電極端子16及び非導通端子17と同一材料を用いて形成されていることが更に好ましい。これにより、各端子間の接合性をより良好にすることができる。   In the present embodiment, the electrode terminals 26 and 28 and the non-conduction terminal 27 have substantially the same height (thickness) and are formed using the same material. Here, as a material for forming the electrode terminals 26 and 28 and the non-conduction terminal 27, any material can be adopted as long as it is a conductor, but it is particularly preferable to use InAu (indium-gold). Thereby, it becomes possible to aim at the low temperature of joining. The electrode terminals 26 and 28 and the non-conductive terminal 27 are more preferably formed using the same material as the electrode terminal 16 and the non-conductive terminal 17 described above. Thereby, the joining property between each terminal can be made more favorable.

また、本実施形態における非導通端子27は、薄膜素子層23の上側であって各電極端子26、28の形成領域を除くほぼ全領域に形成されている。より詳細には、非導通端子27は、各電極端子26、28との間で必要十分な絶縁状態を確保できる隙間を保ちつつ、薄膜素子層13と薄膜素子層23との層間の広い範囲に渡って形成されている。これにより、薄膜素子層13と薄膜素子層23との物理的接合をより強固にすることが可能となる。また、このように導電膜を用いて広範囲に形成された非導通端子27は、薄膜素子層13と薄膜素子層23との相互間に介在して両者間を電磁的にシールドし、薄膜トランジスタ等から放射される電磁波による電磁干渉を回避する機能を発揮することも期待される。   In addition, the non-conduction terminal 27 in the present embodiment is formed in almost the entire region above the thin film element layer 23 except for the formation region of the electrode terminals 26 and 28. More specifically, the non-conductive terminal 27 is in a wide range between the thin film element layer 13 and the thin film element layer 23 while maintaining a gap that can ensure a necessary and sufficient insulation state between the electrode terminals 26 and 28. It is formed across. As a result, physical bonding between the thin film element layer 13 and the thin film element layer 23 can be further strengthened. Further, the non-conductive terminal 27 formed in a wide range using the conductive film in this way is interposed between the thin film element layer 13 and the thin film element layer 23 to electromagnetically shield them from each other. It is also expected to exhibit a function of avoiding electromagnetic interference caused by radiated electromagnetic waves.

薄膜素子層33は、薄膜トランジスタやその他の薄膜素子(例えばキャパシタ等)及び配線膜などの回路要素を含んでおり、電極端子26等の上側に形成されている。この薄膜素子層33は、当該薄膜素子層33を形成する際における転写元基板からの不純物の侵入を防ぐ機能を担う下地層32を含んでいる。下地層32としては、例えば、酸化シリコン膜が好適に用いられる。   The thin film element layer 33 includes circuit elements such as a thin film transistor and other thin film elements (for example, a capacitor) and a wiring film, and is formed on the upper side of the electrode terminal 26 and the like. The thin film element layer 33 includes a base layer 32 that functions to prevent impurities from entering from the transfer source substrate when the thin film element layer 33 is formed. For example, a silicon oxide film is preferably used as the base layer 32.

電極端子36は、部分的に薄膜素子層33を貫通させながら設けられている。この電極端子36は、薄膜素子層33と電気的に接続されており、主として薄膜素子層23と薄膜素子層33とを電気的に接続させる機能を担い、更に物理的に接合させる機能も担う。電極端子36は、上述した電極端子26と同様に貫通部、上側露出部、下側露出部を備えている(図2(A)参照)。電極端子36の下側露出部と電極端子26の上側露出部26bとが接合することにより、各薄膜素子層の相互間における電気的及び物理的接合が図られる。また、電極端子36の上側露出部を利用して、図示しない他の電気回路等との電気的接続が図られる。   The electrode terminal 36 is provided while partially penetrating the thin film element layer 33. The electrode terminal 36 is electrically connected to the thin film element layer 33, and mainly has a function of electrically connecting the thin film element layer 23 and the thin film element layer 33, and also a function of physically joining them. Similarly to the electrode terminal 26 described above, the electrode terminal 36 includes a through portion, an upper exposed portion, and a lower exposed portion (see FIG. 2A). By bonding the lower exposed portion of the electrode terminal 36 and the upper exposed portion 26b of the electrode terminal 26, electrical and physical bonding between the thin film element layers can be achieved. Further, the upper exposed portion of the electrode terminal 36 is used to achieve electrical connection with other electric circuits (not shown).

非導通端子37は、部分的に薄膜素子層33を貫通させながら設けられている。この非導通端子37は、薄膜素子層33とは電気的に接続されておらず、主として薄膜素子層23と薄膜素子層33とを物理的に接合させる機能を担う。非導通端子37は、上述した電極端子27と同様に貫通部、上側露出部、下側露出部を備えている(図2(B)参照)。非導通端子37の下側露出部と非導通端子27の上側露出部26bとが接合することにより、各薄膜素子層の相互間における物理的接合が図られる。   The non-conductive terminal 37 is provided while partially penetrating the thin film element layer 33. The non-conducting terminal 37 is not electrically connected to the thin film element layer 33 and mainly has a function of physically joining the thin film element layer 23 and the thin film element layer 33. The non-conducting terminal 37 includes a penetrating portion, an upper exposed portion, and a lower exposed portion similarly to the electrode terminal 27 described above (see FIG. 2B). By bonding the lower exposed portion of the non-conductive terminal 37 and the upper exposed portion 26b of the non-conductive terminal 27, physical bonding between the thin film element layers is achieved.

電極端子38は、薄膜素子層33と電気的に接続されており、薄膜素子層33の上側に設けられている。この電極端子36の上側露出部を利用して、図示しない他の電気回路等との電気的接続が図られる。   The electrode terminal 38 is electrically connected to the thin film element layer 33 and is provided on the upper side of the thin film element layer 33. By utilizing the upper exposed portion of the electrode terminal 36, electrical connection with other electric circuit (not shown) or the like is achieved.

本実施形態の薄膜デバイスはこのような構成を備えており、次に当該薄膜デバイスを製造する方法の好適な一例について説明する。   The thin film device of this embodiment has such a configuration, and a preferred example of a method for manufacturing the thin film device will be described next.

図3〜図6は、一実施形態の薄膜デバイスの製造方法を説明する工程断面図である。   3 to 6 are process cross-sectional views illustrating a method for manufacturing a thin film device according to an embodiment.

まず、図3(A)に示すように、転写元基板30の一方面上に剥離層31を形成する。ここで、転写元基板30は、後述する工程の都合上、透光性を有するもの(例えば、ガラス基板等)であることが好ましい。また、剥離層31は、照射される光を吸収し、その層内や界面において剥離を生じるような性質を有するものであり、光照射により剥離層31を構成する物質の原子間または分子間の結合力が消失または減少するものであると更に好ましい。このような剥離層31の組成としては、半導体、金属、強誘電体、有機化合物など種々のものが考えられるが、特にアモルファスシリコンが好適に用いられる。アモルファスシリコンはCVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。   First, as shown in FIG. 3A, a release layer 31 is formed on one surface of a transfer source substrate 30. Here, it is preferable that the transfer origin substrate 30 is a thing (for example, a glass substrate etc.) which has translucency on account of the process mentioned later. The release layer 31 absorbs irradiated light and has a property of causing release in the layer or at the interface, and between the atoms or molecules of the substance constituting the release layer 31 by light irradiation. It is more preferable that the bonding strength disappears or decreases. Various compositions such as a semiconductor, a metal, a ferroelectric, and an organic compound are conceivable as the composition of the peeling layer 31. Amorphous silicon is particularly preferably used. Amorphous silicon is preferably formed by CVD, particularly low pressure CVD or plasma CVD.

次に、図3(B)に示すように、転写元基板30の一方面上に薄膜素子層33を形成する。具体的には、まず、スパッタ法やCVD法などの各種成膜法によって、酸化シリコン等からなる下地層32を形成する。その後、下地層32の上面に、薄膜トランジスタ等を含んでなる薄膜素子層33を形成する。薄膜素子層33の具体的な製造工程は、薄膜素子として何を採用するか、どのようなレイアウトを採用するか、等の個別的事情によってその内容が異なるが、当該事情に応じて周知の製造技術を適宜組み合わせて用いればよい。このとき、薄膜素子層33に含まれる薄膜素子や配線などと、後に形成する第2の電極端子26との電気的接続を図るための露出孔33a及び貫通孔33bを適宜形成しておく。   Next, as shown in FIG. 3B, a thin film element layer 33 is formed on one surface of the transfer source substrate 30. Specifically, first, the underlayer 32 made of silicon oxide or the like is formed by various film forming methods such as a sputtering method and a CVD method. Thereafter, a thin film element layer 33 including a thin film transistor or the like is formed on the upper surface of the base layer 32. The specific manufacturing process of the thin film element layer 33 differs depending on individual circumstances such as what is adopted as the thin film element and what layout is adopted. A combination of techniques may be used as appropriate. At this time, an exposure hole 33a and a through-hole 33b are appropriately formed for electrical connection between a thin film element or wiring included in the thin film element layer 33 and a second electrode terminal 26 to be formed later.

なお、薄膜素子層33等の形成工程に先立って、転写元基板30の一方面を平坦化しておくことも好ましい。この平坦化処理には、例えばCMP法を採用し得る。   Prior to the formation process of the thin film element layer 33 and the like, it is also preferable to flatten one surface of the transfer source substrate 30. For this planarization process, for example, a CMP method can be employed.

次に、図3(C)〜図3(E)に示すように、薄膜素子層33の上側に、電極端子36、38と非導通端子37を形成する。   Next, as shown in FIGS. 3C to 3E, electrode terminals 36 and 38 and a non-conduction terminal 37 are formed on the upper side of the thin film element layer 33.

具体的には、まず図3(C)に示すように、薄膜素子層33の上面に導電膜34を形成する。例えば本実施形態では、導電膜34としてInAu膜を採用する。InAu膜は、スパッタ法や蒸着法などの成膜法によって形成することが可能である。   Specifically, first, as shown in FIG. 3C, a conductive film 34 is formed on the upper surface of the thin film element layer 33. For example, in this embodiment, an InAu film is employed as the conductive film 34. The InAu film can be formed by a film forming method such as a sputtering method or a vapor deposition method.

次に、図3(D)に示すように、導電膜34の上面をCMP法やエッチバック法などの方法によって平坦化する。なお、本工程は省略してもよい。   Next, as shown in FIG. 3D, the upper surface of the conductive film 34 is planarized by a method such as a CMP method or an etch back method. Note that this step may be omitted.

次に、図3(E)に示すように、周知のフォトリソグラフィ技術及びエッチング技術などを用いて導電膜34をパターニングし、電極端子36、38と非導通端子37を形成する。   Next, as shown in FIG. 3E, the conductive film 34 is patterned using a known photolithography technique, etching technique, or the like to form electrode terminals 36 and 38 and a non-conduction terminal 37.

次に、図4(A)〜図4(C)に示すように、薄膜素子層33を仮転写基板40へ転写する。   Next, as shown in FIGS. 4A to 4C, the thin film element layer 33 is transferred to the temporary transfer substrate 40.

具体的には、まず図4(A)に示すように、仮転写基板40の一方面上に接着材41を塗布し、薄膜素子層33を当該接着材41の形成面側と対向させて配置する。ここで、接着材41としては、後の工程における除去を容易にするために水溶性の接着材を採用することが好ましい。   Specifically, as shown in FIG. 4A, first, an adhesive material 41 is applied on one surface of the temporary transfer substrate 40, and the thin film element layer 33 is disposed to face the surface on which the adhesive material 41 is formed. To do. Here, as the adhesive 41, it is preferable to employ a water-soluble adhesive in order to facilitate removal in a later step.

次に、図4(B)に示すように、接着材41を介して仮転写基板40と薄膜素子層33とを接合する。そして、仮転写基板30を介して剥離層31に対してレーザ光を照射することによって、剥離層31に対してエネルギーを与える。これにより、剥離層31の層内及び/又は界面に剥離を生じさせ、剥離層31の密着力を弱めることができる。本実施形態では剥離層31としてアモルファスシリコンを採用しているので、例えば波長100nm〜350nm程度のレーザ光(エキシマレーザ等)を用いることにより、効果的に剥離を生じさせることができる。   Next, as shown in FIG. 4B, the temporary transfer substrate 40 and the thin film element layer 33 are bonded to each other with an adhesive 41. Then, the release layer 31 is irradiated with laser light through the temporary transfer substrate 30 to give energy to the release layer 31. Thereby, peeling can be caused in the layer of the peeling layer 31 and / or the interface, and the adhesion of the peeling layer 31 can be weakened. In this embodiment, since amorphous silicon is employed as the peeling layer 31, peeling can be effectively caused by using laser light (eg, excimer laser) having a wavelength of about 100 nm to 350 nm.

なお、本工程における処理は、どのような材料を用いて剥離層を形成したかによってその内容が異なるものであり、上記はその一例である。基本的には、エネルギー付与の方法については、剥離層31に剥離を生じさせ得るものであれば如何なる方法も採用し得る。   Note that the content of the treatment in this step differs depending on the material used to form the release layer, and the above is an example. Basically, any method for applying energy may be adopted as long as it can cause the release layer 31 to peel off.

次に、図4(C)に示すように、転写元基板30を仮転写基板40から取り除き、薄膜素子層33を仮転写基板40へ移動させる。転写元基板30の取り外しは、例えばくさび状の部材(治具)を転写元基板30と仮転写基板40との間に差し入れて、両基板を引き離す力を加えることによって行われる。なお、転写元基板30の取り外し後、仮転写基板40へ転写された薄膜素子層33の底面には剥離層31が残留する場合がある。この残留分を完全に取り除くための方法としては、例えば洗浄、エッチング、アッシング、研磨等の方法、またはこれらを組み合わせた方法の中から適宜選択して採用することができる。   Next, as shown in FIG. 4C, the transfer source substrate 30 is removed from the temporary transfer substrate 40, and the thin film element layer 33 is moved to the temporary transfer substrate 40. The transfer source substrate 30 is removed, for example, by inserting a wedge-shaped member (jig) between the transfer source substrate 30 and the temporary transfer substrate 40 and applying a force to separate the two substrates. Note that the release layer 31 may remain on the bottom surface of the thin film element layer 33 transferred to the temporary transfer substrate 40 after the transfer source substrate 30 is removed. As a method for completely removing the residue, for example, a method such as cleaning, etching, ashing, polishing, or a combination of these methods can be selected as appropriate.

次に、図4(D)に示すように、転写元基板20の一方面上に剥離層21を形成し、この剥離層21の上側に薄膜素子層23、電極端子26、28、非導通端子27のそれぞれを形成する。これらの具体的な形成方法については、上述した薄膜素子層33等の場合と同様であり(図3(A)〜図3(E)参照)、ここでは詳細な説明を省略する。   Next, as shown in FIG. 4D, a release layer 21 is formed on one surface of the transfer source substrate 20, and a thin film element layer 23, electrode terminals 26 and 28, non-conductive terminals are formed on the release layer 21. 27 are formed. These specific formation methods are the same as those of the thin film element layer 33 and the like described above (see FIGS. 3A to 3E), and detailed description thereof is omitted here.

次に、図5(A)〜図5(C)に示すように、薄膜素子層23を仮転写基板40へ転写する。   Next, as shown in FIGS. 5A to 5C, the thin film element layer 23 is transferred to the temporary transfer substrate 40.

具体的には、まず図5(A)に示すように、転写元基板40に支持された薄膜素子層33と、転写元基板20に支持された薄膜素子層23とを向かい合わせ、薄膜素子層23側の電極端子26、28及び非導通端子27のそれぞれの上側露出部と、薄膜素子層33側の各電極端子36及び非導通端子27のそれぞれの下側露出部とを接合させる。本実施形態ではInAuを用いて各端子を形成しているので、本工程では、各端子を当接させた状態で150℃、30分間程度の熱処理を行う。これにより、各端子の相互間の界面を固相拡散接合させることができる。InAuを採用することで、本工程の処理に必要な熱処理温度を低温化することが可能となる。   Specifically, first, as shown in FIG. 5A, the thin film element layer 33 supported by the transfer source substrate 40 and the thin film element layer 23 supported by the transfer source substrate 20 are faced to each other, and the thin film element layer The upper exposed portions of the electrode terminals 26 and 28 on the 23 side and the non-conductive terminals 27 are joined to the lower exposed portions of the electrode terminals 36 and the non-conductive terminals 27 on the thin film element layer 33 side. In this embodiment, since each terminal is formed using InAu, in this step, heat treatment is performed at 150 ° C. for about 30 minutes with each terminal in contact. Thereby, the interface between each terminal can be solid-phase diffusion bonded. By adopting InAu, it becomes possible to lower the heat treatment temperature necessary for the treatment in this step.

なお、本工程における処理は、どのような材料を用いて各端子を形成したかによってその内容が異なるものであり、上記はその一例である。上記の方法以外の方法(例えばハンダ接合など)を採用することもできる。   The contents of the process in this step differ depending on what material is used to form each terminal, and the above is an example. Methods other than the above methods (for example, solder bonding) can also be employed.

次に、図5(B)及び図5(C)に示すように、転写元基板20を取り除き、薄膜素子層23を薄膜素子層33の下側へ転写する。   Next, as shown in FIGS. 5B and 5C, the transfer source substrate 20 is removed, and the thin film element layer 23 is transferred to the lower side of the thin film element layer 33.

具体的には、まず図5(B)に示すように、転写元基板20を介して剥離層21に対してレーザ光を照射することによってエネルギーを与え、剥離層21の密着力を弱める。次に、図5(C)に示すように、転写元基板20を仮転写基板40から取り除き、薄膜素子層23を薄膜素子層33の下側へ移動させる。これら各工程の詳細条件については、上述した薄膜素子層33の場合と同様であり(図4(B)及び図4(C)参照)、ここでは詳細な説明を省略する。   Specifically, first, as shown in FIG. 5B, energy is applied by irradiating the release layer 21 with laser light through the transfer source substrate 20 to weaken the adhesion of the release layer 21. Next, as shown in FIG. 5C, the transfer source substrate 20 is removed from the temporary transfer substrate 40, and the thin film element layer 23 is moved below the thin film element layer 33. Detailed conditions of these steps are the same as those of the thin film element layer 33 described above (see FIGS. 4B and 4C), and detailed description thereof is omitted here.

次に、図6(A)に示すように、基板10の一方面上に薄膜素子層13、電極端子16、18、非導通端子17のそれぞれを形成する。これらの具体的な形成方法については、上述した薄膜素子層23、33等の場合と同様であり(図3(A)〜図3(E)参照)、ここでは詳細な説明を省略する。   Next, as illustrated in FIG. 6A, the thin film element layer 13, the electrode terminals 16 and 18, and the non-conduction terminal 17 are formed on one surface of the substrate 10. These specific formation methods are the same as those of the thin film element layers 23 and 33 described above (see FIGS. 3A to 3E), and detailed description thereof is omitted here.

次に、図6(B)及び図6(C)に示すように、薄膜素子層23、33を基板10へ転写する。   Next, as shown in FIGS. 6B and 6C, the thin film element layers 23 and 33 are transferred to the substrate 10.

具体的には、まず図6(B)に示すように、転写元基板40に支持された薄膜素子層23、33と、基板10に支持された薄膜素子層13とを向かい合わせ、薄膜素子層23側の電極端子26及び非導通端子27のそれぞれの下側露出部と、薄膜素子層13側の電極端子16及び非導通端子17のそれぞれの上側露出部とを接合させる。本実施形態ではInAuを用いて各端子を形成しているので、本工程では、各端子を当接させた状態で150℃、30分間程度の熱処理を行う。これにより、各端子の相互間の界面を固相拡散接合させることができる。InAuを採用することで、本工程の処理に必要な熱処理温度を低温化することが可能となる。   Specifically, first, as shown in FIG. 6B, the thin film element layers 23 and 33 supported by the transfer source substrate 40 and the thin film element layer 13 supported by the substrate 10 face each other to form the thin film element layer. The lower exposed portions of the electrode terminal 26 and the non-conductive terminal 27 on the 23 side and the upper exposed portions of the electrode terminal 16 and the non-conductive terminal 17 on the thin film element layer 13 side are joined. In this embodiment, since each terminal is formed using InAu, in this step, heat treatment is performed at 150 ° C. for about 30 minutes with each terminal in contact. Thereby, the interface between each terminal can be solid-phase diffusion bonded. By adopting InAu, it becomes possible to lower the heat treatment temperature necessary for the treatment in this step.

なお、本工程における処理は、どのような材料を用いて各端子を形成したかによってその内容が異なるものであり、上記はその一例である。上記の方法以外の方法(例えばハンダ接合など)を採用することもできる。   The contents of the process in this step differ depending on what material is used to form each terminal, and the above is an example. Methods other than the above methods (for example, solder bonding) can also be employed.

次に、図6(C)に示すように、仮転写基板40を取り除き、薄膜素子層23、33を薄膜素子層13の上側へ転写する。具体的には、水溶性の接着材41を水で洗い流すことにより、仮転写基板40を基板10から取り除き、薄膜素子層23、33を薄膜素子層13の上側へ移動させることができる。   Next, as shown in FIG. 6C, the temporary transfer substrate 40 is removed, and the thin film element layers 23 and 33 are transferred to the upper side of the thin film element layer 13. Specifically, the temporary transfer substrate 40 can be removed from the substrate 10 by rinsing the water-soluble adhesive 41 with water, and the thin film element layers 23 and 33 can be moved to the upper side of the thin film element layer 13.

このように、本実施形態によれば、デバイス設計上の制約から大きな面積を確保しにくい電極端子の他に、レイアウトの自由度が高く比較的に大面積の確保が容易な非導通端子を設けているので、薄膜素子層の相互間の接合力を十分に得ることが可能となる。したがって、薄膜素子層を積層してなる3次元デバイスにおいて、複数の薄膜素子層の相互間の良好な接合状態を確保することが可能となる。   As described above, according to the present embodiment, in addition to the electrode terminals that are difficult to secure a large area due to device design restrictions, a non-conductive terminal that has a high degree of freedom in layout and is relatively easy to secure a large area is provided. Therefore, it is possible to obtain a sufficient bonding force between the thin film element layers. Therefore, in a three-dimensional device formed by laminating thin film element layers, it is possible to ensure a good bonding state between a plurality of thin film element layers.

また、本実施形態によれば、第2の薄膜素子層(薄膜素子層23)の上側と下側の双方に電極端子及び非導通端子が露出する構造となっているので、より多く(3層以上)の薄膜素子層を積層したい場合に、各層の相互間の接合力を容易に確保することが可能となる。   Further, according to the present embodiment, the electrode terminal and the non-conductive terminal are exposed on both the upper side and the lower side of the second thin film element layer (thin film element layer 23). When it is desired to stack the above thin film element layers, it is possible to easily secure the bonding force between the layers.

また、本実施形態によれば、薄膜素子層を貫通させて電極端子を設けているので、各薄膜素子層の電気的接続を図るのが容易となる。特に、転写技術等を採用して各薄膜素子層を積層する場合に、積層方向において各薄膜素子層のデバイス構造を反転させることなく、電気的接続を図ることが可能となる利点がある。   Moreover, according to this embodiment, since the electrode terminal is provided through the thin film element layer, it is easy to achieve electrical connection of each thin film element layer. In particular, when each thin film element layer is laminated by employing a transfer technique or the like, there is an advantage that electrical connection can be achieved without inverting the device structure of each thin film element layer in the lamination direction.

次に、上述した実施形態にかかる薄膜デバイスの応用例について説明する。   Next, application examples of the thin film device according to the above-described embodiment will be described.

図7は、薄膜デバイスを含んで構成されるマトリクス装置の回路ブロック図である。本実施形態のマトリクス装置100は、m本の走査線Y1〜Ymに対して所定の走査信号を供給する走査線ドライバ101と、n本のデータ線X1〜Xnに対して所定のデータ信号を供給するデータ線ドライバ102と、走査線とデータ線との各交点に接続される機能部103と、を含んで構成されている。ここで、機能部103としては種々のものが考えられる。例えば、液晶素子、有機エレクトロルミネッセンス素子、電気泳動素子等を含んでなる画素回路を機能部103としてマトリクス装置100を構成した場合には、電気光学装置(表示装置)が得られる。また、静電容量検出素子を機能部103としてマトリクス装置100を構成した場合には、指紋センサ等が得られる。また、光電検出素子を機能部103としてマトリクス装置100を構成した場合には、人工網膜装置が得られる。また、走査線ドライバ101、データ線ドライバ102のそれぞれについても、本発明にかかる薄膜デバイスを用いて構成することができる。   FIG. 7 is a circuit block diagram of a matrix apparatus configured to include thin film devices. The matrix device 100 of this embodiment supplies a predetermined data signal to the scan line driver 101 that supplies a predetermined scan signal to the m scan lines Y1 to Ym and the n data lines X1 to Xn. And a functional unit 103 connected to each intersection of the scanning line and the data line. Here, various functional units 103 can be considered. For example, when the matrix device 100 is configured using a pixel circuit including a liquid crystal element, an organic electroluminescence element, an electrophoretic element, and the like as the functional unit 103, an electro-optical device (display device) is obtained. In addition, when the matrix device 100 is configured using the capacitance detection element as the functional unit 103, a fingerprint sensor or the like is obtained. In addition, when the matrix device 100 is configured using the photoelectric detection element as the functional unit 103, an artificial retina device is obtained. Each of the scanning line driver 101 and the data line driver 102 can also be configured using the thin film device according to the present invention.

図8は、薄膜デバイスを含んで構成される電子機器の具体例を説明する図である。図8(A)は携帯電話への適用例であり、当該携帯電話530はアンテナ部531、音声出力部532、音声入力部533、操作部534、及び上述したマトリクス装置を含んでなる表示部535を備えている。図8(B)はビデオカメラへの適用例であり、当該ビデオカメラ540は受像部541、操作部542、音声入力部543、及び上述したマトリクス装置を含んでなる表示部544を備えている。図8(C)はテレビジョンへの適用例であり、当該テレビジョン550は上述したマトリクス装置を含んでなる表示部551を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図8(D)はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン560は、上述したマトリクス装置を含んでなる表示部561を備えている。また、上述した例に限らず、本発明にかかる薄膜デバイスはあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。   FIG. 8 is a diagram illustrating a specific example of an electronic apparatus including a thin film device. FIG. 8A shows an application example to a mobile phone. The mobile phone 530 includes an antenna portion 531, an audio output portion 532, an audio input portion 533, an operation portion 534, and a display portion 535 including the matrix device described above. It has. FIG. 8B shows an application example to a video camera. The video camera 540 includes an image receiving unit 541, an operation unit 542, an audio input unit 543, and a display unit 544 including the above-described matrix device. FIG. 8C shows an application example to a television, and the television 550 includes a display portion 551 including the above-described matrix device. The electro-optical device according to the present invention can be similarly applied to a monitor device used for a personal computer or the like. FIG. 8D illustrates an application example to a roll-up television, and the roll-up television 560 includes a display portion 561 including the matrix device described above. Moreover, the thin film device according to the present invention is not limited to the above-described example, and can be applied to any electronic apparatus. For example, in addition to this, the present invention can also be applied to a fax machine with a display function, a digital camera finder, a portable TV, a PDA, an electronic notebook, an electric bulletin board, an advertisement display, an IC card, and the like.

なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。   In addition, this invention is not limited to the content of embodiment mentioned above, A various deformation | transformation implementation is possible within the range of the summary of this invention.

例えば、上述した実施形態では、剥離層を用いた手法によって転写元基板の取り外しを行っていたが、これ以外にも、エッチング等により溶解させる方法や機械的研磨等によって削り取る方法など、種々の実施態様が考えられる。   For example, in the above-described embodiment, the transfer source substrate is removed by a technique using a release layer, but besides this, various implementations such as a method of dissolving by etching or a method of scraping by mechanical polishing or the like are performed. Embodiments are possible.

また、上述した実施形態のように薄膜素子層を3層とせず、薄膜素子層13、23の2層構造としてもよい。この場合には、薄膜素子層22の上側に露出する各端子の上側露出部26b、27bを外部(例えば、回路基板等)との接続部として用いることができる。また、この場合の製造方法については、上述した図4(A)〜図4(C)に示した各工程と同様にして、転写元基板22上に形成した薄膜素子層23等を仮転写基板40に一旦転写し、その後、図6(A)〜図6(C)に示した各工程と同様にして、薄膜素子層22を薄膜素子層13の上側へ転写すればよい。   Moreover, it is good also as a 2 layer structure of the thin film element layers 13 and 23 not with three thin film element layers like embodiment mentioned above. In this case, the upper exposed portions 26b and 27b of each terminal exposed on the upper side of the thin film element layer 22 can be used as a connection portion with the outside (for example, a circuit board or the like). In this case, the manufacturing method is similar to the steps shown in FIGS. 4A to 4C described above, and the thin film element layer 23 and the like formed on the transfer source substrate 22 are transferred to the temporary transfer substrate. Then, the thin film element layer 22 may be transferred to the upper side of the thin film element layer 13 in the same manner as the steps shown in FIGS. 6 (A) to 6 (C).

一実施形態の薄膜デバイスの構成を説明する断面図である。It is sectional drawing explaining the structure of the thin film device of one Embodiment. 図1に示す薄膜デバイスの部分拡大図である。It is the elements on larger scale of the thin film device shown in FIG. 一実施形態の薄膜デバイスの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the thin film device of one Embodiment. 一実施形態の薄膜デバイスの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the thin film device of one Embodiment. 一実施形態の薄膜デバイスの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the thin film device of one Embodiment. 一実施形態の薄膜デバイスの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the thin film device of one Embodiment. 薄膜デバイスを含んで構成されるマトリクス装置の回路ブロック図である。It is a circuit block diagram of the matrix apparatus comprised including a thin film device. 薄膜デバイスを含んで構成される電子機器の具体例を説明する図である。It is a figure explaining the specific example of the electronic device comprised including a thin film device.

符号の説明Explanation of symbols

10…基板、13…(第1の)薄膜素子層、14、24…導電膜、16…(第1の)電極端子、17…(第1の)非導通端子、20…転写元基板、23…(第2の)薄膜素子層、26…(第2の)電極端子、26a…貫通部、26b…上側露出部、26c…下側露出部、27…(第2の)非導通端子、27a…貫通部、27b…上側露出部、27c…下側露出部、40…仮転写基板   DESCRIPTION OF SYMBOLS 10 ... Substrate, 13 ... (First) thin film element layer, 14, 24 ... Conductive film, 16 ... (First) electrode terminal, 17 ... (First) non-conductive terminal, 20 ... Transfer source substrate, 23 ... (second) thin film element layer, 26 ... (second) electrode terminal, 26a ... penetrating part, 26b ... upper exposed part, 26c ... lower exposed part, 27 ... (second) non-conducting terminal, 27a ... penetrating part, 27b ... upper exposed part, 27c ... lower exposed part, 40 ... temporary transfer substrate

Claims (16)

薄膜素子を含む薄膜素子層を積層してなる薄膜デバイスであって、
所定面上に形成された第1の薄膜素子層と、
前記第1の薄膜素子層の上側に形成され、前記第1の薄膜素子層と電気的に接続される第1の電極端子と、
前記第1の薄膜素子層の上側に形成され、前記第1の薄膜素子層とは電気的に接続されない第1の非導通端子と、
前記第1の電極端子及び前記第1の非導通端子の上側に形成された第2の薄膜素子層と、
前記第2の薄膜素子層を貫通する貫通部と、前記第2の薄膜素子層の上面に露出する上側露出部と、前記第2の薄膜素子層の下面に露出する下側露出部と、を備え、前記第2の薄膜素子層と電気的に接続される第2の電極端子と、
前記第2の薄膜素子層を貫通する貫通部と、前記第2の薄膜素子層の上面に露出する上側露出部と、前記第2の薄膜素子層の下面に露出する下側露出部と、を備え、前記第2の薄膜素子層とは電気的に接続されない第2の非導通端子と、
を含み、
前記第1の電極端子及び前記第1の非導通端子のそれぞれと、前記第2の電極端子及び前記第2の非導通端子のそれぞれの前記下側露出部とを接合することにより、前記第1及び第2の薄膜素子層の相互間の電気的接合及び物理的接合を図るように構成された、薄膜デバイス。
A thin film device formed by laminating thin film element layers including thin film elements,
A first thin film element layer formed on a predetermined surface;
A first electrode terminal formed above the first thin film element layer and electrically connected to the first thin film element layer;
A first non-conducting terminal formed on the first thin film element layer and not electrically connected to the first thin film element layer;
A second thin film element layer formed above the first electrode terminal and the first non-conductive terminal;
A penetrating portion penetrating through the second thin film element layer, an upper exposed portion exposed on the upper surface of the second thin film element layer, and a lower exposed portion exposed on the lower surface of the second thin film element layer. A second electrode terminal electrically connected to the second thin film element layer;
A penetrating portion penetrating through the second thin film element layer, an upper exposed portion exposed on the upper surface of the second thin film element layer, and a lower exposed portion exposed on the lower surface of the second thin film element layer. A second non-conductive terminal that is not electrically connected to the second thin film element layer;
Including
By joining each of the first electrode terminal and the first non-conductive terminal and the lower exposed portion of each of the second electrode terminal and the second non-conductive terminal, the first electrode terminal and the first non-conductive terminal are joined. And a thin film device configured to achieve electrical and physical bonding between the second thin film element layers.
前記第2の電極端子及び前記第2の非導通端子は、それぞれの前記下側露出部が前記第2の薄膜素子層の下面と面一に形成される、請求項1に記載の薄膜デバイス。   2. The thin film device according to claim 1, wherein each of the second electrode terminal and the second non-conductive terminal has the lower exposed portion formed flush with a lower surface of the second thin film element layer. 前記第2の電極端子及び前記第2の非導通端子は、それぞれの前記上側露出部が前記第2の薄膜素子層の上面よりも高く形成される、請求項1に記載の薄膜デバイス。   2. The thin film device according to claim 1, wherein each of the second electrode terminal and the second non-conducting terminal has the upper exposed portion formed higher than an upper surface of the second thin film element layer. 前記第1の電極端子と前記第1の非導通端子は、同一材料を用いて形成されている、請求項1に記載の薄膜デバイス。   The thin film device according to claim 1, wherein the first electrode terminal and the first non-conduction terminal are formed using the same material. 前記第2の電極端子と前記第2の非導通端子は、同一材料を用いて形成されている、請求項1に記載の薄膜デバイス。   The thin film device according to claim 1, wherein the second electrode terminal and the second non-conduction terminal are formed using the same material. 前記第1の電極端子、前記第1の非導通端子、前記第2の電極端子及び前記第2の非導通端子は、同一材料を用いて形成されている、請求項1に記載の薄膜デバイス。   2. The thin film device according to claim 1, wherein the first electrode terminal, the first non-conduction terminal, the second electrode terminal, and the second non-conduction terminal are formed using the same material. 薄膜素子を含む薄膜素子層を積層してなる薄膜デバイスの製造方法であって、
所定面上に第1の薄膜素子層を形成する第1工程と、
前記第1の薄膜素子層の上側に、前記第1の薄膜素子層と電気的に接続される第1の電極端子と、前記第1の薄膜素子層とは電気的に接続されない第1の非導通端子と、を形成する第2工程と、
転写元基板上に第2の薄膜素子層を形成する第3工程と、
前記第2の薄膜素子層を貫通する貫通部と、前記第2の薄膜素子層の上面に露出する上側露出部と、前記第2の薄膜素子層の下面に露出する下側露出部と、を備え、前記第2の薄膜素子等と電気的に接続される第2の電極端子と、前記第2の薄膜素子層を貫通する貫通部と、前記第2の薄膜素子層の上面に露出する上側露出部と、前記第2の薄膜素子層の下面に露出する下側露出部と、を備え、前記第2の薄膜素子等とは電気的に接続されない第2の非導通端子と、を形成する第4工程と、
前記第2の薄膜素子層を所定の仮転写基板へ転写する第5工程と、
前記第1の電極端子及び前記第1の非導通端子のそれぞれの前記上側露出部と、前記第2の電極端子及び前記第2の非導通端子のそれぞれの前記下側露出部とを接合させる第6工程と、
前記仮転写基板を取り除き、前記第2の薄膜素子層を前記第1の薄膜素子層の上側へ転写する第7工程と、
を含む、薄膜デバイスの製造方法。
A method of manufacturing a thin film device comprising a thin film element layer including a thin film element,
A first step of forming a first thin film element layer on a predetermined surface;
On the upper side of the first thin film element layer, a first electrode terminal electrically connected to the first thin film element layer and a first non-electrically connected to the first thin film element layer A second step of forming a conduction terminal;
A third step of forming a second thin film element layer on the transfer source substrate;
A penetrating portion penetrating through the second thin film element layer, an upper exposed portion exposed on the upper surface of the second thin film element layer, and a lower exposed portion exposed on the lower surface of the second thin film element layer. A second electrode terminal that is electrically connected to the second thin film element, a through portion that penetrates the second thin film element layer, and an upper side that is exposed on an upper surface of the second thin film element layer. Forming a second non-conducting terminal that is electrically connected to the second thin film element or the like and includes an exposed part and a lower exposed part exposed on a lower surface of the second thin film element layer. A fourth step;
A fifth step of transferring the second thin film element layer to a predetermined temporary transfer substrate;
The first exposed portion of each of the first electrode terminal and the first non-conductive terminal and the lower exposed portion of each of the second electrode terminal and the second non-conductive terminal are joined together. 6 steps,
Removing the temporary transfer substrate and transferring the second thin film element layer to the upper side of the first thin film element layer;
A method for manufacturing a thin film device.
前記第1工程に先立って、前記所定面を平坦化する第8工程を更に含む、請求項7に記載の薄膜デバイスの製造方法。   The thin film device manufacturing method according to claim 7, further comprising an eighth step of planarizing the predetermined surface prior to the first step. 前記第3工程に先立って、前記転写元基板の上面を平坦化する第9工程を更に含む、請求項7に記載の薄膜デバイスの製造方法。   8. The method of manufacturing a thin film device according to claim 7, further comprising a ninth step of planarizing an upper surface of the transfer source substrate prior to the third step. 前記第2工程は、
前記第1の薄膜素子層の層内の所定位置を露出させる露出孔を形成する孔形成工程と、
前記第1の薄膜素子層の上面を覆い、かつ前記露出孔に埋設される導電膜を形成する導電膜形成工程と、
前記導電膜をパターニングし、前記第1の電極端子と前記第1の非導通端子とを形成するパターニング工程と、
を含む、請求項7に記載の薄膜デバイスの製造方法。
The second step includes
A hole forming step of forming an exposed hole for exposing a predetermined position in the layer of the first thin film element layer;
A conductive film forming step of forming a conductive film that covers an upper surface of the first thin film element layer and is embedded in the exposed hole;
Patterning the conductive film to form the first electrode terminal and the first non-conductive terminal; and
The manufacturing method of the thin film device of Claim 7 containing this.
前記第2工程は、
前記パターニング工程に先立って、前記導電膜の上面を平坦化する平坦化工程を更に含む、請求項10に記載の薄膜デバイスの製造方法。
The second step includes
The method for manufacturing a thin film device according to claim 10, further comprising a planarization step of planarizing an upper surface of the conductive film prior to the patterning step.
前記第4工程は、
前記第2の薄膜素子層の層内の所定位置を露出させる露出孔と、前記第2の薄膜素子層の所定位置を貫通する貫通孔と、を形成する孔形成工程と、
前記第2の薄膜素子層の上面を覆い、かつ前記露出孔及び前記貫通孔に埋設される導電膜を形成する導電膜形成工程と、
前記導電膜をパターニングし、前記第2の電極端子と前記第2の非導通端子とを形成するパターニング工程と、
を含む、請求項7に記載の薄膜デバイスの製造方法。
The fourth step includes
A hole forming step of forming an exposed hole exposing a predetermined position in the layer of the second thin film element layer and a through hole penetrating the predetermined position of the second thin film element layer;
A conductive film forming step of covering the upper surface of the second thin film element layer and forming a conductive film embedded in the exposed hole and the through hole;
Patterning the conductive film to form the second electrode terminal and the second non-conductive terminal; and
The manufacturing method of the thin film device of Claim 7 containing this.
前記第4工程は、
前記パターニング工程に先立って、前記導電膜の上面を平坦化する平坦化工程を更に含む、請求項12に記載の薄膜デバイスの製造方法。
The fourth step includes
The method of manufacturing a thin film device according to claim 12, further comprising a planarization step of planarizing an upper surface of the conductive film prior to the patterning step.
請求項1乃至6のいずれかに記載の薄膜デバイスを備える集積回路。   An integrated circuit comprising the thin film device according to claim 1. 請求項1乃至6のいずれかに記載の薄膜デバイスを備えるマトリクス装置。   A matrix apparatus comprising the thin film device according to claim 1. 請求項1乃至6のいずれかに記載の薄膜デバイスを備える電子機器。   An electronic apparatus comprising the thin film device according to claim 1.
JP2004333382A 2004-11-17 2004-11-17 Thin film device, thin film device manufacturing method, integrated circuit, matrix device, electronic equipment Expired - Fee Related JP4573267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004333382A JP4573267B2 (en) 2004-11-17 2004-11-17 Thin film device, thin film device manufacturing method, integrated circuit, matrix device, electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004333382A JP4573267B2 (en) 2004-11-17 2004-11-17 Thin film device, thin film device manufacturing method, integrated circuit, matrix device, electronic equipment

Publications (2)

Publication Number Publication Date
JP2006147712A true JP2006147712A (en) 2006-06-08
JP4573267B2 JP4573267B2 (en) 2010-11-04

Family

ID=36627065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004333382A Expired - Fee Related JP4573267B2 (en) 2004-11-17 2004-11-17 Thin film device, thin film device manufacturing method, integrated circuit, matrix device, electronic equipment

Country Status (1)

Country Link
JP (1) JP4573267B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159889A (en) * 2010-02-03 2011-08-18 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
JP2013225620A (en) * 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd Display device, process of manufacturing the same, and electronic apparatus
JP2014090186A (en) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2015194577A (en) * 2014-03-31 2015-11-05 ソニー株式会社 Display device and electronic apparatus
JP2017037341A (en) * 2016-10-27 2017-02-16 株式会社半導体エネルギー研究所 Display device
JP2018022150A (en) * 2016-07-21 2018-02-08 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2018125551A (en) * 2011-09-21 2018-08-09 株式会社半導体エネルギー研究所 Semiconductor device
JP2022176195A (en) * 2016-08-17 2022-11-25 株式会社半導体エネルギー研究所 Display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186235A (en) * 1994-12-16 1996-07-16 Texas Instr Inc <Ti> Manufacture of semiconductor device
JP2001326326A (en) * 2000-05-16 2001-11-22 Seiko Epson Corp Semiconductor device and its manufacturing method
JP2004247373A (en) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186235A (en) * 1994-12-16 1996-07-16 Texas Instr Inc <Ti> Manufacture of semiconductor device
JP2001326326A (en) * 2000-05-16 2001-11-22 Seiko Epson Corp Semiconductor device and its manufacturing method
JP2004247373A (en) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159889A (en) * 2010-02-03 2011-08-18 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
JP2018125551A (en) * 2011-09-21 2018-08-09 株式会社半導体エネルギー研究所 Semiconductor device
JP2021141340A (en) * 2011-09-21 2021-09-16 株式会社半導体エネルギー研究所 Semiconductor device
JP2020010055A (en) * 2011-09-21 2020-01-16 株式会社半導体エネルギー研究所 Semiconductor device
JP2013225620A (en) * 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd Display device, process of manufacturing the same, and electronic apparatus
JP2014090186A (en) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2015194577A (en) * 2014-03-31 2015-11-05 ソニー株式会社 Display device and electronic apparatus
JP2018022150A (en) * 2016-07-21 2018-02-08 株式会社半導体エネルギー研究所 Display device and electronic apparatus
US11335746B2 (en) 2016-07-21 2022-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2022087145A (en) * 2016-07-21 2022-06-09 株式会社半導体エネルギー研究所 Display device
JP7240542B2 (en) 2016-07-21 2023-03-15 株式会社半導体エネルギー研究所 Display device
JP2022176195A (en) * 2016-08-17 2022-11-25 株式会社半導体エネルギー研究所 Display
JP2017037341A (en) * 2016-10-27 2017-02-16 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JP4573267B2 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
JP4465715B2 (en) Thin film devices, integrated circuits, electro-optical devices, electronic equipment
TW594947B (en) Semiconductor device and method of manufacturing the same
US9881984B2 (en) Organic electro-luminescent display device
KR101298949B1 (en) Light-emitting device and manufacturing method thereof
US7554169B2 (en) Semiconductor device and method of manufacturing the same
US9721500B2 (en) Display device having touch screen
TW201108409A (en) Display device and manufacturing method thereof
JP4573267B2 (en) Thin film device, thin film device manufacturing method, integrated circuit, matrix device, electronic equipment
TW201007253A (en) Connecting structure between display panel and flexible printed circuit board
US8420504B2 (en) Method for manufacturing semiconductor device
US10360851B2 (en) Display device and method of manufacturing the same
CN109524421A (en) Interposer substrate and its manufacturing method, array substrate and display device
JP2009194374A (en) Heat treatment apparatus and method for manufacturing soi substrate using the heat treatment apparatus
JP2006147711A (en) Thin film device, its fabrication process, integrated circuit, matrix device, electronic apparatus
CN107393831B (en) Thin film transistor, manufacturing method thereof and display panel
JP4731809B2 (en) Method for manufacturing semiconductor device
US7923293B2 (en) Method for manufacturing a semiconductor device wherein the electrical connection between two components is provided by capillary phenomenon of a liquid conductor material in a cavity therebetween
TW554393B (en) Bonding structure on the panel for driver IC bonding
JP2006301493A (en) Thin film device and electronic equipment
US20070001928A1 (en) Flat panel display and method for driving the same
JP2008182064A (en) Manufacturing method of semiconductor device, semiconductor device, electro-optic device, and electronic equipment
TW200538787A (en) System-integrated display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100811

R150 Certificate of patent or registration of utility model

Ref document number: 4573267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees