JP2006138787A - Testing system for semiconductor integrated circuit device, and probe card - Google Patents
Testing system for semiconductor integrated circuit device, and probe card Download PDFInfo
- Publication number
- JP2006138787A JP2006138787A JP2004330044A JP2004330044A JP2006138787A JP 2006138787 A JP2006138787 A JP 2006138787A JP 2004330044 A JP2004330044 A JP 2004330044A JP 2004330044 A JP2004330044 A JP 2004330044A JP 2006138787 A JP2006138787 A JP 2006138787A
- Authority
- JP
- Japan
- Prior art keywords
- conversion circuit
- semiconductor integrated
- integrated circuit
- voltage
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は高い精度での出力電圧値の変化を保証する必要があるアナログ信号出力端子を有する半導体集積回路装置のテストを行う半導体集積回路装置テストシステムに関する。 The present invention relates to a semiconductor integrated circuit device test system for testing a semiconductor integrated circuit device having an analog signal output terminal that needs to guarantee a change in output voltage value with high accuracy.
近年、高速無線LAN用のベースバンドLSI等、非常に高い精度での出力電圧値の変化を保証する必要があるアナログ信号出力端子を有する半導体集積回路装置の研究開発が活発に行なわれている。このような半導体集積回路装置のテストを行う場合、一般的な半導体集積回路装置テストシステムとして広く使用されている半導体集積回路装置の検査装置(以下、テスタと略記)のテストヘッド内に内蔵されているコンパレータの入力比較精度は数十mV程度である。このため、アナログ信号出力端子の電圧出力が数mV以下の高精度を必要とする場合には、一般的な半導体集積回路装置テストシステムによる半導体集積回路のテストができないという問題がある。 2. Description of the Related Art In recent years, research and development of semiconductor integrated circuit devices having an analog signal output terminal that needs to guarantee a change in output voltage value with very high accuracy, such as a baseband LSI for a high-speed wireless LAN, has been actively conducted. When testing such a semiconductor integrated circuit device, it is built in a test head of a semiconductor integrated circuit device inspection device (hereinafter abbreviated as a tester) widely used as a general semiconductor integrated circuit device test system. The input comparator has an input comparison accuracy of about several tens of mV. For this reason, when the voltage output of the analog signal output terminal requires high accuracy of several mV or less, there is a problem that the semiconductor integrated circuit cannot be tested by a general semiconductor integrated circuit device test system.
そのため、一般的な半導体集積回路装置テストシステムによるテストができないような高精度アナログ信号出力端子を有する半導体集積回路装置のテスト(正常動作の確認)を行う場合は、一般的な半導体集積回路装置テストシステムではなく、高精度なコンパレータを内蔵した特別な検査装置によりテストを行う必要があり、このため、検査装置の購入費用、保守費用等が増加することになり検査コストが高くなるという問題がある。 Therefore, when testing a semiconductor integrated circuit device having a high-precision analog signal output terminal that cannot be tested by a general semiconductor integrated circuit device test system (confirming normal operation), a general semiconductor integrated circuit device test is required. It is necessary to perform the test not with the system but with a special inspection device with a built-in high-accuracy comparator, which increases the purchase cost and maintenance cost of the inspection device, which increases the inspection cost. .
この問題解決のためには、コスト高を招く高精度アナログデジタル変換器をパフォーマンスボード上に設置する方法が考えられるが、この方法に関しては、下記特許文献1に記載の類似の構成が開示されている。ただし、この特許文献1の目指すところは基本的には従来のテスタを利用し、パフォーマンスボード上に付加回路を設け、これを利用することによりテスタの多機能化を図る方法である。この特許文献1においては、被測定デバイスである半導体集積回路装置の一般的な直流電気特性の測定はスイッチをテスタ直結の位置にセットしてテスタで測定し、また、スイッチをアナログデジタル変換器にセットした場合は、例えば被測定デバイスがデジタルアナログ変換器であって、その変換精度を測定する等の被測定デバイスの動作精度測定等のテストに使用する方法が開示されている。
In order to solve this problem, a method of installing a high-precision analog-to-digital converter incurring high costs on a performance board is conceivable, but regarding this method, a similar configuration described in
この公知例においては、装置の多機能化を目指したもので、テスタの測定精度以上の高精度測定を目的としたものではないため、構成としてはテスタ入力側に接続するパフォーマンスボードに設置したアナログデジタル変換器の使用を示唆しているが、高精度測定までには言及されていない。図7は上記特許文献1記載の構成を簡略化して示したもので、パフォーマンスボード61上にスイッチ63およびアナログデジタル変換回路64の出力を従来のテスタ65に接続する構成としている。
ここで、被測定デバイス62の出力はスイッチ63の共通端子に接続されており、スイッチ63の第1の端子はテスタに直接接続されており、第2の端子はアナログデジタル変換回路64で高精度電圧測定を行い、テスタ65によりその測定結果を表示させる方法となっている。
In this known example, the device is designed to be multi-functional and not intended for high-accuracy measurement beyond the measurement accuracy of the tester, so the configuration is an analog installed on the performance board connected to the tester input side. Although it suggests the use of digital converters, it is not mentioned until high-precision measurements. FIG. 7 shows the configuration described in
Here, the output of the device under
従来技術による場合、以上に説明した様に、一般的な半導体集積回路装置テストシステムによるテストができないような高精度アナログ信号出力端子を有する半導体集積回路装置のテストを行うためには、高精度なコンパレータを内蔵した特別な検査装置を用意しなければならず、これにより、検査装置の購入費用、保守費用等検査コストの増加が避けられなかった。 In the case of the prior art, as described above, in order to test a semiconductor integrated circuit device having a high-precision analog signal output terminal that cannot be tested by a general semiconductor integrated circuit device test system, a high-precision A special inspection device with a built-in comparator has to be prepared, which inevitably increases the inspection cost such as the purchase cost and maintenance cost of the inspection device.
このため、本発明においては、極めて高い精度での電圧値の変化を保証する必要があるアナログ信号出力端子を持つ半導体集積回路装置の測定を行うためのテストシステムにおいて、使用するテスタの測定精度よりもさらに向上した精度で被測定対象である半導体集積回路装置のアナログ信号出力レベルを測定することを可能にする手段を提供することを目的とする。 Therefore, in the present invention, in a test system for measuring a semiconductor integrated circuit device having an analog signal output terminal that needs to guarantee a change in voltage value with extremely high accuracy, the measurement accuracy of the tester used is more than Another object of the present invention is to provide a means that makes it possible to measure an analog signal output level of a semiconductor integrated circuit device to be measured with improved accuracy.
上記課題を解決するため、本発明の請求項1においては、
測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の測定点に接触させるプローブと、該プローブと第1の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路出力が第2の配線を介して入力されており、かつ前記電圧測定部であるテスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子部を接続する第3の配線とで構成されたプローブカードを備え、該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成の半導体集積回路テストシステムについて規定している。
In order to solve the above problem, in
A probe brought into contact with a measurement point of the semiconductor integrated circuit device for determining the quality of the semiconductor integrated circuit device to be measured, and an input signal from the semiconductor integrated circuit device connected to the probe via a first wiring An input signal conversion circuit that converts the signal into a signal that can be measured with high accuracy, an output terminal for connection to a tester that is a voltage measurement unit, and the output of the input signal conversion circuit are input via a second wiring And a probe card comprising an analog-to-digital conversion circuit having higher accuracy than the tester that is the voltage measurement unit, and a third wiring that connects the digital output of the analog-to-digital conversion circuit and the output terminal unit The semiconductor integrated circuit test system has a configuration in which the output terminal portion of the probe card is connected to a tester that is the voltage measuring portion.
請求項2においては、請求項1に記載のプローブカードにおける入力信号変換回路が、前記半導体集積回路装置出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路であるプローブカードについて規定している。
The voltage for the input signal conversion circuit in the probe card according to
請求項3においては、請求項1に記載のプローブカードにおける入力信号変換回路が、インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路であるプローブカードについて規定している。 According to a third aspect of the present invention, the input signal conversion circuit in the probe card according to the first aspect defines a probe card that is an impedance matching circuit for removing waveform distortion due to impedance mismatching.
請求項4においては、請求項1に記載のプローブカードにおける入力信号変換回路が、積分回路であるプローブカードについて規定している。 According to a fourth aspect of the present invention, the input signal conversion circuit in the probe card according to the first aspect defines a probe card that is an integration circuit.
請求項5においては、請求項1に記載のプローブカードにおける入力信号変換回路が、前記電圧レベル変換回路と、前記インピーダンス整合回路と、前記積分回路のうちの少なくとも2つの回路の直列接続で構成されているプローブカードについて規定している。
In
請求項6においては、請求項2乃至請求項5の何れかに記載のプローブカードを備え、該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成である半導体集積回路装置テストシステムについて規定している。 According to a sixth aspect of the present invention, there is provided a semiconductor integrated circuit comprising the probe card according to any one of the second to fifth aspects, wherein the output terminal portion of the probe card is connected to a tester that is the voltage measuring portion. It specifies the circuit device test system.
本発明の実施の形態1により、被測定デバイスである半導体集積回路装置のアナログ出力を、入力信号変換回路を介してアナログデジタル変換回路に入力することにより高精度アナログデジタル変換を可能としている。これによるデジタル出力信号を一般的なテスタである電圧測定部で読み出す構成としたことにより、被測定デバイスのアナログ出力信号を、デジタル信号を介して間接的に測定することになるため、アナログデジタル変換器の精度で測定精度の向上を可能とすることが出来、テスタ自体の測定精度に拘わることなく、高精度測定を可能としている。
実施の形態2により、被測定デバイスである半導体集積回路装置の出力電圧が高精度アナログデジタル変換回路の入力可能な電圧値の範囲外にある場合でも、入力信号変換回路として電圧レベル変換回路により直流電圧レベルを入力可能な範囲内になるように直流電圧レベルを変換して高精度アナログデジタル変換回路に入力することにより高精度な測定を行うことができるようにしている。
According to the first embodiment of the present invention, high-accuracy analog-to-digital conversion is enabled by inputting an analog output of a semiconductor integrated circuit device, which is a device under test, to an analog-to-digital conversion circuit via an input signal conversion circuit. Since the digital output signal is read by the voltage measurement unit, which is a general tester, the analog output signal of the device under test is indirectly measured via the digital signal. Measurement accuracy can be improved by the accuracy of the instrument, and high-accuracy measurement is possible regardless of the measurement accuracy of the tester itself.
According to the second embodiment, even when the output voltage of the semiconductor integrated circuit device, which is a device under test, is outside the range of voltage values that can be input to the high-precision analog-to-digital conversion circuit, the voltage level conversion circuit performs direct current conversion as the input signal conversion circuit. The DC voltage level is converted so that the voltage level can be input and input to the high-precision analog-to-digital conversion circuit so that high-precision measurement can be performed.
実施の形態3に係る発明によれば、入力信号変換回路としてインピーダンス変換回路を使用することにより、インピーダンス不整合で発生するノイズによる測定精度の劣化を低減出来、測定精度を向上することが出来る。 According to the invention according to the third embodiment, by using the impedance conversion circuit as the input signal conversion circuit, it is possible to reduce deterioration in measurement accuracy due to noise generated due to impedance mismatch and improve measurement accuracy.
実施の形態4に係る発明によれば、入力信号変換回路として積分回路を使用しているため、半導体集積回路装置の出力電圧を直接モニタする場合と同様のテストはできないものの、半導体集積回路装置の出力電圧の平均値測定あるいは高周波域での雑音除去等が可能となり測定精度を向上することが可能となる。 According to the invention according to the fourth embodiment, since the integration circuit is used as the input signal conversion circuit, the same test as when the output voltage of the semiconductor integrated circuit device is directly monitored cannot be performed. It is possible to measure the average value of the output voltage or to remove noise in a high frequency range, thereby improving the measurement accuracy.
実施の形態5に係る発明によれば、入力信号変換回路としてインピーダンス整合を行い、かつ信号の直流電圧レベル(バイアス電圧)も任意に設定可能とし、平均値測定も可能としているため、広い周波数帯域で、広い電圧範囲の信号に対して幅の広い測定項目についての測定を可能にしている。 According to the invention according to the fifth embodiment, impedance matching is performed as an input signal conversion circuit, a DC voltage level (bias voltage) of a signal can be arbitrarily set, and an average value can be measured. Thus, it is possible to measure a wide range of measurement items for signals in a wide voltage range.
以下、図面により本発明の実施の形態を説明する。なお、すべての図面において共通する部分には同一の番号を割り当て、重複説明を避けている。
(実施の形態1)
本発明においては、図1に示すように、被測定デバイスである半導体集積回路装置11のアナログ出力端子電圧をプローブ4により検出し、この検出した電圧値を高精度測定が可能なように、あるいは目的に応じた測定が可能となるように入力信号変換回路10において入力信号を処理し、この処理された入力信号を入力信号変換回路10の出力側に接続されている高精度アナログデジタル変換回路3に入力してデジタル化し、デジタル化したデータを電圧測定部12であるテスタ内蔵の電圧コンパレータにより論理“1”または論理“0”を判別して直列出力または並列出力のデジタルデータ系列として読み取り、このデジタルデータ系列を上記の電圧測定部12内部でアナログデータに変換して上記電圧データを読み出し表示する構成を基本形としている。すなわち、本発明の構成によれば測定精度を決定しているのはアナログデジタル変換回路であり、電圧測定部12であるテスタは単にアナログデジタル変換回路の出力デジタルレベルを読み取り、そのアナログ値を表示するのみであるため、特に高精度の測定器を必要とせず、一般に用いられているテスタをそのまま適用することが出来る。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same number is assigned to the common part in all drawings, and duplication description is avoided.
(Embodiment 1)
In the present invention, as shown in FIG. 1, the analog output terminal voltage of the semiconductor integrated
(実施の形態2)
図2は、本発明による実施の形態2である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、プローブカード1上に、入力信号変換回路としての電圧レベル変換回路2と、高精度アナログデジタル変換回路3と、被測定デバイスである半導体集積回路装置11の出力端子等の測定点に接続するプローブ4と、電圧測定部12となるテスタに接続するためのテストピンまたはパッド等測定点となり、かつプローブカード1の出力端子を形成している出力端子部5と、電圧レベル変換回路2の入力端子54(後記図6参照)とプローブ4とを接続するためのアナログ伝送用である第1の配線6と、電圧レベル変換回路2の出力と高精度アナログデジタル変換回路3の入力との回路間接続用である第2の配線7と、高精度アナログデジタル変換回路3の出力と電圧測定部12に接続するための上記出力端子部5とを接続するデジタルデータ伝送用の第3の配線8を内蔵する。
(Embodiment 2)
FIG. 2 is a diagram showing a configuration of a semiconductor integrated circuit device test system according to the second embodiment of the present invention. The semiconductor integrated circuit device test system includes a
電圧レベル変換回路2は、プローブ4と第1の配線6を介して被測定デバイスである半導体集積回路装置11から入力される信号の電圧を高精度アナログデジタル変換回路3において処理可能な電圧範囲となるように、予め設定された直流電圧レベルの信号に変換して高精度アナログデジタル変換回路3に対して出力する。
電圧レベル変換回路としては、例えば、図6に示すように直流電源電圧を2本の抵抗器51および52で分圧する回路等が適用できる。この場合のプルアップする電圧値は電源電圧または2本の抵抗器51及び52の抵抗比で設定すればよい。例えば、複数の電圧レベルに対応した回路(分圧回路等)を備え、入力電圧レベルに応じて切り替えて使用するよう構成しても良い。なお、ここで、電圧レベル変換回路でシフトされた直流電圧の移動分については電圧測定部12においてアナログデジタル変換回路出力にこの移動分の電圧を加算または減算して表示するか、あるいはデジタル電圧発生器を備えておき、アナログデジタル変換回路の出力側のところでデジタル加算または減算して電圧測定部12に送出してもよい。
高精度アナログデジタル変換回路3は、第2の配線7を介して電圧レベル変換回路2から入力される信号の電圧値をnビット(nは2以上の整数)のデジタル信号に変換し、デジタルデータ伝送用である第3の配線8および出力端子部5を経由して電圧測定部12に接続されている。
The voltage
As the voltage level conversion circuit, for example, a circuit that divides a DC power supply voltage by two
The high-precision analog-to-
電圧レベル変換回路2の出力電圧およびこれをデジタル化したアナログデジタル変換器3の出力値は被測定デバイスである半導体集積回路装置11の出力電圧で決定されているので、本実施の形態2の半導体集積回路装置テストシステムにおいては、半導体集積回路装置出力を一旦デジタル量に変換し、言わば間接的に被測定デバイスである半導体集積回路装置11の出力電圧を測定している。これにより、測定精度は、電圧測定部12の精度ではなく、電圧レベル変換回路2の精度と高精度アナログデジタル変換回路3の精度により決定される。従って、プローブカード1に搭載する電圧レベル変換回路2と高精度アナログデジタル変換回路3の精度を高くすることにより、特に精度の高くない通常のテスタを電圧測定部12として使用することが可能となる。
Since the output voltage of the voltage
また、高精度アナログデジタル変換回路3は、一般的に、入力可能な電圧値の範囲が限定されている(例えば0〜1V等)が、被測定デバイスである半導体集積回路装置11の出力電圧が高精度アナログデジタル変換回路3の入力可能な電圧(フルスケール電圧)の範囲外にある場合でも、電圧レベル変換回路2により直流電圧のレベルを変換して高精度アナログデジタル変換回路3での処理可能な範囲にすることにより高精度なテストを行うことができる。
The high-accuracy analog-to-
(実施の形態3)
図3に実施の形態3である半導体集積回路装置テストシステムの構成を示す。この半導体集積回路装置テストシステムは、プローブカード1上に、入力信号変換回路としてインピーダンス整合回路21を設置し、これに高精度アナログデジタル変換回路3と、被測定デバイスである半導体集積回路装置11の出力端子等の測定点に接続するためのプローブ4と、電圧測定部12に接続するためのプローブカード出力端子を形成する出力端子部5と、さらにインピーダンス整合回路21の入力とプローブ4とを接続するアナログ高周波伝送用としての第1の配線22と、インピーダンス整合回路21の出力と高精度アナログデジタル変換回路3の入力を接続する第2の配線23と、高精度アナログデジタル変換回路3の出力と前記出力端子部5とを接続する第3の配線8を内蔵することを特徴とする。
(Embodiment 3)
FIG. 3 shows the configuration of a semiconductor integrated circuit device test system according to the third embodiment. In this semiconductor integrated circuit device test system, an
インピーダンス整合回路21は、テスト対象である半導体集積回路装置11とプローブカード1の接続によるインピーダンス不整合や、プローブ4と配線の接続点でのインピーダンス不整合、高精度アナログデジタル変換回路3の入力と配線の接続点でのインピーダンス不整合等を抑制するためのものである。すなわち、測定する周波数帯域に対してこれらの接続点等でインピーダンスが整合するように抵抗網またはトランス等により構成される。これらの何れを採用するかは使用する周波数帯域その他測定目的に応じて決定される。
The
本実施の形態3の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路3のデジタル信号出力を第3の配線8と出力端子部5を介して電圧測定部12でモニタすることにより、インピーダンス整合回路21の出力電圧の測定を行うことができる。インピーダンス整合回路21の出力電圧は被測定デバイスである半導体集積回路装置11の出力電圧で決定しているので、本実施の形態3の半導体集積回路装置テストシステムにより、間接的に、被測定デバイスである半導体集積回路装置11の出力電圧のテストを行うことができる。
In the semiconductor integrated circuit device test system according to the third embodiment, the digital signal output of the high-precision analog-to-
ここにおいても、本実施の形態3の半導体集積回路装置テストシステムにより半導体集積回路装置11の出力電圧のテストを行う際の精度は、電圧測定部12の精度ではなく、インピーダンス整合回路21の整合精度と高精度アナログデジタル変換回路3の精度により決定される。従って、プローブカード1に搭載するインピーダンス整合回路21の整合精度と高精度アナログデジタル変換回路3の精度を高くすることにより、精度の低い一般用の電圧測定部12を使用することができる。
Also in this case, the accuracy when the output voltage of the semiconductor integrated
このように、被測定デバイスである半導体集積回路装置11の出力電圧が高速で変化する場合、高精度アナログデジタル変換回路の入力におけるインピーダンス不整合が大きいと高精度アナログデジタル変換回路の入力においてノイズが発生しテスト精度が劣化するのに対して、プローブカード1にインピーダンス整合回路21を搭載することにより高精度アナログデジタル変換回路の入力におけるインピーダンス不整合によるノイズ発生を低減できる。
As described above, when the output voltage of the semiconductor integrated
(実施の形態4)
図4に実施の形態4である半導体集積回路装置テストシステムの構成を示す。この半導体集積回路装置テストシステムは、プローブカード1上に、入力信号変換回路として積分回路31を使用している。この積分回路31の使用により入力信号の平均値測定あるいは高周波領域におけるノイズの影響の排除等が可能となる。他の構成は前記実施の形態1および2と同様である。すなわち、高精度アナログデジタル変換回路3と、被測定デバイスである半導体集積回路装置11に接続するためのプローブ4と、電圧測定部12に接続するための出力端子部5と、積分回路31の入力とプローブ4を接続する第1の配線32と、積分回路31の出力と高精度アナログデジタル変換回路3の入力を接続する第2の配線33と、高精度アナログデジタル変換回路3の出力と電圧測定部12に接続するための出力端子部5を接続する第3の配線8を内蔵している。
(Embodiment 4)
FIG. 4 shows the configuration of a semiconductor integrated circuit device test system according to the fourth embodiment. This semiconductor integrated circuit device test system uses an
本実施の形態4の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路3のデジタル信号出力を第3の配線8と出力端子部5を介して電圧測定部12でモニタすることにより、積分回路31の出力電圧のテストを行うことができる。積分回路31の出力電圧は被測定デバイスである半導体集積回路装置11の出力電圧で決定しているので、本実施の形態4の半導体集積回路装置テストシステムにより、間接的に被測定デバイスである半導体集積回路装置11の出力電圧のテストを行うことができる。
In the semiconductor integrated circuit device test system according to the fourth embodiment, the digital signal output of the high-precision analog-to-
すなわち、本実施の形態4の半導体集積回路装置テストシステムにより半導体集積回路装置11の出力電圧のテストを行う際の精度は、電圧測定部12の精度ではなく、積分回路31の精度と高精度アナログデジタル変換回路3の精度により決定される。従って、プローブカード1に搭載する積分回路31と高精度アナログデジタル変換回路3の精度を高くすることにより、通常のテスタのように比較的精度の低い電圧測定部12を使用することができる。
That is, the accuracy when the output voltage of the semiconductor integrated
なお、本実施の形態4の半導体集積回路装置テストシステムにより半導体集積回路装置11の出力電圧のテストを行う場合、積分回路を介しているため、半導体集積回路装置11の出力電圧を直接モニタする場合と同様の瞬時値の測定はできないが、あらかじめ設定された期間毎に半導体集積回路装置11の出力電圧の平均値等を測定することができる。また、積分回路31に高周波数域ノイズ除去用等としてローパスフィルタを使用することができる。
When the output voltage of the semiconductor integrated
(実施の形態5)
図5に実施の形態5である半導体集積回路装置テストシステムの構成を示す。この半導体集積回路装置テストシステムは、プローブカード1上に、入力信号変換回路としてインピーダンス整合回路41と、電圧レベル変換回路42と、積分回路43とを直列接続した回路を使用し、高精度アナログデジタル変換回路3と、被測定デバイスである半導体集積回路装置11の例えば出力端子等の測定点に接続するためのプローブ4とを有し、高精度アナログデジタル変換回路の出力を電圧測定部12に接続するための出力端子部5と、インピーダンス整合回路41の入力とプローブ4を接続する第1の配線22と、インピーダンス整合回路41の出力と電圧レベル変換回路42の入力端子54(図6参照)を接続する第4の配線44と、電圧レベル変換回路42の出力と積分回路43の入力を接続する第5の配線45と、積分回路43の出力と高精度アナログデジタル変換回路3の入力とを接続する第2の配線33と、高精度アナログデジタル変換回路3の出力と電圧測定部12に接続するための出力端子部5とを接続する第3の配線8を内蔵することを特徴とする。
(Embodiment 5)
FIG. 5 shows the configuration of a semiconductor integrated circuit device test system according to the fifth embodiment. This semiconductor integrated circuit device test system uses a circuit in which an
インピーダンス整合回路41は、電圧レベル変換回路42の入力端子54におけるインピーダンス不整合等を抑制するものである。電圧レベル変換回路42は、第4の配線44を介してインピーダンス整合回路41から入力される信号の電圧を予め設定された直流電圧レベルを有する信号に変換して積分回路43に対して出力する。
The
本実施の形態5の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路3のデジタル信号出力を第3の配線8と出力端子部5を介して電圧測定部12で測定することにより、積分回路43の出力電圧のテストを行うことができる。積分回路43の出力電圧は被測定デバイスである半導体集積回路装置11の出力電圧で決定しているので、本実施の形態5の半導体集積回路装置テストシステムにより、間接的に被測定デバイスである半導体集積回路装置11の出力電圧のテストを行うことができる。
In the semiconductor integrated circuit device test system according to the fifth embodiment, the digital signal output of the high-precision analog-to-
これにより、本実施の形態5の半導体集積回路装置テストシステムにより半導体集積回路装置11の出力電圧のテストを行う際の精度は、電圧測定部12の精度ではなく、インピーダンス変換回路41の精度と電圧レベル変換回路42の精度と積分回路43の精度と高精度アナログデジタル変換回路3の精度とにより決定される。従って、プローブカード1に搭載するインピーダンス変換回路41、電圧レベル変換回路42、積分回路43、及び高精度アナログデジタル変換回路3の精度を所望の精度が得られるように設定しておくことにより、精度の低い電圧測定部12を使用することが可能となる。
As a result, the accuracy when testing the output voltage of the semiconductor integrated
なお、本実施の形態5の半導体集積回路装置テストシステムにより半導体集積回路装置11の出力電圧のテストを行う場合、積分回路を介しているため、実施の形態4の場合と同様に半導体集積回路装置11の出力電圧を直接測定する場合と同様の瞬時値測定はできないが、あらかじめ設定された期間毎に半導体集積回路装置11の出力電圧の平均値をテストすることができる。
When the test of the output voltage of the semiconductor integrated
また、インピーダンス変換回路41の出力電圧が高精度アナログデジタル変換回路3の入力可能な電圧値の範囲外にある場合でも、電圧レベル変換回路42により電圧値を変換して積分回路43に入力することにより高精度なテストを行うことができる。さらに、インピーダンス整合回路41を搭載することにより電圧レベル変換回路42の入力におけるインピーダンス不整合等によるノイズ発生を低減できる。この場合においても、電圧レベル変換回路42でシフトした電圧値は電圧測定部でデジタルデータ読取りの際に補正することができる。
Even when the output voltage of the
なお、図5の半導体集積回路装置テストシステムの構成を示す図におけるインピーダンス変換回路41と電圧レベル変換回路42を入れ替えた構成でも、効果としては変わらない。図5の半導体集積回路装置テストシステムの構成を示す図における電圧レベル変換回路42と積分回路43を入れ替えた構成でも、効果としては変わらない。図5の半導体集積回路装置テストシステムの構成を示す図におけるインピーダンス変換回路41、電圧レベル変換回路42、及び、積分回路43の内の1つを削除した構成でも、実施の形態2、実施の形態3、もしくは、実施の形態4と同様の効果が得られる。
Even if the
なお、インピーダンス整合回路(21,41)、電圧レベル変換回路(2,42)、及び積分回路(31,42)の他に、増幅回路等を挿入することも可能である。
また、被測定デバイスである半導体集積回路装置が電流出力型のデジタルアナログ変換の集積回路のように電流出力を有し、その出力の測定を行う場合には、プローブと電圧レベル変換回路、インピーダンス整合回路、もしくは積分回路の間に電流電圧変換回路を挿入することにより、実施の形態2〜4と同様の効果が得られる。なお、電圧レベル変換回路とインピーダンス整合回路を一体化した回路を使用することが可能である。電流電圧変換回路とインピーダンス変換回路を一体化した回路を使用することも可能である。
In addition to the impedance matching circuit (21, 41), the voltage level conversion circuit (2, 42), and the integration circuit (31, 42), an amplifier circuit or the like can be inserted.
In addition, when a semiconductor integrated circuit device, which is a device under test, has a current output like a current output type digital-analog conversion integrated circuit, and measures the output, a probe, a voltage level conversion circuit, impedance matching By inserting a current-voltage conversion circuit between the circuit or the integration circuit, the same effect as in the second to fourth embodiments can be obtained. It is possible to use a circuit in which the voltage level conversion circuit and the impedance matching circuit are integrated. It is also possible to use a circuit in which a current-voltage conversion circuit and an impedance conversion circuit are integrated.
1:プローブカード 2:電圧レベル変換回路
3:高精度アナログデジタル変換回路 4:プローブ
5:出力端子部 6:第1の配線
7:第2の配線 8:第3の配線
10:入力信号変換回路 11:半導体集積回路装置
12:電圧測定部(テスタ) 21:インピーダンス整合回路
22:第1の配線 23:第2の配線
31:積分回路 32:第1の配線
33:第2の配線 41:インピーダンス変換回路
42:電圧レベル変換回路 43:積分回路
44:第4の配線 45:第5の配線
51、52:抵抗器 54:入力端子
61:パフォーマンスボード 62:半導体集積回路装置
63:スイッチ 64:アナログデジタル変換回路
65:テスタ
1: Probe card 2: Voltage level conversion circuit 3: High precision analog-digital conversion circuit 4: Probe 5: Output terminal 6: First wiring 7: Second wiring 8: Third wiring 10: Input signal conversion circuit 11: Semiconductor integrated circuit device 12: Voltage measurement unit (tester) 21: Impedance matching circuit 22: First wiring 23: Second wiring 31: Integration circuit 32: First wiring 33: Second wiring 41: Impedance Conversion circuit 42: Voltage level conversion circuit 43: Integration circuit 44: Fourth wiring 45: Fifth wiring 51, 52: Resistor 54: Input terminal 61: Performance board 62: Semiconductor integrated circuit device 63: Switch 64: Analog Digital conversion circuit 65: tester
Claims (6)
該プローブと第1の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、
電圧測定部であるテスタに接続するための出力端子と、
前記入力信号変換回路出力が第2の配線を介して入力されており、かつ前記電圧測定部であるテスタよりも高い精度を有するアナログデジタル変換回路と、
該アナログデジタル変換回路のデジタル出力と前記出力端子部を接続する第3の配線とで構成されたプローブカードを備え、
該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成であることを特徴とする半導体集積回路装置テストシステム。 A probe that is brought into contact with a measurement point of the semiconductor integrated circuit device to determine whether the semiconductor integrated circuit device being measured is good or bad;
An input signal conversion circuit connected to the probe via a first wiring and converting an input signal from the semiconductor integrated circuit device into a signal capable of high-precision measurement;
An output terminal for connection to a tester which is a voltage measuring unit;
The input signal conversion circuit output is input through a second wiring, and an analog-to-digital conversion circuit having higher accuracy than a tester that is the voltage measurement unit;
A probe card comprising a digital output of the analog-digital conversion circuit and a third wiring connecting the output terminal portion;
The semiconductor integrated circuit device test system, wherein the output terminal portion of the probe card is connected to a tester which is the voltage measuring portion.
前記半導体集積回路装置出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路であることを特徴とするプローブカード。 The input signal conversion circuit in the probe card according to claim 1,
A probe card, comprising: a voltage level conversion circuit for adding or subtracting a predetermined DC voltage to a DC voltage level of the semiconductor integrated circuit device output signal.
インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路であることを特徴とするプローブカード。 The input signal conversion circuit in the probe card according to claim 1,
A probe card, wherein the probe card is an impedance matching circuit for removing waveform distortion caused by impedance mismatching.
積分回路であることを特徴とするプローブカード。 The input signal conversion circuit in the probe card according to claim 1,
A probe card characterized by being an integrating circuit.
前記電圧レベル変換回路と、前記インピーダンス整合回路と、前記積分回路のうちの少なくとも2つの回路の直列接続で構成されていることを特徴とするプローブカード。 The input signal conversion circuit in the probe card according to claim 1,
A probe card comprising a series connection of at least two of the voltage level conversion circuit, the impedance matching circuit, and the integration circuit.
該プローブカードの前記出力端子部が前記電圧測定部であるテスタに接続されている構成であることを特徴とする半導体集積回路装置テストシステム。 A probe card according to any one of claims 2 to 5,
The semiconductor integrated circuit device test system, wherein the output terminal portion of the probe card is connected to a tester which is the voltage measuring portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330044A JP2006138787A (en) | 2004-11-15 | 2004-11-15 | Testing system for semiconductor integrated circuit device, and probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330044A JP2006138787A (en) | 2004-11-15 | 2004-11-15 | Testing system for semiconductor integrated circuit device, and probe card |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006138787A true JP2006138787A (en) | 2006-06-01 |
Family
ID=36619706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004330044A Pending JP2006138787A (en) | 2004-11-15 | 2004-11-15 | Testing system for semiconductor integrated circuit device, and probe card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006138787A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010523945A (en) * | 2007-04-03 | 2010-07-15 | スキャニメトリクス,インコーポレイテッド | Electronic circuit testing using active probe integrated circuits |
JP2020085695A (en) * | 2018-11-27 | 2020-06-04 | 日本メクトロン株式会社 | Probe device, electricity inspection device, and method for inspecting electricity |
-
2004
- 2004-11-15 JP JP2004330044A patent/JP2006138787A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010523945A (en) * | 2007-04-03 | 2010-07-15 | スキャニメトリクス,インコーポレイテッド | Electronic circuit testing using active probe integrated circuits |
JP2020085695A (en) * | 2018-11-27 | 2020-06-04 | 日本メクトロン株式会社 | Probe device, electricity inspection device, and method for inspecting electricity |
JP7236848B2 (en) | 2018-11-27 | 2023-03-10 | 日本メクトロン株式会社 | PROBING DEVICE, ELECTRICAL INSPECTION DEVICE, AND ELECTRICAL INSPECTION METHOD |
TWI816940B (en) * | 2018-11-27 | 2023-10-01 | 日商日本美可多龍股份有限公司 | Probe device, electrical inspection device and electrical inspection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279724B2 (en) | Test apparatus and calibration method | |
KR101407354B1 (en) | Compensating for harmonic distortion in an instrument channel | |
JPH06249889A (en) | Voltage and current measuring unit and voltage and current measuring method | |
US7719451B2 (en) | Signal measuring apparatus and semiconductor testing apparatus | |
US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
KR101446669B1 (en) | Method for calibrating the measurement output distortion using continuous full-scale voltage/current sampling about circuit | |
JP2006138787A (en) | Testing system for semiconductor integrated circuit device, and probe card | |
Park et al. | Parallel loopback test of mixed-signal circuits | |
CN112311393B (en) | Testing device and method for high-voltage high-precision analog-to-digital converter based on J750 | |
JP2007155531A (en) | Probe card, and test system of semiconductor integrated circuit device | |
JP4735250B2 (en) | Measuring device | |
US9645195B2 (en) | System for testing integrated circuit | |
CN109495110B (en) | Low noise and low distortion test method and system for analog to digital converter | |
Korhonen et al. | Combining the standard histogram method and a stimulus identification algorithm for A/D converter INL testing with a low-quality sine wave stimulus | |
JP2009156580A (en) | Input capacitance measuring circuit | |
Filipski et al. | Ac-dc current transfer standards and calibrations at NRC | |
KR100827736B1 (en) | Ic tester | |
JP3083033B2 (en) | measuring device | |
CN211453929U (en) | Parameter detection circuit | |
KR100189988B1 (en) | The characteristics tester of adc(analog to digital converter) | |
JP2009287956A (en) | Semiconductor test apparatus | |
JP2012151666A (en) | Semiconductor integrated circuit and method of inspecting the same | |
JP4283157B2 (en) | Semiconductor device testing method | |
JP4207107B2 (en) | IC tester | |
CN110824410A (en) | Parameter detection circuit and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |