JP2006137618A - Dielectric ceramic substrate - Google Patents

Dielectric ceramic substrate Download PDF

Info

Publication number
JP2006137618A
JP2006137618A JP2004326150A JP2004326150A JP2006137618A JP 2006137618 A JP2006137618 A JP 2006137618A JP 2004326150 A JP2004326150 A JP 2004326150A JP 2004326150 A JP2004326150 A JP 2004326150A JP 2006137618 A JP2006137618 A JP 2006137618A
Authority
JP
Japan
Prior art keywords
ceramic substrate
dielectric
material layer
dielectric ceramic
chipping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004326150A
Other languages
Japanese (ja)
Inventor
Shinogi Masahara
鎬 昌原
Hiroshi Nonogami
寛 野々上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004326150A priority Critical patent/JP2006137618A/en
Publication of JP2006137618A publication Critical patent/JP2006137618A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a dielectric ceramic substrate which is obtained by burning the powder mixture of dielectric materials and glass, hardly generates damage due to chipping when cutting and has high flexural strength. <P>SOLUTION: The dielectric ceramic substrate 1 is obtained by burning the layered material which is prepared by layering a hardly chipping material layer 3 comprising the powder mixture of dielectric materials and glass consisting mainly of an amorphous one on both sides of a high-strength material layer 2 comprising the above powder mixture in which glass is mainly a crystalline one. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板に関するものである。   The present invention relates to a dielectric ceramic substrate obtained by firing a mixture of dielectric powder and glass powder.

近年普及している携帯電話などの移動体通信機器及び携帯通信端末においては、その小型化への要求から、これらに使用される高周波回路部品の小型化及び高性能化が求められている。   In mobile communication devices such as mobile phones and mobile communication terminals that have become widespread in recent years, miniaturization and high performance of high-frequency circuit components used in these devices are required due to demands for miniaturization.

高周波回路基板においては、従来のプリント基板にコンデンサやインダクタを表面実装したモジュールに代えて、誘電体セラミック基板にコンデンサやインダクタのパターンの配線を形成して積層し、小型化したものが用いられるようになってきている。   For high-frequency circuit boards, instead of conventional modules that have surface-mounted capacitors and inductors on printed circuit boards, capacitors with a pattern of capacitors and inductors are formed and laminated on a dielectric ceramic substrate so that they can be miniaturized. It is becoming.

また、半導体素子を載せる半導体用パッケージ基板として、このような誘電体セラミック基板が用いられるようになってきている。このような誘電体セラミック基板の作製に用いる材料として、アルミナ等のセラミックフィラーと、ガラスを混合した低温焼成可能なガラスセラミック材料を用いることにより、900℃程度の低温で焼成することが可能となる。   In addition, such a dielectric ceramic substrate has been used as a semiconductor package substrate on which a semiconductor element is mounted. By using a ceramic ceramic material such as alumina and a glass ceramic material that can be fired at a low temperature as a material used for manufacturing such a dielectric ceramic substrate, it becomes possible to fire at a low temperature of about 900 ° C. .

誘電体セラミック基板は、一般にマザーの基板を作製し、このマザーの基板をカッティングして個々の誘電体セラミック基板としている。しかしながら、従来はカッティングの際に、基板がチッピングにより損傷しやすいという問題があった。また、チッピングが生じにくい材料を用いると、焼成後の基板の抗折強度が低くなり不十分であるという問題があった。   As the dielectric ceramic substrate, generally, a mother substrate is manufactured, and the mother substrate is cut into individual dielectric ceramic substrates. However, conventionally, there has been a problem that the substrate is easily damaged by chipping during cutting. In addition, when a material which does not easily cause chipping is used, there is a problem that the bending strength of the substrate after firing becomes low and is insufficient.

特許文献1においては、高誘電率層と低誘電率層の積層面に導体層を形成して積層する構成の複合積層セラミック部品において、低誘電率層と高誘電率層の界面の剥離あるいは各層に発生するクラックを抑制するため、低誘電率層を、セラミック粉末と非晶質ガラスの混合材料から形成することが提案されている。   In Patent Document 1, in a composite laminated ceramic component having a structure in which a conductor layer is formed and laminated on a laminated surface of a high dielectric constant layer and a low dielectric constant layer, the interface between the low dielectric constant layer and the high dielectric constant layer is peeled or each layer is separated. In order to suppress cracks occurring in the substrate, it has been proposed to form the low dielectric constant layer from a mixed material of ceramic powder and amorphous glass.

特許文献2においては、セラミックグリーンシートを低温焼成して製造するセラミック多層基板または積層コンデンサ素子等のセラミック電子部品の製造において、ガラスセラミック基板用グリーンシートを、ダミー用グリーンシートで挟み、焼成した後ダミー用グリーンシートを除去することが提案されている。   In Patent Document 2, in the manufacture of ceramic electronic components such as a ceramic multilayer substrate or a multilayer capacitor element manufactured by firing a ceramic green sheet at a low temperature, the glass ceramic substrate green sheet is sandwiched between dummy green sheets and fired. It has been proposed to remove the dummy green sheet.

特許文献3においては、複合積層電子部品において、異種材料層間での接合性を高め、クラックを生じにくくするため、軟化点800℃以下の非晶質ガラスを主成分とする機能層の両側に、結晶化ガラスと酸化物セラミックとを主成分とする基体層を設けることが提案されている。
特開平10−106880号公報 特開平11−157945号公報 特開2001−351827号公報
In Patent Document 3, in the composite multilayer electronic component, in order to enhance the bondability between different material layers and make it difficult to generate cracks, on both sides of the functional layer mainly composed of amorphous glass having a softening point of 800 ° C. or lower, It has been proposed to provide a base layer composed mainly of crystallized glass and oxide ceramic.
Japanese Patent Laid-Open No. 10-106880 Japanese Patent Laid-Open No. 11-157945 JP 2001-351827 A

本発明の目的は、カッティングする際に、チッピングにより損傷が生じにくく、かつ抗折強度が高い誘電体セラミック基板を提供することにある。   An object of the present invention is to provide a dielectric ceramic substrate which is less likely to be damaged by chipping and has a high bending strength when cutting.

本発明は、誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板であって、ガラス粉末として結晶性ガラスを主成分として用いた誘電体粉末との混合物からなる高強度材料層の両側に、ガラス粉末として非晶質ガラスを主成分として用いた誘電体粉末との混合物からなる低チッピング材料層を配置して積層体とし、これを焼成することにより得られることを特徴としている。   The present invention relates to a dielectric ceramic substrate obtained by firing a mixture of dielectric powder and glass powder, which is a high-strength material comprising a mixture of dielectric powder using crystalline glass as a main component as glass powder A low chipping material layer made of a mixture of a dielectric powder using amorphous glass as a main component as a glass powder is disposed on both sides of the layer to form a laminate, which is obtained by firing the laminate. Yes.

本発明に従い高強度材料層の両側に低チッピング材料層を配置した積層体を焼成して誘電体セラミック基板とすることにより、カッティングの際のチッピングによる損傷が生じにくく、かつ抗折強度が高い誘電体セラミック基板とすることができる。   According to the present invention, a laminate having a low chipping material layer disposed on both sides of a high strength material layer is fired to form a dielectric ceramic substrate, so that it is difficult to cause damage due to chipping during cutting and has a high bending strength. It can be a body ceramic substrate.

本発明において用いる誘電体粉末としては、アルミナ、スピネル、ウィレマイトなどが挙げられ、特にアルミナが好ましく用いられる。   Examples of the dielectric powder used in the present invention include alumina, spinel, willemite and the like, and alumina is particularly preferably used.

本発明において、高強度材料層に用いられる結晶性ガラス粉末としては、焼成後にディオプサイド結晶相(Ca(Mg,Al)(Si,Al)26)を析出するような結晶性ガラス粉末が好ましく用いられる。このような結晶性ガラス粉末として、SiO2、CaO及びMgOを主成分として含むものが挙げられる。 In the present invention, the crystalline glass powder used for the high-strength material layer is a crystalline glass powder that precipitates a diopside crystal phase (Ca (Mg, Al) (Si, Al) 2 O 6 ) after firing. Is preferably used. Examples of such crystalline glass powder include those containing SiO 2 , CaO and MgO as main components.

高強度材料層及び低チッピング材料層において、誘電体粉末と、結晶性ガラス粉末または非晶質ガラス粉末との混合割合は誘電体粉末:結晶性ガラス粉末または非晶質ガラス粉末の重量比が、20:80〜45:55の範囲であることが好ましい。   In the high strength material layer and the low chipping material layer, the mixing ratio of the dielectric powder and the crystalline glass powder or the amorphous glass powder is the weight ratio of the dielectric powder: the crystalline glass powder or the amorphous glass powder, It is preferably in the range of 20:80 to 45:55.

本発明における結晶性ガラス粉末の組成としては、SiO230〜60重量%、CaO15〜35重量%、及びMgO25〜45重量%であることが好ましい。 The composition of the crystallizable glass powder in the present invention, SiO 2 30 to 60 wt%, preferably CaO15~35 wt%, and MgO25~45 wt%.

本発明において、低チッピング材料層は、上記誘電体粉末と、非晶質ガラス粉末を主成分としている。低チッピング材料層は、焼成後においてアノーサイト相を含むことが好ましい。非晶質ガラス粉末としては、ボロシリケート系ガラスが好ましく用いられる。   In the present invention, the low chipping material layer is mainly composed of the dielectric powder and the amorphous glass powder. The low chipping material layer preferably contains an anorthite phase after firing. As the amorphous glass powder, borosilicate glass is preferably used.

本発明の誘電体セラミック基板においては、高強度材料層の両側に低チッピング材料層が配置されている。両側に設けられている低チッピング材料層の合計の厚みは、焼成後において、全体の厚みの10%〜90%であることが好ましく、さらに好ましくは、20%〜80%程度である。低チッピング材料層の厚みが薄くなりすぎると、チッピングによる損傷を低減するという効果が十分に得られない場合がある。また、低チッピング材料層の厚みが厚すぎると、相対的に高強度材料層の厚みが薄くなるので、抗折強度が低くなりすぎる場合がある。   In the dielectric ceramic substrate of the present invention, the low chipping material layer is disposed on both sides of the high strength material layer. The total thickness of the low chipping material layers provided on both sides is preferably 10% to 90% of the total thickness after firing, and more preferably about 20% to 80%. If the thickness of the low chipping material layer becomes too thin, the effect of reducing damage due to chipping may not be sufficiently obtained. On the other hand, if the thickness of the low chipping material layer is too thick, the thickness of the high strength material layer is relatively thin, so that the bending strength may be too low.

本発明においては、高強度材料層の両側に低チッピング材料層を配置して積層体とし、この積層体を焼成して誘電体セラミック基板とする。焼成温度は、特に限定されるものではないが、800℃〜900℃程度であることが好ましい。また、最高温度での焼成時間は、0.5時間〜10時間程度であることが好ましく、さらに好ましくは1時間〜5時間である。焼成の際の最高温度は、結晶性ガラス粉末の結晶化開始温度より高い温度に設定することが好ましい。   In the present invention, a low chipping material layer is disposed on both sides of the high-strength material layer to form a laminate, and this laminate is fired to obtain a dielectric ceramic substrate. Although a calcination temperature is not specifically limited, It is preferable that it is about 800 to 900 degreeC. The firing time at the maximum temperature is preferably about 0.5 hours to 10 hours, more preferably 1 hour to 5 hours. The maximum temperature during firing is preferably set to a temperature higher than the crystallization start temperature of the crystalline glass powder.

本発明において、高強度材料層及び低チッピング材料層は、グリーンシートとして作製することが好ましい。高強度材料層のグリーンシートは、結晶性ガラス粉末と、誘電体粉末とをバインダを含む溶液中に混合してスラリーを作製し、このスラリーからグリーンシートを作製することができる。低チッピング材料層は、非晶質ガラス粉末と、誘電体粉末とをバインダを含む溶液中に混合してスラリーを作製し、このスラリーからグリーンシートを作製することができる。このようにグリーンシートを積層し、圧着したものを焼成することにより、本発明の誘電体セラミック基板とすることができる。   In the present invention, the high strength material layer and the low chipping material layer are preferably produced as green sheets. The green sheet of the high-strength material layer can be prepared by mixing a crystalline glass powder and a dielectric powder in a solution containing a binder to produce a slurry, and producing a green sheet from this slurry. The low chipping material layer can be prepared by mixing an amorphous glass powder and a dielectric powder in a solution containing a binder to produce a slurry, and a green sheet can be produced from this slurry. Thus, the dielectric ceramic substrate of the present invention can be obtained by laminating green sheets and firing the pressure-bonded ones.

本発明の誘電体セラミック基板においては、その内部及び/または表面に配線層が形成されていてもよい。このような配線層を形成することにより、セラミック基板にコンデンサやインダクタのパターンを形成することができる。   In the dielectric ceramic substrate of the present invention, a wiring layer may be formed inside and / or on the surface thereof. By forming such a wiring layer, a capacitor or inductor pattern can be formed on the ceramic substrate.

本発明の半導体用パッケージ基板は、上記本発明の誘電体セラミック基板を用いることを特徴としている。本発明の誘電体セラミック基板は、このように半導体素子を載せる半導体用パッケージ基板として用いることができるものである。   The semiconductor package substrate of the present invention uses the dielectric ceramic substrate of the present invention. The dielectric ceramic substrate of the present invention can be used as a semiconductor package substrate on which a semiconductor element is thus placed.

本発明は、高強度材料層の両側に低チッピング材料層を配置して積層した積層体を焼成して得られるものであり、外側に耐チッピング性に優れた低チッピング材料層が設けられているので、カッティングの際にチッピングによる損傷が生じにくい。また、内側に機械的強度の高い高強度材料層が設けられているので、高い抗折強度を有する。   The present invention is obtained by firing a laminated body in which a low chipping material layer is disposed on both sides of a high strength material layer, and a low chipping material layer having excellent chipping resistance is provided on the outside. Therefore, damage due to chipping hardly occurs during cutting. Moreover, since the high strength material layer with high mechanical strength is provided inside, it has high bending strength.

以下、本発明を実施例により説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention, this invention is not limited to a following example.

〔高強度材料層のグリーンシートの作製〕
αアルミナ粉末(平均粒子径3μm)450gと、結晶性ガラス粉末(SiO250重量%、CaO20重量%、MgO30重量%、平均粒子径3μm、軟化点750℃、結晶化開始温度800℃)550gと、イソプロパノール(IPA)450gと、酢酸ブチル300gと、オレフィンマレイン酸コポリマー系分散材20gと、ポリビニルアセテート系バインダ120gと、アクリル系バインダ50gをボールミルで4時間粉砕し混合した。
[Production of high-strength material layer green sheet]
450 g of α-alumina powder (average particle diameter 3 μm) and 550 g of crystalline glass powder (SiO 2 50 wt%, CaO 20 wt%, MgO 30 wt%, average particle diameter 3 μm, softening point 750 ° C., crystallization start temperature 800 ° C.) In addition, 450 g of isopropanol (IPA), 300 g of butyl acetate, 20 g of olefin maleic acid copolymer dispersion, 120 g of polyvinyl acetate binder, and 50 g of acrylic binder were pulverized with a ball mill for 4 hours and mixed.

得られたスラリーを、ドクターブレード装置を用いて厚さ100μmのグリーンシートに成形した。このシートを100mm×100mmの大きさに切り出し、シートAとした。   The obtained slurry was formed into a green sheet having a thickness of 100 μm using a doctor blade device. This sheet was cut out to a size of 100 mm × 100 mm to obtain a sheet A.

〔低チッピング材料層のグリーンシートの作製〕
αアルミナ粉末(平均粒子径3μm)450gと、非晶質ガラス粉末(SiO240重量%、B2335重量%、Al2315重量%、CaO10重量%、平均粒子径3μm、軟化点700℃)550gと、イソプロパノール(IPA)450gと、酢酸ブチル300gと、オレフィンマレイン酸コポリマー系分散材20gと、ポリビニルアセテート系バインダ120gと、アクリル系バインダ50gをボールミルで4時間粉砕し混合した。
[Preparation of green sheet with low chipping material layer]
α-alumina powder (average particle size 3 μm) 450 g, amorphous glass powder (SiO 2 40 wt%, B 2 O 3 35 wt%, Al 2 O 3 15 wt%, CaO 10 wt%, average particle size 3 μm, softening 550 g of a point 700 ° C), 450 g of isopropanol (IPA), 300 g of butyl acetate, 20 g of an olefin maleic acid copolymer dispersion, 120 g of a polyvinyl acetate binder, and 50 g of an acrylic binder were pulverized with a ball mill for 4 hours and mixed.

得られたスラリーを、ドクターブレード装置を用いて厚さ50μmのグリーンシートに成形した。このシートを100mm×100mmの大きさに切り出し、シートBとした。   The obtained slurry was formed into a green sheet having a thickness of 50 μm using a doctor blade device. This sheet was cut out to a size of 100 mm × 100 mm to obtain a sheet B.

〔積層体の作製〕
(実施例1)
上記シートAを2枚重ね合わせ、さらにその上下両側に上記シートBを1枚ずつ配置して積層し、これを圧着して積層体とした。
(Production of laminate)
Example 1
Two sheets A were superposed, and one sheet B was placed on each of the upper and lower sides of the sheets A and laminated, and these were pressed to form a laminate.

(比較例1)
上記シートBを2枚重ね合わせ、さらにその上下両側にシートAを1枚ずつ配置して積層し、これを圧着して積層体とした。
(Comparative Example 1)
Two sheets of the sheet B were superposed, and one sheet A was placed on each of the upper and lower sides of the sheet B and laminated, and this was pressure-bonded to obtain a laminate.

(比較例2)
シートAを2枚重ね合せて積層体とした。
(Comparative Example 2)
Two sheets A were superposed to form a laminate.

(比較例3)
シートBを4枚重ね合わせて積層体とした。
(Comparative Example 3)
Four sheets B were superposed to form a laminate.

〔積層体の焼成〕
上記実施例1及び比較例1〜3の積層体から、25mm×25mm(チッピング評価用)のテストピースと50mm×5mm(抗折強度評価用)のテストピースを切り出し、それぞれを900℃で2時間焼成し、各誘電体セラミック基板を得た。
[Baking of laminate]
A test piece of 25 mm × 25 mm (for chipping evaluation) and a test piece of 50 mm × 5 mm (for bending strength evaluation) were cut out from the laminates of Example 1 and Comparative Examples 1 to 3, and each was at 900 ° C. for 2 hours. Firing was performed to obtain each dielectric ceramic substrate.

実施例1においては、図1に示すように、高強度材料層2の両側に低チッピング材料層3が配置された誘電体セラミック基板1が得られた。   In Example 1, a dielectric ceramic substrate 1 in which a low chipping material layer 3 was disposed on both sides of a high-strength material layer 2 was obtained as shown in FIG.

〔チッピング幅の測定〕
実施例1及び比較例1〜3の各焼成サンプルについて、切断の際に発生するチッピング幅を測定した。ダイシングブレードとしては、ディスコ社製レジンブレード(型番800番、厚み0.15mm)を用い、図2に示すように、サンプルに対しブレードを移動させて、カッティングした。具体的には、サンプル(誘電体セラミック基板)1に対し、ブレード4を矢印A方向に回転させながら、ブレード4をサンプル1に対し矢印B方向に移動させてカッティングした。ブレード4の送り速度は20mm/秒であり、ブレード4の回転速度は30000rpmとした。また、切削水を1.0リットル/分の流量で供給しながらカッティングした。
[Measurement of chipping width]
About each baking sample of Example 1 and Comparative Examples 1-3, the chipping width which generate | occur | produces in the case of a cutting | disconnection was measured. As a dicing blade, a disco resin blade (model number 800, thickness 0.15 mm) was used, and cutting was performed by moving the blade relative to the sample as shown in FIG. Specifically, cutting was performed on the sample (dielectric ceramic substrate) 1 while moving the blade 4 in the direction of arrow B relative to the sample 1 while rotating the blade 4 in the direction of arrow A. The feed speed of the blade 4 was 20 mm / second, and the rotation speed of the blade 4 was 30000 rpm. Further, cutting was performed while supplying cutting water at a flow rate of 1.0 liter / min.

カッティングの際に発生したチッピングの幅(チッピング幅)を光学顕微鏡で読み取った。測定結果を表1に示す。   The chipping width (chipping width) generated during cutting was read with an optical microscope. The measurement results are shown in Table 1.

〔抗折強度の測定〕
実施例1及び比較例1〜3の各焼成サンプルについて、JIS R1601(日本工業規格:ファインセラミックスの曲げ強さ試験方法)に準拠して(但し、サンプルの厚さはその限りではない)、抗折強度(3点曲げ強さ)を測定した。測定結果を表1に示す。
[Measurement of bending strength]
About each baked sample of Example 1 and Comparative Examples 1-3, in accordance with JIS R1601 (Japanese Industrial Standard: bending strength test method of fine ceramics) (however, the thickness of the sample is not limited thereto) The bending strength (3-point bending strength) was measured. The measurement results are shown in Table 1.

〔X線回折パターンの測定〕
実施例1及び比較例1〜3の各焼成サンプルについて、X線回折(XRD)パターンを測定した。X線回折で認められたピークを表1に示す。
[Measurement of X-ray diffraction pattern]
About each baking sample of Example 1 and Comparative Examples 1-3, the X-ray-diffraction (XRD) pattern was measured. Table 1 shows peaks observed by X-ray diffraction.

Figure 2006137618
Figure 2006137618

表1に示すように、本発明に従う実施例1の誘電体セラミック基板は、チッピング幅が小さく、かつ抗折強度が高いことがわかる。低チッピング材料層の両側に高強度材料層を配置した比較例1においては、抗折強度は高いが、チッピング幅が大きくなっている。また、高強度材料層のみを積層した比較例2においては、チッピング幅が大きくなっている。また、低チッピング材料層のみを積層した比較例3においては、チッピング幅は小さいが、抗折強度が低くなっている。   As shown in Table 1, it can be seen that the dielectric ceramic substrate of Example 1 according to the present invention has a small chipping width and a high bending strength. In Comparative Example 1 in which the high strength material layers are arranged on both sides of the low chipping material layer, the bending strength is high, but the chipping width is large. Further, in Comparative Example 2 in which only the high-strength material layer is laminated, the chipping width is large. Further, in Comparative Example 3 in which only the low chipping material layer is laminated, the chipping width is small, but the bending strength is low.

また、表1から明らかなように、本発明に従う誘電体セラミック基板においては、X線回折で、アルミナ、ディオプサイド、アノーサイト、及び非晶質相が確認されている。   Further, as is apparent from Table 1, in the dielectric ceramic substrate according to the present invention, alumina, diopside, anorthite, and an amorphous phase are confirmed by X-ray diffraction.

以上のように、本発明に従い、高強度材料層の両側に低チッピング材料層を設けることにより、チッピングによる損傷が生じにくく、かつ抗折強度が高い誘電体セラミック基板とすることができる。   As described above, according to the present invention, by providing the low chipping material layer on both sides of the high strength material layer, it is possible to obtain a dielectric ceramic substrate which is hardly damaged by chipping and has a high bending strength.

図3及び図4は、本発明の積層セラミック基板の一実施例を示す分解斜視図及び斜視図である。図3に示すように、誘電体層6の上には銀からなる電極層7が形成されている。このような誘電体層6を積層し焼成することにより、図4に示すような内部及び/または表面に配線層が設けられた誘電体セラミック基板5が得られる。この誘電体セラミックの大きさは、縦0.3mm〜10mm、横0.3mm〜10mm、厚さ0.3mm〜5mmである。   3 and 4 are an exploded perspective view and a perspective view showing an embodiment of the multilayer ceramic substrate of the present invention. As shown in FIG. 3, an electrode layer 7 made of silver is formed on the dielectric layer 6. By laminating and firing such a dielectric layer 6, a dielectric ceramic substrate 5 having a wiring layer provided inside and / or on the surface as shown in FIG. 4 is obtained. The dielectric ceramic has a length of 0.3 mm to 10 mm, a width of 0.3 mm to 10 mm, and a thickness of 0.3 mm to 5 mm.

また、図5及び図6は、本発明の積層セラミック基板の一実施例である半導体パッケージ基板を示す分解斜視図及び斜視図である。図5に示すように、誘電体層6上には銀からなる電極層7が形成されている。電極層7の適切な配線パターンを誘電体層6上に形成し、電極層が外表面になるように積層することによって図6に示される半導体パッケージ用基板8が得られる。この半導体パッケージ用基板の大きさは、縦0.3mm〜30mm、横0.3mm〜30mm、厚さ0.3mm〜5mmである。   5 and 6 are an exploded perspective view and a perspective view showing a semiconductor package substrate which is an embodiment of the multilayer ceramic substrate of the present invention. As shown in FIG. 5, an electrode layer 7 made of silver is formed on the dielectric layer 6. An appropriate wiring pattern of the electrode layer 7 is formed on the dielectric layer 6 and laminated so that the electrode layer is on the outer surface, whereby the semiconductor package substrate 8 shown in FIG. 6 is obtained. The semiconductor package substrate has a length of 0.3 mm to 30 mm, a width of 0.3 mm to 30 mm, and a thickness of 0.3 mm to 5 mm.

誘電体層6の材料として、本発明の誘電体セラミック材料を用いることにより、上述したように、低温焼成が可能で、高い抗折強度を有する積層セラミック基板や半導体パッケージ基板などが得られる。   By using the dielectric ceramic material of the present invention as the material of the dielectric layer 6, as described above, a multilayer ceramic substrate, a semiconductor package substrate or the like that can be fired at a low temperature and has a high bending strength can be obtained.

本発明に従う誘電体セラミック基板を示す断面図。Sectional drawing which shows the dielectric material ceramic substrate according to this invention. チッピング評価試験におけるブレードとサンプルの配置状態を示す模式図。The schematic diagram which shows the arrangement | positioning state of the braid | blade and sample in a chipping evaluation test. 本発明に従う一実施例の積層セラミック基板の分解斜視図。1 is an exploded perspective view of a multilayer ceramic substrate of one embodiment according to the present invention. 本発明に従う一実施例の積層セラミック基板の斜視図。1 is a perspective view of a multilayer ceramic substrate of one embodiment according to the present invention. FIG. 本発明に従う一実施例の半導体パッケージ基板の分解斜視図。The disassembled perspective view of the semiconductor package board | substrate of one Example according to this invention. 本発明に従う一実施例の半導体パッケージ基板の斜視図。The perspective view of the semiconductor package board | substrate of one Example according to this invention.

符号の説明Explanation of symbols

1…誘電体セラミック基板
2…高強度材料層
3…低チッピング材料層
4…ブレード
5…積層セラミック基板
6…誘電体層
7…電極層
8…半導体パッケージ基板
DESCRIPTION OF SYMBOLS 1 ... Dielectric ceramic substrate 2 ... High-strength material layer 3 ... Low chipping material layer 4 ... Blade 5 ... Multilayer ceramic substrate 6 ... Dielectric layer 7 ... Electrode layer 8 ... Semiconductor package substrate

Claims (6)

誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板であって、
前記ガラス粉末として結晶性ガラスを主成分として用いた前記誘電体粉末との混合物からなる高強度材料層の両側に、前記ガラス粉末として非晶質ガラスを主成分として用いた前記誘電体粉末との混合物からなる低チッピング材料層を配置して積層体とし、これを焼成することにより得られることを特徴とする誘電体セラミック基板。
A dielectric ceramic substrate obtained by firing a mixture of dielectric powder and glass powder,
On both sides of a high-strength material layer made of a mixture with the dielectric powder using crystalline glass as a main component as the glass powder, the dielectric powder using amorphous glass as a main component as the glass powder A dielectric ceramic substrate obtained by arranging a low chipping material layer made of a mixture to form a laminate and firing the laminate.
前記誘電体粉末がアルミナであることを特徴とする請求項1に記載の誘電体セラミック基板。   The dielectric ceramic substrate according to claim 1, wherein the dielectric powder is alumina. 前記高強度材料層が、焼成後においてディオプサイド結晶相を含むことを特徴とする請求項1または2に記載の誘電体セラミック基板。   3. The dielectric ceramic substrate according to claim 1, wherein the high-strength material layer includes a diopside crystal phase after firing. 前記低チッピング材料層が、アノーサイト相を含むことを特徴とする請求項1〜3のいずれか1項に記載の誘電体セラミック基板。   The dielectric ceramic substrate according to claim 1, wherein the low chipping material layer includes an anorthite phase. 内部及び/または表面に配線層が設けられていることを特徴とする請求項1〜4のいずれか1項に記載の誘電体セラミック基板。   The dielectric ceramic substrate according to claim 1, wherein a wiring layer is provided inside and / or on the surface. 請求項1〜5のいずれか1項に記載の誘電体セラミック基板からなる半導体用パッケージ基板。
A package substrate for a semiconductor comprising the dielectric ceramic substrate according to claim 1.
JP2004326150A 2004-11-10 2004-11-10 Dielectric ceramic substrate Pending JP2006137618A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004326150A JP2006137618A (en) 2004-11-10 2004-11-10 Dielectric ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004326150A JP2006137618A (en) 2004-11-10 2004-11-10 Dielectric ceramic substrate

Publications (1)

Publication Number Publication Date
JP2006137618A true JP2006137618A (en) 2006-06-01

Family

ID=36618670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004326150A Pending JP2006137618A (en) 2004-11-10 2004-11-10 Dielectric ceramic substrate

Country Status (1)

Country Link
JP (1) JP2006137618A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011051873A (en) * 2009-09-01 2011-03-17 Samsung Electro-Mechanics Co Ltd Low-temperature co-fired ceramic substrate and method for manufacturing the same
JP2011176254A (en) * 2010-01-26 2011-09-08 Kyocera Corp Multiple patterning wiring board and method of manufacturing the same
JP2014207265A (en) * 2013-04-11 2014-10-30 日本特殊陶業株式会社 Multi-layered ceramic substrate and method for manufacturing the same
WO2019172042A1 (en) * 2018-03-07 2019-09-12 日本電気硝子株式会社 Glass ceramic dielectric body
JP2019161219A (en) * 2018-03-07 2019-09-19 日本電気硝子株式会社 Glass ceramic dielectric
CN115925399A (en) * 2022-11-01 2023-04-07 南充三环电子有限公司 Thermal shock resistant ceramic substrate and preparation method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011051873A (en) * 2009-09-01 2011-03-17 Samsung Electro-Mechanics Co Ltd Low-temperature co-fired ceramic substrate and method for manufacturing the same
JP2011176254A (en) * 2010-01-26 2011-09-08 Kyocera Corp Multiple patterning wiring board and method of manufacturing the same
JP2014207265A (en) * 2013-04-11 2014-10-30 日本特殊陶業株式会社 Multi-layered ceramic substrate and method for manufacturing the same
WO2019172042A1 (en) * 2018-03-07 2019-09-12 日本電気硝子株式会社 Glass ceramic dielectric body
JP2019161219A (en) * 2018-03-07 2019-09-19 日本電気硝子株式会社 Glass ceramic dielectric
CN111801308A (en) * 2018-03-07 2020-10-20 日本电气硝子株式会社 Glass ceramic dielectric
JP7348587B2 (en) 2018-03-07 2023-09-21 日本電気硝子株式会社 glass ceramic dielectric
CN115925399A (en) * 2022-11-01 2023-04-07 南充三环电子有限公司 Thermal shock resistant ceramic substrate and preparation method thereof
CN115925399B (en) * 2022-11-01 2023-12-12 南充三环电子有限公司 Thermal shock resistant ceramic substrate and preparation method thereof

Similar Documents

Publication Publication Date Title
JP5645136B2 (en) Dielectric porcelain composition, multilayer dielectric substrate, electronic component, and method for producing dielectric porcelain composition
TWI345938B (en) Multi-layered ceramic substrate and its production method, and electronic device comprising same
JP2008270741A (en) Wiring board
JP2012015433A (en) Multilayer ceramic board
JP2005306714A (en) Glass ceramic composition, glass ceramic sintered body and manufacturing method for the same, and circuit board and thin film circuit board both using the same
WO2015045815A1 (en) Ceramic wiring substrate, ceramic green sheet for ceramic wiring substrate, and glass ceramic powder for ceramic wiring substrate
JP2008166307A (en) Multilayer ceramic substrate
JP2005281010A (en) Dielectric ceramic material and laminated ceramic substrate
JP2006137618A (en) Dielectric ceramic substrate
JP4703207B2 (en) Wiring board
JP2007318173A (en) Multilayer ceramic substrate and its manufacturing method
JP2002290043A (en) Manufacturing method of ceramic wiring circuit board
JP4496529B2 (en) Multilayer ceramic substrate manufacturing method and multilayer ceramic substrate
JP2005039164A (en) Method for manufacturing glass ceramic wiring board
JP2004256347A (en) Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact, and its mounting structure
JP2005093546A (en) Wiring board and its producing method
JP2007095862A (en) Multilayer ceramic assembled substrate manufacturing method thereof, multilayer and multilayer ceramic substrate
JP4449344B2 (en) Oxide porcelain composition and ceramic multilayer substrate
JP2006156499A (en) Multiple-pattern substrate and glass ceramic board
JPH11157945A (en) Production of ceramic electronic part and green sheet for dummy used therefor
JP2002353626A (en) Multilayer wiring board and method of manufacturing the same
JP2006016215A (en) Dielectric ceramic and laminated ceramic substrate
JP2010053010A (en) Method for producing ceramic sintered compact and fixture for microwave heating
JP2005243931A (en) Glass ceramic multilayer substrate, its wiring board, and manufacturing method thereof
JP5533120B2 (en) Manufacturing method of multilayer ceramic substrate