JP2006135904A - Device and method for loaded driving - Google Patents

Device and method for loaded driving Download PDF

Info

Publication number
JP2006135904A
JP2006135904A JP2004325523A JP2004325523A JP2006135904A JP 2006135904 A JP2006135904 A JP 2006135904A JP 2004325523 A JP2004325523 A JP 2004325523A JP 2004325523 A JP2004325523 A JP 2004325523A JP 2006135904 A JP2006135904 A JP 2006135904A
Authority
JP
Japan
Prior art keywords
signal
input
offset
amplifier
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004325523A
Other languages
Japanese (ja)
Other versions
JP2006135904A5 (en
Inventor
Emi Nakamura
恵美 中村
Yasunaga Yamamoto
泰永 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004325523A priority Critical patent/JP2006135904A/en
Publication of JP2006135904A publication Critical patent/JP2006135904A/en
Publication of JP2006135904A5 publication Critical patent/JP2006135904A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device and a method for loaded driving that reduces an output offset voltage of the whole system and make respective element sizes small. <P>SOLUTION: The loaded driving device has: an input amplifier which inputs a driving signal and a reference signal and differentially amplifies them; a triangular wave generation section; a pulse-width modulation section which modules the output signal of the input amplifier into a modulated signal; a driving output circuit based upon the pulse-width modulated signal; and a feedback amplifier which amplifies and feeds the driving output circuit signal back to the input amplifier. The device further includes: an offset adjustment signal addition section which adds an offset correction voltage and outputs the result to an input terminal of the input amplifier; an input amplifier input signal setting section for substantially holding the two driving signal and reference signal at substantially the same potential with a specified signal; and an input amplifier offset decision section which decides whether the output signal of the input amplifier is nearly zero with a specified signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、出力オフセット電圧を軽減するオフセット調整機能を有する負荷駆動装置及び負荷駆動方法に関する。   The present invention relates to a load driving device and a load driving method having an offset adjustment function for reducing an output offset voltage.

光ピックアンプ用のアクチュエータのフォーカスコイルやトラッキングコイル等を駆動するのに、低消費電力化に適したパルス幅変調出力の負荷駆動装置が使用されている。   In order to drive a focus coil, a tracking coil, and the like of an actuator for an optical pick amplifier, a load driving device having a pulse width modulation output suitable for low power consumption is used.

図14及び図15を用いて、従来例の負荷駆動装置について説明する。図14は、従来例の負荷駆動装置のブロック図である。図14において、従来例の負荷駆動装置は負荷駆動用回路100を備える。負荷駆動用回路100は、入力アンプ3、絶対値回路4、パルス幅変調部5、極性判定部6、三角波発生部7、駆動出力回路8、帰還アンプ10、フィルタ22及び入力抵抗23を有する。入力アンプ3は、第1の入力端子V1を入力抵抗23を介して駆動信号入力端子1に接続され、第2の入力端子V2を基準信号入力端子2に接続される。パルス幅変調部5は、一方の入力端子V4を絶対値回路4を介して入力アンプ3の出力端子V3に接続され、他方の入力端子V5を三角波発生部7に接続される。極性判定部6は、一方の入力端子を駆動信号入力端子1に、他方の入力端子を基準信号入力端子2に接続される。駆動出力回路8は、一方の入力端子V6をパルス幅変調部5の出力端子に接続され、他方の入力端子V7を極性判定部6の出力端子に接続される。駆動出力回路8の2つの出力端子はそれぞれ、負荷9及び帰還アンプ10の入力端子に接続される。帰還アンプ10の出力端子は、フィルタ22を介して入力アンプ3の第1の入力端子V1に接続される。   A conventional load driving apparatus will be described with reference to FIGS. 14 and 15. FIG. 14 is a block diagram of a conventional load driving apparatus. In FIG. 14, the conventional load driving apparatus includes a load driving circuit 100. The load driving circuit 100 includes an input amplifier 3, an absolute value circuit 4, a pulse width modulation unit 5, a polarity determination unit 6, a triangular wave generation unit 7, a drive output circuit 8, a feedback amplifier 10, a filter 22, and an input resistor 23. In the input amplifier 3, the first input terminal V 1 is connected to the drive signal input terminal 1 via the input resistor 23, and the second input terminal V 2 is connected to the reference signal input terminal 2. In the pulse width modulation unit 5, one input terminal V 4 is connected to the output terminal V 3 of the input amplifier 3 via the absolute value circuit 4, and the other input terminal V 5 is connected to the triangular wave generation unit 7. The polarity determination unit 6 has one input terminal connected to the drive signal input terminal 1 and the other input terminal connected to the reference signal input terminal 2. In the drive output circuit 8, one input terminal V 6 is connected to the output terminal of the pulse width modulation unit 5, and the other input terminal V 7 is connected to the output terminal of the polarity determination unit 6. The two output terminals of the drive output circuit 8 are connected to the load 9 and the input terminal of the feedback amplifier 10, respectively. The output terminal of the feedback amplifier 10 is connected to the first input terminal V 1 of the input amplifier 3 through the filter 22.

以上のように構成される負荷駆動回路100の動作を図14及び図15を参照しつつ説明する。図15は、従来例の負荷駆動装置における各部の信号の波形図である。図15(1)のA1は駆動信号入力端子1を介して入力される駆動信号、B1は基準信号入力端子2を介して入力される基準信号の波形図を示している。図15(2)のCはパルス幅変調部5の入力端子V4に入力される信号、Dはパルス幅変調部5の入力端子V5に入力される前記三角波信号の波形図を示している。図15(3)のEは、駆動出力回路8の入力端子V6に入力される信号の波形図を示している。   The operation of the load driving circuit 100 configured as described above will be described with reference to FIGS. FIG. 15 is a waveform diagram of signals at various parts in a conventional load driving apparatus. In FIG. 15A, A1 is a drive signal input via the drive signal input terminal 1, and B1 is a waveform diagram of the reference signal input via the reference signal input terminal 2. In FIG. 15 (2), C represents a signal input to the input terminal V 4 of the pulse width modulation unit 5, and D represents a waveform diagram of the triangular wave signal input to the input terminal V 5 of the pulse width modulation unit 5. E in FIG. 15 (3) shows a waveform diagram of a signal input to the input terminal V 6 of the drive output circuit 8.

まず、負荷駆動用回路100の駆動信号入力端子1に駆動信号A1が印加されるとともに、基準信号入力端子2に基準信号B1が印加される(図15(1))。そして、駆動信号A1は、入力抵抗23を介して入力アンプ3の第1の入力端子V1に入力され、基準信号B1は、入力アンプ3の第2の入力端子V2に入力される。入力アンプ3は、駆動信号A1と基準信号B1を入力し差動増幅して、絶対値回路4を介してパルス幅変調部5の入力端子V4に信号Cを出力する。三角波発生部7は、三角波信号Dをパルス幅変調部5の入力端子V5に出力する(図15(2))。パルス幅変調部5は、信号Cと三角波信号Dを比較し、パルス幅変調した信号Eを駆動出力回路8の入力端子V6に出力する(図15(3))。極性判定部6は、駆動信号A1と基準信号B1を入力し、その差電圧の極性に基づいて駆動方向を切替える信号を駆動出力回路8の入力端子V7に出力する。駆動出力回路8は、パルス幅変調部5の出力信号Eと極性判定部6の出力信号に応じて、負荷9を駆動する信号を作成し、負荷9及び帰還アンプ10に出力する。帰還アンプ10は、駆動出力回路8の出力信号の差を差動増幅し、フィルタ22を介して平滑化して、入力アンプ3の第1の入力端子V1に負帰還させる。   First, the drive signal A1 is applied to the drive signal input terminal 1 of the load driving circuit 100, and the reference signal B1 is applied to the reference signal input terminal 2 (FIG. 15 (1)). The drive signal A1 is input to the first input terminal V1 of the input amplifier 3 via the input resistor 23, and the reference signal B1 is input to the second input terminal V2 of the input amplifier 3. The input amplifier 3 receives the drive signal A 1 and the reference signal B 1, differentially amplifies them, and outputs a signal C to the input terminal V 4 of the pulse width modulator 5 via the absolute value circuit 4. The triangular wave generation unit 7 outputs the triangular wave signal D to the input terminal V5 of the pulse width modulation unit 5 (FIG. 15 (2)). The pulse width modulation unit 5 compares the signal C with the triangular wave signal D, and outputs a pulse width modulated signal E to the input terminal V6 of the drive output circuit 8 ((3) in FIG. 15). The polarity determination unit 6 receives the drive signal A1 and the reference signal B1, and outputs a signal for switching the drive direction based on the polarity of the difference voltage to the input terminal V7 of the drive output circuit 8. The drive output circuit 8 creates a signal for driving the load 9 according to the output signal E of the pulse width modulation unit 5 and the output signal of the polarity determination unit 6, and outputs the signal to the load 9 and the feedback amplifier 10. The feedback amplifier 10 differentially amplifies the difference between the output signals of the drive output circuit 8, smooths the difference through the filter 22, and negatively feeds back to the first input terminal V 1 of the input amplifier 3.

なお、以上のように構成される負荷駆動回路100の周波数特性は、フィルタ22の値を調整することにより、平坦又は任意に設定できる。
特開平10−135802号公報
The frequency characteristics of the load driving circuit 100 configured as described above can be set flat or arbitrarily by adjusting the value of the filter 22.
JP-A-10-135802

近年、光ディスクの分野ではデータ記録密度の高密度化に伴い、例えばアクチュエータのような負荷を駆動する回路には、良好な線形入出力特性が要求されている。さらに、消費電流の削減の観点から、差動入力電圧がゼロである時に各ブロック内の素子特性の不整合性により発生する系全体の出力オフセット電圧を低減することが要求されている。   In recent years, with the increase in data recording density in the field of optical discs, for example, a circuit that drives a load such as an actuator is required to have good linear input / output characteristics. Further, from the viewpoint of reducing current consumption, it is required to reduce the output offset voltage of the entire system that is generated due to mismatching of element characteristics in each block when the differential input voltage is zero.

再び図14を用いて、従来例の負荷駆動装置の各ブロックのオフセット電圧と系全体の出力オフセット電圧との関係について説明する。
図14において、入力アンプ3の増幅率をA、絶対値回路4とパルス幅変調部5と駆動出力回路8との各増幅率を合成した増幅率をD、帰還アンプ10の増幅率に入力抵抗23の抵抗値を乗じたものをBとすると、系全体の増幅率Gは次式(1)で表される。
G=(A×D)/(1−A×B×D)・・・(1)
通常、ばらつきを抑えるため、Aの値を大きくし、Bの値はAの値より十分に小さくする。
The relationship between the offset voltage of each block of the conventional load driving apparatus and the output offset voltage of the entire system will be described with reference to FIG.
In FIG. 14, the amplification factor of the input amplifier 3 is A, the amplification factor obtained by combining the amplification factors of the absolute value circuit 4, the pulse width modulation unit 5, and the drive output circuit 8 is D, and the amplification factor of the feedback amplifier 10 is the input resistance. Assuming that B multiplied by the resistance value of 23 is B, the amplification factor G of the entire system is expressed by the following equation (1).
G = (A × D) / (1−A × B × D) (1)
Usually, in order to suppress variations, the value of A is increased, and the value of B is sufficiently smaller than the value of A.

図14において、入力アンプ3の入力オフセット電圧をa、絶対値回路4とパルス幅変調部5と駆動出力回路8との各入力オフセット電圧を合成した入力オフセット電圧をd、帰還アンプ10の入力オフセット電圧をbとすると、系全体の出力オフセット電圧Vofsは次式(2)で表される。
Vofs=[{(b×B+a)×A+d}×D]/(1−A×B×D)・・・(2)
式(2)より、aとbとは、大きな値であるAを乗じるので、系全体の出力オフセット電圧に対して支配的となる。つまり、素子特性の不整合性の大きいアナログMOS構成の増幅器のような装置では、系全体の出力オフセット電圧は大きくなる。従って、系全体の出力オフセット電圧を抑制するためには各素子のサイズを大きくしなければならず、コストアップを招くことになる。
In FIG. 14, the input offset voltage of the input amplifier 3 is a, the input offset voltage obtained by synthesizing the input offset voltages of the absolute value circuit 4, the pulse width modulation unit 5, and the drive output circuit 8 is d, and the input offset of the feedback amplifier 10. When the voltage is b, the output offset voltage Vofs of the entire system is expressed by the following equation (2).
Vofs = [{(b × B + a) × A + d} × D] / (1−A × B × D) (2)
From equation (2), a and b are multiplied by A, which is a large value, and are therefore dominant over the output offset voltage of the entire system. In other words, in an apparatus such as an analog MOS amplifier having a large mismatch in element characteristics, the output offset voltage of the entire system becomes large. Therefore, in order to suppress the output offset voltage of the entire system, the size of each element must be increased, resulting in an increase in cost.

また、従来例の負荷駆動装置のパルス幅変調出力に対して系全体の出力オフセット電圧を小さく補正するためには、低オフセット電圧のLPFを通した後の出力を検出しなければならない。しかし、スイッチングノイズのため、精度良くオフセット電圧の値を検知するのは困難である。従って、系全体の出力オフセット電圧の値を小さく補正することは困難であった。   Further, in order to correct the output offset voltage of the entire system to be small with respect to the pulse width modulation output of the load driving device of the conventional example, the output after passing through the low offset voltage LPF must be detected. However, it is difficult to accurately detect the offset voltage value due to switching noise. Therefore, it has been difficult to correct the value of the output offset voltage of the entire system to be small.

本発明は、系全体の出力オフセット電圧を低減するとともに、各素子サイズを小さくできる負荷駆動装置及び負荷駆動方法を提供することを目的とする。   An object of the present invention is to provide a load driving device and a load driving method capable of reducing the output offset voltage of the entire system and reducing the size of each element.

上記目的を達成するために、本発明は以下の構成を有する。
本発明の一つの観点による負荷駆動装置は、駆動信号と基準信号とを入力し差動増幅して出力する入力アンプ、三角波信号を出力する三角波発生部、前記入力アンプの出力信号を被変調信号として、前記三角波信号を変調信号として入力しパルス幅変調信号を出力するパルス幅変調部、前記パルス幅変調信号に基づいて負荷を駆動する信号を出力する駆動出力回路、及び前記駆動出力回路の出力信号を増幅して前記入力アンプに帰還させるための帰還アンプ、を有する負荷駆動装置であって、前記入力アンプの入力端子にオフセット補正電圧を付加して出力するオフセット調整信号加算部、所定の信号により前記駆動信号と前記基準信号を実質的に同電位にするための入力アンプ入力信号設定部、所定の信号により前記帰還アンプの2つの入力信号を実質的に同電位にするための帰還アンプ入力信号設定部、及び所定の信号により前記入力アンプの出力信号が略ゼロであるか否かを判定する入力アンプオフセット判定部、をさらに備える。
In order to achieve the above object, the present invention has the following configuration.
A load driving device according to an aspect of the present invention includes an input amplifier that receives a drive signal and a reference signal, differentially amplifies and outputs the input signal, a triangular wave generation unit that outputs a triangular wave signal, and an output signal of the input amplifier that is a modulated signal. A pulse width modulation unit that inputs the triangular wave signal as a modulation signal and outputs a pulse width modulation signal, a drive output circuit that outputs a signal for driving a load based on the pulse width modulation signal, and an output of the drive output circuit A load driving device having a feedback amplifier for amplifying a signal and feeding back to the input amplifier, an offset adjustment signal adding unit for adding an offset correction voltage to an input terminal of the input amplifier and outputting the predetermined signal An input amplifier input signal setting unit for setting the drive signal and the reference signal to substantially the same potential, and two inputs of the feedback amplifier by a predetermined signal. Feedback amplifier input signal setting section for substantially the same potential of the signal, and further comprising an input amplifier offset determination unit determines whether or not the output signal of the input amplifier is substantially zero by a predetermined signal.

この発明の負荷駆動装置は、入力アンプ入力信号設定部と帰還アンプ入力信号設定部によって、入力アンプ及び帰還アンプの差動入力電圧をゼロにする。入力アンプオフセット判定部で入力アンプ及び帰還アンプにオフセット電圧の成分があるか否か判定し、入力アンプ及び帰還アンプにオフセット電圧を略ゼロにするオフセット補正電圧を検出する。オフセット調整信号加算部で前記オフセット補正電圧を付加し、負荷駆動装置を駆動する。これにより、差動入力電圧がゼロである時に各ブロック内の素子特性の不整合性により発生する系全体の出力オフセット電圧を低減することができる。従って、各素子サイズも小さくすることができる。
この発明の負荷駆動装置は、上記のオフセット補正電圧を検出する動作(オフセット調整)中、パルス幅変調駆動しないので、パルス幅変調ノイズによるオフセット補正誤差の侵入を排除することができ、オフセット電圧の判定精度を良くできる。さらに、前記基準信号にオフセット補正電圧を足し算するため、系全体の周波数特性に影響を与えない。
In the load driving device of the present invention, the differential input voltage of the input amplifier and the feedback amplifier is made zero by the input amplifier input signal setting unit and the feedback amplifier input signal setting unit. The input amplifier offset determination unit determines whether the input amplifier and the feedback amplifier have an offset voltage component, and detects an offset correction voltage that makes the offset voltage substantially zero in the input amplifier and the feedback amplifier. The offset adjustment voltage adding unit adds the offset correction voltage to drive the load driving device. As a result, when the differential input voltage is zero, it is possible to reduce the output offset voltage of the entire system that is generated due to inconsistency of element characteristics in each block. Therefore, each element size can also be reduced.
Since the load driving device of the present invention does not perform pulse width modulation driving during the operation of detecting the offset correction voltage (offset adjustment), it is possible to eliminate the intrusion of the offset correction error due to the pulse width modulation noise. Judgment accuracy can be improved. Further, since the offset correction voltage is added to the reference signal, the frequency characteristics of the entire system are not affected.

前記一つの観点による発明の負荷駆動装置においてさらに、前記入力アンプオフセット判定部の出力信号に応じて、前記オフセット調整信号加算部に前記オフセット補正電圧を作成させるための制御信号を出力するオフセット制御部を備えてもよい。
前記一つの観点による発明の負荷駆動装置においてさらに、前記オフセット調整信号加算部に前記オフセット補正電圧を作成させる、制御信号を出力するオフセット制御部と、前記入力アンプオフセット判定部の出力信号に応じて、前記制御信号を前記オフセット調整信号加算部に出力するための選択回路部とを備えてもよい。
In the load driving device of the invention according to the one aspect, the offset control unit further outputs a control signal for causing the offset adjustment signal adding unit to create the offset correction voltage according to the output signal of the input amplifier offset determining unit. May be provided.
In the load driving device according to the one aspect of the present invention, the offset adjustment signal adding unit generates the offset correction voltage, and an output control signal is output according to the output signal of the input amplifier offset determination unit. And a selection circuit unit for outputting the control signal to the offset adjustment signal adding unit.

前記一つの観点による発明の負荷駆動装置においてさらに、前記制御信号を記憶する記憶部を備えてもよい。
この発明の負荷駆動装置によれば、電源を入れる度にオフセット調整を実施する必要がなくなるので、オフセット調整にかかる時間を省くことができる。
The load driving device of the invention according to the one aspect may further include a storage unit that stores the control signal.
According to the load driving device of the present invention, it is not necessary to perform the offset adjustment every time the power is turned on, so that the time required for the offset adjustment can be saved.

前記一つの観点による発明の負荷駆動装置において、前記入力アンプは、前記駆動信号が入力される第1の入力端子と前記基準信号が入力される第2の入力端子とを備え、前記オフセット補正電圧は、前記第1の入力端子又は前記第2の入力端子のいずれに付加されてもよい。   In the load driving device of the invention according to the one aspect, the input amplifier includes a first input terminal to which the driving signal is input and a second input terminal to which the reference signal is input, and the offset correction voltage. May be added to either the first input terminal or the second input terminal.

前記一つの観点による発明の負荷駆動装置において、前記入力アンプは、前記駆動信号から前記基準信号を減じた値を増幅して所定の基準値に出力する第1の増幅出力部と、前記基準信号から前記駆動信号を減じた値を増幅して所定の基準値に出力する第2の増幅出力部とを有し、前記パルス幅変調部は、前記第1の増幅出力部の出力信号と前記三角波信号とを入力して第1のパルス幅変調信号を出力する第1のパルス幅変調器と、前記第2の増幅出力部の出力信号と前記三角波信号とを入力して第2のパルス幅変調信号を出力する第2のパルス幅変調器とを有し、前記駆動出力回路は、前記第1のパルス幅変調信号に基づいて負荷を駆動する第1の駆動信号と、前記第2のパルス幅変調信号に基づいた負荷を駆動する第2の駆動信号とを出力するものであり、前記帰還アンプは、前記第1の駆動信号と前記第2の駆動信号とを差動増幅するものであってもよい。
この発明の負荷駆動装置によれば、入力アンプの出力を50%dutyで駆動することで、出力電圧差0付近の線形性を良好にし、パルス幅波形を安定して出力することができる。
In the load driving device of the invention according to the one aspect, the input amplifier amplifies a value obtained by subtracting the reference signal from the drive signal and outputs the amplified reference value to a predetermined reference value; and the reference signal A second amplification output unit that amplifies a value obtained by subtracting the drive signal from the output signal and outputs the amplified value to a predetermined reference value. The pulse width modulation unit outputs the output signal of the first amplification output unit and the triangular wave. A first pulse width modulator for inputting a signal and outputting a first pulse width modulation signal; a second pulse width modulation for inputting an output signal of the second amplification output section and the triangular wave signal; A second pulse width modulator for outputting a signal, and the drive output circuit includes a first drive signal for driving a load based on the first pulse width modulation signal, and the second pulse width. A second drive signal for driving a load based on the modulation signal. Is intended to, the feedback amplifier, the first driving signal and the second driving signal may be one that differential amplifier.
According to the load driving device of the present invention, by driving the output of the input amplifier at 50% duty, the linearity near the output voltage difference of 0 can be improved, and the pulse width waveform can be stably output.

前記一つの観点による発明の負荷駆動装置において、前記オフセット調整信号加算部は、前記第1の増幅出力部の出力信号に第1のオフセット補正電圧を付加する第1のオフセット調整信号加算器と、前記第2の増幅出力部の出力信号に第2のオフセット補正電圧を付加する第2のオフセット調整信号加算器とを備え、前記入力アンプの入力端子にオフセット補正電圧を付加することに代えて、前記第1のパルス幅変調信号に第1のオフセット補正電圧を付加し、前記第2のパルス幅変調信号に第2のオフセット補正電圧を付加してもよい。
前記一つの観点による発明の負荷駆動装置において、前記入力アンプオフセット判定部は、前記入力アンプの出力信号の差電圧が略ゼロであるか否かを判定することに代えて、前記第1のオフセット調整信号加算器の出力信号と、前記第2のオフセット調整信号加算器の出力信号との差電圧が略ゼロであるか否かを判定するものであってもよい。
前記一つの観点による発明の負荷駆動装置において、前記入力アンプオフセット判定部は、前記入力アンプの出力信号の差電圧が略ゼロであるか否かを判定するものであることに代えて、第1のオフセット判定器と第2のオフセット判定器を備え、第1のオフセット判定器は、前記第1のオフセット調整信号加算器の出力信号と前記入力アンプの出力信号との差電圧が略ゼロであるか否かを判定するものであり、第2のオフセット判定器は、前記第2のオフセット調整信号加算器の出力信号と前記入力アンプの出力信号との差電圧が略ゼロであるか否かを判定するものであってもよい。
前記一つの観点による発明の負荷駆動装置において、前記第1及び第2の増幅出力部の出力の基準となる前記所定の基準値が前記三角波信号の略平均値であってもよい。
この発明の負荷駆動装置によれば、第1及び第2パルス幅変調器の入力信号の差電圧が0の時、第1及び第2パルス幅変調器の互いの出力を50%dutyで駆動することで駆動出力回路の出力信号の差電圧が0付近の線形性を良好にすることができる。さらに、出力ダイナミックレンジ付近でも良好な線形特性を保つことができる。
In the load driving device of the invention according to the one aspect, the offset adjustment signal adding unit includes a first offset adjustment signal adder that adds a first offset correction voltage to the output signal of the first amplification output unit; A second offset adjustment signal adder for adding a second offset correction voltage to the output signal of the second amplification output unit, and instead of adding an offset correction voltage to the input terminal of the input amplifier, A first offset correction voltage may be added to the first pulse width modulation signal, and a second offset correction voltage may be added to the second pulse width modulation signal.
In the load driving device according to the one aspect of the present invention, the input amplifier offset determination unit is configured to determine whether or not a difference voltage of an output signal of the input amplifier is substantially zero, instead of determining whether or not the first offset is approximately zero. It may be determined whether the difference voltage between the output signal of the adjustment signal adder and the output signal of the second offset adjustment signal adder is substantially zero.
In the load driving device of the invention according to the one aspect, the input amplifier offset determination unit is configured to determine whether or not a difference voltage of an output signal of the input amplifier is substantially zero. The first offset determiner has a difference voltage between the output signal of the first offset adjustment signal adder and the output signal of the input amplifier that is substantially zero. The second offset determiner determines whether or not the difference voltage between the output signal of the second offset adjustment signal adder and the output signal of the input amplifier is substantially zero. It may be determined.
In the load driving device of the invention according to the one aspect, the predetermined reference value serving as a reference of the outputs of the first and second amplification output units may be a substantially average value of the triangular wave signal.
According to the load driving device of the present invention, when the voltage difference between the input signals of the first and second pulse width modulators is 0, the outputs of the first and second pulse width modulators are driven at 50% duty. As a result, the linearity of the difference voltage of the output signal of the drive output circuit near 0 can be improved. Furthermore, good linear characteristics can be maintained near the output dynamic range.

前記一つの観点による発明の負荷駆動装置において、前記オフセット調整信号加算部は、少なくとも1つの定電流源と少なくとも1つの抵抗と少なくとも1つのスイッチを有すればよい。また、前記抵抗の実質的な抵抗値又は前記抵抗に流れる実質的な電流値が可変してもよい。   In the load driving device of the invention according to the one aspect, the offset adjustment signal adding unit may include at least one constant current source, at least one resistor, and at least one switch. The substantial resistance value of the resistor or the substantial current value flowing through the resistor may be variable.

本発明の一つの観点による負荷駆動方法は、駆動信号と基準信号とを入力し差動増幅して出力する入力アンプ、三角波信号を出力する三角波発生部、前記入力アンプの出力信号と前記三角波信号とを入力しパルス幅変調信号を出力するパルス幅変調部、前記パルス幅変調信号に基づいて負荷を駆動する信号を出力する駆動出力回路、前記駆動出力回路の出力信号を増幅して前記入力アンプに帰還させる帰還アンプ、前記入力アンプの入力端子にオフセット補正電圧を付加して出力するオフセット調整信号加算部、所定の信号により前記駆動信号と前記基準信号を実質的に同電位にする入力アンプ入力信号設定部、所定の信号により前記帰還アンプの入力信号を実質的に同電位にする帰還アンプ入力信号設定部、及び所定の信号により前記入力アンプの出力信号が略ゼロであるか否かを判定する入力アンプオフセット判定部を備える負荷駆動装置において、前記負荷駆動装置の負荷駆動方法は、前記入力アンプと前記帰還アンプのオフセット電圧を調整するオフセット調整ステップを有し、前記オフセット調整ステップは、所定の信号により前記入力アンプ入力信号設定部が前記駆動信号と前記基準信号を実質的に同電位に設定し、前記帰還アンプ入力信号設定部が前記帰還アンプの入力信号を実質的に同電位に設定する設定ステップ、前記オフセット調整信号加算部が前記入力アンプの入力端子に付加する前記オフセット補正電圧を順次可変制御する制御ステップ、前記入力アンプオフセット判定部によって前記入力アンプの出力信号が略ゼロであることを検知する検知ステップ、及び前記入力アンプの出力信号が略ゼロであることを検知した時の前記オフセット補正電圧を作成させる制御信号を保持する保持ステップを備える。   A load driving method according to one aspect of the present invention includes an input amplifier that receives a drive signal and a reference signal, differentially amplifies and outputs the input signal, a triangular wave generator that outputs a triangular wave signal, an output signal of the input amplifier, and the triangular wave signal And a pulse width modulation unit that outputs a pulse width modulation signal, a drive output circuit that outputs a signal for driving a load based on the pulse width modulation signal, and an input amplifier that amplifies the output signal of the drive output circuit A feedback amplifier that feeds back to the input amplifier, an offset adjustment signal adder that outputs an offset correction voltage added to the input terminal of the input amplifier, and an input amplifier input that makes the drive signal and the reference signal substantially the same potential by a predetermined signal A signal setting unit, a feedback amplifier input signal setting unit for making the input signal of the feedback amplifier substantially the same potential by a predetermined signal, and the input by a predetermined signal In the load driving device including an input amplifier offset determining unit that determines whether or not the output signal of the amplifier is substantially zero, the load driving method of the load driving device adjusts an offset voltage between the input amplifier and the feedback amplifier. An offset adjustment step, wherein the input amplifier input signal setting unit sets the drive signal and the reference signal to substantially the same potential according to a predetermined signal, and the feedback amplifier input signal setting unit A setting step of setting the input signal of the feedback amplifier to substantially the same potential; a control step of sequentially variably controlling the offset correction voltage added to the input terminal of the input amplifier by the offset adjustment signal adding unit; and the input amplifier offset A detection step of detecting that the output signal of the input amplifier is substantially zero by the determination unit; Comprising a holding step of holding the control signal to generate the offset correction voltage when it is detected that the output signal of the fine said input amplifier is substantially zero.

本発明の別の観点による負荷駆動方法は、駆動信号と基準信号とを入力し差動増幅して所定の基準値に出力する入力アンプ、三角波信号を出力する三角波発生部、前記入力アンプの出力信号と前記三角波信号とを入力しパルス幅変調信号を出力するパルス幅変調部、前記パルス幅変調信号に基づいて負荷を駆動する信号を出力する駆動出力回路、前記駆動出力回路の出力信号を増幅して前記入力アンプに帰還させる帰還アンプ、前記入力アンプの出力信号にオフセット補正電圧を付加して出力するオフセット調整信号加算部、所定の信号により前記駆動信号と前記基準信号を実質的に同電位にする入力アンプ入力信号設定部、所定の信号により前記帰還アンプの入力信号を実質的に同電位にする帰還アンプ入力信号設定部、及び所定の信号により前記オフセット調整信号加算部の出力信号が略ゼロであるか否かを判定する入力アンプオフセット判定部を備える負荷駆動装置において、前記負荷駆動装置の負荷駆動方法は、前記入力アンプと前記帰還アンプのオフセット電圧を調整するオフセット調整ステップを有し、前記オフセット調整ステップは、所定の信号により前記入力アンプ入力信号設定部が前記駆動信号と前記基準信号を実質的に同電位に設定し、前記帰還アンプ入力信号設定部が前記帰還アンプの入力信号を実質的に同電位に設定する設定ステップ、所定の信号により前記オフセット調整信号加算部が、前記所定の基準値に出力された前記入力アンプの出力信号に付加する前記オフセット補正電圧を、順次可変制御する制御ステップ、前記入力アンプオフセット判定部によって前記オフセット調整信号加算部の出力信号が略ゼロであることを検知する検知ステップ、及び前記オフセット調整信号加算部の出力信号が略ゼロであることを検知した時のオフセット補正電圧を作成させる制御信号を保持する保持ステップを備える。   A load driving method according to another aspect of the present invention includes an input amplifier that inputs a drive signal and a reference signal, differentially amplifies and outputs a predetermined reference value, a triangular wave generation unit that outputs a triangular wave signal, and an output of the input amplifier A pulse width modulation unit for inputting a signal and the triangular wave signal and outputting a pulse width modulation signal, a drive output circuit for outputting a signal for driving a load based on the pulse width modulation signal, and amplifying the output signal of the drive output circuit A feedback amplifier that feeds back to the input amplifier, an offset adjustment signal adding unit that outputs an output signal of the input amplifier with an offset correction voltage added thereto, and the drive signal and the reference signal are substantially at the same potential by a predetermined signal. An input amplifier input signal setting unit, a feedback amplifier input signal setting unit that makes the input signal of the feedback amplifier substantially the same potential by a predetermined signal, and a predetermined signal In the load driving device including an input amplifier offset determining unit that determines whether or not the output signal of the offset adjustment signal adding unit is substantially zero, the load driving method of the load driving device includes the input amplifier and the feedback amplifier. An offset adjustment step for adjusting an offset voltage of the input amplifier, wherein the input amplifier input signal setting unit sets the drive signal and the reference signal to substantially the same potential according to a predetermined signal, and the feedback A setting step in which an amplifier input signal setting unit sets an input signal of the feedback amplifier to substantially the same potential; an output of the input amplifier in which the offset adjustment signal adding unit is output to the predetermined reference value by a predetermined signal; A control step for sequentially and variably controlling the offset correction voltage to be added to the signal, the input amplifier offset determination unit; Therefore, a detection step for detecting that the output signal of the offset adjustment signal adding unit is substantially zero, and a control for generating an offset correction voltage when it is detected that the output signal of the offset adjustment signal adding unit is substantially zero. A holding step for holding the signal is provided.

前記一つの観点及び前記別の観点による発明の負荷駆動方法は、前記負荷駆動装置がさらに前記制御信号を記憶する記憶部を有し、前記オフセット調整ステップが前記保持ステップの後にさらに、前記オフセット補正信号を記憶部に記憶させるステップを備えてもよい。
前記一つの観点及び前記別の観点による発明の負荷駆動方法は、前記制御ステップは、前記オフセット補正電圧が単調増加又は単調減少するように制御してもよい。
前記一つの観点及び別の観点による発明の負荷駆動方法は、前記制御ステップは、探索範囲を半分ずつ狭めながら目的の補正値を探し出す二分探索法によって前記オフセット補正電圧を制御してもよい。
前記一つの観点による発明の負荷駆動方法は、前記制御ステップの前記所定の基準値が前記三角波信号の略平均値であってもよい。
In the load driving method of the invention according to the one aspect and the other aspect, the load driving device further includes a storage unit that stores the control signal, and the offset adjustment step further includes the offset correction after the holding step. You may provide the step which memorize | stores a signal in a memory | storage part.
In the load driving method of the invention according to the one aspect and the another aspect, the control step may perform control so that the offset correction voltage monotonously increases or monotonously decreases.
In the load driving method of the invention according to one aspect and another aspect, the control step may control the offset correction voltage by a binary search method that searches for a target correction value while narrowing a search range by half.
In the load driving method of the invention according to the one aspect, the predetermined reference value of the control step may be a substantially average value of the triangular wave signal.

この発明によれば、系全体の出力オフセット電圧を低減するとともに、各素子サイズを小さくできる負荷駆動方法を提供できる。   According to the present invention, it is possible to provide a load driving method capable of reducing the output offset voltage of the entire system and reducing the size of each element.

本発明の負荷駆動装置は、系全体の出力オフセット電圧を低減するとともに、各素子サイズを小さくできる負荷駆動装置及び負荷駆動方法を提供できるという有利な効果を奏する。   The load driving device according to the present invention has an advantageous effect of reducing the output offset voltage of the entire system and providing a load driving device and a load driving method capable of reducing the size of each element.

以下に、本発明の負荷駆動装置の最良の実施の形態である実施の形態1〜実施の形態7について、添付の図面を参照しつつ説明する。
《実施の形態1》
図1〜図4を用いて、本発明の実施の形態1の負荷駆動装置について説明する。図1は、実施の形態1の負荷駆動装置のブロック図である。実施の形態1の負荷駆動装置は、従来例の負荷駆動装置である負荷駆動用回路100よりさらにオフセット調整回路200を有する。それ以外の点においては同様の構成を有するので重複する説明は省略する。
Embodiments 1 to 7 which are the best embodiments of the load driving device of the present invention will be described below with reference to the accompanying drawings.
Embodiment 1
The load driving apparatus according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram of the load driving apparatus according to the first embodiment. The load driving device according to the first embodiment further includes an offset adjustment circuit 200 than the load driving circuit 100 which is a conventional load driving device. Since it has the same structure in the other points, redundant description is omitted.

図1において、オフセット調整回路200は、入力アンプオフセット判定部12、選択回路部13、オフセット制御部14、オフセット調整信号加算部15、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18及びスイッチ20、21を有する。入力アンプオフセット判定部12は、一方の入力端子V8をスイッチ20を介して入力アンプ3の出力端子V3に接続され、他方の入力端子V9をスイッチ21を介して、オフセット基準端子16に接続される。選択回路部13は、所定の個数のゲート回路を有する。選択回路部13は、一方の入力端子を入力アンプオフセット判定部12の出力端子と接続され、他方の入力端子をオフセット制御部14の出力端子に接続される。オフセット制御部14は、その入力端子をオフセット調整開始信号入力端子11に接続され、その出力端子を選択回路部13、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18及びスイッチ20、21にそれぞれ接続される。オフセット調整信号加算部15は、一方の入力端子を基準信号入力端子2に接続され、他方の入力端子を選択回路部13に接続される。オフセット調整信号加算部15は、その出力端子を入力アンプ3の第2の入力端子V2に接続される。入力アンプ入力信号設定部17はスイッチ17aを有する。入力アンプ入力信号設定部17は、駆動信号入力端子1と入力抵抗23との接続を、基準信号入力端子2と入力抵抗23との接続に切替えできるように構成される。帰還アンプ入力信号設定部18は、スイッチ18a及び18bを有し、駆動出力回路8と帰還アンプ10との接続を、固定電圧源18cと帰還アンプ10との接続に切替えできるように構成される。以上のようにオフセット調整回路200は構成される。   In FIG. 1, the offset adjustment circuit 200 includes an input amplifier offset determination unit 12, a selection circuit unit 13, an offset control unit 14, an offset adjustment signal addition unit 15, an input amplifier input signal setting unit 17, a feedback amplifier input signal setting unit 18, and Switches 20 and 21 are provided. The input amplifier offset determination unit 12 has one input terminal V8 connected to the output terminal V3 of the input amplifier 3 via the switch 20, and the other input terminal V9 connected to the offset reference terminal 16 via the switch 21. . The selection circuit unit 13 has a predetermined number of gate circuits. The selection circuit unit 13 has one input terminal connected to the output terminal of the input amplifier offset determination unit 12 and the other input terminal connected to the output terminal of the offset control unit 14. The offset control unit 14 has its input terminal connected to the offset adjustment start signal input terminal 11, and its output terminal selected by the selection circuit unit 13, input amplifier input signal setting unit 17, feedback amplifier input signal setting unit 18, and switches 20, 21. Connected to each. The offset adjustment signal adding unit 15 has one input terminal connected to the reference signal input terminal 2 and the other input terminal connected to the selection circuit unit 13. The offset adjustment signal adding unit 15 has its output terminal connected to the second input terminal V <b> 2 of the input amplifier 3. The input amplifier input signal setting unit 17 has a switch 17a. The input amplifier input signal setting unit 17 is configured to be able to switch the connection between the drive signal input terminal 1 and the input resistor 23 to the connection between the reference signal input terminal 2 and the input resistor 23. The feedback amplifier input signal setting unit 18 includes switches 18 a and 18 b and is configured to be able to switch the connection between the drive output circuit 8 and the feedback amplifier 10 to the connection between the fixed voltage source 18 c and the feedback amplifier 10. The offset adjustment circuit 200 is configured as described above.

ここで、本発明の実施の形態1の負荷駆動装置における系全体の出力オフセット電圧を低減させるオフセット調整の原理を説明する。
帰還アンプ10の2つの入力信号を互いに同電位にする。入力アンプ3の第1の入力端子V1には、帰還アンプ10の出力オフセット電圧であるb×Bのみが出力される。さらに、駆動信号と基準信号とを同電位にする。入力アンプ3の出力端子V3には、帰還アンプ10の出力オフセット電圧b×Bと入力アンプ3の入力オフセット電圧aを合計したものをA倍した電圧Vαが出力される。電圧Vαは次式(3)のようになる。
Vα=(b×B+a)×A・・・(3)
次に、基準信号(駆動信号)の電位にオフセット補正電圧Vβを付加すると、系全体の出力オフセット電圧Vofs2は、次式(4)で表される。
Here, the principle of offset adjustment for reducing the output offset voltage of the entire system in the load driving apparatus according to the first embodiment of the present invention will be described.
Two input signals of the feedback amplifier 10 are set to the same potential. Only b × B, which is the output offset voltage of the feedback amplifier 10, is output to the first input terminal V 1 of the input amplifier 3. Further, the drive signal and the reference signal are set to the same potential. The output terminal V3 of the input amplifier 3 outputs a voltage Vα that is A times the sum of the output offset voltage b × B of the feedback amplifier 10 and the input offset voltage a of the input amplifier 3. The voltage Vα is expressed by the following equation (3).
Vα = (b × B + a) × A (3)
Next, when the offset correction voltage Vβ is added to the potential of the reference signal (drive signal), the output offset voltage Vofs2 of the entire system is expressed by the following equation (4).

Vofs2=[{(b×B+a−Vβ)×A+d}×D]/(1−A×B×D)・・・(4)
式(4)のオフセット補正電圧VβをVβ=b×B+aとすると、系全体の出力オフセット電圧Vofs2は、次式(5)で表される。
Vofs2=(d×D)/ (1−A×B×D) ・・・(5)
従って、主たるオフセット要因であるa及びbが取り除けるので、素子の大きさに関係なく、系全体の出力オフセット電圧を低減させることができる。つまり、系全体の出力オフセット電圧を低減するとともに素子サイズを小さくできる。
Vofs2 = [{(b × B + a−Vβ) × A + d} × D] / (1−A × B × D) (4)
When the offset correction voltage Vβ in the equation (4) is Vβ = b × B + a, the output offset voltage Vofs2 of the entire system is expressed by the following equation (5).
Vofs2 = (d × D) / (1−A × B × D) (5)
Therefore, since a and b which are main offset factors can be removed, the output offset voltage of the entire system can be reduced regardless of the size of the element. That is, the output offset voltage of the entire system can be reduced and the element size can be reduced.

上記のオフセット調整の原理をもとに、主たるオフセット要因であるa及びbを取り除くのに適切なオフセット補正電圧を検出する。
図1及び図2を参照しつつ、実施の形態1の負荷駆動装置におけるオフセット調整の動作を説明する。図2は、本発明の実施の形態1の負荷駆動装置におけるオフセット調整のフローチャートである。
Based on the principle of the offset adjustment described above, an offset correction voltage appropriate for removing a and b which are main offset factors is detected.
The offset adjustment operation in the load driving apparatus of the first embodiment will be described with reference to FIGS. FIG. 2 is a flowchart of offset adjustment in the load driving apparatus according to Embodiment 1 of the present invention.

まず、オフセット制御部14に、オフセット調整開始信号入力端子11を介してオフセット調整開始信号が印加される(ステップ1)。なお、このオフセット調整開始信号は、図示していないが、本負荷駆動装置を動作可能とするための待機解除信号と連動する信号や電源電圧の印加と連動する信号であってもよい。また、装置外部のシステムからの指令信号であってもよい。オフセット制御部14は、入力アンプ3に入力される駆動信号と基準信号を同電位にするためにスイッチ17aを切替え、基準信号入力端子2と入力抵抗23とを短絡させる。つまり、入力アンプ入力信号設定部17の出力信号を同電位にする。それと同時に、オフセット制御部14は、帰還アンプ10の2つの入力端子に入力する信号を同電位にするために、帰還アンプ入力信号設定部18のスイッチ18a、18bを切替えて固定電圧源18cと接続し、互いに等しい固定電圧を与える(ステップ2)。なお、この固定電圧の値は、好ましくは、駆動出力回路8がゼロから電源電圧までパルス幅変調駆動するため、帰還アンプ10の入力電圧依存性を考慮し、平均値である電源電圧の1/2程度の電圧とする。   First, an offset adjustment start signal is applied to the offset control unit 14 via the offset adjustment start signal input terminal 11 (step 1). Although not shown, the offset adjustment start signal may be a signal linked to a standby release signal for enabling the load driving device or a signal linked to application of a power supply voltage. Further, it may be a command signal from a system outside the apparatus. The offset control unit 14 switches the switch 17a to short-circuit the reference signal input terminal 2 and the input resistor 23 so that the drive signal input to the input amplifier 3 and the reference signal have the same potential. That is, the output signal of the input amplifier input signal setting unit 17 is set to the same potential. At the same time, the offset control unit 14 switches the switches 18a and 18b of the feedback amplifier input signal setting unit 18 to be connected to the fixed voltage source 18c in order to make the signals input to the two input terminals of the feedback amplifier 10 have the same potential. Then, a fixed voltage equal to each other is applied (step 2). Note that the value of this fixed voltage is preferably set to 1 / (1) of the average power supply voltage in consideration of the input voltage dependency of the feedback amplifier 10 because the drive output circuit 8 performs pulse width modulation driving from zero to the power supply voltage. The voltage is about 2.

次に、オフセット補正制御部14は、選択回路部13を介してオフセット調整信号加算部15にオフセット補正電圧(以下、オフセット調整中のオフセット補正電圧をオフセット調整信号という)を作成させる制御信号を出力する。前記制御信号によって、オフセット調整信号加算部15は、オフセット調整信号の初期信号を作成する(ステップ3)。これにより、入力アンプ3の第2の入力端子V2には基準信号にオフセット調整信号の初期信号が付加された信号が入力される。また、入力アンプ3の第1の入力端子V1には入力抵抗23を介して基準信号が印加される。オフセット補正制御部14は、入力アンプ3に初期信号が入力された後、スイッチ20を切替え、入力アンプ3の出力端子V3と入力アンプオフセット判定部12の入力端子V8とを接続する。それと同時にオフセット補正制御部14は、スイッチ21を切替え、オフセット基準端子16と入力アンプオフセット判定部12の入力端子V9とを接続する(ステップ4)。オフセット調整信号加算部15は、オフセット補正制御部14の制御信号により、オフセット調整対象内の電圧範囲を掃引するために、マイナスの最小値からステップ増加又はプラスの最大値からステップ減少するオフセット調整信号を作成する(ステップ5)。   Next, the offset correction control unit 14 outputs a control signal that causes the offset adjustment signal adding unit 15 to create an offset correction voltage (hereinafter, the offset correction voltage during offset adjustment is referred to as an offset adjustment signal) via the selection circuit unit 13. To do. Based on the control signal, the offset adjustment signal adding unit 15 creates an initial signal of the offset adjustment signal (step 3). As a result, a signal obtained by adding the initial signal of the offset adjustment signal to the reference signal is input to the second input terminal V2 of the input amplifier 3. A reference signal is applied to the first input terminal V 1 of the input amplifier 3 through the input resistor 23. After the initial signal is input to the input amplifier 3, the offset correction control unit 14 switches the switch 20 to connect the output terminal V 3 of the input amplifier 3 and the input terminal V 8 of the input amplifier offset determination unit 12. At the same time, the offset correction control unit 14 switches the switch 21 to connect the offset reference terminal 16 and the input terminal V9 of the input amplifier offset determination unit 12 (step 4). The offset adjustment signal adding unit 15 uses the control signal of the offset correction control unit 14 to sweep the voltage range within the offset adjustment target, and the offset adjustment signal is stepped up from the negative minimum value or stepped down from the positive maximum value. Is created (step 5).

入力アンプ3が第1及び第2の入力端子V1、V2に入力された前記信号を差動増幅して、入力アンプオフセット判定部12の入力端子V8に出力する。入力アンプオフセット判定部12の入力端子V9には、オフセット基準端子16を介してオフセット基準信号電圧が印加される。このオフセット基準信号は、入力アンプ3の出力オフセット電圧が発生しないと仮定した時の入力アンプ3の出力信号に等しい。入力アンプオフセット判定部12は、入力端子V8及びV9の入力信号の差電圧の極性が変化するタイミングを検知する(ステップ6)。前記極性が変化しない区間、選択回路部13は、オフセット制御部14からの制御信号をそのままオフセット調整信号加算部15に出力する。前記極性が変化した時、選択回路部13は、その時の前記制御信号を保持し、それ以後、前記制御信号の変化を受け付けなくする(ステップ7)。このとき、選択回路部13に保持された前記制御信号により、オフセット調整信号加算部15が作成するオフセット調整信号をオフセット補正電圧とする。オフセット補正電圧の検出後は、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18及びスイッチ20、21を元に戻す(ステップ8)。以上により、オフセット調整の動作を完了する。   The input amplifier 3 differentially amplifies the signal input to the first and second input terminals V1 and V2, and outputs the signal to the input terminal V8 of the input amplifier offset determination unit 12. An offset reference signal voltage is applied to the input terminal V 9 of the input amplifier offset determination unit 12 via the offset reference terminal 16. This offset reference signal is equal to the output signal of the input amplifier 3 when it is assumed that the output offset voltage of the input amplifier 3 is not generated. The input amplifier offset determination unit 12 detects the timing at which the polarity of the difference voltage between the input signals at the input terminals V8 and V9 changes (step 6). During the period in which the polarity does not change, the selection circuit unit 13 outputs the control signal from the offset control unit 14 to the offset adjustment signal adding unit 15 as it is. When the polarity changes, the selection circuit unit 13 holds the control signal at that time, and thereafter stops accepting the change of the control signal (step 7). At this time, the offset adjustment signal generated by the offset adjustment signal adding unit 15 based on the control signal held in the selection circuit unit 13 is set as an offset correction voltage. After detecting the offset correction voltage, the input amplifier input signal setting unit 17, the feedback amplifier input signal setting unit 18, and the switches 20 and 21 are returned to the original state (step 8). Thus, the offset adjustment operation is completed.

以上のオフセット調整により、本実施の形態1の負荷駆動装置は、入力アンプ3と帰還アンプ10のオフセット電圧の成分を削減でき、系全体の出力オフセット電圧を低減できる。 本実施の形態1の負荷駆動装置では、オフセット調整中、系全体の出力オフセット電圧に対し影響が小さい絶対値回路4、パルス幅変調部5、極性判定部6、駆動出力回路8及び帰還アンプ10を使用しない。このため、パルス幅変調信号を止めてノイズ混入による補正誤差の発生を抑制することができる。また、前述したように入力アンプ3の増幅率Aが大きい値であるので、オフセット電圧の判定精度もよい。さらに、基準信号に前記オフセット補正電圧を加算するため、系全体の周波数特性に影響を与えない。   By the offset adjustment described above, the load driving apparatus according to the first embodiment can reduce the offset voltage components of the input amplifier 3 and the feedback amplifier 10 and can reduce the output offset voltage of the entire system. In the load driving device according to the first embodiment, during offset adjustment, the absolute value circuit 4, the pulse width modulation unit 5, the polarity determination unit 6, the drive output circuit 8, and the feedback amplifier 10 have a small influence on the output offset voltage of the entire system. Do not use. For this reason, the generation of a correction error due to noise mixing can be suppressed by stopping the pulse width modulation signal. Moreover, since the amplification factor A of the input amplifier 3 is a large value as described above, the determination accuracy of the offset voltage is good. Furthermore, since the offset correction voltage is added to the reference signal, the frequency characteristics of the entire system are not affected.

図3を用いて、選択回路部13に第1〜第3の3つのゲート回路を使用した場合を説明する。図3は、オフセット調整回路200の各信号の波形図を示している。図3(1)〜(3)は、第1〜第3のゲート回路にオフセット制御部14から入力される制御信号1〜3の波形図をそれぞれ示している。図3(4)は、第1〜第3の各ゲート回路に入力アンプオフセット判定部12より入力される入力信号の波形図を示している。図3(5)〜(7)は、第1〜第3のゲート回路からオフセット調整信号加算部15に出力する出力信号1〜3の波形図をそれぞれ示している。図3(8)は、オフセット調整信号加算部15で作成されるオフセット調整信号の波形図を示している。   A case where the first to third gate circuits are used in the selection circuit unit 13 will be described with reference to FIG. FIG. 3 shows a waveform diagram of each signal of the offset adjustment circuit 200. FIGS. 3A to 3C are waveform diagrams of control signals 1 to 3 input from the offset control unit 14 to the first to third gate circuits, respectively. FIG. 3 (4) shows a waveform diagram of an input signal input from the input amplifier offset determination unit 12 to the first to third gate circuits. FIGS. 3 (5) to 3 (7) show waveform diagrams of output signals 1 to 3 output from the first to third gate circuits to the offset adjustment signal adding unit 15, respectively. FIG. 3 (8) shows a waveform diagram of the offset adjustment signal created by the offset adjustment signal adding unit 15.

説明を容易にするため、以下のように条件を設定する。
図3の(1)〜(3)の各信号は1つの信号がHになるとオフセット調整信号を1ステップ分の電圧Vs増加するように制御する信号とする。入力アンプ3の出力オフセット電圧を略ゼロにするオフセット補正電圧は、1×Vsから2×Vsの間にあるものとする。入力アンプオフセット判定部12は、そのオフセット調整信号以下ではLを出力し、そのオフセット調整信号より大きくなると、それ以降はHを出力するものとする。
In order to facilitate the explanation, conditions are set as follows.
Each signal of (1) to (3) in FIG. 3 is a signal for controlling the offset adjustment signal so that the voltage Vs is increased by one step when one signal becomes H. It is assumed that the offset correction voltage that makes the output offset voltage of the input amplifier 3 substantially zero is between 1 × Vs and 2 × Vs. The input amplifier offset determination unit 12 outputs L below the offset adjustment signal, and outputs H after the offset adjustment signal becomes larger than the offset adjustment signal.

上記の条件をもとに動作を説明する。オフセット調整開始信号がオフセット調整開始信号入力端子11を介してオフセット制御部14に入力される。オフセット調整開始信号が入力されて0[s]〜t1[s]の期間、オフセット制御部14は、制御信号1をHにする。このとき、前記入力信号がLであるため各ゲート回路は、制御信号1〜3をそのまま出力信号1〜3として出力する。つまり、出力信号1がH、出力信号2がL、出力信号3がLとなる。オフセット調整信号加算部15は、出力信号1のみがHであるため、オフセット調整信号を1ステップ分増加させた1×Vsを出力する。t1[s]〜t2[s]の期間、オフセット制御部14は、制御信号2をHにする。このときも前記入力信号がLであるため各ゲート回路は、制御信号1〜3をそのまま出力する。つまり、出力信号1がH、出力信号2がH、出力信号3がLとなる。オフセット調整信号加算部15は、出力信号1及び2がHであるため、オフセット調整信号2×Vsを出力する。入力アンプオフセット判定部12は、入力端子V1、V2に入力される信号の差電圧の極性が変わったのを検知し、前記入力信号をHにする。t2[s]〜t3[s]の期間、オフセット制御部14は、制御信号3をHにする。このとき、入力信号がHであるため、第3のゲート回路はHに切り替わらずLを出力する。つまり、出力信号1がH、出力信号2がH、出力信号3がLとなる。第1〜第3のゲート回路は、このときの出力信号1〜3を保持する。オフセット調整信号加算部15は、出力信号1及び出力信号2がHのため、オフセット調整信号2×Vsを出力する。以後、オフセット調整信号加算部15は、2×Vsをオフセット補正電圧として出力する   The operation will be described based on the above conditions. The offset adjustment start signal is input to the offset control unit 14 via the offset adjustment start signal input terminal 11. During the period from 0 [s] to t1 [s] after the offset adjustment start signal is input, the offset control unit 14 sets the control signal 1 to H. At this time, since the input signal is L, each gate circuit outputs the control signals 1 to 3 as output signals 1 to 3 as they are. That is, the output signal 1 is H, the output signal 2 is L, and the output signal 3 is L. Since only the output signal 1 is H, the offset adjustment signal adding unit 15 outputs 1 × Vs obtained by increasing the offset adjustment signal by one step. During the period from t1 [s] to t2 [s], the offset control unit 14 sets the control signal 2 to H. Also at this time, since the input signal is L, each gate circuit outputs the control signals 1 to 3 as they are. That is, the output signal 1 is H, the output signal 2 is H, and the output signal 3 is L. Since the output signals 1 and 2 are H, the offset adjustment signal adding unit 15 outputs the offset adjustment signal 2 × Vs. The input amplifier offset determination unit 12 detects that the polarity of the difference voltage between the signals input to the input terminals V1 and V2 has changed, and sets the input signal to H. During the period from t2 [s] to t3 [s], the offset control unit 14 sets the control signal 3 to H. At this time, since the input signal is H, the third gate circuit outputs L without switching to H. That is, the output signal 1 is H, the output signal 2 is H, and the output signal 3 is L. The first to third gate circuits hold the output signals 1 to 3 at this time. The offset adjustment signal adding unit 15 outputs the offset adjustment signal 2 × Vs because the output signal 1 and the output signal 2 are H. Thereafter, the offset adjustment signal adding unit 15 outputs 2 × Vs as an offset correction voltage.

以上のように、選択回路部13は、入力アンプオフセット判定部12の出力信号が変化しない区間、オフセット制御部14からの制御信号1〜3に従って出力する。選択回路部13は、入力アンプオフセット判定部12の出力信号が変化した時、変化時のオフセット制御部14の出力信号1〜3を保持する。
なお、オフセット調整開始信号が入力されオフセット調整信号の初期信号が加算された時点で、入力アンプオフセット判定部12の出力信号が変化した場合、つまり、入力アンプ3の出力オフセット電圧を略ゼロにするオフセット補正電圧が0より小さかった場合、選択回路部13は、出力信号1〜3の初期値を保持する。すなわち、図3において出力信号1〜3はLを保持する。また、オフセット調整信号の最大値を加算しても入力アンプオフセット判定部12の出力信号が変化しなかった場合、つまり、前記オフセット補正電圧がオフセット調整信号の最大値より大きかった場合、選択回路部13は、最後の出力信号1〜3を保持する。すなわち、図3においてオフセット調整信号が3×Vsより大きい場合、3×Vsをオフセット補正電圧として保持する。
As described above, the selection circuit unit 13 outputs in accordance with the control signals 1 to 3 from the offset control unit 14 during the interval in which the output signal of the input amplifier offset determination unit 12 does not change. When the output signal of the input amplifier offset determination unit 12 changes, the selection circuit unit 13 holds the output signals 1 to 3 of the offset control unit 14 at the time of change.
When the output signal of the input amplifier offset determination unit 12 changes when the offset adjustment start signal is input and the initial signal of the offset adjustment signal is added, that is, the output offset voltage of the input amplifier 3 is made substantially zero. When the offset correction voltage is smaller than 0, the selection circuit unit 13 holds the initial values of the output signals 1 to 3. In other words, the output signals 1 to 3 in FIG. Further, when the output signal of the input amplifier offset determination unit 12 does not change even when the maximum value of the offset adjustment signal is added, that is, when the offset correction voltage is larger than the maximum value of the offset adjustment signal, the selection circuit unit 13 holds the last output signals 1 to 3. That is, in FIG. 3, when the offset adjustment signal is larger than 3 × Vs, 3 × Vs is held as the offset correction voltage.

なお、選択回路部13は、所定の個数のゲート回路を使用したが、所定の個数のラッチ回路を使用してもよい。ラッチ回路を使用する場合、オフセット制御部14の制御信号は、データ端子に入力し、入力アンプオフセット判定部12の出力信号は、クロック端子に入力すれば、ゲート回路を使用した時と同様の機能を果たせる。   Although the selection circuit unit 13 uses a predetermined number of gate circuits, a predetermined number of latch circuits may be used. When the latch circuit is used, the control signal of the offset control unit 14 is input to the data terminal, and the output signal of the input amplifier offset determination unit 12 is input to the clock terminal. Can be fulfilled.

次に、図4(1)〜(4)を用いて、オフセット調整信号加算部15について説明する。図4(1)〜(4)はそれぞれ、オフセット調整信号加算部15の一例であるオフセット調整信号加算部15a〜15dの回路図を示している。
図4(1)において、オフセット調整信号加算部15aは、基準信号入力端子2と入力アンプ3の第2の入力端子V2との間に直列に接続される。オフセット調整信号加算部15aは、抵抗R、電流源I1〜I6及びスイッチS1〜S6を有する。抵抗Rは、基準信号入力端子2と入力アンプ3の入力端子V5との間に直列に挿入される。電流源I1、I2、I3はそれぞれ、一端を電源と接続され、他端をスイッチS1、S2、S3を介して、抵抗Rと入力アンプ3の第2の入力端子V2との間に接続される。電流源I4、I5、I6はぞれぞれ、一端をGNDと接続され、他端をスイッチS4、S5、S6を介して、入力アンプ3の第2の入力端子V2の間に接続される。
Next, the offset adjustment signal adding unit 15 will be described with reference to FIGS. 4A to 4D are circuit diagrams of offset adjustment signal adding units 15a to 15d, which are examples of the offset adjustment signal adding unit 15, respectively.
In FIG. 4A, the offset adjustment signal adding unit 15a is connected in series between the reference signal input terminal 2 and the second input terminal V2 of the input amplifier 3. The offset adjustment signal adding unit 15a includes a resistor R, current sources I1 to I6, and switches S1 to S6. The resistor R is inserted in series between the reference signal input terminal 2 and the input terminal V5 of the input amplifier 3. Each of the current sources I1, I2, and I3 has one end connected to the power source and the other end connected between the resistor R and the second input terminal V2 of the input amplifier 3 via the switches S1, S2, and S3. . Each of the current sources I4, I5, and I6 has one end connected to the GND and the other end connected between the second input terminal V2 of the input amplifier 3 via the switches S4, S5, and S6.

以上のように構成されるオフセット調整信号加算部15aは、スイッチS1〜S3を切替えることで、電流源I1〜I3の合計電流を制御する。その合計電流を抵抗Rに流すことにより、基準信号入力端子2より印加される基準信号にプラスのオフセット調整信号(オフセット補正電圧)を加算できる。また、オフセット調整信号加算部15aは、スイッチS4〜S6を制御して、電流源I4〜I6の合計電流を制御する。その合計電流を抵抗Rに流すことにより、前記基準信号にマイナスのオフセット調整信号オフセット補正電圧)を加算できる。
なお、好ましくは電流源I1〜I6の電流値は、それぞれ等しくかつ1ステップ分の電流値とする。そうすれば、1ステップ毎に1つの電流源の電流量を制御すればよく、合計電流量の制御が複雑にならない。もしくは、1ステップ分の電流値の1倍、2倍、4倍という2のn乗に重み付けした電流値とする。そうすれば、電流源を何本か組合せることにより電流量を多様に変化させることができるので、電流源の個数とスイッチの個数を削減することができる。
The offset adjustment signal adding unit 15a configured as described above controls the total current of the current sources I1 to I3 by switching the switches S1 to S3. By flowing the total current through the resistor R, a positive offset adjustment signal (offset correction voltage) can be added to the reference signal applied from the reference signal input terminal 2. The offset adjustment signal adding unit 15a controls the switches S4 to S6 to control the total current of the current sources I4 to I6. By causing the total current to flow through the resistor R, a negative offset adjustment signal offset correction voltage) can be added to the reference signal.
Preferably, the current values of the current sources I1 to I6 are equal to each other and the current value for one step. If it does so, what is necessary is just to control the electric current amount of one current source for every step, and control of a total electric current amount does not become complicated. Alternatively, the current value is weighted to 2 to the nth power of 1 time, 2 times, and 4 times the current value for one step. By doing so, the amount of current can be changed in various ways by combining several current sources, so that the number of current sources and the number of switches can be reduced.

図4(2)を用いて、オフセット調整信号加算部15bを説明する。図4(2)において、オフセット調整信号加算部15bは、基準信号入力端子2と入力アンプ3の第2の入力端子V2との間に直列に接続される。オフセット調整信号加算部15bは、抵抗R1〜R3、電流源I7、I8及びスイッチS7〜S8を有する。抵抗R1〜R3はそれぞれ、基準信号入力端子2と入力アンプ3の第2の入力端子V2との間に直列に接続される。スイッチS11〜S13はそれぞれ、抵抗R1、R2、R3と並列に接続される。電流源I7はそれぞれ、一端を電源と接続され、他端をスイッチS7を介して抵抗R3と入力アンプ3の第2の入力端子V2との間に接続される。電流源I8は、一端をGNDと接続され、他端をスイッチS8を介して抵抗R3と入力アンプ3の第2の入力端子V2との間に接続される。   The offset adjustment signal adding unit 15b will be described with reference to FIG. In FIG. 4 (2), the offset adjustment signal adding unit 15 b is connected in series between the reference signal input terminal 2 and the second input terminal V 2 of the input amplifier 3. The offset adjustment signal adding unit 15b includes resistors R1 to R3, current sources I7 and I8, and switches S7 to S8. The resistors R1 to R3 are connected in series between the reference signal input terminal 2 and the second input terminal V2 of the input amplifier 3, respectively. The switches S11 to S13 are connected in parallel with the resistors R1, R2, and R3, respectively. Each of the current sources I7 has one end connected to the power supply and the other end connected between the resistor R3 and the second input terminal V2 of the input amplifier 3 via the switch S7. One end of the current source I8 is connected to the GND, and the other end is connected between the resistor R3 and the second input terminal V2 of the input amplifier 3 via the switch S8.

以上のように構成されるオフセット調整信号加算部15bは、スイッチS11〜S13を切替えることで、抵抗R1〜R3の合成抵抗を制御する。その合成抵抗に電流源I7から電流を流すことにより、前記基準信号にプラスのオフセット調整信号(オフセット補正電圧)を付加できる。また、その合成抵抗に電流源I8から電流を流すことにより、前記基準信号にマイナスのオフセット調整信号(オフセット補正電圧)を付加できる。
なお、好ましくは、抵抗R1〜R3の抵抗値は、それぞれ等しくかつ1ステップ分の抵抗値とする。そうすれば、1ステップ毎に1つの抵抗値をスイッチで短絡すれば、合成抵抗の制御ができ、合計抵抗の制御が複雑にならない。もしくは、1ステップ分の抵抗値の1倍、2倍、4倍という2のn乗に重み付けされた抵抗値とする。そうすれば、抵抗を何個か組合せることにより合成抵抗を多様に変化させることができるので、抵抗の個数とスイッチの個数を削減することができる。
The offset adjustment signal adding unit 15b configured as described above controls the combined resistance of the resistors R1 to R3 by switching the switches S11 to S13. A positive offset adjustment signal (offset correction voltage) can be added to the reference signal by passing a current from the current source I7 through the combined resistor. In addition, a negative offset adjustment signal (offset correction voltage) can be added to the reference signal by passing a current from the current source I8 through the combined resistor.
Preferably, the resistance values of the resistors R1 to R3 are equal to each other and have a resistance value for one step. If it does so, if one resistance value is short-circuited with a switch for every step, control of synthetic | combination resistance can be performed and control of total resistance will not become complicated. Alternatively, the resistance value is weighted to a power of 2 that is 1 times, 2 times, and 4 times the resistance value for one step. By doing so, the combined resistance can be varied in various ways by combining several resistors, so that the number of resistors and the number of switches can be reduced.

図4(3)を用いて、オフセット調整信号加算部15cを説明する。図4(3)において、オフセット調整信号加算部15cは、基準信号入力端子2と入力アンプ3の第2の入力端子V2との間に直列に接続される。オフセット調整信号加算部15cは、抵抗R4〜R9、電流源I9、I10、スイッチS9、S10及びスイッチS14〜S20を有する。電流源I9は、一端を電源と接続され、他端をスイッチS9、抵抗R4〜R6を介して基準信号入力端子2と接続される。電流源I10は、一端をGNDと接続され、他端をスイッチS10、抵抗R7〜R9を介して基準信号入力端子2と接続される。スイッチS14〜S20はそれぞれ、抵抗R4〜R9の各抵抗端と入力アンプ3の第2の入力端子V2との間に接続される。   The offset adjustment signal adding unit 15c will be described with reference to FIG. In FIG. 4 (3), the offset adjustment signal adding unit 15 c is connected in series between the reference signal input terminal 2 and the second input terminal V 2 of the input amplifier 3. The offset adjustment signal adding unit 15c includes resistors R4 to R9, current sources I9 and I10, switches S9 and S10, and switches S14 to S20. The current source I9 has one end connected to the power supply and the other end connected to the reference signal input terminal 2 via the switch S9 and resistors R4 to R6. The current source I10 has one end connected to the GND and the other end connected to the reference signal input terminal 2 via the switch S10 and resistors R7 to R9. The switches S14 to S20 are connected between the resistance ends of the resistors R4 to R9 and the second input terminal V2 of the input amplifier 3, respectively.

以上のように構成されるオフセット調整信号加算部15cは、スイッチS14〜S20を切替えることで、抵抗R4〜R6及び抵抗R7〜R9の合成抵抗を制御する。その合成抵抗に電流源I9から電流を流すことにより、前記基準信号にプラスのオフセット調整信号(オフセット補正電圧)を付加できる。また、その合成抵抗に電流源I10から電流を流すことにより、前記基準信号にマイナスのオフセット調整信号(オフセット補正電圧)を付加できる。
なお、図4(2)に示すオフセット調整加算部15bと同様に、好ましくは、抵抗R4〜R9の抵抗値は、それぞれ等しくかつ1ステップ分の抵抗値とする。そうすれば、1ステップ毎に1つの抵抗値をスイッチで短絡すれば、合成抵抗の制御ができ、合計抵抗の制御が複雑にならない。もしくは、1ステップ分の抵抗値の1倍、2倍、4倍という2のn乗に重み付けされた抵抗値とする。そうすれば、抵抗を何個か組合せることにより合成抵抗を多様に変化させることができるので、抵抗の個数とスイッチの個数を削減することができる。
The offset adjustment signal adding unit 15c configured as described above controls the combined resistance of the resistors R4 to R6 and the resistors R7 to R9 by switching the switches S14 to S20. A positive offset adjustment signal (offset correction voltage) can be added to the reference signal by flowing a current from the current source I9 to the combined resistor. In addition, a negative offset adjustment signal (offset correction voltage) can be added to the reference signal by passing a current from the current source I10 through the combined resistor.
Note that, similarly to the offset adjustment adding unit 15b illustrated in FIG. 4B, preferably, the resistance values of the resistors R4 to R9 are equal to each other and have a resistance value for one step. If it does so, if one resistance value is short-circuited with a switch for every step, control of synthetic | combination resistance can be performed and control of total resistance will not become complicated. Alternatively, the resistance value is weighted to a power of 2 that is 1 times, 2 times, and 4 times the resistance value for one step. By doing so, the combined resistance can be varied in various ways by combining several resistors, so that the number of resistors and the number of switches can be reduced.

図4(4)を用いて、オフセット調整信号加算部15dを説明する。図4(4)において、オフセット調整信号加算部15cは、図4(3)に示すオフセット調整信号加算部15cにさらにスイッチS14’〜S20’を有する。スイッチS14’〜S20’はそれぞれ、抵抗R4〜R9の各抵抗端と入力アンプ3の第2の入力端子V2’との間に接続される。
以上のように構成されるオフセット調整信号加算部15dは、2つの負荷駆動用回路を動作させる2つの出力を得ることができる。所望の出力数に応じて、同様にスイッチを抵抗R4〜R9の各抵抗端と各負荷駆動用回路の入力アンプの入力端子との間にそれぞれ接続すれば、所定数の負荷駆動用回路を同時に動作させることができる。
The offset adjustment signal adding unit 15d will be described with reference to FIG. 4 (4), the offset adjustment signal adding unit 15c further includes switches S14 ′ to S20 ′ in addition to the offset adjustment signal adding unit 15c shown in FIG. 4 (3). The switches S14 ′ to S20 ′ are respectively connected between the resistance ends of the resistors R4 to R9 and the second input terminal V2 ′ of the input amplifier 3.
The offset adjustment signal adding unit 15d configured as described above can obtain two outputs for operating two load driving circuits. Similarly, if a switch is connected between each resistance terminal of the resistors R4 to R9 and the input terminal of the input amplifier of each load driving circuit according to the desired number of outputs, a predetermined number of load driving circuits can be connected simultaneously. It can be operated.

なお、好ましくは、図4(1)〜図4(4)に示すオフセット調整信号加算部15a〜15dの各抵抗及び各電流源の数は、前述したオフセット調整の原理より導かれたオフセット補正電圧(±(b×B+a))以上の合計電流量を形成できる個数とする。
なお、オフセット調整信号加算部15a〜15dの各スイッチは、トリミング素子としてツェナーザップやヒューズやアンチヒューズやPROMを使用してもよい。この場合、オフセット調整を一度だけ実施し、それで得られたオフセット補正電圧を永久補正する。このようなトリミングする方法を用いれば、負荷駆動装置の駆動時のオフセット調整時間を省くことができる。また、オフセット補正電圧を永久補正するためのオフセット調整は、負荷駆動装置を含むシステムとしてカスタマーが行うようにしてもよいし、本負荷駆動装置のみで検査時に補正を行うようにしてもよい。
Preferably, the numbers of resistors and current sources of the offset adjustment signal adding units 15a to 15d shown in FIGS. 4 (1) to 4 (4) are offset correction voltages derived from the principle of offset adjustment described above. The total number of currents that can be formed is (± (b × B + a)) or more.
Each switch of the offset adjustment signal adding units 15a to 15d may use a zener zap, a fuse, an antifuse, or a PROM as a trimming element. In this case, the offset adjustment is performed only once, and the offset correction voltage obtained thereby is permanently corrected. If such a trimming method is used, the offset adjustment time during driving of the load driving device can be omitted. Further, the offset adjustment for permanently correcting the offset correction voltage may be performed by the customer as a system including the load driving device, or may be corrected at the time of inspection using only the load driving device.

なお、本実施の形態1のオフセット調整では、基準信号にオフセット調整信号を加算すると説明したが、駆動信号にオフセット調整信号を加算してもよい。その場合、基準信号に加算するオフセット調整信号の正負を逆にして駆動信号に加算すればよい。
なお、入力アンプ入力信号設定部17は、上記の構成に限らず、入力アンプ3に入力される駆動信号と基準信号を同電位にできる構成であればよい。帰還アンプ入力信号設定部18は、上記の構成に限らず、帰還アンプ10の入力信号を同電位にできる構成であればよい。
なお、本実施の形態1の負荷駆動装置は、オフセット制御部14でオフセット調整信号加算部15にオフセット補正電圧を作成させる制御信号を作成した。また、入力アンプオフセット判定部12の出力信号に応じて、前記制御信号を保持するのに選択回路13を用いた。しかし、本発明はこれに限られず、図示していないが、オフセット調整信号加算部15が、直接、入力アンプオフセット判定部12の出力信号に応じてオフセット補正電圧を作成・保持するよう構成してもよい。この場合、オフセット調整信号加算部15、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18及びスイッチ20、21は、直接、オフセット調整開始信号と連動させて動作するように構成すればよい。
In the offset adjustment according to the first embodiment, the offset adjustment signal is added to the reference signal. However, the offset adjustment signal may be added to the drive signal. In that case, the offset adjustment signal added to the reference signal may be added to the drive signal with the sign reversed.
Note that the input amplifier input signal setting unit 17 is not limited to the above configuration, and may be any configuration as long as the drive signal input to the input amplifier 3 and the reference signal can have the same potential. The feedback amplifier input signal setting unit 18 is not limited to the above configuration, and may be any configuration that can make the input signal of the feedback amplifier 10 the same potential.
In the load driving device according to the first embodiment, the offset control unit 14 creates a control signal that causes the offset adjustment signal adding unit 15 to create an offset correction voltage. Further, the selection circuit 13 is used to hold the control signal according to the output signal of the input amplifier offset determination unit 12. However, the present invention is not limited to this, and although not shown, the offset adjustment signal adding unit 15 is configured to directly create and hold an offset correction voltage according to the output signal of the input amplifier offset determination unit 12. Also good. In this case, the offset adjustment signal adding unit 15, the input amplifier input signal setting unit 17, the feedback amplifier input signal setting unit 18, and the switches 20 and 21 may be configured to operate directly in conjunction with the offset adjustment start signal. .

《実施の形態2》
図5を用いて、本発明の実施の形態2の負荷駆動装置を説明する。図5は、実施の形態2の負荷駆動装置のブロック図である。実施の形態2の負荷駆動装置は、実施の形態1の負荷駆動用回路100を3つ同時に動作できるように構成したものである。
図5において、実施の形態2の負荷駆動装置は、3つの負荷駆動用回路100を有する負荷駆動用回路郡100Aとオフセット調整回路200Aを有する。オフセット調整回路200Aは、実施の形態1のオフセット調整回路200の入力アンプオフセット判定部12、選択回路部13、オフセット調整信号加算部15、帰還アンプ入力信号設定部18及びスイッチ20、21に代えて、入力アンプオフセット判定部郡12A、選択回路部郡13A、オフセット調整信号加算部郡15A、帰還アンプ入力信号設定部郡18A及びスイッチ郡20A、21Aを有している。入力アンプオフセット判定部郡12Aは、選択回路部郡13A、オフセット調整信号加算部郡15A、帰還アンプ入力信号設定部郡18A及びスイッチ郡20A、21Aの各郡は、それぞれ3つの入力アンプオフセット判定部12、選択回路部13、オフセット調整信号加算部15、帰還アンプ入力信号設定部18及びスイッチ20、21を有する。オフセット制御部14及び入力アンプ入力信号設定部17の各出力信号は、各郡の各素子に共通して使用する。本実施の形態2の負荷駆動装置は、図1に示す実施の形態1の負荷駆動装置と同一符号を付したものについては、同様の構成・動作をするので重複する説明は省略する。
<< Embodiment 2 >>
The load driving apparatus according to the second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a block diagram of the load driving apparatus according to the second embodiment. The load driving device according to the second embodiment is configured so that three load driving circuits 100 according to the first embodiment can be operated simultaneously.
In FIG. 5, the load driving device of the second embodiment includes a load driving circuit group 100A having three load driving circuits 100 and an offset adjusting circuit 200A. The offset adjustment circuit 200A is replaced with the input amplifier offset determination unit 12, the selection circuit unit 13, the offset adjustment signal addition unit 15, the feedback amplifier input signal setting unit 18, and the switches 20 and 21 of the offset adjustment circuit 200 according to the first embodiment. , An input amplifier offset determination unit group 12A, a selection circuit unit group 13A, an offset adjustment signal addition unit group 15A, a feedback amplifier input signal setting unit group 18A, and switch groups 20A and 21A. The input amplifier offset determination unit group 12A includes a selection circuit unit group 13A, an offset adjustment signal addition unit group 15A, a feedback amplifier input signal setting unit group 18A, and a switch group 20A and 21A. 12, a selection circuit unit 13, an offset adjustment signal addition unit 15, a feedback amplifier input signal setting unit 18, and switches 20 and 21. Each output signal of the offset control unit 14 and the input amplifier input signal setting unit 17 is used in common for each element of each group. Since the load driving apparatus of the second embodiment has the same configuration and operation as that of the load driving apparatus of the first embodiment shown in FIG.

本実施の形態2の負荷駆動装置は、3つの負荷駆動用回路100毎にオフセット電圧値が異なっても、1回のオフセット調整でそれぞれ低減させることができる。同様にして所望の負荷駆動用回路数に対応した個数だけ、入力アンプオフセット判定部12、選択回路部13、オフセット調整信号加算部15、帰還アンプ入力信号設定部18及びスイッチ20、21を設けた構成とすれば、複数の負荷駆動用回路の系全体の出力オフセット電圧を1回のオフセット調整でそれぞれ低減させることができる。さらに、オフセット調整の時間を短縮することができる。   Even if the offset voltage value differs for each of the three load driving circuits 100, the load driving device of the second embodiment can be reduced by one offset adjustment. Similarly, the input amplifier offset determination unit 12, the selection circuit unit 13, the offset adjustment signal addition unit 15, the feedback amplifier input signal setting unit 18, and the switches 20 and 21 are provided by the number corresponding to the desired number of load driving circuits. With this configuration, the output offset voltage of the entire system of the plurality of load driving circuits can be reduced by a single offset adjustment. Furthermore, the time for offset adjustment can be shortened.

《実施の形態3》
図6を用いて、本発明の実施の形態3の負荷駆動装置を説明する。図6は、実施の形態3の負荷駆動装置のブロック図である。実施の形態3の負荷駆動装置は、実施の形態1の負荷駆動用回路100のオフセット制御部14に選択回路部13を内蔵したものである。図6において、本実施の形態3の負荷駆動装置は、オフセット調整回路200に代わり、オフセット調整回路200Bを有する点で、実施の形態1の負荷駆動装置の100と異なる。それ以外の点については、実施の形態1の負荷駆動装置と同様の構成を有し、同一符号を付したものについては、同様の機能を有するので重複する説明は省略する。
<< Embodiment 3 >>
A load driving apparatus according to a third embodiment of the present invention will be described with reference to FIG. FIG. 6 is a block diagram of the load driving apparatus according to the third embodiment. In the load driving device of the third embodiment, the selection circuit unit 13 is built in the offset control unit 14 of the load driving circuit 100 of the first embodiment. In FIG. 6, the load driving device according to the third embodiment is different from the load driving device 100 according to the first embodiment in that an offset adjustment circuit 200 </ b> B is provided instead of the offset adjustment circuit 200. The other points have the same configuration as that of the load driving device of the first embodiment, and those having the same reference numerals have the same functions, and therefore redundant description is omitted.

オフセット調整回路200Bは、入力アンプオフセット判定部12、オフセット制御部14B、オフセット調整信号加算部15及びスイッチ20、21を有する。オフセット制御部14Bは、選択回路13B、アップカウンタ25、クロック作成部26、開始信号作成部27を具備する。開始信号作成部27は、オフセット調整開始信号入力端子11を介してオフセット調整信号を印加され、スイッチ20、21を制御する信号とクロック作成部26にクロック信号を作成させる信号を出力する。クロック作成部26は、オフセット調整信号加算部15で作成されるオフセット調整信号のステップ間隔となるクロック信号を作成する。選択回路部13Bはラッチ回路で構成される。選択回路部13Bは、入力アンプオフセット判定部12の出力信号とクロック作成部26のクロック信号を入力し、その出力信号に応じてクロック信号を出力するか、止めるかを選択する。アップカウンタ25は、選択回路部13Bを介して入力されたクロック信号に基づいて、1クロック信号毎にビット数が増えていく信号をオフセット調整信号加算部15に出力する。   The offset adjustment circuit 200B includes an input amplifier offset determination unit 12, an offset control unit 14B, an offset adjustment signal addition unit 15, and switches 20 and 21. The offset control unit 14B includes a selection circuit 13B, an up counter 25, a clock generation unit 26, and a start signal generation unit 27. The start signal creation unit 27 receives the offset adjustment signal via the offset adjustment start signal input terminal 11 and outputs a signal for controlling the switches 20 and 21 and a signal for causing the clock creation unit 26 to create a clock signal. The clock generation unit 26 generates a clock signal that is a step interval of the offset adjustment signal generated by the offset adjustment signal addition unit 15. The selection circuit unit 13B is configured by a latch circuit. The selection circuit unit 13B inputs the output signal of the input amplifier offset determination unit 12 and the clock signal of the clock generation unit 26, and selects whether to output or stop the clock signal according to the output signal. The up counter 25 outputs, to the offset adjustment signal adding unit 15, a signal whose number of bits increases for each clock signal based on the clock signal input via the selection circuit unit 13 </ b> B.

以上のように構成されるオフセット調整回路200Bにおいて、入力アンプオフセット判定部12の出力信号が変化しない区間、選択回路部13Bは、アップカウンタ25にクロック作成部26のクロック信号をそのまま出力する。アップカウンタ25は、クロック信号に応じたタイミングでカウントアップする制御信号を出力し、オフセット調整信号加算部15で作成するオフセット調整信号を順次ステップ増加させる。入力アンプオフセット判定部12の出力信号が変化した時、選択回路部13Bは、アップカウンタ25にクロック信号の出力を止める。クロック信号が止まるため、アップカウンタ25のカウントアップも止まる。この時のオフセット調整信号を保持し、以降、オフセット補正電圧として使用する。   In the offset adjustment circuit 200 </ b> B configured as described above, the selection circuit unit 13 </ b> B outputs the clock signal of the clock generation unit 26 to the up counter 25 as it is during a period in which the output signal of the input amplifier offset determination unit 12 does not change. The up counter 25 outputs a control signal that counts up at a timing corresponding to the clock signal, and sequentially increases the offset adjustment signal created by the offset adjustment signal adding unit 15 in steps. When the output signal of the input amplifier offset determination unit 12 changes, the selection circuit unit 13B stops the output of the clock signal to the up counter 25. Since the clock signal is stopped, the count-up of the up counter 25 is also stopped. The offset adjustment signal at this time is held, and thereafter used as an offset correction voltage.

実施の形態1の負荷駆動装置の選択回路部13にラッチ回路を用いた場合、ステップ数により決まる個数必要であったが、本実施の形態3の負荷駆動装置は、選択回路部13Bのラッチ回路を1つに減らすことができる。   When the latch circuit is used for the selection circuit unit 13 of the load driving device according to the first embodiment, the number determined by the number of steps is necessary. However, the load driving device according to the third embodiment has the latch circuit of the selection circuit unit 13B. Can be reduced to one.

《実施の形態4》
図7及び図8を用いて、本発明の実施の形態4の負荷駆動装置について説明する。図7は、本実施の形態4の負荷駆動装置のブロック図である。実施の形態4の負荷駆動装置は、オフセット補正電圧の検出を探索範囲を半分ずつ狭めていく二分探索法を用いて検出できるよう構成したものである。図7において、本実施の形態4の負荷駆動装置は、オフセット制御部14Bに代わり、オフセット制御部14Cを有する点で、実施の形態3の負荷駆動装置と異なる。それ以外の点については、実施の形態3の負荷駆動装置と同様の構成を有し、同一符号を付したものについては、同様の機能を有するので重複する説明は省略する。
<< Embodiment 4 >>
A load driving apparatus according to Embodiment 4 of the present invention will be described with reference to FIGS. FIG. 7 is a block diagram of the load driving device of the fourth embodiment. The load driving device according to the fourth embodiment is configured to be able to detect the offset correction voltage using a binary search method that narrows the search range by half. In FIG. 7, the load driving device of the fourth embodiment is different from the load driving device of the third embodiment in that an offset control unit 14C is provided instead of the offset control unit 14B. Other points have the same configuration as that of the load driving device of the third embodiment, and those having the same reference numerals have the same functions, and therefore redundant description is omitted.

オフセット制御部14Cは、オフセット調整開始信号が印加されると、オフセット調整信号加算部15にオフセット補正電圧の探索範囲の最大値の半分の電圧を付加させるように制御信号を出力する。入力アンプオフセット判定部12の出力信号が変化した時、オフセット制御部14Cは、1クロック前との中間電圧を付加させるよう制御信号を出力する。入力アンプオフセット判定部12の出力信号が変化しない区間、オフセット制御部14Cは、2クロック前との中間電圧を付加させるよう制御信号を出力する。オフセット制御部14Cは、1クロック前とのステップの差が1ステップの間隔となるまで制御信号を出力する。   When the offset adjustment start signal is applied, the offset control unit 14C outputs a control signal so that the offset adjustment signal addition unit 15 adds a voltage that is half the maximum value of the search range of the offset correction voltage. When the output signal of the input amplifier offset determination unit 12 changes, the offset control unit 14C outputs a control signal to add an intermediate voltage from the previous clock. During a period in which the output signal of the input amplifier offset determination unit 12 does not change, the offset control unit 14C outputs a control signal so as to add an intermediate voltage from two clocks before. The offset control unit 14C outputs the control signal until the step difference from the previous clock becomes one step interval.

図8を用いて、二分探索法を用いた場合の動作を説明する。図8は、実施の形態4の負荷駆動装置におけるオフセット調整信号の波形図である。説明を容易にするため、オフセット補正電圧の探索範囲を0〜8×Vs[V]とし、オフセット調整信号の1ステップの時間をts[s]とする。また、探索するオフセット補正電圧Veは、6×Vsと7×Vsとの間にあると仮定する。   The operation when the binary search method is used will be described with reference to FIG. FIG. 8 is a waveform diagram of an offset adjustment signal in the load driving device of the fourth embodiment. For ease of explanation, the search range of the offset correction voltage is 0 to 8 × Vs [V], and the time of one step of the offset adjustment signal is ts [s]. Further, it is assumed that the offset correction voltage Ve to be searched is between 6 × Vs and 7 × Vs.

上記の条件をもとに説明する。まず、0[s]〜ts1[s]の期間、オフセット制御部14は、オフセット調整信号加算部15に初期値として0[V]を作成させる。この時、入力アンプオフセット判定部12は、オフセット補正電圧Veより小さいためLを出力する。ts1[s]〜ts2[s]の期間、オフセット制御部14は、オフセット調整信号加算部15に探索範囲の最大値である8×Vs[V]を作成させる。この時、入力アンプオフセット判定部12は、オフセット補正電圧Veより大きいためHを出力する。ts2[s]〜ts3[s]の期間、オフセット制御部14は、オフセット調整信号加算部15に0[V]と8×Vs[V]の中点電圧である4×Vs[V]を作成させる。この時、入力アンプオフセット判定部12はLを出力する。入力アンプオフセット判定部12の出力信号が変化したので、ts3[s]〜ts4[s]の期間、オフセット制御部14は、オフセット調整信号加算部15に4×Vs[V]と8×Vs[V]との中点電圧である6×Vs[V]を作成させる。この時、入力アンプオフセット判定部12はLを出力する。入力アンプオフセット判定部12の出力信号が同じであったので、ts4[s]〜ts5[s]の期間、6×Vs[V]と8×Vs[V]との中点電圧である7×Vs[V]を作成させる。この時、入力アンプオフセット判定部12はHを出力する。よって、オフセット補正電圧Veは、6×Vs[V]と7×Vs[V]との間にあることが分かる。ステップ間隔が1ステップ間隔まで探索したので、最後に作成された7×Vs[V]がオフセット補正電圧となる。   This will be described based on the above conditions. First, during the period from 0 [s] to ts1 [s], the offset control unit 14 causes the offset adjustment signal adding unit 15 to create 0 [V] as an initial value. At this time, the input amplifier offset determination unit 12 outputs L because it is smaller than the offset correction voltage Ve. During the period from ts1 [s] to ts2 [s], the offset control unit 14 causes the offset adjustment signal adding unit 15 to create 8 × Vs [V] that is the maximum value of the search range. At this time, the input amplifier offset determination unit 12 outputs H because it is greater than the offset correction voltage Ve. During the period from ts2 [s] to ts3 [s], the offset control unit 14 creates 4 × Vs [V], which is a midpoint voltage between 0 [V] and 8 × Vs [V], in the offset adjustment signal adding unit 15. Let At this time, the input amplifier offset determination unit 12 outputs L. Since the output signal of the input amplifier offset determination unit 12 has changed, during the period from ts3 [s] to ts4 [s], the offset control unit 14 supplies the offset adjustment signal addition unit 15 with 4 × Vs [V] and 8 × Vs [ 6 × Vs [V], which is a midpoint voltage with respect to V], is generated. At this time, the input amplifier offset determination unit 12 outputs L. Since the output signal of the input amplifier offset determination unit 12 is the same, 7 × which is the midpoint voltage between 6 × Vs [V] and 8 × Vs [V] in the period from ts4 [s] to ts5 [s]. Vs [V] is created. At this time, the input amplifier offset determination unit 12 outputs H. Therefore, it can be seen that the offset correction voltage Ve is between 6 × Vs [V] and 7 × Vs [V]. Since the step interval is searched up to one step interval, the last created 7 × Vs [V] is the offset correction voltage.

上記の二分探索法による検出方法は、実施の形態1の負荷駆動装置のようにオフセット調整信号を順次ステップ増加又はステップ減少させる検出方法よりも制御方法が少し複雑になるが、オフセット調整時間を短縮することができる。   The detection method based on the binary search method described above is slightly more complicated in control method than the detection method in which the offset adjustment signal is sequentially increased or decreased as in the load driving device of the first embodiment, but the offset adjustment time is shortened. can do.

《実施の形態5》
図9及び図10を用いて、本発明の実施の形態5の負荷駆動装置を説明する。図9は、実施の形態5の負荷駆動装置のブロック図である。実施の形態5の負荷駆動装置は、入力アンプの出力電圧差0付近の線形性を良好にするため、お互いの出力を50%dutyで駆動するよう構成している。実施の形態5の負荷駆動装置は、負荷駆動用回路100に代わり、負荷駆動用回路100Bを有する点で、実施の形態1の負荷駆動装置と異なる。それ以外の点については、実施の形態1の負荷駆動装置と同様の構成を有し、同一符号を付したものについては、同様の機能を有するので重複する説明は省略する。
<< Embodiment 5 >>
A load driving apparatus according to Embodiment 5 of the present invention will be described with reference to FIGS. FIG. 9 is a block diagram of the load driving device of the fifth embodiment. The load driving device of the fifth embodiment is configured to drive the outputs of each other at 50% duty in order to improve the linearity of the input amplifier near the output voltage difference of zero. The load driving device according to the fifth embodiment is different from the load driving device according to the first embodiment in that a load driving circuit 100B is provided instead of the load driving circuit 100. The other points have the same configuration as that of the load driving device of the first embodiment, and those having the same reference numerals have the same functions, and therefore redundant description is omitted.

図9において、負荷駆動用回路100Bは、入力アンプ3B、パルス幅変調部5B、三角波発生部7、駆動出力回路8A、帰還アンプ10、フィルタ22、入力抵抗23を有する。入力アンプ3Bは、第1及び第2の増幅出力部3a、3bを有する。入力アンプ3Bは、第1の入力端子V1Aを入力抵抗23を介して駆動信号入力端子1に接続され、、第2の入力端子V2Aをオフセット調整信号加算部15を介して基準信号入力端子2に接続される。入力アンプ3Bは、第1及び第2の増幅出力部3a、3bを有する。第1の増幅出力部3aは、第1の入力端子V1aを第1の入力端子V1Aと接続され、第2の入力端子V2aを第2の入力端子V2Bと接続される。第2の増幅出力部3bは、第1の増幅出力部3aと同様の機能を持つ。第2の増幅出力部3bは、第1の入力端子V1bを第2の入力端子V2Bと接続され、第2の入力端子V2bを第2の入力端子V2Bと接続される。つまり、第2の増幅出力部3bに入力される信号は、第1の増幅出力部3aとは逆の入力端子に入力されるように接続される。第1の増幅出力部3aの出力端子V3aは、スイッチ21を介して入力アンプオフセット判定部12の入力端子V8に接続される。第2の増幅出力部3bの出力端子V3bは、スイッチ20を介して入力アンプオフセット判定部12の入力端子V9に接続される。第1及び第2の増幅出力部3a、3bは、入力された2つの信号を三角波発生部7より出力される三角波信号の中点電圧を基準に差動増幅して出力する。   In FIG. 9, the load driving circuit 100B includes an input amplifier 3B, a pulse width modulation unit 5B, a triangular wave generation unit 7, a drive output circuit 8A, a feedback amplifier 10, a filter 22, and an input resistor 23. The input amplifier 3B includes first and second amplification output units 3a and 3b. In the input amplifier 3B, the first input terminal V1A is connected to the drive signal input terminal 1 via the input resistor 23, and the second input terminal V2A is connected to the reference signal input terminal 2 via the offset adjustment signal adding unit 15. Connected. The input amplifier 3B includes first and second amplification output units 3a and 3b. In the first amplification output unit 3a, the first input terminal V1a is connected to the first input terminal V1A, and the second input terminal V2a is connected to the second input terminal V2B. The second amplification output unit 3b has a function similar to that of the first amplification output unit 3a. In the second amplification output unit 3b, the first input terminal V1b is connected to the second input terminal V2B, and the second input terminal V2b is connected to the second input terminal V2B. That is, the signal input to the second amplification output unit 3b is connected to be input to the input terminal opposite to the first amplification output unit 3a. The output terminal V3a of the first amplification output unit 3a is connected to the input terminal V8 of the input amplifier offset determination unit 12 via the switch 21. The output terminal V3b of the second amplification output unit 3b is connected to the input terminal V9 of the input amplifier offset determination unit 12 via the switch 20. The first and second amplification output units 3a and 3b differentially amplify the two input signals with reference to the midpoint voltage of the triangular wave signal output from the triangular wave generation unit 7 and output the resultant signal.

パルス幅変調部5Bは、第1及び第2のパルス幅変調器5a、5bを有する。第1のパルス幅変調器5aは、入力端子V4aを第1の増幅出力部3aの出力端子V3aと接続され、入力端子V5aを三角波発生部7に接続される。第2のパルス幅変調器5bは、入力端子V4bを第2の増幅出力部3bの出力端子V3bと接続され、入力端子V5bを三角波発生部7に接続される。駆動出力回路8Aは、入力端子V6Aを第1のパルス幅変調器5aの出力端子に接続され、入力端子V7Aを第2のパルス幅変調器5bの出力端子に接続される。駆動出力回路8Aは、2つの出力端子をそれぞれ、負荷9及び帰還アンプ入力信号設定部18を介して帰還アンプ10の入力端子に接続される。帰還アンプ10の出力端子は、フィルタ22を介して入力アンプ3Bの第1の入力端子V1Aに接続される。以上のように負荷駆動用回路100Bは構成される。   The pulse width modulation unit 5B includes first and second pulse width modulators 5a and 5b. In the first pulse width modulator 5 a, the input terminal V 4 a is connected to the output terminal V 3 a of the first amplification output unit 3 a, and the input terminal V 5 a is connected to the triangular wave generation unit 7. In the second pulse width modulator 5b, the input terminal V4b is connected to the output terminal V3b of the second amplification output unit 3b, and the input terminal V5b is connected to the triangular wave generator 7. The drive output circuit 8A has an input terminal V6A connected to the output terminal of the first pulse width modulator 5a, and an input terminal V7A connected to the output terminal of the second pulse width modulator 5b. The drive output circuit 8A has two output terminals connected to the input terminal of the feedback amplifier 10 via the load 9 and the feedback amplifier input signal setting unit 18, respectively. The output terminal of the feedback amplifier 10 is connected to the first input terminal V1A of the input amplifier 3B through the filter 22. As described above, the load driving circuit 100B is configured.

次に、図10を用いて、負荷駆動用回路100Bの動作を説明する。図10は、実施の形態5の負荷駆動装置の各部の信号の波形図である。図10(1)のAは駆動信号、Bは基準信号の波形図を示している。図10(2)のF、G、Hは、それぞれパルス幅変調器5a、5b及び三角波発生部7より入力される信号の波形図を示している。図10(3)のI、Jは、それぞれ駆動出力回路8の入力端子V6、V7に入力される信号の波形図を示している。   Next, the operation of the load driving circuit 100B will be described with reference to FIG. FIG. 10 is a waveform diagram of signals at various parts of the load driving device according to the fifth embodiment. In FIG. 10A, A is a drive signal, and B is a waveform diagram of a reference signal. F, G, and H in FIG. 10B are waveform diagrams of signals input from the pulse width modulators 5a and 5b and the triangular wave generator 7, respectively. In FIG. 10 (3), I and J show waveform diagrams of signals input to the input terminals V6 and V7 of the drive output circuit 8, respectively.

まず、駆動信号入力端子1に駆動信号Aが印加されるとともに、基準信号入力端子2に基準信号Bが印加される(図10(1))。そして、駆動信号Aは、入力抵抗23を介して入力アンプ3Bの第1の入力端子V1Aに入力される。基準信号Bは、オフセット調整信号加算部15でオフセット補正電圧を付加されて、入力アンプ3Bの第2の入力端子V2Bに入力される。三角波発生部7は、三角波信号Hを出力する。入力アンプ3Bの第1及び第2の増幅出力部3a、3bはそれぞれ、駆動信号Aと基準信号Bを三角波信号Hの中点電圧を基準に差動増幅して信号G、Fを出力する。このとき第2の増幅出力部3bの出力端子V3bに出力される信号Fは、第1の増幅出力部3aの出力端子V3aに出力される信号Gを、三角波信号Hの中点電圧を基準に反転した信号となる。(図10(2))。第1のパルス幅変調器5aは、信号Fと三角波信号Hを入力し、パルス幅変調した第1のパルス幅変調信号Iを出力する。第2のパルス幅変調器5bは、信号Gと三角波信号Hを入力し、パルス幅変調した第2のパルス幅変調信号Jを出力する((図10(3))。駆動出力回路8Aは、パルス幅変調器5a、5bの第1、第2のパルス幅変調信号I、Jに応じて、負荷9を駆動する第1、第2の駆動信号をそれぞれ作成し、負荷9及び帰還アンプ10に出力する。帰還アンプ10は、駆動出力回路8Aの出力信号の差を差動増幅し、フィルタ22を介して平滑化して、入力アンプ3Bの第1の入力端子V1Aに負帰還させる。   First, the drive signal A is applied to the drive signal input terminal 1, and the reference signal B is applied to the reference signal input terminal 2 (FIG. 10 (1)). The drive signal A is input to the first input terminal V1A of the input amplifier 3B via the input resistor 23. The reference signal B is added with an offset correction voltage by the offset adjustment signal adding unit 15 and input to the second input terminal V2B of the input amplifier 3B. The triangular wave generator 7 outputs a triangular wave signal H. The first and second amplification output units 3a and 3b of the input amplifier 3B differentially amplify the drive signal A and the reference signal B with reference to the midpoint voltage of the triangular wave signal H and output signals G and F, respectively. At this time, the signal F output to the output terminal V3b of the second amplification output unit 3b is based on the signal G output to the output terminal V3a of the first amplification output unit 3a with reference to the midpoint voltage of the triangular wave signal H. The signal is inverted. (FIG. 10 (2)). The first pulse width modulator 5a receives the signal F and the triangular wave signal H, and outputs a first pulse width modulation signal I subjected to pulse width modulation. The second pulse width modulator 5b receives the signal G and the triangular wave signal H and outputs a second pulse width modulated signal J that has been subjected to pulse width modulation ((3) in FIG. 10). First and second drive signals for driving the load 9 are created in response to the first and second pulse width modulation signals I and J of the pulse width modulators 5a and 5b, respectively. The feedback amplifier 10 differentially amplifies the difference between the output signals of the drive output circuit 8A, smoothes the difference through the filter 22, and negatively feeds back to the first input terminal V1A of the input amplifier 3B.

実施の形態5の負荷駆動装置におけるオフセット調整について説明する。前述した実施の形態1の負荷駆動装置は、入力アンプ3の出力信号とオフセット基準端子16から印加されるオフセット基準信号との差電圧の極性を判定することで、オフセット補正電圧を検出した。実施の形態5の負荷駆動装置は、これに代わり、第1の増幅出力部3aと第2の増幅出力部3bの出力信号の差電圧の極性を判定することで、オフセット補正電圧を検出する。それ以外の点については、同様であるので重複する説明は省略する。   The offset adjustment in the load driving device according to the fifth embodiment will be described. The load driving device of the first embodiment described above detects the offset correction voltage by determining the polarity of the difference voltage between the output signal of the input amplifier 3 and the offset reference signal applied from the offset reference terminal 16. Instead of this, the load driving device of the fifth embodiment detects the offset correction voltage by determining the polarity of the difference voltage between the output signals of the first amplification output unit 3a and the second amplification output unit 3b. Since it is the same about other points, the overlapping description is omitted.

実施の形態5の負荷駆動装置は、入力アンプ3Bの出力信号の差電圧がゼロになるオフセット補正電圧を判定し加算することで、帰還アンプ10と入力アンプ3Bのオフセット電圧の成分を削減することができる。
実施の形態5の負荷駆動装置は、入力アンプ3Bの出力を50%dutyで駆動することで、出力電圧差0付近の線形性を良好にし、パルス幅波形を安定して出力することができる。
The load driving apparatus according to the fifth embodiment reduces the offset voltage component of the feedback amplifier 10 and the input amplifier 3B by determining and adding an offset correction voltage at which the differential voltage of the output signal of the input amplifier 3B becomes zero. Can do.
The load driving device of the fifth embodiment can drive the output of the input amplifier 3B with 50% duty, thereby improving the linearity near the output voltage difference of 0 and stably outputting the pulse width waveform.

《実施の形態6》
図11を用いて、本発明の実施の形態6の負荷駆動装置について説明する。図11は、実施の形態6の負荷駆動装置のブロック図である。実施の形態6の負荷駆動装置は、オフセット調整回路200の代わりに、オフセット調整回路200Dを有する点で、実施の形態5の負荷駆動装置と異なる。それ以外の点については、実施の形態5の負荷駆動装置と同様の構成を有し、同一符号を付したものについては同様の機能を有するので重複する説明は省略する。
<< Embodiment 6 >>
A load driving apparatus according to a sixth embodiment of the present invention will be described with reference to FIG. FIG. 11 is a block diagram of the load driving device according to the sixth embodiment. The load driving device of the sixth embodiment is different from the load driving device of the fifth embodiment in that an offset adjustment circuit 200D is provided instead of the offset adjustment circuit 200. The other points have the same configuration as that of the load driving device of the fifth embodiment, and those having the same reference numerals have the same functions, and therefore redundant description is omitted.

オフセット調整回路200Dは、入力アンプオフセット判定部12D、選択回路部13D、オフセット制御部14D、オフセット調整信号加算部15D、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18及びスイッチ20a、20b、21a、21bを有する。入力アンプオフセット判定部12Dは、第1及び第2のオフセット判定部12a、12bを具備する。第1のオフセット判定部12aは、一方の入力端子をスイッチ20aを介して後述する第1のオフセット調整信号加算器15eの出力端子V15eに接続され、他方の入力端子をスイッチ21aを介して、オフセット基準端子16に接続される。第2のオフセット判定部12bは、一方の入力端子をスイッチ20bを介して後述する第2のオフセット調整信号加算器15fの出力端子V15fに接続され、他方の入力端子をスイッチ21bを介してオフセット基準端子16に接続される。選択回路部13Dは、第1及び第2の選択回路13a、13bを具備する。第1の選択回路13aは、一方の入力端子を第1のオフセット判定部12aの出力端子と接続され、他方の入力端子をオフセット制御部14Dの出力端子に接続される。第2の選択回路13bは、一方の入力端子を第2のオフセット判定部12bの出力端子と接続され、他方の入力端子をオフセット制御部14Dの出力端子に接続される。   The offset adjustment circuit 200D includes an input amplifier offset determination unit 12D, a selection circuit unit 13D, an offset control unit 14D, an offset adjustment signal addition unit 15D, an input amplifier input signal setting unit 17, a feedback amplifier input signal setting unit 18, and switches 20a and 20b. , 21a, 21b. The input amplifier offset determination unit 12D includes first and second offset determination units 12a and 12b. In the first offset determination unit 12a, one input terminal is connected to an output terminal V15e of a first offset adjustment signal adder 15e described later via a switch 20a, and the other input terminal is offset via a switch 21a. Connected to the reference terminal 16. In the second offset determination unit 12b, one input terminal is connected to an output terminal V15f of a second offset adjustment signal adder 15f described later via a switch 20b, and the other input terminal is connected to an offset reference via a switch 21b. Connected to terminal 16. The selection circuit unit 13D includes first and second selection circuits 13a and 13b. The first selection circuit 13a has one input terminal connected to the output terminal of the first offset determination unit 12a and the other input terminal connected to the output terminal of the offset control unit 14D. The second selection circuit 13b has one input terminal connected to the output terminal of the second offset determination unit 12b and the other input terminal connected to the output terminal of the offset control unit 14D.

オフセット制御部14Dは、その入力端子をオフセット調整開始信号入力端子11に接続される。オフセット制御部14Dは、入力アンプ入力信号設定部17のスイッチ17a、帰還アンプ入力信号設定部18のスイッチ18a、18b及びスイッチ20a、20b、21a、21bを制御する。オフセット調整信号加算部15Dは、第1及び第2のオフセット調整信号加算器15e、15fを具備する。第1のオフセット調整信号加算器15eは、一方の入力端子を第1の増幅出力部3aの出力端子V3aと接続され、他方の入力端子を第1の選択回路13aの出力端子に接続される。第1のオフセット調整信号加算器15eは、その出力端子を第1のパルス幅変調器5aの入力端子V4aに接続される。第2のオフセット調整信号加算器15fは、一方の入力端子を第2の増幅出力部3bの出力端子V3bと接続され、他方の入力端子を選択回路13bの出力端子に接続される。第2のオフセット調整信号加算器15fは、その出力端子を第2のパルス幅変調器5bの入力端子V4bに接続される。以上のようにオフセット調整回路200Eは構成される。   The offset control unit 14D has its input terminal connected to the offset adjustment start signal input terminal 11. The offset control unit 14D controls the switch 17a of the input amplifier input signal setting unit 17, the switches 18a and 18b and the switches 20a, 20b, 21a and 21b of the feedback amplifier input signal setting unit 18. The offset adjustment signal adder 15D includes first and second offset adjustment signal adders 15e and 15f. The first offset adjustment signal adder 15e has one input terminal connected to the output terminal V3a of the first amplification output unit 3a and the other input terminal connected to the output terminal of the first selection circuit 13a. The output terminal of the first offset adjustment signal adder 15e is connected to the input terminal V4a of the first pulse width modulator 5a. The second offset adjustment signal adder 15f has one input terminal connected to the output terminal V3b of the second amplification output unit 3b and the other input terminal connected to the output terminal of the selection circuit 13b. The output terminal of the second offset adjustment signal adder 15f is connected to the input terminal V4b of the second pulse width modulator 5b. The offset adjustment circuit 200E is configured as described above.

ここで、実施の形態6の負荷駆動装置におけるオフセット調整の原理を説明する。
帰還アンプ10の入力信号を互いに同電位にすると、入力抵抗23と入力アンプ3Bの第1の入力端子V1Aには、帰還アンプ10の出力オフセット電圧であるb×Bのみが出力される。駆動信号と基準信号の差動入力電圧が0の時にオフセット電圧の成分がない場合、第1及び第2の増幅出力部3a、3bの出力端子V3a、V3aには、それぞれ三角波発生部7により作成された三角波信号の中点電圧に相当する電圧Vcが出力される。さらに、駆動信号と基準信号を同電位にする。第1の増幅出力部3aの出力端子V3Aには、第1の増幅出力部3aの入力オフセットa1とb×Bを足し合わせて第1の増幅出力部3aの増幅率A’をかけ、さらに前記電圧Vcを足し合わせた信号{(a1+b×B)×A’+Vc}が出力される。第2の増幅出力部3bは、第1の増幅出力部3aの出力信号を反転した信号を出力するので、第2の増幅出力部3bの増幅率は−A’となる。よって、第2の増幅出力部3bの出力端子V3bには、第2の増幅出力部3bの入力オフセットa2とb×Bを足し合わせて第2の増幅出力部3bの増幅率−A’をかけ、さらに前記電圧Vcを足し合わせた信号{−(a2+b×B)×A’+Vc}が出力される。
Here, the principle of offset adjustment in the load driving device of the sixth embodiment will be described.
When the input signals of the feedback amplifier 10 are set to the same potential, only b × B that is the output offset voltage of the feedback amplifier 10 is output to the input resistor 23 and the first input terminal V1A of the input amplifier 3B. When there is no offset voltage component when the differential input voltage of the drive signal and the reference signal is 0, the output terminals V3a and V3a of the first and second amplification output units 3a and 3b are respectively created by the triangular wave generation unit 7 A voltage Vc corresponding to the midpoint voltage of the triangular wave signal is output. Further, the drive signal and the reference signal are set to the same potential. The output terminal V3A of the first amplification output unit 3a is added with the input offset a1 and b × B of the first amplification output unit 3a and multiplied by the amplification factor A ′ of the first amplification output unit 3a. A signal {(a1 + b × B) × A ′ + Vc} obtained by adding the voltage Vc is output. Since the second amplification output unit 3b outputs a signal obtained by inverting the output signal of the first amplification output unit 3a, the amplification factor of the second amplification output unit 3b is −A ′. Therefore, the output terminal V3b of the second amplification output unit 3b is multiplied by the input offset a2 and b × B of the second amplification output unit 3b and multiplied by the amplification factor −A ′ of the second amplification output unit 3b. Further, a signal {− (a2 + b × B) × A ′ + Vc} obtained by adding the voltage Vc is output.

第1及び第2の増幅出力部3a、3bのオフセット電圧は、前記電圧Vcとの差であるので、第1の増幅出力部3aのオフセット電圧は(a1+b×B)×A’となり、第2の増幅出力部3bのオフセット電圧は、−(a2+b×B)×A’となる。第1のオフセット調整信号加算器15eで、第1のオフセット補正電圧を−(a1+b×B)×A’として付加すると、第1のパルス幅変調器5aの入力端子V4aには、前記電圧Vcが出力される。また、第2のオフセット調整信号加算器15fで第2のオフセット補正電圧を(a2+b×B)×A’として付加すると、第2のパルス幅変調器5bの入力端子V4bには、前記電圧Vcが出力される。   Since the offset voltage of the first and second amplification output units 3a and 3b is the difference from the voltage Vc, the offset voltage of the first amplification output unit 3a is (a1 + b × B) × A ′, The offset voltage of the amplification output unit 3b is − (a2 + b × B) × A ′. When the first offset adjustment signal adder 15e adds the first offset correction voltage as − (a1 + b × B) × A ′, the voltage Vc is applied to the input terminal V4a of the first pulse width modulator 5a. Is output. When the second offset correction signal adder 15f adds the second offset correction voltage as (a2 + b × B) × A ′, the voltage Vc is applied to the input terminal V4b of the second pulse width modulator 5b. Is output.

上記方法により、駆動信号と基準信号の差動入力電圧が0である時、第1及び第2のパルス幅変調器5a、5bの各入力信号がそれぞれ、前記三角波信号の中点電圧に相当する電圧となる。つまり、第1及び第2のパルス幅変調器5a、5bのそれぞれの入力信号の差電圧が略ゼロになる。よって、帰還アンプ10と入力アンプ3Bのオフセット電圧の成分が削減される。
また、第1及び第2のパルス幅変調器5a、5bの各入力信号がそれぞれ、前記三角波信号の中点電圧に相当する電圧となることにより、パルス幅変調部5Bの出力信号が50%dutyを中心に負荷9を駆動できる。よって、前記三角波信号のピークまで駆動することができ、出力ダイナミックレンジ付近まで線形特性を保つことができる。
According to the above method, when the differential input voltage of the drive signal and the reference signal is 0, each input signal of the first and second pulse width modulators 5a and 5b corresponds to the midpoint voltage of the triangular wave signal. Voltage. That is, the difference voltage between the input signals of the first and second pulse width modulators 5a and 5b becomes substantially zero. Therefore, the offset voltage components of the feedback amplifier 10 and the input amplifier 3B are reduced.
In addition, since the input signals of the first and second pulse width modulators 5a and 5b become voltages corresponding to the midpoint voltage of the triangular wave signal, the output signal of the pulse width modulator 5B is 50% duty. The load 9 can be driven around the center. Therefore, it can be driven to the peak of the triangular wave signal, and the linear characteristic can be maintained up to the vicinity of the output dynamic range.

図11及び図12を参照しつつ、実施の形態6の負荷駆動装置におけるオフセット調整の動作を説明する。図12は、実施の形態6の負荷駆動装置におけるオフセット調整のフローチャートである。
まず、オフセット調整開始信号入力端子11を介してオフセット制御部14Dにオフセット調整開始信号が入力される(ステップ61)。オフセット制御部14Dは、入力アンプ3Bに入力される駆動信号と基準信号を同電位にするためにスイッチ17aを切替え、基準信号入力端子2と入力抵抗23とを短絡させる。つまり、入力アンプ入力信号設定部17の出力信号を同電位にする。それと同時に、オフセット制御部14Dは、帰還アンプ10の入力信号を同電位にするために、帰還アンプ入力信号設定部18のスイッチ18a、18bを切替えて固定電圧源18cと接続し、互いに等しい固定電圧を与える(ステップ62)。次に、オフセット制御部14Dは、選択回路部13Dを介し、オフセット調整信号加算部15Dに第1、第2のオフセット調整信号を作成させる制御信号を出力する。
The offset adjustment operation in the load driving apparatus according to the sixth embodiment will be described with reference to FIGS. 11 and 12. FIG. 12 is a flowchart of offset adjustment in the load driving apparatus according to the sixth embodiment.
First, an offset adjustment start signal is input to the offset control unit 14D via the offset adjustment start signal input terminal 11 (step 61). The offset control unit 14D switches the switch 17a in order to make the drive signal input to the input amplifier 3B and the reference signal have the same potential, and short-circuits the reference signal input terminal 2 and the input resistor 23. That is, the output signal of the input amplifier input signal setting unit 17 is set to the same potential. At the same time, the offset control unit 14D switches the switches 18a and 18b of the feedback amplifier input signal setting unit 18 to connect to the fixed voltage source 18c in order to set the input signal of the feedback amplifier 10 to the same potential, and the fixed voltage source is equal to each other (Step 62). Next, the offset control unit 14D outputs a control signal that causes the offset adjustment signal adding unit 15D to create the first and second offset adjustment signals via the selection circuit unit 13D.

前記制御信号によって、オフセット調整信号加算部15Dは、第1、第2のオフセット調整信号の初期信号を作成する(ステップ63)。前記初期信号が作成された後、スイッチ20a、20b、21a、21bをONする。これにより、オフセット基準端子16を介して前記三角波信号の中点電圧に相当するオフセット基準信号が入力される(ステップ64)。オフセット調整信号加算部15Dは、オフセット制御部14Dが前記制御信号により、マイナスの最小値からステップ増加又はプラスの最大値からステップ減少する第1、第2のオフセット調整信号をそれぞれ作成する(ステップ65)。第1のオフセット判定部12aは、第1のオフセット調整信号が付加された第1のオフセット調整信号加算部15eの出力信号と前記オフセット基準信号との差電圧の極性を判定する。第2のオフセット判定部12bは、第2のオフセット調整信号が付加された第1のオフセット調整信号加算部15の出力信号と前記オフセット基準信号との差電圧の極性を判定する(ステップ66)。   Based on the control signal, the offset adjustment signal adding unit 15D creates initial signals of the first and second offset adjustment signals (step 63). After the initial signal is generated, the switches 20a, 20b, 21a, and 21b are turned on. As a result, an offset reference signal corresponding to the midpoint voltage of the triangular wave signal is input via the offset reference terminal 16 (step 64). The offset adjustment signal adding unit 15D generates first and second offset adjustment signals in which the offset control unit 14D increases the step from the minus minimum value or decreases the step from the plus maximum value by the control signal (step 65). ). The first offset determination unit 12a determines the polarity of the difference voltage between the output signal of the first offset adjustment signal adding unit 15e to which the first offset adjustment signal is added and the offset reference signal. The second offset determination unit 12b determines the polarity of the difference voltage between the output signal of the first offset adjustment signal adding unit 15 to which the second offset adjustment signal is added and the offset reference signal (step 66).

前記極性が変化しない区間、選択回路部13Dは、オフセット制御部14Dからの制御信号をそのままオフセット調整信号加算部15Dに出力する。前記極性が変化した時、選択回路部13Dは、その時の前記制御信号を保持し、それ以後、前記制御信号の変化を受け付けなくする(ステップ67)。このとき、選択回路部13Dに保持された前記制御信号により、オフセット調整信号加算部15Dが作成する第1、第2のオフセット調整信号をそれぞれ第1、第2オフセット補正電圧とする。第1、第2のオフセット補正電圧の検出後は、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18及びスイッチ20a、20b、21a、21bを元に戻す(ステップ68)。以上により、オフセット調整の動作を完了する。   During the period in which the polarity does not change, the selection circuit unit 13D outputs the control signal from the offset control unit 14D to the offset adjustment signal addition unit 15D as it is. When the polarity changes, the selection circuit unit 13D holds the control signal at that time, and thereafter stops accepting the change of the control signal (step 67). At this time, the first and second offset adjustment signals created by the offset adjustment signal adding unit 15D are set as the first and second offset correction voltages, respectively, based on the control signal held in the selection circuit unit 13D. After detection of the first and second offset correction voltages, the input amplifier input signal setting unit 17, the feedback amplifier input signal setting unit 18, and the switches 20a, 20b, 21a, and 21b are returned to the original state (step 68). Thus, the offset adjustment operation is completed.

本発明の実施の形態6の負荷駆動装置は、上記オフセット調整の動作により、入力アンプ3Bの出力信号と前記三角波信号の中点電圧との差電圧が略ゼロになる第1、第2のオフセット補正電圧を検出する。これを付加することにより、帰還アンプ10と入力アンプ3Bのオフセット電圧の成分を削減し、系全体の出力オフセット電圧を削減することができる。
本発明の実施の形態6の負荷駆動装置は、パルス幅変調器5a、5bの入力信号の差電圧が0の時、パルス幅変調器5a、5bの互いの出力を50%dutyで駆動することで駆動出力回路8Aの出力信号の差電圧が0付近の線形性を良好にすることができる。さらに、出力ダイナミックレンジ付近でも良好な線形特性を保つことができる。
In the load driving device according to the sixth embodiment of the present invention, the first and second offsets in which the difference voltage between the output signal of the input amplifier 3B and the midpoint voltage of the triangular wave signal becomes substantially zero by the offset adjustment operation. Detect the correction voltage. By adding this, the offset voltage components of the feedback amplifier 10 and the input amplifier 3B can be reduced, and the output offset voltage of the entire system can be reduced.
The load driving device according to the sixth embodiment of the present invention drives the outputs of the pulse width modulators 5a and 5b at 50% duty when the difference voltage between the input signals of the pulse width modulators 5a and 5b is zero. Thus, it is possible to improve the linearity when the differential voltage of the output signal of the drive output circuit 8A is near zero. Furthermore, good linear characteristics can be maintained near the output dynamic range.

なお、本実施の形態6の負荷駆動装置は、実施の形態1の負荷駆動装置と同様に、第1、第2のオフセット調整信号の初期信号が加算された時点で、第1、第2のオフセット判定部12a、12bの出力信号が変化した場合、選択回路13a、13aは、それぞれ第1、第2のオフセット判定部12a、12bの出力信号の初期値を保持する。また、第1、第2のオフセット調整信号の最大値を加算しても第1、第2のオフセット判定部12a、12bの出力信号が変化しなかった場合、選択回路部13a、13bは、それぞれ第1、第2のオフセット判定部12a、12bの最後の出力信号を保持する。
なお、本実施の形態6の負荷駆動装置では、オフセット調整信号加算部15Dが作成する第1、第2のオフセット調整信号をステップ増加又は減少させたが、実施の形態4の負荷駆動装置と同様に構成して二分探索法を用いてもよい。
Note that, similarly to the load driving device of the first embodiment, the load driving device of the sixth embodiment, when the initial signals of the first and second offset adjustment signals are added, When the output signals of the offset determination units 12a and 12b change, the selection circuits 13a and 13a hold the initial values of the output signals of the first and second offset determination units 12a and 12b, respectively. Further, if the output signals of the first and second offset determination units 12a and 12b do not change even when the maximum values of the first and second offset adjustment signals are added, the selection circuit units 13a and 13b are respectively The last output signals of the first and second offset determination units 12a and 12b are held.
In the load driving device of the sixth embodiment, the first and second offset adjustment signals created by the offset adjustment signal adding unit 15D are increased or decreased by steps, but the load driving device of the fourth embodiment is the same as the load driving device of the fourth embodiment. A binary search method may be used.

《実施の形態7》
図13を用いて、本発明の実施の形態7の負荷駆動装置を説明する。図13は、本発明の実施の形態7の負荷駆動装置のブロック図である。実施の形態7の負荷駆動装置は、オフセット調整回路200の代わりに、オフセット調整回路200Eを有する点で実施の形態1の負荷駆動装置と異なる。それ以外の点については、実施の形態1の負荷駆動装置と同様の構成を有し、同一符号を付したものについては同様の機能を有するので重複する説明は省略する。
<< Embodiment 7 >>
A load driving device according to a seventh embodiment of the present invention will be described with reference to FIG. FIG. 13 is a block diagram of the load driving device according to the seventh embodiment of the present invention. The load driving device of the seventh embodiment is different from the load driving device of the first embodiment in that an offset adjustment circuit 200E is provided instead of the offset adjustment circuit 200. The other points have the same configuration as that of the load driving device of the first embodiment, and those given the same reference numerals have the same functions, and therefore redundant description is omitted.

オフセット調整回路200Eは、入力アンプオフセット判定部12、オフセット制御部14E、オフセット調整信号加算部15、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18、スイッチ部19、スイッチ20、21及び記憶部24を有する。オフセット制御部14Eは、その入力端子をオフセット調整開始信号入力端子11に接続される。オフセット制御部14Eは、その出力端子を選択回路13、入力アンプ入力信号設定部17、帰還アンプ入力信号設定部18、スイッチ部19及びスイッチ20、21にそれぞれ接続される。記憶部24は、スイッチ部19を介して選択回路部13及びオフセット調整信号加算部15に接続される。記憶部24は、オフセット補正電圧を記憶するため、メモリなどの記憶素子を備える。以上のようにオフセット調整回路200Eは構成される。   The offset adjustment circuit 200E includes an input amplifier offset determination unit 12, an offset control unit 14E, an offset adjustment signal addition unit 15, an input amplifier input signal setting unit 17, a feedback amplifier input signal setting unit 18, a switch unit 19, switches 20, 21 and A storage unit 24 is included. The offset control unit 14E has its input terminal connected to the offset adjustment start signal input terminal 11. The offset control unit 14E has its output terminal connected to the selection circuit 13, the input amplifier input signal setting unit 17, the feedback amplifier input signal setting unit 18, the switch unit 19, and the switches 20 and 21, respectively. The storage unit 24 is connected to the selection circuit unit 13 and the offset adjustment signal addition unit 15 via the switch unit 19. The storage unit 24 includes a storage element such as a memory in order to store the offset correction voltage. The offset adjustment circuit 200E is configured as described above.

次に、実施の形態7の負荷駆動装置のオフセット調整の動作を説明する。
オフセット調整開始信号入力端子11を介してオフセット調整開始信号が入力されると、オフセット制御部14は、スイッチ部19を制御して、選択回路部13とオフセット調整信号加算部15を短絡する。オフセット補正電圧を検出し選択回路部13にオフセット補正電圧を作成させる制御信号を保持した後、オフセット制御部14は、スイッチ部19を切替えて、記憶部24と選択回路部13、記憶部24とオフセット調整信号加算部15を短絡する。選択回路部13で保持していた制御信号を記憶部24に記憶させる。以降、記憶部24に記憶された前記制御信号を読み出し、オフセット調整信号加算部15に入力する。それ以外の動作は、実施の形態1のオフセット調整と同様であるので重複する説明は省略する。
Next, the offset adjustment operation of the load driving device according to the seventh embodiment will be described.
When an offset adjustment start signal is input via the offset adjustment start signal input terminal 11, the offset control unit 14 controls the switch unit 19 to short-circuit the selection circuit unit 13 and the offset adjustment signal addition unit 15. After detecting the offset correction voltage and holding a control signal for causing the selection circuit unit 13 to create the offset correction voltage, the offset control unit 14 switches the switch unit 19 to switch the storage unit 24, the selection circuit unit 13, and the storage unit 24. The offset adjustment signal adding unit 15 is short-circuited. The control signal held in the selection circuit unit 13 is stored in the storage unit 24. Thereafter, the control signal stored in the storage unit 24 is read and input to the offset adjustment signal adding unit 15. Since other operations are the same as those of the offset adjustment of the first embodiment, a duplicate description is omitted.

本発明の実施の形態7の負荷駆動装置は、オフセット補正電圧を作成させる制御信号を記憶部24に記憶しておくことにより、電源を入れる度にオフセット調整を実施する必要がなくなるので、オフセット調整にかかる時間を省くことができる。
以上、本発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
In the load driving device according to the seventh embodiment of the present invention, since the control signal for generating the offset correction voltage is stored in the storage unit 24, it is not necessary to perform the offset adjustment every time the power is turned on. Can save time.
While the present invention has been described in its preferred form with a certain degree of detail, the present disclosure of this preferred form should vary in the details of construction, and combinations and changes in order of elements are claimed. The present invention can be realized without departing from the scope and spirit of the invention.

本発明は、出力オフセット電圧を軽減するオフセット調整機能を有する負荷駆動装置及び負荷駆動方法に有用である。   The present invention is useful for a load driving device and a load driving method having an offset adjustment function for reducing the output offset voltage.

本発明の実施の形態1の負荷駆動装置のブロック図1 is a block diagram of a load driving device according to a first embodiment of the present invention. 本発明の実施の形態1の負荷駆動装置のオフセット調整のフローチャートFlowchart of offset adjustment of load drive device according to embodiment 1 of the present invention 本発明の実施の形態1の負荷駆動装置のオフセット調整回路の各信号の波形図Waveform diagram of each signal of the offset adjustment circuit of the load driving device according to the first embodiment of the present invention. 本発明の実施の形態1の負荷駆動装置のオフセット調整信号加算部の構成図Configuration diagram of an offset adjustment signal adding unit of the load driving device according to the first embodiment of the present invention. 本発明の実施の形態2の負荷駆動装置のブロック図Block diagram of a load driving apparatus according to a second embodiment of the present invention 本発明の実施の形態3の負荷駆動装置のブロック図Block diagram of a load driving device according to a third embodiment of the present invention 本発明の実施の形態4の負荷駆動装置のブロック図Block diagram of a load driving apparatus according to a fourth embodiment of the present invention 本発明の実施の形態4の負荷駆動装置のオフセット調整信号の波形図Waveform diagram of offset adjustment signal of load driving device of embodiment 4 of the present invention 本発明の実施の形態5の負荷駆動装置のブロック図Block diagram of a load driving apparatus according to a fifth embodiment of the present invention 本発明の実施の形態5の負荷駆動装置の負荷駆動用回路の各信号の波形図Waveform diagram of each signal of the load driving circuit of the load driving device according to the fifth embodiment of the present invention. 本発明の実施の形態6の負荷駆動装置のブロック図Block diagram of a load driving apparatus according to a sixth embodiment of the present invention 本発明の実施の形態6の負荷駆動装置のオフセット調整のフローチャートFlowchart of offset adjustment of load drive device according to embodiment 6 of the present invention 本発明の実施の形態7の負荷駆動装置のブロック図Block diagram of a load driving device according to a seventh embodiment of the present invention 従来例の負荷駆動装置のブロック図Block diagram of a conventional load driving device 従来例の負荷駆動装置の負荷駆動用回路の各信号の波形図Waveform diagram of each signal of the load driving circuit of the conventional load driving device

符号の説明Explanation of symbols

1 駆動信号入力端子
2 基準信号入力端子
3 入力アンプ
4 絶対値回路
5 パルス幅変調部
6 極性判定部
7 三角波発生部
8 駆動出力回路
9 負荷
10 帰還アンプ
11 オフセット調整開始信号入力端子
12 入力アンプオフセット判定部
13 選択回路部
14 オフセット制御部
15 オフセット調整信号加算部
16 オフセット基準端子、
17 入力アンプ入力信号設定部
18 帰還アンプ入力信号設定部
22 フィルタ
23 入力抵抗
24 記憶部
25 アップカウンタ
26 クロック作成部
27 開始信号作成部
100 負荷駆動用回路
200 オフセット調整回路
DESCRIPTION OF SYMBOLS 1 Drive signal input terminal 2 Reference signal input terminal 3 Input amplifier 4 Absolute value circuit 5 Pulse width modulation part 6 Polarity determination part 7 Triangle wave generation part 8 Drive output circuit 9 Load 10 Feedback amplifier 11 Offset adjustment start signal input terminal 12 Input amplifier offset Determination unit 13 Selection circuit unit 14 Offset control unit 15 Offset adjustment signal addition unit 16 Offset reference terminal,
17 Input amplifier input signal setting unit 18 Feedback amplifier input signal setting unit 22 Filter 23 Input resistance 24 Storage unit 25 Up counter 26 Clock generation unit 27 Start signal generation unit 100 Load drive circuit 200 Offset adjustment circuit

Claims (22)

駆動信号と基準信号とを入力し差動増幅して出力する入力アンプ、
三角波信号を出力する三角波発生部、
前記入力アンプの出力信号を被変調信号として、前記三角波信号を変調信号として入力しパルス幅変調信号を出力するパルス幅変調部、
前記パルス幅変調信号に基づいて負荷を駆動する信号を出力する駆動出力回路、及び
前記駆動出力回路の出力信号を増幅して前記入力アンプに帰還させるための帰還アンプ、
を有する負荷駆動装置であって、
前記入力アンプの入力端子にオフセット補正電圧を付加して出力するオフセット調整信号加算部、
所定の信号により前記駆動信号と前記基準信号を実質的に同電位にするための入力アンプ入力信号設定部、
所定の信号により前記帰還アンプの2つの入力信号を実質的に同電位にするための帰還アンプ入力信号設定部、及び
所定の信号により前記入力アンプの出力信号が略ゼロであるか否かを判定する入力アンプオフセット判定部、
をさらに備えたことを特徴とする負荷駆動装置。
An input amplifier that inputs a drive signal and a reference signal, differentially amplifies and outputs the input signal,
A triangular wave generator that outputs a triangular wave signal,
A pulse width modulation unit that outputs a pulse width modulation signal by inputting the output signal of the input amplifier as a modulated signal and the triangular wave signal as a modulation signal;
A drive output circuit for outputting a signal for driving a load based on the pulse width modulation signal; and a feedback amplifier for amplifying the output signal of the drive output circuit and feeding it back to the input amplifier;
A load driving device comprising:
An offset adjustment signal adding unit for adding an offset correction voltage to the input terminal of the input amplifier and outputting the same;
An input amplifier input signal setting unit for making the drive signal and the reference signal substantially the same potential by a predetermined signal;
A feedback amplifier input signal setting unit for setting two input signals of the feedback amplifier to substantially the same potential by a predetermined signal, and determining whether or not the output signal of the input amplifier is substantially zero by a predetermined signal Input amplifier offset determination unit
A load driving device further comprising:
前記入力アンプオフセット判定部の出力信号に応じて、前記オフセット調整信号加算部に前記オフセット補正電圧を作成させるための制御信号を出力するオフセット制御部をさらに備えたことを特徴とする請求項1に記載の負荷駆動装置。   2. The offset control unit according to claim 1, further comprising an offset control unit that outputs a control signal for causing the offset adjustment signal adding unit to create the offset correction voltage in accordance with an output signal of the input amplifier offset determination unit. The load driving device described. 前記オフセット調整信号加算部に前記オフセット補正電圧を作成させる、制御信号を出力するオフセット制御部と、前記入力アンプオフセット判定部の出力信号に応じて、前記制御信号を前記オフセット調整信号加算部に出力するための選択回路部とをさらに備えたことを特徴をする請求項1に記載の負荷駆動装置。   An offset control unit that outputs the control signal that causes the offset adjustment signal addition unit to create the offset correction voltage, and outputs the control signal to the offset adjustment signal addition unit according to the output signal of the input amplifier offset determination unit The load driving device according to claim 1, further comprising a selection circuit unit for performing the operation. 前記制御信号を記憶する記憶部をさらに備えたことを特徴とする請求項2又は請求項3に記載の負荷駆動装置。   The load driving device according to claim 2, further comprising a storage unit that stores the control signal. 前記入力アンプは、前記駆動信号が入力される第1の入力端子と前記基準信号が入力される第2の入力端子とを備え、前記オフセット補正電圧は、前記第2の入力端子に付加されることを特徴とする請求項1〜請求項4に記載の負荷駆動装置。   The input amplifier includes a first input terminal to which the drive signal is input and a second input terminal to which the reference signal is input, and the offset correction voltage is added to the second input terminal. The load driving device according to claim 1, wherein 前記入力アンプは、前記駆動信号が入力される第1の入力端子と前記基準信号が入力される第2の入力端子とを備え、前記オフセット補正電圧は、前記第1の入力端子に付加されることを特徴とする請求項1〜請求項4に記載の負荷駆動装置。   The input amplifier includes a first input terminal to which the drive signal is input and a second input terminal to which the reference signal is input, and the offset correction voltage is added to the first input terminal. The load driving device according to claim 1, wherein 前記入力アンプの出力信号を絶対値信号に変換する絶対値回路と、
前記入力アンプの入力信号の差電圧の極性を判定する極性判定部と、
をさらに備え、
前記パルス幅変調部は、前記入力アンプの出力信号を入力することに代えて、前記絶対値回路の前記絶対値信号を入力しパルス幅変調信号を出力するものであり、
前記駆動出力回路は、前記極性判定部の出力信号と前記パルス幅変調信号に基づいて負荷を駆動する信号を出力するものであり、
前記帰還アンプは、前記駆動出力回路の出力信号を差動増幅するもの、であることを特徴とする請求項1〜請求項6に記載の負荷駆動装置。
An absolute value circuit for converting an output signal of the input amplifier into an absolute value signal;
A polarity determination unit for determining the polarity of the difference voltage of the input signal of the input amplifier;
Further comprising
The pulse width modulation unit, instead of inputting the output signal of the input amplifier, inputs the absolute value signal of the absolute value circuit and outputs a pulse width modulation signal,
The drive output circuit outputs a signal for driving a load based on the output signal of the polarity determination unit and the pulse width modulation signal,
The load driving device according to claim 1, wherein the feedback amplifier differentially amplifies an output signal of the drive output circuit.
前記入力アンプは、
前記駆動信号から前記基準信号を減じた値を増幅して所定の基準値に出力する第1の増幅出力部と、
前記基準信号から前記駆動信号を減じた値を増幅して所定の基準値に出力する第2の増幅出力部とを有し、
前記パルス幅変調部は、
前記第1の増幅出力部の出力信号と前記三角波信号とを入力して第1のパルス幅変調信号を出力する第1のパルス幅変調器と、
前記第2の増幅出力部の出力信号と前記三角波信号とを入力して第2のパルス幅変調信号を出力する第2のパルス幅変調器とを有し、
前記駆動出力回路は、
前記第1のパルス幅変調信号に基づいて負荷を駆動する第1の駆動信号と、
前記第2のパルス幅変調信号に基づいて負荷を駆動する第2の駆動信号とを出力するものであり、
前記帰還アンプは、前記第1の駆動信号と前記第2の駆動信号とを差動増幅するものであることを特徴とする請求項1〜請求項6に記載の負荷駆動装置。
The input amplifier is
A first amplification output unit that amplifies a value obtained by subtracting the reference signal from the drive signal and outputs the amplified value to a predetermined reference value;
A second amplification output unit that amplifies a value obtained by subtracting the drive signal from the reference signal and outputs the amplified value to a predetermined reference value;
The pulse width modulator is
A first pulse width modulator that inputs an output signal of the first amplification output unit and the triangular wave signal and outputs a first pulse width modulation signal;
A second pulse width modulator that inputs the output signal of the second amplification output section and the triangular wave signal and outputs a second pulse width modulation signal;
The drive output circuit is
A first drive signal for driving a load based on the first pulse width modulation signal;
Outputting a second drive signal for driving a load based on the second pulse width modulation signal;
The load driving device according to claim 1, wherein the feedback amplifier differentially amplifies the first drive signal and the second drive signal.
前記オフセット調整信号加算部は、
前記第1の増幅出力部の出力信号に第1のオフセット補正電圧を付加する第1のオフセット調整信号加算器と、
前記第2の増幅出力部の出力信号に第2のオフセット補正電圧を付加する第2のオフセット調整信号加算器とを備え、
前記入力アンプの入力端子にオフセット補正電圧を付加することに代えて、
前記第1のパルス幅変調信号に第1のオフセット補正電圧を付加し、
前記第2のパルス幅変調信号に第2のオフセット補正電圧を付加することを特徴とする請求項8に記載の負荷駆動装置。
The offset adjustment signal adding unit is
A first offset adjustment signal adder for adding a first offset correction voltage to the output signal of the first amplification output unit;
A second offset adjustment signal adder for adding a second offset correction voltage to the output signal of the second amplification output unit;
Instead of adding an offset correction voltage to the input terminal of the input amplifier,
Adding a first offset correction voltage to the first pulse width modulation signal;
9. The load driving device according to claim 8, wherein a second offset correction voltage is added to the second pulse width modulation signal.
前記入力アンプオフセット判定部は、
前記入力アンプの出力信号の差電圧が略ゼロであるか否かを判定する代わりに、
前記第1のオフセット調整信号加算器の出力信号と、
前記第2のオフセット調整信号加算器の出力信号との差電圧が略ゼロであるか否かを判定するものであることを特徴とする請求項9に記載の負荷駆動装置。
The input amplifier offset determination unit
Instead of determining whether or not the difference voltage of the output signal of the input amplifier is substantially zero,
An output signal of the first offset adjustment signal adder;
10. The load driving device according to claim 9, wherein it is determined whether or not a voltage difference from an output signal of the second offset adjustment signal adder is substantially zero.
前記入力アンプオフセット判定部は、
前記入力アンプの出力信号の差電圧が略ゼロであるか否かを判定することに代えて、
第1のオフセット判定器と第2のオフセット判定器を備え、
第1のオフセット判定器は、前記第1のオフセット調整信号加算器の出力信号と前記入力アンプの出力信号との差電圧が略ゼロであるか否かを判定するものであり、
第2のオフセット判定器は、前記第2のオフセット調整信号加算器の出力信号と前記入力アンプの出力信号との差電圧が略ゼロであるか否かを判定するもの、
であることを特徴とする請求項9に記載の負荷駆動装置。
The input amplifier offset determination unit
Instead of determining whether the differential voltage of the output signal of the input amplifier is substantially zero,
A first offset determiner and a second offset determiner;
The first offset determiner determines whether or not a difference voltage between the output signal of the first offset adjustment signal adder and the output signal of the input amplifier is substantially zero.
A second offset determiner for determining whether or not a difference voltage between an output signal of the second offset adjustment signal adder and an output signal of the input amplifier is substantially zero;
The load driving device according to claim 9, wherein
前記第1及び第2の増幅出力部の出力の基準となる前記所定の基準値が前記三角波信号の略平均値であることを特徴とする請求項8〜請求項11のいずれかに記載の負荷駆動装置。   The load according to any one of claims 8 to 11, wherein the predetermined reference value serving as a reference of outputs of the first and second amplification output units is a substantially average value of the triangular wave signal. Drive device. 前記オフセット調整信号加算部は、少なくとも1つの定電流源と少なくとも1つの抵抗と少なくとも1つのスイッチを有することを特徴とする請求項1〜請求項11のいずれかに記載の負荷駆動装置。   The load driving device according to claim 1, wherein the offset adjustment signal adding unit includes at least one constant current source, at least one resistor, and at least one switch. 前記オフセット調整信号加算部は、前記基準信号が入力される基準信号入力端子と前記入力アンプとの間に直列に配設される少なくとも一つの抵抗と、前記抵抗に電流を流すための少なくとも一つの電流源とを有することを特徴とする請求項1〜請求項11のいずれかに記載の負荷駆動装置。   The offset adjustment signal adding unit includes at least one resistor arranged in series between a reference signal input terminal to which the reference signal is input and the input amplifier, and at least one for causing a current to flow through the resistor. It has a current source, The load drive device in any one of Claims 1-11 characterized by the above-mentioned. 前記オフセット調整信号加算部は、前記駆動信号が入力される駆動信号入力端子と前記入力アンプとの間に直列に配設される少なくとも一つの抵抗と、前記抵抗に電流を流すための少なくとも一つの電流源とを有することを特徴とする請求項1〜請求項4及び請求項6のいずれかに記載の負荷駆動装置。   The offset adjustment signal adding unit includes at least one resistor arranged in series between a drive signal input terminal to which the drive signal is input and the input amplifier, and at least one for causing a current to flow through the resistor. 7. The load driving device according to claim 1, further comprising a current source. 前記抵抗の実質的な抵抗値又は前記抵抗に流れる実質的な電流値が可変することを特徴とする請求項15又は請求項16に記載の負荷駆動装置。   The load driving device according to claim 15 or 16, wherein a substantial resistance value of the resistor or a substantial current value flowing through the resistor is variable. 駆動信号と基準信号とを入力し差動増幅して出力する入力アンプ、三角波信号を出力する三角波発生部、前記入力アンプの出力信号を被変調信号として、前記三角波信号を変調信号として入力しパルス幅変調信号を出力するパルス幅変調部、前記パルス幅変調信号に基づいて負荷を駆動する信号を出力する駆動出力回路、前記駆動出力回路の出力信号を増幅して前記入力アンプに帰還させる帰還アンプ、前記入力アンプの入力端子にオフセット補正電圧を付加して出力するオフセット調整信号加算部、所定の信号により前記駆動信号と前記基準信号を実質的に同電位にするための入力アンプ入力信号設定部、所定の信号により前記帰還アンプの2つの入力信号を実質的に同電位にするための帰還アンプ入力信号設定部、及び所定の信号により前記入力アンプの出力信号が略ゼロであるか否かを判定する入力アンプオフセット判定部を備える負荷駆動装置において、
前記負荷駆動装置の負荷駆動方法は、前記入力アンプと前記帰還アンプのオフセット電圧を調整するオフセット調整ステップを有し、
前記オフセット調整ステップは、
所定の信号により前記入力アンプ入力信号設定部が前記駆動信号と前記基準信号を実質的に同電位に設定し、前記帰還アンプ入力信号設定部が前記帰還アンプの入力信号を実質的に同電位に設定する設定ステップ、
前記オフセット調整信号加算部が前記入力アンプの入力端子に付加する前記オフセット補正電圧を順次可変制御する制御ステップ、
前記入力アンプオフセット判定部によって前記入力アンプの出力信号が略ゼロであることを検知する検知ステップ、及び
前記入力アンプの出力信号が略ゼロであることを検知した時の前記オフセット補正電圧を作成させる制御信号を保持する保持ステップ、
を備えたことを特徴とする負荷駆動装置の負荷駆動方法。
An input amplifier that inputs a drive signal and a reference signal and differentially amplifies and outputs it, a triangular wave generator that outputs a triangular wave signal, an output signal of the input amplifier as a modulated signal, and the triangular wave signal as a modulated signal A pulse width modulation unit for outputting a width modulation signal, a drive output circuit for outputting a signal for driving a load based on the pulse width modulation signal, and a feedback amplifier for amplifying the output signal of the drive output circuit and feeding it back to the input amplifier An offset adjustment signal adding unit for adding an offset correction voltage to the input terminal of the input amplifier and outputting it; an input amplifier input signal setting unit for making the drive signal and the reference signal substantially the same potential by a predetermined signal A feedback amplifier input signal setting unit for making two input signals of the feedback amplifier substantially the same potential by a predetermined signal, and a predetermined signal In the load driving apparatus including a determining input amplifier offset determination unit output signal of the filling power amplifier whether substantially zero,
The load driving method of the load driving device has an offset adjustment step of adjusting an offset voltage of the input amplifier and the feedback amplifier,
The offset adjustment step includes
Based on a predetermined signal, the input amplifier input signal setting unit sets the drive signal and the reference signal to substantially the same potential, and the feedback amplifier input signal setting unit sets the input signal of the feedback amplifier to substantially the same potential. Setting steps to set,
A control step for sequentially and variably controlling the offset correction voltage added to the input terminal of the input amplifier by the offset adjustment signal adding unit;
A detection step of detecting that the output signal of the input amplifier is substantially zero by the input amplifier offset determination unit, and generating the offset correction voltage when the output signal of the input amplifier is detected to be substantially zero. Holding step for holding the control signal;
A load driving method for a load driving device.
駆動信号と基準信号とを入力し差動増幅して所定の基準値に出力する入力アンプ、三角波信号を出力する三角波発生部、前記入力アンプの出力信号を被変調信号として、前記三角波信号を変調信号として入力しパルス幅変調信号を出力するパルス幅変調部、前記パルス幅変調信号に基づいて負荷を駆動する信号を出力する駆動出力回路、前記駆動出力回路の出力信号を増幅して前記入力アンプに帰還させる帰還アンプ、前記入力アンプの出力信号にオフセット補正電圧を付加して出力するオフセット調整信号加算部、所定の信号により前記駆動信号と前記基準信号を実質的に同電位にするための入力アンプ入力信号設定部、所定の信号により前記帰還アンプの入力信号を実質的に同電位にするための帰還アンプ入力信号設定部、及び所定の信号により前記オフセット調整信号加算部の出力信号が略ゼロであるか否かを判定する入力アンプオフセット判定部を備える負荷駆動装置において、
前記負荷駆動装置の負荷駆動方法は、前記入力アンプと前記帰還アンプのオフセット電圧を調整するオフセット調整ステップを有し、
前記オフセット調整ステップは、
所定の信号により前記入力アンプ入力信号設定部が前記駆動信号と前記基準信号を実質的に同電位に設定し、前記帰還アンプ入力信号設定部が前記帰還アンプの入力信号を実質的に同電位に設定する設定ステップ、
所定の信号により前記オフセット調整信号加算部が、前記所定の基準値に出力された前記入力アンプの出力信号に付加する前記オフセット補正電圧を、順次可変制御する制御ステップ、
前記入力アンプオフセット判定部によって前記オフセット調整信号加算部の出力信号が略ゼロであることを検知する検知ステップ、及び
前記オフセット調整信号加算部の出力信号が略ゼロであることを検知したときのオフセット補正電圧を作成させる制御信号を保持する保持ステップ、
を備えたことを特徴とする負荷駆動装置の負荷駆動方法。
An input amplifier that inputs a drive signal and a reference signal, differentially amplifies and outputs a predetermined reference value, a triangular wave generator that outputs a triangular wave signal, and modulates the triangular wave signal using the output signal of the input amplifier as a modulated signal A pulse width modulation section for inputting a signal and outputting a pulse width modulation signal; a drive output circuit for outputting a signal for driving a load based on the pulse width modulation signal; and an input amplifier for amplifying an output signal of the drive output circuit A feedback amplifier that feeds back to the input amplifier, an offset adjustment signal adding unit that outputs the output signal of the input amplifier by adding an offset correction voltage, and an input for making the drive signal and the reference signal substantially the same potential by a predetermined signal An amplifier input signal setting unit, a feedback amplifier input signal setting unit for setting the input signal of the feedback amplifier to substantially the same potential by a predetermined signal, and a predetermined signal In the load driving apparatus including a determining input amplifier offset determining unit that determines whether an output signal of said offset adjusting signal adding section is substantially zero, the
The load driving method of the load driving device has an offset adjustment step of adjusting an offset voltage of the input amplifier and the feedback amplifier,
The offset adjustment step includes
Based on a predetermined signal, the input amplifier input signal setting unit sets the drive signal and the reference signal to substantially the same potential, and the feedback amplifier input signal setting unit sets the input signal of the feedback amplifier to substantially the same potential. Setting steps to set,
A control step of sequentially variably controlling the offset correction voltage to be added to the output signal of the input amplifier output to the predetermined reference value by the offset adjustment signal adding unit according to a predetermined signal;
A detection step of detecting that the output signal of the offset adjustment signal adding unit is substantially zero by the input amplifier offset determining unit; and an offset when detecting that the output signal of the offset adjustment signal adding unit is substantially zero A holding step for holding a control signal for generating a correction voltage;
A load driving method for a load driving device.
前記負荷駆動装置がさらに前記制御信号を記憶する記憶部を有し、前記オフセット調整ステップが前記保持ステップの後にさらに、前記オフセット補正信号を記憶部に記憶させるステップを備えることを特徴とする請求項17及び請求項18に記載の負荷駆動方法。   The load driving device further includes a storage unit that stores the control signal, and the offset adjustment step further includes a step of storing the offset correction signal in the storage unit after the holding step. The load driving method according to claim 17 and claim 18. 前記制御ステップは、前記オフセット補正電圧が単調増加または単調減少するように制御することを特徴とする請求項17〜請求項19に記載の負荷駆動方法。   The load driving method according to claim 17, wherein the control step performs control so that the offset correction voltage monotonously increases or monotonously decreases. 前記制御ステップは、探索範囲を半分ずつ狭めながら目的の補正値を探し出す二分探索法によって前記オフセット補正電圧を制御することを特徴とする請求項17〜請求項19に記載の負荷駆動方法。   20. The load driving method according to claim 17, wherein the control step controls the offset correction voltage by a binary search method for finding a target correction value while narrowing a search range by half. 前記制御ステップの前記所定の基準値が前記三角波信号の略平均値であることを特徴とする請求項18に記載の負荷駆動方法。   The load driving method according to claim 18, wherein the predetermined reference value of the control step is a substantially average value of the triangular wave signal.
JP2004325523A 2004-11-09 2004-11-09 Device and method for loaded driving Withdrawn JP2006135904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004325523A JP2006135904A (en) 2004-11-09 2004-11-09 Device and method for loaded driving

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325523A JP2006135904A (en) 2004-11-09 2004-11-09 Device and method for loaded driving

Publications (2)

Publication Number Publication Date
JP2006135904A true JP2006135904A (en) 2006-05-25
JP2006135904A5 JP2006135904A5 (en) 2007-09-13

Family

ID=36728986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325523A Withdrawn JP2006135904A (en) 2004-11-09 2004-11-09 Device and method for loaded driving

Country Status (1)

Country Link
JP (1) JP2006135904A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141376A (en) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd Pwm driver and output offset correction method therefor
JP2011119886A (en) * 2009-12-02 2011-06-16 Fujitsu Semiconductor Ltd System having correction unit, and correction method for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141376A (en) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd Pwm driver and output offset correction method therefor
JP2011119886A (en) * 2009-12-02 2011-06-16 Fujitsu Semiconductor Ltd System having correction unit, and correction method for the same

Similar Documents

Publication Publication Date Title
JP4390716B2 (en) Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit
JP4833812B2 (en) PWM drive device and output offset correction method thereof
JP3831020B2 (en) Bridge circuit drive method, bridge circuit drive circuit, and disk drive
JP5376559B2 (en) Power supply circuit and power supply control method
JP2010200216A (en) Class-d amplifier
JP2008141376A5 (en)
US7889547B2 (en) Memory and writing method thereof
US20210091729A1 (en) Amplifier and signal processing circuit
US10034085B2 (en) Class-D amplifier, audio processing apparatus and method of driving class-D amplifier
JPS61165835A (en) Optical output stabilizer
JP2003318656A (en) Circuit for preventing shock sound
JP2006135904A (en) Device and method for loaded driving
US7564232B2 (en) Charging circuit and control method and integrated circuit utilizing the same
JP2008086103A (en) Motor drive current detection circuit
US7944289B2 (en) Minimum pulse generation in a class-D amplifier
JP2007096376A (en) Load drive method and load drive apparatus
JP2002230905A (en) Device and method for reproducing voice
KR20180050455A (en) Circuit having variable output and controller comprising the same
JP2005167429A (en) Current/voltage conversion circuit
US10855277B1 (en) Mitigating reliability issues in a low-voltage reference buffer driven by a high-voltage circuit
US12009749B2 (en) Smart power stage circuit of power converter and current monitoring circuit thereof
JP2567732Y2 (en) Step motor constant current drive circuit
JP2010156621A (en) Semiconductor device for sensor
US20150137662A1 (en) Apparatus and method of driving piezoelectric actuator, and system for driving piezoelectric actuator using the same
JP3591519B2 (en) Pulse width modulation circuit

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090312