JP2006134310A - データ信頼性を向上させることができるメモリ管理方法 - Google Patents

Abstract

【課題】 複数のメモリブロックを有する不揮発性メモリに貯蔵されたデータを管理する方法を提供する。
【解決手段】 まず、選択されたメモリブロックで読み出されたデータにエラーが発生したか否かが判別される。前記選択されたメモリブロックで読み出されたデータにエラーが発生した場合、前記選択されたメモリブロックがどのデータ領域に属するかが判別される。前記選択されたメモリブロックがコードデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数と一致するか否かが判別される。前記読み出されたデータのエラービット数が許容されるエラービット数と一致する場合、前記コードデータ領域の選択されたメモリブロックが余分のメモリブロックに取り替えられ、前記コードデータ領域の選択されたメモリブロックがユーザーデータ領域に指定される。
【選択図】 図３

Description

本発明は半導体メモリ装置に係り、さらに具体的には不揮発性メモリ装置に貯蔵されたデータを管理する方法に関する。

エラー検出及び訂正技術は多様な原因によって損傷されるデータの効率的な復旧を提供する。例えば、メモリにデータを貯蔵する過程で多様な原因によってデータが損傷されることができ、ソースから目的地にデータが伝送されるデータ伝送チャンネルの動揺（ｐｅｒｔｕｒｂａｔｉｏｎｓ）によってデータが損傷されることができる。損傷されたデータを検出して補正するために多様な方法が提案されている。よく知られたエラー検出技術はＲＳコード（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ ｃｏｄｅ）、ハミングコード（Ｈａｍｍｉｎｇ ｃｏｄｅ）、ＢＣＨ (Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ) コード、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）コードなどがある。このようなコードを利用して損傷されたデータを見つけて補正することが可能である。不揮発性メモリ装置が使われる大部分の応用分野において、データはエラー補正コード（ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｎｇ ｃｏｄｅ；ＥＣＣ）と呼ばれる値（以下、ＥＣＣデータという）とともに不揮発性メモリ装置に貯蔵される。

ＥＣＣデータは不揮発性メモリ装置の読み出し動作時に発生するエラーを訂正するためのことであり、ＥＣＣデータを利用して訂正可能なエラービット数は制限されている。一般的な不揮発性メモリ装置には、１ビットエラーを訂正するためのＥＣＣデータが貯蔵される。読み出し動作時に生ずる１ビットエラーは、したがって、よく知られたブロック取替え（ｂｌｏｃｋ ｒｅｐｌａｃｅｍｅｎｔ）のような別途の救済過程なしにエラー検出及び訂正技術を通じて訂正されることができる。

１ビットエラーが訂正されたデータにおいて、次の読み出し動作時追加的にエラーの発生する確率が高い。読み出されたデータのエラービット数が許容されるエラービット数を超過する場合、ブロック取替え方式で知られた別途の救済方式を通じて読み出されたデータを含むメモリブロックが不揮発性メモリ装置に提供される余分のメモリブロック（ｒｅｓｅｒｖｅｄ ｍｅｍｏｒｙ ｂｌｏｃｋ）に取り替えられる。この際、取り替えられたメモリブロックのデータは余分のメモリブロックにコピーされるであろう。一旦読み出されたデータが許容されるエラービット数を含めば、与えられたエラー検出及び訂正技術を通じて読み出されたデータのエラーが訂正される。しかし、たとえ読み出されたデータのエラーが訂正されても、エラー訂正されたデータは追後の読み出し動作時エラーの発生する確率が高い。したがって、エラー訂正されたデータの信頼性を向上させることができる技術が要求されている。

本発明の目的は、データの信頼性を向上させることができる不揮発性メモリ装置のデータ管理方法を提供することにある。

上述の諸般の目的を達成するすために本発明の一特徴によると、複数のメモリブロックを有する不揮発性メモリに貯蔵されたデータを管理する方法は、選択されたメモリブロックで読み出されたデータにエラーが発生したが否かを判別する段階と、前記選択されたメモリブロックで読み出されたデータにエラーが発生した場合、前記選択されたメモリブロックがどのデータ領域に属するかを判別する段階と、前記選択されたメモリブロックがコードデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数と一致するか否かを判別する段階と、前記読み出されたデータのエラービット数が許容されるエラービット数と一致する場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替え、前記コードデータ領域の選択されたメモリブロックをユーザーデータ領域に指定する段階とを含む。

例示的な実施形態において、前記選択されたメモリブロックを取り替えるのに使われた余分のメモリブロックは前記コードデータ領域に指定される。

例示的な実施形態において、前記読み出されたデータを除いた前記選択されたメモリブロックに貯蔵された残りのデータは前記取り替えられたメモリブロックにコピーされる。

例示的な実施形態において、前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正され、エラー訂正されたデータは前記取り替えられたメモリブロックに貯蔵される。

例示的な実施形態において、本発明による方法は、前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含む。

例示的な実施形態において、本発明による方法は、前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを欠陥メモリブロックに指定する段階をさらに含む。

例示的な実施形態において、前記コードデータ領域の選択されたメモリブロックに貯蔵されたデータは新しくロードされ、新しくロードされたデータは前記取り替えられた余分のメモリブロックに貯蔵される。

例示的な実施形態において、本発明による方法は前記選択されたメモリブロックが前記ユーザーデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数を超過したか否かを判別する段階をさらに含む。

例示的な実施形態において、前記読み出されたデータのエラービット数が許容されるエラービット数を超過しない場合、前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正される。

例示的な実施形態において、本発明による方法は前記読み出されたデータのエラービット数が許容されるエラービット数を超過する場合、前記選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含む。

例示的な実施形態において、前記選択されたメモリブロックは欠陥メモリブロックに指定される。

本発明の他の特徴によると、複数のメモリブロックを有する不揮発性メモリに貯蔵されたデータを管理する方法は、選択されたメモリブロックで読み出されたデータにエラーが発生したか否かを判別する段階と、前記選択されたメモリブロックで読み出されたデータにエラーが発生した場合、前記選択されたメモリブロックがデータ領域のうちのどのデータ領域に属するかに応じて前記データ領域のエラーを相異なっているように処理する段階を含む。

例示的な実施形態において、前記エラーを相異なっているように処理する段階は前記選択されたメモリブロックがコードデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数と一致するか否かを判別する段階と、前記読み出されたデータのエラービット数が許容されるエラービット数と一致する場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替え、前記コードデータ領域の選択されたメモリブロックをユーザーデータ領域に指定する段階を含む。

例示的な実施形態において、前記選択されたメモリブロックを取り替えるのに使われた余分のメモリブロックは前記コードデータ領域に指定される。

例示的な実施形態において、前記読み出されたデータを除いた前記選択されたメモリブロックに貯蔵された残りのデータは前記取り替えられたメモリブロックにコピーされる。

例示的な実施形態において、前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正され、エラー訂正されたデータは前記取り替えられたメモリブロックに貯蔵される。

例示的な実施形態において、前記エラーを相異なっているように処理する段階は前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含む。

例示的な実施形態において、前記エラーを相異なっているように処理する段階は前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを欠陥メモリブロックに指定する段階をさらに含む。

例示的な実施形態において、前記コードデータ領域の選択されたメモリブロックに貯蔵されたデータは新しくロードされ、新しくロードされたデータは前記取り替えられた余分のメモリブロックに貯蔵される。

例示的な実施形態において、前記エラーを相異なっているように処理する段階は前記選択されたメモリブロックが前記ユーザーデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数を超過したか否かを判別する段階をさらに含む。

例示的な実施形態において、前記読み出されたデータのエラービット数が許容されるエラービット数を超過しない場合、前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正される。

例示的な実施形態において、前記エラーを相異なっているように処理する段階は前記読み出されたデータのエラービット数が許容されるエラービット数を超過する場合、前記選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含む。

例示的な実施形態において、前記選択されたメモリブロックは欠陥メモリブロックに指定される。

第１及び第２メモリ領域のエラーを相異なっている方式で管理することで、第１メモリ領域に貯蔵されたデータまたはコードデータの信頼性を向上させることができる。

本発明の例示的な実施形態について図を参照して以下詳細に説明する。

図１は本発明による不揮発性メモリ装置を概略的に示すブロック図である。本発明による不揮発性メモリ装置はＮＡＮＤフラッシュメモリ装置である。しかし、本発明が他のメモリ装置（例えば、ＭＲＯＭ、ＰＲＯＭ、ＦＲＡＭ、ＮＯＲフラッシュメモリ装置など）に適用されることができることはこの分野の通常的な知識を習得した者等に自明である。

図１を参照すると、本発明による不揮発性メモリ装置１００は不揮発性メモリ１２０、バッファメモリ１４０、および制御回路１６０を含む。不揮発性メモリ１２０は、図２に示したように、第１メモリ領域１２１、第２メモリ領域１２２、および第３メモリ領域１２３で構成されたメモリセルアレイを含む。第１乃至第３メモリ領域１２１、１２２、１２３の各々はメモリブロックで構成され、各メモリブロックは複数個のページで構成される。コードデータ領域として第１メモリ領域１２１には応用プログラムのようなコードデータが貯蔵され、ユーザーデータ領域として第２メモリ領域１２２には一般的なデータとしてユーザーデータが貯蔵される。第３メモリ領域１２３は第１及び第２メモリ領域１２１、１２２のメモリブロックを取り替えるための余分のメモリ領域である。バッファメモリ１４０は不揮発性メモリ１２０で読み出されたデータを一時的に貯蔵するのに、そして不揮発性メモリ１２０に貯蔵されるデータを一時的に貯蔵するのに使われる。制御回路１６０は不揮発性メモリ１２０とバッファメモリ１４０の動作（例えば、読み出し及び書き込み動作）を制御するように構成される。制御回路１６０はエラー訂正コードＥＣＣブロック１６２を含む。ＥＣＣブロック１６２はバッファメモリ１４０から不揮発性メモリ１２０に書き込まれるデータが伝送される時書き込まれるデータと係わるＥＣＣデータを生成する。ＥＣＣブロック１６２は不揮発性メモリ１２０のからバッファメモリ１４０に読み出されたデータが伝送される時読み出されたデータにエラーが生成されたか否かを検出する。読み出されたデータにＥＣＣブロック１６２の許容されるエラービット数に該当するエラーが生成された場合、ＥＣＣブロック１６２は読み出されたデータのエラーを訂正する。ＥＣＣブロック１６２の訂正可能なエラービット数はあらかじめ決められる。例えば、ＥＣＣブロック１６２は許容されるエラービット数に該当する１ビットエラーを訂正するように構成されるであろう。しかし、ＥＣＣブロック１６２がこれに限らないことはこの分野の通常的な知識を習得した者等に自明である。

図１において、不揮発性メモリ１２０、バッファメモリ１４０、および制御回路１６０は単一の集積回路に含まれるように実現されることができる。不揮発性メモリ１２０、バッファメモリ１４０、および制御回路１６０はメモリシステムを構成するように互いに違う集積回路に実現されることができる。

図３は本発明による不揮発性メモリ装置のメモリ管理技法を説明するためのフローチャートである。以下、本発明による不揮発性メモリ装置のメモリ管理技法について図を参照して詳細に説明する。

制御回路１６０は不揮発性メモリ１２０からバッファメモリ１４０にデータが伝送されるように制御する。すなわち、制御回路１６０の制御に応じて読み出し動作が実行される（Ｓ１００）。説明の便宜上、読み出し動作時一ページ分量のデータ（以下、ページデータという）が不揮発性メモリ１２０からバッファメモリ１４０に伝送されると仮定する。不揮発性メモリ１２０からバッファメモリ１４０にページデータが伝送される間、制御回路１６０のＥＣＣブロック１６２は読み出されたページデータでエラーが生成されたか否かを検出する（Ｓ１１０）。もし読み出されたページデータでエラーが発生しなければ、読み出し動作は正常に終わる。もし読み出されたページデータでエラーが発生すれば、制御回路１６０はエラーがコードデータ領域として第１メモリ領域１２１で発生したか否かを判別する（Ｓ１２０）。もしそうではなければ、制御回路１６０は読み出し動作時２ビットエラーが発生したか否かを判別する（Ｓ１３０）。もし読み出し動作時発生したエラーがＥＣＣブロック１６２の許容されるエラービット数を超過する２ビットエラーではなければ、読み出し動作は正常に終わる。すなわち、読み出し動作時発生した第２メモリ領域１２２で読み出されたページデータのエラーがＥＣＣブロック１６２の許容されるエラービット数に属する１ビットエラーの場合、現在発生されたエラーは別途の救済過程なしにＥＣＣブロック１６２によって検出／訂正される。したがって、もし読み出し動作時発生したエラーが２ビットエラーではなければ、読み出し動作はブロック取替えのような別途の救済過程なしに正常に終わる。

第２メモリ領域１２２で読み出されたページデータのエラーがＥＣＣブロック１６２の許容されるエラービット数を超過した２ビットエラーの場合、現在読み出されたデータのページを含んだ第２メモリ領域１２２のメモリブロックは第３メモリ領域１２３のメモリブロックのうちの一つに取り替えられる（Ｓ１４０）。この際、エラーページデータを除いた残りのページデータは第３メモリ領域１２３の対応するメモリブロックにコピーされる。これと同時に、エラーページデータを含んだメモリブロックは欠陥メモリブロックに指定され、取り替えられたメモリブロックは第２メモリ領域１２２のメモリブロックに指定される。エラーページデータを含んだメモリブロックが取り替えられた後、読み出し動作は終わるであろう。もし読み出し動作時第２メモリ領域１２２で発生したエラーが２ビットエラーであれば、読み出し動作はブロック取替えのような別途の救済過程が実行された後終わる。

再びＳ１２０段階に戻ると、エラーが第１メモリ領域 １２１で発生した場合、制御回路１６０は現在発生されたエラーがＥＣＣブロック１６２の許容されるエラービット数に属する１ビットエラーであるか否かを判別する（Ｓ１５０）。もし現在発生されたエラーが１ビットエラーではなければ、すなわち、２ビットエラーが第１メモリ領域１２１で発生すれば、エラーが発生したページを含んだ第１メモリ領域１２１のメモリブロックは第３メモリ領域１２３の対応するメモリブロックに取り替えられる（Ｓ１６０）。この際、エラーが発生したメモリブロックは欠陥メモリブロックに指定され、第３メモリ領域１２３の取り替えられたメモリブロックは第１メモリ領域１２１のメモリブロックに指定される。ここで、第１メモリ領域１２１の欠陥メモリブロックに貯蔵されたデータに代えて新しく入力された（またはロードされた）データがよく知られた方式に従って欠陥メモリブロックに代えて指定されたメモリブロックに貯蔵される。以後、読み出し動作が終わる。もし現在発生されたエラーがＥＣＣブロック１６２の許容されるエラービット数に属する１ビットエラーであれば、すなわち、１ビットエラーが第１メモリ領域１２１で発生すれば、第１メモリ領域１２１のメモリブロックは第３メモリ領域１２３の対応するメモリブロックに取り替えられ、第１メモリ領域１２１のメモリブロックは第２メモリ領域１２２のメモリブロックに指定される（Ｓ１７０）。第１メモリ領域１２１のメモリブロックが第３メモリ領域１２３の対応するメモリブロックに取り替えられるとき、エラーが発生したページデータを除いた残りのページデータは新しく指定されたメモリブロックにコピーされる。エラーが発生したページデータはＥＣＣブロック１６２によって訂正され、エラー訂正されたページデータは新しく指定されたメモリブロックにコピーされる。以後、読み出し動作が終わる。

以上の説明から分かるように、第１メモリ領域１２１で１ビットエラー（ＥＣＣブロックの許容されるエラービット数に属する）が発生すれば、１ビットエラーが発生した第１メモリ領域１２１のメモリブロックのページデータは第３メモリ領域１２３の対応するメモリブロックにコピーされる。１ビットエラーが発生する第１メモリ領域１２１のメモリブロックは第２メモリ領域１２２のメモリブロックに指定される。これは第１メモリ領域 １２１に貯蔵されたデータの信頼性が向上することができることを意味する。すなわち、１ビットエラーが第１メモリ領域で発生されるごとに、第１メモリ領域のメモリブロックが余分のメモリブロックに取り替えられ、その結果、一ページで生ずる１ビットエラーの確率が一定に維持されることができる。結果的に、第１メモリ領域１２１に貯蔵されたデータの信頼性が向上することができる。

この実施形態において、第３メモリ領域のメモリブロックは第１及び第２メモリ領域にかかわらず、使用されるように構成された。しかし、第３メモリ領域のメモリブロックのうちの一部は第１メモリ領域のメモリブロックに代替されるように、残りのメモリブロックは第２メモリ領域のメモリブロックに代替されるように構成されることができる。

以上では、本発明による回路の構成及び動作を上述の説明及び図によって示したが、これは例をあげて説明したことに過ぎず、本発明の技術的思想及び範囲を逸脱しない範囲内で多様な変化及び変更が可能であることは勿論である。

本発明による不揮発性メモリ装置を概略的に示すブロック図である。 図１に示した不揮発性メモリのアレイ構造を示す図である。 本発明による不揮発性メモリ装置のメモリ管理技法を説明するためのフローチャートである。

符号の説明

１２０ 不揮発性メモリ
１４０ バッファメモリ
１６０ 制御回路
１６２ ＥＣＣブロック

Claims (23)

1. 複数のメモリブロックを有する不揮発性メモリに貯蔵されたデータを管理する方法において、
   選択されたメモリブロックで読み出されたデータにエラーが発生したか否かを判別する段階と、
   前記選択されたメモリブロックで読み出されたデータにエラーが発生した場合、前記選択されたメモリブロックがどのデータ領域に属するかを判別する段階と、
   前記選択されたメモリブロックがコードデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数と一致するか否かを判別する段階と、
   前記読み出されたデータのエラービット数が許容されるエラービット数と一致する場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替え、前記コードデータ領域の選択されたメモリブロックをユーザーデータ領域に指定する段階とを含むことを特徴とするメモリ管理方法。
2. 前記選択されたメモリブロックを取り替えるのに使われた余分のメモリブロックは前記コードデータ領域に指定されることを特徴とする請求項１に記載のメモリ管理方法。
3. 前記読み出されたデータを除いた前記選択されたメモリブロックに貯蔵された残りのデータは前記取り替えられたメモリブロックにコピーされることを特徴とする請求項１に記載のメモリ管理方法。
4. 前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正され、エラー訂正されたデータは前記取り替えられたメモリブロックに貯蔵されることを特徴とする請求項３に記載のメモリ管理方法。
5. 前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含むことを特徴とする請求項１に記載のメモリ管理方法。
6. 前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを欠陥メモリブロックに指定する段階をさらに含むことを特徴とする請求項５に記載のメモリ管理方法。
7. 前記コードデータ領域の選択されたメモリブロックに貯蔵されたデータは新しくロードされ、新しくロードされたデータは前記取り替えられた余分のメモリブロックに貯蔵されることを特徴とする請求項６に記載のメモリ管理方法。
8. 前記選択されたメモリブロックが前記ユーザーデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数を超過したか否かを判別する段階をさらに含むことを特徴とする請求項１に記載のメモリ管理方法。
9. 前記読み出されたデータのエラービット数が許容されるエラービット数を超過しない場合、前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正されることを特徴とする請求項８に記載のメモリ管理方法。
10. 前記読み出されたデータのエラービット数が許容されるエラービット数を超過する場合、前記選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含むことを特徴とする請求項８に記載のメモリ管理方法。
11. 前記選択されたメモリブロックは欠陥メモリブロックに指定されることを特徴とする請求項１０に記載のメモリ管理方法。
12. 複数のメモリブロックを有する不揮発性メモリに貯蔵されたデータを管理する方法において、
    選択されたメモリブロックで読み出されたデータにエラーが発生したが否かを判別する段階と、
    前記選択されたメモリブロックで読み出されたデータにエラーが発生した場合、前記選択されたメモリブロックがデータ領域のうちのいずれのデータ領域に属するかによって前記データ領域のエラーを相異なっているように処理する段階を含むことを特徴とするメモリ管理方法。
13. 前記エラーを相異なっているように処理する段階は、
    前記選択されたメモリブロックがコードデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数と一致するか否かを判別する段階と、
    前記読み出されたデータのエラービット数が許容されるエラービット数と一致する場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替え、前記コードデータ領域の選択されたメモリブロックをユーザーデータ領域に指定する段階とを含むことを特徴とする請求項１２に記載のメモリ管理方法。
14. 前記選択されたメモリブロックを取り替えるのに使われた余分のメモリブロックは前記コードデータ領域に指定されることを特徴とする請求項１３に記載のメモリ管理方法。
15. 前記読み出されたデータを除いた前記選択されたメモリブロックに貯蔵された残りのデータは前記取り替えられたメモリブロックにコピーされることを特徴とする請求項１３に記載のメモリ管理方法。
16. 前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正され、エラー訂正されたデータは前記取り替えられたメモリブロックに貯蔵されることを特徴とする請求項１３に記載のメモリ管理方法。
17. 前記エラーを相異なっているように処理する段階は、
    前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含むことを特徴とする請求項１３に記載のメモリ管理方法。
18. 前記エラーを相異なっているように処理する段階は、
    前記読み出されたデータのエラービット数が許容されるエラービット数と一致しない場合、前記コードデータ領域の選択されたメモリブロックを欠陥メモリブロックに指定する段階をさらに含むことを特徴とする請求項１７に記載のメモリ管理方法。
19. 前記コードデータ領域の選択されたメモリブロックに貯蔵されたデータは新しくロードされ、新しくロードされたデータは前記取り替えられた余分のメモリブロックに貯蔵されることを特徴とする請求項１８に記載のメモリ管理方法。
20. 前記エラーを相異なっているように処理する段階は、
    前記選択されたメモリブロックが前記ユーザーデータ領域の場合、前記読み出されたデータのエラービット数が許容されるエラービット数を超過したか否かを判別する段階をさらに含むことを特徴とする請求項１３に記載のメモリ管理方法。
21. 前記読み出されたデータのエラービット数が許容されるエラービット数を超過しない場合、前記読み出されたデータのエラーはエラー訂正コードブロックによって自動に訂正されることを特徴とする請求項２０に記載のメモリ管理方法。
22. 前記エラーを相異なっているように処理する段階は、
    前記読み出されたデータのエラービット数が許容されるエラービット数を超過する場合、前記選択されたメモリブロックを余分のメモリブロックに取り替える段階をさらに含むことを特徴とする請求項２０に記載のメモリ管理方法。
23. 前記選択されたメモリブロックは欠陥メモリブロックに指定されることを特徴とする請求項２２に記載のメモリ管理方法。
    

Images