JP2006120749A - 研磨方法及び研磨装置 - Google Patents

研磨方法及び研磨装置 Download PDF

Info

Publication number
JP2006120749A
JP2006120749A JP2004305178A JP2004305178A JP2006120749A JP 2006120749 A JP2006120749 A JP 2006120749A JP 2004305178 A JP2004305178 A JP 2004305178A JP 2004305178 A JP2004305178 A JP 2004305178A JP 2006120749 A JP2006120749 A JP 2006120749A
Authority
JP
Japan
Prior art keywords
polishing
slurry
film
polished
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004305178A
Other languages
English (en)
Inventor
Hidetoshi Noda
英利 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004305178A priority Critical patent/JP2006120749A/ja
Publication of JP2006120749A publication Critical patent/JP2006120749A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 シリコンウエハの過研磨時に生じるエロージョンやディッシング等の凹形状の拡大を抑制する。
【解決手段】 シリコンウエハ上にキャパシタ・ホール部を有するシリコンナイトライド膜を介して形成されたポリシリコン膜をCMP装置によって研磨する研磨方法において、CMP装置によってポリシリコン膜の研磨を行ってシリコンナイトライド膜が露出した時点で、被研磨面に導電水を供給しながら研磨を行うことによって、シリコンナイトライド膜上に残存するポリシリコン膜を除去する。
【選択図】 図2

Description

本発明は研磨方法及び研磨装置に関する。詳しくは、絶縁膜上に残存する導電膜を除去するために行なう研磨の際に被研磨面に希釈液を供給することによって、エロージョンやディッシング等の凹形状の拡大を抑制することができる研磨方法及び研磨装置に係るものである。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のDRAM(Dynamic Random Access Memory)が広く使用されている。
ここで、DRAMにおけるキャパシタの構造は大別すると、(1)スタック型構造と(2)トレンチ型構造の2種類があるが、DRAMの容量を保ちつつ、微細化に対応すべく、現在はトレンチ型構造が主流になりつつある。
以下、トレンチ型構造のDRAMにおけるキャパシタの製造方法について図面を参酌して説明する。
トレンチ型構造のDRAMにおけるキャパシタの製造は、先ず、図4(a)で示す様に、シリコンウエハ101表面にキャパシタ構造を形成する際に成膜する絶縁膜であるシリコンナイトライド膜102を形成した後、導電膜を埋め込むためのキャパシタ・ホール部103を形成する。
続いて、図4(b)で示す様に、シリコンナイトライド膜の上層全面に、キャパシタ・ホール部を埋め込む様に導電膜であるポリシリコン膜104を形成する。
その後、CMP(Chemical Mechanical Polishing)装置等のウエハ研磨装置を用いて研磨を行い、キャパシタ・ホール部のみにポリシリコン膜を残存させることによって、図4(c)で示す様なトレンチ型構造のキャパシタを得ることができる。
ところで、ポリシリコン膜を研磨する場合には、ポリシリコン膜の研磨に伴って露出するシリコンナイトライド膜を検出し(例えば、特許文献1参照。)、その後、更に所定時間の過研磨を行ってシリコンウエハ全面において確実に所要のシリコンナイトライド膜を露出させている。即ち、シリコンナイトライド膜が露出した時点で直ぐに研磨を停止すると、図5で示す様に、シリコンナイトライド膜の表面に局部的にポリシリコン膜が残存してしまうことが考えられるために、シリコンナイトライド膜の露出を検出した後に過研磨を行って、この様なポリシリコン膜の残存を確実に除去している。
特開2003−243346号公報
しかしながら、シリコンナイトライド膜の表面に残存するポリシリコン膜を除去すべく過研磨を行うと、図6中符号aで示すエロージョンや、図6中符号bで示すディッシングといった凹形状が拡大してしまう恐れがある。そして、凹形状が拡大し、キャパシタ・ホール部に形成されたポリシリコン膜が過剰に研磨されてしまうと、キャパシタの容量自体に変化が生じ、所望の容量を有するDRAMの製造が困難になってしまう。
本発明は以上の点に鑑みて創案されたものであって、過研磨時にキャパシタ・ホール部に生じる凹形状の拡大を抑制することができる研磨方法及び研磨装置を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る研磨方法は、トレンチ型キャパシタ構造を設けたシリコン基板上にキャパシタ・ホール部を有する絶縁膜を介して形成された導電膜を研磨する研磨方法において、前記導電膜の研磨を行い、前記絶縁膜を露出させる工程と、被研磨面に希釈液を供給しながら研磨を行い、前記絶縁膜上に残存する前記導電膜を除去する工程とを備える。
ここで、被研磨面に希釈液を供給しながら研磨を行い、絶縁膜上に局部的に残存する導電膜を除去することによって、エロージョンやディッシング等の凹形状の拡大を抑制しつつ、絶縁膜上に残存する導電膜の除去を行なうことができる。
以下、この点について詳細に説明を行う。
即ち、研磨を行う際には、被研磨面にスラリー(研磨剤)を供給しながら研磨を行うのであるが、研磨時のストッパー膜として機能する絶縁膜についてはスラリー中に含まれる砥粒によって研磨が行われていると考えられているために、研磨の際に希釈液を被研磨面に供給してスラリーを希釈すると、スラリー中に含まれる砥粒数が減少するために絶縁膜の研磨速度が低下してしまう。これに対して、導電膜についてはスラリー中に含まれる砥粒よりもスラリーの化学的な要素が大きく影響して研磨が行われていると考えられるために、研磨の際に希釈液を被研磨面に供給してスラリーを希釈したとしても、絶縁膜の研磨の場合と比較すると導電膜の研磨の場合には、被研磨面に希釈液を供給することによる研磨速度の低下量は少ない。従って、スラリーを希釈したとしても、絶縁膜上に局部的に残存する導電膜は充分に除去することができる。
一方、エロージョンやディッシング等の凹形状は、スラリー中に含まれる砥粒が接触し、機械的(物理的)に研磨されることによって拡大しているものと考えられる。従って、被研磨面に希釈液を供給してスラリーを希釈すると、スラリー中に含まれる砥粒数が減少するために、凹形状の拡大は抑制することができる。
以上のことより、被研磨面に希釈液を供給し、スラリーを希釈してスラリー中に含まれる砥粒数を減少させて絶縁膜上に残存する導電膜を除去することによって、凹形状の拡大を抑制しつつ、絶縁膜上に残存する導電膜の除去を行なうことができる。
なお、絶縁膜を露出させた後に研磨面に希釈液を供給するのは、即ち、絶縁膜が露出するまで被研磨面に希釈液を供給しないのは、最適化された成分バランスを崩すことでスラリー自身が不安定になりバラツキ拡大を懸念するためである。
即ち、導電膜の研磨にはスラリーの化学的な要素が大きく影響しており、スラリーを希釈すると砥粒とケミカルによるスラリーバランスを崩してしまうために、凹形状が発生し得ない絶縁膜が露出するまではスラリーの希釈を行なわず安定した研磨を行い、凹形状が発生・拡大し得る絶縁膜が露出した後にスラリーの希釈を行っているのである。
また、上記の目標を達成するために、本発明に係る研磨装置は、キャパシタ構造を設けたシリコン基板上にトレンチ型キャパシタ・ホール部を有する絶縁膜を介して形成された導電膜を研磨する研磨装置において、前記導電膜の研磨によって前記絶縁膜を露出させ、更に前記絶縁膜上に残存する前記導電膜を除去するために行う研磨の際に、被研磨面に希釈液を供給する希釈液供給手段を備えている。
ここで、導電膜の研磨によって絶縁膜を露出させ、更に絶縁膜上に残存する導電膜を除去するために行なう研磨の際に、被研磨面に希釈液を供給する希釈液供給手段によって、凹形状の拡大を抑制しつつ、絶縁膜上に残存する導電膜の除去を行なうことができる。
上記した本発明の研磨方法及び研磨装置では、過研磨時にエロージョンやディッシング等の凹形状の拡大を抑制でき、研磨品質の安定化及び研磨品質の向上を図ることができる。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図1は本発明を適用したウエハ研磨装置の一例を説明するための模式図であり、ここで示すウエハ研磨装置1は、装着されたウエハ2を回転させるヘッド3と、装着された研磨布4を回転させる回転基台5と、研磨布の被研磨面に研磨剤であるスラリーを供給するスラリー供給管6と、研磨布の被研磨面に導電水を供給する導電水供給管7とから構成されている。
また、スラリー供給管は、スラリーを収容したスラリータンク8とスラリー供給制御ポンプ9を介して接続されており、スラリー供給制御ポンプはスラリータンクからスラリー供給管へのスラリーの供給を制御している。同様に、導電水供給管は、導電水を収容した導電水タンク10と導電水供給制御ポンプ11を介して接続されており、導電水供給制御ポンプは導電水タンクから導電水供給管への導電水の供給を制御している。
ここで、本実施例では、希釈液として導電水供給管から導電水を供給することとしているが、希釈液はスラリー供給管から被研磨面に供給されるスラリーを希釈して、スラリー中に含まれる砥粒数を減少させることができれば充分であり、必ずしも導電水である必要は無く、いかなる希釈液であっても良い。
但し、過研磨時には、露出した絶縁膜とウエハ研磨装置の研磨布との摩擦により静電気が発生することが考えられ、この静電気によって絶縁膜と導電膜との境界部分において静電破壊によるスクラッチが発生すると考えられる。従って、絶縁膜と研磨布との摩擦によって発生した静電気の絶縁膜部分への蓄積を解消し、スクラッチの発生を抑制するために、過研磨時には導電性を有する希釈液を供給する方が好ましい。
以下、上記の様に構成された研磨装置を用いてトレンチ型構造のDRAMにおけるキャパシタを製造する方法について説明する。即ち、本発明を適用した研磨方法の一例について説明する。
本発明を適用したトレンチ型構造のDRAMにおけるキャパシタの製造では、上記した従来の製造方法と同様に、シリコンウエハ21表面に絶縁膜であるシリコンナイトライド膜22を形成した後に、導電膜を埋め込むためのキャパシタ・ホール部23を形成し、続いて、シリコンナイトライド膜の上層全面にキャパシタ・ホール部を埋め込む様に導電膜であるポリシリコン膜24を形成する(図2(a)参照。)。
次に、ヘッドに装着されたウエハを、研磨布を介して回転基台に当接させると共に、ウエハを所定圧力で回転基台に押し付け、ウエハと研磨布との間にスラリー供給管からスラリーを供給しながら、ヘッド及び研磨基台を回転させてポリシリコン膜の研磨を行う(図2(b)参照。)。
ポリシリコン膜の研磨を進めていき、ポリシリコン膜の下層のシリコンナイトライド膜が露出した時点で、スラリー供給制御ポンプによりスラリー供給管から供給するスラリー量を減少させると共に、ウエハと研磨布との間に導電水供給管から導電水を供給しながら研磨を行う(図2(c)参照。)。
なお、シリコンナイトライド膜の露出の検出法としては、(1)シリコンナイトライド膜の露出に伴って変動する回転基台の回転トルクを利用して検出するトルク検出法、(2)シリコンナイトライド膜の露出に伴って変動する被研磨面の表面状態をレーザーによって検出するレーザー検出法及び(3)研磨布にアノード電極とカソード電極とを設けて、シリコンナイトライド膜の露出に伴ってアノード電極とカソード電極との間に流れる電流の変動を利用して検出する電流検出法等がある。
その後、図2(c)中符号cで示す様な、シリコンナイトライド膜上に残存したポリシリコン膜の除去を行なうべく、所定時間研磨を行った後、研磨基台をウエハから離隔させ研磨処理を終了する(図2(d)参照。)。
本発明を適用したウエハ研磨装置及びウエハ研磨方法では、シリコンナイトライド膜の露出を検出した時点で導電水を供給することでスラリーが希釈され、過研磨時にウエハと研磨布との間に存在する砥粒数が減少するために、砥粒が接触し、機械的(物理的)に研磨を施すことによって生じると考えられるエロージョンやディッシング等の凹形状の拡大を抑制することができる。
ここで、図3(a)にスラリーの希釈率とエロージョンによる凹部深さ及びディッシングによる凹部深さとの関係を表している。なお、スラリー供給管から供給するスラリーの状態が希釈率1:3の状態である。
図3から、導電水を供給して希釈率を大きくしていくと、エロージョンによる凹部深さ及びディッシングによる凹部深さが共に小さくなっていることが分かる。
また、本発明を適用したウエハ研磨装置及びウエハ研磨方法では、シリコンナイトライド膜の露出を検出した時点で導電水を供給しているために、即ち、シリコンナイトライド膜の露出の検出前は導電水の供給を行なっていないために、最適化された砥粒とケミカルのバランスを崩すことなくバラツキを抑制することができる。
即ち、スラリーの希釈率とポリシリコン膜の研磨レートとの関係は、図3(b)に示す通りであり、導電水を供給して希釈率を大きくしていくと、研磨レートは若干ではあるが低下してしまう。従って、エロージョンやディッシングの発生に無関係であるシリコンナイトライド膜の露出の検出前に導電水を供給しないことで、ポリシリコン膜の研磨安定性を確保し、研磨処理能力の低下も極力抑えているのである。
また、本発明を適用したウエハ研磨装置及びウエハ研磨方法では、シリコンナイトライド膜の露出を検出した時点で、スラリー供給制御ポンプによりスラリー管から供給するスラリー量を減少させるために、ウエハ研磨に使用するスラリー量を抑制することが可能となり、ウエハ研磨のコスト削減が実現する。
本発明を適用したウエハ研磨装置の一例を説明するための模式図である。 本発明を適用したウエハ研磨方法の一例を説明するための模式図である。 スラリーの希釈率と凹部深さ及び研磨レートとの関係を示すグラフである。 従来のトレンチ型構造のDRAMにおけるキャパシタの製造方法を説明するための模式図である。 ポリシリコン膜の残存を説明するための模式図である。 エロージョン及びディッシングを説明するための模式図である。
符号の説明
1 ウエハ研磨装置
2 ウエハ
3 ヘッド
4 研磨布
5 回転基台
6 スラリー供給管
7 導電水供給管
8 スラリータンク
9 スラリー供給制御ポンプ
10 導電水タンク
11 導電水供給制御ポンプ
21 シリコンウエハ
22 シリコンナイトライド膜
23 トレンチ型キャパシタ・ホール部
24 ポリシリコン膜

Claims (4)

  1. トレンチ型キャパシタ構造を設けたシリコン基板上にキャパシタ・ホール部を有する絶縁膜を介して形成された導電膜を研磨する研磨方法において、
    前記導電膜の研磨を行い、前記絶縁膜を露出させる工程と、
    被研磨面に希釈液を供給しながら研磨を行い、前記絶縁膜上に残存する前記導電膜を除去する工程とを備える
    ことを特徴とする研磨方法。
  2. 被研磨面に導電液を供給しながら研磨を行い、前記絶縁膜上に残存する前記導電膜を除去する
    ことを特徴とする請求項1に記載の研磨方法。
  3. キャパシタ構造を設けたシリコン基板上にトレンチ型キャパシタ・ホール部を有する絶縁膜を介して形成された導電膜を研磨する研磨装置において、
    前記導電膜の研磨によって前記絶縁膜を露出させ、更に前記絶縁膜上に残存する前記導電膜を除去するために行う研磨の際に、被研磨面に希釈液を供給する希釈液供給手段を備える
    ことを特徴とする研磨装置。
  4. 前記希釈液供給手段は導電液を供給する
    ことを特徴とする請求項3に記載の研磨装置。
JP2004305178A 2004-10-20 2004-10-20 研磨方法及び研磨装置 Pending JP2006120749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004305178A JP2006120749A (ja) 2004-10-20 2004-10-20 研磨方法及び研磨装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004305178A JP2006120749A (ja) 2004-10-20 2004-10-20 研磨方法及び研磨装置

Publications (1)

Publication Number Publication Date
JP2006120749A true JP2006120749A (ja) 2006-05-11

Family

ID=36538365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004305178A Pending JP2006120749A (ja) 2004-10-20 2004-10-20 研磨方法及び研磨装置

Country Status (1)

Country Link
JP (1) JP2006120749A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098557A (ja) * 2011-10-27 2013-05-20 Rohm & Haas Electronic Materials Cmp Holdings Inc 調整可能な研磨配合物を用いて研磨する方法
JP2013118361A (ja) * 2011-10-27 2013-06-13 Rohm & Haas Electronic Materials Cmp Holdings Inc 基板を研磨する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098557A (ja) * 2011-10-27 2013-05-20 Rohm & Haas Electronic Materials Cmp Holdings Inc 調整可能な研磨配合物を用いて研磨する方法
JP2013118361A (ja) * 2011-10-27 2013-06-13 Rohm & Haas Electronic Materials Cmp Holdings Inc 基板を研磨する方法

Similar Documents

Publication Publication Date Title
JP6030703B2 (ja) 誘電性CMPスラリーにおけるCsOHの使用
JP2008235608A (ja) 研磨方法及び研磨装置
JP3344615B2 (ja) 半導体装置の製造方法
US20160035598A1 (en) Method for chemical planarization and chemical planarization apparatus
KR100552435B1 (ko) 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법
JP2004165356A (ja) 半導体装置の製造方法
JP3668046B2 (ja) 研磨布及びこの研磨布を用いた半導体装置の製造方法
US6443807B1 (en) Polishing process for use in method of fabricating semiconductor device
JP2006120749A (ja) 研磨方法及び研磨装置
JP2008021704A (ja) 半導体装置の製造方法
JP3117431B2 (ja) 多結晶シリコンを研磨するプロセス及びそれに適したスラリ
KR100338272B1 (ko) 매립 금속배선의 형성방법
JP2003077921A (ja) 半導体装置の製造方法
JP4202955B2 (ja) 有機膜の化学的機械的研磨方法
JP4301305B2 (ja) 基体研磨方法、半導体装置の製造方法
US6190999B1 (en) Method for fabricating a shallow trench isolation structure
Hwang et al. Accelerated corrosion and oxidation of tungsten plug during tungsten CMP
JP2008004881A (ja) 素子分離構造部の製造方法
KR100842742B1 (ko) 화학적 기계적 연마 슬러리 및 이를 이용한 연마 방법
JP2006121021A (ja) 半導体素子の素子分離膜形成方法
JP2010182869A (ja) 半導体装置の製造方法
KR20070002547A (ko) 반도체 소자의 제조방법
JP2007305961A (ja) 化学的機械的研磨スラリー及びこれを用いる研磨方法
JP2008153571A (ja) 半導体装置の製造方法
JP2005142441A (ja) ウエハ研磨装置及びウエハ研磨方法