JP2006119758A - Low-voltage operating circuit - Google Patents

Low-voltage operating circuit Download PDF

Info

Publication number
JP2006119758A
JP2006119758A JP2004304755A JP2004304755A JP2006119758A JP 2006119758 A JP2006119758 A JP 2006119758A JP 2004304755 A JP2004304755 A JP 2004304755A JP 2004304755 A JP2004304755 A JP 2004304755A JP 2006119758 A JP2006119758 A JP 2006119758A
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
current
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004304755A
Other languages
Japanese (ja)
Other versions
JP4583135B2 (en
Inventor
Hiroshi Kobori
浩 小堀
Satoshi Sekiguchi
智 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004304755A priority Critical patent/JP4583135B2/en
Publication of JP2006119758A publication Critical patent/JP2006119758A/en
Application granted granted Critical
Publication of JP4583135B2 publication Critical patent/JP4583135B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-voltage operating circuit for effectively operating a band-gap reference voltage generating circuit or a constant-current generating circuit. <P>SOLUTION: The low-voltage operating circuit, for operating a band-gap reference voltage generating circuit having both a current mirror circuit and an output transistor to which the output current of the current mirror circuit is supplied, includes a first transistor connected in series with one diode-connected transistor that forms the current mirror circuit; a second transistor connected in series with the output transistor and having the first transistor and a control electrode commonly connected thereto; and a plurality of third transistors that keep below a predetermined value the potential difference between the control electrode of the first transistor and an electrode located on the side of the one transistor of the first transistor. The first transistor, the second transistor and the plurality of third transistors constitute the current mirror circuit. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、定電流発生回路、基準電圧発生回路等を低電圧の電源電圧で動作させる低電圧動作回路に関する。   The present invention relates to a low voltage operation circuit that operates a constant current generation circuit, a reference voltage generation circuit, and the like with a low power supply voltage.

図4及び図5を参照しつつ、一般的なバンドギャップ型基準電圧発生回路と定電流発生回路について説明する。図4は、一般的なバンドギャップ型基準電圧発生回路を示す回路図である。また、図5は、一般的な定電流発生回路を示す回路図である。   A general band gap type reference voltage generation circuit and a constant current generation circuit will be described with reference to FIGS. FIG. 4 is a circuit diagram showing a general band gap type reference voltage generating circuit. FIG. 5 is a circuit diagram showing a general constant current generating circuit.

===バンドギャップ型基準電圧発生回路の構成===
図4において、ダイオード接続(ベース・コレクタ間が短絡)されたNPNトランジスタQ1とNPNトランジスタQ2とは、電流ミラー回路を構成する。そして、トランジスタQ1のエミッタは直接接地され、一方、トランジスタQ2のエミッタは抵抗R3を介して接地される。NPNトランジスタQ3のベースはトランジスタQ2のコレクタと接続され、エミッタは接地されている。更に、トランジスタQ1及びQ2のコレクタには各々抵抗R1及びR2が接続されている。そして、上記のトランジスタQ1、Q2、Q3及び抵抗R1、R2、R3は、基準電圧発生部を構成する。
=== Configuration of Band Gap Type Reference Voltage Generation Circuit ===
In FIG. 4, a diode-connected (base-collector short circuit) NPN transistor Q1 and NPN transistor Q2 constitute a current mirror circuit. The emitter of transistor Q1 is then directly grounded, while the emitter of transistor Q2 is grounded through resistor R3. The base of the NPN transistor Q3 is connected to the collector of the transistor Q2, and the emitter is grounded. Further, resistors R1 and R2 are connected to the collectors of the transistors Q1 and Q2, respectively. The transistors Q1, Q2, and Q3 and the resistors R1, R2, and R3 constitute a reference voltage generation unit.

抵抗R4及びダイオードD1、D2は、電源電圧VCCと接地との間に直列接続されており、抵抗R4及びダイオードD1の接続点には定電圧が発生する。NPNトランジスタQ9は、この定電圧がベースに印加されて動作するものであり、前記基準電圧発生部が起動した後は動作を停止するものである。このトランジスタQ9のエミッタは抵抗R1、R2の一端側の共通接続点と接続される。NPNトランジスタQ4は、トランジスタQ9と並列接続され、後述するように当該トランジスタQ9と相補的に動作するものであり、そのベースはトランジスタQ3のコレクタと接続される。更に、NPNトランジスタQ10は、ベースがトランジスタQ4のベースと接続され、コレクタが電源電圧VCCと接続され、エミッタが抵抗R7を介して接地される。そして、トランジスタQ10のエミッタは基準電圧VREFを出力する端子となる。つまり、このトランジスタQ10は、基準電圧VREFを出力するためのバッファの機能を有するものである。   The resistor R4 and the diodes D1 and D2 are connected in series between the power supply voltage VCC and the ground, and a constant voltage is generated at the connection point between the resistor R4 and the diode D1. The NPN transistor Q9 operates when this constant voltage is applied to the base, and stops operating after the reference voltage generator is activated. The emitter of the transistor Q9 is connected to a common connection point on one end side of the resistors R1 and R2. The NPN transistor Q4 is connected in parallel with the transistor Q9 and operates complementarily to the transistor Q9 as will be described later, and its base is connected to the collector of the transistor Q3. Further, the NPN transistor Q10 has a base connected to the base of the transistor Q4, a collector connected to the power supply voltage VCC, and an emitter grounded through a resistor R7. The emitter of the transistor Q10 serves as a terminal for outputting the reference voltage VREF. That is, the transistor Q10 has a buffer function for outputting the reference voltage VREF.

前記基準電圧発生部においては、温度変化の影響を受けない基準電圧を発生させるため、トランジスタQ1及びQ3のコレクタ電流を等しくすることが必要となる。そこで、当該コレクタ電流の供給元として電流ミラー回路を用いる場合、PNPトランジスタQ5及びQ6からなる電流ミラー回路と、PNPトランジスタQ7及びQ8からなる電流ミラー回路とを用いることとなる。詳しくは、トランジスタQ5のエミッタは抵抗R5を介して電源電圧VCCと接続され、ダイオード接続された側のトランジスタQ6のエミッタは抵抗R6を介して電源電圧VCCと接続される。更に、ダイオード接続された側のトランジスタQ7のエミッタはトランジスタQ5のコレクタと接続されるとともに当該トランジスタQ7のコレクタはトランジスタQ4、Q9のコレクタと接続され、一方、トランジスタQ8のエミッタはトランジスタQ6のコレクタと接続されるとともに当該トランジスタQ8のコレクタはトランジスタQ4、Q10のベースと接続されている。つまり、トランジスタQ5及びQ6からなる電流ミラー回路と、トランジスタQ7及びQ8からなる電流ミラー回路とは、ダイオード接続された側のトランジスタQ6(Q7)がダイオード接続されていない側のトランジスタQ8(Q5)と直列接続された2段の電流ミラー回路となっている。これにより、トランジスタQ5及びQ6のベース電流による影響をトランジスタQ7及びQ8で補正することができ、前記基準電圧発生部に適切な電流を供給することが可能となる。   In the reference voltage generator, it is necessary to make the collector currents of the transistors Q1 and Q3 equal to generate a reference voltage that is not affected by temperature changes. Therefore, when a current mirror circuit is used as a supply source of the collector current, a current mirror circuit composed of PNP transistors Q5 and Q6 and a current mirror circuit composed of PNP transistors Q7 and Q8 are used. Specifically, the emitter of transistor Q5 is connected to power supply voltage VCC via resistor R5, and the emitter of transistor Q6 on the diode-connected side is connected to power supply voltage VCC via resistor R6. Further, the emitter of transistor Q7 on the diode-connected side is connected to the collector of transistor Q5, and the collector of transistor Q7 is connected to the collectors of transistors Q4 and Q9, while the emitter of transistor Q8 is connected to the collector of transistor Q6. The collector of the transistor Q8 is connected to the bases of the transistors Q4 and Q10. That is, the current mirror circuit composed of the transistors Q5 and Q6 and the current mirror circuit composed of the transistors Q7 and Q8 are the same as the transistor Q8 (Q5) on the side where the diode-connected transistor Q6 (Q7) is not diode-connected. It is a two-stage current mirror circuit connected in series. As a result, the influence of the base currents of the transistors Q5 and Q6 can be corrected by the transistors Q7 and Q8, and an appropriate current can be supplied to the reference voltage generator.

===バンドギャップ型基準電圧発生回路の動作===
初めに、温度依存性のない電圧VREF′を発生する動作を説明する。トランジスタQ2を流れる出力電流は、トランジスタQ1を流れる出力電流よりも小さくなるように設定される。そのために、例えば、トランジスタQ2の電流密度はトランジスタQ1の約1/10に設定される。すると、トランジスタQ1のベースエミッタ間電圧がトランジスタQ2のベースエミッタ間電圧よりも大きくなり、抵抗R3の両端にΔVBEが発生する。同時に、トランジスタQ2のコレクタ負荷となる抵抗R2の両端には、ΔVBE・R2/R3の増幅電圧が発生する(但し、数式で表されるR2、R3は、抵抗R2、R3の抵抗値とする)。従って、抵抗R1、R2の一端側(トランジスタQ4、Q9のエミッタ)に発生する電圧VREF′は、トランジスタQ3のベースエミッタ間電圧VBEと、トランジスタQ2の増幅電圧ΔVBE・R2/R3との和となる。ここで、VBEは負の温度係数を有し、ΔVBE・R2/R3は正の温度係数を有する。そこで、抵抗R2、R3の抵抗値を適当に選択すれば、増幅電圧ΔVBE・R2/R3はΔVBEを反転増幅したものとなることから、電圧VREF′として、温度変化の影響を受けることのない電圧値を発生することが可能となる。特に、半導体集積回路内でバンドギャップ型基準電圧発生回路を構成する場合、VBEとΔVBE・R2/R3との和がシリコンのエネルギーギャップ電圧(約1.2V)となったときに、電圧VREF′は温度変化の影響を受けなくなる。
=== Operation of Band Gap Type Reference Voltage Generation Circuit ===
First, an operation for generating the voltage VREF ′ having no temperature dependency will be described. The output current flowing through transistor Q2 is set to be smaller than the output current flowing through transistor Q1. Therefore, for example, the current density of the transistor Q2 is set to about 1/10 of that of the transistor Q1. Then, the base-emitter voltage of the transistor Q1 becomes larger than the base-emitter voltage of the transistor Q2, and ΔVBE is generated at both ends of the resistor R3. At the same time, an amplified voltage of ΔVBE · R2 / R3 is generated at both ends of the resistor R2 serving as a collector load of the transistor Q2 (however, R2 and R3 represented by mathematical expressions are resistance values of the resistors R2 and R3). . Accordingly, the voltage VREF ′ generated at one end of the resistors R1 and R2 (emitters of the transistors Q4 and Q9) is the sum of the base-emitter voltage VBE of the transistor Q3 and the amplified voltage ΔVBE · R2 / R3 of the transistor Q2. . Here, VBE has a negative temperature coefficient, and ΔVBE · R2 / R3 has a positive temperature coefficient. Therefore, if the resistance values of the resistors R2 and R3 are appropriately selected, the amplified voltage ΔVBE · R2 / R3 is obtained by inverting and amplifying ΔVBE, so that the voltage VREF ′ is not affected by the temperature change. A value can be generated. In particular, when a band gap type reference voltage generating circuit is configured in a semiconductor integrated circuit, when the sum of VBE and ΔVBE · R2 / R3 becomes the silicon energy gap voltage (about 1.2 V), the voltage VREF ′ Is not affected by temperature changes.

電源電圧VCCが投入されると、トランジスタQ9のベースにはダイオードD1、D2の順方向電圧の加算電圧(例えば1.4V)が発生する。このとき、電圧VREF′がまだ発生していないため、トランジスタQ9は動作し、これに伴って電流ミラー回路を構成するトランジスタQ5、Q6、Q7、Q8も動作する。これにより、トランジスタQ7のコレクタ電流がトランジスタQ9を介して前記基準電圧発生部に供給され、電圧VREF′が発生することとなる。トランジスタQ3が動作することに伴って、トランジスタQ4が動作し始める。このとき、電圧VREF′は、トランジスタQ4のベースエミッタ間電圧だけ上昇し、更にトランジスタQ10のベースエミッタ間電圧だけ下降して基準電圧VREFとなるため、基準電圧VREFは電圧VREF′と等しくなる。尚、バンドギャップ型基準電圧発生回路が動作すると、トランジスタQ4のベース電圧はトランジスタQ9のベース電圧より高くなるため、トランジスタQ4がトランジスタQ9に代わって相補的に動作することとなる。つまり、抵抗R4、ダイオードD1、D2、及びトランジスタQ9は、バンドギャップ型基準電圧発生回路を動作させるための起動回路の機能を果たすものである。こうして、電源電圧VCCと温度変化の影響を受けない基準電圧VREFが継続して発生することとなる。   When the power supply voltage VCC is turned on, an added voltage (for example, 1.4 V) of forward voltages of the diodes D1 and D2 is generated at the base of the transistor Q9. At this time, since the voltage VREF 'has not yet been generated, the transistor Q9 operates, and accordingly, the transistors Q5, Q6, Q7, and Q8 constituting the current mirror circuit also operate. As a result, the collector current of the transistor Q7 is supplied to the reference voltage generator through the transistor Q9, and the voltage VREF ′ is generated. As the transistor Q3 operates, the transistor Q4 starts to operate. At this time, the voltage VREF ′ increases by the base-emitter voltage of the transistor Q4, and further decreases by the base-emitter voltage of the transistor Q10 to become the reference voltage VREF, so that the reference voltage VREF becomes equal to the voltage VREF ′. When the band gap type reference voltage generating circuit operates, the base voltage of the transistor Q4 becomes higher than the base voltage of the transistor Q9, so that the transistor Q4 operates complementarily in place of the transistor Q9. That is, the resistor R4, the diodes D1 and D2, and the transistor Q9 serve as a starting circuit for operating the bandgap reference voltage generation circuit. Thus, the reference voltage VREF that is not affected by the power supply voltage VCC and the temperature change is continuously generated.

===定電流発生回路の構成===
図5において、誤差増幅器EAMPは、+(非反転)入力端子に所定の基準電圧VREFが印加されるとともに、−(反転入力)端子に検出抵抗R101の両端に発生する検出電圧が印加され、基準電圧VREFと検出電圧との差に応じた出力電圧を発生するものである。つまり、誤差増幅器EAMPは、+端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。尚、基準電圧VREFの供給元としては、例えば図4に示すバンドギャップ型基準電圧発生回路を使用することができる。NPNトランジスタQ101は、誤差増幅器EAMPからの出力電圧がベースに印加されて動作するものである。このトランジスタQ101のエミッタは検出抵抗R101を介して接地されている。PNPトランジスタQ102は、エミッタが抵抗R102を介して電源電圧VCCと接続され、コレクタがトランジスタQ101のコレクタと接続される。また、PNPトランジスタQ103は、エミッタが抵抗R103を介して電源電圧VCCと接続され、ベースがトランジスタQ102のベースと接続されている。そして、当該トランジスタQ103のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、PNPトランジスタQ104は、エミッタがトランジスタQ102、Q103のベースと共通接続され、ベースがトランジスタQ102のコレクタと接続され、コレクタが接地されている。上記のトランジスタQ102、Q103、Q104より電流ミラー回路が構成される。
=== Configuration of Constant Current Generation Circuit ===
In FIG. 5, in the error amplifier EAMP, a predetermined reference voltage VREF is applied to the + (non-inverting) input terminal, and a detection voltage generated at both ends of the detection resistor R101 is applied to the − (inverting input) terminal. An output voltage corresponding to the difference between the voltage VREF and the detection voltage is generated. That is, the error amplifier EAMP outputs a constant voltage at a predetermined level when the error between the voltages applied to the + terminal and the − terminal becomes zero. For example, a bandgap type reference voltage generation circuit shown in FIG. 4 can be used as the supply source of the reference voltage VREF. The NPN transistor Q101 operates when the output voltage from the error amplifier EAMP is applied to the base. The emitter of this transistor Q101 is grounded via a detection resistor R101. PNP transistor Q102 has an emitter connected to power supply voltage VCC via resistor R102, and a collector connected to the collector of transistor Q101. The PNP transistor Q103 has an emitter connected to the power supply voltage VCC via the resistor R103, and a base connected to the base of the transistor Q102. The collector of the transistor Q103 is a terminal that outputs a constant current for operating the subsequent circuit. The PNP transistor Q104 has an emitter commonly connected to the bases of the transistors Q102 and Q103, a base connected to the collector of the transistor Q102, and a collector grounded. The transistors Q102, Q103, and Q104 constitute a current mirror circuit.

===定電流発生回路の動作===
先ず、電源電圧VCCが投入される。例えば基準電圧VREFが電源電圧VCCから生成される場合、所定レベルの基準電圧VREFが発生することとなる。トランジスタQ101は、このときの誤差増幅器EAMPからの出力電圧に応じたバイアス状態となる。一方、電源電圧VCCが投入されると、トランジスタQ102が動作し、トランジスタQ102のコレクタ電流が所定のバイアス状態となっているトランジスタQ101を介して検出抵抗R101に流れる。これにより、誤差増幅器EAMPは、基準電圧VREFと検出抵抗R101の両端に発生する検出電圧が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタQ101は動作することとなる。即ち、検出抵抗R101の両端電圧を誤差増幅器EAMPに印加すべく形成されたループは負帰還ループであり、誤差増幅器EAMPは、−端子の印加電圧が基準電圧VREFと等しくなるようにトランジスタQ101をバイアスすることとなる。これにより、検出抵抗R101の両端に基準電圧VREFと同電圧が発生した状態で、誤差増幅器EAMPの出力電圧は安定し、換言すればトランジスタQ101のバイアス状態は安定し、つまり、トランジスタQ103のコレクタから定電流が供給されることとなる。
特開平6−151705
=== Operation of Constant Current Generation Circuit ===
First, the power supply voltage VCC is turned on. For example, when the reference voltage VREF is generated from the power supply voltage VCC, the reference voltage VREF at a predetermined level is generated. The transistor Q101 is biased according to the output voltage from the error amplifier EAMP at this time. On the other hand, when the power supply voltage VCC is turned on, the transistor Q102 operates, and the collector current of the transistor Q102 flows to the detection resistor R101 via the transistor Q101 in a predetermined bias state. As a result, the error amplifier EAMP receives the reference voltage VREF and the detection voltage generated at both ends of the detection resistor R101, outputs an output voltage corresponding to the difference between the two voltages, and outputs a transistor in a bias state corresponding to the output voltage. Q101 will operate. That is, the loop formed to apply the voltage across the detection resistor R101 to the error amplifier EAMP is a negative feedback loop, and the error amplifier EAMP biases the transistor Q101 so that the voltage applied to the negative terminal becomes equal to the reference voltage VREF. Will be. As a result, the output voltage of the error amplifier EAMP is stable in a state where the same voltage as the reference voltage VREF is generated at both ends of the detection resistor R101. In other words, the bias state of the transistor Q101 is stable, that is, from the collector of the transistor Q103. A constant current will be supplied.
JP-A-6-151705

しかしながら、図4のバンドギャップ型基準電圧発生回路の場合、基準電圧VREF=1.2Vとした場合、トランジスタQ4のエミッタ電位=1.2V、トランジスタQ4のコレクタエミッタ間電圧=約0.3V、電源VCCからトランジスタQ7のコレクタまでの電圧=約1.5V(抵抗R6による電圧降下を含む)となるため、電源電圧VCCとしては、(1.2+0.3+1.5)V=3V程度の電源電圧が必要となる。   However, in the case of the band gap type reference voltage generating circuit of FIG. 4, when the reference voltage VREF = 1.2V, the emitter potential of the transistor Q4 = 1.2V, the collector-emitter voltage of the transistor Q4 = about 0.3V, Since the voltage from VCC to the collector of the transistor Q7 is about 1.5V (including a voltage drop due to the resistor R6), the power supply voltage VCC is about 1.2V + 0.3 + 1.5V = 3V. Necessary.

また、図5の定電流発生回路の場合、基準電圧VREF=1.2Vとした場合、検出抵抗R101の両端の検出電圧=1.2V、トランジスタQ101のコレクタエミッタ間電圧=約0.3V、トランジスタQ102、Q104のベースエミッタ間電圧が各々約0.7Vとなるため、電源電圧VCCとしては、抵抗R102の電圧降下を考慮しても(1.2+0.3+0.7+0.7)V=2.9Vより大きい3V程度の電源電圧が必要となる。   In the case of the constant current generating circuit of FIG. 5, when the reference voltage VREF = 1.2V, the detection voltage at both ends of the detection resistor R101 = 1.2V, the collector-emitter voltage of the transistor Q101 = about 0.3V, the transistor Since the base-emitter voltage of Q102 and Q104 is about 0.7V, the power supply voltage VCC is (1.2 + 0.3 + 0.7 + 0.7) V = 2.9V even if the voltage drop of the resistor R102 is taken into consideration. A larger power supply voltage of about 3V is required.

何れの場合も、3V未満の低電圧で動作が不完全であるため、例えば携帯用の電子機器に図4、図5の回路を使用すると、電力消費量が大となって、電池寿命が短くなるといった問題があった。そのため、バンドギャップ型基準電圧発生回路や定電流発生回路としては、3Vよりも更に低い低電圧の電源電圧で正常に動作可能な回路が要求されていた。   In any case, since the operation is incomplete at a low voltage of less than 3 V, for example, if the circuits of FIGS. 4 and 5 are used in a portable electronic device, the power consumption is large and the battery life is short. There was a problem of becoming. For this reason, as a band gap type reference voltage generation circuit and a constant current generation circuit, a circuit that can operate normally with a low power supply voltage lower than 3V is required.

そこで、本発明は、バンドギャップ型基準電圧発生回路や定電流発生回路を効果的に動作させる低電圧動作回路を提供することを目的とする。   Therefore, an object of the present invention is to provide a low voltage operation circuit that effectively operates a band gap type reference voltage generation circuit and a constant current generation circuit.

前記課題を解決するための発明は、基準電圧と検出抵抗の両端電圧との差に応じた出力電圧を発生する誤差増幅器と、前記検出抵抗と直列接続され、前記誤差増幅器の出力電圧に応じて動作する第1トランジスタと、前記第1トランジスタと直列接続される第2トランジスタと、前記第2トランジスタと制御電極が共通接続される第3トランジスタと、前記第2トランジスタの制御電極と、前記第1トランジスタ及び前記第2トランジスタの直列接続部との電位差を、所定値以下とする複数の第4トランジスタと、を備え、前記第2トランジスタ、前記第3トランジスタ、前記複数の第4トランジスタは、電流ミラー回路を構成することを特徴とする低電圧動作回路である。   An invention for solving the above-described problems includes an error amplifier that generates an output voltage corresponding to a difference between a reference voltage and a voltage across the detection resistor, and an error amplifier that is connected in series with the detection resistor and that corresponds to the output voltage of the error amplifier A first transistor that operates, a second transistor connected in series with the first transistor, a third transistor in which the second transistor and a control electrode are commonly connected, a control electrode of the second transistor, and the first transistor A plurality of fourth transistors having a potential difference between the transistor and the series connection portion of the second transistors equal to or less than a predetermined value, wherein the second transistor, the third transistor, and the plurality of fourth transistors are current mirrors. A low voltage operation circuit is characterized by constituting a circuit.

また、電流ミラー回路と、前記電流ミラー回路の出力電流が供給される出力トランジスタと、を有するバンドギャップ型基準電圧発生回路を動作させる低電圧動作回路であって、前記電流ミラー回路を構成するダイオード接続された一方のトランジスタと直列接続される第1トランジスタと、前記出力トランジスタと直列接続されるとともに、前記第1トランジスタと制御電極が共通接続される第2トランジスタと、前記第1トランジスタの制御電極と、前記第1トランジスタの前記一方のトランジスタの側となる電極との電位差を、所定値以下とする複数の第3トランジスタと、を備え、前記第1トランジスタ、前記第2トランジスタ、前記複数の第3トランジスタは、電流ミラー回路を構成することを特徴とする低電圧動作回路である。   Further, a low voltage operation circuit for operating a bandgap reference voltage generation circuit having a current mirror circuit and an output transistor to which an output current of the current mirror circuit is supplied, the diode constituting the current mirror circuit A first transistor connected in series with one of the connected transistors; a second transistor connected in series with the output transistor; and a common connection between the first transistor and a control electrode; and a control electrode of the first transistor And a plurality of third transistors whose potential difference between the first transistor and the electrode on the one transistor side is a predetermined value or less, the first transistor, the second transistor, and the plurality of first transistors The three transistors constitute a current mirror circuit and are a low voltage operation circuit.

本発明によれば、基準電圧や定電流を発生する回路を低電圧電源で効果的に駆動することが可能となる。   According to the present invention, a circuit that generates a reference voltage and a constant current can be effectively driven by a low voltage power supply.

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。   At least the following matters will become apparent from the description of this specification and the accompanying drawings.

===第1実施形態===
図1を参照しつつ、本発明にかかる低電圧発生回路について説明する。図1は、本発明にかかる低電圧発生回路の第1実施形態であり、バンドギャップ型基準電圧発生回路に適用した場合の回路図である。尚、図1において、図4と同一構成については同一符号を記すこととする。
=== First Embodiment ===
A low voltage generating circuit according to the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram of a first embodiment of a low voltage generating circuit according to the present invention, which is applied to a band gap type reference voltage generating circuit. In FIG. 1, the same components as those in FIG. 4 are denoted by the same reference numerals.

<<<回路構成>>>
図1において、ダイオード接続(ベース・コレクタ間が短絡)されたNPNトランジスタQ1とNPNトランジスタQ2とは、電流ミラー回路を構成する。そして、トランジスタQ1のエミッタは直接接地され、一方、トランジスタQ2のエミッタは抵抗R3を介して接地される。NPNトランジスタQ3(出力トランジスタ)のベースは前記電流ミラー回路の出力となるトランジスタQ2のコレクタと接続され、エミッタは接地されている。更に、トランジスタQ1及びQ2のコレクタには各々抵抗R1及びR2が接続されている。そして、一点鎖線で囲まれた上記のトランジスタQ1、Q2、Q3及び抵抗R1、R2、R3は、バンドギャップ型基準電圧発生回路BGを構成する。
<<< Circuit configuration >>>
In FIG. 1, the NPN transistor Q1 and the NPN transistor Q2 that are diode-connected (the base and the collector are short-circuited) constitute a current mirror circuit. The emitter of transistor Q1 is then directly grounded, while the emitter of transistor Q2 is grounded through resistor R3. The base of the NPN transistor Q3 (output transistor) is connected to the collector of the transistor Q2 serving as the output of the current mirror circuit, and the emitter is grounded. Further, resistors R1 and R2 are connected to the collectors of the transistors Q1 and Q2, respectively. The transistors Q1, Q2, Q3 and the resistors R1, R2, R3 surrounded by the alternate long and short dash line constitute a band gap type reference voltage generation circuit BG.

抵抗R4及びダイオードD1、D2は、電源電圧VCCと接地との間に直列接続されており、抵抗R4及びダイオードD1の接続点と、ダイオードD1及びD2の接続点には各々異なる第1定電圧、第2定電圧が発生する。NPNトランジスタQ9は、この第1定電圧がベースに印加されて動作するものであり、バンドギャップ型基準電圧発生回路BGが起動した後は動作を停止するものである。このトランジスタQ9のエミッタは抵抗R1、R2の一端側の共通接続点と接続される。NPNトランジスタQ4は、トランジスタQ9と並列接続され、後述するように当該トランジスタQ9と相補的に動作するものであり、そのベースはトランジスタQ3のコレクタと接続される。更に、NPNトランジスタQ10は、ベースがトランジスタQ4のベースと接続され、コレクタが電源電圧VCCと接続され、エミッタが抵抗R7を介して接地される。そして、トランジスタQ10のエミッタは基準電圧VREFを出力する端子となる。つまり、このトランジスタQ10は、基準電圧VREFを出力するためのバッファの機能を有するものである。   The resistor R4 and the diodes D1 and D2 are connected in series between the power supply voltage VCC and the ground, and a first constant voltage different from each other at a connection point between the resistor R4 and the diode D1 and a connection point between the diodes D1 and D2. A second constant voltage is generated. The NPN transistor Q9 operates when the first constant voltage is applied to the base, and stops operating after the band gap type reference voltage generation circuit BG is activated. The emitter of the transistor Q9 is connected to a common connection point on one end side of the resistors R1 and R2. The NPN transistor Q4 is connected in parallel with the transistor Q9 and operates complementarily to the transistor Q9 as will be described later, and its base is connected to the collector of the transistor Q3. Further, the NPN transistor Q10 has a base connected to the base of the transistor Q4, a collector connected to the power supply voltage VCC, and an emitter grounded through a resistor R7. The emitter of the transistor Q10 serves as a terminal for outputting the reference voltage VREF. That is, the transistor Q10 has a buffer function for outputting the reference voltage VREF.

バンドギャップ型基準電圧発生回路BGにおいては、温度変化の影響を受けない基準電圧VREFを発生させるため、トランジスタQ1及びQ3のコレクタ電流を等しくすることが必要となる。そこで、当該コレクタ電流の供給元として電流ミラー回路を用いる場合、ダイオード接続される側のトランジスタの出力電流と、ダイオード接続されていない側のトランジスタの出力電流との誤差が極めて小さくなることが要求される。   In the band gap type reference voltage generation circuit BG, it is necessary to make the collector currents of the transistors Q1 and Q3 equal in order to generate the reference voltage VREF that is not affected by the temperature change. Therefore, when a current mirror circuit is used as the collector current supply source, the error between the output current of the diode-connected transistor and the output current of the non-diode-connected transistor is required to be extremely small. The

そこで、PNPトランジスタQ201(第1トランジスタ)、PNPトランジスタQ202(第2トランジスタ)、NPNトランジスタQ203(第3トランジスタ)、PNPトランジスタQ204(第3トランジスタ)で構成される電流ミラー回路が適用される。詳しくは、トランジスタQ201のエミッタは抵抗R201を介して電源電圧VCCと接続され、そのコレクタはトランジスタQ4及びQ9の共通コレクタと接続される。トランジスタQ202のエミッタは抵抗R202を介して電源電圧VCCと接続され、そのコレクタはトランジスタQ3のコレクタ(トランジスタQ4、Q10のベース)と接続される。更に、トランジスタQ201及びQ202のベース(制御電極)は共通接続される。また、トランジスタQ203のベースはトランジスタQ201のコレクタと接続され、そのコレクタは電源電圧VCCと接続されている。更に、トランジスタQ204のベースはトランジスタQ203のエミッタと接続され、そのエミッタはトランジスタQ201及びQ202の共通ベースと接続され、そのコレクタは接地される。また、NPNトランジスタQ205のベースには第2定電圧が印加され、そのコレクタはトランジスタQ204のベースと接続されるとともにそのエミッタは接地されている。抵抗R4、ダイオードD1及びD2、トランジスタQ205は定電流回路を構成する。   Therefore, a current mirror circuit composed of a PNP transistor Q201 (first transistor), a PNP transistor Q202 (second transistor), an NPN transistor Q203 (third transistor), and a PNP transistor Q204 (third transistor) is applied. Specifically, the emitter of transistor Q201 is connected to power supply voltage VCC via resistor R201, and its collector is connected to the common collector of transistors Q4 and Q9. The emitter of transistor Q202 is connected to power supply voltage VCC via resistor R202, and its collector is connected to the collector of transistor Q3 (bases of transistors Q4 and Q10). Further, the bases (control electrodes) of the transistors Q201 and Q202 are commonly connected. The base of transistor Q203 is connected to the collector of transistor Q201, and the collector is connected to power supply voltage VCC. Further, the base of the transistor Q204 is connected to the emitter of the transistor Q203, the emitter is connected to the common base of the transistors Q201 and Q202, and the collector is grounded. A second constant voltage is applied to the base of the NPN transistor Q205, its collector is connected to the base of the transistor Q204, and its emitter is grounded. The resistor R4, the diodes D1 and D2, and the transistor Q205 constitute a constant current circuit.

ここで、抵抗R203の抵抗値をトランジスタQ203及びQ204のベースエミッタ間電圧に比べて無視できる程度とした場合、トランジスタQ201及びQ202のベース電圧とトランジスタQ201のコレクタ電圧とを比較すると、トランジスタQ201及びQ202のベース電圧をトランジスタQ204のベースエミッタ間電圧だけ下降するとともにトランジスタQ203のベースエミッタ間電圧だけ上昇することで、トランジスタQ201のコレクタ電圧となる。即ち、トランジスタQ201及びQ202のベース電圧とトランジスタQ201のコレクタ電圧とは、トランジスタQ203及びQ204の接続によって略等しく設定されることとなる。換言すれば、トランジスタQ201及びQ202のベース電圧と、トランジスタQ201のコレクタ電圧との電位差はほぼゼロ(所定値以下)となる。   Here, when the resistance value of the resistor R203 is negligible as compared with the base-emitter voltage of the transistors Q203 and Q204, when comparing the base voltage of the transistors Q201 and Q202 and the collector voltage of the transistor Q201, the transistors Q201 and Q202 are compared. The base voltage of the transistor Q204 decreases by the base-emitter voltage of the transistor Q204 and increases by the base-emitter voltage of the transistor Q203, whereby the collector voltage of the transistor Q201 is obtained. That is, the base voltage of the transistors Q201 and Q202 and the collector voltage of the transistor Q201 are set approximately equal by the connection of the transistors Q203 and Q204. In other words, the potential difference between the base voltages of the transistors Q201 and Q202 and the collector voltage of the transistor Q201 is almost zero (a predetermined value or less).

<<<回路動作>>>
初めに、温度依存性のない電圧VREF′を発生する動作を説明する。トランジスタQ2を流れる出力電流は、抵抗R3で定まるエミッタ抵抗値により、トランジスタQ1を流れる出力電流よりも小さくなるように設定される。例えば、トランジスタQ2の電流密度はトランジスタQ1の約1/10に設定される。すると、トランジスタQ1のベースエミッタ間電圧がトランジスタQ2のベースエミッタ間電圧よりも大きくなり、抵抗R3の両端にΔVBEが発生する。同時に、トランジスタQ2のコレクタ負荷となる抵抗R2の両端には、ΔVBE・R2/R3の増幅電圧が発生する(但し、数式で表されるR2、R3は、抵抗R2、R3の抵抗値とする)。従って、抵抗R1、R2の一端側(トランジスタQ4、Q9のエミッタ)に発生する電圧VREF′は、トランジスタQ3のベースエミッタ間電圧VBEと、トランジスタQ2の増幅電圧ΔVBE・R2/R3との和となる。ここで、VBEは負の温度係数を有し、ΔVBE・R2/R3は正の温度係数を有する。そこで、抵抗R2、R3の抵抗値を適当に選択すれば、増幅電圧ΔVBE・R2/R3はΔVBEを反転増幅したものとなることから、電圧VREF′として、温度変化の影響を受けることのない電圧値を発生することが可能となる。特に、半導体集積回路内でバンドギャップ型基準電圧発生回路を構成する場合、VBEとΔVBE・R2/R3との和がシリコンのエネルギーギャップ電圧(約1.2V)となったときに、電圧VREF′は温度変化の影響を受けなくなる。
<<< Circuit Operation >>>
First, an operation for generating the voltage VREF ′ having no temperature dependency will be described. The output current flowing through the transistor Q2 is set to be smaller than the output current flowing through the transistor Q1 due to the emitter resistance value determined by the resistor R3. For example, the current density of the transistor Q2 is set to about 1/10 of that of the transistor Q1. Then, the base-emitter voltage of the transistor Q1 becomes larger than the base-emitter voltage of the transistor Q2, and ΔVBE is generated at both ends of the resistor R3. At the same time, an amplified voltage of ΔVBE · R2 / R3 is generated at both ends of the resistor R2 serving as a collector load of the transistor Q2 (however, R2 and R3 represented by mathematical expressions are resistance values of the resistors R2 and R3). . Accordingly, the voltage VREF ′ generated at one end of the resistors R1 and R2 (emitters of the transistors Q4 and Q9) is the sum of the base-emitter voltage VBE of the transistor Q3 and the amplified voltage ΔVBE · R2 / R3 of the transistor Q2. . Here, VBE has a negative temperature coefficient, and ΔVBE · R2 / R3 has a positive temperature coefficient. Therefore, if the resistance values of the resistors R2 and R3 are appropriately selected, the amplified voltage ΔVBE · R2 / R3 is obtained by inverting and amplifying ΔVBE, so that the voltage VREF ′ is not affected by the temperature change. A value can be generated. In particular, when a band gap type reference voltage generating circuit is configured in a semiconductor integrated circuit, when the sum of VBE and ΔVBE · R2 / R3 becomes the silicon energy gap voltage (about 1.2 V), the voltage VREF ′ Is not affected by temperature changes.

電源電圧VCCが投入された場合、トランジスタQ9のベースにはダイオードD1、D2の順方向電圧を加算した第1定電圧(例えば1.4V)が印加される。このとき、電圧VREF′がまだ発生していないため、トランジスタQ9はそのエミッタ電圧が接地付近まで低下した状態であるために動作し、これに伴って電流ミラー回路を構成するトランジスタQ201、Q202、Q203、Q204も動作することとなる。一方、トランジスタQ205のベースには第1定電圧よりも低い第2定電圧が印加され、トランジスタQ205は一定バイアスで駆動される。これにより、トランジスタQ204のベース電流が一定となり、トランジスタQ204は、トランジスタQ201及びQ202のベースから一定のベース電流をコレクタ電流として引き込むこととなる。従って、トランジスタQ201及びQ202は一定バイアスで駆動される。ここで、トランジスタQ204のエミッタ電流と、トランジスタQ203のベース電流とを比較する。トランジスタQ201、Q203、Q204の電流増幅率をhFEとした場合、トランジスタQ203のベース電流は、トランジスタQ204のエミッタ電流に比べて(1/hFE)の2乗程度となる。換言すれば、トランジスタQ203は、トランジスタQ204のエミッタ電流に対して(1/hFE)の2乗程度のベース電流を設定することで動作する。つまり、トランジスタQ201のコレクタからトランジスタQ203のベースに流れ込む電流量は、トランジスタQ201のコレクタ電流に比べて無視できる程、極めて小さな電流値に設定することが可能となる。これにより、トランジスタQ201及びQ202の電流ミラー比の、誤差が極めて微小なコレクタ電流を確実に得ることができる。   When the power supply voltage VCC is turned on, a first constant voltage (for example, 1.4 V) obtained by adding the forward voltages of the diodes D1 and D2 is applied to the base of the transistor Q9. At this time, since the voltage VREF 'has not yet been generated, the transistor Q9 operates because its emitter voltage is lowered to near ground, and accordingly, the transistors Q201, Q202, Q203 constituting the current mirror circuit are operated. , Q204 also operates. On the other hand, a second constant voltage lower than the first constant voltage is applied to the base of the transistor Q205, and the transistor Q205 is driven with a constant bias. As a result, the base current of the transistor Q204 becomes constant, and the transistor Q204 draws a constant base current as a collector current from the bases of the transistors Q201 and Q202. Therefore, the transistors Q201 and Q202 are driven with a constant bias. Here, the emitter current of the transistor Q204 is compared with the base current of the transistor Q203. When the current amplification factors of the transistors Q201, Q203, and Q204 are hFE, the base current of the transistor Q203 is about (1 / hFE) squared compared to the emitter current of the transistor Q204. In other words, the transistor Q203 operates by setting a base current that is approximately the square of (1 / hFE) with respect to the emitter current of the transistor Q204. That is, the amount of current flowing from the collector of the transistor Q201 to the base of the transistor Q203 can be set to a very small current value so that it can be ignored as compared with the collector current of the transistor Q201. As a result, a collector current with a very small error in the current mirror ratio of the transistors Q201 and Q202 can be obtained with certainty.

トランジスタQ201のコレクタ電流がトランジスタQ9を介してバンドギャップ型基準電圧発生回路BGに供給され、電圧VREF′が発生することとなる。トランジスタQ3が動作することに伴って、トランジスタQ4が動作し始める。このとき、電圧VREF′は、トランジスタQ4のベースエミッタ間電圧だけ上昇し、更にトランジスタQ10のベースエミッタ間電圧だけ下降して基準電圧VREFとなるため、基準電圧VREFは電圧VREF′と等しくなる。尚、バンドギャップ型基準電圧発生回路が動作すると、トランジスタQ4のベース電圧はトランジスタQ9のベース電圧より高くなるため、トランジスタQ4がトランジスタQ9に代わって相補的に動作することとなる。つまり、抵抗R4、ダイオードD1、D2、及びトランジスタQ9は、バンドギャップ型基準電圧発生回路BGを動作させるための起動回路の機能を果たすものである。こうして、電源電圧VCCが定常状態となると、温度変化の影響を受けない基準電圧VREFが継続して発生することとなる。   The collector current of the transistor Q201 is supplied to the band gap type reference voltage generation circuit BG through the transistor Q9, and the voltage VREF ′ is generated. As the transistor Q3 operates, the transistor Q4 starts to operate. At this time, the voltage VREF ′ increases by the base-emitter voltage of the transistor Q4, and further decreases by the base-emitter voltage of the transistor Q10 to become the reference voltage VREF, so that the reference voltage VREF becomes equal to the voltage VREF ′. When the band gap type reference voltage generating circuit operates, the base voltage of the transistor Q4 becomes higher than the base voltage of the transistor Q9, so that the transistor Q4 operates complementarily in place of the transistor Q9. That is, the resistor R4, the diodes D1 and D2, and the transistor Q9 serve as a starting circuit for operating the bandgap reference voltage generation circuit BG. Thus, when the power supply voltage VCC is in a steady state, the reference voltage VREF that is not affected by the temperature change is continuously generated.

以上説明したように、トランジスタQ201、Q202、Q203、Q204を有する電流ミラー回路を適用することにより、トランジスタQ201のコレクタ電流に比べて、当該トランジスタQ201のコレクタからトランジスタQ203のベースに流れ込む電流は無視できる程の電流値でしかないため、トランジスタQ201及びQ202のコレクタから略等しいコレクタ電流を得ることができる。従って、温度特性に依存しない基準電圧VREFを確実に得ることが可能となる。   As described above, by applying the current mirror circuit having the transistors Q201, Q202, Q203, and Q204, the current flowing from the collector of the transistor Q201 to the base of the transistor Q203 is negligible compared to the collector current of the transistor Q201. Since the current value is only about, a substantially equal collector current can be obtained from the collectors of the transistors Q201 and Q202. Therefore, it is possible to reliably obtain the reference voltage VREF that does not depend on the temperature characteristics.

また、図1で構成される回路を採用することにより、基準電圧VREF=1.2Vの場合、トランジスタQ4のエミッタ電圧=1.2V、トランジスタQ4のコレクタエミッタ間電圧=約0.3V、トランジスタQ201のコレクタエミッタ間電圧=約0.3Vとなるため、加算電圧は(1.2+0.3+0.3)V=1.8Vとなる。抵抗R201の抵抗値を考慮しても2V程度の電源電圧VCCを用意すればよいこととなる。従って、図1のバンドギャップ型基準電圧発生回路BGを動作させる低電圧動作回路は、2V程度の電源電圧VCCを用意すれば正常に基準電圧VREFを出力することができる。換言すれば、携帯機器を動作させるために用いるバンドギャップ型基準電圧発生回路として、電池寿命を長くできる回路を提供することが可能となる。更に、図1の低電圧動作回路は、集積回路とすることも可能である。   Further, by adopting the circuit shown in FIG. 1, when the reference voltage VREF = 1.2V, the emitter voltage of the transistor Q4 = 1.2V, the collector-emitter voltage of the transistor Q4 = about 0.3V, the transistor Q201 Therefore, the added voltage is (1.2 + 0.3 + 0.3) V = 1.8V. Considering the resistance value of the resistor R201, it is sufficient to prepare a power supply voltage VCC of about 2V. Therefore, the low voltage operation circuit that operates the band gap type reference voltage generation circuit BG of FIG. 1 can normally output the reference voltage VREF if the power supply voltage VCC of about 2V is prepared. In other words, it is possible to provide a circuit capable of extending the battery life as a band gap type reference voltage generation circuit used for operating a portable device. Further, the low voltage operation circuit of FIG. 1 can be an integrated circuit.

===第2実施形態===
図2を参照しつつ、本発明にかかる低電圧発生回路について説明する。図2は、本発明にかかる低電圧発生回路の第2実施形態であり、定電流発生回路に適用した場合の回路図である。尚、図2において、図5と同一構成については同一符号を記すこととする。
=== Second Embodiment ===
The low voltage generation circuit according to the present invention will be described with reference to FIG. FIG. 2 is a circuit diagram of a second embodiment of a low voltage generation circuit according to the present invention, which is applied to a constant current generation circuit. In FIG. 2, the same components as those in FIG.

<<<回路構成>>>
図2において、誤差増幅器EAMPは、+(非反転)入力端子に所定の基準電圧VREFが印加されるとともに、−(反転入力)端子に検出抵抗R101の両端に発生する検出電圧が印加され、基準電圧VREFと検出電圧との差に応じた出力電圧を発生するものである。つまり、誤差増幅器EAMPは、+端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。尚、基準電圧VREFの供給元としては、例えば図1に示す低電圧動作回路を使用することができる。NPNトランジスタQ101(第1トランジスタ)は、誤差増幅器EAMPからの出力電圧がベースに印加されて動作するものである。このトランジスタQ101のエミッタは検出抵抗R101を介して接地されている。トランジスタQ101のコレクタ側には、PNPトランジスタQ102(第2トランジスタ)、PNPトランジスタQ103(第3トランジスタ)、NPNトランジスタQ301(第4トランジスタ)、PNPトランジスタ(第4トランジスタ)にて構成される電流ミラー回路が設けられる。詳しくは、トランジスタQ102は、エミッタが抵抗R102を介して電源電圧VCCと接続され、コレクタがトランジスタQ101のコレクタと接続される。また、PNPトランジスタQ103は、エミッタが抵抗R103を介して電源電圧VCCと接続され、ベースがトランジスタQ102のベースと共通接続されている。そして、当該トランジスタQ103のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、トランジスタQ301のベースはトランジスタQ102のコレクタと接続され、そのコレクタは電源電圧VCCと接続され、エミッタは抵抗R301を介して接地されている。更に、トランジスタQ302のベースはトランジスタQ301のエミッタと接続され、そのエミッタはトランジスタQ102及びQ103の共通ベースと接続され、そのコレクタは抵抗R302を介して接地される。ここで、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とを比較すると、トランジスタQ102及びQ103のベース電圧をトランジスタQ302のベースエミッタ間電圧だけ下降するとともにトランジスタQ301のベースエミッタ間電圧だけ上昇することで、トランジスタQ102のコレクタ電圧となる。即ち、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とは、トランジスタQ301及びQ302の接続によって等しく設定されることとなる。換言すれば、トランジスタQ102及びQ103のベース電圧と、トランジスタQ102のコレクタ電圧との電位差はゼロ(所定値以下)となる。
<<< Circuit configuration >>>
In FIG. 2, the error amplifier EAMP has a predetermined reference voltage VREF applied to the + (non-inverting) input terminal and a detection voltage generated across the detection resistor R101 to the − (inverting input) terminal. An output voltage corresponding to the difference between the voltage VREF and the detection voltage is generated. That is, the error amplifier EAMP outputs a constant voltage at a predetermined level when the error between the voltages applied to the + terminal and the − terminal becomes zero. As a supply source of the reference voltage VREF, for example, a low voltage operation circuit shown in FIG. 1 can be used. The NPN transistor Q101 (first transistor) operates when the output voltage from the error amplifier EAMP is applied to the base. The emitter of this transistor Q101 is grounded via a detection resistor R101. On the collector side of the transistor Q101, a current mirror circuit composed of a PNP transistor Q102 (second transistor), a PNP transistor Q103 (third transistor), an NPN transistor Q301 (fourth transistor), and a PNP transistor (fourth transistor). Is provided. Specifically, transistor Q102 has an emitter connected to power supply voltage VCC via resistor R102, and a collector connected to the collector of transistor Q101. The PNP transistor Q103 has an emitter connected to the power supply voltage VCC via the resistor R103, and a base commonly connected to the base of the transistor Q102. The collector of the transistor Q103 is a terminal that outputs a constant current for operating the subsequent circuit. The base of the transistor Q301 is connected to the collector of the transistor Q102, the collector is connected to the power supply voltage VCC, and the emitter is grounded via the resistor R301. Further, the base of the transistor Q302 is connected to the emitter of the transistor Q301, its emitter is connected to the common base of the transistors Q102 and Q103, and its collector is grounded via the resistor R302. Here, when the base voltages of the transistors Q102 and Q103 are compared with the collector voltage of the transistor Q102, the base voltages of the transistors Q102 and Q103 decrease by the base-emitter voltage of the transistor Q302 and increase by the base-emitter voltage of the transistor Q301. Thus, the collector voltage of the transistor Q102 is obtained. That is, the base voltage of the transistors Q102 and Q103 and the collector voltage of the transistor Q102 are set equal by the connection of the transistors Q301 and Q302. In other words, the potential difference between the base voltages of the transistors Q102 and Q103 and the collector voltage of the transistor Q102 is zero (a predetermined value or less).

<<<回路動作>>>
先ず、電源電圧VCCが投入される。例えば基準電圧VREFが電源電圧VCCから生成される場合、所定レベル(例えば1.2V)の基準電圧VREFが発生することとなる。トランジスタQ101は、このときの誤差増幅器EAMPからの出力電圧に応じたバイアス状態となる。一方、電源電圧VCCが投入されると、トランジスタQ102が動作し、トランジスタQ102のコレクタ電流が所定のバイアス状態となっているトランジスタQ101を介して検出抵抗R101に流れる。これにより、誤差増幅器EAMPは、基準電圧VREFと検出抵抗R101の両端に発生する検出電圧が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタQ101は動作することとなる。即ち、検出抵抗R101の両端電圧を誤差増幅器EAMPに印加すべく形成されたループは負帰還ループであり、誤差増幅器EAMPは、−端子の印加電圧が基準電圧VREFと等しくなるようにトランジスタQ101をバイアスすることとなる。これにより、検出抵抗R101の両端に基準電圧VREFと同電圧が発生した状態で、誤差増幅器EAMPの出力電圧は安定し、換言すればトランジスタQ101のバイアス状態は安定し、つまり、トランジスタQ103のコレクタから定電流が供給されることとなる。
<<< Circuit Operation >>>
First, the power supply voltage VCC is turned on. For example, when the reference voltage VREF is generated from the power supply voltage VCC, the reference voltage VREF having a predetermined level (for example, 1.2 V) is generated. The transistor Q101 is biased according to the output voltage from the error amplifier EAMP at this time. On the other hand, when the power supply voltage VCC is turned on, the transistor Q102 operates, and the collector current of the transistor Q102 flows to the detection resistor R101 via the transistor Q101 in a predetermined bias state. As a result, the error amplifier EAMP receives the reference voltage VREF and the detection voltage generated at both ends of the detection resistor R101, outputs an output voltage corresponding to the difference between the two voltages, and outputs a transistor in a bias state corresponding to the output voltage. Q101 will operate. That is, the loop formed to apply the voltage across the detection resistor R101 to the error amplifier EAMP is a negative feedback loop, and the error amplifier EAMP biases the transistor Q101 so that the voltage applied to the negative terminal becomes equal to the reference voltage VREF. Will be. As a result, the output voltage of the error amplifier EAMP is stable in a state where the same voltage as the reference voltage VREF is generated at both ends of the detection resistor R101. In other words, the bias state of the transistor Q101 is stable, that is, from the collector of the transistor Q103. A constant current will be supplied.

ここで、トランジスタQ302のエミッタ電流と、トランジスタQ301のベース電流とを比較する。トランジスタQ102、Q301、Q302の電流増幅率をhFEとした場合、トランジスタQ301のベース電流は、トランジスタQ302のエミッタ電流に比べて(1/hFE)の2乗程度となる。換言すれば、トランジスタQ301は、トランジスタQ302のエミッタ電流に対して(1/hFE)の2乗程度のベース電流を設定することで動作する。つまり、トランジスタQ102のコレクタからトランジスタQ301のベースに流れ込む電流量は、トランジスタQ102のコレクタ電流に比べて無視できる程、極めて小さな電流値に設定することが可能となる。これにより、トランジスタQ201及びQ202のサイズに応じた電流ミラー比の、誤差が極めて微小なコレクタ電流を確実に得ることができる。これにより、電流ミラー比に応じた定電流をトランジスタQ103のコレクタから供給することが可能となる。   Here, the emitter current of the transistor Q302 is compared with the base current of the transistor Q301. When the current amplification factors of the transistors Q102, Q301, and Q302 are hFE, the base current of the transistor Q301 is about (1 / hFE) squared compared to the emitter current of the transistor Q302. In other words, the transistor Q301 operates by setting a base current that is approximately the square of (1 / hFE) with respect to the emitter current of the transistor Q302. That is, the amount of current flowing from the collector of the transistor Q102 to the base of the transistor Q301 can be set to an extremely small current value that can be ignored as compared with the collector current of the transistor Q102. Thereby, it is possible to reliably obtain a collector current having a very small error in the current mirror ratio according to the sizes of the transistors Q201 and Q202. Thereby, a constant current according to the current mirror ratio can be supplied from the collector of the transistor Q103.

また、電流ミラー回路を構成するトランジスタQ102、Q301、Q302を、オン抵抗が小さい低飽和のトランジスタで構成することが可能である。こうすることにより、基準電圧VREF=1.2Vの場合、検出抵抗R101の両端に発生する検出電圧=1.2V、トランジスタQ101のコレクタエミッタ間電圧=約0.3V、トランジスタQ102のコレクタエミッタ間電圧=約0.3Vとなるため、加算電圧は(1.2+0.3+0.3)V=1.8Vとなる。抵抗R102の抵抗値を考慮しても2V程度の電源電圧VCCを用意すればよいこととなる。従って、図2の定電流を発生させる低電圧動作回路は、2V程度の電源電圧VCCを用意すれば正常に定電流を発生することができる。換言すれば、携帯機器を動作させるために用いる定電流発生回路として、電池寿命を長くできる回路を提供することが可能となる。更に、図2の回路構成を採用することにより、2V程度という比較的低電圧な電源電圧VCCでありながらも、定電流を出力するトランジスタQ103の十分な駆動能力を確保することが可能となる。   Further, the transistors Q102, Q301, and Q302 constituting the current mirror circuit can be constituted by low-saturation transistors with low on-resistance. Thus, when the reference voltage VREF = 1.2V, the detection voltage generated at both ends of the detection resistor R101 = 1.2V, the collector-emitter voltage of the transistor Q101 = about 0.3V, and the collector-emitter voltage of the transistor Q102 = About 0.3V, so the added voltage is (1.2 + 0.3 + 0.3) V = 1.8V. Considering the resistance value of the resistor R102, it is sufficient to prepare the power supply voltage VCC of about 2V. Therefore, the low voltage operation circuit for generating a constant current in FIG. 2 can normally generate a constant current if a power supply voltage VCC of about 2V is prepared. In other words, a circuit capable of extending the battery life can be provided as a constant current generating circuit used for operating the portable device. Further, by adopting the circuit configuration of FIG. 2, it is possible to ensure a sufficient driving capability of the transistor Q103 that outputs a constant current while the power supply voltage VCC is relatively low, such as about 2V.

更に、図2の低電圧動作回路は、集積回路とすることも可能である。特に、図2の低電圧動作回路の基準電圧VREFとして図1の低電圧動作回路から出力される基準電圧VREFを使用する場合、同一の電源電圧VCCを使用できるため、図1及び図2の低電圧動作回路を同一チップ上に形成することが容易となる。   Further, the low voltage operation circuit of FIG. 2 can be an integrated circuit. In particular, when the reference voltage VREF output from the low voltage operation circuit of FIG. 1 is used as the reference voltage VREF of the low voltage operation circuit of FIG. 2, the same power supply voltage VCC can be used. It becomes easy to form the voltage operation circuit on the same chip.

===第3実施形態===
図3を参照しつつ、本発明にかかる低電圧発生回路について説明する。図3は、本発明にかかる低電圧発生回路の第3実施形態であり、定電流発生回路に適用した場合の他の回路図である。尚、図3において、図2と同一構成については同一符号を記すこととする。
=== Third Embodiment ===
A low voltage generating circuit according to the present invention will be described with reference to FIG. FIG. 3 is a third embodiment of the low voltage generation circuit according to the present invention, and is another circuit diagram when applied to a constant current generation circuit. In FIG. 3, the same components as those in FIG. 2 are denoted by the same reference numerals.

<<<回路構成>>>
図3において、誤差増幅器EAMPの+(非反転)入力端子には、所定の基準電圧VREFが印加され、その−(反転入力)端子には、検出抵抗R101の両端電圧をPNPトランジスタQ401(第5トランジスタ)のベースエミッタ間電圧だけ上昇させた電圧が検出電圧として印加される。そして、誤差増幅器EAMPは、+端子及び−端子の印加電圧の差に応じた出力電圧を発生する。つまり、誤差増幅器EAMPは、+端子及び−端子の印加電圧の誤差がゼロとなったときに所定レベルの一定電圧を出力することとなる。上記のトランジスタQ401は、ベースが検出抵抗R101の非接地側の一端と接続され、エミッタが抵抗R401を介して電源電圧VCCと接続され、コレクタが接地される。更に、トランジスタQ401のエミッタは誤差増幅器EAMPの−端子と接続されている。尚、基準電圧VREFの供給元としては、例えば図1に示す低電圧動作回路を使用することができる。NPNトランジスタQ101(第1トランジスタ)は、誤差増幅器EAMPからの出力電圧がベースに印加されて動作するものである。このトランジスタQ101のエミッタは検出抵抗R101を介して接地されている。トランジスタQ101のコレクタ側には、PNPトランジスタQ102(第2トランジスタ)、PNPトランジスタQ103(第3トランジスタ)、NPNトランジスタQ301(第4トランジスタ)、PNPトランジスタ(第4トランジスタ)にて構成される電流ミラー回路が設けられる。詳しくは、トランジスタQ102は、エミッタが抵抗R102を介して電源電圧VCCと接続され、コレクタがトランジスタQ101のコレクタと接続される。また、PNPトランジスタQ103は、エミッタが抵抗R103を介して電源電圧VCCと接続され、ベースがトランジスタQ102のベースと共通接続されている。そして、当該トランジスタQ103のコレクタは、後段の回路を動作させるための定電流を出力する端子となっている。また、トランジスタQ301のベースはトランジスタQ102のコレクタと接続され、そのコレクタは電源電圧VCCと接続され、エミッタは抵抗R301を介して接地されている。更に、トランジスタQ302のベースはトランジスタQ301のエミッタと接続され、そのエミッタはトランジスタQ102及びQ103の共通ベースと接続され、そのコレクタは抵抗R302を介して接地される。ここで、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とを比較すると、トランジスタQ102及びQ103のベース電圧をトランジスタQ302のベースエミッタ間電圧だけ下降するとともにトランジスタQ301のベースエミッタ間電圧だけ上昇することで、トランジスタQ102のコレクタ電圧となる。即ち、トランジスタQ102及びQ103のベース電圧とトランジスタQ102のコレクタ電圧とは、トランジスタQ301及びQ302の接続によって等しく設定されることとなる。換言すれば、トランジスタQ102及びQ103のベース電圧と、トランジスタQ102のコレクタ電圧との電位差はゼロ(所定値以下)となる。
<<< Circuit configuration >>>
In FIG. 3, a predetermined reference voltage VREF is applied to the + (non-inverted) input terminal of the error amplifier EAMP, and the voltage across the detection resistor R101 is applied to the P-N transistor Q401 (fifth input) at its − (inverted input) terminal. A voltage increased by the voltage between the base and the emitter of the transistor) is applied as the detection voltage. The error amplifier EAMP generates an output voltage corresponding to the difference between the applied voltages at the + terminal and the − terminal. That is, the error amplifier EAMP outputs a constant voltage at a predetermined level when the error between the voltages applied to the + terminal and the − terminal becomes zero. The transistor Q401 has a base connected to one end on the non-ground side of the detection resistor R101, an emitter connected to the power supply voltage VCC via the resistor R401, and a collector grounded. Further, the emitter of the transistor Q401 is connected to the negative terminal of the error amplifier EAMP. As a supply source of the reference voltage VREF, for example, a low voltage operation circuit shown in FIG. 1 can be used. The NPN transistor Q101 (first transistor) operates when the output voltage from the error amplifier EAMP is applied to the base. The emitter of this transistor Q101 is grounded via a detection resistor R101. On the collector side of the transistor Q101, a current mirror circuit composed of a PNP transistor Q102 (second transistor), a PNP transistor Q103 (third transistor), an NPN transistor Q301 (fourth transistor), and a PNP transistor (fourth transistor). Is provided. Specifically, transistor Q102 has an emitter connected to power supply voltage VCC via resistor R102, and a collector connected to the collector of transistor Q101. The PNP transistor Q103 has an emitter connected to the power supply voltage VCC via the resistor R103, and a base commonly connected to the base of the transistor Q102. The collector of the transistor Q103 is a terminal that outputs a constant current for operating the subsequent circuit. The base of the transistor Q301 is connected to the collector of the transistor Q102, the collector is connected to the power supply voltage VCC, and the emitter is grounded via the resistor R301. Further, the base of the transistor Q302 is connected to the emitter of the transistor Q301, its emitter is connected to the common base of the transistors Q102 and Q103, and its collector is grounded via the resistor R302. Here, when the base voltages of the transistors Q102 and Q103 are compared with the collector voltage of the transistor Q102, the base voltages of the transistors Q102 and Q103 decrease by the base-emitter voltage of the transistor Q302 and increase by the base-emitter voltage of the transistor Q301. Thus, the collector voltage of the transistor Q102 is obtained. That is, the base voltage of the transistors Q102 and Q103 and the collector voltage of the transistor Q102 are set equal by the connection of the transistors Q301 and Q302. In other words, the potential difference between the base voltages of the transistors Q102 and Q103 and the collector voltage of the transistor Q102 is zero (a predetermined value or less).

<<<回路動作>>>
先ず、電源電圧VCCが投入される。例えば基準電圧VREFが電源電圧VCCから生成される場合、所定レベル(例えば1.2V)の基準電圧VREFが発生することとなる。トランジスタQ101は、このときの誤差増幅器EAMPからの出力電圧に応じたバイアス状態となる。一方、電源電圧VCCが投入されると、トランジスタQ102が動作し、トランジスタQ102のコレクタ電流が所定のバイアス状態となっているトランジスタQ101を介して検出抵抗R101に流れる。これにより、誤差増幅器EAMPは、基準電圧VREFと、検出抵抗R101の両端電圧及びトランジスタQ401のベースエミッタ間電圧の加算電圧(検出電圧)が印加されて、両電圧の差に応じた出力電圧を出力し、この出力電圧に応じたバイアス状態でトランジスタQ101は動作することとなる。即ち、上記の加算電圧を誤差増幅器EAMPに印加すべく形成されたループは負帰還ループであり、誤差増幅器EAMPは、−端子の印加電圧が基準電圧VREFと等しくなるようにトランジスタQ101をバイアスすることとなる。これにより、検出抵抗R101の両端に基準電圧VREFからトランジスタQ401のベースエミッタ間電圧を減算した電圧と同電圧が発生した状態で、誤差増幅器EAMPの出力電圧は安定し、換言すればトランジスタQ101のバイアス状態は安定し、つまり、トランジスタQ103のコレクタから定電流が供給されることとなる。
<<< Circuit Operation >>>
First, the power supply voltage VCC is turned on. For example, when the reference voltage VREF is generated from the power supply voltage VCC, the reference voltage VREF having a predetermined level (for example, 1.2 V) is generated. The transistor Q101 is biased according to the output voltage from the error amplifier EAMP at this time. On the other hand, when the power supply voltage VCC is turned on, the transistor Q102 operates, and the collector current of the transistor Q102 flows to the detection resistor R101 via the transistor Q101 in a predetermined bias state. As a result, the error amplifier EAMP receives the reference voltage VREF, the sum voltage (detection voltage) of the voltage across the detection resistor R101 and the base-emitter voltage of the transistor Q401, and outputs an output voltage corresponding to the difference between the two voltages. The transistor Q101 operates in a bias state corresponding to the output voltage. That is, the loop formed to apply the addition voltage to the error amplifier EAMP is a negative feedback loop, and the error amplifier EAMP biases the transistor Q101 so that the voltage applied to the negative terminal becomes equal to the reference voltage VREF. It becomes. Thus, the output voltage of the error amplifier EAMP is stabilized in a state where the same voltage as the voltage obtained by subtracting the base-emitter voltage of the transistor Q401 from the reference voltage VREF is generated at both ends of the detection resistor R101, in other words, the bias of the transistor Q101. The state is stable, that is, a constant current is supplied from the collector of the transistor Q103.

ここで、トランジスタQ302のエミッタ電流と、トランジスタQ301のベース電流とを比較する。トランジスタQ102、Q301、Q302の電流増幅率をhFEとした場合、トランジスタQ301のベース電流は、トランジスタQ302のエミッタ電流に比べて(1/hFE)の2乗程度となる。換言すれば、トランジスタQ301は、トランジスタQ302のエミッタ電流に対して(1/hFE)の2乗程度のベース電流を設定することで動作する。つまり、トランジスタQ102のコレクタからトランジスタQ301のベースに流れ込む電流量は、トランジスタQ102のコレクタ電流に比べて無視できる程、極めて小さな電流値に設定することが可能となる。これにより、トランジスタQ201及びQ202のサイズに応じた電流ミラー比の、誤差が極めて微小なコレクタ電流を確実に得ることができる。これにより、電流ミラー比に応じた定電流をトランジスタQ103のコレクタから供給することが可能となる。   Here, the emitter current of the transistor Q302 is compared with the base current of the transistor Q301. When the current amplification factors of the transistors Q102, Q301, and Q302 are hFE, the base current of the transistor Q301 is about (1 / hFE) squared compared to the emitter current of the transistor Q302. In other words, the transistor Q301 operates by setting a base current that is approximately the square of (1 / hFE) with respect to the emitter current of the transistor Q302. That is, the amount of current flowing from the collector of the transistor Q102 to the base of the transistor Q301 can be set to an extremely small current value that can be ignored as compared with the collector current of the transistor Q102. Thereby, it is possible to reliably obtain a collector current having a very small error in the current mirror ratio according to the sizes of the transistors Q201 and Q202. Thereby, a constant current according to the current mirror ratio can be supplied from the collector of the transistor Q103.

また、電流ミラー回路を構成するトランジスタQ102、Q301、Q302を、オン抵抗が小さい低飽和のトランジスタで構成することが可能である。こうすることにより、基準電圧VREF=1.2Vの場合、検出抵抗R101の両端に発生する検出電圧=(1.2−0.7)V=0.5V、トランジスタQ101のコレクタエミッタ間電圧=約0.3V、トランジスタQ102のコレクタエミッタ間電圧=約0.3Vとなるため、この加算電圧は(0.5+0.3+0.3)V=1.1Vとなる。抵抗R102の抵抗値を考慮しても1.5V程度の電源電圧VCCを用意すればよいこととなる。従って、図3の定電流を発生させる低電圧動作回路は、1.5V程度の電源電圧VCCを用意すれば正常に定電流を発生することができる。換言すれば、携帯機器を動作させるために用いる定電流発生回路として、電池寿命を図2に比べて大幅に長くできる回路を提供することが可能となる。更に、図3の回路構成を採用することにより、1.5V程度という図2よりも低い電源電圧VCCでありながらも、定電流を出力するトランジスタQ103の十分な駆動能力を確保することが可能となる。更に、図3の低電圧動作回路は、集積回路とすることも可能である。   Further, the transistors Q102, Q301, and Q302 constituting the current mirror circuit can be constituted by low-saturation transistors with low on-resistance. Thus, when the reference voltage VREF = 1.2V, the detection voltage generated at both ends of the detection resistor R101 = (1.2−0.7) V = 0.5V, the collector-emitter voltage of the transistor Q101 = about Since the voltage between the collector and the emitter of the transistor Q102 is about 0.3V, this added voltage is (0.5 + 0.3 + 0.3) V = 1.1V. Considering the resistance value of the resistor R102, it is sufficient to prepare the power supply voltage VCC of about 1.5V. Therefore, the low voltage operation circuit for generating the constant current of FIG. 3 can normally generate the constant current if the power supply voltage VCC of about 1.5V is prepared. In other words, it is possible to provide a circuit that can significantly increase the battery life as compared with FIG. 2 as a constant current generation circuit used for operating the portable device. Further, by adopting the circuit configuration of FIG. 3, it is possible to ensure a sufficient driving capability of the transistor Q103 that outputs a constant current while the power supply voltage VCC is about 1.5 V lower than that of FIG. Become. Furthermore, the low voltage operation circuit of FIG. 3 may be an integrated circuit.

===まとめ===
以上説明したように、基準電圧VREFと検出抵抗R101の両端電圧との差に応じた出力電圧を発生する誤差増幅器EAMPと、検出抵抗R101と直列接続され、誤差増幅器EAMPの出力電圧に応じて動作するトランジスタQ101と、トランジスタQ101と直列接続されるトランジスタQ102と、トランジスタQ102とベースが共通接続されるトランジスタQ103と、トランジスタQ102のベース電圧と、トランジスタQ101及びトランジスタQ102の直列接続部の電圧と、を等しくするトランジスタQ301、Q302と、を備え、トランジスタQ102、Q103、Q301、Q302は、電流ミラー回路を構成するものである。これにより、定電流を発生する回路に使用する電源電圧VCCを低電圧化することが可能となる。
=== Summary ===
As described above, the error amplifier EAMP that generates an output voltage corresponding to the difference between the reference voltage VREF and the voltage across the detection resistor R101 and the detection resistor R101 are connected in series and operate according to the output voltage of the error amplifier EAMP. A transistor Q101 connected in series, a transistor Q102 connected in series with the transistor Q101, a transistor Q103 with a base connected in common to the transistor Q102, a base voltage of the transistor Q102, and a voltage at a series connection portion of the transistor Q101 and the transistor Q102. The transistors Q301 and Q302 are made equal, and the transistors Q102, Q103, Q301, and Q302 constitute a current mirror circuit. As a result, the power supply voltage VCC used for a circuit that generates a constant current can be lowered.

また、トランジスタQ301、Q302は、トランジスタQ101及びトランジスタQ102の直列接続部からトランジスタQ301のベースに流れ込む電流が、トランジスタQ102及びQ103の制御電極を流れる電流に対して、(1/hFE)の2乗程度となるように、トランジスタQ101及びトランジスタQ102の直列接続部と、トランジスタQ102及びQ103の共通ベースとの間に接続されてなるものである。これにより、電流ミラー回路におけるトランジスタQ102及びQ103から出力されるコレクタ電流の誤差を極めて小さくできる。従って、後段の回路に供給すべき正確な定電流を発生することが可能となる。   In addition, the transistors Q301 and Q302 have a current that flows from the series connection portion of the transistors Q101 and Q102 to the base of the transistor Q301 to the square of (1 / hFE) with respect to the current that flows through the control electrodes of the transistors Q102 and Q103. The transistor Q101 and the transistor Q102 are connected in series and the common base of the transistors Q102 and Q103 is connected. Thereby, the error of the collector current output from the transistors Q102 and Q103 in the current mirror circuit can be extremely reduced. Accordingly, it is possible to generate an accurate constant current to be supplied to the subsequent circuit.

また、図2及び図3で構成される回路を採用することにより、電源電圧VCCが低電圧でありながらも、定電流を出力するトランジスタQ103の駆動能力を十分に確保することが可能となる。   Further, by employing the circuit configured in FIG. 2 and FIG. 3, it is possible to sufficiently secure the driving capability of the transistor Q103 that outputs a constant current while the power supply voltage VCC is low.

また、検出抵抗R101の両端電圧を順方向電圧だけ低い電圧とするトランジスタQ401を、更に備え、誤差増幅器EAMPは、基準電圧VREFと、検出抵抗R101の両端電圧から順方向電圧だけ上昇したトランジスタQ401の出力電圧と、の差に応じた出力電圧を発生する。これにより、図2に比べて更に電源電圧VCCを低電圧化した低電圧動作回路を提供することが可能となる。   In addition, the transistor Q401 further lowers the voltage across the detection resistor R101 by the forward voltage. The error amplifier EAMP includes the reference voltage VREF and the transistor Q401 that rises from the voltage across the detection resistor R101 by the forward voltage. An output voltage corresponding to the difference between the output voltage and the output voltage is generated. Thus, it is possible to provide a low voltage operation circuit in which the power supply voltage VCC is further reduced as compared with FIG.

また、電流ミラー回路(Q1、Q2)と、この電流ミラー回路の出力電流が供給される出力トランジスタQ3と、を有するバンドギャップ型基準電圧発生回路BGを動作させる低電圧動作回路であって、上記の電流ミラー回路を構成するダイオード接続された一方のトランジスタQ1と直列接続されるトランジスタQ201と、トランジスタQ3と直列接続されるとともに、トランジスタQ201とベースが共通接続されるトランジスタQ202と、トランジスタQ201のベース電圧とコレクタ電圧と、を略等しくするトランジスタQ203及びQ204と、を備え、トランジスタQ201、Q202、Q203、Q204は、電流ミラー回路を構成するものである。これにより、温度変化に依存しない基準電圧VREFを発生するバンドギャップ型基準電圧発生回路の電源電圧VCCを低電圧化することが可能となる。   A low-voltage operation circuit for operating a bandgap reference voltage generation circuit BG having a current mirror circuit (Q1, Q2) and an output transistor Q3 to which an output current of the current mirror circuit is supplied, Transistor Q201 connected in series with one diode-connected transistor Q1 constituting the current mirror circuit, transistor Q3 connected in series with transistor Q3, and commonly connected to the base of transistor Q201 and the base of transistor Q201 Transistors Q203 and Q204 having substantially the same voltage and collector voltage are provided. The transistors Q201, Q202, Q203, and Q204 constitute a current mirror circuit. As a result, the power supply voltage VCC of the bandgap reference voltage generation circuit that generates the reference voltage VREF that does not depend on the temperature change can be lowered.

また、トランジスタQ203及びQ204は、トランジスタQ201のコレクタからトランジスタQ203のベースに流れ込む電流が、トランジスタQ201及びQ202のベースを流れる電流に対して、(1/hFE)の2乗程度となるように、トランジスタQ201のコレクタと、トランジスタQ201及びQ202の共通ベースとの間に接続されてなるものである。これにより、電流ミラー回路を構成するトランジスタQ201及びQ202から出力されるコレクタ電流の誤差を極めて小さくできる。従って、低電圧の電源電圧VCCの下で基準電圧VREFを確実に発生させることが可能となる。   Further, the transistors Q203 and Q204 are arranged such that the current flowing from the collector of the transistor Q201 to the base of the transistor Q203 is about (1 / hFE) square of the current flowing through the bases of the transistors Q201 and Q202. It is connected between the collector of Q201 and the common base of transistors Q201 and Q202. Thereby, the error of the collector current output from the transistors Q201 and Q202 constituting the current mirror circuit can be extremely reduced. Therefore, the reference voltage VREF can be reliably generated under the low power supply voltage VCC.

更に、トランジスタQ203及びQ204を定電流で動作させる定電流回路を、備えた。これにより、トランジスタQ203及びQ204を一定のバイアス状態で駆動させ、安定した基準電圧VREFを得ることが可能となる。   Further, a constant current circuit for operating the transistors Q203 and Q204 with a constant current is provided. As a result, the transistors Q203 and Q204 can be driven in a constant bias state, and a stable reference voltage VREF can be obtained.

以上、本発明にかかる低電圧動作回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることは勿論である。   The low voltage operation circuit according to the present invention has been described above. However, the above description is intended to facilitate understanding of the present invention and does not limit the present invention. The present invention can be changed and improved without departing from the gist thereof, and the present invention includes the equivalents.

本発明の第1実施形態を示す回路図である。1 is a circuit diagram showing a first embodiment of the present invention. 本発明の第2実施形態を示す回路図である。It is a circuit diagram which shows 2nd Embodiment of this invention. 本発明の第3実施形態を示す回路図である。It is a circuit diagram which shows 3rd Embodiment of this invention. 従来のバンドギャップ型基準電圧発生回路を示す回路図である。It is a circuit diagram which shows the conventional band gap type reference voltage generation circuit. 従来の定電流発生回路を示す回路図である。It is a circuit diagram which shows the conventional constant current generation circuit.

符号の説明Explanation of symbols

BG バンドギャップ型基準電圧発生回路
Q201、Q202、Q203、Q204 電流ミラー回路
R4、D1、D2、Q205 定電流回路
Q102、Q103、Q301、Q302 電流ミラー回路
EAMP 誤差増幅器
R101 検出抵抗
Q401 第5トランジスタ
BG Band gap type reference voltage generation circuit Q201, Q202, Q203, Q204 Current mirror circuit R4, D1, D2, Q205 Constant current circuit Q102, Q103, Q301, Q302 Current mirror circuit EAMP Error amplifier R101 Detection resistor Q401 Fifth transistor

Claims (6)

基準電圧と検出抵抗の両端電圧との差に応じた出力電圧を発生する誤差増幅器と、
前記検出抵抗と直列接続され、前記誤差増幅器の出力電圧に応じて動作する第1トランジスタと、
前記第1トランジスタと直列接続される第2トランジスタと、
前記第2トランジスタと制御電極が共通接続される第3トランジスタと、
前記第2トランジスタの制御電極と、前記第1トランジスタ及び前記第2トランジスタの直列接続部との電位差を、所定値以下とする複数の第4トランジスタと、を備え、
前記第2トランジスタ、前記第3トランジスタ、前記複数の第4トランジスタは、電流ミラー回路を構成することを特徴とする低電圧動作回路。
An error amplifier that generates an output voltage according to the difference between the reference voltage and the voltage across the detection resistor;
A first transistor connected in series with the detection resistor and operating in accordance with an output voltage of the error amplifier;
A second transistor connected in series with the first transistor;
A third transistor having a control electrode connected in common to the second transistor;
A plurality of fourth transistors having a potential difference between a control electrode of the second transistor and a series connection portion of the first transistor and the second transistor equal to or less than a predetermined value;
The low-voltage operation circuit, wherein the second transistor, the third transistor, and the plurality of fourth transistors constitute a current mirror circuit.
前記複数の第4トランジスタは、
前記第1トランジスタ及び前記第2トランジスタの直列接続部から流れ込む電流が、前記第2トランジスタ及び前記第3トランジスタの制御電極を流れる電流に対して、(1/前記各第4トランジスタの電流増幅率)の前記複数のべき乗となるように、
前記第1トランジスタ及び前記第2トランジスタの直列接続部と、前記第2トランジスタ及び前記第3トランジスタの制御電極との間に接続されてなることを特徴とする請求項1に記載の低電圧動作回路。
The plurality of fourth transistors include:
The current flowing from the serial connection of the first transistor and the second transistor is (1 / the current amplification factor of each fourth transistor) with respect to the current flowing through the control electrodes of the second transistor and the third transistor. To be the multiple powers of
2. The low-voltage operation circuit according to claim 1, wherein the low-voltage operation circuit is connected between a series connection portion of the first transistor and the second transistor and a control electrode of the second transistor and the third transistor. .
前記検出抵抗の両端電圧を順方向電圧だけ低下させる第5トランジスタを、更に備え、
前記誤差増幅器は、前記基準電圧と、前記検出抵抗の両端電圧から順方向電圧だけ上昇した前記第5トランジスタの出力電圧と、の差に応じた出力電圧を発生することを特徴とする請求項1又は2に記載の低電圧動作回路。
A fifth transistor for reducing the voltage across the detection resistor by a forward voltage;
2. The error amplifier generates an output voltage corresponding to a difference between the reference voltage and an output voltage of the fifth transistor that is increased by a forward voltage from a voltage across the detection resistor. Or the low-voltage operation circuit according to 2;
電流ミラー回路と、前記電流ミラー回路の出力電流が供給される出力トランジスタと、を有するバンドギャップ型基準電圧発生回路を動作させる低電圧動作回路であって、
前記電流ミラー回路を構成するダイオード接続された一方のトランジスタと直列接続される第1トランジスタと、
前記出力トランジスタと直列接続されるとともに、前記第1トランジスタと制御電極が共通接続される第2トランジスタと、
前記第1トランジスタの制御電極と、前記第1トランジスタの前記一方のトランジスタの側となる電極との電位差を、所定値以下とする複数の第3トランジスタと、を備え、
前記第1トランジスタ、前記第2トランジスタ、前記複数の第3トランジスタは、電流ミラー回路を構成することを特徴とする低電圧動作回路。
A low voltage operation circuit for operating a bandgap reference voltage generation circuit having a current mirror circuit and an output transistor to which an output current of the current mirror circuit is supplied,
A first transistor connected in series with one diode-connected transistor constituting the current mirror circuit;
A second transistor connected in series with the output transistor and having the first transistor and a control electrode connected in common;
A plurality of third transistors having a potential difference between a control electrode of the first transistor and an electrode on the one transistor side of the first transistor that is equal to or less than a predetermined value;
The low-voltage operation circuit, wherein the first transistor, the second transistor, and the plurality of third transistors constitute a current mirror circuit.
前記複数の第3トランジスタは、
前記第1トランジスタの前記一方のトランジスタの側となる電極から流れ込む電流が、前記第1トランジスタ及び前記第2トランジスタの制御電極を流れる電流に対して、(1/前記各第3トランジスタの電流増幅率)の前記複数のべき乗となるように、
前記第1トランジスタの前記一方のトランジスタの側となる電極と、前記第1トランジスタ及び前記第2トランジスタの制御電極との間に接続されてなることを特徴とする請求項4に記載の低電圧動作回路。
The plurality of third transistors include:
The current flowing from the electrode on the one transistor side of the first transistor is (1 / the current amplification factor of each third transistor) with respect to the current flowing through the control electrodes of the first transistor and the second transistor. ) To be a plurality of powers of
5. The low-voltage operation according to claim 4, wherein the low-voltage operation is connected between an electrode on the one transistor side of the first transistor and a control electrode of the first transistor and the second transistor. circuit.
前記複数の第3トランジスタを定電流で動作させる定電流回路を、備えたことを特徴とする請求項4又は5に記載の低電圧動作回路。

6. The low voltage operation circuit according to claim 4, further comprising a constant current circuit that operates the plurality of third transistors with a constant current.

JP2004304755A 2004-10-19 2004-10-19 Low voltage operation circuit Expired - Fee Related JP4583135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304755A JP4583135B2 (en) 2004-10-19 2004-10-19 Low voltage operation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304755A JP4583135B2 (en) 2004-10-19 2004-10-19 Low voltage operation circuit

Publications (2)

Publication Number Publication Date
JP2006119758A true JP2006119758A (en) 2006-05-11
JP4583135B2 JP4583135B2 (en) 2010-11-17

Family

ID=36537606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304755A Expired - Fee Related JP4583135B2 (en) 2004-10-19 2004-10-19 Low voltage operation circuit

Country Status (1)

Country Link
JP (1) JP4583135B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901769B1 (en) 2007-11-15 2009-06-11 한국전자통신연구원 Band-gap reference voltage generator for low voltage operation and high precision
JP2009146116A (en) * 2007-12-13 2009-07-02 Spansion Llc Electronic circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102722205A (en) * 2011-03-29 2012-10-10 北京兆易创新科技有限公司 A low-voltage band-gap reference generating circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135512A (en) * 1988-11-16 1990-05-24 Hitachi Ltd Voltage monitoring circuit
JPH06282338A (en) * 1993-03-24 1994-10-07 Seiko Instr Inc Constant current circuit and ramp voltage generating circuit
JPH0784658A (en) * 1993-08-13 1995-03-31 Tektronix Inc Current source

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135512A (en) * 1988-11-16 1990-05-24 Hitachi Ltd Voltage monitoring circuit
JPH06282338A (en) * 1993-03-24 1994-10-07 Seiko Instr Inc Constant current circuit and ramp voltage generating circuit
JPH0784658A (en) * 1993-08-13 1995-03-31 Tektronix Inc Current source

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901769B1 (en) 2007-11-15 2009-06-11 한국전자통신연구원 Band-gap reference voltage generator for low voltage operation and high precision
US7692481B2 (en) 2007-11-15 2010-04-06 Electronics And Telecommunications Research Institute Band-gap reference voltage generator for low-voltage operation and high precision
JP2009146116A (en) * 2007-12-13 2009-07-02 Spansion Llc Electronic circuit

Also Published As

Publication number Publication date
JP4583135B2 (en) 2010-11-17

Similar Documents

Publication Publication Date Title
US7151365B2 (en) Constant voltage generator and electronic equipment using the same
US7276887B2 (en) Power supply circuit
US4906863A (en) Wide range power supply BiCMOS band-gap reference voltage circuit
JP2007133533A (en) Reference voltage generation circuit
JP4583135B2 (en) Low voltage operation circuit
JP2006270373A (en) Comparator
JP3179444B2 (en) Power supply monitoring circuit
JP3461276B2 (en) Current supply circuit and bias voltage circuit
JP2009093446A (en) Voltage control circuit
JP4966054B2 (en) Differential amplifier circuit
JP2000124744A (en) Constant voltage generation circuit
JP2005190111A (en) Constant-voltage circuit
US7391595B2 (en) System and method for breakdown protection in start-up sequence with multiple power domains
JP6446974B2 (en) Temperature detection circuit and semiconductor device
KR0173944B1 (en) Comparators with Hysteresis
JP2010028311A (en) Operational amplifier
JP2000134045A (en) Voltage-to-current conversion circuit
KR100577552B1 (en) Internal voltage converter of a semiconductor memory device
JP3526484B2 (en) High input impedance circuit
US7656218B2 (en) Signal output circuit and semiconductor integrated circuit
JP4729099B2 (en) Semiconductor device, temperature sensor, and electronic apparatus using the same
KR0177997B1 (en) Comparator Circuit Controls the Size of Hysteresis
JP3074036B2 (en) Constant voltage circuit
JPS5913053B2 (en) constant voltage circuit
JP6241169B2 (en) COMMUNICATION DEVICE, COMMUNICATION SYSTEM, AND COMMUNICATION METHOD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees