JP2006119417A - 表示装置用駆動装置 - Google Patents

Abstract

【課題】 ベース階調のフリッカ成分を増大させることなく、ＦＲＣ階調における電圧変動量を大幅に削減可能な表示装置用駆動装置を提供する。
【解決手段】 表示装置において、複数の階調に対応する複数の階調電圧を生成するためのデータ電圧生成部１１２と、複数の階調電圧から、表示データに応じた階調電圧を選択するためのデータ電圧選択部１１３と、画素において１走査期間の終了時点から所定期間前に、データ電圧選択部１１３によって選択される階調電圧を、ＦＲＣにより複数の階調電圧のうちの１つの階調電圧から他の階調電圧へ切り換える、レジスタ１０３、タイミング生成部１０６、反転部１０８、およびＦＲＣ処理部１１０等を備える。これにより、画素に保持される電位は、２レベルの中間付近の電位となる。その結果、ＦＲＣ階調における表示輝度の変動量が削減し、フリッカを軽減することができる。
【選択図】 図１

Description

本発明は、階調を示す表示データに応じた階調電圧を複数の画素が配列された表示パネルへ出力する表示装置用駆動装置に関し、例えばＴＦＴ液晶等を用いたアクティブマトリクス型の表示装置用駆動装置に係り、少ない回路規模でより多くの階調を表示し、かつ表示ちらつきを低減可能な駆動回路に適用して有効な技術に関する。

本発明者が検討したところによれば、表示装置用駆動装置に関しては、以下のような技術が考えられる。

例えば、一般に、ＴＦＴ液晶等を用いたアクティブマトリクス型の表示装置は、ライン順次方式で走査され、走査時における画素への書き込み電圧によって表示輝度が制御される。そして、表示可能な階調数は、表示データに対応したデータ電圧のレベル数に依存する。ここで、表示装置が有するデータ電圧のレベル数よりも多い階調数を表現する方式として、ＦＲＣ（フレームレートコントロール）方式がある。ＦＲＣ方式では、例えば２レベルのデータ電圧を一定周期毎（例えばフレーム期間毎）に交互に画素に書き込む。これにより、２レベルのデータ電圧に対応した２種類の表示輝度が高速に切り換わり、人間の目にはこれらの中間輝度が認識される。したがって、見かけ上の階調数を増やすことが可能である。以下、データ電圧に対応した階調をベース階調、ベース階調の切り換えで生成される階調をＦＲＣ階調と呼ぶ。

しかしながら、ＦＲＣ方式においては、液晶の応答速度が速い場合やフレーム周波数が遅い場合、ベース階調の切り換わりがフリッカとして顕在化する課題があった。これを改善する方式として、特許文献１に記載の表示装置がある。この表示装置では、全てデータ電圧レベルを同相で周期的（例えばフレーム周期毎）に変動させる。そして、２レベルのデータ電圧が互いの中間方向に遷移したタイミングで、データ電圧を交互に選択して画素に書き込む。この結果、ＦＲＣ階調においては、書き込み電圧の変動量を従来よりも小さくすることができる。これにより、表示輝度の変動量も減少し、フリッカを改善することが可能となる。
特開２００１−２８２１７２号公報

ところで、前記のような表示装置用駆動装置に関して、本発明者が検討した結果、以下のようなことが明らかとなった。

例えば、上記した特許文献１記載の方法においては、データ電圧の全てを周期的に変動させるため、ベース階調を表示する際にも電圧変動成分、すなわちフリッカ成分が含まれてしまう課題があった。また、ＦＲＣ階調におけるデータ電圧の変動量の削減効果は、本来の変動量の１／２が最大であり、それ以上の削減は困難であった。

そこで、本発明の目的は、上記した課題を解決すべく、ベース階調のフリッカ成分を増大させることなく、ＦＲＣ階調における電圧変動量を大幅に削減可能な表示装置用駆動装置を提供することである。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による表示装置用駆動装置は、階調を示す表示データに応じた階調電圧を複数の画素が配列された表示パネルへ出力する表示装置用駆動装置であって、１又は複数のフレーム毎に画素へ出力される階調電圧を複数の階調電圧間で切り換えるＦＲＣにより複数の階調電圧に対応する複数の階調間の中間階調を画素に表示させる表示装置用駆動装置に適用され、以下のような特徴を有するものである。

（１）複数の階調に対応する複数の階調電圧を生成するための生成回路と、複数の階調電圧から、表示データに応じた階調電圧を選択するためのデコード回路と、画素において１走査期間の終了時点から所定期間前に、デコード回路によって選択される階調電圧を、ＦＲＣにより複数の階調電圧のうちの１つの階調電圧から複数の階調電圧のうちの他の階調電圧へ切り換える制御回路とを備える。

（２）複数の階調に対応する複数の階調電圧を生成するための生成回路と、複数の階調電圧から、表示データに応じた階調電圧を選択するためのデコード回路と、画素において階調電圧を確定する時点から所定期間前に、デコード回路によって選択される階調電圧を、ＦＲＣにより複数の階調電圧のうちの１つの階調電圧から複数の階調電圧のうちの他の階調電圧へ切り換える制御回路とを備える。

（３）複数の階調に対応する複数の階調電圧を生成するための生成回路と、複数の階調電圧から、表示データに応じた階調電圧を選択するためのデコード回路と、画素において１走査期間の終了時点から所定期間前に、デコード回路によって選択される階調電圧を、ＦＲＣにより複数の階調電圧のうちの第１の階調電圧と第２の階調電圧との間で互いの中間方向に切り換える制御回路とを備える。

（４）複数の階調に対応する複数の階調電圧が、階調Ａに対応する階調電圧Ａと階調Ｂに対応する階調電圧Ｂとを含む場合に、制御回路は、表示データの階調が階調Ａと階調Ｂとの中間値である場合、所定期間前に、階調電圧を階調電圧Ａから階調電圧Ｂ、あるいは階調電圧Ｂから階調電圧Ａに切り換え、この順番を１走査期間毎に逆転させる。

（５）所定期間前に切り換えるタイミングは、階調電圧が異なるレベルに遷移する途中で１走査期間が終了となるように予め定まっている。

（６）所定期間前に切り換えるタイミングは、階調電圧の電圧間の電位差、あるいは遷移方向に応じて異なる。

（７）所定期間前に切り換えるタイミングは、外部から変更可能である。

（８）表示パネルの走査線に走査電圧を１走査期間毎に順次に出力し、走査線に印加する走査電圧を、１走査期間の終了時点から所定期間前に異なるレベルに切り換える。

（９）複数の階調に対応する複数の階調電圧を生成するための生成回路と、複数の階調電圧から、表示データに応じた階調電圧を選択するためのデコード回路と、ＦＲＣによりデコード回路から出力される階調電圧を隣接しない２つの階調電圧間で切り換える制御回路とを備える。

（１０）隣接しない２つの階調電圧は、隣接する３つの階調電圧のうちの両端の２つの階調電圧である。

（１１）隣接する３つの階調電圧は、複数の階調電圧のうち最低レベルの階調電圧又は最高レベルの階調電圧を含む。

（１２）複数の階調に対応する複数の階調電圧が、階調Ａに対応する階調電圧Ａと階調Ｂに対応する階調電圧Ｂと階調Ｃに対応する階調電圧Ｃとを含む場合に、制御回路は、表示データの階調が階調Ａと階調Ｂとの間に２つある場合、一方は、１走査期間の終了時点から所定期間前に、階調電圧を階調電圧Ａから階調電圧Ｂ、あるいは階調電圧Ｂから階調電圧Ａに切り換え、この順番を１走査期間毎に逆転させ、他方は、１走査期間の終了時点から所定期間前に、階調電圧を階調電圧Ａから階調電圧Ｃ、あるいは階調電圧Ｃから階調電圧Ａに切り換え、この順番を１走査期間毎に逆転させる。

また、本発明による表示装置用駆動装置は、液晶パネルの複数のデータ線に複数の階調レベルを有するデータ電圧をパラレルに出力するデータドライバと、液晶パネルの複数の走査線に順次タイミングの異なる走査信号をシリアルに出力する走査ドライバとを備える表示装置用駆動装置に適用され、以下のような特徴を有するものである。

（１３）走査ドライバの１水平走査のＭ回の処理の終了によるフレームの切り換えの前後においてデータドライバの少なくとも１つのデータ線のデータ電圧の階調レベルを変化するＦＲＣ方式のデータ電圧駆動処理が採用され、走査ドライバの１水平走査の期間で、ＦＲＣ方式のデータ電圧駆動処理の終了に先行する所定のタイミングでＦＲＣ方式で選択された２つの階調電圧の一方から他方に変化させる。

（１４）所定のタイミングを設定する設定回路を備える。

（１５）走査ドライバの１水平走査のＭ回の処理の終了によるフレームの切り換えの前後においてデータドライバの少なくとも１つのデータ線のデータ電圧の階調レベルを変化するＦＲＣ方式のデータ電圧駆動処理が採用され、データドライバの複数の階調レベルの数がＭであり、ＦＲＣ方式のデータ電圧駆動処理の選択枝の数がＮであることで、ＭＮ−（Ｎ−１）の階調レベルを生成し、データドライバにおいてＭの複数の階調レベルのうちの隣接する３つの階調レベルの電圧値の中間値に隣接する高電位と低電位の２つの階調レベルの２つの電圧をＦＲＣ方式で処理することで、最終的にＭＮ−（Ｎ−１）を越える階調レベルを生成する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、ＦＲＣ階調の生成において、２レベルのデータ電圧の一方を書き込む際、書き込みの終了間際に、他方のデータ電圧に切り換える機能を設けたことにより、画素に保持される電位は、上記２レベルの中間付近の電位となる。その結果、ＦＲＣ階調におけるデータ電圧の変動量が大幅に削減し、フリッカを軽減することが可能となる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

本発明の表示装置用駆動装置は、一般的なＦＲＣ方式と同様、２レベルのデータ電圧（例えば電圧Ａと電圧Ｂ）を、一定周期毎（例えばフレーム期間毎）に交互に画素に書き込む。この動作に加え、例えば電圧Ａを書き込む際、書き込み期間である１走査期間の終了直前に、電圧Ｂ側に切り換える。一方、電圧Ｂを書き込む際も同様に、１走査期間の終了直前に電圧Ａ側に切り換える。ここで、電圧切り換えのタイミングが１走査期間の終了間際であることに着目すると、画素に書き込まれるデータ電圧は、実際にはその遷移の途中で終了となる。つまり、電圧Ａと電圧Ｂの中間付近の電位が画素に保持される結果となる。この考え方により、ＦＲＣ階調におけるデータ電圧の変動量を大幅に削減することが可能である。以下、実施の形態を具体的に説明する。

以下、本発明の実施の形態１に係る表示装置の構成と動作を、図１〜図３を用いて説明する。

まず、図１により、本発明の実施の形態１に係る表示装置のブロック構成の一例を説明する。

本実施の形態に係る表示装置は、駆動回路１０１と、表示部１１５と、ＣＰＵ１１６等から構成される。駆動回路１０１には、システムインタフェース１０２、レジスタ１０３、メモリ制御部１０４、表示メモリ１０５、タイミング生成部１０６、発振部１０７、反転部１０８、ラッチ１０９、ＦＲＣ処理部１１０、基準電圧生成部１１１、データ電圧生成部１１２、データ電圧選択部１１３、走査線駆動部１１４等が含まれる。

データ電圧選択部１１３は、複数の階調に対応する複数の階調電圧を生成するための生成回路としての機能を持つ。データ電圧選択部１１３は、複数の階調電圧から、表示データに応じた階調電圧を選択するためのデコード回路としての機能を持つ。レジスタ１０３、タイミング生成部１０６、反転部１０８、およびＦＲＣ処理部１１０等から、画素において１走査期間（１水平期間）の終了時点、あるいは階調電圧を確定する時点から所定期間前に、データ電圧選択部１１３によって選択される階調電圧を、ＦＲＣにより複数の階調電圧のうちの１つの階調電圧から複数の階調電圧のうちの他の階調電圧へ切り換える制御回路としての機能が実現される。

また、データ電圧生成部１１２、およびデータ電圧選択部１１３等から、液晶パネルの複数のデータ線に複数の階調レベルを有するデータ電圧をパラレルに出力するデータドライバとしての機能が実現される。走査線駆動部１１４等から、液晶パネルの複数の走査線に順次タイミングの異なる走査信号をシリアルに出力する走査ドライバとしての機能が実現される。そして、走査ドライバの１水平走査のＭ回の処理の終了によるフレームの切り換えの前後においてデータドライバの少なくとも１つのデータ線のデータ電圧の階調レベルを変化するＦＲＣ方式のデータ電圧駆動処理が採用され、走査ドライバの１水平走査の期間で、ＦＲＣ方式のデータ電圧駆動処理の終了に先行する所定のタイミングでＦＲＣ方式で選択された２つの階調電圧の一方から他方に変化させるように構成されている。

駆動回路１０１は、いわゆる表示メモリ内蔵型のコントローラ・ドライバであり、本発明の実現手段を含む。ここで、本発明の駆動回路は、表示メモリ内蔵型に限定するものではなく、メモリを内蔵しないタイプにも適用可能である。また、本実施の形態において、入力する表示データの情報量は１画素あたり６ビットとし、データ電圧は３２レベル（５ビット分）とする。そこで、表示データのＬＳＢが“０”の時はベース階調、“１”の時はＦＲＣ階調を適用し、６ビット分の階調表現を行うことにした。

以下、駆動回路１０１の内部ブロックの構成と動作について説明する。

システムインタフェース１０２は、ＣＰＵ１１６が出力する表示データ及びインストラクションを受け、レジスタ１０３へ出力する動作を行う。動作の詳細は、例えば６８系１６ｂｉｔのバスインターフェースに準拠しているものとする。ここで、インストラクションとは、駆動回路１０１の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータを含む。また、本発明の特徴である、ＦＲＣ階調生成に係るデータ電圧の切り換えタイミング等に関する情報も含む。

レジスタ１０３は、インストラクションのデータを格納し、これを各ブロックへ出力するブロックである。例えば、前記のフレーム周波数、駆動ライン数、データ電圧切り換えタイミングに関するインストラクションは、タイミング生成部１０６へ出力され、駆動電圧に関するインストラクションは、基準電圧生成部１１１へ出力される。なお、表示データも一旦レジスタ１０３に格納され、表示位置を指示するインストラクションと共に、メモリ制御部１０４へ出力される。

メモリ制御部１０４は、表示メモリ１０５のライト及びリード動作を行うブロックである。まず、ライト動作時には、レジスタ１０３から転送される表示位置のインストラクションに基づき、表示メモリ１０５のアドレスを選択する信号を出力する。これと同時に表示データを表示メモリ１０５へ転送する。この動作により、表示メモリ１０５の所定のアドレスに表示データをライトすることができる。一方、リード動作時には、表示メモリ１０５における所定のワード線群を１本づつ順次に選択する動作を繰り返す。この動作により、選択されたワード線上の表示データを、ビット線を介して一斉にリードすることができる。なお、リードするワード線の範囲、１回の選択期間（１走査期間と等価）、選択動作の繰り返し周期（１フレーム期間と等価）等の設定は、インストラクションにて指示される。

表示メモリ１０５は、表示部１１５の走査線とデータ線に相当するワード線とビット線を有し、上記した表示データのライト動作及びリード動作を行う。なお、リードされた表示データは、ラッチ１０９へ出力される。

タイミング生成部１０６は、発振部１０７から入力される基準クロックに基づき、１走査期間を指示するＬＰ信号や、後述する走査線駆動部１１４の出力タイミングを指示するＧＰ信号を自己生成して出力すると共に、本発明の特徴である２レベルのデータ電圧のどちらを選択するかを指示するＳＤ信号、および、データ電圧の切り換えタイミングを指示するＲＥＶ信号を出力する。これらのタイミングの一例を図２（（ａ）：フレームＡ、（ｂ）：フレームＢ）に示す。ここで、ＳＤ信号はフレーム毎に“１”と“０”が切り換わる。さらに、ＳＤ信号は１走査期間毎にも“１”と“０”が切り換わるが、これは隣接の走査線毎に書き込み電圧のレベルを異ならせ、ちらつきをより目立たなくするための常套手段である。一方、ＲＥＶ信号は、各走査期間の終了直前に、その値が“０”から“１”へと切り換わる。ここで、ＲＥＶ信号が“１”となるタイミングは、表示部１１５の駆動負荷等により、その最適値は様々である。これに対応させるには、例えば外部のＣＰＵ１１６に、使用する表示部１１３の最適値を予め記憶しておき、電源投入後の初期設定時にインストラクションでこの最適値を駆動回路１０１へ転送することが考えられる。これにより、幅広い負荷の表示部１１５への対応が可能となる。

反転部１０８は、タイミング生成部１０６から出力されるＳＤ信号をＲＥＶ信号に応じて反転し、その結果をＡＤ信号として出力する。ＡＤ信号のタイミング例を図２に示す。図２から分かるように、ＡＤ信号は、例えばＳＤ信号とＲＥＶ信号の排他的論理和で生成することができる。なお、ＳＤ信号は、反転部１０８に入力される前に、互いに反転の関係にある２系統に分けられるが、これは、隣接のデータ線毎に書き込み電圧のレベルを異ならせ、ちらつきをより目立たなくするための常套手段である。

ラッチ１０９は、表示メモリ１０５から出力される６ビットの表示データを、ＬＰ信号の立ち上がりに同期して取り込み、次のＬＰ信号の立ち上がりが来るまで保持すると共に、ＦＲＣ処理部１１０へ出力するブロックである。

ＦＲＣ処理部１１０は、ラッチ１０９から出力される６ビットの表示データＭＤと、反転部１０８から出力されるＡＤ信号に応じて演算処理を行い、その結果を５ビットの表示データＦＤとして出力する。また、ＦＲＣ処理部１１０は、データ線の本数分の演算部を有し、一つの演算部は、図１に示すように、桁上り防止部、加算判定部、および加算部を含む。演算部の基本的な動作は、表示データＭＤのＬＳＢが“０”の時、ＡＤ信号に係らず表示データＭＤの上位５ビットをそのまま出力し、ＬＳＢが“１”の時、表示データＭＤの上位５ビットとＡＤ信号を加算して出力する。この動作より、ＬＳＢが“１”の場合において、隣接する２つのデータ電圧を用いてＦＲＣ階調を生成することができる。なお、６ビット表示データＭＤが全て“１”の場合、ＡＤ信号を加算すると桁上りが発生するため、この条件の時は加算を行わないようにした。上記した動作の一例を図２のタイミングチャートに示す。図２から、表示データＭＤが“１４”および“１６”の場合は、ＬＳＢが“０”であることから、１走査期間を通じて表示データＦＤは“７”および“８”となり、これはフレームが変化しても変わらない。一方、表示データＭＤが“１５”および“１７”の場合は、ＬＳＢが“１”であることから、１走査期間の終了直前に、表示データＦＤの値が切り換わり、さらにフレーム毎に切り換わりの方向が逆転していることが分かる。

基準電圧生成部１１１は、入力の電源電圧Ｖｃｉから、駆動回路１０１内で必要な電圧レベルを生成するブロックである。なお、電圧レベルの生成は、チャージポンプ回路等を適用することで実現可能である。

データ電圧生成部１１２は、基準電圧生成部１１１から入力される電圧を分圧し、３２レベルのデータ電圧を生成して、データ電圧選択部１１３へ出力する。

データ電圧選択部１１３は、表示データＦＤの値に従い、３２レベルのデータ電圧のうちから一つを選択し、データ電圧Ｖｘとして出力する。ここで、データ電圧選択部１１３の出力は、後述する表示部１１５のデータ線に接続される。

走査線駆動部１１４は、後述する表示部１１５の走査線に対し、ＧＰ信号に同期して走査電圧のアクティブレベル（例えば“ハイ”）を線順次に出力するためのブロックである。ここで、先頭の走査線に走査電圧のアクティブレベルを出力するタイミングは、表示メモリ１０５における先頭のワード線をリードするタイミングに同期している。また、線順次の切り換わりタイミングは、ＬＰ信号で定まる１走査期間の始まりに対して僅かに早い。この時間差はいわゆるホールド時間と呼ばれるものであり、表示部１１５における画素への書き込み電圧を確定させるために必要である。

表示部１１５は、データ線と走査線の交点に位置する各画素部にスイッチング用のトランジスタが配置された、いわゆるアクティブマトリクス型と呼ばれるフラットパネルである。トランジスタのソース端子は、データ線を介してデータ電圧選択部１１３の出力に接続され、ゲート端子は走査線を介して走査線駆動部１１４の出力に接続される。また、トランジスタのドレイン端子は、表示素子に接続される。なお、表示素子の対向側は、共通のコモン電極が接続され、コモン電極へ出力されるＶｃｏｍ電圧との差が表示素子への印加電圧となる。なお、表示素子の種類は液晶や有機ＥＬ等が代表的であるが、電圧によって表示輝度が制御可能であれば、その他の素子を用いても構わない。

次に、駆動回路１０１における、データ線への出力電圧Ｖｘの波形例を、図２中の太線を用いて説明する。データ電圧Ｖｘは、ベース階調（図中、第１と第３の走査期間）の生成においては、表示データＦＤの値に応じたレベルが出力され、この電圧が画素への書き込み電圧として確定する。一方、ＦＲＣ階調（図中、第２と第４の走査機関）の生成においては、データ電圧の遷移の途中でＧＰ信号が立ち上がるため、２レベルのデータ電圧の中間付近が画素への書き込み電圧として確定する。この動作は、フレームがフレームＡからフレームＢに切り換わっても同様である。以上のことから、本実施の形態の表示装置用駆動装置は、発明の目的である、ベース階調のフリッカ成分を増大させることなく、ＦＲＣ階調における電圧変動量を大幅に削減することが可能である。

具体的に、本実施の形態の駆動回路におけるＦＲＣ方式と、従来の駆動回路におけるＦＲＣ方式とを比較したものを図３（（ａ）：本実施の形態、（ｂ）：従来）に示す。図３から分かるように、フレームＡ，Ｂにおけるデータ線への出力電圧Ｖｘ１，Ｖｘ２は、従来の駆動回路におけるＦＲＣ方式では、図３（ｂ）のように２レベルのデータ電圧が画素への書き込み電圧として確定するのに対して、本実施の形態の駆動回路におけるＦＲＣ方式では、図３（ａ）のように１Ｈ期間の終了時点から所定期間Ｔだけ前に切り換わり、２レベルのデータ電圧の中間付近が画素への書き込み電圧として確定するため、フレームＡ，Ｂの表示イメージでＦＲＣ階調における変動が大幅に削減できる。

なお、本実施の形態では説明を簡単にするため、液晶の駆動等で必要な極性反転駆動に関する概念を省いたが、表示データに対するデータ電圧の対応をフレーム毎に切り換えることで、コモン反転、列毎反転、ドット反転といった各種方式へも容易に適用可能である。また、本実施の形態においては、ＦＲＣ階調における電圧変動を１フレーム毎の周期としたが、これに限られる訳でなく、例えば上記した極性反転駆動との組み合わせにおいて直流成分が書き込まれないように、２フレーム周期としても良い。また、本実施の形態においては、表示データのビット数を６としたが、これに限られる訳ではない。さらに、本実施の形態においては、説明を簡単にするためにカラーの概念を省いたが、カラー表示の実現は、例えば１画素の表示データをＲ（赤）、Ｇ（緑）、Ｂ（青）で構成し、表示部にいわゆる縦ストライプ構造を適用することで、容易に実現可能である。

次に、本発明の実施の形態２に係る表示装置の構成と動作を、図４〜図６を用いて説明する。

前記実施の形態１に述べたように、本発明の特徴は、ＦＲＣ階調の生成のため、２レベルのデータ電圧の一方を画素に書き込む際、書き込みの終了間際に、他方のデータ電圧に切り換えることにある。ここで、切り換えたデータ電圧が、遷移のちょうど中間点に到達する時間を考えた場合、この時間は２レベルのデータ電圧の電位差に依存することが考えられる。また、データ電圧が高電圧側から低電圧側に遷移する場合と、低電圧側から高電圧側に遷移する場合においても、到達時間が異なる可能性がある。このことから、画素に書き込まれる電圧が、必ずしも２レベルのデータ電圧の中間点になるとは限らない。そこで、本実施の形態では、データ電圧の切り換えタイミングをより細かく制御し、２レベルのデータ電圧の中間点となる確率を高めた駆動回路を提供する。

図４は、前記図１で示した本発明の表示装置の中から、本実施の形態の特徴となるブロック構成を抜粋したものである。したがって、図４に記載されていないその他のブロックは、図１で示したものと同じであり、同じ動作を行う。図４において、２０１はレジスタ、２０２はタイミング生成部、２０３は反転部、２０４はＦＲＣ生成部である。

レジスタ２０１は、実施の形態１のレジスタ１０３と同様、インストラクションのデータを格納し、これを各ブロックへ出力する。レジスタ１０３と異なる点は、データ電圧の切り換えに関する４種類のタイミング情報（Ｔ１Ｒ、Ｔ１Ｆ、Ｔ２Ｒ、Ｔ２Ｆ）を有し、これをタイミング生成部２０２へ出力する点である。ここで、４種類のタイミング情報とは、図５に一例を示すように、表示データＭＤの範囲（２領域）と、電圧の遷移方向（２種類）の組み合わせであり、基準クロックのカウント値が設定値となる。なお、表示データＭＤの範囲は電圧の変動量を意味している。例えば液晶表示素子においては、“０”と“６３”に近い領域ではデータ電圧間の電位差が大きく、中央付近では電位差が小さいことが一般的である。そこで、今回は領域を２分割とした。

タイミング生成部２０２は、上記した４種類のタイミング情報、および２レベルのデータ電圧のどちらを選択するかを指示するＳＤ信号を受け、これらの情報に基づき、データ電圧の切り換えタイミングを指示するＲＥＶ１信号およびＲＥＶ２信号を出力する。ここで、ＲＥＶ１信号の切り換えタイミングは、ＳＤ信号が“０”の場合はＴ１Ｒ、“１”の場合にはＴ１Ｆで規定される。同様に、ＲＥＶ２信号の切り換えタイミングは、ＳＤ信号が“０”の場合はＴ２Ｒ、“１”の場合にはＴ２Ｆで規定される。この関係の一例を図６のタイミングチャートに示す。例えば、始めの１走査期間では、ＳＤ信号が“０”であるため、ＲＥＶ１はＴ１Ｆの設定値である１２クロック目で値が切り換わり、ＲＥＶ２はＴ２Ｒの設定値である１４クロック目で値が切り換わる。次の走査期間以降も考え方は同じである。なお、タイミング生成部２０２のその他の動作は、実施の形態１のタイミング生成部１０６と同じである。

反転部２０３は、上記したＲＥＶ１信号とＲＥＶ２信号、ならびにＳＤ信号に基づき、ＡＤ１信号とＡＤ２信号を生成して出力する。なお、個々の動作については、実施の形態１の反転部１０８と同じであるため、その詳細な説明については省略する。

ＦＲＣ生成部２０４は、実施の形態１のＦＲＣ処理部１１０と同様、６ビットの表示データＭＤ、およびＡＤ１信号とＡＤ２信号に基づいて演算処理を行い、その結果を５ビットの表示データＦＤとして出力する。ここで、実施の形態１のＦＲＣ処理部１１０と異なる点は、表示データＭＤに従い、ＡＤ１信号とＡＤ２信号の中から一方を選択して演算部に出力する、選択部を新たに設けた点である。なお、入力信号選択部は、表示データＭＤが、図５記載の第１領域ならばＡＤ１信号、第２領域ならばＡＤ２信号を選択するものとする。なお、演算部は実施の形態１で述べたものと同じである。上記した動作の一例を図６のタイミングチャートに示す。例えば、表示データＭＤが“５９”の場合は、ＬＳＢが“１”であり、第１領域であることから、表示データＭＤの上位５ビットとＡＤ１が加算された値が表示データＦＤとして出力される。また、表示データＭＤが“２１”と“４１”の場合は、共にＬＳＢが“１”であり、第２領域であることから、表示データＭＤの上位５ビットとＡＤ２が加算された値が表示データＦＤとして出力される。なお、データ電圧Ｖｘは実施の形態１と同様、表示データＦＤの値に応じたレベルが出力され、この電圧が画素への書き込み電圧として確定する。

以上述べたように、本実施の形態においては、ＦＲＣ階調の生成のため、２レベルのデータ電圧の一方を画素に書き込む際、書き込みの終了間際に、他方のデータ電圧に切り換えることができる。これに加え、データ電圧の切り換えタイミングを、２レベルのデータ電圧間の電位差、および電圧の遷移方向に応じて変更可能である。この結果、２レベルのデータ電圧の中間電位が画素に書き込まれる確率が高まり、フリッカ成分をより低減させることが可能である。

なお、本実施の形態においては、表示データＭＤを２領域に分割したが、これに限られる訳ではなく、３領域以上に分割してより精度を高めることも可能である。また、実施の形態１に述べた極性反転駆動を用いる場合には、データ電圧の切り換えタイミングを極性に従って変更するレジスタを適宜追加しても構わない。

次に、本発明の実施の形態３に係る表示装置の構成と動作を、図７〜図９を用いて説明する。

前記実施の形態１，２に述べたように、ＦＲＣ方式では、隣接する２レベルのデータ電圧を用いてＦＲＣ階調を生成する。この時、例えばデータ電圧を３２レベルとすると、生成されるＦＲＣ階調は、１つ少ない３１種類となる。つまり、ベース階調とＦＲＣ階調を合計した階調数は６３階調となり、例えば６ビットの表示データを表現するには１階調分不足することになる。そこで、本実施の形態では、ＦＲＣ階調を新たに１種類追加した駆動回路を提供する。

すなわち、本実施の形態では、ＦＲＣによりデコード回路から出力される階調電圧を隣接しない２つの階調電圧間で切り換える制御回路としての機能が実現される。また、データドライバの複数の階調レベルの数がＭであり、ＦＲＣ方式のデータ電圧駆動処理の選択枝の数がＮであることで、ＭＮ−（Ｎ−１）の階調レベルを生成し、データドライバにおいてＭの複数の階調レベルのうちの隣接する３つの階調レベルの電圧値の中間値に隣接する高電位と低電位の２つの階調レベルの２つの電圧をＦＲＣ方式で処理することで、最終的にＭＮ−（Ｎ−１）を越える階調レベルを生成するように構成されている。

図７は、本実施の形態に係る、表示データとデータ電圧の関係の一例を示したものであり、その特徴は、２レベル分離れた電圧を用いて、新たなＦＲＣ階調を生成している点にある。例えば図７では、表示データＭＤの“６１”と“６３”を用いて新たなＦＲＣ階調を生成している。ここで、新たなＦＲＣ階調を、図７に示す、表示データＭＤの“６１”に相当する条件は、（Ｖ３１−Ｖ３０）＞（Ｖ３０−Ｖ２９）である。この条件を満たすことは、例えば液晶表示素子においては一般的である。

次に、上記したＦＲＣ階調を新たに１種類追加するには、表示データＭＤの値を判別し、その結果に基づき、表示データＭＤの上位５ビットとＡＤ信号との加減算を適宜行えば良い。この動作は、ＦＲＣ処理部内にある演算部を改良するのみで実現可能であり、一例として、図８に示す回路構成を用い、これを図９に示す真理値表に従って動作させる方法が考えられる。

以上述べた、本実施の形態によれば、例えばデータ電圧のレベル数を３２とした場合、生成されるＦＲＣ階調も３２種類とすることができる。したがって、ベース階調とＦＲＣ階調を合計した階調数は６４階調となり、６ビットの表示データを過不足なく表現することが可能となる。

なお、本実施の形態においては、表示データＭＤの“６１”と“６３”を用いて新たなＦＲＣ階調を生成したが、これに限られる訳ではなく、例えば“０”と“２”を用いても構わない。

次に、本発明の実施の形態４に係る表示装置の構成と動作を、図１０〜図１２を用いて説明する。

まず、本発明の特徴であるデータ電圧を切り換える動作において、画素への書き込みスピードは、表示部の駆動負荷や画素トランジスタの移動度に依存する。例えば、駆動負荷が軽く、トランジスタの移動度が高い場合、書き込みスピードが高速化する。このため、２レベルのデータ電圧の中間点で遷移を終了させる制御が困難となる。そこで、本実施の形態では、こうした場合にもタイミング制御を容易にし、フリッカ低減に充分な効果が得られる駆動回路を提供する。

まず、上記目標を達成するには、２レベルのデータ電圧の切り換え時において、画素への書き込みスピードが遅くなれば良い。これの実現にあたっては、トランジスタの移動度が走査電圧のアクティブレベル（以下、ＶＧＨ電圧と呼ぶ）に依存し、ＶＧＨが低い程、書き込みが遅くなることに着目した。つまり、１走査期間の終了直前でＶＧＨ電圧が低くなるように切り換えれば、画素への書き込みスピードを緩和することが可能である。

図１０は、前記図１で示した本発明の表示装置の中から、本実施の形態の特徴となるブロック構成を抜粋したものである。したがって、図１０に記載されていないその他のブロックは、図１で示したものと同じであり、同じ動作を行う。図１０において、４０１はレジスタ、４０２はタイミング生成部、４０３は倍率選択部、４０４は基準電圧生成部、４０５は走査線駆動部である。

レジスタ４０１は、実施の形態１のレジスタ１０３と同様、インストラクションのデータを格納し、これを各ブロックへ出力する。レジスタ１０３と異なる点は、ＶＧＨ電圧のレベルに関する２種類の情報（ＳＭＡＧ、ＥＭＡＧ）を有し、これをタイミング生成部４０２へ出力する点である。ここで、図１１に一例を示すように、ＳＭＡＧとＥＭＡＧは、それぞれ１Ｈの開始時と終了時における昇圧倍率の情報であり、倍率値が設定値となる。

タイミング生成部４０２は、実施の形態１のタイミング生成部１０６とほぼ同一であるが、ＰＲＥＶ信号を生成して出力する点のみ異なる。ＰＲＥＶ信号は、図１２のタイミングチャートの一例に示すように、ＲＥＶ信号の位相をずらしたものであり、ＧＰ信号の切り換わりタイミングと同期させている。

倍率選択部４０３は、レジスタ４０１から送られるＳＭＡＧとＥＭＡＧを、ＰＲＥＶ信号に基づいて選択し、ＭＡＧデータとして出力する。具体的には、ＰＲＥＶ信号が“０”のときにＳＭＡＧ、“１”のときにＥＭＡＧを選択する。

基準電圧生成部４０４は、ＭＡＧに含まれる昇圧倍率の情報に基づき、外部から入力される電源電圧Ｖｃｉを昇圧してＶＧＨを生成する。例えば、ＭＡＧの値が“７”ならば、Ｖｃｉの７倍昇圧がＶＧＨとなる。なお、ＶＧＬは、画素のトランジスタがオフとなる電圧とする。

走査線駆動部４０５については、実施の形態１で示した走査線駆動部１１４と同じ構成、同じ動作となるため、説明を省略する。

以上説明したように、本実施の形態に係る駆動回路は、走査電圧のアクティブレベルであるＶＧＨを、１走査期間の最後で低電圧に切り換えることが可能である。この結果、図１１に示すように、２レベルのデータ電圧の切り換え時において、画素への書き込みスピードが遅くなる。したがって、データ電圧の中間点で遷移を終了させるためのタイミング制御が容易となる。

なお、本実施の形態においては、昇圧の倍率を７倍から３倍に切り換えたが、これに限られる訳ではなく、トランジスタの移動度等に合わせ、その他の倍率を用いても良い。また、昇圧倍率の切り換えを１倍づつ段階的に行っても良い。

なお、本発明の各実施の形態は、駆動タイミング等の情報をレジスタに記憶させることを前提に説明したが、これに限られる訳ではなく、例えば端子設定としても良い。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の実施の形態１に係る表示装置のブロック構成の一例を示す構成図である。 （ａ），（ｂ）は本発明の実施の形態１に係る表示装置において、各部のタイミングの一例を示すタイミングチャートである。 （ａ），（ｂ）は本発明の実施の形態１に係る表示装置において、本実施の形態の駆動回路におけるＦＲＣ方式と、従来の駆動回路におけるＦＲＣ方式との比較の一例を示す説明図である。 本発明の実施の形態２に係る表示装置において、要部のブロック構成の一例を示す構成図である。 本発明の実施の形態２に係る表示装置において、レジスタ内容の一例を示す説明図である。 本発明の実施の形態２に係る表示装置において、各部のタイミングの一例を示すタイミングチャートである。 本発明の実施の形態３に係る表示装置において、表示データとデータ電圧の関係の一例を示す説明図である。 本発明の実施の形態３に係る表示装置において、演算部の回路構成の一例を示す構成図である。 本発明の実施の形態３に係る表示装置において、演算部の真理値表の一例を示す説明図である。 本発明の実施の形態４に係る表示装置において、要部のブロック構成の一例を示す構成図である。 本発明の実施の形態４に係る表示装置において、レジスタ内容の一例を示す説明図である。 本発明の実施の形態４に係る表示装置において、各部のタイミングの一例を示すタイミングチャートである。

符号の説明

１０１…駆動回路、１０２…システムインタフェース、１０３，２０１，４０１…レジスタ、１０４…メモリ制御部、１０５…表示メモリ、１０６，２０２，４０２…タイミング生成部、１０７…発振部、１０８，２０３…反転部、１０９…ラッチ、１１０…ＦＲＣ処理部、１１１，４０４…基準電圧生成部、１１２…データ電圧生成部、１１３…データ電圧選択部、１１４，４０５…走査線駆動部、１１５…表示部、１１６…ＣＰＵ、２０４…ＦＲＣ生成部、４０３…倍率選択部。

Claims (15)

1. 階調を示す表示データに応じた階調電圧を複数の画素が配列された表示パネルへ出力する表示装置用駆動装置であって、１又は複数のフレーム毎に前記画素へ出力される階調電圧を複数の階調電圧間で切り換えるフレームレートコントロールにより前記複数の階調電圧に対応する複数の階調間の中間階調を前記画素に表示させる表示装置用駆動装置において、
   複数の階調に対応する複数の階調電圧を生成するための生成回路と、
   前記複数の階調電圧から、前記表示データに応じた階調電圧を選択するためのデコード回路と、
   前記画素において１走査期間の終了時点から所定期間前に、前記デコード回路によって選択される前記階調電圧を、前記フレームレートコントロールにより前記複数の階調電圧のうちの１つの階調電圧から前記複数の階調電圧のうちの他の階調電圧へ切り換える制御回路とを備えることを特徴とする表示装置用駆動装置。
2. 階調を示す表示データに応じた階調電圧を複数の画素が配列された表示パネルへ出力する表示装置用駆動装置であって、１又は複数のフレーム毎に前記画素へ出力される階調電圧を複数の階調電圧間で切り換えるフレームレートコントロールにより前記複数の階調電圧に対応する複数の階調間の中間階調を前記画素に表示させる表示装置用駆動装置において、
   複数の階調に対応する複数の階調電圧を生成するための生成回路と、
   前記複数の階調電圧から、前記表示データに応じた階調電圧を選択するためのデコード回路と、
   前記画素において前記階調電圧を確定する時点から所定期間前に、前記デコード回路によって選択される前記階調電圧を、前記フレームレートコントロールにより前記複数の階調電圧のうちの１つの階調電圧から前記複数の階調電圧のうちの他の階調電圧へ切り換える制御回路とを備えることを特徴とする表示装置用駆動装置。
3. 階調を示す表示データに応じた階調電圧を複数の画素が配列された表示パネルへ出力する表示装置用駆動装置であって、１又は複数のフレーム毎に前記画素へ出力される階調電圧を複数の階調電圧間で切り換えるフレームレートコントロールにより前記複数の階調電圧に対応する複数の階調間の中間階調を前記画素に表示させる表示装置用駆動装置において、
   複数の階調に対応する複数の階調電圧を生成するための生成回路と、
   前記複数の階調電圧から、前記表示データに応じた階調電圧を選択するためのデコード回路と、
   前記画素において１走査期間の終了時点から所定期間前に、前記デコード回路によって選択される前記階調電圧を、前記フレームレートコントロールにより前記複数の階調電圧のうちの第１の階調電圧と第２の階調電圧との間で互いの中間方向に切り換える制御回路とを備えることを特徴とする表示装置用駆動装置。
4. 請求項１、２または３記載の表示装置用駆動装置において、
   前記複数の階調に対応する複数の階調電圧が、階調Ａに対応する階調電圧Ａと階調Ｂに対応する階調電圧Ｂとを含む場合に、
   前記制御回路は、前記表示データの階調が前記階調Ａと前記階調Ｂとの中間値である場合、前記所定期間前に、前記階調電圧を前記階調電圧Ａから前記階調電圧Ｂ、あるいは前記階調電圧Ｂから前記階調電圧Ａに切り換え、この順番を１走査期間毎に逆転させることを特徴とする表示装置用駆動装置。
5. 請求項４記載の表示装置用駆動装置において、
   前記所定期間前に切り換えるタイミングは、前記階調電圧が異なるレベルに遷移する途中で前記１走査期間が終了となるように予め定まっていることを特徴とする表示装置用駆動装置。
6. 請求項４記載の表示装置用駆動装置において、
   前記所定期間前に切り換えるタイミングは、前記階調電圧の電圧間の電位差、あるいは遷移方向に応じて異なることを特徴とする表示装置用駆動装置。
7. 請求項４記載の表示装置用駆動装置において、
   前記所定期間前に切り換えるタイミングは、外部から変更可能であることを特徴とする表示装置用駆動装置。
8. 請求項４記載の表示装置用駆動装置において、
   前記表示パネルの走査線に走査電圧を１走査期間毎に順次に出力し、
   前記走査線に印加する走査電圧を、１走査期間の終了時点から所定期間前に異なるレベルに切り換えることを特徴とする表示装置用駆動装置。
9. 請求項１、２または３記載の表示装置用駆動装置において、
   前記制御回路は、前記フレームレートコントロールにより前記デコード回路から出力される階調電圧を隣接しない２つの階調電圧間で切り換えることを特徴とする表示装置用駆動装置。
10. 請求項９記載の表示装置用駆動装置において、
    前記隣接しない２つの階調電圧は、隣接する３つの階調電圧のうちの両端の２つの階調電圧であることを特徴とする表示装置用駆動装置。
11. 請求項１０記載の表示装置用駆動装置において、
    前記隣接する３つの階調電圧は、前記複数の階調電圧のうち最低レベルの階調電圧又は最高レベルの階調電圧を含むことを特徴とする表示装置用駆動装置。
12. 請求項１１記載の表示装置用駆動装置において、
    前記複数の階調に対応する複数の階調電圧が、階調Ａに対応する階調電圧Ａと階調Ｂに対応する階調電圧Ｂと階調Ｃに対応する階調電圧Ｃとを含む場合に、
    前記制御回路は、前記表示データの階調が前記階調Ａと前記階調Ｂとの間に２つある場合、一方は、１走査期間の終了時点から所定期間前に、前記階調電圧を前記階調電圧Ａから前記階調電圧Ｂ、あるいは前記階調電圧Ｂから前記階調電圧Ａに切り換え、この順番を１走査期間毎に逆転させ、他方は、１走査期間の終了時点から所定期間前に、前記階調電圧を前記階調電圧Ａから前記階調電圧Ｃ、あるいは前記階調電圧Ｃから前記階調電圧Ａに切り換え、この順番を１走査期間毎に逆転させることを特徴とする表示装置用駆動装置。
13. 液晶パネルの複数のデータ線に複数の階調レベルを有するデータ電圧をパラレルに出力するデータドライバと、
    前記液晶パネルの複数の走査線に順次タイミングの異なる走査信号をシリアルに出力する走査ドライバとを備える表示装置用駆動装置であって、
    前記走査ドライバの１水平走査のＭ回の処理の終了によるフレームの切り換えの前後において前記データドライバの少なくとも１つのデータ線のデータ電圧の階調レベルを変化するフレームレートコントロール方式のデータ電圧駆動処理が採用され、
    前記走査ドライバの１水平走査の期間で、前記フレームレートコントロール方式のデータ電圧駆動処理の終了に先行する所定のタイミングで前記フレームレートコントロール方式で選択された２つの階調電圧の一方から他方に変化させることを特徴とする表示装置用駆動装置。
14. 請求項１３記載の表示装置用駆動装置において、
    前記所定のタイミングを設定する設定回路を備えることを特徴とする表示装置用駆動装置。
15. 請求項１３記載の表示装置用駆動装置において、
    前記データドライバの前記複数の階調レベルの数がＭであり、
    前記フレームレートコントロール方式のデータ電圧駆動処理の選択枝の数がＮであることで、ＭＮ−（Ｎ−１）の階調レベルを生成し、
    前記データドライバにおいてＭの前記複数の階調レベルのうちの隣接する３つの階調レベルの電圧値の中間値に隣接する高電位と低電位の２つの階調レベルの２つの電圧を前記フレームレートコントロール方式で処理することで、最終的にＭＮ−（Ｎ−１）を越える階調レベルを生成することを特徴とする表示装置用駆動装置。