JP2006114698A

JP2006114698A - Bipolar transistor

Info

Publication number: JP2006114698A
Application number: JP2004300558A
Authority: JP
Inventors: Hirokazu Makihara; 弘和牧原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-10-14
Filing date: 2004-10-14
Publication date: 2006-04-27

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transistor capable of realizing a composition containing a base ballast resistance and a capacity with little chip areas by using a characteristic element structure. <P>SOLUTION: A lower electrode 13a connected electrically is formed on a base finger B of a transistor 11. A thin film resistor 12a and a dielectrics 13b are formed on the lower electrode 13a. The upper electrode 13c is formed on the thin film resistor 12a and the dielectrics 13b. The upper electrode 13c is electrically connected with a signal input wiring 14. The thin film resistor 12a brings the lower surface and the upper surface into electrical contact with the lower electrode 13a and the upper electrode 13c, respectively, so that it may function as a base ballast resistance 12 which is inserted between the signal input wiring 14 and the base finger B of the transistor 11. Furthermore, a capacity 13 is composed of the lower electrode 13a, the dielectrics 13b and the upper electrode 13c so that it may have the structure where inserted in parallel with the base ballast resistance 12. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、バイポーラトランジスタに関し、より特定的には、半導体基板上に形成される高周波信号用のバイポーラトランジスタの構造に関する。 The present invention relates to a bipolar transistor, and more particularly to the structure of a high-frequency signal bipolar transistor formed on a semiconductor substrate.

周知のように、高周波信号を扱うトランジスタ回路１０１は、高周波特性を確保するため、複数のトランジスタ１１１が並列接続された構成が用いられる（図６）。図６において、各トランジスタ１１１のベースには、直流電圧（バイアス電圧）及び高周波信号が入力される。各トランジスタ１１１のエミッタは、それぞれ接地されており、各トランジスタ１１１からの出力信号は、共通接続されたコレクタから出力される。 As is well known, the transistor circuit 101 that handles high-frequency signals has a configuration in which a plurality of transistors 111 are connected in parallel to ensure high-frequency characteristics (FIG. 6). In FIG. 6, a DC voltage (bias voltage) and a high-frequency signal are input to the base of each transistor 111. The emitter of each transistor 111 is grounded, and the output signal from each transistor 111 is output from a commonly connected collector.

この図６に示したトランジスタ回路１０１は、各トランジスタ１１１の動作が、ばらつきなく均一であると仮定した場合の理想回路である。しかし、現実的には、トランジスタ１１１間に特性ばらつき等があるため、トランジスタ特有の動作電流と素子温度との間の正相関によって「温度上昇→動作電流増加→さらに温度上昇」という正帰還がかかり、特定のトランジスタ１１１に電流が集中するという現象を生じさせてしまう。この現象は、トランジスタ回路１０１の利得や効率の低下を招き、最悪の場合には動作時の多大な発熱量で熱暴走するトランジスタ１１１が発生し、このトランジスタ１１１のベース電流が増大して素子破壊を引き起こす恐れがある、という問題がある。 The transistor circuit 101 shown in FIG. 6 is an ideal circuit when it is assumed that the operation of each transistor 111 is uniform without variation. However, in reality, there is a characteristic variation among the transistors 111, and therefore positive feedback such as “temperature rise → operating current increase → further temperature rise” is applied due to the positive correlation between the operating current peculiar to the transistor and the element temperature. This causes a phenomenon that current concentrates on a specific transistor 111. This phenomenon causes a decrease in the gain and efficiency of the transistor circuit 101. In the worst case, the transistor 111 that causes thermal runaway due to a large amount of heat generated during operation occurs, and the base current of the transistor 111 increases and the element is destroyed. There is a problem that may cause.

このような問題を解決するために、トランジスタ１１１のベースにベースバラスト抵抗１１２を挿入してベース電流の増大を防止すると共に、高周波信号の利得を向上させるための容量１１３をベースバラスト抵抗１１２と並列に設けた、トランジスタ回路１０２が考えられる（図７）。例えば、特許文献１を参照。このベースバラスト抵抗１１２及び容量１１３を各トランジスタ１１１に個々に持たせる構成によって、特許文献の回路は、熱暴走時のベース電流の増大を防止している。
特開平８−２７９５６１号公報 In order to solve such a problem, a base ballast resistor 112 is inserted into the base of the transistor 111 to prevent an increase in base current, and a capacitor 113 for improving the gain of a high frequency signal is connected in parallel with the base ballast resistor 112. The transistor circuit 102 provided in FIG. 7 can be considered (FIG. 7). See, for example, US Pat. With the configuration in which each transistor 111 is individually provided with the base ballast resistor 112 and the capacitor 113, the circuit of the patent document prevents an increase in base current during thermal runaway.
JP-A-8-279561

上述した図７のトランジスタ１１１、ベースバラスト抵抗１１２及び容量１１３を半導体基板上に集積化する場合、一般には図８及び図９に示すような各素子が独立に存在する配置が考えられる。しかし、この従来の素子配置では、集積面積（チップ面積）が大きくなるという問題がある。この問題は、トランジスタの数が多ければ多いほど顕著になる。 When the transistor 111, the base ballast resistor 112, and the capacitor 113 in FIG. 7 described above are integrated on a semiconductor substrate, generally, an arrangement in which each element shown in FIGS. 8 and 9 exists independently can be considered. However, this conventional element arrangement has a problem that the integration area (chip area) increases. This problem becomes more prominent as the number of transistors increases.

それ故に、本発明の目的は、特徴的な素子構造を用いて、ベースバラスト抵抗及び容量を含んだ構成を少ないチップ面積で実現できるトランジスタを提供することである。 Therefore, an object of the present invention is to provide a transistor that can realize a configuration including a base ballast resistor and a capacitor with a small chip area by using a characteristic element structure.

本発明は、半導体基板上に形成された複数の素子で構成されるバイポーラトランジスタ（例えば、ヘテロ接合バイポーラトランジスタ）に向けられている。そして、上記目的を達成させるために、本発明のバイポーラトランジスタは、トランジスタ、ベースバラスト抵抗及び容量で構成される。トランジスタは、１つ以上のベース領域を有する。ベースバラスト抵抗は、１つ以上のベース領域の全てに接続された下部電極と、下部電極と垂直方向に少なくとも一部が重なる位置に形成されかつ信号入力端子に接続された上部電極と、下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される抵抗体によって形成される。容量は、下部電極、上部電極、及び下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される誘電体によって形成される。 The present invention is directed to a bipolar transistor (for example, a heterojunction bipolar transistor) composed of a plurality of elements formed on a semiconductor substrate. In order to achieve the above object, the bipolar transistor of the present invention includes a transistor, a base ballast resistor, and a capacitor. The transistor has one or more base regions. The base ballast resistor includes a lower electrode connected to all of the one or more base regions, an upper electrode formed at a position at least partially overlapping with the lower electrode in a direction perpendicular to the lower electrode, and connected to the signal input terminal; The resistor is inserted at least at a position where the upper electrode and the upper electrode overlap. The capacitor is formed by a lower electrode, an upper electrode, and a dielectric that is inserted at least partially at a position where the lower electrode and the upper electrode overlap.

また、上記目的を達成させるために、本発明の他のバイポーラトランジスタは、トランジスタ、複数のベースバラスト抵抗及び複数の容量で構成される。トランジスタは、複数のベース領域を有する。複数のベースバラスト抵抗及び複数の容量は、複数のベース領域にそれぞれに設けられる。各ベースバラスト抵抗は、ベース領域に接続された下部電極と、下部電極と垂直方向に少なくとも一部が重なる位置に形成されかつ信号入力端子に接続された上部電極と、下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される抵抗体によって形成される。各容量は、下部電極、上部電極、及び下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される誘電体によって形成される。 In order to achieve the above object, another bipolar transistor of the present invention includes a transistor, a plurality of base ballast resistors, and a plurality of capacitors. The transistor has a plurality of base regions. The plurality of base ballast resistors and the plurality of capacitors are provided in the plurality of base regions, respectively. Each base ballast resistor includes a lower electrode connected to the base region, an upper electrode formed at a position at least partially overlapping with the lower electrode and connected to the signal input terminal, and a lower electrode and an upper electrode. It is formed by a resistor in which at least a part is inserted at the overlapping position. Each capacitor is formed by a lower electrode, an upper electrode, and a dielectric that is inserted at least partially at a position where the lower electrode and the upper electrode overlap.

これらのバイポーラトランジスタは、複数並列的に接続することでトランジスタ回路（高周波信号向けのパワートランジスタ回路等）を構成することができる。 By connecting a plurality of these bipolar transistors in parallel, a transistor circuit (such as a power transistor circuit for high-frequency signals) can be configured.

上述した本発明によれば、ベースバラスト抵抗及び容量をトランジスタのベースフィンガの真上に形成することで、トランジスタのベースに並列接続されたベースバラスト抵抗及び容量を含んだトランジスタを、従来と比べて少ないチップ面積で実現することができる。また、複数のベースフィンガの各々についてベースバラスト抵抗及び容量を設ける構成にすれば、トランジスタ内で生じるベースフィンガ間の動作ばらつきを低減し、不均一動作を抑制することができる。 According to the present invention described above, the base ballast resistor and the capacitor including the base ballast resistor and the capacitor connected in parallel to the base of the transistor are formed by forming the base ballast resistor and the capacitor directly above the base finger of the transistor. This can be realized with a small chip area. In addition, if the base ballast resistor and the capacitor are provided for each of the plurality of base fingers, the operation variation between the base fingers generated in the transistor can be reduced, and the non-uniform operation can be suppressed.

図１〜図４は、本発明の一実施形態に係るバイポーラトランジスタの構造を説明する図である。図１は、本実施形態のバイポーラトランジスタの等価回路を示す図である。図２は、本実施形態のバイポーラトランジスタの上面図である。図３は、図２におけるａ−ａ断面図である。本実施形態に係るバイポーラトランジスタ（例えば、ヘテロ接合バイポーラトランジスタ）は、トランジスタ１１、ベースバラスト抵抗１２及び容量１３で構成され、半導体基板上に形成される。図４は、半導体基板上に形成されたトランジスタ１１の断面構造の一例である。 1 to 4 are diagrams illustrating the structure of a bipolar transistor according to an embodiment of the present invention. FIG. 1 is a diagram showing an equivalent circuit of the bipolar transistor of this embodiment. FIG. 2 is a top view of the bipolar transistor of this embodiment. 3 is a cross-sectional view taken along the line aa in FIG. A bipolar transistor (for example, a heterojunction bipolar transistor) according to this embodiment includes a transistor 11, a base ballast resistor 12, and a capacitor 13, and is formed on a semiconductor substrate. FIG. 4 is an example of a cross-sectional structure of the transistor 11 formed over the semiconductor substrate.

図３を参照して、トランジスタ１１のベース領域であるベースフィンガＢの上には、ベース電極すなわち下部電極１３ａが形成される。下部電極１３ａの上には、薄膜抵抗体１２ａ及び誘電体１３ｂが形成される。薄膜抵抗体１２ａ及び誘電体１３ｂの上には、上部電極１３ｃが形成される。上部電極１３ｃは、信号入力配線１４と電気的に接続されている。 Referring to FIG. 3, a base electrode, that is, a lower electrode 13 a is formed on base finger B which is a base region of transistor 11. A thin film resistor 12a and a dielectric 13b are formed on the lower electrode 13a. An upper electrode 13c is formed on the thin film resistor 12a and the dielectric 13b. The upper electrode 13 c is electrically connected to the signal input wiring 14.

薄膜抵抗体１２ａは、下面が下部電極１３ａと、上面が上部電極１３ｃとそれぞれ電気的に接続されており、信号入力配線１４とトランジスタ１１のベースフィンガＢとの間に挿入されるベースバラスト抵抗１２として機能する（図３の左側点線）。その抵抗値は、薄膜抵抗体１２ａの抵抗率、厚み及び面積によって自由に設定することができる。また、下部電極１３ａ、誘電体１３ｂ及び上部電極１３ｃによって容量１３が形成され、ベースバラスト抵抗１２と並列に挿入される構造となる（図３の右側点線）。その容量値は、誘電体１３ｂの誘電率、厚み及び面積によって自由に設定することができる。 The thin film resistor 12 a has a lower surface electrically connected to the lower electrode 13 a and an upper surface electrically connected to the upper electrode 13 c, and a base ballast resistor 12 inserted between the signal input wiring 14 and the base finger B of the transistor 11. Function as a left dotted line in FIG. The resistance value can be freely set according to the resistivity, thickness and area of the thin film resistor 12a. Further, the capacitor 13 is formed by the lower electrode 13a, the dielectric 13b, and the upper electrode 13c, and is configured to be inserted in parallel with the base ballast resistor 12 (right dotted line in FIG. 3). The capacitance value can be freely set according to the dielectric constant, thickness, and area of the dielectric 13b.

上記構造のように、ベースバラスト抵抗１２及び容量１３をトランジスタ１１のベースフィンガＢの真上に形成することで、トランジスタ１１のベースに並列接続されたベースバラスト抵抗１２及び容量１３を含んだトランジスタを、従来と比べて少ないチップ面積で実現することができる。 By forming the base ballast resistor 12 and the capacitor 13 directly above the base finger B of the transistor 11 as in the above structure, a transistor including the base ballast resistor 12 and the capacitor 13 connected in parallel to the base of the transistor 11 can be obtained. Thus, it can be realized with a smaller chip area than the conventional one.

なお、半導体基板上に形成されるバイポーラトランジスタは、一般的に複数のベースフィンガＢを有している。上記実施形態では、複数のベースフィンガＢ（図２では２つのベースフィンガＢ）に対して１つのベースバラスト抵抗１２及び容量１３を設ける例を説明したが、複数のベースフィンガＢの各々についてベースバラスト抵抗１２及び容量１３を設けてもよい（図５）。このような構成にすれば、トランジスタ内で生じるベースフィンガＢ間の動作ばらつきを低減し、不均一動作を抑制することができる。 A bipolar transistor formed on a semiconductor substrate generally has a plurality of base fingers B. In the above embodiment, an example in which one base ballast resistor 12 and capacitor 13 are provided for a plurality of base fingers B (two base fingers B in FIG. 2) has been described. A resistor 12 and a capacitor 13 may be provided (FIG. 5). With such a configuration, the operation variation between the base fingers B generated in the transistor can be reduced, and the non-uniform operation can be suppressed.

また、薄膜抵抗体１２ａ及び誘電体１３ｂは、下部電極１３ａと上部電極１３ｃとの間を全て埋めるように形成される必要はなく、所望の抵抗値及び容量値が確保できるのであれば、下部電極１３ａと上部電極１３ｃとに一部でも挟まれていればよい。また、薄膜抵抗体１２ａ及び誘電体１３ｂは、下部電極１３ａと上部電極１３ｃとの間からはみ出す大きさであっても構わない。 Further, the thin film resistor 12a and the dielectric 13b do not have to be formed so as to completely fill the space between the lower electrode 13a and the upper electrode 13c, and if the desired resistance value and capacitance value can be ensured, the lower electrode It is only necessary to be sandwiched between 13a and the upper electrode 13c. Further, the thin film resistor 12a and the dielectric 13b may have a size that protrudes between the lower electrode 13a and the upper electrode 13c.

また、上記実施形態では、ベースバラスト抵抗１２として薄膜抵抗体１２ａを使用した場合を例示したが、例えば半導体による半導体抵抗体を用いてもよい。また、上記実施形態では、金属電極−誘電体層−金属電極からなるＭＩＭキャパシタを使用した場合を例示したが、誘電体層の代わりに完全空乏化した半導体層を用いてもよい。 Moreover, although the case where the thin film resistor 12a was used as the base ballast resistor 12 was illustrated in the said embodiment, you may use the semiconductor resistor by a semiconductor, for example. Moreover, although the case where the MIM capacitor which consists of a metal electrode-dielectric layer-metal electrode was used was illustrated in the above embodiment, a completely depleted semiconductor layer may be used instead of the dielectric layer.

本発明のバイポーラトランジスタは、高周波信号を扱うトランジスタ回路等に利用可能であり、特に小さいチップ面積でトランジスタの熱暴走に起因する素子破壊を回避したい場合等に適している。 The bipolar transistor of the present invention can be used for a transistor circuit or the like that handles a high-frequency signal, and is particularly suitable for a case where it is desired to avoid element destruction due to thermal runaway of a transistor with a small chip area.

本発明の一実施形態に係るバイポーラトランジスタの等価回路を説明する図The figure explaining the equivalent circuit of the bipolar transistor which concerns on one Embodiment of this invention 本発明の一実施形態に係るバイポーラトランジスタの構造を説明する上面図The top view explaining the structure of the bipolar transistor which concerns on one Embodiment of this invention 図２におけるａ−ａ断面図Aa sectional view in FIG. 半導体基板に形成されたバイポーラトランジスタの構造例を説明する断面図Sectional drawing explaining the structural example of the bipolar transistor formed in the semiconductor substrate 本発明の他の実施形態に係るバイポーラトランジスタの等価回路を説明する図The figure explaining the equivalent circuit of the bipolar transistor which concerns on other embodiment of this invention 従来のトランジスタ回路の一例を示す図The figure which shows an example of the conventional transistor circuit 従来のトランジスタ回路の他の一例を示す図The figure which shows another example of the conventional transistor circuit 図７の従来のトランジスタ回路の構造を説明する上面図FIG. 7 is a top view illustrating the structure of the conventional transistor circuit of FIG. 図８におけるｂ−ｂ断面図Bb sectional view in FIG.

Explanation of symbols

１１、１１１トランジスタ
１２、１１２ベースバラスト抵抗
１３、１１３容量
１３ａ、１３ｃ電極
１３ｂ誘電体
１４配線
１０１、１０２トランジスタ回路 11, 111 Transistor 12, 112 Base ballast resistor 13, 113 Capacitance 13a, 13c Electrode 13b Dielectric 14 Wiring 101, 102 Transistor circuit

Claims

A bipolar transistor composed of a plurality of elements formed on a semiconductor substrate,
A transistor having one or more base regions;
A lower electrode connected to all of the one or more base regions;
An upper electrode formed at a position at least partially overlapping the lower electrode in the vertical direction and connected to the signal input terminal;
A base ballast resistor formed by a resistor having at least a portion inserted at a position where the lower electrode and the upper electrode overlap;
A bipolar transistor comprising: the lower electrode; the upper electrode; and a capacitor formed by a dielectric at least partially inserted at a position where the lower electrode and the upper electrode overlap.

A bipolar transistor composed of a plurality of elements formed on a semiconductor substrate,
A transistor having a plurality of base regions;
Provided in each of the plurality of base regions;
A lower electrode connected to the base region;
An upper electrode formed at a position at least partially overlapping the lower electrode in the vertical direction and connected to the signal input terminal;
A base ballast resistor formed by a resistor having at least a portion inserted at a position where the lower electrode and the upper electrode overlap;
A bipolar transistor comprising the lower electrode, the upper electrode, and a capacitor formed by a dielectric at least partially inserted at a position where the lower electrode and the upper electrode overlap.

The bipolar transistor according to claim 1, wherein the bipolar transistor is a heterojunction bipolar transistor.

A transistor circuit comprising a plurality of the bipolar transistors according to claim 1 connected in parallel.