JP2006112897A - Semiconductor evaluation apparatus - Google Patents

Semiconductor evaluation apparatus Download PDF

Info

Publication number
JP2006112897A
JP2006112897A JP2004299942A JP2004299942A JP2006112897A JP 2006112897 A JP2006112897 A JP 2006112897A JP 2004299942 A JP2004299942 A JP 2004299942A JP 2004299942 A JP2004299942 A JP 2004299942A JP 2006112897 A JP2006112897 A JP 2006112897A
Authority
JP
Japan
Prior art keywords
circuit
noise
voltage
drain
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004299942A
Other languages
Japanese (ja)
Inventor
Masahito Yamazaki
正日登 山崎
Mitsuru Miyamori
充 宮森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004299942A priority Critical patent/JP2006112897A/en
Publication of JP2006112897A publication Critical patent/JP2006112897A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Networks Using Active Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique capable of reducing the effects of noise which has intruded from a drain voltage Vd in noise measurements of semiconductor elements. <P>SOLUTION: This semiconductor evaluation apparatus is provided with resistors 103 and 104 connected to a drain of a MOS transistor 116 for converting a current passing through the drain of the MOS transistor 116 into a voltage and operational amplifiers 101 and 102 for amplifying the voltage. Power of the operational amplifiers 101 and 102 is impressed according to a drain potential. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体評価装置に関し、特に半導体素子のノイズ特性の測定評価に適用して有効な技術に関するものである。   The present invention relates to a semiconductor evaluation apparatus, and more particularly to a technique effective when applied to measurement and evaluation of noise characteristics of a semiconductor element.

例えば、本発明者が検討した技術として、通常、半導体素子の1/fノイズ(フリッカ雑音)の測定では、低電流測定対応のプローバにオペアンプ、スペクトルアナライザなどを接続し、システムを構築し、測定を行っている。   For example, as a technique studied by the present inventor, in general, in the measurement of 1 / f noise (flicker noise) of a semiconductor element, an operational amplifier, a spectrum analyzer, etc. are connected to a prober compatible with low current measurement, and a system is constructed and measured. It is carried out.

1/fノイズの一般的な議論については、例えば、非特許文献1及び2に記載されている。
ケイ・ケイ・ハン(K. K. Hung.),「アイ・イー・イー・イー トランザクション エレクトロン デバイスィズ(IEEE Transaction Electron Devices)」,(米国),1990年,37巻,p.654 ケイ・ケイ・ハン(K. K. Hung.),「アイ・イー・イー・イー トランザクション エレクトロン デバイスィズ(IEEE Transaction Electron Devices)」,(米国),1990年,37巻,p.1323
General discussion of 1 / f noise is described in Non-Patent Documents 1 and 2, for example.
K. K. Hung., "IEEE Transaction Electron Devices", (USA), 1990, 37, p. 654 K. K. Hung., "IEEE Transaction Electron Devices", (USA), 1990, 37, p. 1323

ところで、前記のような半導体素子のノイズ特性の測定技術について、本発明者が検討した結果、以下のようなことが明らかとなった。なお、以下の説明において、特に断らない限り、端子名を表す記号は同時に配線名、信号名も兼ね、電源の場合はその電圧値も兼ねるものとする。   By the way, as a result of the study by the present inventor on the measurement technique of the noise characteristics of the semiconductor element as described above, the following has been clarified. In the following description, unless otherwise specified, a symbol representing a terminal name also serves as a wiring name and a signal name, and also serves as a voltage value in the case of a power supply.

MOSトランジスタ(電界効果トランジスタ)などの被測定素子に一定の電圧を印加し、その被測定素子を流れる電流の信号変化を増幅する電流−電圧(I−V)変換増幅回路では、基準電位となる入力電圧(ドレイン電圧Vd)から侵入するノイズを増幅してしまうため、出力のS/N比が大幅に悪化する。   In a current-voltage (IV) conversion amplifier circuit that applies a constant voltage to an element to be measured such as a MOS transistor (field effect transistor) and amplifies a signal change of a current flowing through the element to be measured, this becomes a reference potential. Since noise entering from the input voltage (drain voltage Vd) is amplified, the S / N ratio of the output is greatly deteriorated.

図13により、グランドに対する反転増幅の場合の外来ノイズが侵入する様子を説明する。図13は反転増幅回路の入力と出力の電圧波形を示す図であり、(a)は反転増幅回路の入力波形、(b)は反転増幅回路、(c)は反転増幅回路の出力波形を示す。図13(a)に示すように、被測定素子の第1段出力電圧(反転増幅回路の入力電圧)は、システム起因のVd変動と被測定素子のノイズ(Vnoise)が加算された値となる。図13(b)の反転増幅回路によりその入力電圧Vdが増幅され、反転増幅回路の出力電圧は、−(R2/R1)・(Vd+Vnoise)となる。すなわち、図13(c)に示すように、反転増幅回路により、被測定素子のノイズと共に、システム起因のVd変動も増幅されてしまう。   With reference to FIG. 13, the appearance of external noise in the case of inversion amplification with respect to the ground will be described. 13A and 13B are diagrams showing voltage waveforms of the input and output of the inverting amplifier circuit. FIG. 13A shows the input waveform of the inverting amplifier circuit, FIG. 13B shows the inverting amplifier circuit, and FIG. 13C shows the output waveform of the inverting amplifier circuit. . As shown in FIG. 13A, the first-stage output voltage (input voltage of the inverting amplifier circuit) of the device under test is a value obtained by adding the Vd fluctuation caused by the system and the noise (Vnoise) of the device under test. . The input voltage Vd is amplified by the inverting amplifier circuit of FIG. 13B, and the output voltage of the inverting amplifier circuit is − (R2 / R1) · (Vd + Vnoise). That is, as shown in FIG. 13C, the inverting amplifier circuit also amplifies the Vd fluctuation caused by the system together with the noise of the element under measurement.

また、オペアンプ(演算増幅器)の入力電位が正負の電源電圧の中心にない。そのため、最適の動作点で動作できないため、最大供給電流の低下や歪の増加などの問題が発生する。   Further, the input potential of the operational amplifier (operational amplifier) is not at the center of the positive and negative power supply voltages. Therefore, since the operation cannot be performed at the optimum operating point, problems such as a decrease in the maximum supply current and an increase in distortion occur.

また、ノイズの測定の前にMOSデバイスのDC(直流)測定を行う必要があるが、従来の回路では、電流をモニタすることができなかったため、回路を組み替えてDC特性を測定してから、再度、ノイズ測定回路を組みなおしてノイズ測定を行っていた。そのため、ノイズ測定の自動化ができなかった。   In addition, it is necessary to perform DC (direct current) measurement of the MOS device before noise measurement. However, since the current cannot be monitored in the conventional circuit, the circuit is rearranged and the DC characteristics are measured. Again, the noise measurement circuit was reassembled to measure the noise. As a result, noise measurement could not be automated.

図14により、DC特性のモニタの方法を説明する。図14は、ノイズ測定回路とDC測定器を示す。図14に示すように、ノイズ測定回路はオペアンプ1401とポジショナ1402とプローブ針1403などからなり、DC測定器は電流計1404と電源1405などからなる。ノイズ測定の際は、MOSトランジスタ(被測定素子)1406のドレインにプローブ針1403を当ててオペアンプ1401でノイズを増幅して測定を行うが、DC測定の時は、オペアンプ1401を外さないとDC電流のモニタができなかった。   A method for monitoring DC characteristics will be described with reference to FIG. FIG. 14 shows a noise measuring circuit and a DC measuring device. As shown in FIG. 14, the noise measurement circuit includes an operational amplifier 1401, a positioner 1402, a probe needle 1403, and the like, and the DC measurement instrument includes an ammeter 1404 and a power source 1405. At the time of noise measurement, the probe needle 1403 is applied to the drain of the MOS transistor (device under test) 1406 and the operational amplifier 1401 amplifies the noise for measurement. However, at the time of DC measurement, the DC current must be removed unless the operational amplifier 1401 is removed. Could not be monitored.

また、ゲイン(増幅率)が一定のオペアンプを、MOSトランジスタなどの被測定素子の出力端子(MOSトランジスタの場合はドレイン)に接続することで、ドレイン電流を供給しながら1/fノイズを測定する場合、ノイズのスペクトル強度の幅が50dB以上に達するため、低ノイズの測定ではノイズフロアに埋もれて測定が出来ない。そのためにゲインを上げると、逆に高ノイズ条件での測定ではスペクトルアナライザが飽和してしまう。また、ゲインを増加させると、I−V変換回路の電流供給能力が低下するという問題があった。   In addition, by connecting an operational amplifier having a constant gain (amplification factor) to the output terminal of a device under test such as a MOS transistor (drain in the case of a MOS transistor), 1 / f noise is measured while supplying a drain current. In this case, since the width of the spectrum intensity of the noise reaches 50 dB or more, measurement with low noise cannot be performed because it is buried in the noise floor. Therefore, when the gain is increased, the spectrum analyzer is saturated in the measurement under a high noise condition. Further, when the gain is increased, there is a problem that the current supply capability of the IV conversion circuit decreases.

図15により、増幅率固定のオペアンプの上記問題点を説明する。図15は、スペクトルアナライザにより測定したノイズレベルの周波数特性を示す図であり、(a)はノイズレベルが低い場合、(b)はノイズレベルが高い場合を示す。図15(a)に示すように、低ノイズの被測定素子では、高周波数領域がノイズフロアに埋もれて測定できない。また、図15(b)に示すように、高ノイズの被測定素子では、スペクトルアナライザが飽和してしまい低周波領域が測定できない。   With reference to FIG. 15, the above-described problem of the operational amplifier with a fixed amplification factor will be described. 15A and 15B are diagrams showing the frequency characteristics of the noise level measured by the spectrum analyzer. FIG. 15A shows a case where the noise level is low, and FIG. 15B shows a case where the noise level is high. As shown in FIG. 15A, with a low noise device to be measured, the high frequency region is buried in the noise floor and cannot be measured. Further, as shown in FIG. 15B, the spectrum analyzer is saturated with the high noise device to be measured, and the low frequency region cannot be measured.

そこで、本発明の目的は、半導体素子のノイズ測定において、ドレイン電圧Vdから侵入するノイズの影響を低減することができる技術を提供することにある。   Therefore, an object of the present invention is to provide a technique capable of reducing the influence of noise entering from the drain voltage Vd in the noise measurement of a semiconductor element.

また、本発明の他の目的は、半導体素子のノイズ測定において、ドレインに対する電流供給能力を向上させることができる技術を提供することにある。   Another object of the present invention is to provide a technique capable of improving the current supply capability to the drain in the noise measurement of a semiconductor element.

また、本発明の他の目的は、半導体素子のノイズ測定において、測定作業を自動化することができる技術を提供することにある。   Another object of the present invention is to provide a technique capable of automating measurement work in measuring noise of a semiconductor element.

また、本発明の他の目的は、半導体素子のノイズ測定において、異なる特性の半導体素子に対応することができる技術を提供することにある。   Another object of the present invention is to provide a technique capable of dealing with semiconductor elements having different characteristics in noise measurement of semiconductor elements.

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本発明による半導体評価装置は、電界効果トランジスタのドレインに接続され、その電界効果トランジスタのドレインを流れる電流を電圧に変換し、その電圧を増幅するオペアンプ回路を備えており、そのオペアンプ回路の電源はドレイン電位を基準に印加されることを特徴とするものである。   That is, a semiconductor evaluation apparatus according to the present invention includes an operational amplifier circuit that is connected to a drain of a field effect transistor, converts a current flowing through the drain of the field effect transistor into a voltage, and amplifies the voltage. The power supply is applied with the drain potential as a reference.

また、本発明による半導体評価装置は、電界効果トランジスタのドレインに接続され、その電界効果トランジスタのドレインを流れる電流を電圧に変換し、その電圧を増幅するオペアンプ回路と、電界効果トランジスタの直流電流を測定する時に、オペアンプ回路に外部の測定器を接続し、電界効果トランジスタのノイズを測定する時に、オペアンプ回路から外部の測定器を切り離す手段とを備えていることを特徴とするものである。   The semiconductor evaluation apparatus according to the present invention is connected to the drain of a field effect transistor, converts an electric current flowing through the drain of the field effect transistor into a voltage, amplifies the voltage, and a direct current of the field effect transistor. When measuring, an external measuring device is connected to the operational amplifier circuit, and when measuring the noise of the field effect transistor, a means for separating the external measuring device from the operational amplifier circuit is provided.

また、本発明による半導体評価装置は、電界効果トランジスタのドレインに接続され、その電界効果トランジスタのドレインを流れる電流を電圧に変換し、その電圧を増幅するオペアンプ回路を備えており、そのオペアンプ回路は、電界効果トランジスタのノイズレベルに応じて増幅率を切り替える手段を備えていることを特徴とするものである。   The semiconductor evaluation apparatus according to the present invention includes an operational amplifier circuit that is connected to a drain of the field effect transistor, converts a current flowing through the drain of the field effect transistor into a voltage, and amplifies the voltage. The device is characterized by comprising means for switching the amplification factor according to the noise level of the field effect transistor.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)オペアンプの基準電位をドレイン電位とすることにより、ノイズ測定時に、ドレイン電圧から侵入するノイズの増幅率をほぼ0dB、すなわちノイズを増幅しないようにすることが可能になる。   (1) By setting the reference potential of the operational amplifier as the drain potential, it becomes possible to make the amplification factor of noise entering from the drain voltage almost 0 dB, that is, not amplify the noise when measuring noise.

(2)オペアンプの基準電位をドレイン電位とすることにより、ドレインに対する電流供給能力を向上させることが可能になる。   (2) By making the reference potential of the operational amplifier the drain potential, the current supply capability to the drain can be improved.

(3)直流電流モニタ回路を付加して内部回路で切り替えることにより、一連の測定を自動的に連続して行えるようになり、複数デバイスの連続自動測定が可能になる。   (3) By adding a DC current monitor circuit and switching the internal circuit, a series of measurements can be performed automatically and continuously, and a continuous automatic measurement of a plurality of devices becomes possible.

(4)ノイズレベルに応じてオペアンプの増幅率を切り替える構造にすることにより、半導体素子に合わせて最適な増幅率を選択できるため、測定装置を飽和させることなく、異なる特性の半導体素子の測定を連続的に行うことが可能になる。   (4) Since the optimum amplification factor can be selected according to the semiconductor element by switching the amplification factor of the operational amplifier according to the noise level, it is possible to measure semiconductor elements having different characteristics without saturating the measuring device. It becomes possible to carry out continuously.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.

図1は本発明の一実施の形態による半導体評価装置の構成を示す回路図、図2は本実施の形態の半導体評価装置において、電流−電圧変換回路を示す図、図3は電圧増幅回路を示す図、図4は外来ノイズの低減効果を示す図である。   FIG. 1 is a circuit diagram showing a configuration of a semiconductor evaluation apparatus according to an embodiment of the present invention, FIG. 2 is a diagram showing a current-voltage conversion circuit in the semiconductor evaluation apparatus of the present embodiment, and FIG. FIG. 4 is a diagram showing the effect of reducing external noise.

まず、図1により、本実施の形態による半導体評価装置の構成の一例を説明する。本実施の形態の半導体評価装置は、例えば、MOSトランジスタ(電界効果トランジスタ)のドレイン電流に発生する1/fノイズの周波数特性を測定する装置とされ、オペアンプ(演算増幅器)101,102、抵抗103〜108、コンデンサ109〜113、スイッチ114,115などから構成されている。   First, an example of the configuration of the semiconductor evaluation apparatus according to the present embodiment will be described with reference to FIG. The semiconductor evaluation apparatus according to the present embodiment is, for example, an apparatus that measures frequency characteristics of 1 / f noise generated in the drain current of a MOS transistor (field effect transistor), and includes operational amplifiers (operational amplifiers) 101 and 102 and a resistor 103. To 108, capacitors 109 to 113, switches 114 and 115, and the like.

そして、被測定素子であるMOSトランジスタ116のゲート端子にはゲート電圧Vgが印加され、ソース端子はグランド(接地)GNDに接続され、ドレインはオペアンプ101の反転入力端子に入力し、スイッチ114を介して電圧計にも接続されるようになっている。また、オペアンプ101の入出力端子間には、並列接続された抵抗103とコンデンサ109、及び抵抗104とコンデンサ110がスイッチ115を介して、どちらか一方に切り替えて接続されるようになっている。また、オペアンプ101の出力はスイッチ114を介して電圧計に接続されるようになっており、その電圧計により、オペアンプ101の入出力間の電圧を測定できるようになっている。オペアンプ101の非反転入力端子は電源(ドレイン電位)Vdに接続されている。オペアンプ101の出力は、コンデンサ111を介してオペアンプ102の非反転入力端子に入力し、また抵抗105を介して電源Vdに接続されている。オペアンプ102の反転入力端子は、抵抗106を介して電源Vdに接続されている。また、オペアンプ102の反転入力端子と出力との間には、抵抗107とコンデンサ112が並列接続されている。オペアンプ102の出力は、コンデンサ113を介して外部出力され、その外部出力は、抵抗108を介してグランドGNDに接続されている。   A gate voltage Vg is applied to the gate terminal of the MOS transistor 116 which is a device to be measured, the source terminal is connected to the ground (ground) GND, the drain is input to the inverting input terminal of the operational amplifier 101, and the switch 114 is connected. Is connected to a voltmeter. Further, between the input and output terminals of the operational amplifier 101, the resistor 103 and the capacitor 109 connected in parallel, and the resistor 104 and the capacitor 110 are switched and connected to either one via the switch 115. The output of the operational amplifier 101 is connected to a voltmeter via the switch 114, and the voltage between the input and output of the operational amplifier 101 can be measured by the voltmeter. The non-inverting input terminal of the operational amplifier 101 is connected to the power supply (drain potential) Vd. The output of the operational amplifier 101 is input to the non-inverting input terminal of the operational amplifier 102 via the capacitor 111 and is connected to the power supply Vd via the resistor 105. The inverting input terminal of the operational amplifier 102 is connected to the power supply Vd via the resistor 106. A resistor 107 and a capacitor 112 are connected in parallel between the inverting input terminal of the operational amplifier 102 and the output. The output of the operational amplifier 102 is externally output via a capacitor 113, and the external output is connected to the ground GND via a resistor 108.

電源(ドレイン電位)Vdは、電池などを使用して供給され、電気的にグランドGNDから独立している。オペアンプ101,102に供給される電源Vcc,Veeは、電源Vdを基準にしてバッテリなどを利用して電圧が印加される。例えば、Vcc=Vd+9(V)、Vee=Vd−9(V)である。   The power source (drain potential) Vd is supplied using a battery or the like, and is electrically independent from the ground GND. Voltages are applied to the power supplies Vcc and Vee supplied to the operational amplifiers 101 and 102 using a battery or the like with reference to the power supply Vd. For example, Vcc = Vd + 9 (V) and Vee = Vd-9 (V).

以上のように、この半導体評価装置は、電流−電圧(I−V)変換回路と増幅回路を基本構成とする第1段増幅器を有する。MOSトランジスタ116のドレイン電流は、抵抗103,104により電流から電圧に変換され、その電圧がオペアンプ101,102により増幅されて出力される。   As described above, this semiconductor evaluation apparatus has the first stage amplifier having the basic configuration of the current-voltage (IV) conversion circuit and the amplifier circuit. The drain current of the MOS transistor 116 is converted from current to voltage by the resistors 103 and 104, and the voltage is amplified by the operational amplifiers 101 and 102 and output.

次に図2及び図3により、電流−電圧変換回路及び電圧増幅回路でのノイズ低減の原理を説明する。   Next, the principle of noise reduction in the current-voltage conversion circuit and the voltage amplification circuit will be described with reference to FIGS.

MOSトランジスタ等の能動素子の多くの出力は、定電圧Vdを印加し、ドレイン電流Idの変化を検出する。一般に、これらの能動素子の出力は定電流性が高く、外部からの印加電圧Vdの変動による電流変動は僅かである。そのため、第1段増幅回路の負帰還抵抗R2が被測定素子(MOSトランジスタ116)の出力抵抗Rdに比べ十分小さければ、回路の増幅率に関係なくそのまま出力される。すなわち、図2において、オペアンプ101の出力電圧Voは、式(1)で表すことができる。   Many outputs of active elements such as MOS transistors apply a constant voltage Vd and detect changes in the drain current Id. In general, the outputs of these active elements have high constant current characteristics, and current fluctuation due to fluctuations in the externally applied voltage Vd is slight. Therefore, if the negative feedback resistance R2 of the first stage amplifier circuit is sufficiently smaller than the output resistance Rd of the device under test (MOS transistor 116), it is output as it is regardless of the amplification factor of the circuit. In other words, in FIG. 2, the output voltage Vo of the operational amplifier 101 can be expressed by Expression (1).

Vo=Id×R2+Vnoise(1+R2/Rd) (1)
ここで、Rdはドレインの等価抵抗である。通常、MOSトランジスタのドレインは定電流性が強いので、Rd>>R2と考えられる。したがって、式(1)は式(2)のように近似することができ、Vdから侵入するノイズは増幅されない。
Vo = Id × R2 + Vnoise (1 + R2 / Rd) (1)
Here, Rd is the equivalent resistance of the drain. Usually, the drain of the MOS transistor has a strong constant current characteristic, so it is considered that Rd >> R2. Therefore, Equation (1) can be approximated as Equation (2), and noise entering from Vd is not amplified.

Vo≒Id×R2+Vnoise (2)
したがって図3に示すように、第2段増幅器を、電源Vdと第1段増幅器の出力Vinとの差動増幅とすることにより、Vdからの雑音を増幅せずに(増幅率≒1)信号のみを増幅することができる。すなわち、図3において、システム起因のVd変動を含むVdをオペアンプ102の反転入力端子に入力し、システム起因のVd変動と被測定素子のノイズを含むVinを非反転入力端子に入力して差動増幅することにより、ノイズのみが増幅され、Vdの変動(システム起因のノイズ)は増幅されず、オペアンプ102の出力電圧Voは、式(3)のようになる。
Vo≈Id × R2 + Vnoise (2)
Therefore, as shown in FIG. 3, by making the second stage amplifier a differential amplification of the power source Vd and the output Vin of the first stage amplifier, the signal from the Vd is not amplified (amplification factor≈1). Only can be amplified. That is, in FIG. 3, Vd including system-induced Vd variation is input to the inverting input terminal of the operational amplifier 102, and Vin including system-induced Vd variation and noise of the element under test is input to the non-inverting input terminal. By amplifying, only the noise is amplified, the fluctuation of Vd (noise caused by the system) is not amplified, and the output voltage Vo of the operational amplifier 102 is as shown in Expression (3).

Vo=Vd+(R1/R2)・Vnoise (3)
但し、R1/R2=R3/R4
上記回路構成では、第1段I−V変換回路及び第2段電圧増幅回路の入力動作点がVdになってしまうため、最適な動作点(正負の電源電位の中央の電位)にならない。そのため被測定素子への電流供給能力の低下、波形歪の増加などの悪影響が現れる。この問題を解消するため、回路全体をバッテリなど外部のグランド電位から浮いている電源回路を使い、Vdに対し±Vs(Vs:電源電圧)を印加することにより、オペアンプの動作点を最適な電位にすることを可能にする。
Vo = Vd + (R1 / R2) · Vnoise (3)
However, R1 / R2 = R3 / R4
In the circuit configuration described above, the input operating point of the first stage IV conversion circuit and the second stage voltage amplifier circuit is Vd, so that the optimal operating point (the central potential of the positive and negative power supply potentials) is not achieved. For this reason, adverse effects such as a decrease in current supply capability to the device under measurement and an increase in waveform distortion appear. In order to solve this problem, the power supply circuit floating from the external ground potential such as a battery is used for the entire circuit, and ± Vs (Vs: power supply voltage) is applied to Vd, so that the operating point of the operational amplifier is set to the optimum potential. Makes it possible to

この電位の取り方によって、被測定デバイスへの電流供給能力を、第1段増幅器の定格最大電流まで向上させることができる。   By taking this potential, it is possible to improve the current supply capability to the device under test up to the rated maximum current of the first stage amplifier.

すなわち、本実施の形態の回路によるオペアンプは、測定系のグランドレベルから独立した電源により駆動されるため、被測定端子の電位が、常にオペアンプの動作点にあるため、オペアンプの動作範囲に関係なく、自由に電位を設定することが可能になる。その結果、オペアンプの動作範囲を超えた電圧でも測定が可能になる。   In other words, the operational amplifier of the circuit according to the present embodiment is driven by a power supply independent of the ground level of the measurement system, so the potential of the terminal to be measured is always at the operational point of the operational amplifier, so regardless of the operational range of the operational amplifier. The potential can be set freely. As a result, even a voltage exceeding the operational range of the operational amplifier can be measured.

図4に、本実施の形態の回路による、Vd電源ノイズに対する増幅率(回路シミュレーション結果)を示す。この回路では、第2段の電圧増幅回路の増幅率は40dBとなっている。   FIG. 4 shows an amplification factor (circuit simulation result) with respect to Vd power supply noise by the circuit of this embodiment. In this circuit, the amplification factor of the second stage voltage amplifier circuit is 40 dB.

従来の回路(回路グランドを測定系グランドと接続したもの。図中「従来回路」と表記)では、Vdから侵入するノイズも、ほぼ40dB増幅されている。これに対して、本実施の形態の回路構成によるシミュレーション結果(図中「Vd−GND回路」と表記)では、増幅率がほぼ0dB、すなわち増幅されていないことが分かる。   In a conventional circuit (a circuit ground connected to a measurement system ground, which is expressed as “conventional circuit” in the figure), noise entering from Vd is also amplified by approximately 40 dB. On the other hand, in the simulation result (denoted as “Vd-GND circuit” in the figure) by the circuit configuration of the present embodiment, it can be seen that the amplification factor is almost 0 dB, that is, not amplified.

図5は、アンプへの電力供給方法の他の一例を示す図である。   FIG. 5 is a diagram illustrating another example of a method of supplying power to the amplifier.

前記実施の形態のようなI−V変換回路では、電源を装置グランドから浮いている状態で使用することになる。そのためには、電池などの電源を使用することになるが、電池の場合、放電容量に限界があるため、測定時間には限界がある。また、トランスなどを使用して、電源回路を浮かせることが可能であるが、この回路では交流を使用するために、スペクトルに電源ピークの影響が現れる可能性がある。   In the IV conversion circuit as in the above embodiment, the power supply is used in a state of floating from the apparatus ground. For this purpose, a power source such as a battery is used. However, in the case of a battery, since the discharge capacity is limited, the measurement time is limited. In addition, it is possible to float the power supply circuit using a transformer or the like, but since this circuit uses alternating current, the influence of the power supply peak may appear in the spectrum.

そのために、図5に示すように、オペアンプ501の駆動電源に太陽電池502を使用し、太陽電池へのエネルギーの供給を光源(電球)503からの光505によって行う。これによって、電源504と、オペアンプ501を電気的に完全に絶縁することが可能になる。さらに光源503から太陽電池502の間を、光ファイバによって光を伝送させる構造にすれば、電気的なノイズの影響をさらに低減することが可能になる。   For this purpose, as shown in FIG. 5, a solar battery 502 is used as a driving power source of the operational amplifier 501, and energy is supplied to the solar battery by light 505 from a light source (light bulb) 503. As a result, the power source 504 and the operational amplifier 501 can be electrically completely insulated. Further, if the light source 503 and the solar cell 502 are configured to transmit light using an optical fiber, the influence of electrical noise can be further reduced.

次に、図1により、直流電流モニタを可能にする回路を説明する。   Next, a circuit that enables direct current monitoring will be described with reference to FIG.

MOSトランジスタのドレイン電流は、初段のI−V変換回路の負帰還抵抗103又は104の両端の電位差Vfから次式で求めることができる。   The drain current of the MOS transistor can be obtained from the potential difference Vf between both ends of the negative feedback resistor 103 or 104 of the first stage IV conversion circuit by the following equation.

ドレイン電流Id=電位差Vf/負帰還抵抗値Rf (4)
したがって、負帰還抵抗103又は104の両端子に電圧計を接続し、その電位差を求めれば、その値から直流電流を求めることが出来る。
Drain current Id = potential difference Vf / negative feedback resistance value Rf (4)
Therefore, if a voltmeter is connected to both terminals of the negative feedback resistor 103 or 104 and the potential difference is obtained, the direct current can be obtained from the value.

しかし、この負帰還抵抗103又は104は、同時に電流信号を電圧に変換する素子でもあり、外部機器を接続した場合、被測定素子のノイズ等の小信号の変換に悪影響を及ぼす可能性がある。そのために、小信号変換(増幅)時には、電圧計などの外部機器を切り離すことが好ましい。   However, the negative feedback resistor 103 or 104 is also an element that simultaneously converts a current signal into a voltage. When an external device is connected, there is a possibility of adversely affecting the conversion of small signals such as noise of the element under measurement. Therefore, it is preferable to disconnect an external device such as a voltmeter at the time of small signal conversion (amplification).

そのために、負帰還回路の両端子に切り替え素子(スイッチ114)を接続し、外部機器を切り離せる構造とする。すわなち、直流電流をモニタする時は、リレーなどのスイッチ114をオンにして、外部の電圧計と接続する。ノイズ測定時には、スイッチ114をオフにする。   For this purpose, a switching element (switch 114) is connected to both terminals of the negative feedback circuit so that an external device can be disconnected. That is, when monitoring the direct current, the switch 114 such as a relay is turned on and connected to an external voltmeter. At the time of noise measurement, the switch 114 is turned off.

なお、電圧計の影響が無視できる程度のノイズレベルの測定では、電圧計を接続したままで直流電流をモニタしながらの測定も可能である。   In addition, in the measurement of the noise level where the influence of the voltmeter can be ignored, the measurement can be performed while the direct current is monitored while the voltmeter is connected.

本実施の形態では、スイッチ114自体が発生する雑音が被測定素子のノイズ等の小信号測定に影響を与えないようにするために、機械式リレーなどの低雑音素子を使用している。回路の切り替えは外部からの制御信号で行う。   In the present embodiment, a low noise element such as a mechanical relay is used so that noise generated by the switch 114 itself does not affect small signal measurement such as noise of the element under measurement. The circuit is switched by an external control signal.

また、代案として、図8に示すように、オペアンプ801と電流計802をリレー803等で直接切り替える回路も可能である。ただし、この場合は、ノイズ等の小信号測定と直流特性のモニタは、同時には行うことができない。なお、図8において、804はポジショナ、805はMOSトランジスタのドレイン端子、806はプローブ針である。   As an alternative, as shown in FIG. 8, a circuit that directly switches the operational amplifier 801 and the ammeter 802 with a relay 803 or the like is also possible. However, in this case, measurement of small signals such as noise and monitoring of DC characteristics cannot be performed simultaneously. In FIG. 8, 804 is a positioner, 805 is a drain terminal of a MOS transistor, and 806 is a probe needle.

なお、被測定素子がMOSトランジスタではなく、バイポーラトランジスタのノイズを測定する場合は、デバイスの出力は、コレクタである。   When the device under test is not a MOS transistor but a noise of a bipolar transistor is measured, the output of the device is a collector.

前述のように、初段のI−V変換回路の反転入力端子側には、電流が流入しないため、被測定素子のドレイン電流Idは、すべて負帰還抵抗Rf(図2ではR2に相当)に流れることになる。したがって、負帰還抵抗の両端の電位差をVf、負帰還抵抗の抵抗値をRf、ドレイン電流をIdとおくと
Vf=Rf・Id (5)
となるので、Vfを測定することで、ドレイン電流Idを求めることができる。
As described above, since no current flows into the inverting input terminal side of the first stage IV conversion circuit, the drain current Id of the device under test flows through the negative feedback resistor Rf (corresponding to R2 in FIG. 2). It will be. Therefore, if the potential difference between both ends of the negative feedback resistor is Vf, the resistance value of the negative feedback resistor is Rf, and the drain current is Id, Vf = Rf · Id (5)
Therefore, the drain current Id can be obtained by measuring Vf.

しかし、一般的に、MOSトランジスタの直流特性を測定する場合には、ゲート電圧−ドレイン電流特性などを測定するのに、ゲート電圧などを掃引して測定をするのが一般的である。ところが、1/fノイズ測定では、ゲートから侵入する外来ノイズをキャンセルするために、ゲート側に時定数の大きなローパスフィルタを加えているため、ゲート電圧の掃引ができない。そのため、以下の時定数切り替え回路及び時定数可変フィルタを付加することで、ゲート電圧の掃引を可能にすることができる。   However, in general, when measuring the direct current characteristics of a MOS transistor, it is common to measure by sweeping the gate voltage or the like in order to measure the gate voltage-drain current characteristic. However, in the 1 / f noise measurement, the gate voltage cannot be swept because a low pass filter having a large time constant is added to the gate side in order to cancel the external noise entering from the gate. Therefore, the gate voltage can be swept by adding the following time constant switching circuit and time constant variable filter.

図6は、MOSトランジスタのゲートに接続される時定数可変フィルタの概略構成を示す回路図、図7は、その時定数可変フィルタの具体的構成の一例を示す回路図である。   FIG. 6 is a circuit diagram showing a schematic configuration of a time constant variable filter connected to the gate of the MOS transistor, and FIG. 7 is a circuit diagram showing an example of a specific configuration of the time constant variable filter.

図6に示すように、本実施の形態による時定数可変フィルタは、抵抗601,602、コンデンサ603、スイッチ604、オペアンプ605などからなり、抵抗601と抵抗602は並列接続され、抵抗601とスイッチ604が直列に接続されている。また、抵抗601,602の一端はコンデンサ603及びオペアンプ605に接続され、オペアンプ605の出力が被測定素子であるMOSトランジスタ116のゲートに入力している。このフィルタ回路では、抵抗601,602及びコンデンサ603からなる時定数回路に、リレーなどの回路切り替え素子(スイッチ604)を付加し、スイッチ604により実用上問題がない値に時定数を切り替えることができるようにしたものである。抵抗601には小さい抵抗値の抵抗を使用し、抵抗602には抵抗値の大きなものを使用する。   As shown in FIG. 6, the variable time constant filter according to the present embodiment includes resistors 601, 602, a capacitor 603, a switch 604, an operational amplifier 605, and the like. The resistors 601 and 602 are connected in parallel, and the resistors 601 and 604 are connected. Are connected in series. One ends of the resistors 601 and 602 are connected to a capacitor 603 and an operational amplifier 605, and the output of the operational amplifier 605 is input to the gate of the MOS transistor 116 which is a device under test. In this filter circuit, a circuit switching element (switch 604) such as a relay is added to a time constant circuit composed of resistors 601 and 602 and a capacitor 603, and the time constant can be switched to a value having no practical problem by the switch 604. It is what I did. A resistor having a small resistance value is used as the resistor 601, and a resistor having a large resistance value is used as the resistor 602.

MOSトランジスタ116の直流特性の測定などで、電圧の掃引が必要な測定の時には、スイッチ604をオンにして時定数を短く設定して、電圧の追随を可能にする。なお、一般的に、微弱信号測定では、電圧掃引をすることは少なく、逆に電圧掃引が必要な測定では外来ノイズはあまり問題にならない場合が多い。   When measuring the DC characteristics of the MOS transistor 116 or the like and requiring a voltage sweep, the switch 604 is turned on and the time constant is set to be short so that the voltage can be followed. In general, in the weak signal measurement, the voltage sweep is rarely performed. Conversely, in the measurement requiring the voltage sweep, the external noise is not often a problem.

この機能を利用すると、フィルタ使用時に、短い時定数で内部を短時間で安定させ、その後、時定数を長く切り替えることにより、電圧安定のための待ち時間を短縮することができ、測定時間を短縮することができる。   When this function is used, the internal time can be stabilized with a short time constant in a short time when using the filter, and then the waiting time for voltage stabilization can be shortened by switching the time constant for a long time. can do.

図7は、この時定数可変フィルタの実際の回路例である。この時定数可変フィルタは、例えば、抵抗601a,601b,602a,602b,606a,606b、コンデンサ603a,603b,607a、706b、スイッチ604a,604b、オペアンプ605a,605bなどからなり、抵抗601a,601bと抵抗602a,602bはそれぞれ並列接続され、抵抗601a,601bとスイッチ604a,604bがそれぞれ直列に接続されている。また、抵抗601a,601b,602a,602bの一端はそれぞれコンデンサ603a,603b及びオペアンプ605a,605bの非反転入力端子に接続され、オペアンプ605aの出力が抵抗602b及びスイッチ604bに接続され、オペアンプ605bの出力が被測定素子であるMOSトランジスタ116のゲートに入力している。   FIG. 7 shows an actual circuit example of this time constant variable filter. The time constant variable filter includes, for example, resistors 601a, 601b, 602a, 602b, 606a, 606b, capacitors 603a, 603b, 607a, 706b, switches 604a, 604b, operational amplifiers 605a, 605b, and the like. 602a and 602b are connected in parallel, and resistors 601a and 601b and switches 604a and 604b are connected in series, respectively. In addition, one ends of the resistors 601a, 601b, 602a, and 602b are connected to capacitors 603a and 603b and the non-inverting input terminals of the operational amplifiers 605a and 605b, respectively, and the output of the operational amplifier 605a is connected to the resistor 602b and the switch 604b. Is input to the gate of the MOS transistor 116 which is a device under test.

次に図1により、本実施の形態の半導体評価装置の増幅率(ゲイン)を可変にする回路を説明する。   Next, referring to FIG. 1, a circuit for changing the gain (gain) of the semiconductor evaluation apparatus of the present embodiment will be described.

図1に示す回路では、初段のオペアンプ101によりI−V変換を行っている。I−V変換回路の負帰還抵抗103,104にリレーなどの切り替え素子(スイッチ115)を取り付ける。この回路の負帰還回路の抵抗103,104によって初段増幅率が決まっているので、抵抗値を切り替えることにより、第1段のゲインを切り替えることができる。また、切り替え回路の抵抗値に合った進相コンデンサ109,110を同時に切り替えることで、一定の周波数特性を確保することができる。この第1段I−V変換回路は、同時にドレインへの電流供給回路にもなっているため、増幅率を下げるために抵抗を小さくすると、結果的にドレインへの電流供給能力が向上する。   In the circuit shown in FIG. 1, IV conversion is performed by an operational amplifier 101 at the first stage. A switching element (switch 115) such as a relay is attached to the negative feedback resistors 103 and 104 of the IV conversion circuit. Since the first-stage gain is determined by the resistors 103 and 104 of the negative feedback circuit of this circuit, the first-stage gain can be switched by switching the resistance value. Moreover, a constant frequency characteristic can be ensured by simultaneously switching the phase advance capacitors 109 and 110 that match the resistance value of the switching circuit. Since the first stage IV conversion circuit is also a current supply circuit to the drain at the same time, if the resistance is reduced to reduce the amplification factor, the current supply capability to the drain is improved as a result.

図9に、図1の回路の周波数特性のシミュレーション結果および実測値を示す。   FIG. 9 shows simulation results and actual measurement values of the frequency characteristics of the circuit of FIG.

一般的に、MOSトランジスタのノイズは、ドレイン電流が大きい時にはノイズレベルも大きくなるので、低い抵抗値(図1の抵抗103)を選べば、ゲインが下がると同時に大電流供給が可能になる。逆に、低電流領域ではノイズレベルが低いので、高い抵抗値(図1の抵抗104)を選べば、高いゲインが得られる。なお、最大供給電流値は、次式のようになる。   In general, since the noise level of a MOS transistor increases when the drain current is large, if a low resistance value (resistor 103 in FIG. 1) is selected, a large current can be supplied at the same time as the gain decreases. Conversely, since the noise level is low in the low current region, a high gain can be obtained by selecting a high resistance value (resistor 104 in FIG. 1). Note that the maximum supply current value is given by the following equation.

最大供給電流値=オペアンプ出力電圧/帰還抵抗値Rf (6)
I−V変換器ゲイン(Vout/Iin)=帰還抵抗値Rf (7)
回路の切り替え素子には、素子自体が発生するノイズを抑えるため、および導通抵抗を低く抑えるために、機械式リレーを用い、外部から直流電流により制御している。
Maximum supply current value = operational amplifier output voltage / feedback resistance value Rf (6)
IV converter gain (Vout / Iin) = feedback resistance value Rf (7)
In order to suppress the noise generated by the element itself and the conduction resistance to be low, the circuit switching element is controlled by a direct current from the outside using a mechanical relay.

なお、バイポーラトランジスタの測定では、デバイス出力はコレクタである。   In the measurement of the bipolar transistor, the device output is the collector.

また、上記のようにスイッチでゲインを切り替える代わりに、ソフトウェアで自動的に切り替える方法も考えられる。例えば、測定時には、まず小ゲインで特定の周波数(例:1kHz)のノイズレベルを測定し、ゲインを上げる必要があると判断された場合にゲインを切り替える。   Further, instead of switching the gain with a switch as described above, a method of automatically switching with software is also conceivable. For example, at the time of measurement, a noise level of a specific frequency (eg, 1 kHz) is first measured with a small gain, and the gain is switched when it is determined that the gain needs to be increased.

次に図10及び図11により、入力換算雑音を直接測定する回路を説明する。   Next, a circuit for directly measuring input conversion noise will be described with reference to FIGS.

前記実施の形態による半導体評価装置では、ドレイン電流に発生する1/fノイズを測定していたが、半導体装置の設計などでは、入力換算雑音が必要な場合がある。その場合、上記の測定回路を一部変更し、第1段の電流−電圧回路の負帰還回路に被測定素子を接続する回路により、入力換算雑音の測定が可能になる。   In the semiconductor evaluation apparatus according to the above-described embodiment, 1 / f noise generated in the drain current is measured. However, in the design of the semiconductor apparatus or the like, input conversion noise may be necessary. In this case, the input conversion noise can be measured by a circuit in which the measurement circuit is partially changed and the device to be measured is connected to the negative feedback circuit of the first-stage current-voltage circuit.

図10は、入力換算雑音の測定原理を示す図、図11は、入力換算雑音の測定回路の一例を示す回路図である。   FIG. 10 is a diagram illustrating the principle of measuring input conversion noise, and FIG. 11 is a circuit diagram illustrating an example of a circuit for measuring input conversion noise.

被測定素子であるMOSトランジスタ116のソース端子はオペアンプ1001の反転入力に接続されている。また、ソース端子から抵抗1002を介して定電圧源1003にも接続される。MOSトランジスタ116のゲート端子は、オペアンプ1001の出力に接続され、MOSトランジスタ116により負帰還回路が構成される。オペアンプ1001の非反転入力はグランドGNDに接続されている。この回路では、オペアンプ1001の入力端子がバーチャルショートになり、MOSトランジスタ116のソース端子は、常にグランド準位を保つ。ソース電流Isは、負帰還入力に接続された抵抗1002にすべて流入するため、ソース電流Is=V/Rの関係になる。定電圧源1003の電圧Vは定電圧なので、ソース電流Isは一定に保たれる。ここで、ドレインにノイズ電流Inが加わると、抵抗1002にノイズ電流Inが流れ、ソース電位が変動するが、オペアンプ1001により変動を打ち消す負帰還がかかり、ソース電流Isが一定に保たれる。この時、ゲートにフィードバックされる電圧変動が、すなわち入力換算雑音ということになる。   The source terminal of the MOS transistor 116 which is a device under test is connected to the inverting input of the operational amplifier 1001. The source terminal is also connected to the constant voltage source 1003 via the resistor 1002. The gate terminal of the MOS transistor 116 is connected to the output of the operational amplifier 1001, and the MOS transistor 116 forms a negative feedback circuit. The non-inverting input of the operational amplifier 1001 is connected to the ground GND. In this circuit, the input terminal of the operational amplifier 1001 becomes a virtual short, and the source terminal of the MOS transistor 116 always maintains the ground level. Since the source current Is entirely flows into the resistor 1002 connected to the negative feedback input, the source current Is = V / R. Since the voltage V of the constant voltage source 1003 is a constant voltage, the source current Is is kept constant. Here, when the noise current In is applied to the drain, the noise current In flows through the resistor 1002 and the source potential fluctuates. However, negative feedback is applied by the operational amplifier 1001 to cancel the fluctuation, and the source current Is is kept constant. At this time, the voltage variation fed back to the gate is the input conversion noise.

図11に実際の回路例を示す。この回路は、第1段の負帰還回路と、その出力、すなわち入力換算雑音を適切なレベルに増幅する第2段電圧増幅回路から構成されている。実際の回路では、第1段の負帰還回路に能動素子が入るため発振しやすく、発振防止回路1101を加えてある。発振防止のためには、測定に影響しない程度の抵抗(<<ゲート絶縁抵抗)、必要な周波数帯域以外をカットする時定数回路などをMOSトランジスタ116の特性に合わせて組み合わせる。   FIG. 11 shows an actual circuit example. This circuit includes a first-stage negative feedback circuit and a second-stage voltage amplification circuit that amplifies the output, that is, input conversion noise, to an appropriate level. In an actual circuit, since an active element is inserted into the first stage negative feedback circuit, oscillation easily occurs, and an oscillation prevention circuit 1101 is added. In order to prevent oscillation, a resistance that does not affect the measurement (<< gate insulation resistance), a time constant circuit that cuts other than the necessary frequency band, and the like are combined in accordance with the characteristics of the MOS transistor 116.

図12に実際のMOSトランジスタについて測定した例を示す。図12において、黒塗りの丸印が本装置により測定した入力換算雑音、実線は、ノイズ電流測定結果から求めた入力換算雑音である。この測定結果では、本実施の形態による半導体評価装置によって測定された入力換算雑音を、ノイズ電流を直接測定した結果から求めた値と比較している。比較の結果、本発明の効果が有効であることが確認された。   FIG. 12 shows an example measured for an actual MOS transistor. In FIG. 12, black circles indicate the input conversion noise measured by this apparatus, and the solid line indicates the input conversion noise obtained from the noise current measurement result. In this measurement result, the input conversion noise measured by the semiconductor evaluation apparatus according to the present embodiment is compared with the value obtained from the result of directly measuring the noise current. As a result of comparison, it was confirmed that the effect of the present invention was effective.

よって、前記実施の形態の半導体評価装置によれば、以下の効果が得られる。   Therefore, according to the semiconductor evaluation apparatus of the embodiment, the following effects can be obtained.

(1)オペアンプの基準電位をドレイン電位とすることにより、1/fノイズ測定時に、ドレイン電圧Vdから侵入するノイズの増幅率をほぼ0dB、すなわちノイズを増幅しないようにすることができる。そして、ドレイン電位Vdから侵入するノイズの影響を軽減できるために、Vd側にローパスフィルタなどのノイズ対策を行う必要がなくなり、測定システムが簡略化できる。また、ドレインに対する電流供給能力を向上させることができる。そして、ドレインに対する電流供給能力が向上するため、より広い範囲のMOSトランジスタの測定に適用することが可能になる。さらに、印加電圧がオペアンプの動作電圧に依存しなくなるため、任意の電圧が指定できる。   (1) By setting the reference potential of the operational amplifier as the drain potential, the gain of noise entering from the drain voltage Vd at the time of 1 / f noise measurement can be set to approximately 0 dB, that is, the noise is not amplified. Since the influence of noise entering from the drain potential Vd can be reduced, it is not necessary to take noise countermeasures such as a low-pass filter on the Vd side, and the measurement system can be simplified. In addition, the current supply capability to the drain can be improved. Since the current supply capability to the drain is improved, it can be applied to measurement of a wider range of MOS transistors. Furthermore, since the applied voltage does not depend on the operating voltage of the operational amplifier, an arbitrary voltage can be specified.

(2)通常、ノイズの測定では、まずMOSトランジスタの直流特性を測定してから、測定バイアス条件を求め、ノイズの測定を行う。しかし、直流電流モニタ回路を付加することにより、内部回路を切り替えることで直流電流モニタが可能になることで、一連の測定を自動的に連続して行えるようになり、複数デバイスの連続自動測定が可能になる。   (2) Normally, in the noise measurement, first, the DC characteristics of the MOS transistor are measured, then the measurement bias condition is obtained, and the noise is measured. However, by adding a DC current monitor circuit, it becomes possible to monitor DC current by switching the internal circuit, so that a series of measurements can be performed automatically and continuously. It becomes possible.

(3)オペアンプのゲインを切り替えられる構造にすることにより、デバイス(被測定素子)に合わせて、最適なゲインを選択できるため、測定装置を飽和させることなく、異なる特性のデバイスの測定を連続的に行うことが可能になる。   (3) Since the gain of the operational amplifier can be switched, the optimum gain can be selected according to the device (device to be measured). Therefore, measurement of devices with different characteristics can be performed continuously without saturating the measurement device. It becomes possible to do.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、前記実施の形態においては、被測定素子としてMOSトランジスタについて説明したが、これに限定されるものではなく、バイポーラトランジスタなど他の半導体素子についても適用可能である。   For example, in the above-described embodiment, the MOS transistor has been described as the element to be measured. However, the present invention is not limited to this and can be applied to other semiconductor elements such as a bipolar transistor.

以上の説明では、主として本発明者によってなされた発明をその属する技術分野である半導体素子のノイズ特性の測定評価技術に適用した場合について説明したが、これに限定されるものではなく、例えばオペアンプによるI−V変換測定システムなどに適用することも可能である。すなわち、外来ノイズの影響を軽減できるため、ノイズフロアレベルを下げることができ、微弱信号への影響を軽減できるからである。また、測定回路の電源を、測定電位を基準に印加することで、オペアンプの入力電位が常に正負の電源回路の中間に来るため、オペアンプの出力電圧を最大限に利用することができる。また、これは、原理的には、入力端の電圧設定の電圧範囲に制限がないことになり、広い電圧範囲に適用することが可能になる。   In the above description, the case where the invention made mainly by the present inventor is applied to the measurement and evaluation technique for noise characteristics of a semiconductor element, which is the technical field to which the invention belongs, has been described. However, the present invention is not limited to this. It is also possible to apply to an IV conversion measurement system. That is, since the influence of external noise can be reduced, the noise floor level can be lowered and the influence on the weak signal can be reduced. Further, by applying the power supply of the measurement circuit with the measurement potential as a reference, the input potential of the operational amplifier is always in the middle of the positive and negative power supply circuits, so that the output voltage of the operational amplifier can be utilized to the maximum. Also, in principle, there is no limit to the voltage range for setting the voltage at the input end, and it can be applied to a wide voltage range.

本願において開示される発明は、半導体素子の1/fノイズ測定システムなどに適用可能である。   The invention disclosed in the present application can be applied to a 1 / f noise measurement system of a semiconductor element.

本発明の一実施の形態による半導体評価装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the semiconductor evaluation apparatus by one embodiment of this invention. 本発明の一実施の形態による半導体評価装置において、電流−電圧変換回路を示す図である。In the semiconductor evaluation apparatus by one embodiment of the present invention, it is a figure showing a current-voltage conversion circuit. 本発明の一実施の形態による半導体評価装置において、電圧増幅回路を示す図である。In the semiconductor evaluation apparatus by one embodiment of the present invention, it is a figure showing a voltage amplification circuit. 本発明の一実施の形態による半導体評価装置において、外来ノイズの低減効果を示す図である。It is a figure which shows the reduction effect of an external noise in the semiconductor evaluation apparatus by one embodiment of this invention. 本発明の一実施の形態による半導体評価装置において、アンプへの電力供給方法の他の一例を示す図である。It is a figure which shows another example of the power supply method to amplifier in the semiconductor evaluation apparatus by one embodiment of this invention. 本発明の一実施の形態による半導体評価装置において、MOSトランジスタのゲートに接続される時定数可変フィルタの概略構成を示す回路図である。1 is a circuit diagram showing a schematic configuration of a time constant variable filter connected to a gate of a MOS transistor in a semiconductor evaluation device according to an embodiment of the present invention. FIG. 図6の時定数可変フィルタの具体的構成の一例を示す回路図である。It is a circuit diagram which shows an example of a specific structure of the time constant variable filter of FIG. 本発明の一実施の形態による半導体評価装置において、オペアンプと電流計を直接切り替える回路を示す図である。It is a figure which shows the circuit which switches an operational amplifier and an ammeter directly in the semiconductor evaluation apparatus by one embodiment of this invention. 図1の回路の周波数特性のシミュレーション結果および実測値を示す図である。It is a figure which shows the simulation result and measured value of the frequency characteristic of the circuit of FIG. 本発明の一実施の形態による半導体評価装置において、入力換算雑音の測定原理を示す図である。It is a figure which shows the measurement principle of the input conversion noise in the semiconductor evaluation apparatus by one embodiment of this invention. 本発明の一実施の形態による半導体評価装置において、入力換算雑音の測定回路の一例を示す回路図である。FIG. 5 is a circuit diagram showing an example of an input conversion noise measurement circuit in the semiconductor evaluation device according to the embodiment of the present invention. 図11の回路により測定した入力換算雑音の測定結果を示す図である。It is a figure which shows the measurement result of the input conversion noise measured by the circuit of FIG. (a),(b),(c)は、本発明の前提として検討した反転増幅回路の入力と出力の電圧波形を示す図である。(A), (b), (c) is a figure which shows the voltage waveform of the input of an inverting amplifier circuit examined as a premise of this invention, and an output. 本発明の前提として検討したノイズ測定回路とDC測定器の構成を示す図である。It is a figure which shows the structure of the noise measuring circuit and DC measuring device which were examined as a premise of this invention. (a),(b)は、本発明の前提として検討したスペクトルアナライザにより測定したノイズレベルの周波数特性を示す図である。(A), (b) is a figure which shows the frequency characteristic of the noise level measured with the spectrum analyzer examined as a premise of this invention.

符号の説明Explanation of symbols

101,102,501,605,605a,605b,801,1001,1401 オペアンプ
103〜108,601,601a,601b,602,602a,602b,1002 抵抗
109〜113,603,603a,603b コンデンサ
114,115,604,604a,604b スイッチ
116 MOSトランジスタ
502 太陽電池
503 光源
504,1405 電源
505 光
802,1404 電流計
803 リレー
804,1402 ポジショナ
805 MOSトランジスタのドレイン端子
806,1403 プローブ針
1003 定電圧源
1101 発振防止回路
101, 102, 501, 605, 605a, 605b, 801, 1001, 1401 operational amplifiers 103-108, 601, 601a, 601b, 602, 602a, 602b, 1002 resistors 109-113, 603, 603a, 603b capacitors 114, 115, 604, 604a, 604b Switch 116 MOS transistor 502 Solar cell 503 Light source 504, 1405 Power source 505 Light 802, 1404 Ammeter 803 Relay 804, 1402 Positioner 805 MOS transistor drain terminals 806, 1403 Probe needle 1003 Constant voltage source 1101 Oscillation prevention circuit

Claims (5)

電界効果トランジスタのノイズを測定評価する半導体評価装置であって、
前記電界効果トランジスタのドレインに接続され、前記電界効果トランジスタのドレインを流れる電流を電圧に変換し、その電圧を増幅する回路を有し、
前記回路の電源はドレイン電位を基準に印加されることを特徴とする半導体評価装置。
A semiconductor evaluation apparatus for measuring and evaluating noise of a field effect transistor,
A circuit connected to the drain of the field effect transistor, converting a current flowing through the drain of the field effect transistor into a voltage, and amplifying the voltage;
A semiconductor evaluation apparatus, wherein a power source of the circuit is applied based on a drain potential.
請求項1記載の半導体評価装置において、
前記回路の電源は、電気的にグランドから独立していることを特徴とする半導体評価装置。
The semiconductor evaluation apparatus according to claim 1,
A semiconductor evaluation apparatus, wherein a power source of the circuit is electrically independent from a ground.
電界効果トランジスタのノイズを測定評価する半導体評価装置であって、
前記電界効果トランジスタのドレインに接続され、前記電界効果トランジスタのドレインを流れる電流を電圧に変換し、その電圧を増幅する回路と、
前記電界効果トランジスタの直流電流を測定する時に外部の測定器を前記回路に接続し、前記電界効果トランジスタのノイズを測定する時に前記外部の測定器を前記回路から切り離す手段とを有することを特徴とする半導体評価装置。
A semiconductor evaluation apparatus for measuring and evaluating noise of a field effect transistor,
A circuit connected to the drain of the field effect transistor, converting a current flowing through the drain of the field effect transistor into a voltage, and amplifying the voltage;
And means for connecting an external measuring device to the circuit when measuring the direct current of the field effect transistor, and disconnecting the external measuring device from the circuit when measuring noise of the field effect transistor. Semiconductor evaluation equipment.
請求項3記載の半導体評価装置において、
前記電界効果トランジスタのゲートに接続され、時定数を切り替える手段を備えたフィルタ回路を有することを特徴とする半導体評価装置。
The semiconductor evaluation apparatus according to claim 3,
A semiconductor evaluation apparatus comprising a filter circuit connected to a gate of the field effect transistor and provided with means for switching a time constant.
電界効果トランジスタのノイズを測定評価する半導体評価装置であって、
前記電界効果トランジスタのドレインに接続され、前記電界効果トランジスタのドレインを流れる電流を電圧に変換し、その電圧を増幅する回路を有し、
前記回路は、前記電界効果トランジスタのノイズレベルに応じて増幅率を切り替える手段を備えていることを特徴とする半導体評価装置。
A semiconductor evaluation apparatus for measuring and evaluating noise of a field effect transistor,
A circuit connected to the drain of the field effect transistor, converting a current flowing through the drain of the field effect transistor into a voltage, and amplifying the voltage;
The semiconductor evaluation apparatus, wherein the circuit includes means for switching an amplification factor according to a noise level of the field effect transistor.
JP2004299942A 2004-10-14 2004-10-14 Semiconductor evaluation apparatus Pending JP2006112897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004299942A JP2006112897A (en) 2004-10-14 2004-10-14 Semiconductor evaluation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004299942A JP2006112897A (en) 2004-10-14 2004-10-14 Semiconductor evaluation apparatus

Publications (1)

Publication Number Publication Date
JP2006112897A true JP2006112897A (en) 2006-04-27

Family

ID=36381527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299942A Pending JP2006112897A (en) 2004-10-14 2004-10-14 Semiconductor evaluation apparatus

Country Status (1)

Country Link
JP (1) JP2006112897A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198751A (en) * 2011-03-22 2012-10-18 Yazaki Corp Gas alarm

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198751A (en) * 2011-03-22 2012-10-18 Yazaki Corp Gas alarm

Similar Documents

Publication Publication Date Title
CN205961068U (en) D class audio amplifier device
US7821333B2 (en) High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection
TWI487277B (en) Constant switch vgs circuit for minimizing rflatness and improving audio performance
JP6877131B2 (en) Current detection circuit
CN109982205B (en) Low-power amplifier dynamic bias circuit
Giusi et al. Automatic measurement system for the DC and low-f noise characterization of FETs at wafer level
GB2451314A (en) An input amplifier for a digital multimeter
TW200818695A (en) High-impedance level-shifting amplifier capable of handling input signals with a voltage magnitude that exceeds a supply voltage
CN106226585A (en) Voltage monitor and electronic equipment monitoring device
US7518377B2 (en) Measurement apparatus, test apparatus, and measurement method
JP5454366B2 (en) Power amplifier module and portable information terminal
CN103698578A (en) Power output control method of automatic electric power meter reading system and automatic electric power meter reading system
CN109959837B (en) Electric leakage detection circuit
CN114113967A (en) Source measurement unit test system and test method
JP2006112897A (en) Semiconductor evaluation apparatus
JP2007040771A (en) Semiconductor device for noise measurement
US20100045387A1 (en) Optical receiver-amplifier
CN104485818A (en) DC/DC (direct current to direct current) converter with testing modes
KR20210155602A (en) Low noise charge amplifying device and comparator
JP5500333B2 (en) DC test equipment and semiconductor test equipment
US8896331B2 (en) Impedance measuring instrument
JP2009033726A (en) Buffer circuit, amplifier circuit, and test apparatus
JP2008252267A (en) High-frequency power amplifier
JP4674005B2 (en) Power supply device and test device
JP4859353B2 (en) Amplification circuit and test apparatus