JP2006112848A - Capacitance detection device and smart card - Google Patents

Capacitance detection device and smart card Download PDF

Info

Publication number
JP2006112848A
JP2006112848A JP2004298610A JP2004298610A JP2006112848A JP 2006112848 A JP2006112848 A JP 2006112848A JP 2004298610 A JP2004298610 A JP 2004298610A JP 2004298610 A JP2004298610 A JP 2004298610A JP 2006112848 A JP2006112848 A JP 2006112848A
Authority
JP
Japan
Prior art keywords
electrode
capacitance
signal
capacitance detection
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004298610A
Other languages
Japanese (ja)
Inventor
Hirotomo Ebihara
弘知 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004298610A priority Critical patent/JP2006112848A/en
Publication of JP2006112848A publication Critical patent/JP2006112848A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a capacitance detection device capable of highly accurately detecting electrostatic capacitance. <P>SOLUTION: The capacitance detection device 10 is provided with a reference capacitor C<SB>R</SB>having a constant capacitance value; a sensor electrode SE forming capacitance C<SB>F</SB>in-between with an object surface HB; a signal amplification element Tr1 for modulating a drain current on the basis of a gate potential determined by a capacitance ratio between the reference capacitor C<SB>R</SB>and the capacitance C<SB>F</SB>; and a reset element Tr2 for resetting the gate potential of the signal amplification element Tr1 at a ground potential. By resetting the gate potential of the signal amplification element Tr1 belonging to a nonselected row at the ground potential when the shape of the object surface is to be read, highly accurate detection accuracy is secured. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は指紋等の微細な凹凸を有する対象物の表面形状を、対象物表面との距離に応じて変化する静電容量を検出することによって読み取る静電容量検出装置に関する。   The present invention relates to a capacitance detection device that reads a surface shape of an object having fine irregularities such as fingerprints by detecting a capacitance that changes according to the distance from the surface of the object.

図13は従来の静電容量検出装置の動作原理を説明している。静電容量CFは一方の電極をセンサ電極SEとし、他方の電極を人体(例えば、指先の指紋)HBとする可変容量である。ここでは、人体HBの電位を接地電位としている。静電容量CFは誘電体膜ILの表面に接した指紋の凹凸に応じて変化する。一方、半導体基板には一定の容量値CRを有する基準コンデンサを予め形成しておき、これら二つのコンデンサを直列接続して所定の電圧を印加する。こうすることで、二つのコンデンサの間には指紋の凹凸に応じた電荷Qが発生する。この電荷Qを通常の半導体技術を用いて検出することで、対象物の表面形状を読み取っていた。指紋センサに関する従来技術として、例えば、特開平11−118415、特開2000−346608、特開2001−56204、又は特開2001−133213等が知られている。
特開平11−118415 特開2000−346608 特開2001−56204 特開2001−133213
FIG. 13 illustrates the operating principle of a conventional electrostatic capacity detection device. The electrostatic capacitance C F is a variable capacitance in which one electrode is a sensor electrode SE and the other electrode is a human body (for example, a fingertip fingerprint) HB. Here, the potential of the human body HB is the ground potential. The electrostatic capacitance C F changes according to the unevenness of the fingerprint in contact with the surface of the dielectric film IL. On the other hand, the semiconductor substrate formed in advance a reference capacitor having a fixed capacitance value C R, a predetermined voltage is applied to these two capacitors connected in series. By doing so, a charge Q corresponding to the unevenness of the fingerprint is generated between the two capacitors. The surface shape of the object is read by detecting this charge Q using a normal semiconductor technology. For example, JP-A-11-118415, JP-A-2000-346608, JP-A-2001-56204, or JP-A-2001-133213 is known as a conventional technique related to a fingerprint sensor.
JP 11-118415 A JP 2000-346608 A JP 2001-56204 A JP 2001-133213 A

しかしながらこれら従来の静電容量検出装置は、単結晶硅素基板上に形成されているために、指紋センサとして用いると、指を強く押しつけた際に当該装置が割れてしまうとの課題を有していた。   However, since these conventional capacitance detection devices are formed on a single crystal silicon substrate, there is a problem that when the device is used as a fingerprint sensor, the device breaks when the finger is strongly pressed. It was.

更に指紋センサはその用途から必然的に20mm×20mm程度の大きさが求められ、静電容量検出装置面積の大部分はセンサ電極にて占められる。センサ電極は単結晶硅素基板上に作られるが、膨大なエネルギーと労力とを費やして製造された単結晶硅素基板の大部分(センサ電極下部)は単なる支持体としての役割しか担っていない。即ち、従来の静電容量検出装置は高価なだけでは無く、多大なる無駄と浪費の上に形成されているとの課題を有する。   Furthermore, the fingerprint sensor is inevitably required to have a size of about 20 mm × 20 mm depending on its use, and most of the capacitance detection device area is occupied by the sensor electrode. Although the sensor electrode is made on a single crystal silicon substrate, most of the single crystal silicon substrate manufactured by spending enormous energy and labor (lower part of the sensor electrode) serves only as a support. That is, the conventional capacitance detection device is not only expensive, but has a problem that it is formed on a great deal of waste and waste.

加えて近年、クレジットカードやキャッシュカード等のカード上に個人認証機能を設けてカードの安全性を高めるべきとの指摘が強い。然るに、従来の単結晶硅素基板上に作られた静電容量検出装置は柔軟性に欠けるために、当該装置をプラスチック基板上に製造し得ないとの課題を有している。   In addition, in recent years, it is strongly pointed out that a personal authentication function should be provided on a card such as a credit card or a cash card to enhance the safety of the card. However, since the conventional capacitance detection device made on a single crystal silicon substrate lacks flexibility, there is a problem that the device cannot be manufactured on a plastic substrate.

このような背景から、プラスチック基板等の基板上に直接、薄膜半導体を設けることが好ましいと考えられる。ところが、基板上に形成された薄膜半導体装置は、トランジスタ特性が単結晶珪素基板上に形成した半導体装置ほどには優れていないため、指紋センサで検知を要するような、非常に小さい電荷の変化を正確に読み取ることができないという課題があった。   From such a background, it is considered preferable to provide a thin film semiconductor directly on a substrate such as a plastic substrate. However, a thin film semiconductor device formed on a substrate is not as good as a semiconductor device formed on a single crystal silicon substrate, so that a very small change in electric charge that needs to be detected by a fingerprint sensor is observed. There was a problem that it could not be read accurately.

そこで本発明は上述の諸事情を鑑み、その目的とするところは、高精度に静電容量を検出できる静電容量検出装置を提供することにある。すなわち、安定に動作し、更に製造時に不要なエネルギーや労力を削減し得、また単結晶硅素基板以外にも製造し得る優良な静電容量検出装置を提供するにある。より具体的には薄膜半導体装置を用いて優良に動作する静電容量検出装置を提供するにある。   In view of the above-described circumstances, an object of the present invention is to provide a capacitance detection device capable of detecting a capacitance with high accuracy. That is, it is an object of the present invention to provide an excellent electrostatic capacity detection device that operates stably, can reduce unnecessary energy and labor during manufacture, and can be manufactured other than a single crystal silicon substrate. More specifically, it is an object of the present invention to provide a capacitance detection device that operates favorably using a thin film semiconductor device.

上記の課題を解決するため、本発明の静電容量検出装置は、対象物との距離に応じて変化する静電容量を検出することにより、前記対象物の表面形状を読み取る静電容量検出装置であって、M行N列に配置された静電容量検出素子と、各々の前記静電容量検出素子に電源を供給する電源線と、各列に配置された静電容量検出素子から出力される信号を伝達するN本の出力線と、特定の行に配置された静電容量検出素子をリセットするM本のリセット線と、を備え、前記各々の静電容量検出素子は、a)前記静電容量に応じた電荷を蓄積する信号検出素子と、b)前記信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子と、c)前記リセット線からの信号により前記信号検出素子に蓄積された電荷をリセットするリセット素子と、を備え、前記信号検出素子は、前記対象物との間に静電容量を形成するためのセンサ電極を備え、前記信号増幅素子は、ソース電極、ドレイン電極、及びゲート電極を具備する半導体装置から成り、前記リセット素子は、ソース電極、ドレイン電極、及びゲート電極を具備する半導体装置から成り、前記信号増幅素子のゲート電極と、前記センサ電極と、前記リセット素子のドレイン電極とが接続され、前記信号増幅素子のソース電極は前記電源線に接続され、前記信号増幅素子のドレイン電極は前記出力線に接続され、前記リセット用半導体装置のゲート電極は前記リセット線に接続され、前記リセット素子のソース電極は前記電源線に接続されて成る。非選択行に配列されている静電容量検出素子の信号増幅素子を強制的にオフ状態にすることで、静電容量検出装置の検出精度を低下させずに選択行に配列されている静電容量検出素子を一意的に選択することができる。   In order to solve the above problems, the capacitance detection device of the present invention reads the surface shape of the object by detecting the capacitance that changes according to the distance to the object. Output from the capacitance detection elements arranged in M rows and N columns, power supply lines for supplying power to the capacitance detection elements, and capacitance detection elements arranged in the respective columns. N output lines for transmitting signals and M reset lines for resetting the capacitance detection elements arranged in a specific row, each of the capacitance detection elements a) A signal detection element for accumulating electric charge according to capacitance; b) a signal amplification element for amplifying a signal corresponding to the electric charge accumulated by the signal detection element; and c) the signal detection element by a signal from the reset line. Reset element that resets the charge stored in The signal detection element includes a sensor electrode for forming a capacitance with the object, and the signal amplification element includes a source electrode, a drain electrode, and a gate electrode. The reset element is composed of a semiconductor device having a source electrode, a drain electrode, and a gate electrode, and the gate electrode of the signal amplification element, the sensor electrode, and the drain electrode of the reset element are connected, The source electrode of the signal amplification element is connected to the power supply line, the drain electrode of the signal amplification element is connected to the output line, the gate electrode of the reset semiconductor device is connected to the reset line, The source electrode is connected to the power line. By forcibly turning off the signal amplifying elements of the capacitance detection elements arranged in the non-selected rows, the electrostatic capacitance arranged in the selected rows without degrading the detection accuracy of the capacitance detection device. A capacitance detection element can be uniquely selected.

本発明の静電容量検出装置は、上述の構成に加えて更に、前記信号検出素子は基準コンデンサを備え、前記基準コンデンサは、基準コンデンサ第一電極と、基準コンデンサ誘電体膜と、基準コンデンサ第二電極とから成り、前記静電容量検出装置は、前記基準コンデンサ第一電極の電位を制御する行線を備え、前記基準コンデンサ第一電極は前記行線に接続され、前記基準コンデンサ第二電極は、前記信号増幅用半導体装置のゲート電極と、前記センサ電極と、前記リセット用半導体装置のドレイン電極とに接続してもよい。基準コンデンサを更に備えることで、検出精度を安定化できる。   In addition to the above-described configuration, the capacitance detection device of the present invention further includes a reference capacitor, and the reference capacitor includes a reference capacitor first electrode, a reference capacitor dielectric film, and a reference capacitor first. The capacitance detection device includes a row line for controlling the potential of the reference capacitor first electrode, the reference capacitor first electrode is connected to the row line, and the reference capacitor second electrode May be connected to the gate electrode of the signal amplification semiconductor device, the sensor electrode, and the drain electrode of the reset semiconductor device. By further providing a reference capacitor, the detection accuracy can be stabilized.

本発明の静電容量検出装置は、電源線に接地電位が供給されるように構成してもよい。対象物の表面電位を接地電位とした場合、電源線に接地電位を供給することで、非選択行のセンサ電極と対象物との間に形成される可変容量への印加電圧をゼロにし、不要な電荷を除去できるとともに、対象物が動くことで該可変容量の静電容量が変化してもセンサ電極への電荷の流れを抑制できる。   The capacitance detection device of the present invention may be configured such that a ground potential is supplied to the power supply line. When the surface potential of the object is set to the ground potential, supplying the ground potential to the power supply line eliminates the voltage applied to the variable capacitor formed between the sensor electrode in the non-selected row and the object, and is unnecessary. In addition, the charge flow to the sensor electrode can be suppressed even when the capacitance of the variable capacitor changes due to the movement of the object.

本発明の静電容量検出装置は、上述の構成に加えて更に、前記対象物の表面電位と前記センサ電極の電位を略同一にするためのガード電極を更に備えてもよい。ガード電極を更に備えることで、対象物表面の電位とセンサ電極の電位(接地電位)とを一致させることができる。これにより、対象物表面と非選択行のセンサ電極との電位差がゼロとなり、対象物表面が動く等して静電容量が変化しても、電源線に大きな電流が流れることがない。   The capacitance detection device of the present invention may further include a guard electrode for making the surface potential of the object and the potential of the sensor electrode substantially the same in addition to the above-described configuration. By further providing the guard electrode, the potential of the object surface and the potential of the sensor electrode (ground potential) can be matched. As a result, the potential difference between the surface of the object and the sensor electrode of the non-selected row becomes zero, and even if the electrostatic capacity changes due to movement of the surface of the object, a large current does not flow through the power supply line.

本発明のスマートカードは本発明の静電容量検出装置を備える。これにより、指紋検出精度の高いスマートカードを提供できる。   The smart card of the present invention includes the capacitance detection device of the present invention. Thereby, a smart card with high fingerprint detection accuracy can be provided.

以下、各図を参照して本発明の実施例について説明する。各実施例は本発明の理解を容易にするためのものであり、本発明を限定解釈するものではない。本発明はその趣旨を逸脱することなく、変更・改良され得るとともに、本発明にはその等価物も含まれる。   Embodiments of the present invention will be described below with reference to the drawings. Each example is for facilitating the understanding of the present invention, and is not intended to limit the present invention. The present invention can be modified and improved without departing from the gist thereof, and the present invention includes equivalents thereof.

本実施例では、対象物との距離に応じて変化する静電容量を検出することにより、これら対象物の表面形状を読み取る静電容量検出装置を金属−絶縁膜−半導体膜からなる薄膜半導体装置にて製造する。薄膜半導体装置は、通常、硝子基板上に製造されるために、大面積を要する半導体集積回路を安価に製造する技術として知られ、具体的に昨今では液晶表示装置等に応用されている。従って指紋センサ等に適応される静電容量検出装置を薄膜半導体装置にて製造すると、単結晶硅素基板と云った多大なエネルギーを消費して作られた高価な基板を使用する必要がなく、貴重な地球資源を浪費することなく安価に当該装置を製造できる。また、薄膜半導体装置は、SUFTLAと呼ばれる転写技術(特開平11−312811、又はS. Utsunomiya et. al. Society for Information Display p. 916 (2000)参照)を適用することで、半導体集積回路をプラスチック基板上に製造出来るので、静電容量検出装置も単結晶硅素基板から解放されてプラスチック基板上に形成し得るのである。   In this embodiment, a thin film semiconductor device made of a metal-insulating film-semiconductor film is used as a capacitance detecting device that reads the surface shape of these objects by detecting the capacitance that changes according to the distance to the object. Manufactured by. A thin-film semiconductor device is usually manufactured on a glass substrate, so that it is known as a technique for manufacturing a semiconductor integrated circuit requiring a large area at a low cost. Specifically, it has recently been applied to a liquid crystal display device or the like. Therefore, when a capacitance detection device adapted for a fingerprint sensor or the like is manufactured by a thin film semiconductor device, it is not necessary to use an expensive substrate made by consuming a great amount of energy such as a single crystal silicon substrate. The device can be manufactured at a low cost without wasting valuable earth resources. In addition, a thin film semiconductor device uses a transfer technique called SUFTLA (see Japanese Patent Application Laid-Open No. 11-312811 or S. Utsunomiya et. Al. Society for Information Display p. 916 (2000)) to make a semiconductor integrated circuit a plastic. Since it can be manufactured on a substrate, the capacitance detection device can also be released from the single crystal silicon substrate and formed on a plastic substrate.

さて、図13に示した静電容量検出装置を薄膜半導体装置にて製造するのは、現在の薄膜半導体装置の技術を以てしては非常に困難である。二つの直列接続されたコンデンサ間に誘起される電荷Qは非常に小さいために、高精度感知を可能とする単結晶硅素LSI技術を用いれば電荷Qを正確に読み取れるが、薄膜半導体装置ではトランジスタ特性が単結晶硅素LSI技術程には優れず、また薄膜半導体装置間の特性偏差も大きいが故に電荷Qを正確に読み取れない。   Now, it is very difficult to manufacture the capacitance detecting device shown in FIG. 13 using a thin film semiconductor device with the current technology of the thin film semiconductor device. Since the charge Q induced between two series-connected capacitors is very small, the charge Q can be accurately read using single crystal silicon LSI technology that enables high-precision sensing. However, the charge Q cannot be read accurately because it is not as good as the single crystal silicon LSI technology and the characteristic deviation between thin film semiconductor devices is large.

図5は本実施例の基本動作原理図を示している。同図において、CFは誘電体膜ILを介してセンサ電極SEと人体(指先の指紋等)HBとの間に形成される静電容量(可変容量)、CRは容量値一定である基準コンデンサの静電容量、CTは信号増幅素子(半導体装置)Tr1のトランジスタ容量である。ここでは、表面形状を読み取る対象物として、指紋を例示しているが、これに限られるものではなく、あらゆる微細な凹凸形状を読み取ることができる。センサ電極SEに指先等の人体HBを近づけると、静電容量CFは指紋の凹凸形状(対象物の表面形状)に応じて微妙に変化する。そして、基準コンデンサの信号増幅素子と接続されていない側の電極に所定の電圧を印可すると、信号増幅素子Tr1のゲート端子(図中G)には、合成容量CR+CT+CFと可変容量CRとの容量比に応じた電位VGが誘起され、ゲート電位を変化させる。この状態で、信号増幅素子Tr1のドレイン領域(図中D)に所定の電圧を印加すると、誘起されたゲート電位VGに応じて信号増幅素子Tr1のソース・ドレイン間に流れるドレイン電流Idsは著しく変調される。ゲート電極等には電位VGに応じて電荷Qが発生しているが、これらの電荷は何処にも流れずに保存されるので、電流値Idsは略一定となる。それ故に、信号増幅素子Tr1のドレイン電圧を高くしたり、或いは測定時間を長くしたりする等で電流Idsの測定も容易になり、対象物の表面形状を十分正確に計測し得るのである。対象物の静電容量情報を増幅した信号(電流信号又は電圧信号)は出力線を介して読み取られる。 FIG. 5 shows a basic operation principle diagram of this embodiment. In the figure, C F is a capacitance (variable capacitance) formed between the sensor electrode SE and the human body (fingerprint, etc.) HB via the dielectric film IL, and C R is a reference with a constant capacitance value. capacitance of the capacitor, C T is the transistor capacitance of the signal amplifying element (semiconductor device) Tr1. Here, a fingerprint is illustrated as an object for reading the surface shape, but the object is not limited to this, and any minute uneven shape can be read. When the human body HB such as a fingertip is brought close to the sensor electrode SE, the capacitance C F slightly changes according to the uneven shape of the fingerprint (surface shape of the object). When a predetermined voltage is applied to the electrode of the reference capacitor that is not connected to the signal amplifying element, the combined capacitance C R + C T + CF and the variable capacitance are applied to the gate terminal (G in the drawing) of the signal amplifying element Tr1. potential V G according to the capacitance ratio between C R is induced, changing the gate potential. In this state, when a predetermined voltage is applied to the drain region (D in the figure) of the signal amplifying element Tr1, the drain current I ds flowing between the source and drain of the signal amplifying element Tr1 in accordance with the induced gate potential V G is Significantly modulated. Although the gate electrodes and the like are charge Q is generated in accordance with the potential V G, since these charges are stored without flowing anywhere, current I ds is substantially constant. Therefore, the current I ds can be easily measured by increasing the drain voltage of the signal amplifying element Tr1 or increasing the measurement time, and the surface shape of the object can be measured sufficiently accurately. A signal (current signal or voltage signal) obtained by amplifying the capacitance information of the object is read through the output line.

対象物の静電容量を測定するには、信号増幅素子Tr1によって増幅される電流Idsを計測してもよいし、電流Idsに対応する電圧Vを測定してもよい。基準コンデンサCRを設けない場合には、基準コンデンサCRをゼロとし、信号増幅素子のソース電極(図中S)またはドレイン電極(図中D)に所定の電圧を印可することで、対象物の表面形状に応じて変化する静電容量CFとトランジスタ容量CTとを用いて全く同じ原理が働く。以下、本実施例では基準コンデンサCRを設けた構成例を用いて説明するが、後述のように基準コンデンサCRを設けずに、基準コンデンサCRを信号増幅素子Tr1のトランジスタ容量CTで兼用する場合にも有効である。 In order to measure the capacitance of the object, the current I ds amplified by the signal amplifying element Tr1 may be measured, or the voltage V corresponding to the current I ds may be measured. The case without the reference capacitor C R, the reference capacitor C R to zero, by applying a predetermined voltage source electrode of the signal amplifying element (figure S) or the drain electrode (figure D), the object The same principle works by using the capacitance C F and the transistor capacitance C T that change according to the surface shape of the transistor. Hereinafter, will be explained using an example configuration in which the reference capacitor C R in the present embodiment, without providing the reference capacitor C R, as described later, the reference capacitor C R in the transistor capacitance C T of the signal amplifier element Tr1 It is also effective when used in combination.

図1は本実施例に係わる静電容量検出装置10の回路構成図である。静電容量検出装置10は、対象物との距離に応じて変化する静電容量CFを検出することにより、対象物の表面形状を読み取る装置である。静電容量検出装置10は、M行N列に配置された静電容量検出素子20と、各々の静電容量検出素子20に電源を供給する電源線PLと、各列に配置された静電容量検出素子20から出力される信号を伝達するN本の出力線OLj(1≦j≦N)と、特定の行に配置された静電容量検出素子20をリセットするM本のリセット線RESETi(1≦i≦M)を備える。各々の静電容量検出素子20は、静電容量CFに応じた電荷を蓄積する信号検出素子CFと、信号検出素子CFが蓄積した電荷に対応した信号を増幅する信号増幅素子Tr1と、リセット線RESETiから出力される信号により信号検出素子CFに蓄積された電荷をリセットするリセット素子Tr2を備える。信号検出素子CFは、対象物との間に静電容量を形成するためのセンサ電極SEと、誘電体膜ILを備える。信号増幅素子Tr1は、ソース電極、ドレイン電極、及びゲート電極を具備する半導体装置から成る。リセット素子Tr2は、ソース電極、ドレイン電極、及びゲート電極を具備するリセット用半導体装置から成る。信号増幅素子Tr1のゲート電極と、センサ電極SEと、リセット素子Tr2のドレイン電極は接続されている。また、信号増幅素子Tr1のソース電極は電源線PLに接続され、信号増幅素子Tr1のドレイン電極は出力線OLjに接続され、リセット素子Tr2のゲート電極はリセット線RESETiに接続され、リセット素子Tr2のソース電極は電源線PLに接続されている。基準コンデンサCRは、基準コンデンサ第一電極E1と、基準コンデンサ誘電体膜EIと、基準コンデンサ第二電極E2とから構成される。基準コンデンサ第一電極E1は行線RLi(1≦i≦M)に接続され、基準コンデンサ第二電極E2は、信号増幅素子Tr1のゲート電極と、センサ電極SEと、リセット素子Tr2のドレイン電極とに接続されている。 FIG. 1 is a circuit configuration diagram of a capacitance detection device 10 according to the present embodiment. The electrostatic capacitance detection device 10, by detecting the electrostatic capacitance C F, which changes according to the distance to the object, a device for reading surface contours of a target object. The capacitance detection device 10 includes a capacitance detection element 20 arranged in M rows and N columns, a power line PL that supplies power to each capacitance detection element 20, and a capacitance arranged in each column. N output lines OL j (1 ≦ j ≦ N) for transmitting a signal output from the capacitance detection element 20 and M reset lines RESET for resetting the capacitance detection elements 20 arranged in a specific row. i (1 ≦ i ≦ M). Each capacitance detection element 20 includes a signal detection element C F that accumulates charges according to the capacitance C F , and a signal amplification element Tr1 that amplifies a signal corresponding to the charges accumulated by the signal detection element C F. comprises a reset device Tr2 for resetting charges accumulated in the signal detecting element C F by a signal outputted from the reset line rESET i. The signal detection element CF includes a sensor electrode SE and a dielectric film IL for forming a capacitance between the signal detection element CF and an object. The signal amplifying element Tr1 includes a semiconductor device including a source electrode, a drain electrode, and a gate electrode. The reset element Tr2 includes a reset semiconductor device including a source electrode, a drain electrode, and a gate electrode. The gate electrode of the signal amplifying element Tr1, the sensor electrode SE, and the drain electrode of the reset element Tr2 are connected. The source electrode of the signal amplifying element Tr1 is connected to the power supply line PL, the drain electrode of the signal amplifying element Tr1 is connected to the output line OL j, the gate electrode of the reset element Tr2 is connected to a reset line RESET i, the reset element The source electrode of Tr2 is connected to the power supply line PL. The reference capacitor CR is composed of a reference capacitor first electrode E1, a reference capacitor dielectric film EI, and a reference capacitor second electrode E2. The reference capacitor first electrode E1 is connected to the row line RL i (1 ≦ i ≦ M), and the reference capacitor second electrode E2 is a gate electrode of the signal amplification element Tr1, a sensor electrode SE, and a drain electrode of the reset element Tr2. And connected to.

指紋等の対象物が誘電体膜ILに接した、或いは接近した状態で、行線RLiに所定の電位を印加すると、センサ電極SEには、対象物との静電容量CFに応じて電位VGが発生する。本実施例では、この電位VGを各静電容量検出素子20に設けられた信号増幅素子Tr1にて増幅し、電流信号又は電圧信号に変換する。この電流信号又は電圧信号を検出することにより、対象物の表面形状を読み取ることができる。 When a predetermined potential is applied to the row line RL i while an object such as a fingerprint is in contact with or close to the dielectric film IL, the sensor electrode SE is applied to the sensor electrode SE according to the capacitance C F with the object. A potential V G is generated. In this embodiment, the potential V G amplified by the signal amplifier element Tr1 provided in each of the electrostatic capacitance detection elements 20 and converts the current signal or voltage signal. By detecting this current signal or voltage signal, the surface shape of the object can be read.

尚、本明細書では、半導体装置(トランジスタ)のソース電極とドレイン電極とを、説明の便宜上、区別しない。一方の電極をソース電極と称し、他方の電極をドレイン電極と称する。厳密には、N型トランジスタでは、相対的に電位の低い方がソース電極と定義され、P型トランジスタでは相対的に電位の高い方がソース電極と定義される。然るに、どちらの電極の電位が高くなるかは動作状態に応じて変化する。そのために厳密にはソース電極とドレイン電極とは一つのトランジスタ内で常に入れ替わり得る。本明細書では説明を明瞭とする目的で、こうした厳密性を排し、便宜上、一方の電極をソース電極と称し、他方の電極をドレイン電極と称する。   Note that in this specification, a source electrode and a drain electrode of a semiconductor device (transistor) are not distinguished for convenience of explanation. One electrode is referred to as a source electrode, and the other electrode is referred to as a drain electrode. Strictly speaking, a relatively low potential is defined as a source electrode in an N-type transistor, and a relatively high potential is defined as a source electrode in a P-type transistor. However, which electrode has a higher potential varies depending on the operating state. Therefore, strictly speaking, the source electrode and the drain electrode can always be interchanged in one transistor. In the present specification, for the purpose of clarifying the description, such strictness is eliminated, and for convenience, one electrode is referred to as a source electrode and the other electrode is referred to as a drain electrode.

本実施例では、対象物の表面形状を読み取る際に、ある特定の行に並ぶ複数の静電容量検出素子20から信号を検出し、他の行に並ぶ全ての静電容量検出素子20をリセットする。ここで、リセットとは、信号増幅素子Tr1のゲート電極に所定の電圧を印加して、信号増幅素子Tr1を強制的にオフ状態にすることをいう。信号増幅素子のゲート電極とセンサ電極が接続されていることから、リセットによりセンサ電極にも所定の電圧が印加され、静電容量CFから余分な電荷が除去される。リセット素子Tr2がない従来例の場合、ある特定の行に並ぶ複数の静電容量検出素子20から信号を読み取るときに、信号増幅素子Tr1のゲート電極の電位が定まらないため、非選択行に配置された静電容量素子20が完全にはオフ状態にはならずに、出力線OLjには複数の電流経路から流れ込んだ電流が重畳され、正確な信号検出が困難であった。また、出力線には複数の信号増幅素子が接続されていることから、非選択行の信号増幅素子のドレイン容量は読み出し時には寄生容量となるが、オフ状態でない信号増幅素子のドレイン容量(ドレイン・ゲート間の寄生容量)は非常に大きくなってしまうため、検出感度を低下させる要因となっていた。これに対し、本実施例によれば、信号の読み取り対象以外の全ての静電容量検出素子20をリセットすることにより、上記の不都合を解消できる。また、対象物の表面形状を読み取る際に、静電容量CFに所定の電圧を印加することで、不要な蓄積電荷を除去し、検出精度を高めることができる。 In this embodiment, when reading the surface shape of the object, signals are detected from a plurality of capacitance detection elements 20 arranged in a specific row, and all the capacitance detection elements 20 arranged in other rows are reset. To do. Here, the reset means that the signal amplification element Tr1 is forcibly turned off by applying a predetermined voltage to the gate electrode of the signal amplification element Tr1. Since the gate electrode and the sensor electrode of the signal amplification element is connected, a predetermined voltage is applied to the sensor electrode by a reset, excess charge from the capacitance C F is removed. In the case of the conventional example without the reset element Tr2, the potential of the gate electrode of the signal amplifying element Tr1 is not determined when signals are read from the plurality of capacitance detection elements 20 arranged in a specific row. Thus, the electrostatic capacitance element 20 is not completely turned off, and currents flowing from a plurality of current paths are superimposed on the output line OL j , and accurate signal detection is difficult. In addition, since a plurality of signal amplifying elements are connected to the output line, the drain capacity of the signal amplifying element in the non-selected row becomes a parasitic capacity at the time of reading, but the drain capacity (drain. (Parasitic capacitance between the gates) becomes very large, which has been a factor in reducing detection sensitivity. On the other hand, according to the present embodiment, the above inconvenience can be solved by resetting all the capacitance detection elements 20 other than the signal reading target. Further, when reading the surface shape of the object, by applying a predetermined voltage to the capacitance C F , unnecessary accumulated charges can be removed and detection accuracy can be improved.

各行に並ぶ静電容量検出素子20を選択するために、リセット線RESETiにはリセット信号が供給される。リセット信号はリセット素子Tr2をオン状態とするための信号である。リセット素子Tr2がN型トランジスタであれば、リセット信号はHレベルの信号である。リセット素子Tr2がP型トランジスタであれば、リセット信号はLレベルの信号である。リセット素子Tr2がオン状態になると、信号増幅素子Tr1のゲート電極とソース電極は電位が等しくなるので、信号増幅素子にドレイン電流は流れない。電源線PLの電位を接地電位にとると、非選択列に配置されたセンサ電極SEの電位は接地電位に等しくなる。人体HBは接地電位であるので、静電容量CFには電荷は蓄積されない。このため、人体HBが動くなどして静電容量CFが急激に変化しても、電源線PLに大きな電流が流れる虞はない。 In order to select the capacitance detection elements 20 arranged in each row, a reset signal is supplied to the reset line RESET i . The reset signal is a signal for turning on the reset element Tr2. If the reset element Tr2 is an N-type transistor, the reset signal is an H level signal. If the reset element Tr2 is a P-type transistor, the reset signal is an L level signal. When the reset element Tr2 is turned on, the gate electrode and the source electrode of the signal amplifying element Tr1 have the same potential, so that no drain current flows through the signal amplifying element. When the potential of the power supply line PL is set to the ground potential, the potential of the sensor electrode SE arranged in the non-selected column becomes equal to the ground potential. Since the human body HB is at ground potential, no charge is accumulated in the capacitance C F. Therefore, also vary such as to rapidly capacitance C F moves the human body HB, a large current is no possibility that flows through the power line PL.

ある特定の行に並ぶ複数の静電容量検出素子20から信号を検出し、対象物の表面形状を読み取るときには、リセット素子Tr2をオフ状態とし、行線RLiの電位を変化させる。そして、電源線PLと出力線OLjとの間に電圧をかけて、信号増幅素子Tr1のゲート端子に生じた電位VGを信号増幅素子Tr1によって増幅して読み取る。 When signals are detected from the plurality of capacitance detection elements 20 arranged in a specific row and the surface shape of the object is read, the reset element Tr2 is turned off and the potential of the row line RL i is changed. Then, by applying a voltage between the power supply line PL and the output line OL j, read by amplified by the signal amplifying element Tr1 potential V G generated to the gate terminal of the signal amplifier element Tr1.

図3は、対象物の表面形状を読み取るときに行線RLiとリセット線RESETiに出力される信号波形を示している。いま、i行に配列されている各々の静電容量検出素子20が選択され、(i+1)行に配列されている各々の静電容量検出素子20が非選択の状態にあると仮定する。i行のリセット線RESETiには、リセット期間にHレベルの信号が出力され、リセット素子Tr2はオン状態になる。この状態では、信号増幅素子Tr1のゲート電位は接地電位に等しいので、信号増幅素子Tr1はオフ状態になる。一方、リセットオフ期間にはLレベルの信号が出力され、リセット素子Tr2はオフ状態になる。行線RLiには、読み出し期間において、Hレベルの信号が出力される。すると、信号増幅素子Tr1のゲート端子には、静電容量CFと基準コンデンサCRと信号増幅素子のトランジスタ容量CTとの容量比で定まる電位VGが誘起される。信号増幅素子Tr1は電位VGに基づいてドレイン電流を変調し、対象物の静電容量情報(又は凹凸情報)を増幅した信号(電流信号又は電圧信号)を出力線OLjに出力する。読み出し期間の始期は、リセットオフ期間の始期よりも若干遅めに設定され、読み出し期間の終期はリセットオフ期間の終期よりも若干早めに設定されている。つまり、読み出し期間における、行線RLiの電位変化はリセットオフ期間内に完了するように、ある程度の余裕度が設けられている。 FIG. 3 shows signal waveforms output to the row line RL i and the reset line RESET i when the surface shape of the object is read. Now, it is assumed that each capacitance detection element 20 arranged in the i row is selected and each capacitance detection element 20 arranged in the (i + 1) row is in a non-selected state. An i-level reset line RESET i outputs an H level signal during the reset period, and the reset element Tr2 is turned on. In this state, since the gate potential of the signal amplification element Tr1 is equal to the ground potential, the signal amplification element Tr1 is turned off. On the other hand, an L level signal is output during the reset-off period, and the reset element Tr2 is turned off. An H level signal is output to the row line RL i in the reading period. Then, a potential V G determined by the capacitance ratio of the electrostatic capacitance C F , the reference capacitor C R, and the transistor capacitance C T of the signal amplification device is induced at the gate terminal of the signal amplification device Tr1. The signal amplifying element Tr1 modulates the drain current based on the potential V G, and outputs the electrostatic capacitance information (or unevenness information) amplified signal of the object (current signal or voltage signal) to the output line OL j. The start of the read period is set slightly later than the start of the reset off period, and the end of the read period is set slightly earlier than the end of the reset off period. That is, a certain degree of margin is provided so that the potential change of the row line RL i during the read period is completed within the reset-off period.

尚、信号検出素子20から行毎に信号を読み出すように構成した場合、各行の読み出し期間が時間的に重複しないように、各行の行線RLiとリセット線RESETiに出力される信号タイミングが調整されている。 In the case where the signal is read from the signal detection element 20 for each row, the signal timing output to the row line RL i and the reset line RESET i of each row is set so that the readout period of each row does not overlap in time. It has been adjusted.

図2は、図3に示した信号波形を生成するための回路構成図である。シフトレジスタ30の各出力段SROUTi(1≦i≦M)には、遅延素子DEi(1≦i≦M)を介してANDゲートAEi(1≦i≦M)とNORゲートNEi(1≦i≦M)のそれぞれが接続している。ANDゲートAEiの出力段は行線RLiに接続され、NORゲートNEiの出力段はリセット線RESETiに接続されている。図4に示すように、シフトレジスタ30からは、時間幅ΔTのパルス信号SROUTiが出力される。すると、行線RLiには、立ち上がりエッジがΔDだけ遅延したパルス信号(時間幅ΔT−ΔD)が出力される。また、リセット線RESETiには、パルス信号SROUTiの立下りエッジがΔDだけ遅延し、更に、論理反転した信号(時間幅ΔT+ΔD)が出力される。このような構成により、各行の行線RLiとリセット線RESETiには、図3に示した信号波形が出力される。 FIG. 2 is a circuit configuration diagram for generating the signal waveform shown in FIG. Each output stage SROUT i (1 ≦ i ≦ M) of the shift register 30 is connected to an AND gate AE i (1 ≦ i ≦ M) and a NOR gate NE i (1) via delay elements DE i (1 ≦ i ≦ M). 1 ≦ i ≦ M) are connected. The output stage of the AND gate AE i is connected to the row line RL i, the output stage of the NOR gate NE i is connected to a reset line RESET i. As shown in FIG. 4, the shift register 30 outputs a pulse signal SROUT i having a time width ΔT. Then, a pulse signal (time width ΔT−ΔD) whose rising edge is delayed by ΔD is output to the row line RL i . Further, a falling edge of the pulse signal SROUT i is delayed by ΔD and a logically inverted signal (time width ΔT + ΔD) is output to the reset line RESET i . With such a configuration, the signal waveforms shown in FIG. 3 are output to the row line RL i and the reset line RESET i of each row.

本実施例によれば、対象物の表面形状を読み取る際に読み取り対象外の電容量検出素子20に含まれている信号増幅素子Tr1はリセット素子Tr2によって強制的にオフに出来る。これにより、従来、読み取り対象外の電容量検出素子20に含まれている信号増幅素子Tr1が予期せずにオンになり、複数の電流経路から流れ込んだ電流が出力線OLjに重畳されることによる検出誤差を抑制できる。 According to the present embodiment, when the surface shape of the object is read, the signal amplifying element Tr1 included in the capacitance detection element 20 that is not to be read can be forcibly turned off by the reset element Tr2. Thus, conventionally, turned on unexpectedly signal amplifier element Tr1 included in the reading object outside the capacitance detection element 20, the current flowing from a plurality of current paths are superimposed on the output line OL j The detection error due to can be suppressed.

図6は本実施例の静電容量検出装置11の回路構成図である。図1に示した符号と同一符号の素子等については同一の素子等を示すものとして、その詳細な説明を省略する。静電容量検出装置11は、上述した静電容量検出装置10の構成から基準コンデンサCRと行線RLiとを省略した構造を備えている。静電容量検出装置11の読み取り精度を安定させるには、基準コンデンサCRを備えているのが望ましいが、信号読み出し時に信号増幅素子Tr1のドレイン電極に所定の電圧を印加することで、信号増幅素子Tr1のドレイン容量(ドレイン・ゲート間の寄生容量)が基準コンデンサCRと同等の働きをするため、基準コンデンサCRを省略しても対象物の表面形状を読み取ることができる。 FIG. 6 is a circuit configuration diagram of the capacitance detection device 11 of the present embodiment. Elements having the same reference numerals as those shown in FIG. 1 are designated as the same elements, and detailed description thereof is omitted. The electrostatic capacitance detection device 11 has a structure omitting the reference capacitor C R and the row line RL i from the configuration of the electrostatic capacitance detection device 10 described above. To stabilize the reading accuracy of the electrostatic capacitance detection device 11, it is desirable and a reference capacitor C R, by applying a predetermined voltage to the drain electrode of the signal amplifying element Tr1 during signal reading, the signal amplification to the same function and the reference capacitor C R (parasitic capacitance between the drain and gate) drain capacitance of the device Tr1, it is omitted reference capacitor C R can read the surface shape of the object.

図7は指紋センサ61の平面図、図8は図7の8−8断面図である。指紋センサ61は上述した静電容量検出装置10又は11の何れかを備えており、指紋の凹凸情報を読み取ることができるように構成されている。マトリックスアレイ62にはセンサ電極SEがマトリクス状に配列されている。誘電体膜IL上には各々のセンサ電極SEを区画するように、ガード電極GEが形成されている。ガード電極GEは行方向及び列方向に沿って延在するライン状の電極である。ガード電極GEを設けることによって、対象物表面の電位とセンサ電極SEの電位(接地電位)とを一致させることができる。これにより、対象物表面と非選択行のセンサ電極SEとの電位差がゼロとなり、対象物表面が動く等して静電容量CFが変化しても、電源線PLに大きな電流が流れることがなく、指紋センサ61の電源が安定化する。 7 is a plan view of the fingerprint sensor 61, and FIG. 8 is a sectional view taken along the line 8-8 in FIG. The fingerprint sensor 61 includes any one of the capacitance detection devices 10 and 11 described above, and is configured to be able to read the unevenness information of the fingerprint. In the matrix array 62, sensor electrodes SE are arranged in a matrix. A guard electrode GE is formed on the dielectric film IL so as to partition each sensor electrode SE. The guard electrode GE is a line-like electrode extending along the row direction and the column direction. By providing the guard electrode GE, the potential of the object surface and the potential (ground potential) of the sensor electrode SE can be matched. Thus, the potential difference between the sensor electrode SE of the unselected row and the object surface becomes zero, even if the change in the electrostatic capacitance C F and the like moving the target object surface, that large current flows to the power supply line PL The power source of the fingerprint sensor 61 is stabilized.

図9は指紋センサ63の平面図、図10は図9の10−10断面図である。指紋センサ63は上述した静電容量検出装置10又は11の何れかを備えており、指紋の凹凸情報を読み取ることができるように構成されている。マトリックスアレイ64にはセンサ電極SEがマトリクス状に配列されている。マトリックスアレイ64の外周にはガード電極GEが形成されている。ガード電極GEを設けることによって、対象物表面の電位とセンサ電極SEの電位(接地電位)とを一致させることができる。これにより、対象物表面と非選択行のセンサ電極SEとの電位差がゼロとなり、対象物表面が動く等して静電容量CFが変化しても、電源線PLに大きな電流が流れることがなく、指紋センサ61の電源が安定化する。 9 is a plan view of the fingerprint sensor 63, and FIG. 10 is a cross-sectional view taken along the line 10-10 in FIG. The fingerprint sensor 63 includes any one of the capacitance detection devices 10 and 11 described above, and is configured to be able to read the unevenness information of the fingerprint. In the matrix array 64, sensor electrodes SE are arranged in a matrix. A guard electrode GE is formed on the outer periphery of the matrix array 64. By providing the guard electrode GE, the potential of the object surface and the potential (ground potential) of the sensor electrode SE can be matched. Thus, the potential difference between the sensor electrode SE of the unselected row and the object surface becomes zero, even if the change in the electrostatic capacitance C F and the like moving the target object surface, that large current flows to the power supply line PL The power source of the fingerprint sensor 61 is stabilized.

図11はICカード(スマートカード)70の分解斜視図である。ICカード70は、2枚のプラスチック製の基材71、72が貼り合わされて形成された基板73と、2枚の基材71、72の間に狭持されたICチップ(集積回路)80及び指紋センサ61とを備えている。また、カード端末等の外部装置(図示せず)との情報交換を行うインターフェイスとして、外部装置と直接接触する接触用IC端末81と、外部装置と一定周波数の電波を受信・送信する非接触型IC用アンテナ82とを備えている。さらに、基材71の上面71aには、指紋センサ61のマトリックスアレイ62を基板上面に露出させるために開口部83が形成されている。さらに、基材71の上面71aには、人体に帯電した静電気を放電させる除電電極90が設けられている。このような除電電極90を形成することで、人体に帯電した静電気を放電した後に、指との間の静電容量を測定することが可能となり、人体に帯電した静電気による放電破壊を回避することが可能となる。   FIG. 11 is an exploded perspective view of an IC card (smart card) 70. The IC card 70 includes a substrate 73 formed by bonding two plastic base materials 71 and 72, an IC chip (integrated circuit) 80 sandwiched between the two base materials 71 and 72, and And a fingerprint sensor 61. In addition, as an interface for exchanging information with an external device (not shown) such as a card terminal, a contact IC terminal 81 that is in direct contact with the external device, and a non-contact type that receives and transmits radio waves of a constant frequency with the external device. IC antenna 82 is provided. Further, an opening 83 is formed on the upper surface 71a of the base material 71 in order to expose the matrix array 62 of the fingerprint sensor 61 on the upper surface of the substrate. Furthermore, a static elimination electrode 90 that discharges static electricity charged on the human body is provided on the upper surface 71a of the base material 71. By forming the static elimination electrode 90 as described above, it is possible to measure the capacitance between the finger and the static electricity charged on the human body, and to avoid discharge breakdown due to the static electricity charged on the human body. Is possible.

接触用IC端子81は、ICチップ80の上面に接触しつつ、基材71の上面71aに露出するように形成されている。一方、非接触型IC用アンテナ82は、2枚の基材71,72の間にコイル状に形成されている。なお、本実施例では、接触用IC端子と非接触型IC用アンテナとを備えるコンビカード(デュアルインタフェース)について例示するが、接触用IC端子のみを備える場合(ISO7816参照)や、非接触型IC用アンテナのみを備える場合(ISO14443等参照)、或いは、接触用ICチップと非接触用ICチップを備えるハイブリッドカードであっても良い。   The contact IC terminal 81 is formed so as to be exposed to the upper surface 71 a of the substrate 71 while being in contact with the upper surface of the IC chip 80. On the other hand, the non-contact type IC antenna 82 is formed in a coil shape between the two base materials 71 and 72. In this embodiment, a combination card (dual interface) including a contact IC terminal and a non-contact IC antenna is illustrated. In the case where only the antenna is provided (see ISO 14443, etc.), or a hybrid card including a contact IC chip and a non-contact IC chip may be used.

図12はICチップ80の構成図である。ICチップ80は、指紋センサ61に取り込まれた指紋パターンの特徴抽出を行うデータ処理部84、特定の指紋パターンの特徴量等の各種情報を記憶するメモリ85、データ処理部84により抽出された特徴量とメモリ85に記憶された特徴量とを比較する比較部86、ICカード70の動作を制御する制御部87とを備えている。そして、比較部86には、接触用IC端子81及び非接触型IC用アンテナ82が接続されている。   FIG. 12 is a configuration diagram of the IC chip 80. The IC chip 80 includes a data processing unit 84 that extracts features of a fingerprint pattern captured by the fingerprint sensor 61, a memory 85 that stores various types of information such as feature amounts of a specific fingerprint pattern, and features extracted by the data processing unit 84. A comparison unit 86 that compares the amount and the feature amount stored in the memory 85, and a control unit 87 that controls the operation of the IC card 70. A contact IC terminal 81 and a non-contact IC antenna 82 are connected to the comparison unit 86.

ICチップ80を搭載したICカード70は磁気ストライプカードと比較して、高情報容量化、セキュリティ性向上(偽造・不正使用防止)、複数のアプリケーションに対応可能、ホスト負荷軽減(オフライン処理が可能)等の特徴を有する。このため、ICカード70は、クレジットカード、キャッシュカード、電子マネー、電子商取引、鉄道・バス等の交通分野、医療保険分野、ビル等の入出管理に利用可能である。   IC card 70 equipped with IC chip 80 has higher information capacity, improved security (prevents counterfeiting and unauthorized use), supports multiple applications, and reduces host load (offline processing is possible) compared to magnetic stripe cards Etc. Therefore, the IC card 70 can be used for entrance / exit management of credit cards, cash cards, electronic money, electronic commerce, transportation fields such as railways and buses, medical insurance fields, and buildings.

実施例1の静電容量検出装置の回路構成図である。1 is a circuit configuration diagram of a capacitance detection device of Example 1. FIG. ドライバの回路構成図である。It is a circuit block diagram of a driver. リセット信号等の信号波形図である。It is signal waveform diagrams, such as a reset signal. ドライバ回路から出力される信号波形図である。It is a signal waveform diagram output from a driver circuit. 実施例1の動作原理図である。FIG. 3 is an operation principle diagram of the first embodiment. 実施例2の静電容量検出装置の回路構成図である。It is a circuit block diagram of the electrostatic capacitance detection apparatus of Example 2. 実施例3の指紋センサの平面図である。6 is a plan view of a fingerprint sensor according to Embodiment 3. FIG. 実施例3の指紋センサの断面図である。It is sectional drawing of the fingerprint sensor of Example 3. 実施例4の指紋センサの平面図である。6 is a plan view of a fingerprint sensor according to Embodiment 4. FIG. 実施例4の指紋センサの断面図である。It is sectional drawing of the fingerprint sensor of Example 4. 実施例5のICカードの分解斜視図である。FIG. 10 is an exploded perspective view of an IC card according to a fifth embodiment. ICチップの構成図である。It is a block diagram of an IC chip. 従来の指紋センサの動作原理図である。It is an operation principle diagram of a conventional fingerprint sensor.

符号の説明Explanation of symbols

10,11,12…静電容量検出装置 20…静電容量検出素子 Tr1…信号増幅素子 Tr2…リセット素子 Tr3…行選択素子 Tr4…列選択素子 SE…センサ電極 DESCRIPTION OF SYMBOLS 10, 11, 12 ... Capacitance detection apparatus 20 ... Capacitance detection element Tr1 ... Signal amplification element Tr2 ... Reset element Tr3 ... Row selection element Tr4 ... Column selection element SE ... Sensor electrode

Claims (5)

対象物との距離に応じて変化する静電容量を検出することにより、前記対象物の表面形状を読み取る静電容量検出装置であって、
M行N列に配置された静電容量検出素子と、各々の前記静電容量検出素子に電源を供給する電源線と、各列に配置された静電容量検出素子から出力される信号を伝達するN本の出力線と、特定の行に配置された静電容量検出素子をリセットするM本のリセット線と、を備え、
前記各々の静電容量検出素子は、
a)前記静電容量に応じた電荷を蓄積する信号検出素子と、
b)前記信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子と、
c)前記リセット線からの信号により前記信号検出素子に蓄積された電荷をリセットするリセット素子と、を備え、
前記信号検出素子は、前記対象物との間に静電容量を形成するためのセンサ電極を備え、
前記信号増幅素子は、ソース電極、ドレイン電極、及びゲート電極を具備する半導体装置から成り、
前記リセット素子は、ソース電極、ドレイン電極、及びゲート電極を具備する半導体装置から成り、
前記信号増幅素子のゲート電極と、前記センサ電極と、前記リセット素子のドレイン電極とが接続され、
前記信号増幅素子のソース電極は前記電源線に接続され、
前記信号増幅素子のドレイン電極は前記出力線に接続され、
前記リセット素子のゲート電極は前記リセット線に接続され、
前記リセット素子のソース電極は前記電源線に接続されて成る、静電容量検出装置。
A capacitance detection device that reads a surface shape of the object by detecting a capacitance that changes according to a distance to the object,
Capacitance detection elements arranged in M rows and N columns, power supply lines for supplying power to each of the capacitance detection elements, and signals output from the capacitance detection elements arranged in the respective columns are transmitted. N output lines to be reset, and M reset lines for resetting the capacitance detection elements arranged in a specific row,
Each of the capacitance detection elements is
a) a signal detection element for accumulating charges according to the capacitance;
b) a signal amplifying element for amplifying a signal corresponding to the charge accumulated in the signal detecting element;
c) a reset element that resets the electric charge accumulated in the signal detection element by a signal from the reset line,
The signal detection element includes a sensor electrode for forming a capacitance with the object,
The signal amplification element includes a semiconductor device including a source electrode, a drain electrode, and a gate electrode,
The reset element includes a semiconductor device including a source electrode, a drain electrode, and a gate electrode,
The gate electrode of the signal amplification element, the sensor electrode, and the drain electrode of the reset element are connected,
A source electrode of the signal amplification element is connected to the power line;
The drain electrode of the signal amplification element is connected to the output line,
A gate electrode of the reset element is connected to the reset line;
A capacitance detection device, wherein a source electrode of the reset element is connected to the power supply line.
請求項1に記載の静電容量検出装置であって、
前記信号検出素子は基準コンデンサを備え、
前記基準コンデンサは、基準コンデンサ第一電極と、基準コンデンサ誘電体膜と、基準コンデンサ第二電極とから成り、
前記静電容量検出装置は、前記基準コンデンサ第一電極の電位を制御する行線を備え、
前記基準コンデンサ第一電極は前記行線に接続され、
前記基準コンデンサ第二電極は、前記信号増幅素子のゲート電極と、前記センサ電極と、前記リセット素子のドレイン電極とに接続されて成る、静電容量検出装置。
The capacitance detection device according to claim 1,
The signal detection element comprises a reference capacitor;
The reference capacitor comprises a reference capacitor first electrode, a reference capacitor dielectric film, and a reference capacitor second electrode,
The capacitance detection device includes a row line for controlling a potential of the reference capacitor first electrode,
The reference capacitor first electrode is connected to the row line,
The capacitance detecting device, wherein the reference capacitor second electrode is connected to a gate electrode of the signal amplifying element, the sensor electrode, and a drain electrode of the reset element.
請求項1又は請求項2に記載の静電容量検出装置であって、
前記電源線には接地電位が供給される、静電容量検出装置。
The capacitance detection device according to claim 1 or 2,
A capacitance detection device in which a ground potential is supplied to the power line.
請求項1乃至請求項3のうち何れか1項に記載の静電容量検出装置であって、
前記対象物の表面電位と前記センサ電極の電位を略同一にするためのガード電極を更に備える、静電容量検出装置。
The capacitance detection device according to any one of claims 1 to 3,
A capacitance detection device further comprising a guard electrode for making the surface potential of the object substantially the same as the potential of the sensor electrode.
請求項1乃至請求項4のうち何れか1項に記載の静電容量検出装置を備えたスマートカード。


A smart card comprising the capacitance detection device according to any one of claims 1 to 4.


JP2004298610A 2004-10-13 2004-10-13 Capacitance detection device and smart card Pending JP2006112848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004298610A JP2006112848A (en) 2004-10-13 2004-10-13 Capacitance detection device and smart card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004298610A JP2006112848A (en) 2004-10-13 2004-10-13 Capacitance detection device and smart card

Publications (1)

Publication Number Publication Date
JP2006112848A true JP2006112848A (en) 2006-04-27

Family

ID=36381489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298610A Pending JP2006112848A (en) 2004-10-13 2004-10-13 Capacitance detection device and smart card

Country Status (1)

Country Link
JP (1) JP2006112848A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452527B (en) * 2007-12-06 2011-04-13 奇景光电股份有限公司 Capacitive fingerprint sensor and the panel thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452527B (en) * 2007-12-06 2011-04-13 奇景光电股份有限公司 Capacitive fingerprint sensor and the panel thereof

Similar Documents

Publication Publication Date Title
US7327596B2 (en) Electrostatic capacitance detection device and smart card
JP3858728B2 (en) Capacitance detection device
JP3858864B2 (en) Capacitance detection device
US7208961B2 (en) Electrostatic capacitance detection device
TWI252302B (en) Capacitance detection device and drive method thereof, fingerprint sensor, and biometrics authentication device
US7196528B2 (en) Electrostatic capacitance detection device
US7683640B2 (en) Capacitive fingerprint sensor and the panel thereof
US7755369B2 (en) Capacitive fingerprint sensor and the panel thereof
US7205778B2 (en) Electrostatic capacitance detecting device
US6411727B1 (en) Fingerprint sensing devices and systems incorporating such
JP3858865B2 (en) Capacitance detection device
CN106933432A (en) Capacitive sense array is modulated
EP1041356A1 (en) Uneveness detecting sensor, fingerprint ID system and personal ID system
US7375714B2 (en) Active-matrix driving device, electrostatic capacitance detection device, and electronic equipment
JP3909712B2 (en) Capacitance detection device
JP2006112848A (en) Capacitance detection device and smart card
JP2005049194A (en) Capacitance detection device and electronic instrument
JP4517599B2 (en) Capacitance detection device
JP4539044B2 (en) Capacitance detection device
JP2005049195A (en) Input device, electronic instrument, and driving method of input device
JP2006153470A (en) Electrostatic capacity detector
JP2005077101A (en) Electrostatic capacity detector
JP2005077105A (en) Electrostatic capacitance detecting apparatus and its driving method
JP2006038546A (en) Capacitance detection device