JP2006108235A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006108235A
JP2006108235A JP2004290134A JP2004290134A JP2006108235A JP 2006108235 A JP2006108235 A JP 2006108235A JP 2004290134 A JP2004290134 A JP 2004290134A JP 2004290134 A JP2004290134 A JP 2004290134A JP 2006108235 A JP2006108235 A JP 2006108235A
Authority
JP
Japan
Prior art keywords
electrode layer
film
organic resin
layer
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004290134A
Other languages
English (en)
Inventor
Kazuo Akamatsu
和夫 赤松
Yasushi Higuchi
安史 樋口
Suketsugu Funato
祐嗣 舩戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004290134A priority Critical patent/JP2006108235A/ja
Publication of JP2006108235A publication Critical patent/JP2006108235A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 有機樹脂膜を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる半導体装置およびその製造方法を提供する。
【解決手段】 Ｃｕ電極層を以下のように形成する。素子を有する半導体基板上にＴＥＯＳ膜５３と、２ｎｄＡｌ膜５４と、Ｐ−ＳｉＮ膜５５とが形成された半導体基板を用意する。Ｐ−ＳｉＮ膜５５のうち、２ｎｄＡｌ膜５４の上方部分における開口部５５ａに厚いＣｕ電極層７２を形成する。このとき、Ｃｕ電極層７２の側面は逆テーパ形状である。その後、Ｃｕ電極層７２に対して、４５°のエッチングレートが早い、いわゆる不活性ガス逆スパッタを施す。これにより、Ｃｕ電極層２の側面上部２ａを順テーパ形状とする。その後、Ｃｕ電極層２上に有機樹脂膜７４を形成する。
【選択図】 図３

Description

本発明は、半導体装置およびその製造方法に関するものであって、特に、デバイス上に形成された厚いＣｕ電極を備える半導体装置およびその製造方法に関するものである。
従来、リレー等の大きな駆動電流（例えば１０アンペア以上）が要求される半導体デバイスや、ＬＤＭＯＳ等のパワーデバイスと、これらのデバイス上に形成された厚いＣｕ電極とを備える半導体装置（ＩＣチップ）がある。
この装置は、例えば、ＬＤＭＯＳ等を構成する素子（半導体基板内の不純物領域等）と、半導体基板の表面上に形成され、素子と電気的に接続された配線層と、半導体基板の最上部に形成され、配線層と電気的に接続された厚いＣｕ電極層と、Ｃｕ電極層を覆う有機樹脂膜と、Ｃｕ電極層と外部端子とを接続するボンディングワイヤと、これらを封止するモールド樹脂とを備えている。
ここで、Ｃｕ電極層は、実装に絡む（ワイヤーボンディング、半田接続等が施される）金属電極層であって、Ｃｕにより構成されている金属電極層のことである。Ｃｕは、その比抵抗が１．５〜２．０μｍΩｃｍと低いことから、電極の低ｏｎ抵抗化のために、その電極材料等としてＣｕが使われる。
このＣｕ電極層の厚さ（高さ）は、通常、１μｍ以下であるが、従来では、よりｏｎ抵抗を低下させるために、このＣｕ電極層の厚さを、例えば、３ｕｍ以上と厚くしているものもある。
次に、この半導体装置の製造方法（主に、厚さが３μｍ以上の厚いＣｕ電極層の形成方法）について説明する。図５、６にＣｕ電極層の形成工程を示す。
〔図５（ａ）に示す工程〕
まず、上記した素子および上記した配線層が形成された半導体基板を用意する。この半導体基板の最上部には、例えば、図に示すように、層間絶縁膜としてのＴＥＯＳ（Tetra Ethyl OrthoSilicate）膜５３、配線層としてのＡｌ配線５４と、素子用保護膜としてのＰ−ＳｉＮ膜（プラズマ窒化膜）５５とが順に成膜されている。そして、Ｐ−ＳｉＮ膜５５は、外部端子と電気的に接続するために、Ａｌ配線５４の上方に位置する部分に開口部５５ａが形成されている。
〔図５（ｂ）に示す工程〕
続いて、Ｐ−ＳｉＮ膜５５上および開口部５５ａ内に至って、バリア・シード層（Ｔｉなどのバリアメタル層およびＣｕシード層）６１を成膜する。このシード層は、後に、めっき法によりＣｕ電極層を形成するためのものである。
〔図５（ｃ）に示す工程〕
続いて、バリア・シード層６１上に、厚いポジホトレジスト７１を成膜する。このホトレジスト７１の膜厚は、例えば１０μｍである。そして、ホトリソグラフィにより、ホトレジスト７１のうち、Ａｌ配線５４の上方部分に、Ｃｕ電極層の形成時において型枠となる開口部７１ａを形成する。
〔図５（ｄ）に示す工程〕
続いて、電気めっき法により、ホトレジスト７１の開口部７１ａの内部に、Ｃｕを成膜する。このとき、成膜するＣｕの高さを、ホトレジスト７１の上面を超えない高さとする。これにより、例えば、３〜１０μｍの厚いＣｕ電極層７２が形成される。
〔図５（ｅ）に示す工程〕
続いて、ホトレジスト７１を剥離液により除去する。その後、ウェットエッチングにより、Ｃｕ電極層７２から露出しているバリア・シード層６１を除去する。これにより、Ｃｕ電極層７２の下方にのみバリア・シード層６１を残す。
〔図６（ａ）に示す工程〕
続いて、Ｃｕ電極層７２に対して、水素還元熱処理（以下では水素アニールと呼ぶ）を施す。これにより、製造工程中にＣｕ電極層７２の表面に形成された酸化膜７３を除去する。Ｃｕ電極層７２の表面に酸化膜７３が存在している場合、後述の有機樹脂膜７４との密着性が低下するためである。
〔図６（ｂ）に示す工程〕
続いて、Ｃｕ電極層７２の表面上およびＰ―ＳｉＮ膜５５上に、Ｃｕ電極層間の絶縁性を確保するため、ポリイミド等の有機樹脂材料を塗布する。これにより、Ｃｕ電極層７２の表面およびＰ―ＳｉＮ膜５５の上面を有機樹脂膜７４で覆う。この有機樹脂膜７４の膜厚７３ａは通常２〜３μｍである。
以上のようにして、厚いＣｕ電極層７２が半導体基板の最上部に形成される。その後、このＣｕ電極層７２に対して、外部端子とのワイヤーボンディングが施される。
しかしながら、従来では以下の問題が発生するおそれがあった。すなわち、図５（ｃ）に示す工程でのホトリソグラフィにおいて、レジスト７１の露光特性限界から、開口部７１ａにおけるレジスト７１の側面７１ｂが順テーパー形状になる。したがって、レジスト７１の開口部７１ａの内部に形成されたＣｕ電極層７２では、逆に、Ｃｕ電極層７２の側面７２ａが逆テーパー形状となる。ここで、順テーパ形状とは、下（基板表面側）に向かうにつれて幅が徐々に広がる形状を意味し、逆テーパ形状とは、下に向かうにつれて幅が徐々に狭まる形状を意味する。
このため、図６（ｂ）に示す工程で、有機樹脂材料を塗布したとき、電極上面コーナー部近傍における有機樹脂膜７４の膜厚７４ｂが、他の部位の膜厚７４ａに比べて、薄い（カバレッジ不良）という問題が生じる。このような問題が生じるのは、有機樹脂材料の粘性が低いため、有機樹脂材料を塗布したときに、有機樹脂材料の表面ができるだけ低くなろうとするからである。
この結果、この部分に生じる亀裂等により水分進入経路ができ、有機樹脂膜７４の剥離や電極間短絡といった不具合が発生してしまう。このような問題は、Ｃｕ電極層７２の膜厚（高さ）が大きいほど、顕著になる傾向である。
そこで、従来では、このような問題を解決する方法として、図７に示すように、例えば、有機樹脂膜８１の全体の膜厚８１ａを約５ｕｍ以上と厚くする方法が採用されていた。図７に、従来の対策方法を示す。この方法は、有機樹脂膜８１の全体の膜厚８１ａを厚くすることで、Ｃｕ電極上面コーナー部近傍における有機樹脂膜８１の膜厚８１ｂを厚くすることを図ったものである。
しかし、この方法では、有機樹脂材料の粘度の関係から、有機樹脂膜の厚膜化に限界があり、有機樹脂膜を一定以上の厚さにできない。このため、Ｃｕ電極層の厚さ（高さ）によっては、上記した問題を解決できない場合がある。
なお、有機樹脂材料の粘度を上げることで、有機樹脂膜の厚膜化を実現する方法も考えられる。しかし、この場合では、有機樹脂材料の粘度が高いことから、有機樹脂材料を塗布する工程において、微細パターンへの有機樹脂材料の埋め込みができず、空洞が生じるという問題が生じてしまうため、好ましくない。
本発明は、上記点に鑑み、有機樹脂膜全体を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、Ｃｕ電極層（２）の側面上部（２ａ）は、半導体基板の表面側に向かうにつれて、幅が大きくなる順テーパ形状となっていることを特徴としている。
このように、Ｃｕ電極層の側面上部（上面コーナ部）を順テーパ形状とすることで、Ｃｕ電極層を覆う有機樹脂膜のうちのＣｕ電極層上面コーナ部近傍での膜厚を、Ｃｕ電極層の側面が逆テーパ形状である場合と比較して、厚くすることができる。すなわち、本発明によれば、有機樹脂膜を特に厚膜化しなくても、Ｃｕ電極の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる。
なお、ここでいう順テーパ形状とは、Ｃｕ電極層の断面形状において、側面上部に、約４５°の直線状になっている部分が存在することをいい、側面上部がすべて直線状である場合だけでなく、その一部が丸みをおびている場合も含まれる。
する。
請求項２に記載の発明では、素子（６）および素子（６）と電気的に接続された配線層（５２、５４）が形成された半導体基板を用意する工程と、半導体基板上であって、配線層（５２、５４）よりも上側に、配線層（５２、５４）と電気的に接続され、厚さが３μｍ以上であって、かつ、上面と側面を有する形状のＣｕ電極層（２）を形成する工程と、Ｃｕ電極層（２）の側面の上部（２ａ）を、半導体基板の表面側に向かうにつれて幅が大きくなる順テーパ形状に加工する加工工程と、加工工程の後に、Ｃｕ電極層（２）の表面上に有機樹脂膜（７４、３）を形成する工程とを有することを特徴としている。
このように、Ｃｕ電極の側面上部（上面コーナ部）を順テーパ形状に加工することで、Ｃｕ電極層（２）の表面上に有機樹脂膜を形成したときに、Ｃｕ電極を覆う有機樹脂膜のうちのＣｕ電極上面コーナ部近傍での膜厚を、Ｃｕ電極の側面が逆テーパ形状である場合と比較して、厚くすることができる。
なわち、本発明によれば、有機樹脂膜を特に厚膜化しなくても、Ｃｕ電極の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる。なお、本発明により、請求項１に記載の半導体装置を製造することができる。
また、請求項３に示すように、例えば、加工工程では、Ｃｕ電極層（２）の側面の上部（２ａ）に対してイオン化された不活性ガスを用いたエッチングを施すことにより、Ｃｕ電極層（２）の側面の上部（２ａ）を、順テーパ形状に加工することができる。この請求項３に記載されているエッチングは、例えば、いわゆる不活性ガス逆スパッタもしくはスパッタエッチングと呼ばれるものである。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
（第１実施形態）
図１に、本発明の第１実施形態における半導体装置の断面図を示す。本実施形態では、素子としてのＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタを有する半導体装置を例として説明する。
図１に示す半導体装置は、パワーデバイス１と、パワーデバイス１上の厚いＣｕ電極層２と、Ｃｕ電極層２を覆う有機樹脂膜３と、ボンディング用ワイヤ４と、これらを封止するモールド樹脂５とを備えている。なお、図１では、Ｃｕ電極層２の形状を簡略化して示している。
ここで、パワーデバイス１とは、本明細書では、半導体基板に形成されている素子構造部６と、半導体基板上に形成された配線構造部７の両方を含む構造部を意味する。この素子構造部６が本発明の素子に相当する。
まず、素子構造部６について説明する。素子構造部６が形成されている半導体基板としては、ＳＯＩ基板が用いられており、Ｓｉ基板１１と、埋め込み酸化膜１２と、半導体層１３とから構成されている。半導体層１３はＮ＋型層１４、Ｎ−型層１５を有している。半導体層１３には、トレンチ酸化膜１６が形成されている。埋め込み酸化膜１２とトレンチ酸化膜１６とにより、ＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタという素子が分離されている。
ＬＤＭＯＳは、半導体層１３（Ｎ−型層１５）の表層にそれぞれ位置するＮ型ドレイン領域１７、Ｐ型チャネル領域１８、Ｎ＋型ソース領域１９とから構成されている。Ｎ型ドレイン領域１７の表層にはＮ＋型コンタクト層２０が形成されており、Ｐ型チャネル領域１８の表層にはＰ型コンタクト層２１が形成されている。また、Ｎ型ドレイン領域１７とＰ型チャネル領域１８は、いわゆるＬＯＣＯＳ酸化膜２２により、分離されている。また、Ｐ型チャネル領域１８上には、ゲート絶縁膜２３を介して、ゲート電極２４が配置されている。
ＣＭＯＳは、半導体層１３（Ｎ−型層１５）中のＮ型ウェル層３１と、Ｎ型ウェル層３１の表層のＰ型層３２と、Ｐ型層３２の表層のＮ＋型ソース領域３３およびＮ＋型ドレイン領域３４とから構成されている。また、Ｐ型層３２のうち、Ｎ＋型ソース領域３３とＮ＋型ドレイン領域３４の間の領域上には、ゲート絶縁膜３５を介して、ゲート電極３６が配置されている。
バイポーラトランジスタは、半導体層１３に形成され、Ｎ＋型層１４と接続されているＮ＋型コレクタ領域４１と、半導体層１３（Ｎ−型層１５）の表層のＰ型ベース領域４２と、Ｐ型ベース領域４２の表層のＮ＋型エミッタ層４３およびＰ＋型コンタクト層４４とから構成されている。
次に、配線構造部７は、半導体層１３上にそれぞれ順に形成されているＢＰＳＧ膜５１と、１ｓｔＡｌ膜５２と、ＴＥＯＳ膜５３と、２ｎｄＡｌ膜５４と、パッシベーション膜としてのＰ−ＳｉＮ膜５５とを有している。１ｓｔＡｌ膜５２、２ｎｄＡｌ膜５４は、ＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタ等の素子用の電源線やグラウンド線あるいは素子を電気的に接続する配線であり、本発明の配線層に相当する。
図２に、図１中の領域Ａの拡大図を示す。なお、図２では、図１中に示されているＣｕ電極層２上のＡｌ系膜６２とボンディング用ワイヤ４とを省略している。
Ｃｕ電極層２は、半導体チップの最上部に配置されている。具体的には、図１、２に示すように、Ｃｕ電極層２は、Ｐ−ＳｉＮ膜５５のうち、２ｎｄＡｌ膜５４の上方に形成された開口部５５ａ内に配置されている。Ｃｕ電極層２は、バリア・シード層（バリアメタル層およびシード層）６１を介して、２ｎｄＡｌ膜５４と電気的に接続されている。バリアメタル層は例えばＴｉで構成され、シード層はＣｕで構成されている。
Ｃｕ電極層２は、図２に示すように、上面と側面を有し、側面のうち、側面上部（上面コーナ部）２ａが順テーパ形状であり、側面下部２ｂが逆テーパ形状である。ここでいう側面上部２ａが順テーパ形状とは、図２に示すように、Ｃｕ電極層２の断面を見たときに、Ｃｕ電極層２の図中左右方向の幅が、下側に向かうにつれて、徐々に大きくなっている形状をいう。すなわち、側面上部２ａは、半導体基板表面に向けて末広がる形状となっている。
また、Ｃｕ電極層２の側面上部２ａは、図２に示すように、Ｃｕ電極層２の断面を見たときに、約４５°の直線状になっている（側面上部２ａは平面である）。なお、Ｃｕ電極層２の側面上部２ａがすべて直線でなく、その両端が丸みをおびている場合もある。
Ｃｕ電極層２は、厚さが、例えば、３〜１０μｍである。Ｃｕ電極層２の厚さを１０μｍ以上とすることもできる。
なお、Ｃｕ電極層２は、後述するようにＡｌ系膜６２を介してボンディング用ワイヤ４と直接接続されている部分２ｅと、直接接続されていない部分（例えば、図１中の中央のＣＭＯＳ上部分）２ｆとを有している。
有機樹脂膜３は、図１に示すように、Ｃｕ電極層２およびＣｕ電極層２から露出しているＰ−ＳｉＮ膜５５の表面上に至って、Ｃｕ電極層２を直接覆うように、配置されている。有機樹脂膜３は、少なくともＣｕ電極層２の上面コーナ部（側面上部）２ａおよび側面下部２ｂを覆っている。
有機樹脂膜３は、隣接するＣｕ電極層２の間の絶縁性を確保したり、Ｃｕ電極層２を保護したり、モールド樹脂５とＰ−ＳｉＮ膜５５との間の応力を緩和したりするためのものである。有機樹脂膜３としては、例えば、ポリイミド膜が用いられる。有機樹脂膜３のＰ−ＳｉＮ膜５５上での膜厚３ａは、例えば、２〜３μｍであり、Ｃｕ電極層２の側面上部２ａ上での膜厚３ｂは、例えば、１〜２μｍである。
そして、図１、２に示すように、有機樹脂膜３のうち、一部のＣｕ電極層２の上方に位置する部分が開口されている。その開口部３ｃ内には、図１に示すように、Ａｌ膜やＡｌ合金膜等のＡｌ系膜６２が配置されている。Ａｌ系膜６２は、Ｃｕ電極層２と電気的に接続されている。
ボンディング用ワイヤ４は、図１に示すように、Ａｌ系膜６２と図示しない外部端子とを電気的に接続しており、Ａｕで構成されている。モールド樹脂５は、図１に示すように、有機樹脂膜３の上面および有機樹脂膜３の開口部３ｃ内に配置されている。
次に、このような構成の半導体装置の製造方法について説明する。図３（ａ）、（ｂ）に本実施形態における半導体装置の製造工程の一部を示す。本実施形態の製造方法は、上記した従来の図５（ａ）〜（ｅ）、図６（ａ）、（ｂ）に示す工程に対して、図６（ａ）に示す工程を、図３（ａ）に示す工程に変更したものである。
すなわち、図５（ａ）に示す工程で、上記した素子構造部６と、上記した配線構造部７が形成された半導体基板を用意する。この半導体基板はウエハ状態である。具体的には、この半導体基板の最上部には、図に示すように、配線構造部７中のＴＥＯＳ膜５３と、配線層としての２ｎｄＡｌ膜５４と、Ｐ−ＳｉＮ膜５５とが形成されている。Ｐ−ＳｉＮ膜５５には、２ｎｄＡｌ膜５４の上方部分に開口部５５ａが形成されている。
続いて、図５（ｂ）、（ｃ）、（ｄ）、（ｅ）に示す工程で、半導体基板上であって、配線構造部７の上側に、厚いＣｕ電極層７２を形成する。Ｃｕ電極層７２の厚さは例えば、３〜１０μｍとする。このＣｕ電極層７２は、Ｐ−ＳｉＮ膜５５の開口部５５ａに形成されており、バリア・シード層６１を介して、２ｎｄＡｌ膜５４と電気的に接続されている。また、この段階では、Ｃｕ電極層７２の側面は、上記した従来技術と同様に、逆テーパ形状となっている。そして、図３（ａ）、（ｂ）に示す工程を順に行う。
〔図３（ａ）に示す工程〕
この工程では、Ｃｕ電極層７２の側面上部を、半導体基板の表面（図中下方向）に向かうにつれて、幅が大きくなる順テーパ形状に加工する。具体的には、Ｃｕ電極層７２に対して、いわゆる不活性ガス逆スパッタ（もしくはスパッタエッチング）を行う。
ここで、図４にいわゆる逆スパッタの原理を示す。いわゆる逆スパッタとは、通常のスパッタリング法におけるターゲット側の電極９１と基板９２側の電極９３とに印加する電圧の大きさを逆にして、スパッタリングを行うことをいう。これにより、高電圧印加でイオン化された不活性ガスを、ターゲットに衝突させるのではなく、直接、基板９２に衝突させる。
不活性ガスとしては、例えば、Ａｒ（アルゴン）ガスを用いることができる。また、他の条件は、例えば、温度；２００〜３００℃、Ａｒガス圧；７ｓｃｃｍ、Ｐｏｗｅｒ；０．５〜１．５ｋｗとする。
このような高電圧化でイオン化されたＡｒガスによるエッチングでは、４５°方向のエッチングレートが早いという性質がある（４５°方向の指向性がある）。したがって、Ｃｕ電極層７２に対して、いわゆる逆スパッタを行うことにより、Ｃｕ電極層７２の上端部を選択的にエッチングすることができる。
これにより、側面下部２ｂは逆テーパ形状であるが、側面上部２ａが順テーパ形状であるＣｕ電極層２が形成される。また、Ｃｕ電極層の表面全域も、側面上部ほどではないが、エッチングされるので、Ｃｕ電極層の表面上の酸化膜７３が除去される。
〔図３（ｂ）に示す工程〕
この工程では、図６（ｂ）に示す工程と同様に、有機樹脂材料をＣｕ電極層２の表面上からＣｕ電極層２から露出しているＰ−ＳｉＮ膜５３上に至って塗布する。有機樹脂材料としては、ポリイミドの原料を用いる。これにより、有機樹脂膜７４を形成する。このとき、有機樹脂膜７４の膜厚７４ａを従来と同様に、２〜３μｍとする。これにより、Ｃｕ電極層２の側面上部２ａ上での膜厚３ｂが、例えば、１〜２μｍ程度となる。なお、この有機樹脂膜７４は、この段階では、ポリイミドではなく、後述するキュア処理により、ポリイミド膜３となる。
その後、図示しないが、有機樹脂膜７４の表面上にホトレジストを成膜し、ホトリソグラフィおよびエッチングにより、有機樹脂膜７４をパターニングする。これにより、図１に示すように、有機樹脂膜７４（３）のうち、Ｃｕ電極層２の上方に開口部３ｃを形成する。
続いて、図１に示すように、その開口部３ｃにボンディングパッドとしてのＡｌ系膜６２を形成する。続いて、有機樹脂膜７４に対して３５０℃程度のキュア処理を施す。これにより、有機樹脂膜７４がイミド化して、ポリイミド膜３が形成される。
その後、ダイシング工程、Ａｕによるワイヤーボンディング工程、モールド樹脂による封止工程を経ることで、図１に示す半導体装置が製造される。
次に、本実施形態の特徴を説明する。
（１）本実施形態では、図３（ａ）に示す工程において、Ｃｕ電極層７２に対していわゆる逆スパッタを施している。いわゆる逆スパッタは、４５°のエッチングレートが早いという指向性がある。本実施形態では、この指向性を活かして、Ｃｕ電極層の上端部の面取りを行っている。この結果、Ｃｕ電極層２の側面上部２ａは、順テーパ形状となる。
これにより、図３（ｂ）に示す工程において、Ｃｕ電極層２上に有機樹脂膜７４を形成したときに、Ｃｕ電極層２を覆う有機樹脂膜７４、３のうちのＣｕ電極層２の上面コーナ部（側面上部）２ａ近傍での膜厚７４ｂ、３ｂを、上記背景技術で説明したＣｕ電極の側面全体が逆テーパ形状である場合と比較して、厚くすることができる。すなわち、本実施形態によれば、有機樹脂膜７４、３を特に厚膜化しなくても、Ｃｕ電極層２の上面コーナ部における有機樹脂膜７４、３のカバレッジを良好とすることができる。
（２）上記した背景技術の欄で説明したように、従来では、図６（ａ）に示す水素アニール工程を施すことで、酸化膜７３を除去していた。したがって、単に、Ｃｕ電極層の上端部の面取りを施した後、水素アニールを施す方法も考えられる。
これに対して、本実施形態では、図３（ａ）に示す工程において、いわゆる逆スパッタにより、Ｃｕ電極層７２の表面上にある酸化膜７３を除去することもできる。したがって、本実施形態によれば、図３（ａ）に示す工程で、Ｃｕ電極層２の上面コーナ部２ａの面取りと、Ｃｕ電極層表面の酸化膜７３の除去とを同時に行うことができる。
これにより、場合をＣｕ電極層２の面取りとは、別に、Ｃｕ電極層表面の酸化膜７３を除去する工程を施す場合と比較して、製造工程数を減少させることができる。この結果、工程コストを低くすることができる。
（他の実施形態）
第１実施形態では、ＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタを有する半導体装置を例として説明したが、これに限らず、他の大きな駆動電流（例えば１０アンペア以上）が要求される半導体デバイスや、他のパワーデバイスを備える半導体装置においても、本発明を適用することができる。
また、第１実施形態では、素子として、ＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタ等の半導体基板中に形成された素子を用いる場合を例として説明したが、素子は半導体基板中に形成されたものに限らず、素子として、受動素子等の半導体基板表面上に形成された素子を用いることもできる。
本発明の第１実施形態における半導体装置の断面図である。 図１中の領域Ａの拡大図である。 第１実施形態における半導体装置の製造工程の一部を示す断面図である。 図３（ａ）の製造工程で実行するエッチングの原理を説明するための図である。 従来および第１実施形態で実行する半導体装置の製造工程の一部を示す断面図である。 従来における図５に続く半導体装置の製造工程を示す断面図である。 従来における課題の対策方法を説明するための断面図である。
符号の説明
１…パワーデバイス、２、７２…Ｃｕ電極層、
２ａ…側面上部（上面コーナ部）、２ｂ…側面底部、
３、７４、８１…有機樹脂膜、４…ボンディング用ワイヤ、５…モールド樹脂、
６…素子構造部、７…配線構造部、
５３…ＴＥＯＳ膜、５４…２ｎｄＡｌ膜、５５…Ｐ−ＳｉＮ膜、
６１…バリア・シード層、７３…酸化膜。

Claims (3)

  1. 半導体基板に形成された素子（６）と、
    前記半導体基板の主表面上に形成され、前記素子（６）と電気的に接続された配線層（５２、５４）と、
    前記配線層（５２、５４）よりも上側に形成され、前記配線層（５２、５４）と電気的に接続された厚さが３μｍ以上であるＣｕ電極層（２）と、
    前記Ｃｕ電極層（２）を覆う有機樹脂膜（３）とを有する半導体装置において、
    前記Ｃｕ電極層（２）の側面上部（２ａ）は、前記半導体基板の表面側に向かうにつれて、幅が大きくなる順テーパ形状となっていることを特徴とする半導体装置。
  2. 素子（６）および前記素子（６）と電気的に接続された配線層（５２、５４）が形成された半導体基板を用意する工程と、
    前記半導体基板上であって、前記配線層（５２、５４）よりも上側に、前記配線層（５２、５４）と電気的に接続され、厚さが３μｍ以上であって、かつ、上面と側面を有する形状のＣｕ電極層（２）を形成する工程と、
    前記Ｃｕ電極層（２）の前記側面の上部（２ａ）を、前記半導体基板の表面側に向かうにつれて幅が大きくなる順テーパ形状に加工する加工工程と、
    前記加工工程の後に、前記Ｃｕ電極層（２）の表面上に有機樹脂膜（７４、３）を形成する工程とを有することを特徴とする半導体装置の製造方法。
  3. 前記加工工程では、前記Ｃｕ電極層（２）の側面の上部（２ａ）に対してイオン化された不活性ガスを用いたエッチングを施すことにより、前記Ｃｕ電極層（２）の側面の上部（２ａ）を、前記順テーパ形状に加工することを特徴とする請求項２に記載の半導体装置の製造方法。
JP2004290134A 2004-10-01 2004-10-01 半導体装置およびその製造方法 Pending JP2006108235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004290134A JP2006108235A (ja) 2004-10-01 2004-10-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004290134A JP2006108235A (ja) 2004-10-01 2004-10-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006108235A true JP2006108235A (ja) 2006-04-20

Family

ID=36377627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004290134A Pending JP2006108235A (ja) 2004-10-01 2004-10-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006108235A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068836A (ja) * 2019-10-25 2021-04-30 エイブリック株式会社 半導体装置およびその製造方法
US20210193575A1 (en) * 2017-09-11 2021-06-24 United Microelectronics Corp. Manufacturing method of connection structure of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210193575A1 (en) * 2017-09-11 2021-06-24 United Microelectronics Corp. Manufacturing method of connection structure of semiconductor device
US11916018B2 (en) * 2017-09-11 2024-02-27 United Microelectronics Corp. Manufacturing method of connection structure of semiconductor device
JP2021068836A (ja) * 2019-10-25 2021-04-30 エイブリック株式会社 半導体装置およびその製造方法
JP7361566B2 (ja) 2019-10-25 2023-10-16 エイブリック株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100419813B1 (ko) 반도체 장치 및 그 제조 방법
JP4815905B2 (ja) 半導体装置およびその製造方法
US9576921B2 (en) Semiconductor device and manufacturing method for the same
JP5009976B2 (ja) 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ
US7800239B2 (en) Thick metal interconnect with metal pad caps at selective sites and process for making the same
US8907407B2 (en) Semiconductor device covered by front electrode layer and back electrode layer
WO2011125928A1 (ja) 半導体装置およびその製造方法
JP2007042817A (ja) 絶縁ゲート型半導体装置およびその製造方法
US8610274B2 (en) Die structure, die arrangement and method of processing a die
JP2008258499A (ja) 電極構造及び半導体装置
JP2007043072A (ja) 半導体装置
CN110383488B (zh) 半导体装置
JP2010092895A (ja) 半導体装置及びその製造方法
JP2017069381A (ja) 半導体装置および半導体装置の製造方法
JP2007043071A (ja) 半導体装置
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
JP3961335B2 (ja) 半導体集積回路装置
CN100456466C (zh) 半导体装置
KR20090065824A (ko) 필링 방지를 위한 본딩패드 및 그 형성 방법
JP2020174165A (ja) 半導体装置の製造方法
CN100502000C (zh) 半导体装置
JP4305354B2 (ja) 半導体装置およびその製造方法
JP2006108235A (ja) 半導体装置およびその製造方法
JP4293103B2 (ja) 半導体装置の製造方法
JP5477599B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804