JP2006105738A - Device and method for inspecting semiconductor integrated circuit and program - Google Patents
Device and method for inspecting semiconductor integrated circuit and program Download PDFInfo
- Publication number
- JP2006105738A JP2006105738A JP2004291813A JP2004291813A JP2006105738A JP 2006105738 A JP2006105738 A JP 2006105738A JP 2004291813 A JP2004291813 A JP 2004291813A JP 2004291813 A JP2004291813 A JP 2004291813A JP 2006105738 A JP2006105738 A JP 2006105738A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- resistors
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体集積回路検査装置、半導体集積回路検査方法、及びプログラムに関し、特に、論理回路を含む半導体集積回路の機能検査を行う半導体集積回路検査装置、該半導体集積回路検査装置に適用される半導体集積回路検査方法、及び該半導体集積回路検査方法をコンピュータに実行させるためのプログラムに関する。 The present invention relates to a semiconductor integrated circuit inspection apparatus, a semiconductor integrated circuit inspection method, and a program, and more particularly to a semiconductor integrated circuit inspection apparatus that performs a function inspection of a semiconductor integrated circuit including a logic circuit, and the semiconductor integrated circuit inspection apparatus. The present invention relates to a semiconductor integrated circuit inspection method and a program for causing a computer to execute the semiconductor integrated circuit inspection method.
従来、論理回路を含む半導体集積回路の機能検査では、該半導体集積回路の機能を検査するための所定のテストパターンを半導体集積回路に入力し、該半導体集積回路から出力された出力パターンを出力パターン期待値と比較することによって、良品/不良品の判定を行う方法が用いられている(例えば、非特許文献1参照)。この所定のテストパターンは、該テストパターンを半導体集積回路に入力したときに該半導体集積回路から出力されるべき出力パターンの期待値が、論理シミュレーション等によって予め判明しているようなテストパターンである。 Conventionally, in a function test of a semiconductor integrated circuit including a logic circuit, a predetermined test pattern for testing the function of the semiconductor integrated circuit is input to the semiconductor integrated circuit, and an output pattern output from the semiconductor integrated circuit is output as an output pattern. A method of determining a non-defective product / defective product by comparing with an expected value is used (for example, see Non-Patent Document 1). The predetermined test pattern is a test pattern in which an expected value of an output pattern to be output from the semiconductor integrated circuit when the test pattern is input to the semiconductor integrated circuit is previously known by logic simulation or the like. .
ところで、こうした出力パターンの期待値が判明しているテストパターンによる検査方法では、測定対象となる半導体集積回路の規模が増大するにつれて、全ての論理状態をシミュレーションしたテストパターンを作成することが困難となり、テストパターンでの未検出領域が存在することになってしまう。その結果、半導体集積回路を構成部品の1つとする機械装置等において、上記の未検出領域で該機械装置が使用されたときに、正常動作しないという不具合が発生する虞があった。 By the way, in the inspection method using the test pattern in which the expected value of the output pattern is known, it becomes difficult to create a test pattern that simulates all the logic states as the scale of the semiconductor integrated circuit to be measured increases. Thus, an undetected area in the test pattern exists. As a result, there is a possibility that a malfunction that does not operate normally when the mechanical apparatus is used in the above-described undetected region in a mechanical apparatus or the like having a semiconductor integrated circuit as one of the components.
そうした不具合が発生した場合、機械装置の不良現象に基づき論理シミュレーション及び故障シミュレーションを行い、その不良現象を検出可能なテストパターンを作成し、そのテストパターンを当初のテストパターンに追加する方法がとられていた。
しかしながら、上記のように、論理シミュレーション及び故障シミュレーションを行い、不良現象を検出可能なテストパターンを作成し、そのテストパターンを当初のテストパターンに追加する従来の方法では、機械装置内での使用において半導体集積回路の論理状態を確認することが困難な場合も多く、またシミュレーションによる方法は膨大な量のデータを処理しなければならず、もっと簡易な方法が求められていた。 However, as described above, the conventional method of performing a logic simulation and a failure simulation, creating a test pattern capable of detecting a defect phenomenon, and adding the test pattern to the original test pattern is used in a machine device. In many cases, it is difficult to confirm the logic state of a semiconductor integrated circuit, and a simulation method has to process a huge amount of data, and a simpler method has been demanded.
本発明はこのような問題点に鑑みてなされたものであって、論理シミュレーション及び故障シミュレーションを行わず、半導体集積回路の良品/不良品の判定を簡易に行うことを可能にした半導体集積回路検査装置、半導体集積回路検査方法、及びプログラムを提供することを目的とする。 The present invention has been made in view of such problems, and does not perform logic simulation or failure simulation, and makes it possible to easily determine whether a semiconductor integrated circuit is non-defective or defective. An object is to provide an apparatus, a semiconductor integrated circuit inspection method, and a program.
上記目的を達成するために、請求項1記載の発明によれば、所定の抵抗値を持った複数の抵抗器と、前記複数の抵抗器の各一端に所定の電圧を印加する電圧印加手段と、前記複数の抵抗器の各他端と、半導体集積回路の複数の出力端子のそれぞれとを選択的に接続または遮断する接続遮断手段と、前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力手段と、前記入力手段による所定の動作パターン信号の入力によって、前記接続遮断手段によって接続された各抵抗器にそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定手段と、前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段とを有することを特徴とする半導体集積回路検査装置が提供される。 In order to achieve the above object, according to the first aspect of the present invention, a plurality of resistors having a predetermined resistance value, and a voltage applying means for applying a predetermined voltage to each one end of the plurality of resistors, Connection disconnecting means for selectively connecting or disconnecting each other end of the plurality of resistors and each of a plurality of output terminals of the semiconductor integrated circuit, and a plurality of input terminals of the semiconductor integrated circuit including the semiconductor integrated circuit Input means for inputting a predetermined operation pattern signal including a plurality of operation blocks for inspecting the function of the circuit, and each resistor connected by the connection cut-off means by the input of the predetermined operation pattern signal by the input means Measuring means for measuring the total amount of current flowing in each of the operation blocks of the predetermined operation pattern signal, and the total amount of current for each operation block measured by the measurement means A non-defective sample having the same function as that of the semiconductor integrated circuit, which has been confirmed in advance to operate normally upon input of the predetermined operation pattern signal, was measured by the measuring means instead of the semiconductor integrated circuit. There is provided a semiconductor integrated circuit inspection apparatus having comparison means for comparing with a normal value of a sum of current amounts for each operation block.
また、請求項4記載の発明によれば、所定の抵抗値を持った複数の抵抗器と、前記複数の抵抗器の各一端に所定の電圧を印加する電圧印加手段と、極性を揃えて並列に接続された複数のダイオードを備え、該複数のダイオードの各一方側が前記複数の抵抗器の各他端にそれぞれ接続されるとともに、各他方側が論理回路を含む半導体集積回路の複数の出力端子にそれぞれ接続されるダイオードユニットと、前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力手段と、前記入力手段による所定の動作パターン信号の入力によって、前記複数の抵抗器のいずれかにそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定手段と、前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段とを有することを特徴とする半導体集積回路検査装置が提供される。 According to the fourth aspect of the present invention, a plurality of resistors having a predetermined resistance value, a voltage applying means for applying a predetermined voltage to each end of the plurality of resistors, and a polarity aligned in parallel A plurality of diodes connected to each other, and one side of each of the plurality of diodes is connected to each other end of the plurality of resistors, respectively, and the other side is connected to a plurality of output terminals of a semiconductor integrated circuit including a logic circuit. A diode unit connected thereto; input means for inputting a predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit to a plurality of input terminals of the semiconductor integrated circuit; and the input The total amount of current flowing through each of the plurality of resistors by the input of the predetermined operation pattern signal by the means for each operation block of the predetermined operation pattern signal The same function as that of the semiconductor integrated circuit that has been confirmed in advance to operate normally with the input of the predetermined operation pattern signal, the measuring means for measuring, and the total amount of current for each operation block measured by the measuring means A semiconductor integrated circuit test, comprising: a non-defective sample having a comparison with a normal value of a sum of current amounts for each operation block measured by the measuring means instead of the semiconductor integrated circuit An apparatus is provided.
また、請求項9記載の発明によれば、各一方端が半導体集積回路の複数の出力端子にそれぞれ接続されることが可能な所定の抵抗値を持った複数の抵抗器と、前記複数の抵抗器の各他方端に所定の電圧を印加する電圧印加手段と、前記電圧印加手段が出力する前記所定の電圧を監視し、該所定の電圧が一定になるように前記電圧印加手段を制御する制御手段と、前記半導体集積回路の少なくとも複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックから構成される所定の動作パターン信号を入力する入力手段と、前記入力手段による所定の動作パターン信号の入力によって、前記複数の抵抗器のいずれかにそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する、前記電圧印加手段内に含まれる測定手段と、前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段とを有することを特徴とする半導体集積回路検査装置が提供される。 According to the ninth aspect of the present invention, a plurality of resistors having predetermined resistance values each having one end connected to a plurality of output terminals of the semiconductor integrated circuit, and the plurality of resistors A voltage applying means for applying a predetermined voltage to each other end of the device, and a control for monitoring the predetermined voltage output from the voltage applying means and controlling the voltage applying means so that the predetermined voltage is constant. Means for inputting a predetermined operation pattern signal composed of a plurality of operation blocks for testing the function of the semiconductor integrated circuit to at least a plurality of input terminals of the semiconductor integrated circuit, and by the input means The voltage sign that measures the total amount of current flowing through each of the plurality of resistors by inputting a predetermined operation pattern signal for each operation block of the predetermined operation pattern signal. The semiconductor integrated circuit that has been confirmed in advance to operate normally with the input of the predetermined operation pattern signal, the measuring means included in the means, and the sum of the current amounts for each operation block measured by the measuring means And a comparison means for comparing a non-defective sample having the same function with a normal value of the sum of current amounts for each operation block measured by the measurement means instead of the semiconductor integrated circuit. An integrated circuit inspection apparatus is provided.
また、請求項12記載の発明によれば、所定の抵抗値を持った複数の抵抗器と、前記複数の抵抗器の各一端に所定の電圧を印加する電圧印加手段とを備えた半導体集積回路検査装置に適用される半導体集積回路検査方法において、前記複数の抵抗器の各他端と、半導体集積回路の複数の出力端子のそれぞれとを選択的に接続または遮断する接続遮断ステップと、前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力ステップと、前記入力ステップによって所定の動作パターン信号が入力されることによって、前記接続遮断ステップによって接続された各抵抗器にそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定ステップと、前記測定ステップによって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定ステップによって測定された動作ブロックごとの電流量の総和の正常値と比較する比較ステップとを有することを特徴とする半導体集積回路検査方法が提供される。 According to a twelfth aspect of the present invention, a semiconductor integrated circuit comprising a plurality of resistors having a predetermined resistance value and a voltage applying means for applying a predetermined voltage to each end of the plurality of resistors. In a semiconductor integrated circuit inspection method applied to an inspection apparatus, a connection disconnecting step of selectively connecting or disconnecting each other end of each of the plurality of resistors and each of a plurality of output terminals of the semiconductor integrated circuit, and the semiconductor An input step of inputting a predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit to a plurality of input terminals of the integrated circuit, and the predetermined operation pattern signal is input by the input step The total amount of current flowing through each resistor connected by the connection disconnection step is determined for each operation block of the predetermined operation pattern signal. The same function as the semiconductor integrated circuit that has been confirmed in advance to operate normally with the input of the predetermined operation pattern signal, the measurement step for measuring, and the sum of the current amount for each operation block measured in the measurement step A semiconductor integrated circuit test comprising: comparing a non-defective sample having a current value with a normal value of a sum of current amounts for each operation block measured in the measurement step instead of the semiconductor integrated circuit A method is provided.
さらに、上記半導体集積回路検査方法をコンピュータに実行させるためのプログラムが提供される。 Furthermore, a program for causing a computer to execute the semiconductor integrated circuit inspection method is provided.
本発明によれば、所定の抵抗値を持った複数の抵抗器と、該複数の抵抗器の各一端に所定の電圧を印加する電圧印加手段とを備えた半導体集積回路検査装置において、前記複数の抵抗器の各他端と、半導体集積回路の複数の出力端子のそれぞれとを選択的に接続または遮断する。また、前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する。この所定の動作パターン信号が入力されることによって、前記半導体集積回路と前記電圧印加手段との間にそれぞれ接続された各抵抗器にそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定し、この測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定された動作ブロックごとの電流量の総和の正常値と比較する。 According to the present invention, in the semiconductor integrated circuit inspection apparatus comprising a plurality of resistors having a predetermined resistance value, and a voltage applying means for applying a predetermined voltage to each end of the plurality of resistors, Each other end of the resistor is selectively connected to or disconnected from each of the plurality of output terminals of the semiconductor integrated circuit. A predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit is input to the plurality of input terminals of the semiconductor integrated circuit. When the predetermined operation pattern signal is input, the total amount of current flowing through each resistor connected between the semiconductor integrated circuit and the voltage application unit is determined as the operation of the predetermined operation pattern signal. Measured for each block, and the total of the measured current amount for each operation block has the same function as the semiconductor integrated circuit that has been confirmed in advance to operate normally by inputting the predetermined operation pattern signal. The good product sample is compared with the normal value of the total sum of the current amount for each of the measured operation blocks in place of the semiconductor integrated circuit.
これによって、論理シミュレーション及び故障シミュレーションを行わず、半導体集積回路の良品/不良品の判定を簡易に行うことができる。 As a result, it is possible to easily determine whether the semiconductor integrated circuit is non-defective / defective without performing logic simulation and failure simulation.
また、本発明によれば、所定の抵抗値を持った複数の抵抗器と、前記複数の抵抗器の各一端に所定の電圧を印加する電圧印加手段と、極性を揃えて並列に接続された複数のダイオードを備え、該複数のダイオードの各一方側が前記複数の抵抗器の各他端にそれぞれ接続されるとともに、各他方側が論理回路を含む半導体集積回路の複数の出力端子にそれぞれ接続されるダイオードユニットと、前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力手段と、前記入力手段による所定の動作パターン信号の入力によって、前記複数の抵抗器のいずれかにそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定手段と、前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段とを有する。 Further, according to the present invention, a plurality of resistors having a predetermined resistance value, a voltage applying means for applying a predetermined voltage to each one end of the plurality of resistors, and a polarity are connected in parallel. Each of the plurality of diodes is connected to each other end of the plurality of resistors, and each other side is connected to a plurality of output terminals of a semiconductor integrated circuit including a logic circuit. A diode unit; input means for inputting a predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit to a plurality of input terminals of the semiconductor integrated circuit; and a predetermined input by the input means A measurement that measures the total amount of current flowing in each of the plurality of resistors for each operation block of the predetermined operation pattern signal by inputting the operation pattern signal. And the sum of the current amounts for each operation block measured by the measurement unit has the same function as the semiconductor integrated circuit that has been confirmed in advance to operate normally by inputting the predetermined operation pattern signal. Comparing means for comparing a non-defective sample with a normal value of the sum of current amounts for each operation block measured by the measuring means instead of the semiconductor integrated circuit.
これによって、半導体集積回路の端子からの漏れ電流を防止でき、測定手段によって本来測定されるべき電流が測定手段で正確に測定され、半導体集積回路の良品/不良品の正確な判定が可能となる。 As a result, leakage current from the terminals of the semiconductor integrated circuit can be prevented, the current that should be measured by the measuring means is accurately measured by the measuring means, and a good / defective product of the semiconductor integrated circuit can be accurately determined. .
また、半導体集積回路の出力端子電圧のバラツキの影響を受けずに、測定手段で正確な測定が可能となり、半導体集積回路の良品/不良品の正確な判定ができる。 In addition, the measurement means can perform accurate measurement without being affected by variations in the output terminal voltage of the semiconductor integrated circuit, and it is possible to accurately determine whether the semiconductor integrated circuit is good or defective.
また、複数の抵抗器に流れる電流量を、電圧印加手段の内部抵抗に拘わらず適切な電流値にすることができる。 Further, the amount of current flowing through the plurality of resistors can be set to an appropriate current value regardless of the internal resistance of the voltage applying means.
さらに、本発明によれば、各一方端が半導体集積回路の複数の出力端子にそれぞれ接続されることが可能な所定の抵抗値を持った複数の抵抗器と、前記複数の抵抗器の各他方端に所定の電圧を印加する電圧印加手段と、前記電圧印加手段が出力する前記所定の電圧を監視し、該所定の電圧が一定になるように前記電圧印加手段を制御する制御手段と、前記半導体集積回路の少なくとも複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックから構成される所定の動作パターン信号を入力する入力手段と、前記入力手段による所定の動作パターン信号の入力によって、前記複数の抵抗器のいずれかにそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する、前記電圧印加手段内に含まれる測定手段と、前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段とを有する。 Furthermore, according to the present invention, a plurality of resistors having predetermined resistance values each having one end connected to a plurality of output terminals of the semiconductor integrated circuit, respectively, and the other of the plurality of resistors Voltage applying means for applying a predetermined voltage to an end, control means for monitoring the predetermined voltage output from the voltage applying means, and controlling the voltage applying means so that the predetermined voltage is constant; and Input means for inputting a predetermined operation pattern signal composed of a plurality of operation blocks for testing the function of the semiconductor integrated circuit to at least a plurality of input terminals of the semiconductor integrated circuit, and a predetermined operation pattern by the input means In the voltage applying unit, the total amount of current flowing through each of the plurality of resistors is measured for each operation block of the predetermined operation pattern signal by inputting a signal. The same function as that of the semiconductor integrated circuit that has been confirmed in advance to operate normally with the input of the predetermined operation pattern signal, and the total of the current amount for each operation block measured by the measurement unit. In place of the semiconductor integrated circuit, a non-defective product sample having a comparison value is compared with a normal value of the sum of the current amounts for each operation block measured by the measurement unit.
これにより、測定手段に内部抵抗があり、かつ測定手段を流れる電流量が多くとも、電圧印加手段が出力する所定の電圧が一定に保持され、測定手段における測定精度を落とさずに測定手段が電流測定を行うことができる。 As a result, even if the measuring means has an internal resistance and the amount of current flowing through the measuring means is large, the predetermined voltage output by the voltage applying means is kept constant, and the measuring means does not decrease the measurement accuracy in the measuring means. Measurements can be made.
以下、本発明を実施するための最良の形態について、図面を参照して説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
〔第1の実施の形態〕
図1は、本発明の第1の実施の形態に係る半導体集積回路検査装置の構成を示すブロック図である。
[First Embodiment]
FIG. 1 is a block diagram showing a configuration of a semiconductor integrated circuit inspection apparatus according to the first embodiment of the present invention.
図中1は、検査対象となる論理回路を含む半導体集積回路(DUT)であり、該DUT1の出力端子(OUT)及び入出力端子(I/O)の全てが、スイッチユニット2及び抵抗ユニット3を介して電圧印加回路5に接続される。スイッチユニット2は、並列に接続されたリレーなどで構成される複数のスイッチを含み、抵抗ユニット3は、並列に接続された同じ抵抗値の複数の抵抗器を含む。抵抗ユニット3を構成する複数の抵抗器のうち各一端は、短絡して電圧印加回路5に接続され、各他端は、スイッチユニット2を構成する複数のスイッチの各一端にそれぞれ接続される。スイッチユニット2を構成する複数のスイッチの各他端は、DUT1の出力端子及び入出力端子にそれぞれ接続される。スイッチユニット2にはスイッチコントロール信号発生器9が接続され、スイッチユニット2を構成する各スイッチは、スイッチコントロール信号発生器9から発生されるコントロール信号に応じてON/OFFされる。
In the figure,
電圧印加回路5は、マイナス端が接地された直流電源7と、該直流電源7のプラス端と抵抗ユニット3との間に設けられた電流測定回路4とからなり、電圧印加回路5は、DUT1の電源電圧VDD端子の電位と同電位を出力する。
The
6は動作パターン発生器であり、DUT1を構成部品の1つとする機械装置での使用に基づいて決まる、DUT1の機能を検査するための所定の動作パターン(論理信号0,1)を発生し、DUT1の入力端子(IN)及び入力状態の入出力端子(I/O)に出力する。この結果、所定の動作パターンの動作ステップ(動作ブロック)毎の静止状態(過渡状態から安定状態に遷移した後の状態)において、DUT1の各出力端子(OUT)から出力論理信号(0,1)が出力され、この状態で、スイッチユニット2を介して出力端子(OUT)及び入出力端子(I/O)にそれぞれ接続された抵抗ユニット3の各抵抗器に流れる電流の総和を、電流測定回路4が測定する。なお、電流測定回路4を含む電圧印加回路5、動作パターン発生器6、及びスイッチコントロール信号発生器9はLSIテスタ8で構成され、LSIテスタ8は、後述の測定結果の保存や比較等の情報処理機能を備えている。
6 is an operation pattern generator, which generates a predetermined operation pattern (logic signals 0, 1) for testing the function of the
一方、上記の所定の動作パターンの入力で正常に動作することが確認されている、DUT1と同一機能の半導体集積回路(以下「良品サンプル」という)をDUT1に代わって用いて、図1に示す構成において所定の動作パターンの動作ステップ毎に抵抗ユニット3の各抵抗器にそれぞれ流れる電流の総和を電流測定回路4によって予め測定しておき、この測定結果をLSIテスタ8に保存しておく。そしてLSIテスタ8が、この良品サンプルを用いて予め得られた測定結果と、DUT1によって得られた測定結果とを動作ステップ毎に比較する。
On the other hand, a semiconductor integrated circuit having the same function as DUT 1 (hereinafter referred to as “non-defective sample”), which has been confirmed to operate normally when the predetermined operation pattern is input, is used in place of
なお、DUT1や良品サンプルに入力される所定の動作パターンは、論理シミュレーションにより出力期待値が予め求められているものである必要はない。また、電流測定回路4は、電圧印加回路5から出力される電圧値と、抵抗ユニット3を構成する1つの抵抗器の値とで計算される、該1つの抵抗器を流れる電流値の測定分解能を有するとともに、該1つの抵抗器を流れる電流値に、抵抗ユニット3を構成する全抵抗器の数を乗算して得られる電流値をカバーできる測定レンジを有する。
Note that the predetermined operation pattern input to the
図2は、第1の実施の形態におけるLSIテスタ8において実行されるDUT1に対する検査処理の手順を示すフローチャートである。
FIG. 2 is a flowchart showing the procedure of the inspection process for the
まず、図1に示す半導体集積回路検査装置におけるDUT1に代えて良品サンプルを接続する。そして、スイッチコントロール信号発生器9が、スイッチユニット2を構成する全てのスイッチをONにするためのコントロール信号を発生し、良品サンプルの出力端子及び入出力端子のすべてを抵抗ユニット3の各抵抗器に接続する(ステップS1)。
First, a non-defective sample is connected in place of
その後、動作パターン発生器6が、複数の動作ステップから構成される所定の動作パターンを良品サンプルの入力端子及び入出力端子に入力する。そして、良品サンプルの静止状態において、電流測定回路4が、動作ステップ毎に、抵抗ユニット3を流れる電流の総和を測定し、基準データとして保存する(ステップS2)。
Thereafter, the
次に、半導体集積回路検査装置において良品サンプルに代えてDUT1を接続する。そして、スイッチコントロール信号発生器9が、スイッチユニット2を構成する全てのスイッチをONにするためのコントロール信号を発生し、DUT1の出力端子及び入出力端子のすべてを抵抗ユニット3の各抵抗器に接続する(ステップS3)。
Next, the
その後、動作パターン発生器6が、所定の動作パターンをDUT1の入力端子及び入出力端子に入力する。そして、DUT1の静止状態において、電流測定回路4が、動作ステップ毎に、抵抗ユニット3を流れる電流の総和を測定する(ステップS4)。
Thereafter, the
ステップS4で得られた電流値と、ステップS2で保存された基準データとを、動作ステップ毎に比較する(ステップS5)。この比較を、図3を参照して詳述する。 The current value obtained in step S4 and the reference data stored in step S2 are compared for each operation step (step S5). This comparison will be described in detail with reference to FIG.
図3は、動作パターン発生器6から発生される所定の動作パターンと、電流測定回路4で測定される電流値の一例とを示すタイミングチャートである。
FIG. 3 is a timing chart showing a predetermined operation pattern generated from the
図3において(A)は、動作パターン発生器6で発生される複数の動作ステップから構成される所定の動作パターンを示し、(B)は、抵抗ユニット3を流れ、電流測定回路4で測定される電流の総和のパターン(以下「電流パターン」という)を示し、(C)は電流測定タイミング信号を示し、該電流測定タイミング信号に応じて電流測定回路4で電流測定が行われる。
3A shows a predetermined operation pattern composed of a plurality of operation steps generated by the
図3(B)における電流パターン25は、図3(A)に示す所定の動作パターンの動作ステップ1に対応して、DUT1および良品サンプルにおいてそれぞれ測定された電流の総和を示し、DUT1および良品サンプルにおいて同一の電流値となっている。また電流パターン26は、動作ステップ2に対応してDUT1において測定された電流の総和を示し、電流パターン27は、動作ステップ2に対応して良品サンプルにおいて測定された電流の総和を示し、動作ステップ2では両電流値が異なっている。また電流パターン28は、動作ステップ4に対応して良品サンプルにおいて測定された電流の総和を示し、電流パターン29は、動作ステップ4に対応してDUT1において測定された電流の総和を示し、動作ステップ4では両電流値が異なっている。
A
これは、動作ステップ2及び動作ステップ4において、DUT1の出力端子及び入出力端子のうちのいずれかが、良品サンプルの対応する端子と異なった論理値を出力していることを意味しており、測定したDUT1には異常があると判定される。
This means that in the
またここで、DUT1が良品サンプルと異なる論理値を出力している場合に、異なる論理値が出力されている動作ステップ(フェイル動作ステップ)を特定する(ステップS6)。
Here, when the
次に、半導体集積回路検査装置においてDUT1に代えて良品サンプルを接続する。そして、スイッチコントロール信号発生器9が、スイッチユニット2を構成する全スイッチのうちの1つをONにするためのコントロール信号を発生し、該1つのスイッチに対応する良品サンプルの出力端子または入出力端子を抵抗ユニット3の対応する抵抗器に接続する(ステップS7)。
Next, a non-defective sample is connected instead of
そして、ステップS6で特定されたフェイル動作ステップの各々において、抵抗ユニット3の該対応する抵抗器を流れる電流を電流測定回路4で測定し、その測定値を保存する(ステップS8)。
In each fail operation step specified in step S6, the current flowing through the corresponding resistor of the
次に、半導体集積回路検査装置において良品サンプルに代えてDUT1を接続する。そして、スイッチコントロール信号発生器9が、スイッチユニット2を構成する全スイッチのうちのステップS7でONにしたスイッチを再度ONにするべくコントロール信号を発生し、該スイッチに対応するDUT1の出力端子または入出力端子を抵抗ユニット3の対応する抵抗器に接続する(ステップS9)。
Next, the
そして、ステップS6で特定されたフェイル動作ステップの各々において、抵抗ユニット3の該対応する抵抗器を流れる電流を電流測定回路4で測定する(ステップS10)。
Then, in each of the fail operation steps specified in step S6, the current flowing through the corresponding resistor of the
ステップS10で測定された各フェイル動作ステップにおける電流値を、ステップS8で保存された各フェイル動作ステップにおける電流値と、フェイル動作ステップごとに比較する。両者が同じ値である場合、抵抗ユニット3の上記1つの抵抗器に接続されたDUT1の1つの出力端子または入出力端子は、正常であると判定され、一方、両者が異なる場合、抵抗ユニット3の上記1つの抵抗器に接続されたDUT1の1つの出力端子または入出力端子は、異常であると判定される(ステップS11)。
The current value in each fail operation step measured in step S10 is compared with the current value in each fail operation step stored in step S8 for each fail operation step. If both values are the same, one output terminal or input / output terminal of the
次に、スイッチコントロール信号発生器9によって未だ選択されず、ONにされていないスイッチが存在し、そのため、個別の電流量測定が未だ行われていない抵抗器が存在するか否かを判別する(ステップS12)。抵抗ユニット3のなかに電流量測定が未だ行われていない抵抗器が存在するならば、ステップS7に進んで、未測定の抵抗器に対してステップS7〜S112の処理を実行し、一方、抵抗ユニット3を構成するすべての抵抗器に対して個別の電流量測定が行われていれば、本検査処理を終了する。
Next, it is determined whether or not there is a switch that has not been selected by the switch
以上のようにして、第1の実施の形態では、論理シミュレーション及び故障シミュレーションを行わずに、DUT1において異常のある端子を容易に特定することが可能となる。
As described above, in the first embodiment, it is possible to easily identify an abnormal terminal in the
なお、図1に示す半導体集積回路検査装置において、抵抗ユニット3とスイッチユニット2とが入れ替わって、スイッチユニット2を構成する各スイッチの各一端が電圧印加回路5に接続され、抵抗ユニット3を構成する各抵抗器の各一端がDUT1に接続され、各スイッチの各他端と各抵抗器の各他端とがそれぞれ接続される構成にしてもよい。
In the semiconductor integrated circuit inspection apparatus shown in FIG. 1, the
〔第2の実施の形態〕
次に、本発明の第2の実施の形態を説明する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described.
図4は、第2の実施の形態に係る半導体集積回路検査装置の構成を示すブロック図である。第2の実施の形態の構成は、基本的に第1の実施の形態の構成と同じであるので、図4において、図1に示す第1の実施の形態の構成と同一部分には同一の参照符号を付して、その説明を省略し、異なる部分だけを説明する。 FIG. 4 is a block diagram showing a configuration of a semiconductor integrated circuit inspection apparatus according to the second embodiment. Since the configuration of the second embodiment is basically the same as the configuration of the first embodiment, in FIG. 4, the same parts as those of the first embodiment shown in FIG. The reference numerals are attached, the description is omitted, and only different parts are described.
第2の実施の形態においては、ダイオードユニット10を追加する。なお、図4においては、スイッチユニット2およびスイッチコントロール信号発生器9の図示を行っていないが、第2の実施の形態においては、これらを備えていても、また備えていなくてもよい。以下においては、備えていない場合を例にとって説明する。
In the second embodiment, a
ダイオードユニット10は、抵抗ユニット3の複数の抵抗器と同数のダイオードによって構成され、各ダイオードのカソード側が抵抗ユニット3の各抵抗器とそれぞれ接続され、各ダイオードのアノード側がDUT1の出力端子(OUT)及び入出力端子(I/O)にそれぞれ接続される。
The
ここでまず、ダイオードユニット10が半導体集積回路検査装置に備えられていない場合における問題点について、以下に説明する。
Here, first, problems in the case where the
すなわち、電圧印加回路5の出力電圧を、DUT1の出力端子(OUT)または入出力端子(I/O)にL(低レベル信号)信号が出力されているときの端子電圧と等しく設定した場合、H(高レベル信号)信号が出力されているDUT1の出力端子または入出力端子に接続された抵抗ユニット3の各抵抗器には電圧印加回路5に向けて電流が流れるが、L信号が出力されているDUT1の出力端子または入出力端子に接続された抵抗ユニット3の各抵抗器には電流が流れない。電流測定回路4によって、H信号が出力されているDUT1の出力端子または入出力端子に接続された抵抗ユニット3の各抵抗器に流れる電流の合計値を測定するには、こうした電圧印加回路5の出力電圧の設定が理想的と言える。
That is, when the output voltage of the
この理想的な設定において、DUT1の出力端子や入出力端子の数が多数である場合、L信号が出力されているDUT1の端子の数が多くなるにつれて、L信号が出力されているDUT1の各端子に接続されている抵抗ユニット3の各抵抗器の合成抵抗値が、電流測定回路4の内部抵抗と比べて十分大きいとは言えなくなる。そのため、H信号が出力されているDUT1の各端子から流れ出る電流の一部が、電流測定回路4ではなく、L信号が出力されているDUT1の各端子に流れ込むことが考えられ、H信号が出力されているDUT1の各端子から流れ出る電流の合計値を測定すべき電流測定回路4で得られる電流測定値に誤差が生じ、DUT1の良品/不良品の正確な判定ができなくなる。
In this ideal setting, when the number of output terminals and input / output terminals of the
これに対して、ダイオードユニット10が備えられた第2の実施の形態における半導体集積回路検査装置では、DUT1の全ての入力端子及び入出力端子には、DUT1から抵抗ユニット3の各抵抗器の方向へ電流が流れる向きにダイオードユニット10が接続されているため、H信号が出力されているDUT1の各端子から流れ出る電流が、L信号が出力されているDUT1の各端子に流れ込むことは無くなり、H信号が出力されているDUT1の各端子から流れ出る電流の全てが電流測定回路4に流れ込む。
On the other hand, in the semiconductor integrated circuit inspection apparatus according to the second embodiment provided with the
したがって、H信号が出力されているDUT1の各端子から流れ出る電流の合計値が、電流測定回路4で正確に測定され、DUT1の良品/不良品の正確な判定が可能となる。
Therefore, the total value of the currents flowing out from the respective terminals of the
また、ダイオードユニット10が半導体集積回路検査装置に備えられていない場合、L信号が出力されているDUT1の各端子での端子電圧は、DUTごとに、また端子ごとにバラツキがあるため、L信号が出力されているDUT1の各端子のいずれかに対応の抵抗器を介して電流が僅かながら流れ込むことになり、H信号が出力されているDUT1の各端子から流れ出る電流の合計値を測定すべき電流測定回路4で得られる電流測定値に誤差が生じ、DUT1の良品/不良品の正確な判定ができなくなる。
In addition, when the
これに対して、ダイオードユニット10が備えられた第2の実施の形態における半導体集積回路検査装置では、L信号が出力されているDUT1の各端子には、ダイオードユニット10によって電流が流れ込まないため、H信号が出力されているDUT1の各端子から流れ出る電流の合計値が、電流測定回路4で正確に測定される。したがって、電圧印加回路5の出力電圧は、下記の条件を満たすだけでよい。
On the other hand, in the semiconductor integrated circuit inspection apparatus according to the second embodiment provided with the
電圧印加回路5の出力電圧<(H信号が出力されているDUT1の各端子の端子電圧−ダイオードユニット10の各ダイオードの順方向電圧)
かくして、L信号が出力されているDUT1の各端子の端子電圧のバラツキによる影響を受けることなく、DUT1の良品/不良品の正確な判定が可能となる。
Output voltage of
Thus, it is possible to accurately determine whether the
〔第3の実施の形態〕
次に、本発明の第3の実施の形態を説明する。
[Third Embodiment]
Next, a third embodiment of the present invention will be described.
図5は、第3の実施の形態に係る半導体集積回路検査装置の構成を示すブロック図である。第3の実施の形態の構成は、基本的に第2の実施の形態の構成と同じであるので、図5において、図4に示す第2の実施の形態の構成と同一部分には同一の参照符号を付して、その説明を省略し、異なる部分だけを説明する。 FIG. 5 is a block diagram showing a configuration of a semiconductor integrated circuit inspection apparatus according to the third embodiment. Since the configuration of the third embodiment is basically the same as the configuration of the second embodiment, the same parts in FIG. 5 as those of the second embodiment shown in FIG. The reference numerals are attached, the description is omitted, and only different parts are described.
第3の実施の形態においては、図4に示す第2の実施の形態のダイオードユニット10に代わって、電流の流れる向きが逆であるダイオードユニット11を追加する。なお、第3の実施の形態においても、スイッチユニット2およびスイッチコントロール信号発生器9は備えていても、また備えていなくてもよい。以下においては、備えていない場合を例にとって説明する。
In the third embodiment, in place of the
ダイオードユニット11は、抵抗ユニット3の複数の抵抗器と同数のダイオードによって構成され、各ダイオードのアノード側が抵抗ユニット3の各抵抗器とそれぞれ接続され、各ダイオードのカソード側がDUT1の出力端子(OUT)及び入出力端子(I/O)にそれぞれ接続される。
The
ここでもまず、ダイオードユニット11が半導体集積回路検査装置に備えられていない場合における問題点について、以下に説明する。
Here again, first, problems in the case where the
すなわち、電圧印加回路5の出力電圧を、DUT1の出力端子(OUT)または入出力端子(I/O)にH(高レベル信号)信号が出力されているときの端子電圧と等しく設定した場合、L(低レベル信号)信号が出力されているDUT1の出力端子または入出力端子に接続された抵抗ユニット3の各抵抗器には電圧印加回路5から電流が流れるが、H信号が出力されているDUT1の出力端子または入出力端子に接続された抵抗ユニット3の各抵抗器には電流が流れない。電流測定回路4によって、L信号が出力されているDUT1の出力端子または入出力端子に接続された抵抗ユニット3の各抵抗器に流れる電流の合計値を測定するには、こうした電圧印加回路5の出力電圧の設定が理想的と言える。
That is, when the output voltage of the
この理想的な設定において、DUT1の出力端子や入出力端子の数が多数である場合、H信号が出力されているDUT1の端子の数が多くなるにつれて、H信号が出力されているDUT1の各端子に接続されている抵抗ユニット3の各抵抗器の合成抵抗値が、電流測定回路4の内部抵抗と比べて十分大きいとは言えなくなる。そのため、L信号が出力されているDUT1の各端子に、電圧印加回路5から電流が流れるだけでなく、H信号が出力されているDUT1の各端子からも流れ込むことが考えられ、電圧印加回路5からL信号が出力されているDUT1の各端子に流れる電流の合計値を測定すべき電流測定回路4で得られる電流測定値に誤差が生じ、DUT1の良品/不良品の正確な判定ができなくなる。
In this ideal setting, when the number of output terminals and input / output terminals of the
これに対して、ダイオードユニット11が備えられた第3の実施の形態における半導体集積回路検査装置では、DUT1の全ての入力端子及び入出力端子には、抵抗ユニット3の各抵抗器からDUT1の方向へ電流が流れる向きにダイオードユニット11が接続されているため、H信号が出力されているDUT1の各端子から、L信号が出力されているDUT1の各端子に電流が流れ込むことは無くなり、電流測定回路4で測定される電流値は、電圧印加回路5からL信号が出力されているDUT1の各端子に流れる電流の合計量だけとなる。
On the other hand, in the semiconductor integrated circuit inspection apparatus according to the third embodiment provided with the
したがって、電圧印加回路5からL信号が出力されているDUT1の各端子に流れる電流の合計値が、電流測定回路4で正確に測定され、DUT1の良品/不良品の正確な判定が可能となる。
Therefore, the total value of the currents flowing through the terminals of the
また、ダイオードユニット11が半導体集積回路検査装置に備えられていない場合、H信号が出力されているDUT1の各端子での端子電圧は、DUTごとに、また端子ごとにバラツキがあるため、H信号が出力されているDUT1の各端子のいずれかに対応の抵抗器を介してH信号が出力されているDUT1の各端子に電流が僅かながら流れ込むことになり、電圧印加回路5からL信号が出力されているDUT1の各端子に流れる電流の合計値を測定すべき電流測定回路4で得られる電流測定値に誤差が生じ、DUT1の良品/不良品の正確な判定ができなくなる。
When the
これに対して、ダイオードユニット11が備えられた第3の実施の形態における半導体集積回路検査装置では、H信号が出力されているDUT1の各端子からL信号が出力されているDUT1の各端子には、ダイオードユニット11によって電流が流れ込まないため、電圧印加回路5からL信号が出力されているDUT1の各端子に流れる電流の合計値が、電流測定回路4で正確に測定される。したがって、電圧印加回路5の出力電圧は、下記の条件を満たすだけでよい。
On the other hand, in the semiconductor integrated circuit inspection apparatus according to the third embodiment provided with the
電圧印加回路5の出力電圧>(L信号が出力されているDUT1の各端子の端子電圧+ダイオードユニット11の各ダイオードの順方向電圧)
かくして、H信号が出力されているDUT1の各端子の端子電圧のバラツキによる影響を受けることなく、DUT1の良品/不良品の正確な判定が可能となる。
Output voltage of
Thus, it is possible to accurately determine whether the
〔第4の実施の形態〕
次に、本発明の第4の実施の形態を説明する。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described.
図6は、第4の実施の形態に係る半導体集積回路検査装置の構成を示すブロック図である。第4の実施の形態の構成は、基本的に第2の実施の形態の構成と同じであるので、図6において、図4に示す第2の実施の形態の構成と同一部分には同一の参照符号を付して、その説明を省略し、異なる部分だけを説明する。 FIG. 6 is a block diagram showing a configuration of a semiconductor integrated circuit inspection apparatus according to the fourth embodiment. Since the configuration of the fourth embodiment is basically the same as the configuration of the second embodiment, the same parts in FIG. 6 as those of the second embodiment shown in FIG. The reference numerals are attached, the description is omitted, and only different parts are described.
上記の第2の実施の形態では、電圧印加回路5の出力電圧を、DUT1の出力端子(OUT)または入出力端子(I/O)にL信号がそれぞれ出力されているときの端子電圧に設定する必要があり、また第3の実施の形態では、電圧印加回路5の出力電圧を、DUT1の出力端子(OUT)または入出力端子(I/O)にH信号がそれぞれ出力されているときの端子電圧に設定する必要があったが、第4の実施の形態では、そうした設定をしなくともよい半導体集積回路検査装置を提供する。
In the second embodiment, the output voltage of the
すなわち、第4の実施の形態においては、図4に示す第2の実施の形態のダイオードユニット10に代わって、ダイオードユニット12を追加する。なお、第4の実施の形態においても、スイッチユニット2およびスイッチコントロール信号発生器9を備えていても、また備えていなくてもよい。以下においては、備えていない場合を例にとって説明する。
That is, in the fourth embodiment, a
ダイオードユニット12は、抵抗ユニット3の抵抗器の数の2倍の数のダイオードによって構成され、2つのダイオードが互いに異なる向きで並列に接続されて1組となり、各組の一方端が抵抗ユニット3の各抵抗器とそれぞれ接続され、各組の他方端がDUT1の出力端子(OUT)及び入出力端子(I/O)にそれぞれ接続される。
The
こうしたダイオードユニット12を設け、DUT1の出力端子(OUT)及び入出力端子(I/O)の端子電圧に対して下記のような条件を設ける。
Such a
(H信号が出力されているDUT1の端子の端子電圧−L信号が出力されているDUT1の端子の端子電圧)>(ダイオードユニット12を構成するダイオードの順方向電圧×2)
これにより、ダイオードユニット12の各組をそれぞれ構成する2つのダイオードのうち、いずれか一方が不要な電流の流れを遮断するため、電圧印加回路5の出力電圧によらずに、電流測定回路4で正確な電流測定行われ、DUT1の良品/不良品の正確な判定が可能となる。
(Terminal voltage of the terminal of
As a result, one of the two diodes constituting each pair of the
すなわち、測定開始時に、H信号およびL信号が出力されているDUT1の各端子の端子電圧を求め、得られた両電圧の複数の電圧値のうち、バラツキの少ない安定している側の端子電圧を選び、この選ばれた端子電圧と等しくなるように電圧印加回路5の出力電圧を設定する。
That is, at the start of measurement, the terminal voltage of each terminal of the
また、第4の実施の形態では、電圧印加回路5の出力電圧の大きさによらない測定ができるので、電圧印加回路8の出力電圧の大きさを調整することで、抵抗ユニット3に流れる電流の大きさを適切な値に制御でき、これによって、常に最適な測定条件を選択することが可能となる。
In the fourth embodiment, since the measurement can be performed regardless of the magnitude of the output voltage of the
〔第5の実施の形態〕
次に、本発明の第5の実施の形態を説明する。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described.
図7は、第5の実施の形態に係る半導体集積回路検査装置の構成を示すブロック図である。第5の実施の形態の構成は、基本的に第2の実施の形態の構成と同じであるので、図6において、図4に示す第2の実施の形態の構成と同一部分には同一の参照符号を付して、その説明を省略し、異なる部分だけを説明する。 FIG. 7 is a block diagram showing a configuration of a semiconductor integrated circuit inspection apparatus according to the fifth embodiment. Since the configuration of the fifth embodiment is basically the same as the configuration of the second embodiment, the same parts in FIG. 6 as those of the second embodiment shown in FIG. The reference numerals are attached, the description is omitted, and only different parts are described.
第5の実施の形態では、図4に示す第2の実施の形態におけるダイオードユニット10を備えておらず、電圧印加回路13の構成が第2の実施の形態における電圧印加回路5と異なっている。なお、第5の実施の形態においても、スイッチユニット2およびスイッチコントロール信号発生器9を備えていても、また備えていなくてもよい。以下においては、備えていない場合を例にとって説明する。
In the fifth embodiment, the
電圧印加回路13では、第2の実施の形態における直流電源7に代わって、出力電圧を可変できる可変直流電源14を備え、また新たに、電圧印加回路13が抵抗ユニット3に印加する電圧に応じて可変直流電源14の出力電圧を制御する電圧制御回路23を備える。電圧制御回路23は、一端が電流測定回路4の抵抗ユニット3側の端子に接続され、他端が接地され、電圧印加回路13が抵抗ユニット3に印加する電圧を監視し、該電圧が低下すると可変直流電源14の出力電圧を上昇させて、電圧印加回路13が抵抗ユニット3に印加する電圧を一定値に保つようにする。
The
なおここでは、電圧印加回路13の出力電圧を、DUT1の出力端子(OUT)または入出力端子(I/O)にL(低レベル信号)信号が出力されているときの端子電圧と等しく設定したものとする。
Here, the output voltage of the
すなわち、DUT1の端子数が多い場合において、H信号が出力されているDUT1の端子の数が多くなると、H信号が出力されているDUT1の各端子から電流測定回路4に流れる電流の総和が増加するため、電流測定回路4の内部抵抗に起因する電流測定回路4での電圧降下が無視できなくなる。つまり、電流印加回路13が抵抗ユニット3に印加する電圧がこの電圧降下分だけ変化してしまい、H信号が出力されているDUT1の各端子にそれぞれ接続されている抵抗ユニット3の各抵抗器に流れる電流量が本来の値から変動してしまう。
That is, when the number of terminals of the
そこで、電流測定回路4の抵抗ユニット3側の電圧を電圧制御回路23で常に監視し、該電圧が常に所定の一定電圧を保持するように、電圧制御回路23が可変直流電源14を制御することで、電流印加回路13が抵抗ユニット3に印加する電圧が所定の一定電圧に保持されることになる。これにより、H信号が出力されているDUT1の端子の数が大きく増減しても、H信号が出力されているDUT1の各端子にそれぞれ接続された抵抗ユニット3の各抵抗器には常に一定の電流を流すことができる。
Therefore, the
〔第6の実施の形態〕
次に、本発明の第6の実施の形態を説明する。
[Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described.
図8は、第6の実施の形態に係る半導体集積回路検査装置の構成を示すブロック図である。第6の実施の形態の構成は、第4の実施の形態と第5の実施の形態とを組み合わせたものである。図8において、図6に示す第4の実施の形態の構成及び図7に示す第5の実施の形態の構成と同一部分には同一の参照符号を付して、その説明を省略する。 FIG. 8 is a block diagram showing a configuration of a semiconductor integrated circuit inspection apparatus according to the sixth embodiment. The configuration of the sixth embodiment is a combination of the fourth embodiment and the fifth embodiment. In FIG. 8, the same parts as those of the configuration of the fourth embodiment shown in FIG. 6 and the configuration of the fifth embodiment shown in FIG.
このように第4の実施の形態の構成と第5の実施の形態の構成とを併せることで、電圧印加回路13の出力電圧によらずに、電流測定回路4で正確な電流測定行われ、DUT1の良品/不良品の正確な判定が可能となるとともに、電圧印加回路13の出力電圧の大きさを調整することで、抵抗ユニット3に流れる電流の大きさを適切な値に制御でき、これによって、常に最適な測定条件を選択することが可能となる。また、電流印加回路13が抵抗ユニット3に印加する電圧が所定の一定電圧に保持されることになり、H信号が出力されているDUT1の端子の数が大きく増減しても、H信号が出力されているDUT1の各端子にそれぞれ接続された抵抗ユニット3の各抵抗器には常に一定の電流を流すことができる。
Thus, by combining the configuration of the fourth embodiment and the configuration of the fifth embodiment, accurate current measurement is performed by the
なお、第6の実施の形態では、第5の実施の形態に第4の実施の形態を組み合わせているが、これに代わって、第5の実施の形態に第2の実施の形態または第3の実施の形態を組み合わせるようにしてもよい。 In the sixth embodiment, the fourth embodiment is combined with the fifth embodiment, but instead, the second embodiment or the third embodiment is added to the fifth embodiment. The embodiments may be combined.
〔他の実施の形態〕
なお、本発明の目的は、前述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムまたは装置に供給し、そのシステムまたは装置のコンピュータ(またはCPU、MPU等)が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
[Other Embodiments]
The object of the present invention is to supply a storage medium storing software program codes for realizing the functions of the above-described embodiments to a system or apparatus, and a computer (or CPU, MPU, etc.) of the system or apparatus. Is also achieved by reading and executing the program code stored in the storage medium.
この場合、記憶媒体から読み出されたプログラムコード自体が本発明の新規な機能を実現することになり、そのプログラムコードを記憶した記憶媒体およびプログラムは本発明を構成することになる。 In this case, the program code itself read from the storage medium realizes the novel function of the present invention, and the storage medium and program storing the program code constitute the present invention.
また、プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。或いは、上記プログラムは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される他のコンピュータやデータベース等からダウンロードすることにより供給される。 The storage medium for supplying the program code is, for example, a flexible disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW. DVD + RW, magnetic tape, nonvolatile memory card, ROM, etc. can be used. Alternatively, the program is supplied by downloading from another computer or database connected to the Internet, a commercial network, a local area network, or the like.
また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部または全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含まれる。 Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (Operating System) running on the computer based on the instruction of the program code. Includes a case where the functions of the above-described embodiments are realized by performing part or all of the actual processing.
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含まれる。 Further, after the program code read from the storage medium is written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the function expansion is performed based on the instruction of the program code. This includes the case where the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.
1 検査対象となる論理回路を含む半導体集積回路(DUT)
2 スイッチユニット(接続遮断手段)
3 抵抗ユニット(複数の抵抗器)
4 電流測定回路(測定手段)
5 電圧印加回路(電圧印加手段)
6 動作パターン発生器(入力手段)
7 直流電源
8 LSIテスタ(比較手段、第1及び第2の制御手段、動作ブロック検出手段、抵抗器検出手段、判定手段)
9 スイッチコントロール信号発生器(接続遮断手段)
10〜12 ダイオードユニット
13 電圧印加回路(電圧印加手段)
14 可変直流電源
23 電圧制御回路(制御手段)
1 Semiconductor integrated circuit (DUT) including logic circuit to be inspected
2 Switch unit (connection blocking means)
3 Resistance unit (multiple resistors)
4 Current measurement circuit (measuring means)
5 Voltage application circuit (voltage application means)
6 Operation pattern generator (input means)
7
9 Switch control signal generator (connection cutoff means)
10-12
14 Variable
Claims (15)
前記複数の抵抗器の各一端に所定の電圧を印加する電圧印加手段と、
前記複数の抵抗器の各他端と、半導体集積回路の複数の出力端子のそれぞれとを選択的に接続または遮断する接続遮断手段と、
前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力手段と、
前記入力手段による所定の動作パターン信号の入力によって、前記接続遮断手段によって接続された各抵抗器にそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定手段と、
前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段と
を有することを特徴とする半導体集積回路検査装置。 A plurality of resistors having a predetermined resistance value;
Voltage applying means for applying a predetermined voltage to each one end of the plurality of resistors;
Connection blocking means for selectively connecting or blocking each other end of the plurality of resistors and each of the plurality of output terminals of the semiconductor integrated circuit;
Input means for inputting a predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit to the plurality of input terminals of the semiconductor integrated circuit;
Measuring means for measuring the total amount of current flowing through each resistor connected by the connection cut-off means for each operation block of the predetermined operation pattern signal by inputting the predetermined operation pattern signal by the input means;
A non-defective sample having the same function as that of the semiconductor integrated circuit, which has been confirmed in advance to operate normally by inputting the predetermined operation pattern signal, is a sum of current amounts for each operation block measured by the measuring means. In place of the semiconductor integrated circuit, there is provided a semiconductor integrated circuit inspection apparatus, comprising: a comparing means for comparing with a normal value of a sum of current amounts for each operation block measured by the measuring means.
前記接続遮断手段によって前記複数の抵抗器の各1つが順次接続された各状態で、前記測定手段および前記比較手段を動作させる第2の制御手段と
を更に有することを特徴とする請求項1記載の半導体集積回路検査装置。 First control means for operating the measuring means and the comparing means in a state where all of the plurality of resistors are connected by the connection disconnecting means;
The second control means for operating the measurement means and the comparison means in each state in which each one of the plurality of resistors is sequentially connected by the connection cutoff means. Semiconductor integrated circuit inspection equipment.
前記接続遮断手段によって前記複数の抵抗器の各1つが前記半導体集積回路に順次接続された各状態で、前記動作ブロック検出手段によって検出された動作ブロックにおいて前記測定手段および前記比較手段を動作させ、該比較手段によって前記電流量の総和が前記電流量の総和の正常値に一致しないと判定されたときの抵抗器を検出する抵抗器検出手段と、
前記抵抗器検出手段によって検出された抵抗器に接続された前記半導体集積回路の端子に異常が存在すると判定する判定手段と
を更に有することを特徴とする請求項1記載の半導体集積回路検査装置。 The measuring means and the comparing means are operated in a state where all of the plurality of resistors are connected to the semiconductor integrated circuit by the connection disconnecting means, and the sum of the current amounts is calculated by the comparing means as a sum of the current amounts. An operation block detecting means for detecting an operation block when it is determined not to match the normal value;
In each state where each one of the plurality of resistors is sequentially connected to the semiconductor integrated circuit by the connection cut-off means, the measurement means and the comparison means are operated in the operation block detected by the operation block detection means, Resistor detecting means for detecting a resistor when it is determined by the comparing means that the sum of the current amounts does not match a normal value of the sum of the current amounts;
The semiconductor integrated circuit inspection apparatus according to claim 1, further comprising: a determination unit that determines that an abnormality exists in a terminal of the semiconductor integrated circuit connected to the resistor detected by the resistor detection unit.
前記複数の抵抗器の各一端に所定の電圧を印加する電圧印加手段と、
極性を揃えて並列に接続された複数のダイオードを備え、該複数のダイオードの各一方側が前記複数の抵抗器の各他端にそれぞれ接続されるとともに、各他方側が論理回路を含む半導体集積回路の複数の出力端子にそれぞれ接続されるダイオードユニットと、
前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力手段と、
前記入力手段による所定の動作パターン信号の入力によって、前記複数の抵抗器のいずれかにそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定手段と、
前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段と
を有することを特徴とする半導体集積回路検査装置。 A plurality of resistors having a predetermined resistance value;
Voltage applying means for applying a predetermined voltage to each one end of the plurality of resistors;
A semiconductor integrated circuit comprising a plurality of diodes connected in parallel with the same polarity, wherein one side of each of the plurality of diodes is connected to the other end of each of the plurality of resistors, and the other side includes a logic circuit. A diode unit connected to each of a plurality of output terminals;
Input means for inputting a predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit to the plurality of input terminals of the semiconductor integrated circuit;
Measuring means for measuring the sum of the amounts of current flowing through any of the plurality of resistors for each operation block of the predetermined operation pattern signal by inputting the predetermined operation pattern signal by the input means;
A non-defective sample having the same function as that of the semiconductor integrated circuit, which has been confirmed in advance to operate normally by inputting the predetermined operation pattern signal, is a sum of current amounts for each operation block measured by the measuring means. In place of the semiconductor integrated circuit, there is provided a semiconductor integrated circuit inspection apparatus, comprising: a comparing means for comparing with a normal value of a sum of current amounts for each operation block measured by the measuring means.
前記複数の抵抗器の各他方端に所定の電圧を印加する電圧印加手段と、
前記電圧印加手段が出力する前記所定の電圧を監視し、該所定の電圧が一定になるように前記電圧印加手段を制御する制御手段と、
前記半導体集積回路の少なくとも複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックから構成される所定の動作パターン信号を入力する入力手段と、
前記入力手段による所定の動作パターン信号の入力によって、前記複数の抵抗器のいずれかにそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する、前記電圧印加手段内に含まれる測定手段と、
前記測定手段によって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定手段によって測定された動作ブロックごとの電流量の総和の正常値と比較する比較手段と
を有することを特徴とする半導体集積回路検査装置。 A plurality of resistors having predetermined resistance values each capable of being connected to each of a plurality of output terminals of the semiconductor integrated circuit;
Voltage applying means for applying a predetermined voltage to each other end of the plurality of resistors;
Control means for monitoring the predetermined voltage output by the voltage applying means and controlling the voltage applying means so that the predetermined voltage is constant;
Input means for inputting a predetermined operation pattern signal composed of a plurality of operation blocks for testing the function of the semiconductor integrated circuit to at least a plurality of input terminals of the semiconductor integrated circuit;
In the voltage application unit, a total amount of currents flowing in any of the plurality of resistors is measured for each operation block of the predetermined operation pattern signal by inputting the predetermined operation pattern signal by the input unit. Measuring means included;
A non-defective sample having the same function as that of the semiconductor integrated circuit, which has been confirmed in advance to operate normally by inputting the predetermined operation pattern signal, is a sum of current amounts for each operation block measured by the measuring means. In place of the semiconductor integrated circuit, there is provided a semiconductor integrated circuit inspection apparatus, comprising: a comparing means for comparing with a normal value of a sum of current amounts for each operation block measured by the measuring means.
前記複数の抵抗器の各他端と、半導体集積回路の複数の出力端子のそれぞれとを選択的に接続または遮断する接続遮断ステップと、
前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力ステップと、
前記入力ステップによって所定の動作パターン信号が入力されることによって、前記接続遮断ステップによって接続された各抵抗器にそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定ステップと、
前記測定ステップによって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定ステップによって測定された動作ブロックごとの電流量の総和の正常値と比較する比較ステップと
を有することを特徴とする半導体集積回路検査方法。 In a semiconductor integrated circuit inspection method applied to a semiconductor integrated circuit inspection apparatus comprising a plurality of resistors having a predetermined resistance value and a voltage applying means for applying a predetermined voltage to each end of the plurality of resistors. ,
A connection blocking step of selectively connecting or blocking each other end of the plurality of resistors and each of the plurality of output terminals of the semiconductor integrated circuit;
An input step of inputting a predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit to the plurality of input terminals of the semiconductor integrated circuit;
Measurement in which the total amount of current flowing through each resistor connected by the connection disconnection step is measured for each operation block of the predetermined operation pattern signal when a predetermined operation pattern signal is input by the input step. Steps,
A non-defective sample having the same function as that of the semiconductor integrated circuit, which has been confirmed in advance to operate normally by inputting the predetermined operation pattern signal, is a sum of current amounts for each operation block measured in the measurement step. In place of the semiconductor integrated circuit, the semiconductor integrated circuit inspection method further comprises a comparison step of comparing with a normal value of a total sum of current amounts for each operation block measured in the measurement step.
前記接続遮断手段によって前記複数の抵抗器の各1つが順次接続された各状態で前記測定ステップおよび前記比較ステップを実行させる第2の制御ステップと
を更に有することを特徴とする請求項12記載の半導体集積回路検査方法。 A first control step for executing the measurement step and the comparison step in a state where all of the plurality of resistors are connected by the connection disconnection step;
13. The method according to claim 12, further comprising: a second control step that executes the measurement step and the comparison step in each state in which each one of the plurality of resistors is sequentially connected by the connection disconnection unit. Semiconductor integrated circuit inspection method.
前記接続遮断ステップによって前記複数の抵抗器の各1つが前記半導体集積回路に順次接続された各状態で、前記動作ブロック検出ステップによって検出された動作ブロックにおいて前記測定ステップおよび前記比較ステップを実行させ、該比較ステップによって前記電流量の総和が前記電流量の総和の正常値に一致しないと判定されたときの抵抗器を検出する抵抗器検出ステップと、
前記抵抗器検出ステップによって検出された抵抗器に接続された前記半導体集積回路の端子に異常が存在すると判定する判定ステップと
を更に有することを特徴とする請求項12記載の半導体集積回路検査方法。 The measurement step and the comparison step are executed in a state where all of the plurality of resistors are connected to the semiconductor integrated circuit by the connection disconnection step, and the total of the current amount is calculated as a sum of the current amount by the comparison step. An operation block detection step for detecting an operation block when it is determined that the value does not match the normal value;
In each state where each one of the plurality of resistors is sequentially connected to the semiconductor integrated circuit by the connection disconnection step, the measurement step and the comparison step are executed in the operation block detected by the operation block detection step, A resistor detection step of detecting a resistor when it is determined by the comparison step that the sum of the current amounts does not match a normal value of the sum of the current amounts;
13. The semiconductor integrated circuit inspection method according to claim 12, further comprising a determination step of determining that an abnormality exists in a terminal of the semiconductor integrated circuit connected to the resistor detected by the resistor detection step.
前記複数の抵抗器の各他端と、半導体集積回路の複数の出力端子のそれぞれとを選択的に接続または遮断する接続遮断ステップと、
前記半導体集積回路の複数の入力端子に、該半導体集積回路の機能を検査するための複数の動作ブロックを含む所定の動作パターン信号を入力する入力ステップと、
前記入力ステップによって所定の動作パターン信号が入力されることによって、前記接続遮断ステップによって接続された各抵抗器にそれぞれ流れる電流量の総和を、前記所定の動作パターン信号の動作ブロックごとに測定する測定ステップと、
前記測定ステップによって測定された動作ブロックごとの電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されている前記半導体集積回路と同一機能を持った良品サンプルを前記半導体集積回路の代わりにして、前記測定ステップによって測定された動作ブロックごとの電流量の総和の正常値と比較する比較ステップと
を有することを特徴とするプログラム。 Semiconductor integrated circuit inspection method applied to a semiconductor integrated circuit inspection apparatus comprising a plurality of resistors having a predetermined resistance value and a voltage applying means for applying a predetermined voltage to each other end of the plurality of resistors In a program for causing a computer to execute
A connection blocking step of selectively connecting or blocking each other end of the plurality of resistors and each of the plurality of output terminals of the semiconductor integrated circuit;
An input step of inputting a predetermined operation pattern signal including a plurality of operation blocks for testing the function of the semiconductor integrated circuit to the plurality of input terminals of the semiconductor integrated circuit;
Measurement in which the total amount of current flowing through each resistor connected by the connection disconnection step is measured for each operation block of the predetermined operation pattern signal when a predetermined operation pattern signal is input by the input step. Steps,
A non-defective sample having the same function as that of the semiconductor integrated circuit, which has been confirmed in advance to operate normally by inputting the predetermined operation pattern signal, is a sum of current amounts for each operation block measured in the measurement step. In place of the semiconductor integrated circuit, the program has a comparison step for comparing with a normal value of the sum of the current amounts for each operation block measured in the measurement step.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291813A JP2006105738A (en) | 2004-10-04 | 2004-10-04 | Device and method for inspecting semiconductor integrated circuit and program |
US10/979,245 US7317324B2 (en) | 2003-11-04 | 2004-11-03 | Semiconductor integrated circuit testing device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291813A JP2006105738A (en) | 2004-10-04 | 2004-10-04 | Device and method for inspecting semiconductor integrated circuit and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006105738A true JP2006105738A (en) | 2006-04-20 |
Family
ID=36375661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004291813A Pending JP2006105738A (en) | 2003-11-04 | 2004-10-04 | Device and method for inspecting semiconductor integrated circuit and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006105738A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014013571A1 (en) * | 2012-07-18 | 2014-01-23 | トヨタ自動車株式会社 | Apparatus, system, and method for inspecting semiconductor device, and method for manufacturing inspected semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108974A (en) * | 1984-11-01 | 1986-05-27 | Fuji Electric Co Ltd | Method for detecting fusing of fuse |
JPH02170464A (en) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | Semiconductor integrated element provided with common pad for characteristic test |
JP2000046896A (en) * | 1998-07-29 | 2000-02-18 | Sharp Corp | Tester for semiconductor cmos integrated circuit |
JP2000098002A (en) * | 1998-09-24 | 2000-04-07 | Sharp Corp | Semiconductor integrated circuit and its testing method |
JP2000147059A (en) * | 1998-11-05 | 2000-05-26 | Nec Corp | Test system for semiconductor device |
JP2002098733A (en) * | 2000-09-25 | 2002-04-05 | Sharp Corp | Selection method of semiconductor device |
JP2002168923A (en) * | 2000-11-30 | 2002-06-14 | Canon Inc | Method and device for evaluating reliability for semiconductor device |
JP2005140555A (en) * | 2003-11-04 | 2005-06-02 | Canon Inc | Semiconductor integrated circuit inspection device and semiconductor integrated circuit inspection method |
-
2004
- 2004-10-04 JP JP2004291813A patent/JP2006105738A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108974A (en) * | 1984-11-01 | 1986-05-27 | Fuji Electric Co Ltd | Method for detecting fusing of fuse |
JPH02170464A (en) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | Semiconductor integrated element provided with common pad for characteristic test |
JP2000046896A (en) * | 1998-07-29 | 2000-02-18 | Sharp Corp | Tester for semiconductor cmos integrated circuit |
JP2000098002A (en) * | 1998-09-24 | 2000-04-07 | Sharp Corp | Semiconductor integrated circuit and its testing method |
JP2000147059A (en) * | 1998-11-05 | 2000-05-26 | Nec Corp | Test system for semiconductor device |
JP2002098733A (en) * | 2000-09-25 | 2002-04-05 | Sharp Corp | Selection method of semiconductor device |
JP2002168923A (en) * | 2000-11-30 | 2002-06-14 | Canon Inc | Method and device for evaluating reliability for semiconductor device |
JP2005140555A (en) * | 2003-11-04 | 2005-06-02 | Canon Inc | Semiconductor integrated circuit inspection device and semiconductor integrated circuit inspection method |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014013571A1 (en) * | 2012-07-18 | 2014-01-23 | トヨタ自動車株式会社 | Apparatus, system, and method for inspecting semiconductor device, and method for manufacturing inspected semiconductor device |
CN103688180A (en) * | 2012-07-18 | 2014-03-26 | 丰田自动车株式会社 | Apparatus, system, and method for inspecting semiconductor device, and method for manufacturing inspected semiconductor device |
KR20150020705A (en) * | 2012-07-18 | 2015-02-26 | 도요타 지도샤(주) | Apparatus, system, and method for inspecting semiconductor device, and method for manufacturing inspected semiconductor device |
US9379029B2 (en) | 2012-07-18 | 2016-06-28 | Toyota Jidosha Kabushiki Kaisha | Inspection apparatus, inspection system, inspection method of semiconductor devices, and manufacturing method of inspected semiconductor devices |
KR101652648B1 (en) | 2012-07-18 | 2016-08-30 | 도요타 지도샤(주) | Inspection apparatus, inspection system, inspection method of semiconductor devices, and manufacturing method of inspected semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101512361B (en) | Testable integrated circuit and IC test method | |
KR100485739B1 (en) | Testing method and testing device for semiconductor integrated circuits | |
KR20020038588A (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
US7283918B2 (en) | Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same | |
US5521513A (en) | Manufacturing defect analyzer | |
KR101772808B1 (en) | Circuit and method for test and analysis through-silicon-via | |
US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
JP2000171529A (en) | Circuit defect-detecting system and method for detecting circuit defect | |
JP2001021609A (en) | Method of inspecting semiconductor integrated circuit | |
Saikiran et al. | Robust Built-in Defect-Detection for Low Drop-Out Regulators using Digital Mismatch Injection | |
JP5025524B2 (en) | Test apparatus, test system, and test method | |
JP2904129B2 (en) | Fault diagnosis device and fault diagnosis method for CMOS integrated circuit | |
KR20040101660A (en) | Output buffer circuits having signal path use for test and the test method of the same | |
JP4314096B2 (en) | Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method | |
JP2007521475A (en) | Radio frequency and analog circuit testing | |
JP2006105738A (en) | Device and method for inspecting semiconductor integrated circuit and program | |
JP2962283B2 (en) | Fault detection method and fault detection device for integrated circuit | |
JP3372488B2 (en) | Test device for semiconductor CMOS integrated circuit | |
JP2006337376A (en) | Fault analysis method and fault analysis system | |
JPH10170585A (en) | Inspection method for circuit board | |
US6720788B2 (en) | High resolution current measurement method | |
JP2013024724A (en) | Circuit board inspection device and circuit board inspection method | |
US6693437B2 (en) | Method and apparatus for identifying state-dependent, defect-related leakage currents in memory circuits | |
KR100506667B1 (en) | Semiconductor integrated circuit | |
JP3139543B2 (en) | Method of specifying faulty block in CMOS LSI having multiple faults |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060419 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |