JP2006094094A - フレーム転送装置 - Google Patents
フレーム転送装置 Download PDFInfo
- Publication number
- JP2006094094A JP2006094094A JP2004276544A JP2004276544A JP2006094094A JP 2006094094 A JP2006094094 A JP 2006094094A JP 2004276544 A JP2004276544 A JP 2004276544A JP 2004276544 A JP2004276544 A JP 2004276544A JP 2006094094 A JP2006094094 A JP 2006094094A
- Authority
- JP
- Japan
- Prior art keywords
- line interface
- mac frame
- learning
- unit
- macsa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
【課題】ラインインタフェース数の増加や、ラインインタフェース速度の高速化に対応可能な、迅速且つ安定したフレームの転送が可能なフレーム転送装置を得ること。
【解決手段】ラインインタフェースは、スイッチ部から転送されたMACフレームの送信元アドレスと送信元ラインインタフェース情報とを学習する第1の学習手段と、外部から受信したMACフレームの宛先アドレスで第1の学習手段を検索し、該当するアドレスが存在する場合に、該アドレスの送信元ラインインタフェース情報と自ラインインタフェース情報とを宛先ラインインタフェース情報として受信したMACフレームに付加してスイッチ部に送信する手段と、を有し、スイッチ部は、付加された宛先ラインインタフェース情報に基づいてMACフレームを複数のラインインタフェースに転送する手段を有すること、を特徴とする。
【選択図】 図1
【解決手段】ラインインタフェースは、スイッチ部から転送されたMACフレームの送信元アドレスと送信元ラインインタフェース情報とを学習する第1の学習手段と、外部から受信したMACフレームの宛先アドレスで第1の学習手段を検索し、該当するアドレスが存在する場合に、該アドレスの送信元ラインインタフェース情報と自ラインインタフェース情報とを宛先ラインインタフェース情報として受信したMACフレームに付加してスイッチ部に送信する手段と、を有し、スイッチ部は、付加された宛先ラインインタフェース情報に基づいてMACフレームを複数のラインインタフェースに転送する手段を有すること、を特徴とする。
【選択図】 図1
Description
本発明は、フレーム転送装置に関し、アドレス情報の学習処理の処理負荷の増大を抑制し、安定したフレーム転送を可能とするフレーム転送装置に関するものである。
従来、MACフレーム転送装置としては、スイッチ(SW)部と、ラインインタフェースと、MACアドレステーブルと、MACアドレス学習部とを有するものがある。このようなMACフレーム転送装置では、ラインインタフェースに入力されたMACフレームは、ラインインタフェース部で物理レイヤ、MAC終端がなされ、SW部へ転送される。SW部では、MACフレームの送信元アドレスと宛先アドレスの抽出がなされMACアドレス学習部とMACアドレステーブルにて送信元MACアドレスと入力インタフェースの対応付けがなされる。さらに抽出した宛先アドレスでMACアドレステーブルを検索することにより学習されたエントリがある場合には、SW部は対で学習されているMACアドレスに対応するポートにフレームを転送する。学習されたエントリが学習テーブルに無い場合には、SW部はMACフレームを受信したラインインタフェース部以外の全ラインインタフェース部にフレームを転送する(たとえば、特許文献1参照)。
しかしながら、上記従来の技術によれば、SW部で集線した後、MACアドレス学習、宛先アドレスの検索を実施する構成なので、ラインインタフェース数が増加した場合や、ラインインタフェース速度が高速なインタフェースとなった場合には、MACアドレス学習処理時間、宛先アドレスの検索時間に許される時間がラインインタフェース数倍、ラインインタフェース速度倍となるため、処理速度が追いつかないという問題がある。
また、この他にもMACアドレス学習テーブルを各ラインインタフェース部に有し、学習テーブルを分散させることにより処理速度を満足させる手法もあるが、この場合学習テーブルを全ラインインタフェース部で同じ学習内容を保持もしくは共有する必要があり、装置内でMACフレームが通る経路とは別のMACアドレス学習テーブル管理・制御バス等を設ける必要がある(たとえば、特許文献2参照)。また、MACフレームが通る経路に学習情報をフレーム化し情報のやりとりを行う必要があり、学習処理の処理負荷が増大するという問題がある。
本発明は、上記に鑑みてなされたものであって、ラインインタフェース数の増加や、ラインインタフェース速度の高速化に対応可能な、迅速且つ安定したフレームの転送が可能なフレーム転送装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかるフレーム転送装置は、スイッチ部と複数のラインインタフェース部とを備えて構成されるフレーム転送装置であって、ラインインタフェースは、スイッチ部から転送されたMACフレームの送信元アドレスと送信元ラインインタフェース情報とを学習する第1の学習手段と、外部から受信したMACフレームの宛先アドレスで第1の学習手段を検索し、該当するアドレスが存在する場合に、該アドレスの送信元ラインインタフェース情報と自ラインインタフェース情報とを宛先ラインインタフェース情報として受信したMACフレームに付加して前記スイッチ部に送信する手段と、を有し、スイッチ部は、付加された宛先ラインインタフェース情報に基づいてMACフレームを複数のラインインタフェースに転送する手段を有することを特徴とする。
この発明によれば、複数のラインインタフェース部を備えたフレーム転送装置において、外部よりラインインタフェースに入力されたMACフレームをスイッチ部で集線する前に、該MACフレームに関するMACアドレス学習、宛先アドレスの検索が行われる。
この発明によれば、MACフレームをスイッチ部で集線する前にMACアドレス学習、宛先アドレスの検索を行うことができるため、ラインインタフェース数が増大した場合や、ラインインタフェース速度が高速になった場合においても、MACアドレス学習テーブル管理・制御バス等を設けることなく、処理速度を各ラインインタフェース速度に抑えることができる。したがって、この発明によれば、フレーム転送装置での学習処理の処理負荷の増大を確実に抑制し、迅速且つ安定したMACフレームの転送を実現可能なフレーム転送装置を得ることができるという効果を奏する。
以下に、本発明にかかるフレーム転送装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、この発明の実施の形態1にかかるフレーム転送装置であるMAC(Media Access Control)フレーム転送装置の構成を示す構成図である。図1に示すように、本実施の形態にかかるMACフレーム転送装置は、スイッチ(SW)1と、ラインインタフェース部(A#1)2と、ラインインタフェース部(A#2)3、ラインインタフェース部(A#3)4、ラインインタフェース部(A#4)5と、を備えて構成されている。
図1は、この発明の実施の形態1にかかるフレーム転送装置であるMAC(Media Access Control)フレーム転送装置の構成を示す構成図である。図1に示すように、本実施の形態にかかるMACフレーム転送装置は、スイッチ(SW)1と、ラインインタフェース部(A#1)2と、ラインインタフェース部(A#2)3、ラインインタフェース部(A#3)4、ラインインタフェース部(A#4)5と、を備えて構成されている。
スイッチ(SW)1は、ラインインタフェース部により入力されたMACフレームの転送を行うスイッチである。
ラインインタフェース部(A#1)2は、MACフレームの送信時・受信時の物理レイヤ及びMACレイヤの送信/受信終端を行い、受信したMACフレームの出力ラインインタフェース部の決定、MACアドレスの学習処理、MACフレームの廃棄処理を行う。このようなラインインタフェース部(A#1)2は、図1に示すように、物理レイヤ/MAC終端部6と、受信側送信元アドレス学習部7(以下、受信側MACsa学習部7と称する)と、入力フィルタリング部8と、送信ポート検索部9と、送信側送信元アドレス学習部10(以下、送信側MACda学習部10と称する)と、付加情報削除部11と、を備えて構成されている。なお、ラインインタフェース部(A#2)3、ラインインタフェース部(A#3)4およびラインインタフェース部(A#4)5もラインインタフェース部(A#1)2と同様の構成を有するが、ここでは、ラインインタフェース部(A#1)2について説明する。
物理レイヤ/MAC終端部6は、伝送路(ライン)のデータ符号変換、受信MACフレームの正常性のチェック、MACフレームの送信/受信処理等を行う。
受信側MACsa学習部7は、情報学習用の受信側学習テーブルを有し、受信MACフレームの送信元アドレス(MACsa)を該受信側学習テーブルに書き込み、記録する。そして、受信側学習テーブルに記録した後は、同一MACsaの学習がある場合は該受信側学習テーブルの更新を行う。また、記録した送信元アドレスと同一MACsaの受信が一定時間無い場合には、該当するMACアドレスを受信側学習テーブルから削除し、送信ポート検索部9へ削除したMACアドレス情報の通知を行う。また、受信側MACsa学習部7は、入力フィルタリング部8から入力されるMACアドレスで受信側学習テーブルを検索し、該MACアドレスが受信側学習テーブルにエントリされているか否かを入力フィルタリング部8に返信する。
入力フィルタリング部8は、受信MACフレームの宛先アドレス(MACda)を抽出し、このMACフレームの宛先アドレスを受信MACsa学習部4へ通知し、該当するMACアドレスが受信MACsa学習部4の学習テーブルに存在するか否かの返信を受ける。入力フィルタリング部8は、受信MACsa学習部4より該当するMACアドレスが存在するとの返信を受け取った場合には、受信したMACフレームを廃棄する。これにより、不要なMACフレームを排除することができる。また、入力フィルタリング部8は、受信MACsa学習部4より該当するMACアドレスが存在しないとの返信を受け取った場合には、受信MACフレームを通過させ、送信ポート検索部9に入力する。
送信ポート検索部9は、受信MACフレームの宛先アドレス(MACda)を抽出し、送信側MACsa学習部10へこのMACフレームの宛先アドレス(MACda)を転送する。送信ポート検索部9は、送信側MACsa学習部10が有する送信側学習テーブルにこの送信元アドレス(MACda)と同一のMACアドレスが存在した場合には、該送信側学習テーブルにMACアドレスと対で保持されている入力ラインインタフェース情報を送信側MACsa学習部10より受け取る。
そして、送信ポート検索部9は、この入力ラインインタフェース情報を出力ラインインタフェース情報として受信MACフレームに付加し、さらに自ラインインタフェース情報を入力ラインインタフェース情報として受信MACフレームに付加する。さらに送信ポート検索部9は、受信MACsa学習部4から転送される削除したMACアドレスの情報を受信MACフレームに付加し、図2に示す付加情報付きMACフレーム20を構成してSW1へ転送する。
また、送信ポート検索部9は、転送した送信元アドレス(MACda)と同一のMACアドレスが、送信側MACsa学習部10が有する送信側学習テーブルに存在しない場合には、送信側MACsa学習部10より「該当MACアドレス無し」の通知を受け取り、受信MACフレームに付加する出力ラインインタフェース情報を同報とする。
送信側MACsa学習部10は、SW1より転送された付加情報付きMACフレーム20よりMACsaと入力ラインインタフェース情報とを抽出する。付加情報付きMACフレーム20の構成例を図2に示す。この付加情報付きMACフレーム20は、付加情報30と、MACフレーム40とを有する。そして、付加情報30としては、出力ラインインタフェース情報31と、入力ラインインタフェース情報32と、エントリ削除情報33と、を有する。また、MACフレーム40には、MACフレームの送信元アドレス(MACda)41とMACフレームの送信元アドレス(MACsa)42とを有する。
そして、送信側MACsa学習部10は、情報学習用の送信側学習テーブルを有し、該送信側学習テーブルに、SW1より転送された付加情報付きMACフレーム20より抽出したMACsaを書き込み、記憶する。図3に送信側学習テーブルの一例を示す。この送信側学習テーブルには、エントリNo.と、該エントリNo.に対応するMACsaおよび入力ラインインタフェース情報と、これらのエントリ情報が有効であるか無効であるかの切り替え情報が書き込まれ、記憶される。これらのエントリ情報が有効であるか無効であるかの切り替え情報は、たとえば図3に示すように、有効である場合は「1」を、無効である場合は「0」を書き込む。
また、送信側MACsa学習部10は、送信側学習テーブルの入力ラインインタフェース情報に、前記の付加情報付きMACフレーム20より抽出した入力ラインインタフェース情報の書き込みを行う。送信側MACsa学習部10は、これらの書き込みを行う際に、図3に示す送信側学習テーブルにおける有効/無効の切り替えを、「有効(=1)」にして書き込みを行う。
さらに、送信側MACsa学習部10は、付加情報付きMACフレームに付加されている削除MACアドレスが送信側学習テーブルに存在する場合には、該当するMACアドレスを送信側学習テーブルから削除する。
また、送信側MACsa学習部10は、送信側学習テーブルにおいて付加情報付きMACフレーム20のMACsaが存在しない場合には、送信側学習テーブルの空き領域にMACsaと入力ラインインタフェース情報を対で書き込み、上記の切り替え情報をとして、「有効(=1)」を書き込む。
また、送信側MACsa学習部10は、送信側学習テーブルにおいて付加情報付きMACフレーム20のMACsaが存在する場合には、該MACsaと対になっている入力ラインインタフェース情報のみを図2に示す付加情報付きMACフレーム20の入力ラインインタフェース情報に上書きする。これにより、端末がラインインタフェースを移動した場合に迅速に対応することができる。
また、送信側MACsa学習部10は、付加情報付きMACフレーム20に付加されている削除MACアドレスが送信側学習テーブルに存在する場合には、該当するMACアドレスのエントリの有効/無効の切り替え情報を「無効」とすることによりこのMACアドレスを無効とする。そして、送信側MACsa学習部10は以上の処理を行った後に、付加情報付きMACフレーム20を付加情報削除部11に入力する。
付加情報削除部11は、MACフレームに付加されている入力ポート情報、出力ラインインタフェース情報、削除MACアドレス情報を削除し、元のMACフレームに戻す機能を有する。そして、付加情報削除部11は、元の状態に戻したMACフレームを物理レイヤ/MAC終端部6に入力する。
つぎに、このMACフレーム転送装置の動作について説明する。ここではラインインタフェース部(A#1)2に端末A(MACアドレス=A)が接続され、ラインインタフェース部(A#2)3に端末B(MACアドレス=B)が接続されて通信をする場合を例に説明する。ラインインタフェースおよびMACフレームはたとえばイーサネット(登録商標)とする。また、初期状態では各学習テーブルは、未学習状態とする。ラインインタフェース部タイプ(A#1)、(A#2)、(A#3)、(A#4)のラインインタフェース番号をそれぞれ1、2、3、4とする。
まず始めに、ラインインタフェース部(A#1)2に端末AよりMACフレーム1(MACda=B、MACsa=A)が入力され、つぎにラインインタフェース部(A#2)3に端末BよりMACフレーム2(MACda=A、MACsa=B)が入力されるものとする。
MACフレーム1がラインインタフェース部(A#1)2の物理レイヤ/MAC終端部6に入力されると、該物理レイヤ/MAC終端部6において伝送路符号の復号化、プリアンブルの削除、およびMACフレームの正常性の確認がおこなわれ、MACフレーム1aが出力される。
つぎに、物理レイヤ/MAC終端部6から出力されたMACフレーム1aは、入力フィルタリング部8および受信側MACsa学習部7に入力される。受信側MACsa学習部7では、MACsaの値であるAは未学習であるので、このMACsaを受信側MACsa学習部7の受信側学習テーブルに書き込み、記憶する。
また、入力フィルタリング部8では、入力されたMACフレーム1の宛先アドレス(MACda=B)bを抽出し、このMACフレーム1の宛先アドレス(MACda=B)bを受信側MACsa学習部7に通知する。受信側MACsa学習部7は、受信側学習テーブルをMACアドレス=Bで検索し、該MACアドレスのエントリ情報c、すなわちエントリの有無を入力フィルタリング部8に通知する。この場合、受信側MACsa学習部7の受信側学習テーブルにMACda=Bは存在しないので、「エントリ無し」の通知が受信側MACsa学習部7より入力フィルタリング部8に送られる。
そして、入力フィルタリング部8では、MACda=Bのエントリが「エントリ有り」の通知を受け取った場合には、MACフレーム1を廃棄する。また、入力フィルタリング部8は、MACda=Bのエントリが「エントリ無し」の通知を受け取った場合には、MACフレーム1aを通過させる。ここでは、入力フィルタリング部8は、受信側MACsa学習部7から「エントリ無し」の通知を受け取るため、MACフレーム1aを通過させ、該MACフレーム1aは送信ポート検索部9に入力される。
送信ポート検索部9では、MACフレーム1aのMACda=Bを再度抽出し、このMACフレーム1のMACda=Bを送信側MACsa学習部10に通知する。送信側MACsa学習部10は、図3に示す送信側学習テーブルをMACアドレス=Bで検索し、出力ラインインタフェース情報eとして該MACアドレスのエントリの有無を送信ポート検索部9に通知する。ここでは送信側学習テーブルが初期状態であり未学習状態であるため、送信側学習テーブルにMACアドレス=Bが存在しない。また、送信側学習テーブルの全エントリが無効を示すため、送信側MACsa学習部10から送信ポート検索部9に出力ラインインタフェース情報eとして「エントリ無し」が通知される。
さらに送信ポート検索部9では、図2に示すように付加情報をMACフレーム1の先頭に挿入して付加情報付きMACフレーム20を構成する。ここでMACフレーム1に挿入する付加情報は、出力ラインインタフェース情報(番号)、入力ラインインタフェース情報(番号)およびエントリ削除情報(削除MACアドレス)である。
出力ラインインタフェース情報(番号)には、送信側MACsa学習部10の送信側学習テーブルを検索した結果、一致するエントリが存在する場合には、送信側学習テーブルにMACアドレスと対で記録されている入力ラインインタフェース情報が挿入される。
また、送信ポート検索部9では、出力ラインインタフェース情報eとして「エントリ無し」の通知を受け取ることにより、MACフレーム1が未学習MACフレームであることが分かる。そこで、送信ポート検索部9は、全ラインインタフェースに同報するため出力ラインインタフェース情報には同報コードを挿入する。
入力ラインインタフェース情報(番号)は、入力ラインインタフェースの番号が挿入される。したがって、ここでは、入力ラインインタフェースの番号が「#1」であるので、入力ラインインタフェース情報(番号)は「1」となる。また、エントリ削除情報(削除MACアドレス)は、受信側MACsa学習部7でMACアドレスの削除が発生しておらず、受信側MACsa学習部7よりエントリ削除情報(削除MACアドレス)fとして「削除無し」が通知されるので、6byteのMACアドレスとして「FF−FF−FF−FF−FF−FF」のブロードキャストアドレスを書き込む。ここで、MACsaはユニキャストアドレスでありブロードキャストアドレスは学習しないため、削除アドレスが無い場合にはブロードキャストアドレスを適用する。
また、この場合、MACフレーム1のフレーム間ギャップは最低でもIPG12バイト、プリアンブル8バイトの計20バイトの間が空くため、最大20バイトの付加情報の挿入が可能である。
つぎに、付加情報付きMACフレーム20dはSW1に転送され、全ラインインタフェースに出力される。ここでは、ラインインタフェース部(A#1)2、(A#2)3、ラインインタフェース部(A#3)4、およびラインインタフェース部(A#4)5に出力される。
ラインインタフェース部(A#2)3、(A#3)4、(A#4)5の送信側MACsa学習部10では、入力された付加情報付きMACフレーム20dのMACsa=Aと付加情報の入力ラインインタフェース情報=1とを、送信側学習テーブルにエントリ情報が有効であるか無効であるかの切り替え情報を「有効(=1)」にして書き込む。ここでは、送信側学習テーブルは図4に示すように「MACアドレス=A」、「入力ラインインタフェース情報=1」、「切り替え情報=有効(=1)」となる。
さらに送信側MACsa学習部10では、付加情報のエントリ削除情報(削除MACアドレス)を抽出し、該エントリ削除情報(削除MACアドレス)が「FF−FF−FF−FF−FF−FF」以外であれば、送信側学習テーブルで同一のMACアドレスが「有効」としてエントリされている場合、そのエントリを消去するため該当MACアドレスのエントリの切り替え情報を「無効」にする。ここでは、エントリ削除情報(削除MACアドレス)が「FF−FF−FF−FF−FF−FF」であるので、エントリ削除情報(削除MACアドレス)fは、「削除無し」となる。したがって、エントリの切り替え情報の切り替え処理は行われない。そして付加情報付きMACフレーム20dを付加情報削除部11に転送する。
付加情報付きMACフレーム20dは、付加情報削除部11で付加情報を削除して元のMACフレーム1aの状態とされ、物理レイヤ/MAC終端部6に入力され、プリアンブルの付加、IPG調整および伝送路符号化の処理がなされた後にラインインタフェース部(A#2)3、(A#3)4、(A#4)5より出力される。
ラインインタフェース部(A#1)2では、入力された付加情報付きMACフレーム1について送信側MACsa学習部10にて、前記のラインインタフェース部(A#2)3、(A#3)4、(A#4)5と同様にMACsa=Aの学習が送信側MACsa学習部10の送信側学習テーブルでなされる。送信側MACsa学習部10の送信側学習テーブルはたとえば図4のようになる。さらにラインインタフェース部(A#1)2の送信側MACsa学習部10では、付加情報付きMACフレーム1の付加情報の入力ラインインタフェース情報が「1」であり、且つ自ラインインタフェース情報が「1」であり、付加情報付きMACフレーム1がSW1により折り返されたことが分かるので、付加情報付きMACフレーム1を廃棄する。
以上のようにしてMACフレーム1は入力されたラインインタフェース部以外のラインインタフェース部より出力される。また各ラインインタフェース部(A#1)2、(A#2)3、(A#3)4、(A#4)5の送信側MACsa学習部10内の送信側学習テーブルは図4の状態となる。
つぎに、端末Bよりラインインタフェース部(A#2)3にMACフレーム2(MACda=A、MACsa=B)のフレームが入力された場合の動作を説明する。ラインインタフェース部(A#2)3での物理レイヤ/MAC終端部6、受信側MACsa学習部7および入力フィルタリング部8の動作は前記のラインインタフェース部(A#1)2にMACフレーム1が入力された場合の動作と同様である。
送信ポート検索部9では、MACフレーム2のMACda=Aを抽出し、このMACフレーム2のMACda=Aを送信側MACsa学習部10に通知する。送信側MACsa学習部10は、図4の状態になっている送信側学習テーブルをMACda=Aで検索する。この場合、送信側学習テーブルにMACアドレス=Aが存在し、且つ有効であるので、送信側MACsa学習部10は「エントリ有り」、「出力ポート=1」の出力ラインインタフェース情報を送信ポート検索部9に通知する。また、受信側MACsa学習部7においてはMACアドレスの削除が発生していない。したがって、送信ポート検索部9ではMACフレーム2に付加情報として「出力ラインインタフェース情報=1」、「入力ラインインタフェース情報=2」、「エントリ削除情報(削除MACアドレス)=FF−FF−FF−FF−FF−FF」を付加しSW1にこの付加情報付きMACフレーム20dを転送する。
SW1では、付加情報の出力ラインインタフェース情報が1であるので、付加情報付きMACフレーム2をラインインタフェース部(A#1)2に転送する。
ラインインタフェース部(A#1)2の送信側MACsa学習部10では、入力された付加情報付きMACフレーム20dの「MACsa=B」と付加情報の「入力ラインインタフェース情報=2」を送信側学習テーブルに、切り替え情報を「有効」にして書き込む。ここでは、送信側学習テーブルは図5に示すように「MACsa=B」、「入力ラインインタフェース情報=2」、「切り替え情報=有効(=1)」のエントリが追加される。
さらに送信側MACsa学習部10では、付加情報付きMACフレーム20dの付加情報のエントリ削除情報(削除MACアドレス)を抽出する。そして、エントリ削除情報(削除MACアドレス)が「FF−FF−FF−FF−FF−FF」以外であれば、送信側学習テーブルで同一のMACアドレスが有効として存在している場合、そのエントリを消去するため該当MACアドレスのエントリの切り替え情報を「無効」に設定する。ここでは、削除MACアドレス情報が「FF−FF−FF−FF−FF−FF」であるので、エントリ削除情報(削除MACアドレス)fは、「削除無し」となる。したがって、エントリの切り替え情報の切り替え処理は行われない。
また、送信側MACsa学習部10では、付加情報付きMACフレーム20dの付加情報において「入力ラインインタフェース情報=2」であり、「自ラインインタフェース情報=1」であるので、付加情報付きMACフレーム20dを付加情報削除部11に転送する。そして、付加情報付きMACフレーム20dは、付加情報削除部11において付加情報が削除され、元のMACフレーム2の状態とされて物理レイヤ/MAC終端部6に入力され、プリアンブルの付加、IPG調整および伝送路符号化の処理がなされた後にラインインタフェース部(A#1)より出力される。
上記において説明した一連の学習動作によりラインインタフェース部(A#1)2の送信側MACsa学習部10内の送信側学習テーブルは図5に示すような状態になる。また、ラインインタフェース部(A#2)3の送信側MACsa学習部10内の送信側学習テーブルは図4に示すような状態になり、これにより端末Aと端末Bとの間の通信が可能となる。
以上のように、本実施の形態にかかるMACフレーム転送装置においては、伝送路より入力されたMACフレームの転送先の検索をラインインタフェース部の送信側MACsa学習部10の送信側学習テーブルで実施し、且つ未学習MACフレームについては全ラインインタフェース部にMACフレームを転送し、送信側MACsa学習部10の送信側学習テーブルにおいて学習する構成となっている。すなわち、このMACフレーム転送装置では、MACフレームをスイッチ部で集線する前にMACアドレス学習、宛先アドレスの検索を行うことができる。従来のMACフレーム転送装置では、スイッチ部で集線した後にMACアドレス学習、宛先アドレスの検索を実施する構成とされているため、ラインインタフェース数が増大した場合や、ラインインタフェース速度が高速になった場合には、MACアドレス学習処理時間、宛先アドレスの検索時間に許される時間が増大してしまい、処理速度が追いつかないという問題がある。
しかしながら、本実施の形態にかかるMACフレーム転送装置においては、上述した構成を有し、MACフレームをスイッチ部で集線する前にMACアドレス学習、宛先アドレスの検索を行うことができるため、ラインインタフェース数が増大した場合においても、MACアドレス学習テーブル管理・制御バス等を設けることなく、処理速度を各ラインインタフェース速度に抑えることができる。また、本実施の形態にかかるMACフレーム転送装置においては、ラインインタフェース速度が高速になった場合においても、MACアドレス学習テーブル管理・制御バス等を設けることなく、処理速度を各ラインインタフェース速度に抑えることができる。したがって、本実施の形態にかかるMACフレーム転送装置においては、学習処理の処理負荷の増大を確実に抑制し、迅速且つ安定したMACフレームの転送を実現することができるという効果を奏する。
実施の形態2.
上述した実施の形態1においては、送信側MACsa学習部10において未学習であるMACdaのみを送信ポート検索部9により全ラインインタフェースに同報する場合について説明した。この場合には、送信側MACsa学習部10の送信側学習テーブルが全てのラインインタフェース部で同一の学習内容となる構成とはされていない。実施の形態2においては送信側MACsa学習部10の送信側学習テーブルの学習内容を全てのラインインタフェース部で同一にする実施の形態について説明する。
上述した実施の形態1においては、送信側MACsa学習部10において未学習であるMACdaのみを送信ポート検索部9により全ラインインタフェースに同報する場合について説明した。この場合には、送信側MACsa学習部10の送信側学習テーブルが全てのラインインタフェース部で同一の学習内容となる構成とはされていない。実施の形態2においては送信側MACsa学習部10の送信側学習テーブルの学習内容を全てのラインインタフェース部で同一にする実施の形態について説明する。
図6は、この発明の実施の形態2にかかるフレーム転送装置であるMACフレーム転送装置の構成を示す構成図である。図6に示すように、本実施の形態にかかるMACフレーム転送装置は、スイッチ(SW)1と、ラインインタフェース部(B#1)102と、ラインインタフェース部(B#2)103、ラインインタフェース部(B#3)104、ラインインタフェース部(B#4)105と、を備えて構成されている。
また、ラインインタフェース部(B#1)102は、MACフレームの送信時・受信時の物理レイヤ及びMACレイヤの送信/受信終端を行い、受信したMACフレームの出力ラインインタフェース部の決定、MACアドレスの学習処理、MACフレームの廃棄処理を行う。このようなラインインタフェース部(B#1)102は、図6に示すように、物理レイヤ/MAC終端部6と、受信側送信元アドレス学習部B14(以下、受信側MACsa学習部B14と称する)と、入力フィルタリング部8と、送信ポート検索部B16と、送信側送信元アドレス学習部B17(以下、送信側MACda学習部B17と称する)と、付加情報削除部11と、を備えて構成されている。なお、ラインインタフェース部(B#2)103、ラインインタフェース部(B#3)104およびラインインタフェース部(B#4)105もラインインタフェース部(B#1)102と同様の構成を有するが、ここでは、ラインインタフェース部(B#1)102について説明する。
なお、図6においては、図1と同様の構成については同じ符号を付してある。そして、これらについての説明は上述した実施の形態1における説明を参照することとして、ここでは詳細な説明は省略する。したがって、以下においては、ラインインタフェース部(B#1)102が実施の形態1と異なる部分について説明する。
図6に示したラインインタフェース部(B#1)102が、図1に示したラインインタフェース部(A#1)2と異なる点は、受信側MACsa学習部7の代わりに受信側MACsa学習部B14を、送信ポート検索部9の代わりに送信ポート検索部B16を、そして送信側MACda学習部7の代わりに送信側MACsa学習部B17を備えることである。
受信側MACsa学習部B14は、実施例1において説明した受信側MACsa学習部7の機能に加え、受信側MACsa学習部B14内の受信側学習テーブルにおいて受信MACフレームのMACsaが未学習である場合に、MACsaを学習し、さらに送信ポート検索部B16に「MACsa未学習」の旨の通知gを出力する。
送信ポート検索部B16の基本的な機能は、実施例1において説明した送信ポート検索部9の機能と同一であるが、付加情報で付加する出力ラインインタフェース情報の同報情報の入れ方が異なる。実施の形態1における送信ポート検索部9では、送信側MACsa学習部10から出力インタフェース情報として「該当MACアドレス無し」の通知が送られてきた場合に同報としている。これに対して送信ポート検索部B16では、送信側MACsa学習部B17から「該当MACアドレス無し」の通知が送られてきた場合、または受信側MACsa学習部B14から「MACsa未学習」の通知が送られてきた場合に、出力ラインインタフェース情報を同報とする。すなわち、ラインインタフェース部で受信したMACフレームのMACsaが受信側MACsa学習部B14において学習済みであり且つMACdaが送信側MACsa学習部B17で学習済みである場合のみ、SW部1においてユニキャスト転送されることとなる。
送信側MACsa学習部B17は、実施例1に示した送信側MACsa学習部10の機能に加え、自ラインインタフェース番号と付加情報付きMACフレームの付加情報である入力ラインインタフェース情報の比較処理のつぎに以下の処理を行う。送信側MACsa学習部B17は、SW部1より転送された付加情報付きMACフレームに付加情報の出力ラインインタフェースが同報の場合、該付加情報付きMACフレームからMACdaを抽出し、自処理部内の送信側学習テーブルを検索する。そして、このMACdaが有効であるエントリが存在し、且つこのエントリの入力ラインインタフェース情報と自ラインインタフェース番号とが一致する場合、またはこのMACdaが有効であるエントリが存在しない場合に、付加情報付きMACフレームの廃棄処理を行わず付加情報削除部11に付加情報付きMACフレームを転送する。
つぎに、このMACフレーム転送装置の動作について説明する。実施例1の場合と同様に、ラインインタフェース部(B#1)102に端末A(MACアドレス=A)が接続され、ラインインタフェース部タイプB#2に端末B(MACアドレス=B)が接続されて通信を行う場合を例に説明する。ラインインタフェースおよびMACフレームは、たとえばイーサネット(登録商標)とする。また、初期状態では各学習テーブルは、未学習状態とする。各ラインインタフェース部(B#1)102、(B#2)103、(B#3)104、(B#4)105のラインインタフェース番号を1、2、3、4とする。
まず始めにラインインタフェース部(B#1)102に端末AよりMACフレーム1(MACda=B、MACsa=A)が入力され、ラインインタフェース部(B#2)103に端末BよりMACフレーム2(MACda=A、MACsa=B)が入力されるものとする。
MACフレーム1が、ラインインタフェース部(B#1)102に入力された場合の物理レイヤ/MAC終端部6および入力フィルタリング部8における動作は、実施の形態1の場合と同一である。すなわち、MACフレーム1がラインインタフェース部(B#1)102の物理レイヤ/MAC終端部6に入力されると、該物理レイヤ/MAC終端部6において伝送路符号の復号化、プリアンブルの削除、およびMACフレームの正常性の確認がおこなわれ、MACフレーム1aが出力される。
つぎに、物理レイヤ/MAC終端部6から出力されたMACフレーム1aは、入力フィルタリング部8および受信側MACsa学習部B14に入力される。受信側MACsa学習部B14では、MACsaの値であるAは未学習であるので、このMACsaを自処理部内の受信側学習テーブルに書き込み、記憶する。これ以降、受信側MACsa学習部B14では、同一のMACsaの学習がある場合は受信側学習テーブルの更新を行うが、初めて学習されたMACsaのMACフレームについては送信ポート検索部9にMACsa未学習信号、すなわち「MACsa未学習」の通知を出力する。これ以外の受信側MACsa学習部B14の動作は、実施の形態1の場合と同様である。
入力フィルタリング部8では、入力されたMACフレーム1aの宛先アドレス(MACda=B)bを抽出し、このMACフレーム1aの宛先アドレス(MACda=B)bを受信側MACsa学習部B14に通知する。受信側MACsa学習部B14は、受信側学習テーブルをMACアドレス=Bで検索し、該MACアドレスのエントリ情報c、すなわちエントリの有無を入力フィルタリング部8に通知する。この場合、受信側MACsa学習部7タイプB1の受信側学習テーブルにMACアドレス=Bは存在しないので、「エントリ無し」の通知が受信側MACsa学習部B14より入力フィルタリング部8に送られる。
入力フィルタリング部8では、MACda=Bについて「エントリ有り」の通知を受け取った場合には、MACフレーム1aを廃棄する。また、入力フィルタリング部8は、MACda=Bについて「エントリ無し」の通知を受け取った場合には、MACフレーム1aを通過させる。ここでは、入力フィルタリング部8は、受信側MACsa学習部B14からMACda=Bについて「エントリ無し」の通知を受け取るため、MACフレーム1aを通過させ、該MACフレーム1aは送信ポート検索部B16に入力される。
送信ポート検索部B16では、MACフレーム1aのMACda=Bを再度抽出し、MACフレーム1aのMACda=Bを送信側MACsa学習部B17に通知する。送信側MACsa学習部B17は、送信側学習テーブルをMACda=Bで検索し、出力ラインインタフェース情報eとして該MACアドレスのエントリの有無を送信ポート検索部B16に通知する。ここでは、送信側学習テーブルが初期状態であり未学習状態であるため、送信側学習テーブルにMACda=Bが存在しない。また、送信側学習テーブルの全エントリが無効を示すため、送信側MACsa学習部B17から送信ポート検索部B16に出力ラインインタフェース情報eとして「エントリ無し」の通知が送られる。
さらに送信ポート検索部B16では、図2に示すように付加情報をMACフレーム1aの先頭に挿入して付加情報付きMACフレーム20を構成する。ここで、MACフレーム1aに挿入する付加情報は、出力ラインインタフェース情報(番号)、入力ラインインタフェース情報(番号)およびエントリ削除情報(削除MACアドレス)である。
出力ラインインタフェース情報には、送信側MACsa学習部B17の送信側学習テーブルを検索した結果、一致するエントリが存在する場合には、送信側学習テーブルに対で記録されている入力ラインインタフェース情報が挿入される。
送信ポート検索部B16では、出力ラインインタフェース情報eとして送信側MACsa学習部B17から「エントリ無し」の通知が入力され、また、受信側MACsa部14から「MACsa未学習」の通知が入力されるので、受信MACフレームのMACsaおよびMACdaがともに未学習MACフレームであることが分かる。そこで、全ラインインタフェースに同報するため出力ラインインタフェース情報eには同報コードを挿入する。
入力ラインインタフェース情報(番号)は、入力ラインインタフェースの番号が挿入される。したがって、ここでは、入力ラインインタフェースの番号が「#1」であるので、入力ラインインタフェース情報(番号)は「1」となる。また、エントリ削除情報(削除MACアドレス)は、受信側MACsa学習部B14でMACアドレスの削除が発生していないので、受信側MACsa学習部B14よりエントリ削除情報(削除MACアドレス)fとして「削除無し」の通知が送られるので、6byteのMACアドレスとして「FF−FF−FF−FF−FF−FF」のブロードキャストアドレスを書き込む。
つぎに、付加情報が付加された付加情報付きMACフレーム20dはSW1に転送される。SW1では、出力ラインインタフェースが同報であるので、付加情報付きMACフレーム20dを全ラインインタフェース部に出力する。ここでは、ラインインタフェース部(B#1)102、ラインインタフェース部(B#2103)、ラインインタフェース部(B#3)104、およびラインインタフェース部(B#4)105に出力する。
ラインインタフェース部(B#1)102、(B#2)103、(B#3)104、(B#4)105の送信側MACsa学習部B17では、入力された付加情報付きMACフレーム20dのMACsa=Aと付加情報の入力ラインインタフェース情報=1とを、エントリ情報が有効であるか無効であるかの切り替え情報を「有効」にして送信側学習テーブルに書き込む。ここでは、送信側学習テーブルは図4に示すように「MACアドレス=A」、「入力ラインインタフェース情報=1」、「切り替え情報=有効(=1)」となる。さらに送信側MACsa学習部B17では、付加情報のエントリ削除情報(削除MACアドレス)を抽出し、該エントリ削除情報(削除MACアドレス)が「FF−FF−FF−FF−FF−FF」以外であれば、送信側学習テーブルで同一のMACアドレスが「有効」としてエントリされている場合、そのエントリを消去するため該当MACアドレスのエントリの切り替え情報を「無効」にする。ここでは、エントリ削除情報(削除MACアドレス)が「FF−FF−FF−FF−FF−FF」であるので、エントリ削除情報(削除MACアドレス)fは、「削除無し」となる。
また送信側MACsa学習部B17では、付加情報付きMACフレーム20dの付加情報の入力ラインインタフェース情報と自入力ラインインタフェース番号との比較を行う。そして、これらが一致した場合には、付加情報付きMACフレーム20dを廃棄する。また、これらが一致しない場合には付加情報付きMACフレーム20dの廃棄は行わず、送信側MACsa学習部B17において続きの処理を行う。ここでは、ラインインタフェース部(B#1)では上記の情報が一致するので付加情報付きMACフレーム20dを廃棄する。また、ラインインタフェース部(B#2)、(B#3)、(B#4)では上記の情報が一致しないので、付加情報付きMACフレーム20dの廃棄は行わず、それぞれの送信側MACsa学習部B17において続きの処理を行う。
送信側MACsa学習部B17では、付加情報付きMACフレーム20dの付加情報の出力ラインインタフェース情報が同報の場合、MACda=Bで送信側学習テーブルを検索する。そして、送信側学習テーブルにエントリが有効で存在し、且つ送信側学習テーブルのエントリの入力ラインインタフェース情報がラインインタフェース部の番号と一致している場合、または送信側学習テーブルに有効なエントリが無い場合に付加情報付きMACフレーム20dを、付加情報削除部11へ入力する。
また、送信側MACsa学習部B17は、MACda=Bで送信側学習テーブルを検索し、送信側学習テーブルの送信側学習テーブルにエントリが有効で存在し、且つ送信側学習テーブルのエントリの入力ラインインタフェース情報がラインインタフェース部の番号と一致していない場合には、付加情報の付いたMACフレーム1、すなわち付加情報付きMACフレーム20dを廃棄する。
また、送信側MACsa学習部B17は、付加情報付きMACフレーム20dの付加情報の出力ラインインタフェース情報が同報以外の場合には、MACdaで送信側学習テーブルの検索は行わず、付加情報付きMACフレーム20dを付加情報削除部11へ入力する。ここでは、ラインインタフェース部(B#2)103、(B#3)104、(#B4)105の送信側学習テーブルにはMACアドレス=Bのエントリが無いのでラインインタフェース部(B#2)103、(B#3)104、(#B4)105の送信側MACsa学習部B17は、付加情報付きMACフレーム20dを付加情報削除部11へ入力する。この後の付加情報削除部11および物理レイヤ/MAC終端部6における動作は実施の形態1の場合と同様である。
すなわち、付加情報付きMACフレーム20dは、付加情報削除部11において付加情報が削除され、元のMACフレーム1aの状態とされて物理レイヤ/MAC終端部6に入力され、プリアンブルの付加、IPG調整および伝送路符号化の処理がなされた後にラインインタフェース部(B#2)103、(B#3)104、(#B4)105より出力される。
以上のようにして、MACフレーム1は入力されたラインインタフェース部以外のラインインタフェース部より出力される。
つぎに、端末Bよりラインインタフェース部(B#2)103にMACフレーム2(MACda=A、MACsa=B)が入力された場合の動作を説明する。ラインインタフェース部(B#2)103での物理レイヤ/MAC終端部6、受信側MACsa学習部B14、入力フィルタリング部8の動作はラインインタフェース部タイプ(B#1)にMACフレーム1が入力された場合の動作と同様である。
送信ポート検索部B16にMACフレーム2(MACda=A、MACsa=B)が入力されると、送信ポート検索部B16では該MACフレーム2のMACda=Aを抽出し、このMACda=Aを送信側MACsa学習部B17に通知する。送信側MACsa学習部B17では、MACアドレス=Aで自処理部内の送信側学習テーブルを検索する。このとき、送信側MACsa学習部B17の送信側学習テーブルの内容は図4の状態であり、MACアドレス=Aが存在し、且つ有効であるので、送信側MACsa学習部B17は「エントリ有り」、「出力ポート=1」の出力ラインインタフェース情報を送信ポート検索部B16に通知する。また、受信側MACsa部14より「MACsa未学習」の通知が入力される。
さらに送信ポート検索部B16では、MACフレーム2に付加情報を挿入して付加情報付きMACフレーム20を構成するが、この場合、挿入する出力ラインインタフェース情報は、送信側MACsa学習部B17から「エントリ有り」の通知があるが、受信側MACsa学習部14から「MACsa未学習」の通知gが入力されるので全ポートに同報するコードを挿入する。また、その他の付加情報として、入力ラインインタフェース情報=2」、「エントリ削除情報=FF−FF−FF−FF−FF−FF」を付加し、SW1に付加情報付きMACフレーム20dを転送する。
SW1では、付加情報の出力ラインインタフェース情報が同報コードなので付加情報付きMACフレーム20dをラインインタフェース部(B#1)102、(B#2)103、(B#3)104、(#B4)105に転送する。
つぎに、付加情報付きMACフレーム2をSW1より受け取ったラインインタフェース部(B#1)102、(B#2)103、(B#3)104、(#B4)105の動作を個別に説明する。
付加情報付きMACフレーム20dをSW1より受け取ったラインインタフェース部(B#1)102の送信側MACsa学習部B17は、付加情報付きMACフレーム20dのMACsaと付加情報の入力ラインインタフェース情報を送信側学習テーブルに、エントリ情報が有効であるか無効であるかの切り替え情報を「有効」にして書き込む。ラインインタフェース部タイプ(B#1)102の送信側MACsa学習部B17の送信側学習テーブルは図5のようになる。また送信側学習テーブルへの書き込み条件は実施の形態1の場合と同様である。
また送信側MACsa学習部B17では、付加情報付きMACフレーム20dの付加情報の入力ラインインタフェース情報と自入力ラインインタフェース番号との比較を行う。この場合、これらは一致していなので、付加情報付きMACフレーム2はこの処理では廃棄されない。さらに付加情報付きMACフレーム20dの付加情報の出力ラインインタフェース情報が同報なので、MACda=Aで送信側学習テーブルを検索する。ここで、送信側学習テーブルにエントリが有効で存在し、且つ送信側学習テーブルのエントリの入力ポート情報がラインインタフェース部の番号と一致しているので、付加情報付きMACフレーム20dを付加情報削除部11へ入力する。
付加情報削除部11および物理レイヤ/MAC終端部6の動作は実施の形態1の場合と同様である。すなわち、付加情報付きMACフレーム20dは、付加情報削除部11で付加情報が削除されて元のMACフレーム2の状態になり、物理レイヤ/MAC終端部6に入力されて、プリアンブルの付加、IPG調整、伝送路符号化の処理がなされラインインタフェース部(B#1)102から端末Aへ出力される。
つぎに、付加情報付きMACフレーム2をSW1より受け取ったラインインタフェース部(B#2)の送信側MACsa学習部B17は、付加情報付きMACフレーム20dのMACsa=Bと付加情報の入力ラインインタフェース情報とを、エントリ情報が有効であるか無効であるかの切り替え情報を「有効」にして送信側学習テーブルに書き込む。ここでは、ラインインタフェース部(B#2)103の送信側MACsa学習部B17内の送信側学習テーブルは図5のようになる。
また、送信側MACsa学習部B17は、付加情報付きMACフレーム20dの付加情報の入力ラインインタフェース情報と自入力ラインインタフェース番号を比較する。そしてこれらの情報が一致しているので、付加情報付きMACフレーム2を廃棄する。したがって、MACフレーム2は、ラインインタフェース部(B#2)103からは出力されない。
付加情報付きMACフレーム20dをSW1より受け取ったラインインタフェース部(B#3)104およびラインインタフェース部(B#4105)の送信側MACsa学習部B17は、付加情報付きMACフレーム20dのMACsaと付加情報の入力ラインインタフェース情報とを、エントリ情報が有効であるか無効であるかの切り替え情報を「有効」にして送信側学習テーブルに書き込む。ここでは、ラインインタフェース部(B#3)104およびラインインタフェース部(B#4)105の送信側MACsa学習部B17の送信側学習テーブルは図5のようになる。
また、ラインインタフェース部(B#3)104およびラインインタフェース部(B#4)105の送信側MACsa学習部B17は、付加情報付きMACフレーム20dの付加情報の入力ラインインタフェース情報と自入力ラインインタフェース番号とを比較する。ここでは、これらの情報が一致していないので送信側MACsa学習部B17ではつぎの処理へ進む。送信側MACsa学習部B17では、付加情報付きMACフレーム20dの付加情報の出力ラインインタフェース情報が同報なので、MACda=Aで送信側学習テーブルの検索を行う。そして、送信側学習テーブルにエントリが有効で存在し、且つ送信側学習テーブルのエントリの入力ラインインタフェース情報がラインインタフェース部の番号と一致していないので、付加情報付きMACフレーム20dを廃棄する。したがって、MACフレーム2はラインインタフェース部(B#3)104およびラインインタフェース部(B#4)105からは出力されない。
本実施の形態にかかるMACフレーム転送装置においては、上記のような処理が行われることによりラインインタフェース部(B#1)102、ラインインタフェース部(B#2)103、ラインインタフェース部(B#3)104、およびラインインタフェース部(B#4)105の送信側MACsa学習部B17における送信側学習テーブルは全て図5に示す状態となる。そして、MACフレーム2は端末Aが存在するラインインタフェース部(B#1)102のみから出力され、他のラインインタフェース部においては廃棄される。
以上のように、本実施の形態にかかるMACフレーム転送装置においては、伝送路より入力されたMACフレームの転送先の検索をラインインタフェース部の送信側MACsa学習部B17の送信側学習テーブルで実施し、且つMACsaを未学習のMACフレームについては他の全ラインインタフェース部に転送し、送信側MACsa学習部B17にて学習・廃棄する構成となっている。すなわち、このMACフレーム転送装置では、MACフレームをスイッチ部で集線する前にMACアドレス学習、宛先アドレスの検索を行うことができる。また、このMACフレーム転送装置では、送信側MACsa学習部B17の送信側学習テーブルを全ラインインタフェースで同一のテーブル内容にすることが可能であり、これにより全ラインインタフェースにおいて迅速なMACフレームの交換が可能となる。
これにより、本実施の形態にかかるフレーム転送装置においては、ラインインタフェース数が増大した場合においても、MACアドレス学習テーブル管理・制御バス等を設けることなく、処理速度を各ラインインタフェース速度に抑えることができる。また、本実施の形態にかかるMACフレーム転送装置においては、ラインインタフェース速度が高速になった場合においても、MACアドレス学習テーブル管理・制御バス等を設けることなく、処理速度を各ラインインタフェース速度に抑えることができる。したがって、本実施の形態にかかるMACフレーム転送装置においては、学習処理の処理負荷の増大を確実に抑制し、迅速且つ安定したMACフレームの転送を実現することができるという効果を奏する。
以上のように、本発明にかかるフレーム転送装置は、ラインインタフェース数が多いフレーム転送装置や、ラインインタフェース速度が高速のフレーム転送装置に有用である。
1 SW部
2 ラインインタフェース部
3 ラインインタフェース部
4 ラインインタフェース部
5 ラインインタフェース部
6 物理レイヤ/MAC終端部
7 受信側MACsa学習部
8 入力フィルタリング部
9 送信ポート検索部
10 送信側MACsa学習部
11 付加情報削除部
a MACフレーム
b 宛先アドレス
c エントリ情報
d 付加情報付きMACフレーム
e 出力ラインインタフェース情報
f エントリ削除情報(削除MACアドレス情報)
g MACsa未学習通知
2 ラインインタフェース部
3 ラインインタフェース部
4 ラインインタフェース部
5 ラインインタフェース部
6 物理レイヤ/MAC終端部
7 受信側MACsa学習部
8 入力フィルタリング部
9 送信ポート検索部
10 送信側MACsa学習部
11 付加情報削除部
a MACフレーム
b 宛先アドレス
c エントリ情報
d 付加情報付きMACフレーム
e 出力ラインインタフェース情報
f エントリ削除情報(削除MACアドレス情報)
g MACsa未学習通知
Claims (7)
- スイッチ部と複数のラインインタフェース部とを備えて構成されるフレーム転送装置であって、
前記ラインインタフェースは、
前記スイッチ部から転送されたMACフレームの送信元アドレスと送信元ラインインタフェース情報とを学習する第1の学習手段と、
外部から受信したMACフレームの宛先アドレスで前記第1の学習手段を検索し、該当するアドレスが存在する場合に、該アドレスの送信元ラインインタフェース情報と自ラインインタフェース情報とを宛先ラインインタフェース情報として前記受信したMACフレームに付加して前記スイッチ部に送信する手段と、
を有し、
前記スイッチ部は、前記付加された宛先ラインインタフェース情報に基づいて前記MACフレームを前記複数のラインインタフェースに転送する手段を有すること、
を特徴とするフレーム転送装置。 - 前記外部から受信したMACフレームの送信元アドレスを学習する第2の学習手段と、
前記外部から受信したMACフレームの宛先アドレスで前記第2の学習手段を検索し、該当するアドレスが存在する場合に、前記MACフレームを廃棄する手段と、
備えることを特徴とする請求項1に記載のフレーム転送装置。 - 前記第2の学習テーブルで学習した送信元アドレスと同一の送信元アドレスを有するMACフレームを所定の期間内に受信しない場合に、前記第2の学習テーブルから前記送信元アドレスを削除する手段を備えること
を特徴とする請求項2に記載のフレーム転送装置。 - 前記第2の学習テーブルから削除した送信元アドレスを前記受信したMACフレームに付加して前記スイッチ部に送信する手段と、
前記削除した送信元アドレスが付加されたMACフレームを受信し、該送信元アドレスが前記第2の学習テーブルで学習済みである場合に該送信元アドレスを無効とする手段と、
を備えることを特徴とする請求項3に記載のフレーム転送装置。 - 前記外部から受信したMACフレームの宛先アドレスで前記第1の学習手段を検索し、該当するアドレスが存在しない場合に、前記宛先ラインインタフェース情報を全ラインインタフェースに同報として前記スイッチ部に送信する手段と、
前記宛先ラインインタフェース情報が同報とされたMACフレームを受信し、自インタフェース情報と前記宛先ラインインタフェース情報に含まれる送信元ラインインタフェース情報とが一致した場合に該MACフレームを廃棄する手段と、
を備えることを特徴とする請求項1〜4のいずれか1つに記載のフレーム転送装置。 - スイッチ部と複数のラインインタフェース部とを備えて構成されるフレーム転送装置であって、
前記ラインインタフェースは、
前記スイッチ部から転送されたMACフレームの送信元アドレスと送信元ラインインタフェース情報とを学習する第1の学習手段と、
前記外部から受信したMACフレームの送信元アドレスを学習する第2の学習手段と、
前記外部から受信したMACフレームの送信元アドレスが前記第2の学習手段において未学習である場合、または前記外部から受信したMACフレームの宛先アドレスが前記第1の学習手段において未学習である場合に、前記宛先ラインインタフェース情報を全ラインインタフェースに同報として前記スイッチ部に送信する手段と、
前記宛先ラインインタフェース情報が同報とされたMACフレームを受信し、自インタフェース情報と前記宛先ラインインタフェース情報に含まれる送信元ラインインタフェース情報とが一致した場合に該MACフレームを廃棄する手段と、
を有し、
前記スイッチ部は、前記付加された宛先ラインインタフェース情報に基づいて前記MACフレームを前記複数のラインインタフェースに転送する手段を有すること
を特徴とするフレーム転送装置。 - 前記宛先ラインインタフェース情報が同報とされたMACフレームを受信し、該MACフレームの送信元アドレスが前記第1の学習手段において学習済みであり、且つ自ラインインタフェース情報と該MACフレームに付加された宛先ラインインタフェース情報とが異なる場合に該MACフレームを廃棄する手段を備えること
を特徴とする請求項6に記載のフレーム転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276544A JP2006094094A (ja) | 2004-09-24 | 2004-09-24 | フレーム転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276544A JP2006094094A (ja) | 2004-09-24 | 2004-09-24 | フレーム転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006094094A true JP2006094094A (ja) | 2006-04-06 |
Family
ID=36234640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004276544A Pending JP2006094094A (ja) | 2004-09-24 | 2004-09-24 | フレーム転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006094094A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114408A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | パケット中継装置、パケット中継装置における廃棄パケットの転送方法、およびそのプログラム |
US8203650B2 (en) | 2006-10-31 | 2012-06-19 | Kabushiki Kaisha Toshiba | Pull-down signal detecting apparatus, pull-down signal detecting method, and video-signal converting apparatus |
JP2012209855A (ja) * | 2011-03-30 | 2012-10-25 | Nec Corp | スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム |
-
2004
- 2004-09-24 JP JP2004276544A patent/JP2006094094A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8203650B2 (en) | 2006-10-31 | 2012-06-19 | Kabushiki Kaisha Toshiba | Pull-down signal detecting apparatus, pull-down signal detecting method, and video-signal converting apparatus |
WO2008114408A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | パケット中継装置、パケット中継装置における廃棄パケットの転送方法、およびそのプログラム |
JP4793491B2 (ja) * | 2007-03-20 | 2011-10-12 | 富士通株式会社 | パケット中継装置、パケット中継装置における廃棄パケットの転送方法、およびそのプログラム |
US8194561B2 (en) | 2007-03-20 | 2012-06-05 | Fujitsu Limited | Packet relay device and method for transferring packet therein |
JP2012209855A (ja) * | 2011-03-30 | 2012-10-25 | Nec Corp | スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1019833B1 (en) | Mechanism for packet field replacement in a multi-layered switched network element | |
US6226385B1 (en) | Encryption communication system capable of reducing network managing workload | |
EP1180883B1 (en) | Distributed source learning for data communication switch | |
CN100566282C (zh) | 控制组播数据转发的设备及方法 | |
US7957384B2 (en) | Multiple virtual local area network databases in a switch with a relational lookup engine | |
US7970007B2 (en) | Communication apparatus and retrieval table management method used for communication apparatus | |
US6807182B1 (en) | Stacked network devices including a protocol engine and distributed trunk ports and method of operating same | |
EP1713212B1 (en) | Filtering frames at an input port of a switch | |
EP1892891A2 (en) | Network device and data control program | |
US8194561B2 (en) | Packet relay device and method for transferring packet therein | |
JPH05199229A (ja) | ブリッジ様データ転送を可能にする多重ホップ転送メッセージを用いるルータ | |
CN101877671A (zh) | 镜像报文的发送方法、交换芯片及以太网路由器 | |
US20070230469A1 (en) | Transmission apparatus | |
JP2006173785A (ja) | ループ検出方法及び装置 | |
EP2211509A2 (en) | Network communication node | |
KR20070078347A (ko) | Ppp 멀티링크를 지원하는 시스템에서의 멀티캐스트트래픽 포워딩 장치 및 제어방법 | |
JP4392316B2 (ja) | フレーム中継装置 | |
US7505476B2 (en) | Packet transfer path control apparatus and control program therefor | |
US6542503B1 (en) | Multicast echo removal | |
RU2581558C1 (ru) | Узел связи, система связи, устройство управления, способ пересылки пакета и программа | |
JP2006094094A (ja) | フレーム転送装置 | |
JP4040045B2 (ja) | データ転送装置 | |
JP2008054058A (ja) | データ伝送方法及び装置 | |
JP4461017B2 (ja) | データパケットルーティング方法及び当該方法を実現するための装置 | |
KR101442567B1 (ko) | 링 네트워크 토폴로지에서 프레임기반 라우팅을 이용한 프레임 무손실 통신 방법 |