JP2006093228A - Wiring circuit board - Google Patents

Wiring circuit board Download PDF

Info

Publication number
JP2006093228A
JP2006093228A JP2004273728A JP2004273728A JP2006093228A JP 2006093228 A JP2006093228 A JP 2006093228A JP 2004273728 A JP2004273728 A JP 2004273728A JP 2004273728 A JP2004273728 A JP 2004273728A JP 2006093228 A JP2006093228 A JP 2006093228A
Authority
JP
Japan
Prior art keywords
layer
metal oxide
terminal
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004273728A
Other languages
Japanese (ja)
Other versions
JP4347776B2 (en
Inventor
Atsushi Ishii
淳 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004273728A priority Critical patent/JP4347776B2/en
Publication of JP2006093228A publication Critical patent/JP2006093228A/en
Application granted granted Critical
Publication of JP4347776B2 publication Critical patent/JP4347776B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring circuit board that can effectively prevent the electrostatic breakdown of a mounted component by removing static electricity of not only from an insulating layer but also from a terminal section. <P>SOLUTION: After a conductor layer 3 composed of a wiring circuit pattern is formed on a base insulating layer 2, a cover insulating layer 4 is formed on the insulating layer 2 to cover the conductor layer 3 and to form an opening 5 for terminal, and the exposed portion of the conductor layer 3 exposed from the opening 5 is used as the terminal 6. Then a metal oxide layer 7 is formed continuously on almost all surface of the cover insulating layer 4, the peripheral side face of the opening 5, and the peripheral end 9 of the surface of the terminal 6. When this wiring circuit board 1 is used, the electrostatic breakdown of the mounted electronic component can be prevented effectively even when the cover insulating layer 4 and terminal 6 are electrostatically charged by static electricity, because the static electricity can be removed by the metal oxide layer 7. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、配線回路基板、詳しくは、電子部品を実装する配線回路基板に関する。   The present invention relates to a printed circuit board, and more particularly to a printed circuit board on which electronic components are mounted.

フレキシブル配線回路基板などの配線回路基板は、例えば、銅箔などの導体層の片面または両面に、ポリイミド樹脂などの絶縁層が積層されることにより形成されており、各種の電気機器や電子機器の分野において、広く用いられている。
このような配線回路基板に、電子部品を実装する場合には、その実装工程において、静電気により電子部品が破壊されることがある。 A printed circuit board such as a flexible printed circuit board is formed by laminating an insulating layer such as a polyimide resin on one or both sides of a conductor layer such as a copper foil. Widely used in the field.
When electronic components are mounted on such a printed circuit board, the electronic components may be destroyed by static electricity in the mounting process.

そのため、例えば、フレキシブル回路基板において、絶縁層の表面に、蒸着法、スパッタリング法、無電解めっき法などにより金属層を形成して、静電気のアースまたは低減を図ることが提案されている（例えば、特許文献１参照）。
特開平８−１５３９４０号公報 Therefore, for example, in a flexible circuit board, it has been proposed to form a metal layer on the surface of an insulating layer by a vapor deposition method, a sputtering method, an electroless plating method, or the like so as to reduce or prevent static electricity (for example, Patent Document 1).
JP-A-8-153940

ところで、配線回路基板には、電子部品を実装するための端子部が、絶縁層を開口して、その開口部から露出する導体層の露出部分として、設けられている。
そして、電子部品の実装工程においては、その端子部（つまり、導体層の露出部分）にも、若干の静電気が帯電する場合がある。端子部に静電気が帯電すると、やはり、実装される電子部品が静電気によって破壊されるおそれがある。 By the way, a terminal portion for mounting an electronic component is provided on the printed circuit board as an exposed portion of the conductor layer that opens through the insulating layer and is exposed from the opening.
In the mounting process of the electronic component, some static electricity may be charged also in the terminal portion (that is, the exposed portion of the conductor layer). If the terminal portion is charged with static electricity, the mounted electronic component may be destroyed by the static electricity.

しかるに、特許文献１に記載のフレキシブル回路基板では、絶縁層の静電気を除去できても、端子部の静電気を除去することはできず、そのため、静電気破壊に対して敏感である電子部品の静電気破壊の防止対策としては、不十分である。
本発明の目的は、絶縁層のみならず、端子部の静電気をも除去することにより、実装される部品の静電気破壊を効果的に防止することのできる、配線回路基板を提供することにある。 However, in the flexible circuit board described in Patent Document 1, even if the static electricity of the insulating layer can be removed, the static electricity of the terminal portion cannot be removed. It is not enough as a preventive measure.
An object of the present invention is to provide a printed circuit board capable of effectively preventing electrostatic breakdown of a mounted component by removing not only an insulating layer but also static electricity of a terminal portion.

上記の目的を達成するため、本発明の配線回路基板は、導体層と、前記導体層に隣接する絶縁層と、前記絶縁層が開口されることにより露出される導体層からなる端子部とを備えた配線回路基板であって、前記絶縁層の表面と、前記端子部の表面の一部とに、酸化金属層が形成されていることを特徴としている。
この配線回路基板では、酸化金属層が、絶縁層の表面と端子部の表面の一部とに形成されている。そのため、絶縁層および端子部が、静電気により帯電しても、その静電気を酸化金属層によって除去することができる。また、この配線回路基板では、各端子部においては、酸化金属層が、その表面の一部のみに形成されているので、部品の実装が阻害されることはなく、部品との接続信頼性が低下することを防止することができる。 In order to achieve the above object, a wired circuit board according to the present invention comprises a conductor layer, an insulating layer adjacent to the conductor layer, and a terminal portion comprising a conductor layer exposed by opening the insulating layer. The printed circuit board includes a metal oxide layer formed on a surface of the insulating layer and a part of the surface of the terminal portion.
In this printed circuit board, the metal oxide layer is formed on the surface of the insulating layer and part of the surface of the terminal portion. Therefore, even if the insulating layer and the terminal portion are charged by static electricity, the static electricity can be removed by the metal oxide layer. Further, in this wired circuit board, the metal oxide layer is formed only on a part of the surface of each terminal portion, so that mounting of the component is not hindered and connection reliability with the component is improved. It is possible to prevent the decrease.

また、本発明の配線回路基板は、導体層と、前記導体層に隣接する絶縁層と、前記絶縁層が開口されることにより露出される導体層からなる端子部とを備えた配線回路基板であって、前記端子部が設けられている部分とは異なる部分において、前記絶縁層が開口されることにより露出される導体層からなる導体露出部を備え、前記絶縁層の表面と、前記導体露出部の表面とに、酸化金属層が形成されていることを特徴としている。   The wired circuit board according to the present invention is a wired circuit board comprising a conductor layer, an insulating layer adjacent to the conductor layer, and a terminal portion made of a conductor layer exposed by opening the insulating layer. A conductor exposed portion made of a conductor layer exposed by opening the insulating layer in a portion different from the portion where the terminal portion is provided, the surface of the insulating layer, and the conductor exposed A metal oxide layer is formed on the surface of the portion.

この配線回路基板では、酸化金属層が、絶縁層の表面と導体露出部の表面とに形成されている。また、導体露出部は、端子部が設けられている導体層において、その端子部が設けられている部分とは、異なる部分に設けられている。そのため、絶縁層および端子部が、静電気により帯電しても、その静電気を酸化金属層によって除去することができる。さらに、この配線回路基板では、各端子部の表面に、酸化金属層を形成する必要がないため、部品の実装が阻害されることはなく、部品との接続信頼性が低下することを防止することができる。   In this printed circuit board, the metal oxide layer is formed on the surface of the insulating layer and the surface of the exposed conductor. Moreover, the conductor exposed part is provided in a different part from the part in which the terminal part is provided in the conductor layer in which the terminal part is provided. Therefore, even if the insulating layer and the terminal portion are charged by static electricity, the static electricity can be removed by the metal oxide layer. Further, in this wired circuit board, since it is not necessary to form a metal oxide layer on the surface of each terminal portion, mounting of the components is not hindered and connection reliability with the components is prevented from being lowered. be able to.

本発明の配線回路基板によれば、絶縁層および端子部が、静電気により帯電しても、その静電気を酸化金属層によって除去することができる。そのため、実装される部品の静電気破壊を効果的に防止することができる。   According to the wired circuit board of the present invention, even if the insulating layer and the terminal portion are charged by static electricity, the static electricity can be removed by the metal oxide layer. Therefore, it is possible to effectively prevent electrostatic breakdown of the mounted components.

図１において、（ａ）は、本発明の配線回路基板の一実施形態を示す要部断面図であり、（ｂ）は、（ａ）に対応する要部平面図である。
図１（ａ）に示すように、この配線回路基板１は、フレキシブル配線回路基板であって、長手方向に延びる帯状をなし、ベース絶縁層２と、ベース絶縁層２の上に積層形成された導体層３と、導体層３の上に積層形成されたカバー絶縁層４とを備えている。 In FIG. 1, (a) is a principal part sectional view which shows one Embodiment of the wired circuit board of this invention, (b) is a principal part top view corresponding to (a).
As shown in FIG. 1A, the printed circuit board 1 is a flexible printed circuit board, has a strip shape extending in the longitudinal direction, and is formed on the base insulating layer 2 and the base insulating layer 2. A conductor layer 3 and a cover insulating layer 4 laminated on the conductor layer 3 are provided.

ベース絶縁層２は、例えば、図１（ｂ）に示すように、長手方向に延びる矩形板状に形成されている。
導体層３は、ベース絶縁層２の表面に、複数の配線３ａ、３ｂ、３ｃおよび３ｄからなる配線回路パターンとして形成されている。
各配線３ａ、３ｂ、３ｃおよび３ｄは、この配線回路基板１の長手方向に沿って、配線回路基板１の長手方向一端縁の近傍まで延び、かつ、幅方向（配線回路基板１の長手方向と直交する方向）において、互いに間隔を隔てて並列配置されるように形成されている。 The base insulating layer 2 is formed in a rectangular plate shape extending in the longitudinal direction, for example, as shown in FIG.
The conductor layer 3 is formed on the surface of the base insulating layer 2 as a wiring circuit pattern including a plurality of wirings 3a, 3b, 3c and 3d.
Each of the wirings 3a, 3b, 3c and 3d extends along the longitudinal direction of the wiring circuit board 1 to the vicinity of one end edge in the longitudinal direction of the wiring circuit board 1, and the width direction (the longitudinal direction of the wiring circuit board 1 and In the direction perpendicular to each other), the electrodes are arranged in parallel with a space therebetween.

カバー絶縁層４は、ベース絶縁層２の表面に、複数の配線３ａ、３ｂ、３ｃおよび３ｄを被覆するように形成されている。また、このカバー絶縁層４には、その一端部において、各配線３ａ、３ｂ、３ｃおよび３ｄと積層方向において対向する部分が、それぞれ略矩形状に開口されることにより、各配線３ａ、３ｂ、３ｃおよび３ｄに対応する端子用開口部５が、それぞれ形成されている。   The insulating cover layer 4 is formed on the surface of the insulating base layer 2 so as to cover the plurality of wirings 3a, 3b, 3c and 3d. In addition, the cover insulating layer 4 has an opening in a substantially rectangular shape at one end of the cover insulating layer 4 that faces the wirings 3a, 3b, 3c, and 3d. Terminal openings 5 corresponding to 3c and 3d are respectively formed.

また、この配線回路基板１では、図１（ａ）に示すように、カバー絶縁層４の各端子用開口部５から露出する各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）の露出部分が、電子部品を実装するための端子部６とされている。
そして、この配線回路基板１では、図１（ｂ）に示すように、カバー絶縁層４の表面のほぼ全面（配線回路基板１の一方側端縁を除く全面、以下同じ。）と、各端子部６の表面の一部とに、酸化金属層７が形成されている。すなわち、酸化金属層７は、カバー絶縁層４の表面のほぼ全面に形成されるとともに、各端子部６においては、カバー絶縁層４の表面から、まず、各端子用開口部５の周側面８に連続して延び、次いで、その周側面８から、各端子部６の表面の周端部９まで連続して延びるように、形成されている。つまり、酸化金属層７は、各端子部６の表面の周端部９において、矩形枠状に形成されている。 In the wired circuit board 1, as shown in FIG. 1A, exposed portions of the wirings 3a, 3b, 3c and 3d (conductor layer 3) exposed from the terminal openings 5 of the cover insulating layer 4 are provided. Is a terminal portion 6 for mounting an electronic component.
In this wired circuit board 1, as shown in FIG. 1B, the entire surface of the cover insulating layer 4 (the entire surface excluding one side edge of the wired circuit board 1, the same applies hereinafter) and each terminal A metal oxide layer 7 is formed on a part of the surface of the portion 6. That is, the metal oxide layer 7 is formed on almost the entire surface of the cover insulating layer 4, and in each terminal portion 6, first, from the surface of the cover insulating layer 4, first, the peripheral side surface 8 of each terminal opening 5. Are formed so as to extend continuously from the peripheral side surface 8 to the peripheral end portion 9 of the surface of each terminal portion 6. That is, the metal oxide layer 7 is formed in a rectangular frame shape at the peripheral end portion 9 on the surface of each terminal portion 6.

次に、この配線回路基板１の製造方法について、図２を参照して説明する。
この方法では、まず、図２（ａ）に示すように、ベース絶縁層２を用意する。ベース絶縁層２は、配線回路基板１のベース絶縁層２として用いられるものであれば、特に制限されず、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂のフィルムが用いられる。耐熱性の観点からは、好ましくは、ポリイミド樹脂フィルムが用いられる。ベース絶縁層２の厚みは、例えば、５〜５０μｍ、好ましくは、１０〜３０μｍである。 Next, a method for manufacturing the printed circuit board 1 will be described with reference to FIG.
In this method, first, an insulating base layer 2 is prepared as shown in FIG. The base insulating layer 2 is not particularly limited as long as it is used as the base insulating layer 2 of the printed circuit board 1. For example, polyimide resin, polyamideimide resin, acrylic resin, polyether nitrile resin, polyether sulfone resin, A synthetic resin film such as polyethylene terephthalate resin, polyethylene naphthalate resin, or polyvinyl chloride resin is used. From the viewpoint of heat resistance, a polyimide resin film is preferably used. The insulating base layer 2 has a thickness of, for example, 5 to 50 μm, or preferably 10 to 30 μm.

次いで、この方法では、図２（ｂ）に示すように、ベース絶縁層２の上に、導体層３を上記した配線回路パターンとして形成する。導体層３の形成は、特に制限されず、例えば、アディティブ法やサブトラクティブ法など、公知のパターンニング法が用いられる。
すなわち、アディティブ法では、まず、ベース絶縁層２の全面に、種膜となる金属薄膜を形成する。金属薄膜は、クロム、ニッケル、銅およびこれらの合金などから、スパッタリング法などの薄膜形成法を用いて、形成することができる。次いで、その金属薄膜の表面に、上記した配線回路パターンの反転パターンで、めっきレジストを形成する。めっきレジストは、ドライフィルムレジストなどを用いて、公知の方法により形成することができる。その後、めっきレジストから露出するベース絶縁層２の表面に、導体層３を上記した配線回路パターンで形成する。導体層３は、銅などから、電解めっきにより形成することができる。その後、めっきレジストをエッチングまたは剥離により除去し、導体層３から露出する金属薄膜をエッチングにより除去する。 Next, in this method, as shown in FIG. 2B, the conductor layer 3 is formed on the insulating base layer 2 as the above-described wiring circuit pattern. The formation of the conductor layer 3 is not particularly limited, and a known patterning method such as an additive method or a subtractive method is used.
That is, in the additive method, first, a metal thin film serving as a seed film is formed on the entire surface of the base insulating layer 2. The metal thin film can be formed from chromium, nickel, copper, and alloys thereof using a thin film forming method such as a sputtering method. Next, a plating resist is formed on the surface of the metal thin film with the above-described reversal pattern of the wiring circuit pattern. The plating resist can be formed by a known method using a dry film resist or the like. Thereafter, the conductor layer 3 is formed with the above-described wiring circuit pattern on the surface of the base insulating layer 2 exposed from the plating resist. The conductor layer 3 can be formed from copper or the like by electrolytic plating. Thereafter, the plating resist is removed by etching or peeling, and the metal thin film exposed from the conductor layer 3 is removed by etching.

また、サブトラクティブ法では、まず、ベース絶縁層２の全面に、必要により接着剤層を介して、銅箔などの金属箔を積層する。なお、予め金属箔の上にベース絶縁層２が積層されている公知の二層基材を用いることもできる。次いで、その金属箔の表面に、上記した配線回路パターンに対応するパターンで、エッチングレジストを形成する。エッチングレジストは、ドライフィルムレジストなどを用いて、公知の方法により形成することができる。その後、エッチングレジストから露出する金属箔をエッチングする。その後、エッチングレジストをエッチングまたは剥離により除去する。   In the subtractive method, first, a metal foil such as a copper foil is laminated on the entire surface of the base insulating layer 2 with an adhesive layer if necessary. A known two-layer base material in which the base insulating layer 2 is previously laminated on the metal foil can also be used. Next, an etching resist is formed on the surface of the metal foil with a pattern corresponding to the above-described wiring circuit pattern. The etching resist can be formed by a known method using a dry film resist or the like. Thereafter, the metal foil exposed from the etching resist is etched. Thereafter, the etching resist is removed by etching or peeling.

上記の方法によって、導体層３が、上記したように、複数の配線３ａ、３ｂ、３ｃおよび３ｄからなる配線回路パターンとして形成される。なお、複数の配線３ａ、３ｂ、３ｃおよび３ｄの幅は、例えば、１０〜２００μｍ、好ましくは、１５〜５０μｍであり、互いに隣接する間隔は、例えば、１０〜２００μｍ、好ましくは、１５〜５０μｍである。また、導体層３の厚みは、例えば、３〜５０μｍ、好ましくは、５〜２０μｍである。   By the above method, the conductor layer 3 is formed as a wiring circuit pattern including a plurality of wirings 3a, 3b, 3c and 3d as described above. In addition, the width | variety of several wiring 3a, 3b, 3c, and 3d is 10-200 micrometers, for example, Preferably, it is 15-50 micrometers, and the space | interval which mutually adjoins is 10-200 micrometers, for example, Preferably it is 15-50 micrometers. is there. Moreover, the thickness of the conductor layer 3 is 3-50 micrometers, for example, Preferably, it is 5-20 micrometers.

次いで、この方法では、図２（ｃ）に示すように、カバー絶縁層４を形成する。
カバー絶縁層４は、ベース絶縁層２と同様の合成樹脂が用いられる。好ましくは、上記した合成樹脂において、感光性樹脂であるもの、さらに好ましくは、感光性ポリイミド前駆体樹脂（ポリアミック酸樹脂）が用いられる。
カバー絶縁層４の形成は、例えば、感光性樹脂のワニスを、複数の配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）を被覆するようにベース絶縁層２の全面に塗布した後、フォトマスクを介して露光し、その後、現像することにより、配線回路基板１の長手方向一端部において、各端子用開口部５が形成されるようにパターニングする。 Next, in this method, as shown in FIG. 2C, the insulating cover layer 4 is formed.
The insulating cover layer 4 is made of the same synthetic resin as the insulating base layer 2. Preferably, the above-described synthetic resin is a photosensitive resin, more preferably a photosensitive polyimide precursor resin (polyamic acid resin).
The insulating cover layer 4 is formed by, for example, applying a photosensitive resin varnish over the entire surface of the insulating base layer 2 so as to cover the plurality of wirings 3a, 3b, 3c and 3d (conductor layer 3), and then applying a photomask Then, development is performed, and patterning is performed so that each terminal opening 5 is formed at one end in the longitudinal direction of the printed circuit board 1.

そして、ワニスを乾燥後、加熱により硬化させれば、ベース絶縁層２の上に、複数の配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）を被覆するカバー絶縁層４が形成される。また、このカバー絶縁層４には、その一端部において、カバー絶縁層４の厚み方向を貫通する略矩形状の各端子用開口部５が、各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）と積層方向において対向して、それぞれ形成される。   If the varnish is dried and then cured by heating, the insulating cover layer 4 that covers the plurality of wirings 3a, 3b, 3c, and 3d (conductor layer 3) is formed on the insulating base layer 2. Further, the insulating cover layer 4 has, at one end thereof, substantially rectangular terminal openings 5 penetrating in the thickness direction of the insulating cover layer 4, and wirings 3 a, 3 b, 3 c and 3 d (conductor layer 3). ) In the stacking direction, respectively.

なお、カバー絶縁層４は、感光性樹脂を用いなくとも、例えば、予め外形加工とともに各端子用開口部５が穿孔された合成樹脂のフィルムを、必要により接着剤層を介して、複数の配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）を被覆するようにベース絶縁層２の上に貼着することにより、形成することもできる。
また、カバー絶縁層４の厚み（接着剤層が介在する場合には、その接着剤層の厚みを含む。）は、例えば、３〜５０μｍ、好ましくは、３〜３０μｍである。 The insulating cover layer 4 may be made of, for example, a synthetic resin film in which each terminal opening 5 is perforated together with a plurality of wirings, if necessary, via an adhesive layer without using a photosensitive resin. It can also be formed by sticking on the base insulating layer 2 so as to cover 3a, 3b, 3c and 3d (conductor layer 3).
Further, the thickness of the insulating cover layer 4 (including the thickness of the adhesive layer when an adhesive layer is interposed) is, for example, 3 to 50 μm, preferably 3 to 30 μm.

これによって、配線回路基板１の一端部において、カバー絶縁層４の各端子用開口部５から露出する各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）の露出部分が、電子部品を実装するための略矩形状の端子部６とされる。
次いで、この方法では、図２（ｄ）に示すように、カバー絶縁層４の表面のほぼ全面と、各端子用開口部５の周側面８と、各端子部６の表面の周端部９とに連続して、酸化金属層７を形成する。 As a result, at one end of the printed circuit board 1, the exposed portions of the wirings 3a, 3b, 3c and 3d (conductor layer 3) exposed from the terminal openings 5 of the insulating cover layer 4 mount the electronic components. Therefore, the terminal portion 6 has a substantially rectangular shape.
Next, in this method, as shown in FIG. 2 (d), almost the entire surface of the cover insulating layer 4, the peripheral side surface 8 of each terminal opening 5, and the peripheral end 9 of the surface of each terminal portion 6. In succession, a metal oxide layer 7 is formed.

酸化金属層７は、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物からなる。好ましくは、酸化クロムからなる。酸化クロムの皮膜は、高温高湿下においても変化の少ない、安定した表面抵抗値を得ることができる。
なお、酸化金属層７における金属の酸化度合いは、次に述べる酸化金属層７の形成方法によっても異なるが、厚み方向において均一に酸化されていてもよく、また、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下するように酸化されていてもよい。 The metal oxide layer 7 is made of, for example, a metal oxide such as chromium oxide, nickel oxide, copper oxide, titanium oxide, zirconium oxide, indium oxide, aluminum oxide, or zinc oxide. Preferably, it consists of chromium oxide. The chromium oxide film can obtain a stable surface resistance value with little change even under high temperature and high humidity.
The degree of oxidation of the metal in the metal oxide layer 7 varies depending on the method of forming the metal oxide layer 7 described below, but it may be uniformly oxidized in the thickness direction, and the oxidation degree on the outermost surface is the highest. Further, it may be oxidized so that the degree of oxidation decreases as it goes inward in the thickness direction from the outermost surface.

酸化金属層７の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、加熱により酸化する方法では、まず、カバー絶縁層４の表面全面と、各端子用開口部５の周側面８と、各端子部６の表面全面とに、金属をターゲットとしてスパッタリングする。 The formation of the metal oxide layer 7 is not particularly limited, and for example, a method of sputtering using a metal as a target and then oxidizing by heating, a method of reactive sputtering, a method of sputtering using a metal oxide as a target, or the like is used.
In the method of oxidizing by sputtering after using a metal as a target, first, the metal is applied to the entire surface of the cover insulating layer 4, the peripheral side surface 8 of each terminal opening 5, and the entire surface of each terminal portion 6. Sputtering as a target.

スパッタリングは、例えば、図６に示すスパッタリング装置が用いられる。すなわち、図６において、このスパッタリング装置では、真空チャンバー２１内に、ターゲット２２およびアース電極２３が互いに間隔を隔てて対向配置されている。ターゲット２２には、電源２４が接続されるとともに、プラズマエミッションモニター２５が、ターゲット２２に対してプラズマ発光可能に配置されている。なお、電源２４は、特に制限されず、パルス電源、直流電源（ＤＣ）、交流電源（ＲＦ）などが用いられる。   For sputtering, for example, a sputtering apparatus shown in FIG. 6 is used. That is, in FIG. 6, in this sputtering apparatus, the target 22 and the ground electrode 23 are disposed opposite to each other with a space in the vacuum chamber 21. A power source 24 is connected to the target 22, and a plasma emission monitor 25 is disposed so as to emit plasma with respect to the target 22. The power supply 24 is not particularly limited, and a pulse power supply, a direct current power supply (DC), an alternating current power supply (RF), or the like is used.

また、アース電極２３は、接地されるとともに、その表面に基板２６が設置されている。（ここで、基板２６は、図１（ｃ）に示す配線回路基板１であって、各端子部６を含むカバー絶縁層４側が、ターゲット２２と対向するような状態で設置されている。）
ターゲット２２には、例えば、クロム、ニッケル、銅、チタン、アルミニウム、タンタル、鉛、亜鉛、ジルコニウム、ガリウム、インジウムおよびこれらの合金などが用いられる。好ましくは、クロムが用いられる。クロムの酸化皮膜は、高温高湿下においても変化の少ない、安定した表面抵抗値を得ることができる。 The ground electrode 23 is grounded, and a substrate 26 is installed on the surface thereof. (Here, the substrate 26 is the printed circuit board 1 shown in FIG. 1C, and the cover insulating layer 4 side including each terminal portion 6 is installed in a state facing the target 22).
For the target 22, for example, chromium, nickel, copper, titanium, aluminum, tantalum, lead, zinc, zirconium, gallium, indium, and alloys thereof are used. Preferably, chromium is used. The chromium oxide film can obtain a stable surface resistance value with little change even under high temperature and high humidity.

そして、真空チャンバー２１内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源２４から電力を印加して、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２を所定時間スパッタリングする。これによって、図３（ａ）に示すように、カバー絶縁層４の表面全面、各端子用開口部５の周側面８および各端子部６の表面全面に、金属薄膜１０が形成される。   Then, an inert gas such as argon is introduced into the vacuum chamber 21 as an introduction gas, electric power is applied from the power source 24, and the plasma emission monitor 25 keeps the emission intensity of the plasma constant, while the target 22. Is sputtered for a predetermined time. Thereby, as shown in FIG. 3A, the metal thin film 10 is formed on the entire surface of the cover insulating layer 4, the peripheral side surface 8 of each terminal opening 5, and the entire surface of each terminal portion 6.

なお、このような金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度：１．３３×１０-5〜１．３３×１０-2Ｐａ
導入ガス流量（アルゴン）：１．２×１０-3〜４×１０-3ｍ3／ｈ
動作圧（導入ガス導入後の真空度）：１．３３×１０-2〜１．３３Ｐａ
アース電極温度：１０〜１００℃
電力：１００〜２０００Ｗ
スパッタリング時間：１秒〜１５分
なお、このようなスパッタリングは、より具体的には、直流スパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法あるいはこれらの複合化法などの公知のスパッタリング法が適宜選択される。 An example of sputtering conditions for sputtering using such a metal as a target is shown below.
Ultimate vacuum: 1.33 × 10 −5 to 1.33 × 10 −2 Pa
Introduction gas flow rate (argon): 1.2 × 10 −3 to 4 × 10 −3 m 3 / h
Operating pressure (degree of vacuum after introduction of introduced gas): 1.33 × 10 −2 to 1.33 Pa
Earth electrode temperature: 10-100 ° C
Power: 100-2000W
Sputtering time: 1 second to 15 minutes Note that, for such sputtering, more specifically, a known sputtering method such as a direct current sputtering method, a high frequency sputtering method, a magnetron sputtering method, or a composite method thereof is appropriately selected. .

次いで、金属薄膜１０を加熱により酸化するには、特に制限されず、例えば、加熱炉などを用いて、大気中で加熱する。加熱温度は、例えば、５０〜４００℃、好ましくは、１００〜２５０℃であり、加熱時間は、例えば、１分〜１２時間である。これによって、図３（ｂ）に示すように、カバー絶縁層４の表面全面、各端子用開口部５の周側面８および各端子部６の表面全面に、酸化金属層７が形成される。   Next, the method for oxidizing the metal thin film 10 by heating is not particularly limited. For example, the metal thin film 10 is heated in the air using a heating furnace or the like. The heating temperature is, for example, 50 to 400 ° C., preferably 100 to 250 ° C., and the heating time is, for example, 1 minute to 12 hours. Thereby, as shown in FIG. 3B, the metal oxide layer 7 is formed on the entire surface of the cover insulating layer 4, the peripheral side surface 8 of each terminal opening 5, and the entire surface of each terminal portion 6.

なお、この酸化金属層７は、最表面の酸化度合いが最も高く、その最表面から厚み方向内方へいくに従って、酸化度合いが低下するように酸化されている。
その後、図３（ｃ）に示すように、各端子部６の表面全面に形成された酸化金属層７のうち、各端子部６の表面の周端部９に形成されている酸化金属層７が残存するように、各端子部６における周端部９に囲まれている中央部分の酸化金属層７を除去する。 The metal oxide layer 7 has the highest degree of oxidation on the outermost surface, and is oxidized so that the degree of oxidation decreases from the outermost surface inward in the thickness direction.
Thereafter, as shown in FIG. 3C, among the metal oxide layers 7 formed on the entire surface of each terminal portion 6, the metal oxide layer 7 formed on the peripheral end portion 9 on the surface of each terminal portion 6. So that the metal oxide layer 7 in the center portion surrounded by the peripheral end 9 in each terminal portion 6 is removed.

各端子部６における中央部分の酸化金属層７の除去は、特に制限されず、例えば、エッチング法が用いられる。
エッチング法では、配線回路基板１における各端子部６の中央部分以外に、エッチングレジストを設けて、各端子部６の中央部分の酸化金属層７を、エッチング液を用いて除去した後、そのエッチングレジストを剥離により除去する。 The removal of the metal oxide layer 7 at the central portion of each terminal portion 6 is not particularly limited, and for example, an etching method is used.
In the etching method, an etching resist is provided in addition to the central portion of each terminal portion 6 in the printed circuit board 1, and the metal oxide layer 7 in the central portion of each terminal portion 6 is removed using an etching solution, and then the etching is performed. The resist is removed by peeling.

エッチング液の種類は、酸化金属層７の金属の種類によって適宜選択されるが、例えば、クロムである場合には、フェリシアン化カリウム系、過マンガン酸カリウム系、メタケイ酸ナトリウム系、硝酸第二セリウムアンモン系、塩酸系、硫酸系、硝酸系などのエッチング液が用いられる。
なお、上記とは逆に、金属薄膜１０の形成前に、各端子部６の表面の周端部９に囲まれる中央部分にレジストを設けて、スパッタリング後に、そのレジストを除去するようにしても、各端子部６の表面において、周端部９のみに酸化金属層７を形成することができるが、スパッタリング法による金属薄膜１０の形成時に、レジストが存在すると、真空チャンバー２１内において、そのレジストからガスが発生して真空度が低下する場合がある。そのため、上記したように、酸化金属層７を形成した後に、各端子部６の中央部分の酸化金属層７を除去することが好適である。 The type of the etching solution is appropriately selected depending on the type of metal of the metal oxide layer 7. For example, in the case of chromium, potassium ferricyanide, potassium permanganate, sodium metasilicate, ceric ammonium nitrate. Etching liquids such as those based on hydrochloric acid, hydrochloric acid, sulfuric acid, and nitric acid are used.
Contrary to the above, a resist is provided in the central portion surrounded by the peripheral edge 9 on the surface of each terminal portion 6 before the metal thin film 10 is formed, and the resist is removed after sputtering. The metal oxide layer 7 can be formed only on the peripheral edge portion 9 on the surface of each terminal portion 6. If a resist is present when the metal thin film 10 is formed by the sputtering method, the resist is present in the vacuum chamber 21. May generate gas and lower the degree of vacuum. Therefore, as described above, after the metal oxide layer 7 is formed, it is preferable to remove the metal oxide layer 7 at the center of each terminal portion 6.

なお、各端子部６の中央部分の酸化金属層７の除去と同時に、配線回路基板１の一方側端縁に形成されている酸化金属層７も、同様に除去する。
反応性スパッタリングする方法では、上記した図６に示すスパッタリング装置において、真空チャンバー２１内に酸素を含む導入ガスを導入する以外は、上記のスパッタリング法と同様の方法を用いることができる。 In addition, simultaneously with the removal of the metal oxide layer 7 at the central portion of each terminal portion 6, the metal oxide layer 7 formed on the one side edge of the printed circuit board 1 is similarly removed.
In the method of reactive sputtering, a method similar to the above sputtering method can be used in the sputtering apparatus shown in FIG. 6 except that an introduction gas containing oxygen is introduced into the vacuum chamber 21.

より具体的には、ターゲット２２として、上記した金属薄膜１０を形成するための金属と同様の金属を用いて、基板２６として、各端子部６を含むカバー絶縁層４側が、ターゲット２２と対向するように、配線回路基板１を配置する。
そして、真空チャンバー２１内に、酸素を必須としてアルゴンや窒素が任意の割合で混合された反応性ガス（例えば、Ａｒ／Ｏ2混合ガス、Ｎ2／Ｏ2混合ガス）を導入ガスとして導入し、電源２４から電力を印加して、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２を所定時間スパッタリングする。 More specifically, a metal similar to the metal for forming the metal thin film 10 described above is used as the target 22, and the cover insulating layer 4 side including each terminal portion 6 is opposed to the target 22 as the substrate 26. Thus, the printed circuit board 1 is arranged.
Then, a reactive gas (for example, Ar / O 2 mixed gas, N 2 / O 2 mixed gas) in which argon and nitrogen are mixed at an arbitrary ratio into the vacuum chamber 21 as an essential gas is introduced as an introduction gas. Then, power is applied from the power source 24, and the target 22 is sputtered for a predetermined time while the plasma emission intensity is kept constant by the plasma emission monitor 25.

これによって、図３（ｂ）に示すように、カバー絶縁層４の表面全面、各端子用開口部５の周側面８および各端子部６の表面全面に、酸化金属層７が形成される。なお、この酸化金属層７は、厚み方向において均一に酸化されている。
なお、このような反応性スパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度：１．３３×１０-5〜１．３３×１０-2Ｐａ
導入ガス流量：Ａｒ／Ｏ2混合ガスの場合
Ａｒ：１．２×１０-3〜２．４×１０-3ｍ3／ｈ
Ｏ2 ：６×１０-5〜３０×１０-5ｍ3／ｈ
Ｎ2 ／Ｏ2混合ガスの場合
Ｎ2 ：１．２×１０-3〜２．４×１０-3ｍ3／ｈ
Ｏ2 ：６×１０-5〜３０×１０-5ｍ3／ｈ
動作圧（導入ガス導入後の真空度）：１．３３×１０-2〜１．３３Ｐａ
アース電極温度：１０〜１００℃
電力：１００〜２０００Ｗ
スパッタリング時間：３秒〜１５分
その後、図３（ｃ）に示すように、各端子部６の表面全面に形成された酸化金属層７のうち、各端子部６の表面の周端部９に形成されている酸化金属層７が残存するように、各端子部６における周端部９に囲まれている中央部分の酸化金属層７を除去する。 Thereby, as shown in FIG. 3B, the metal oxide layer 7 is formed on the entire surface of the cover insulating layer 4, the peripheral side surface 8 of each terminal opening 5, and the entire surface of each terminal portion 6. The metal oxide layer 7 is uniformly oxidized in the thickness direction.
An example of such sputtering conditions for reactive sputtering is shown below.
Ultimate vacuum: 1.33 × 10 −5 to 1.33 × 10 −2 Pa
Introduction gas flow rate: Ar / O 2 mixed gas
Ar: 1.2 × 10 −3 to 2.4 × 10 −3 m 3 / h
O 2 : 6 × 10 −5 to 30 × 10 −5 m 3 / h
For N 2 / O 2 gas mixture
N 2 : 1.2 × 10 −3 to 2.4 × 10 −3 m 3 / h
O 2 : 6 × 10 −5 to 30 × 10 −5 m 3 / h
Operating pressure (degree of vacuum after introduction of introduced gas): 1.33 × 10 −2 to 1.33 Pa
Earth electrode temperature: 10-100 ° C
Power: 100-2000W
Sputtering time: 3 seconds to 15 minutes Thereafter, in the metal oxide layer 7 formed on the entire surface of each terminal portion 6, as shown in FIG. The central portion of the metal oxide layer 7 surrounded by the peripheral end 9 of each terminal portion 6 is removed so that the formed metal oxide layer 7 remains.

各端子部６における中央部分の酸化金属層７の除去は、上記と同様に、例えば、エッチング法が用いられる。
なお、各端子部６の中央部分の酸化金属層７の除去と同時に、配線回路基板１の一方側端縁に形成されている酸化金属層７も、同様に除去する。
酸化金属をターゲットとしてスパッタリングする方法では、上記した図６に示すスパッタリング装置において、酸化金属をターゲット２２とし、かつ、電源２４として交流電源が用いられる以外は、上記のスパッタリング法と同様の方法を用いることができる。ターゲット２２となる酸化金属としては、例えば、酸化クロム、酸化ジルコニウム、酸化ケイ素、酸化錫、酸化チタン、酸化マグネシウム、酸化アルミニウムなどの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。酸化クロムの皮膜は、高温高湿下においても変化の少ない、安定した表面抵抗値を得ることができる。 For example, an etching method is used to remove the metal oxide layer 7 in the central portion of each terminal portion 6 as described above.
In addition, simultaneously with the removal of the metal oxide layer 7 at the central portion of each terminal portion 6, the metal oxide layer 7 formed on the one side edge of the printed circuit board 1 is similarly removed.
The sputtering method using metal oxide as a target uses the same method as the sputtering method described above except that the sputtering apparatus shown in FIG. 6 uses metal oxide as the target 22 and an AC power source is used as the power source 24. be able to. As the metal oxide used as the target 22, for example, metal oxides such as chromium oxide, zirconium oxide, silicon oxide, tin oxide, titanium oxide, magnesium oxide, and aluminum oxide are used. Preferably, chromium oxide is used. The chromium oxide film can obtain a stable surface resistance value with little change even under high temperature and high humidity.

より具体的には、ターゲット２２として、上記した酸化金属を用いて、基板２６として、各端子部６を含むカバー絶縁層４側が、ターゲット２２と対向するように、配線回路基板１を配置する。
そして、真空チャンバー２１内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源２４から電力を印加して、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２を所定時間スパッタリングする。これによって、図３（ｂ）に示すように、カバー絶縁層４の表面全面、各端子用開口部５の周側面８および端子部６の表面全面に、酸化金属層７が形成される。なお、この酸化金属層７は、厚み方向において均一に酸化されている。 More specifically, the above-described metal oxide is used as the target 22, and the printed circuit board 1 is disposed so that the substrate 26 faces the cover insulating layer 4 including the terminal portions 6 so as to face the target 22.
Then, an inert gas such as argon is introduced into the vacuum chamber 21 as an introduction gas, electric power is applied from the power source 24, and the plasma emission monitor 25 keeps the emission intensity of the plasma constant, while the target 22. Is sputtered for a predetermined time. As a result, as shown in FIG. 3B, the metal oxide layer 7 is formed on the entire surface of the insulating cover layer 4, the peripheral side surface 8 of each terminal opening 5, and the entire surface of the terminal portion 6. The metal oxide layer 7 is uniformly oxidized in the thickness direction.

なお、このような酸化金属をターゲットとするスパッタリングのスパッタリング条件の一例を下記に示す。
到達真空度：１．３３×１０-5〜１．３３×１０-2Ｐａ
導入ガス流量（アルゴン）：１．２×１０-3〜４×１０-3ｍ3／ｈ
動作圧（導入ガス導入後の真空度）：１．３３×１０-2〜１．３３Ｐａ
アース電極温度：１０〜１００℃
電力：ＲＦ１００〜２０００Ｗ
スパッタリング時間：１秒〜１５分
その後、図３（ｃ）に示すように、各端子部６の表面全面に形成された酸化金属層７のうち、各端子部６の表面の周端部９に形成されている酸化金属層７が残存するように、各端子部６における周端部９に囲まれている中央部分の酸化金属層７を除去する。 An example of sputtering conditions for sputtering using such a metal oxide as a target is shown below.
Ultimate vacuum: 1.33 × 10 −5 to 1.33 × 10 −2 Pa
Introduction gas flow rate (argon): 1.2 × 10 −3 to 4 × 10 −3 m 3 / h
Operating pressure (degree of vacuum after introduction of introduced gas): 1.33 × 10 −2 to 1.33 Pa
Earth electrode temperature: 10-100 ° C
Power: RF100 ~ 2000W
Sputtering time: 1 second to 15 minutes Thereafter, in the metal oxide layer 7 formed on the entire surface of each terminal portion 6, as shown in FIG. The central portion of the metal oxide layer 7 surrounded by the peripheral end 9 of each terminal portion 6 is removed so that the formed metal oxide layer 7 remains.

各端子部６における中央部分の酸化金属層７の除去は、上記と同様に、例えば、エッチング法が用いられる。
なお、各端子部６の中央部分の酸化金属層７の除去と同時に、配線回路基板１の一方側端縁に形成されている酸化金属層７も、同様に除去する。
そして、このようにして形成された酸化金属層７は、各端子部６の表面の周端部９に接触するように配置され、その厚みが、例えば、１〜１０ｎｍ、好ましくは、２〜７ｎｍの範囲に設定される。酸化金属層７の厚みがこの範囲にあると、次に述べる有効な表面抵抗値を得ることができる。 For example, an etching method is used to remove the metal oxide layer 7 in the central portion of each terminal portion 6 as described above.
In addition, simultaneously with the removal of the metal oxide layer 7 at the central portion of each terminal portion 6, the metal oxide layer 7 formed on the one side edge of the printed circuit board 1 is similarly removed.
And the metal oxide layer 7 formed in this way is arrange | positioned so that the peripheral edge part 9 of the surface of each terminal part 6 may be contacted, and the thickness is 1-10 nm, for example, Preferably, it is 2-7 nm Is set in the range. When the thickness of the metal oxide layer 7 is within this range, the following effective surface resistance value can be obtained.

また、この酸化金属層７の表面抵抗値は、好ましくは、１０5〜１０11Ω／□の範囲に設定される。酸化金属層７の表面抵抗値が１０5未満であると、実装される電子部品の誤作動を生じる場合がある。また、酸化金属層７の表面抵抗値が１０11を超えると、静電気破壊を防止することができない場合がある。なお、表面抵抗値の単位は、慣用的に（Ω／□）として表される。 The surface resistance value of the metal oxide layer 7 is preferably set in the range of 10 5 to 10 11 Ω / □. If the surface resistance value of the metal oxide layer 7 is less than 10 5 , the mounted electronic component may malfunction. If the surface resistance value of the metal oxide layer 7 exceeds 10 11 , electrostatic breakdown may not be prevented. The unit of the surface resistance value is conventionally expressed as (Ω / □).

なお、酸化金属層７は、各端子部６の間に連続して形成されているが、表面抵抗値が大きいために、各端子部６の間の短絡は防止されている。
また、各端子部６の周端部９において、酸化金属層７が形成される幅（各端子部６内の酸化金属層７における端子用開口部５の周側面８と接触する側の端縁から、導体層３が露出する側の端縁までの距離）Ｗは、例えば、１０〜１００μｍ、好ましくは、５〜２０μｍに設定される。酸化金属層７の幅が過度に広いと、電子部品の実装に支障を生じる場合がある。 In addition, although the metal oxide layer 7 is continuously formed between each terminal part 6, since the surface resistance value is large, the short circuit between each terminal part 6 is prevented.
Further, in the peripheral end portion 9 of each terminal portion 6, the width at which the metal oxide layer 7 is formed (the edge on the side in contact with the peripheral side surface 8 of the terminal opening 5 in the metal oxide layer 7 in each terminal portion 6. To the edge on the side where the conductor layer 3 is exposed) W is set to, for example, 10 to 100 μm, preferably 5 to 20 μm. If the width of the metal oxide layer 7 is excessively wide, it may hinder the mounting of electronic components.

なお、端子部６が形成される端子用開口部５の大きさは、上記した矩形状の場合には、例えば、その一辺が、５０〜３０００μｍに設定される。また、図示しないが、端子用開口部５の形状は、特に制限されず、目的や用途によって適宜選択することができ、例えば、円形状の場合には、その直径が、５０〜３０００μｍに設定される。
そして、この配線回路基板１では、酸化金属層７が、カバー絶縁層４の表面のほぼ全面と、各端子用開口部５の周側面８と、各端子部６の表面の周端部９とに連続して形成されている。そのため、カバー絶縁層４および各端子部６が、静電気により帯電しても、その静電気を酸化金属層７によって除去することができ、実装される電子部品の静電気破壊を効果的に防止することができる。また、この配線回路基板１では、各端子部６においては、酸化金属層７が、その表面の周端部９のみに形成されているので、電子部品の実装が阻害されることはなく、電子部品との接続信頼性が低下することを防止することができる。 In addition, the size of the terminal opening 5 in which the terminal portion 6 is formed is set to 50 to 3000 μm, for example, in the case of the rectangular shape described above. Although not shown, the shape of the terminal opening 5 is not particularly limited and can be appropriately selected depending on the purpose and application. For example, in the case of a circular shape, the diameter is set to 50 to 3000 μm. The
In this wired circuit board 1, the metal oxide layer 7 includes substantially the entire surface of the cover insulating layer 4, the peripheral side surface 8 of each terminal opening 5, and the peripheral end portion 9 on the surface of each terminal portion 6. It is formed continuously. Therefore, even if the cover insulating layer 4 and each terminal portion 6 are charged by static electricity, the static electricity can be removed by the metal oxide layer 7, and electrostatic damage of the mounted electronic component can be effectively prevented. it can. Moreover, in this wired circuit board 1, since the metal oxide layer 7 is formed only on the peripheral end portion 9 on the surface of each terminal portion 6, mounting of electronic components is not hindered. It can prevent that connection reliability with components falls.

図４において、（ａ）は、本発明の配線回路基板の他の実施形態を示す要部断面図であり、（ｂ）は、（ａ）に対応する要部平面図である。
図４（ａ）に示すように、この配線回路基板１は、フレキシブル配線回路基板であって、長手方向に延びる帯状をなし、ベース絶縁層２と、ベース絶縁層２の上に積層形成された導体層３と、導体層３の上に積層形成されたカバー絶縁層４とを備えている。 4A is a cross-sectional view of a main part showing another embodiment of the wired circuit board of the present invention, and FIG. 4B is a plan view of the main part corresponding to FIG. 4A.
As shown in FIG. 4 (a), the printed circuit board 1 is a flexible printed circuit board, has a strip shape extending in the longitudinal direction, and is laminated on the base insulating layer 2 and the base insulating layer 2. A conductor layer 3 and a cover insulating layer 4 laminated on the conductor layer 3 are provided.

ベース絶縁層２は、例えば、図４（ｂ）に示すように、長手方向に延びる矩形板状に形成されている。
導体層３は、ベース絶縁層２の表面に、複数の配線３ａ、３ｂ、３ｃおよび３ｄからなる配線回路パターンとして形成されている。
各配線３ａ、３ｂ、３ｃおよび３ｄは、この配線回路基板１の長手方向に沿って、配線回路基板１の長手方向一端縁の近傍まで延び、かつ、幅方向（配線回路基板１の長手方向と直交する方向）において、互いに間隔を隔てて並列配置されるように形成されている。 For example, as shown in FIG. 4B, the base insulating layer 2 is formed in a rectangular plate shape extending in the longitudinal direction.
The conductor layer 3 is formed on the surface of the base insulating layer 2 as a wiring circuit pattern including a plurality of wirings 3a, 3b, 3c and 3d.
Each of the wirings 3a, 3b, 3c and 3d extends along the longitudinal direction of the wiring circuit board 1 to the vicinity of one end edge in the longitudinal direction of the wiring circuit board 1, and the width direction (the longitudinal direction of the wiring circuit board 1 and In the direction perpendicular to each other), the electrodes are arranged in parallel with a space therebetween.

カバー絶縁層４は、ベース絶縁層２の表面に、複数の配線３ａ、３ｂ、３ｃおよび３ｄを被覆するように形成されている。また、このカバー絶縁層４には、その一端部において、各配線３ａ、３ｂ、３ｃおよび３ｄと積層方向において対向する部分が、それぞれ略矩形状に開口されることにより、各配線３ａ、３ｂ、３ｃおよび３ｄに対応する端子用開口部５が、それぞれ形成されている。また、このカバー絶縁層４には、各端子用開口部５に対して配線回路基板１の長手方向他方側に間隔を隔てて、各配線３ａ、３ｂ、３ｃおよび３ｄと積層方向において対向する部分が、それぞれ略矩形状に開口されることにより、各配線３ａ、３ｂ、３ｃおよび３ｄに対応する露出用開口部１１が、それぞれ形成されている。   The insulating cover layer 4 is formed on the surface of the insulating base layer 2 so as to cover the plurality of wirings 3a, 3b, 3c and 3d. In addition, the cover insulating layer 4 has an opening in a substantially rectangular shape at one end of the cover insulating layer 4 that faces the wirings 3a, 3b, 3c, and 3d. Terminal openings 5 corresponding to 3c and 3d are respectively formed. In addition, the cover insulating layer 4 is a portion facing each wiring 3a, 3b, 3c and 3d in the stacking direction with a space on the other side in the longitudinal direction of the printed circuit board 1 with respect to each terminal opening 5. However, the openings 11 for exposure corresponding to the respective wirings 3a, 3b, 3c and 3d are respectively formed by being opened in a substantially rectangular shape.

また、この配線回路基板１では、図４（ａ）に示すように、カバー絶縁層４の各端子用開口部５から露出する各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）の露出部分が、電子部品を実装するための端子部６とされている。また、カバー絶縁層４の各露出用開口部１１から露出する各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）の露出部分が、導体層３に酸化金属層７を接続するための導体露出部１２とされている。   In the wired circuit board 1, as shown in FIG. 4A, exposed portions of the wirings 3a, 3b, 3c and 3d (conductor layer 3) exposed from the terminal openings 5 of the insulating cover layer 4 are provided. Is a terminal portion 6 for mounting an electronic component. Further, the exposed portions of the wirings 3 a, 3 b, 3 c and 3 d (conductor layer 3) exposed from the exposure openings 11 of the cover insulating layer 4 are exposed conductors for connecting the metal oxide layer 7 to the conductor layer 3. Part 12.

そして、この配線回路基板１では、図４（ｂ）に示すように、カバー絶縁層４の表面のほぼ全面と、各導体露出部１２の表面全面とに、酸化金属層７が形成されている。すなわち、酸化金属層７は、カバー絶縁層４の表面のほぼ全面に形成されるとともに、各導体露出部１２においては、カバー絶縁層４の表面から、まず、各露出用開口部１１の周側面に連続して延び、次いで、その周側面から、各導体露出部１２の表面まで連続して延びるように、形成されている。   In the wired circuit board 1, as shown in FIG. 4B, a metal oxide layer 7 is formed on almost the entire surface of the cover insulating layer 4 and on the entire surface of each conductor exposed portion 12. . That is, the metal oxide layer 7 is formed on almost the entire surface of the insulating cover layer 4, and in each conductor exposed portion 12, first, from the surface of the insulating cover layer 4, first, the peripheral side surface of each exposing opening 11. And then continuously extending from the peripheral side surface to the surface of each conductor exposed portion 12.

また、この酸化金属層７は、各端子部６が形成されている部分には、設けられておらず、より具体的には、この酸化金属層７は、各端子用開口部５に対応して、各端子用開口部５を囲むように、各端子用開口部５よりもやや大きな略矩形状の開口部１３がそれぞれ形成されるように、開口されている。
次に、この配線回路基板１の製造方法について、図５を参照して説明する。 Further, the metal oxide layer 7 is not provided in a portion where each terminal portion 6 is formed. More specifically, the metal oxide layer 7 corresponds to each terminal opening 5. Openings are formed so as to form substantially rectangular openings 13 that are slightly larger than the respective terminal openings 5 so as to surround the respective terminal openings 5.
Next, a method for manufacturing the printed circuit board 1 will be described with reference to FIG.

この方法では、まず、図５（ａ）に示すように、ベース絶縁層２を用意する。ベース絶縁層２は、上記と同様の合成樹脂のフィルムが用いられる。耐熱性の観点からは、好ましくは、ポリイミド樹脂フィルムが用いられる。ベース絶縁層２の厚みは、例えば、５〜５０μｍ、好ましくは、１０〜３０μｍである。
次いで、この方法では、図５（ｂ）に示すように、ベース絶縁層２の上に、導体層３を上記した配線回路パターンとして形成する。導体層３の形成は、上記と同様のパターンニング法が用いられる。導体層３は、上記したように、複数の配線３ａ、３ｂ、３ｃおよび３ｄからなる配線回路パターンとして形成される。なお、複数の配線３ａ、３ｂ、３ｃおよび３ｄの幅は、例えば、１０〜２００μｍ、好ましくは、１５〜５０μｍであり、互いに隣接する間隔は、例えば、１０〜２００μｍ、好ましくは、１５〜５０μｍである。また、導体層３の厚みは、例えば、３〜５０μｍ、好ましくは、５〜２０μｍである。 In this method, first, the base insulating layer 2 is prepared as shown in FIG. As the base insulating layer 2, a synthetic resin film similar to the above is used. From the viewpoint of heat resistance, a polyimide resin film is preferably used. The insulating base layer 2 has a thickness of, for example, 5 to 50 μm, or preferably 10 to 30 μm.
Next, in this method, as shown in FIG. 5B, the conductor layer 3 is formed on the insulating base layer 2 as the above-described wiring circuit pattern. For the formation of the conductor layer 3, the same patterning method as described above is used. As described above, the conductor layer 3 is formed as a wiring circuit pattern including a plurality of wirings 3a, 3b, 3c and 3d. In addition, the width | variety of several wiring 3a, 3b, 3c, and 3d is 10-200 micrometers, for example, Preferably, it is 15-50 micrometers, and the space | interval which mutually adjoins is 10-200 micrometers, for example, Preferably it is 15-50 micrometers. is there. Moreover, the thickness of the conductor layer 3 is 3-50 micrometers, for example, Preferably, it is 5-20 micrometers.

次いで、この方法では、図５（ｃ）に示すように、カバー絶縁層４を形成する。
カバー絶縁層４は、ベース絶縁層２と同様の合成樹脂が用いられる。好ましくは、上記した合成樹脂において、感光性樹脂であるもの、さらに好ましくは、感光性ポリイミド前駆体樹脂（ポリアミック酸樹脂）が用いられる。
カバー絶縁層４の形成は、例えば、上記と同様に、感光性樹脂のワニスを、複数の配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）を被覆するようにベース絶縁層２の全面に塗布した後、フォトマスクを介して露光し、その後、現像することにより、配線回路基板１の長手方向一端部において、各端子用開口部５および各露出用開口部１１が形成されるようにパターニングする。 Next, in this method, the insulating cover layer 4 is formed as shown in FIG.
The insulating cover layer 4 is made of the same synthetic resin as the insulating base layer 2. Preferably, the above-described synthetic resin is a photosensitive resin, more preferably a photosensitive polyimide precursor resin (polyamic acid resin).
The insulating cover layer 4 is formed by, for example, applying a photosensitive resin varnish to the entire surface of the insulating base layer 2 so as to cover the plurality of wirings 3a, 3b, 3c and 3d (conductor layer 3) in the same manner as described above. Then, exposure is performed through a photomask, followed by development, and patterning is performed so that each terminal opening 5 and each exposure opening 11 are formed at one longitudinal end of the printed circuit board 1. .

そして、ワニスを乾燥後、加熱により硬化させれば、ベース絶縁層２の上に、複数の配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）を被覆するカバー絶縁層４が形成される。また、このカバー絶縁層４には、その一端部において、略矩形状の各端子用開口部５と、各端子用開口部５から配線回路基板１の長手方向他方側に間隔を隔てて配置される各露出用開口部１１とが、各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）と積層方向において対向して、それぞれ形成される。   If the varnish is dried and then cured by heating, the insulating cover layer 4 that covers the plurality of wirings 3a, 3b, 3c, and 3d (conductor layer 3) is formed on the insulating base layer 2. In addition, the cover insulating layer 4 is disposed at one end thereof with a substantially rectangular opening 5 for terminals and a distance from the opening 5 for terminals to the other longitudinal side of the printed circuit board 1. Each exposure opening 11 is formed opposite to each of the wirings 3a, 3b, 3c and 3d (conductor layer 3) in the stacking direction.

なお、カバー絶縁層４は、感光性樹脂を用いなくとも、例えば、予め外形加工とともに各端子用開口部５および各露出用開口部１１が穿孔された合成樹脂のフィルムを、必要により接着剤層を介して、複数の配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）を被覆するようにベース絶縁層２の上に貼着することにより、形成することもできる。
また、カバー絶縁層４の厚み（接着剤層が介在する場合には、その接着剤層の厚みを含む。）は、例えば、３〜５０μｍ、好ましくは、５〜３０μｍである。 The insulating cover layer 4 may be made of, for example, a synthetic resin film in which each terminal opening 5 and each exposure opening 11 are perforated together with an outer shape process in advance without using a photosensitive resin. It can also form by sticking on the base insulating layer 2 so that several wiring 3a, 3b, 3c, and 3d (conductor layer 3) may be coat | covered.
Further, the thickness of the insulating cover layer 4 (including the thickness of the adhesive layer when an adhesive layer is interposed) is, for example, 3 to 50 μm, preferably 5 to 30 μm.

これによって、配線回路基板１の一端部において、カバー絶縁層４の各端子用開口部５から露出する各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）の露出部分が、電子部品を実装するための略矩形状の端子部６とされる。また、カバー絶縁層４の各露出用開口部１１から露出する各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）の露出部分が、導体層３に酸化金属層７を接続するための導体露出部１２とされる。   As a result, at one end of the printed circuit board 1, the exposed portions of the wirings 3a, 3b, 3c and 3d (conductor layer 3) exposed from the terminal openings 5 of the insulating cover layer 4 mount the electronic components. Therefore, the terminal portion 6 has a substantially rectangular shape. Further, the exposed portions of the wirings 3 a, 3 b, 3 c and 3 d (conductor layer 3) exposed from the exposure openings 11 of the cover insulating layer 4 are exposed conductors for connecting the metal oxide layer 7 to the conductor layer 3. Part 12.

次いで、この方法では、図５（ｄ）に示すように、カバー絶縁層４の表面のほぼ全面と、各露出用開口部１１の周側面と、各導体露出部１２の表面全面とに連続し、かつ、各端子用開口部５を囲む開口部１３が形成されるように、酸化金属層７を形成する。
酸化金属層７は、上記と同様の金属酸化物からなる。好ましくは、酸化クロムからなる。酸化クロムの皮膜は、高温高湿下においても変化の少ない、安定した表面抵抗値を得ることができる。 Next, in this method, as shown in FIG. 5 (d), the entire surface of the insulating cover layer 4, the peripheral side surface of each exposure opening 11, and the entire surface of each conductor exposed portion 12 are continuous. And the metal oxide layer 7 is formed so that the opening part 13 surrounding each terminal opening part 5 may be formed.
The metal oxide layer 7 is made of the same metal oxide as described above. Preferably, it consists of chromium oxide. The chromium oxide film can obtain a stable surface resistance value with little change even under high temperature and high humidity.

酸化金属層７の形成は、上記と同様に、金属をターゲットとしてスパッタリングした後、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
なお、エッチングにおいては、エッチングレジストを、各端子部６以外に設けて、各端子部６の表面全面の酸化金属層７を、エッチング液により除去する。 The metal oxide layer 7 is formed by a method of sputtering using a metal as a target and then oxidizing by heating, a method of reactive sputtering, a method of sputtering using a metal oxide as a target, and the like.
In the etching, an etching resist is provided other than each terminal portion 6, and the metal oxide layer 7 on the entire surface of each terminal portion 6 is removed with an etching solution.

また、各端子部６の表面全面の酸化金属層７の除去と同時に、配線回路基板１の一方側端縁に形成されている酸化金属層７も、同様に除去する。
また、酸化金属層７は、各導体露出部１２の表面全面に配置され、その厚みが、例えば、上記と同様に、１〜１０ｎｍ、好ましくは、２〜７ｎｍの範囲に設定され、その表面抵抗値は、上記と同様に、好ましくは、１０5〜１０11Ω／□の範囲に設定される。 Further, simultaneously with the removal of the metal oxide layer 7 on the entire surface of each terminal portion 6, the metal oxide layer 7 formed on one edge of the printed circuit board 1 is similarly removed.
Further, the metal oxide layer 7 is disposed on the entire surface of each conductor exposed portion 12, and the thickness thereof is set in the range of, for example, 1 to 10 nm, preferably 2 to 7 nm, similarly to the above, and the surface resistance thereof. The value is preferably set in the range of 10 5 to 10 11 Ω / □ as described above.

なお、導体露出部１２が形成される露出用開口部１１の大きさは、上記した矩形状の場合には、例えば、その一辺が、１０〜１０００μｍに設定される。また、図示しないが、露出用開口部１１の形状は、特に制限されず、目的や用途によって適宜選択することができ、例えば、円形状の場合には、その直径が、１０〜１０００μｍに設定される。
そして、この配線回路基板１では、酸化金属層７が、カバー絶縁層４の表面のほぼ全面と、各露出用開口部１１の周側面と、各導体露出部１２の表面全面とに連続して形成されている。また、各導体露出部１２は、各端子部６が設けられている各配線３ａ、３ｂ、３ｃおよび３ｄ（導体層３）に対応して、各端子部６とは異なる部分に、それぞれ設けられている。そのため、カバー絶縁層４および各端子部６が、静電気により帯電しても、その静電気を酸化金属層７によって除去することができ、実装される電子部品の静電気破壊を効果的に防止することができる。 In addition, the size of the opening 11 for exposure in which the conductor exposed part 12 is formed is set to 10 to 1000 μm, for example, in the case of the rectangular shape described above. Although not shown, the shape of the opening 11 for exposure is not particularly limited and can be appropriately selected depending on the purpose and application. For example, in the case of a circular shape, the diameter is set to 10 to 1000 μm. The
In this wired circuit board 1, the metal oxide layer 7 is continuously provided on substantially the entire surface of the cover insulating layer 4, the peripheral side surface of each exposure opening 11, and the entire surface of each conductor exposed portion 12. Is formed. Further, each conductor exposed portion 12 is provided in a portion different from each terminal portion 6 corresponding to each wiring 3a, 3b, 3c and 3d (conductor layer 3) on which each terminal portion 6 is provided. ing. Therefore, even if the cover insulating layer 4 and each terminal portion 6 are charged by static electricity, the static electricity can be removed by the metal oxide layer 7, and electrostatic damage of the mounted electronic component can be effectively prevented. it can.

また、この配線回路基板１では、各端子部６の表面に代替して各導体露出部１２の表面に酸化金属層７が形成されており、つまり、各端子部６の表面には、酸化金属層７が形成されていないので、電子部品の実装が阻害されることはなく、電子部品との接続信頼性が低下することを防止することができる。
なお、以上の説明では、片面フレキシブル配線回路基板を例示して、本発明の配線回路基板を説明したが、本発明の配線回路基板は、最外層に絶縁層を有し、その絶縁層に隣接する導体層を有しているものであれば、特に制限されず、例えば、両面フレキシブル配線回路基板、多層フレキシブル配線回路基板、回路付サスペンション基板など、公知の配線回路基板に広く適用することができる。 In this wired circuit board 1, a metal oxide layer 7 is formed on the surface of each conductor exposed portion 12 instead of the surface of each terminal portion 6, that is, a metal oxide layer is formed on the surface of each terminal portion 6. Since the layer 7 is not formed, the mounting of the electronic component is not hindered, and the connection reliability with the electronic component can be prevented from being lowered.
In the above description, the single-sided flexible printed circuit board is exemplified to describe the wired circuit board of the present invention. However, the wired circuit board of the present invention has an insulating layer in the outermost layer and is adjacent to the insulating layer. The conductive layer is not particularly limited as long as it has a conductive layer to be applied, and can be widely applied to known wired circuit boards such as a double-sided flexible wired circuit board, a multilayer flexible wired circuit board, and a suspension board with circuit. .

例えば、磁気ヘッドを実装する回路付サスペンション基板では、図１および図４の仮想線で示すように、ベース絶縁層２における導体層３が積層されている側と反対側に、例えば、ステンレス箔などからなる金属基板１４が設けられている。すなわち、回路付サスペンション基板は、金属基板１４と、その金属基板１４の上に形成されたベース絶縁層２と、そのベース絶縁層２の上に形成された導体層３と、その導体層３の上に形成されたカバー絶縁層４とを備えている。   For example, in the suspension board with circuit for mounting the magnetic head, as shown by the phantom lines in FIGS. 1 and 4, for example, a stainless steel foil or the like on the side opposite to the side where the conductor layer 3 is laminated in the base insulating layer 2. A metal substrate 14 is provided. That is, the suspension board with circuit includes the metal substrate 14, the base insulating layer 2 formed on the metal substrate 14, the conductor layer 3 formed on the base insulating layer 2, and the conductor layer 3. And an insulating cover layer 4 formed thereon.

そして、このような回路付サスペンション基板において、図１においては、カバー絶縁層４の表面のほぼ全面と、各端子用開口部５の周側面８と、各端子部６の表面の周端部９とに連続して、酸化金属層７が形成されている。図５においては、カバー絶縁層４の表面のほぼ全面と、各露出用開口部１１の周側面と、各導体露出部１２の表面全面とに連続し、かつ、各端子用開口部５を囲む各開口部１３が形成されるように、酸化金属層７が形成されている。   In such a suspension board with circuit, in FIG. 1, in FIG. 1, almost the entire surface of the insulating cover layer 4, the peripheral side surface 8 of each terminal opening 5, and the peripheral end 9 of the surface of each terminal portion 6. In succession, a metal oxide layer 7 is formed. In FIG. 5, it is continuous with substantially the entire surface of the insulating cover layer 4, the peripheral side surface of each exposure opening 11, and the entire surface of each conductor exposed portion 12, and surrounds each terminal opening 5. The metal oxide layer 7 is formed so that each opening 13 is formed.

そのため、この回路付サスペンション基板では、静電気破壊に対して敏感な磁気ヘッドの静電気破壊を十分に防止することができる。
なお、このような回路付サスペンション基板においては、酸化金属層７は、静電気をアースするために、金属基板１４に接触していることが好適である。
また、以上の説明では、酸化金属層７をカバー絶縁層４の表面のほぼ全面に形成したが、酸化金属層７は、その目的および用途によって、パターンとして、あるいは部分的に、形成することもできる。また、カバー絶縁層４の表面に限らず、ベース絶縁層２の表面に形成してもよく、さらには、カバー絶縁層４の表面およびベース絶縁層２の表面の両方に形成することもできる。 Therefore, this suspension board with circuit can sufficiently prevent electrostatic breakdown of a magnetic head that is sensitive to electrostatic breakdown.
In such a suspension board with circuit, the metal oxide layer 7 is preferably in contact with the metal board 14 in order to ground static electricity.
In the above description, the metal oxide layer 7 is formed on almost the entire surface of the insulating cover layer 4. However, the metal oxide layer 7 may be formed as a pattern or partially depending on its purpose and application. it can. Further, it may be formed not only on the surface of the insulating cover layer 4 but also on the surface of the insulating base layer 2. Furthermore, it may be formed on both the surface of the insulating cover layer 4 and the surface of the insulating base layer 2.

また、図１に示す配線回路基板１において、酸化金属層７は、各端子部６の表面の周端部９のすべてにわたって略矩形枠状に形成したが、酸化金属層７は、各端子部６の表面に接触していれば、すべてにわたって形成されている必要はなく、各端子部６の表面の周端部９の一部に形成されてもよく、さらには、各端子部６の表面の周端部９でなくとも、各端子部６の表面のいずれかの部分に接触するように形成されていればよい。   Further, in the printed circuit board 1 shown in FIG. 1, the metal oxide layer 7 is formed in a substantially rectangular frame shape over the entire peripheral end portion 9 on the surface of each terminal portion 6, but the metal oxide layer 7 is formed in each terminal portion. 6 as long as it is in contact with the surface of each terminal 6, it may not be formed all over, and may be formed on a part of the peripheral end 9 of the surface of each terminal 6, and furthermore, the surface of each terminal 6 Even if it is not the peripheral edge part 9 of this, it should just be formed so that any part of the surface of each terminal part 6 may be contacted.

また、図４に示す配線回路基板１において、導体露出部１２を、端子部６に対して配線回路基板１の長手方向他方側に間隔を隔てて設けたが、導体露出部１２の配置、形状および大きさは、その目的および用途によって、適宜選択することができる。また、以上の説明では、酸化金属層７を導体露出部１２の表面全面に形成したが、導体露出部１２の表面の一部に形成することもできる。   Further, in the printed circuit board 1 shown in FIG. 4, the conductor exposed portion 12 is provided on the other side in the longitudinal direction of the printed circuit board 1 with respect to the terminal portion 6. The size and size can be appropriately selected depending on the purpose and application. In the above description, the metal oxide layer 7 is formed on the entire surface of the conductor exposed portion 12, but may be formed on a part of the surface of the conductor exposed portion 12.

また、図４に示す配線回路基板１において、酸化金属層７を、各端子用開口部５を１つずつ囲む開口部１３がそれぞれ形成されるように開口したが、例えば、各端子用開口部５のすべてを含むように、各端子部６が並列配置される方向（配線回路基板１の幅方向）において、帯状に開口することもできる。   Further, in the printed circuit board 1 shown in FIG. 4, the metal oxide layer 7 is opened so that the openings 13 surrounding each of the terminal openings 5 are formed one by one. 5 can also be opened in a strip shape in the direction in which the terminal portions 6 are arranged in parallel (the width direction of the printed circuit board 1).

以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されるものではない。
実施例１
幅２５０ｍｍの長尺ステンレス箔（厚み２０μｍ）からなる金属基板の上に、感光性ポリアミド酸樹脂（感光性ポリアミック酸樹脂）のワニスを塗布し、フォトマスクを介して露光し、その後、現像することによりパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるベース絶縁層（厚み１０μｍ）を形成した。 Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
Example 1
A varnish of photosensitive polyamic acid resin (photosensitive polyamic acid resin) is applied onto a metal substrate made of a long stainless steel foil (thickness 20 μm) having a width of 250 mm, exposed through a photomask, and then developed. After forming a pattern by heating, this was heated and cured to form a base insulating layer (thickness 10 μm) made of polyimide resin.

次いで、このベース絶縁層の上に、セミアディティブ法によって、導体層（厚み１５μｍ）を配線回路パターンとして形成した後、その導体層を被覆するように、ベース絶縁層の上に、感光性ポリアミド酸樹脂のワニスを塗布し、露光および現像により、各端子用開口部が形成されるパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるカバー絶縁層（厚み３μｍ）を形成し、これによって、回路付サスペンション基板を得た。なお、この回路付サスペンション基板では、カバー絶縁層の各端子用開口部から露出する導体層が端子部とされ、また、各端子用開口部は、平面視正方向に形成され、その一辺の長さが、１０００μｍであった。   Next, a conductive layer (thickness 15 μm) is formed as a wiring circuit pattern on the insulating base layer by a semi-additive method, and then the photosensitive polyamic acid is formed on the insulating base layer so as to cover the conductive layer. After applying a resin varnish and forming a pattern in which each terminal opening is formed by exposure and development, this is heated and cured to form a cover insulating layer (thickness 3 μm) made of polyimide resin. Thus, a suspension board with circuit was obtained. In this suspension board with circuit, the conductor layer exposed from each terminal opening of the insulating cover layer is the terminal part, and each terminal opening is formed in the positive direction in plan view and has a length of one side. Was 1000 μm.

次いで、カバー絶縁層の表面全面と、各端子用開口部の周側面と、各端子部の表面全面とに連続して、スパッタリングによって，クロム薄膜からなる金属薄膜を形成した（図３（ａ）参照）。なお、スパッタリングは、上記と同様の方法において、下記の条件で測定した。
ターゲット：Ｃｒ
到達真空度：１×１０-3Ｐａ
導入ガス流量（アルゴン）：４．３８×１０-3ｍ3／ｈ
動作圧：０．１６Ｐａ
アース電極温度：２０℃
電力：ＤＣ１６０Ｗ
スパッタリング時間：５秒
金属薄膜の厚み：１ｎｍ
次いで、１２５℃、１２時間、大気中で加熱することにより、クロム薄膜からなる金属薄膜の表面を酸化して、酸化クロム薄膜からなる酸化金属層を形成した。なお、酸化金属層が形成されていることはＥＳＣＡにて確認した。また、この酸化金属層の表面抵抗値を、表面抵抗測定装置（三菱化学（株）製、Ｈｉｒｅｓｔａ−ｕｐ ＭＣＰ−ＨＴ４５０）を用いて、温度２５℃、湿度１５％で測定したところ、１０6Ω／□であった。 Subsequently, a metal thin film made of a chromium thin film was formed by sputtering continuously over the entire surface of the insulating cover layer, the peripheral side surface of each terminal opening, and the entire surface of each terminal portion (FIG. 3A). reference). Sputtering was measured under the following conditions in the same manner as described above.
Target: Cr
Ultimate vacuum: 1 × 10 −3 Pa
Introduction gas flow rate (argon): 4.38 × 10 −3 m 3 / h
Operating pressure: 0.16Pa
Earth electrode temperature: 20 ° C
Power: DC160W
Sputtering time: 5 seconds Metal thin film thickness: 1 nm
Subsequently, the surface of the metal thin film which consists of a chromium thin film was oxidized by heating in air | atmosphere at 125 degreeC for 12 hours, and the metal oxide layer which consists of a chromium oxide thin film was formed. The formation of the metal oxide layer was confirmed by ESCA. Further, when the surface resistance value of the metal oxide layer was measured at a temperature of 25 ° C. and a humidity of 15% using a surface resistance measuring device (manufactured by Mitsubishi Chemical Corporation, Hiresta-up MCP-HT450), 10 6 Ω / □.

次いで、回路付サスペンション基板の各端子部の中央部分以外に、フォトリソグラフィー法によってエッチングレジストを形成し、エッチング液として、フェリシアン化カリウムと水酸化ナトリウムとの混合水溶液を用いて、その中央部分の酸化金属層をエッチングにより除去し、これによって、カバー絶縁層の表面全面と、各端子用開口部の周側面と、各端子部の表面の周端部とに連続して、酸化金属層を形成した。なお、各端子部の周端部において、酸化金属層の幅は、２０μｍであった。   Next, in addition to the central portion of each terminal portion of the suspension board with circuit, an etching resist is formed by photolithography, and a mixed aqueous solution of potassium ferricyanide and sodium hydroxide is used as an etching solution, and the metal oxide in the central portion is used. The layer was removed by etching, whereby a metal oxide layer was formed continuously on the entire surface of the insulating cover layer, the peripheral side surface of each terminal opening, and the peripheral end of the surface of each terminal portion. In addition, the width | variety of the metal oxide layer was 20 micrometers in the peripheral edge part of each terminal part.

得られた回路付サスペンション基板について、磁気ヘッド実装前の端子部の電荷量を、クーロンメーター（春日電器製 ＮＫ−１００１型）を用いて測定したところ、０ｎＱであった。
実施例２
幅２５０ｍｍの長尺ステンレス箔（厚み２０μｍ）からなる金属基板の上に、感光性ポリアミド酸樹脂（感光性ポリアミック酸樹脂）のワニスを塗布し、フォトマスクを介して露光し、その後、現像することによりパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるベース絶縁層（厚み１０μｍ）を形成した。 With respect to the obtained suspension board with circuit, the charge amount of the terminal portion before mounting the magnetic head was measured using a coulomb meter (NK-1001 manufactured by Kasuga Denki) and found to be 0 nQ.
Example 2
A varnish of photosensitive polyamic acid resin (photosensitive polyamic acid resin) is applied onto a metal substrate made of a long stainless steel foil (thickness 20 μm) having a width of 250 mm, exposed through a photomask, and then developed. After forming a pattern by heating, this was heated and cured to form a base insulating layer (thickness 10 μm) made of polyimide resin.

次いで、このベース絶縁層の上に、セミアディティブ法によって、導体層（厚み１５μｍ）を配線回路パターンとして形成した後、その導体層を被覆するように、ベース絶縁層の上に、感光性ポリアミド酸樹脂のワニスを塗布し、露光および現像により、各端子用開口部および各露出用開口部が形成されるパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるカバー絶縁層（厚み３μｍ）を形成し、これによって、回路付サスペンション基板を得た。なお、この回路付サスペンション基板では、カバー絶縁層の各端子用開口部から露出する導体層が端子部とされ、また、露出用開口部から露出する導体層が導体露出部とされ、各露出用開口部は、平面視正方向に形成され、その一辺の長さが、１００μｍであった。   Next, a conductive layer (thickness 15 μm) is formed as a wiring circuit pattern on the insulating base layer by a semi-additive method, and then the photosensitive polyamic acid is formed on the insulating base layer so as to cover the conductive layer. After applying a resin varnish to form a pattern in which each terminal opening and each exposure opening is formed by exposure and development, this is heated and cured to form a cover insulating layer made of polyimide resin (thickness 3 μm) Thus, a suspension board with circuit was obtained. In this suspension board with circuit, the conductor layer exposed from each terminal opening in the insulating cover layer is used as a terminal part, and the conductor layer exposed from the exposure opening is used as a conductor exposed part. The opening was formed in the positive direction in plan view, and the length of one side was 100 μm.

次いで、カバー絶縁層の表面全面と、各導体露出部の表面全面（各露出用開口部の周側面を含む。）と、各端子部の表面全面（各端子用開口部の周側面を含む。）とに連続して、スパッタリングによって，クロム薄膜からなる金属薄膜を形成した。なお、スパッタリングの条件は、実施例１と同様であった。
次いで、１２５℃、１２時間、大気中で加熱することにより、クロム薄膜からなる金属薄膜の表面を酸化して、酸化クロムからなる酸化金属層を形成した。なお、酸化金属層が形成されていることはＥＳＣＡにて確認した。また、この酸化金属層の表面抵抗値を、実施例１と同様の方法で測定したところ、１０6Ω／□であった。 Then, the entire surface of the insulating cover layer, the entire surface of each exposed conductor (including the peripheral side surface of each exposure opening), and the entire surface of each terminal portion (including the peripheral side surface of each terminal opening). And a metal thin film made of a chromium thin film was formed by sputtering. The sputtering conditions were the same as in Example 1.
Subsequently, the surface of the metal thin film which consists of a chromium thin film was oxidized by heating in air | atmosphere for 125 hours at 125 degreeC, and the metal oxide layer which consists of chromium oxide was formed. The formation of the metal oxide layer was confirmed by ESCA. Further, the surface resistance value of this metal oxide layer was measured by the same method as in Example 1, and found to be 10 6 Ω / □.

次いで、回路付サスペンション基板の各端子部以外に、フォトリソグラフィー法によってエッチングレジストを形成し、エッチング液として、フェリシアン化カリウムと水酸化ナトリウムとの混合水溶液を用いて、各端子部の表面全面の酸化金属層をエッチングにより除去した。これによって、カバー絶縁層の表面全面と、各露出用開口部の周側面と、各導体露出部の表面全面とに連続し、かつ、各端子用開口部を囲む各開口部が形成されるように、酸化金属層を形成した。   Next, in addition to each terminal part of the suspension board with circuit, an etching resist is formed by a photolithography method, and a mixed aqueous solution of potassium ferricyanide and sodium hydroxide is used as an etching solution, and the metal oxide on the entire surface of each terminal part The layer was removed by etching. As a result, each opening is formed so as to be continuous with the entire surface of the insulating cover layer, the peripheral side surface of each exposure opening, and the entire surface of each exposed conductor, and surrounding each terminal opening. In addition, a metal oxide layer was formed.

得られた回路付サスペンション基板について、磁気ヘッド実装前の端子部の電荷量を、クーロンメーター（春日電器製 ＮＫ−１００１型）を用いて測定したところ、０ｎＱであった。
実施例３
酸化金属層の形成を、金属をターゲットとしてスパッタリングした後、加熱により酸化する方法に代替して、下記の条件で反応性スパッタリングする方法にした以外は、実施例１と同様の方法によって、酸化金属層を備える回路付サスペンション基板を得た。
ターゲット：Ｃｒ
到達真空度：１×１０-3Ｐａ
導入ガス流量：Ａｒ／Ｏ2混合ガス
Ａｒ：１．８×１０-3ｍ3／ｈ
Ｏ2 ：７．２×１０-3ｍ3／ｈ
動作圧：０．２７Ｐａ
アース電極温度：２０℃
電力：ＤＣ１２５Ｗ
スパッタリング時間：１分
酸化金属層の厚み：５ｎｍ
得られた回路付サスペンション基板について、磁気ヘッド実装前の端子部の電荷量を、クーロンメーター（春日電器製 ＮＫ−１００１型）を用いて測定したところ、０ｎＱであった。 With respect to the obtained suspension board with circuit, the charge amount of the terminal portion before mounting the magnetic head was measured using a coulomb meter (NK-1001 manufactured by Kasuga Denki) and found to be 0 nQ.
Example 3
The metal oxide layer was formed by the same method as in Example 1 except that the sputtering method was carried out under the following conditions in place of the method of oxidizing by sputtering after sputtering using a metal as a target. A suspension board with circuit having a layer was obtained.
Target: Cr
Ultimate vacuum: 1 × 10 −3 Pa
Introduction gas flow rate: Ar / O 2 mixed gas
Ar: 1.8 × 10 −3 m 3 / h
O 2 : 7.2 × 10 −3 m 3 / h
Operating pressure: 0.27Pa
Earth electrode temperature: 20 ° C
Power: DC125W
Sputtering time: 1 minute Metal oxide layer thickness: 5 nm
With respect to the obtained suspension board with circuit, the charge amount of the terminal portion before mounting the magnetic head was measured using a coulomb meter (NK-1001 manufactured by Kasuga Denki) and found to be 0 nQ.

実施例４
酸化金属層の形成を、金属をターゲットとしてスパッタリングした後、加熱により酸化する方法に代替して、実施例３と同様の条件で反応性スパッタリングする方法にした以外は、実施例２と同様の方法によって、酸化金属層を備える回路付サスペンション基板を得た。 Example 4
The method of Example 2 is the same as that of Example 2 except that the method of forming the metal oxide layer is carried out by sputtering using a metal as a target and then oxidizing by heating instead of reactive sputtering under the same conditions as in Example 3. Thus, a suspension board with circuit having a metal oxide layer was obtained.

得られた回路付サスペンション基板について、磁気ヘッド実装前の端子部の電荷量を、クーロンメーター（春日電器製 ＮＫ−１００１型）を用いて測定したところ、０ｎＱであった。
実施例５
酸化金属層の形成を、金属をターゲットとしてスパッタリングした後、加熱により酸化する方法に代替して、下記の条件で酸化金属をスパッタリングする方法にした以外は、実施例１と同様の方法によって、酸化金属層を備える回路付サスペンション基板を得た。
ターゲット：ＣｒＯ2
到達真空度：１×１０-3Ｐａ
導入ガス流量（アルゴン）：１．２×１０-3ｍ3／ｈ
動作圧：０．２７Ｐａ
アース電極温度：２０℃
電力：ＲＦ４００Ｗ
スパッタリング時間：１分
金属薄膜の厚み：７ｎｍ
得られた回路付サスペンション基板について、磁気ヘッド実装前の端子部の電荷量を、クーロンメーター（春日電器製 ＮＫ−１００１型）を用いて測定したところ、０ｎＱであった。 With respect to the obtained suspension board with circuit, the charge amount of the terminal portion before mounting the magnetic head was measured using a coulomb meter (NK-1001 manufactured by Kasuga Denki) and found to be 0 nQ.
Example 5
The formation of the metal oxide layer was carried out by the same method as in Example 1 except that the method of sputtering after metal sputtering was used instead of the method of oxidizing by heating, and the method of sputtering metal oxide under the following conditions. A suspension board with circuit provided with a metal layer was obtained.
Target: CrO 2
Ultimate vacuum: 1 × 10 −3 Pa
Introduction gas flow rate (argon): 1.2 × 10 −3 m 3 / h
Operating pressure: 0.27Pa
Earth electrode temperature: 20 ° C
Power: RF400W
Sputtering time: 1 minute Metal thin film thickness: 7 nm
With respect to the obtained suspension board with circuit, the charge amount of the terminal portion before mounting the magnetic head was measured using a coulomb meter (NK-1001 manufactured by Kasuga Denki) and found to be 0 nQ.

実施例６
酸化金属層の形成を、金属をターゲットとしてスパッタリングした後、加熱により酸化する方法に代替して、実施例５と同様の条件で酸化金属をスパッタリングする方法にした以外は、実施例２と同様の方法によって、酸化金属層を備える回路付サスペンション基板を得た。 Example 6
The formation of the metal oxide layer is the same as that of Example 2 except that the method of sputtering the metal under the same conditions as in Example 5 is used instead of the method of oxidizing by heating after sputtering using a metal as a target. The suspension board with circuit provided with the metal oxide layer was obtained by the method.

得られた回路付サスペンション基板について、磁気ヘッド実装前の端子部の電荷量を、クーロンメーター（春日電器製 ＮＫ−１００１型）を用いて測定したところ、０ｎＱであった。
比較例１
酸化金属層を、カバー絶縁層の表面全面に形成する一方、各端子用開口部の周側面および各端子部の表面の周端部に形成しなかった以外は、実施例１と同様の方法によって、酸化金属層を備える回路付サスペンション基板を得た。 With respect to the obtained suspension board with circuit, the charge amount of the terminal portion before mounting the magnetic head was measured using a coulomb meter (NK-1001 manufactured by Kasuga Denki) and found to be 0 nQ.
Comparative Example 1
A metal oxide layer is formed on the entire surface of the insulating cover layer, but is not formed on the peripheral side surface of each terminal opening and the peripheral end of the surface of each terminal portion. A suspension board with circuit provided with a metal oxide layer was obtained.

得られた回路付サスペンション基板について、磁気ヘッド実装前の端子部の電荷量を、クーロンメーター（春日電器製 ＮＫ−１００１型）を用いて測定したところ、０．２８ｎＱであった。
また、この回路付サスペンション基板に磁気ヘッドを実装したところ、磁気ヘッドの静電気破壊が確認された。 With respect to the obtained suspension board with circuit, the charge amount of the terminal portion before mounting the magnetic head was measured using a coulomb meter (NK-1001 manufactured by Kasuga Denki), and was 0.28 nQ.
Further, when a magnetic head was mounted on the suspension board with circuit, electrostatic breakdown of the magnetic head was confirmed.

本発明の配線回路基板の一実施形態であって、（ａ）は、その要部断面図であり、（ｂ）は、（ａ）に対応する要部平面図である。It is one Embodiment of the wired circuit board of this invention, Comprising: (a) is the principal part sectional drawing, (b) is a principal part top view corresponding to (a). 図１に示す配線回路基板の製造方法を示す工程図であって、（ａ）は、ベース絶縁層を用意する工程、（ｂ）は、ベース絶縁層の上に、導体層を配線回路パターンとして形成する工程、（ｃ）は、ベース絶縁層の上に、導体層を被覆するようにカバー絶縁層を形成する工程、（ｄ）は、カバー絶縁層の表面のほぼ全面と、各端子用開口部の周側面と、各端子部の表面の周端部とに連続して、酸化金属層を形成する工程を示す。It is process drawing which shows the manufacturing method of the wiring circuit board shown in FIG. 1, Comprising: (a) is a process of preparing a base insulating layer, (b) is using a conductor layer as a wiring circuit pattern on a base insulating layer. (C) forming a cover insulating layer so as to cover the conductor layer on the base insulating layer, and (d) forming substantially the entire surface of the cover insulating layer and each terminal opening. The process of forming a metal oxide layer continuously to the peripheral side surface of the part and the peripheral end of the surface of each terminal part is shown. 図２に示す配線回路基板の製造方法において、酸化金属層を形成する工程の詳細を説明するための工程図であって、（ａ）は、カバー絶縁層の表面全面、各端子用開口部の周側面および各端子部の表面全面に、金属薄膜を形成する工程、（ｂ）は、カバー絶縁層の表面全面、各端子用開口部の周側面および各端子部の表面全面に、酸化金属層を形成する工程、（ｃ）は、各端子部の表面全面に形成された酸化金属層のうち、各端子部における周端部に囲まれている中央部分の酸化金属層を除去する工程を示す。FIG. 3 is a process diagram for explaining details of a process of forming a metal oxide layer in the method for manufacturing a printed circuit board shown in FIG. 2, wherein (a) shows the entire surface of the cover insulating layer and each terminal opening. Forming a metal thin film on the peripheral side surface and the entire surface of each terminal portion; and (b) forming a metal oxide layer on the entire surface of the cover insulating layer, the peripheral side surface of each terminal opening, and the entire surface of each terminal portion. (C) shows a step of removing a metal oxide layer in a central portion surrounded by a peripheral end portion of each terminal portion among metal oxide layers formed on the entire surface of each terminal portion. . 本発明の配線回路基板の他の実施形態であって、（ａ）は、その要部断面図であり、（ｂ）は、（ａ）に対応する要部平面図である。It is other embodiment of the wired circuit board of this invention, Comprising: (a) is the principal part sectional drawing, (b) is a principal part top view corresponding to (a). 図４に示す配線回路基板の製造方法を示す工程図であって、（ａ）は、ベース絶縁層を用意する工程、（ｂ）は、ベース絶縁層の上に、導体層を配線回路パターンとして形成する工程、（ｃ）は、ベース絶縁層の上に、導体層を被覆するようにカバー絶縁層を形成する工程、（ｄ）は、カバー絶縁層の表面のほぼ全面と、各露出用開口部の周側面と、各導体露出部の表面全面とに連続し、かつ、各端子用開口部を囲む各開口部が形成されるように、酸化金属層を形成する工程を示す。FIGS. 5A and 5B are process diagrams illustrating a method of manufacturing the printed circuit board shown in FIG. 4, wherein FIG. 5A is a process of preparing an insulating base layer, and FIG. 5B is a conductive circuit layer on the insulating base layer; (C) forming a cover insulating layer so as to cover the conductor layer on the base insulating layer, and (d) forming substantially the entire surface of the cover insulating layer and each exposure opening. The process of forming a metal oxide layer is shown so that each opening part which continues to the surrounding side surface of a part and the whole surface of each conductor exposed part and surrounds each terminal opening part is formed. スパッタリング装置の一実施形態を示す概略構成図である。It is a schematic block diagram which shows one Embodiment of a sputtering device.

符号の説明Explanation of symbols

１ 配線回路基板
３ 導体層
４ カバー絶縁層
６ 端子部
７ 酸化金属層
１２ 導体露出部 DESCRIPTION OF SYMBOLS 1 Printed circuit board 3 Conductor layer 4 Cover insulating layer 6 Terminal part 7 Metal oxide layer 12 Conductor exposed part

Claims (2)

導体層と、前記導体層に隣接する絶縁層と、前記絶縁層が開口されることにより露出される導体層からなる端子部とを備えた配線回路基板であって、
前記絶縁層の表面と、前記端子部の表面の一部とに、酸化金属層が形成されていることを特徴とする、配線回路基板。 A printed circuit board comprising a conductor layer, an insulating layer adjacent to the conductor layer, and a terminal portion made of a conductor layer exposed by opening the insulating layer,
A printed circuit board, wherein a metal oxide layer is formed on a surface of the insulating layer and a part of the surface of the terminal portion. 導体層と、前記導体層に隣接する絶縁層と、前記絶縁層が開口されることにより露出される導体層からなる端子部とを備えた配線回路基板であって、
前記端子部が設けられている部分とは異なる部分において、前記絶縁層が開口されることにより露出される導体層からなる導体露出部を備え、
前記絶縁層の表面と、前記導体露出部の表面とに、酸化金属層が形成されていることを特徴とする、配線回路基板。 A printed circuit board comprising a conductor layer, an insulating layer adjacent to the conductor layer, and a terminal portion made of a conductor layer exposed by opening the insulating layer,
In a portion different from the portion where the terminal portion is provided, a conductor exposed portion made of a conductor layer exposed by opening the insulating layer,
A printed circuit board, wherein a metal oxide layer is formed on the surface of the insulating layer and the surface of the exposed conductor.
JP2004273728A 2004-09-21 2004-09-21 Printed circuit board Expired - Fee Related JP4347776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004273728A JP4347776B2 (en) 2004-09-21 2004-09-21 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004273728A JP4347776B2 (en) 2004-09-21 2004-09-21 Printed circuit board

Publications (2)

Publication Number Publication Date
JP2006093228A true JP2006093228A (en) 2006-04-06
JP4347776B2 JP4347776B2 (en) 2009-10-21

Family

ID=36233934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004273728A Expired - Fee Related JP4347776B2 (en) 2004-09-21 2004-09-21 Printed circuit board

Country Status (1)

Country Link
JP (1) JP4347776B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299982A (en) * 2006-05-01 2007-11-15 Nitto Denko Corp Wiring circuit board
JP2008010646A (en) * 2006-06-29 2008-01-17 Nitto Denko Corp Wired circuit board
JP2008041909A (en) * 2006-08-04 2008-02-21 Nitto Denko Corp Wiring circuit board
US7465884B2 (en) 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
CN101646299A (en) * 2008-08-06 2010-02-10 日东电工株式会社 Suspension board with circuit, producing method thereof, and positioning method of suspension board with circuit
US7737365B2 (en) 2006-06-22 2010-06-15 Nitto Denko Corporation Wired circuit board
CN113131291A (en) * 2021-03-11 2021-07-16 东莞市晟合科技有限公司 Connecting wire carrying electronic component and manufacturing method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465884B2 (en) 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
JP2007299982A (en) * 2006-05-01 2007-11-15 Nitto Denko Corp Wiring circuit board
US7737365B2 (en) 2006-06-22 2010-06-15 Nitto Denko Corporation Wired circuit board
US8247700B2 (en) 2006-06-22 2012-08-21 Nitto Denko Corporation Wired circuit board
JP2008010646A (en) * 2006-06-29 2008-01-17 Nitto Denko Corp Wired circuit board
JP2008041909A (en) * 2006-08-04 2008-02-21 Nitto Denko Corp Wiring circuit board
US8053674B2 (en) 2006-08-04 2011-11-08 Nitto Denko Corporation Wired circuit board
CN101646299A (en) * 2008-08-06 2010-02-10 日东电工株式会社 Suspension board with circuit, producing method thereof, and positioning method of suspension board with circuit
JP2010040116A (en) * 2008-08-06 2010-02-18 Nitto Denko Corp Suspension board with circuit, method of manufacturing the same, and method of positioning suspension board with circuit
US9072207B2 (en) 2008-08-06 2015-06-30 Nitto Denko Corporation Suspension board with circuit, producing method thereof, and positioning method of suspension board with circuit
US10028370B2 (en) 2008-08-06 2018-07-17 Nitto Denko Corporation Suspension board and load beam combination including a positioning reference hole and a reinforcing layer
CN113131291A (en) * 2021-03-11 2021-07-16 东莞市晟合科技有限公司 Connecting wire carrying electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
JP4347776B2 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
JP3828918B1 (en) Wiring circuit board and manufacturing method thereof
JP4790447B2 (en) Suspension board with circuit
JP3964822B2 (en) Method for manufacturing suspension board with circuit
EP1871152B1 (en) Wired circuit board
US7521779B2 (en) Roughened printed circuit board
EP1865759B1 (en) Wired circuit board
EP1885167B1 (en) Circuit wired board
JP3631992B2 (en) Printed circuit board
JP4652179B2 (en) Printed circuit board
JP2005317836A (en) Wiring circuit board and method of manufacturing the same
JP4347776B2 (en) Printed circuit board
US7982136B2 (en) Wired circuit board and producing method thereof
JP4629067B2 (en) Method for manufacturing printed circuit board
JP4845514B2 (en) Wiring circuit board and manufacturing method thereof
JP2006134421A (en) Wiring circuit board
JP3688940B2 (en) Wiring pattern formation method for flexible circuit board
JP2006196483A (en) Wiring board and its manufacturing method
JP2011176034A (en) Method of manufacturing flexible printed board and etching processing method
JP2009123971A (en) Manufacturing method for circuit wiring board with bump

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150724

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees