JP4629067B2 - Method for manufacturing printed circuit board - Google Patents
Method for manufacturing printed circuit board Download PDFInfo
- Publication number
- JP4629067B2 JP4629067B2 JP2007109375A JP2007109375A JP4629067B2 JP 4629067 B2 JP4629067 B2 JP 4629067B2 JP 2007109375 A JP2007109375 A JP 2007109375A JP 2007109375 A JP2007109375 A JP 2007109375A JP 4629067 B2 JP4629067 B2 JP 4629067B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- chromium
- circuit board
- chromium thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、配線回路基板の製造方法、詳しくは、電気機器や電子機器に用いられる配線回路基板の製造方法に関する。 The present invention relates to a method for manufacturing a printed circuit board, and more particularly, to a method for manufacturing a printed circuit board used in electrical equipment and electronic equipment.
フレキシブル配線回路基板などの配線回路基板は、例えば、銅箔などの導体層の片面または両面に、ポリイミド樹脂などの絶縁層が積層されることにより形成されており、各種の電気機器や電子機器に広く用いられている。 Wiring circuit boards such as flexible wiring circuit boards are formed by laminating an insulating layer such as a polyimide resin on one or both sides of a conductor layer such as a copper foil. Widely used.
このような配線回路基板に、部品を実装する場合には、その実装工程において、静電気により実装部品が破壊されることがある。 When a component is mounted on such a printed circuit board, the mounted component may be destroyed by static electricity in the mounting process.
そのため、例えば、特開平８−１５３９４０号公報には、フレキシブル回路基板において、絶縁層の表面に、蒸着法、スパッタリング法、無電解めっき法などにより金属層を形成して、静電気のアースまたは低減を図ることが提案されている。
しかるに、絶縁層の表面に金属層を形成すると、表面抵抗値が著しく低下するので、静電気対策にはなり得るが、その著しい表面抵抗値の低下に起因して、却って装置の誤作動が生じる原因となる。 However, if a metal layer is formed on the surface of the insulating layer, the surface resistance value is significantly reduced, which may be a countermeasure against static electricity. However, the cause of the malfunction of the device is caused by the significant decrease in the surface resistance value. It becomes.
本発明は、このような事情に鑑みなされたものであって、その目的とするところは、装置の誤作動を防止しつつ、静電気破壊を有効に防止することのできる、配線回路基板を提供することにある。 The present invention has been made in view of such circumstances, and an object thereof is to provide a printed circuit board capable of effectively preventing electrostatic breakdown while preventing malfunction of the apparatus. There is.
上記の目的を達成するため、本発明の配線回路基板の製造方法は、ベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成されるカバー絶縁層とを備える配線回路基板を用意する工程、前記カバー絶縁層の表面にクロム薄膜を形成する工程、前記クロム薄膜の表面に酸化クロム層を形成する工程を含み、前記クロム薄膜の表面に酸化クロム層を形成する工程において、前記クロム薄膜の表面を、１００〜２５０℃の加熱により酸化させて、前記酸化クロム層を形成することを特徴としている。 In order to achieve the above object, a printed circuit board manufacturing method according to the present invention includes a base insulating layer, a conductor layer formed on the base insulating layer, and a cover insulating layer formed on the conductor layer. preparing a wiring circuit substrate with bets, forming a chromium thin film on the surface of the insulating cover layer, it viewed including the steps of forming a chromium oxide layer on the surface of the chromium thin film, chromium oxide on the surface of the thin chromium film In the step of forming a layer, the surface of the chromium thin film is oxidized by heating at 100 to 250 ° C. to form the chromium oxide layer .
また、この方法においては、前記絶縁層の表面にクロム薄膜を形成する工程において、スパッタリング法によって、前記クロム薄膜を形成することが好ましい。 In this method, it is preferable that the chromium thin film is formed by a sputtering method in the step of forming the chromium thin film on the surface of the insulating layer.
また、本発明は、ベース絶縁層と、前記ベース絶縁層の上に形成される導体層と、前記導体層の上に形成されるカバー絶縁層と、前記カバー絶縁層が開口されることにより露出する導体層からなる端子部とを備える配線回路基板を用意する工程、前記カバー絶縁層の表面および前記端子部の表面にクロム薄膜を形成する工程、前記クロム薄膜の表面に酸化クロム層を形成する工程、前記端子部の表面に形成された前記クロム薄膜および前記酸化クロム層を除去する工程を含み、前記クロム薄膜の表面に酸化クロム層を形成する工程において、前記クロム薄膜の表面を、１００〜２５０℃の加熱により酸化させて、前記酸化クロム層を形成する、配線回路基板の製造方法をも含んでいる。 In addition, the present invention provides a base insulating layer, a conductor layer formed on the base insulating layer, a cover insulating layer formed on the conductor layer, and being exposed by opening the cover insulating layer. Providing a printed circuit board including a terminal portion made of a conductive layer, forming a chromium thin film on the surface of the cover insulating layer and the surface of the terminal portion, and forming a chromium oxide layer on the surface of the chromium thin film step, look including the step of removing the chromium thin film and the chromium oxide layer formed on the surface of the terminal portion, in the step of forming a chromium oxide layer on the surface of the chromium thin film, the surface of the thin chromium film, 100 It also includes a method for manufacturing a printed circuit board, which is oxidized by heating at ˜250 ° C. to form the chromium oxide layer .
また、この方法においては、前記カバー絶縁層の表面および前記端子部の表面にクロム薄膜を形成する工程において、スパッタリング法によって、前記クロム薄膜を形成することが好ましい。 In this method, it is preferable that the chromium thin film is formed by a sputtering method in the step of forming the chromium thin film on the surface of the insulating cover layer and the surface of the terminal portion.
また、この方法では、前記端子部の表面に形成された前記クロム薄膜および前記酸化クロム層を除去する工程において、複数の前記端子部の表面と、各前記端子部の間およびそれらの周囲を含むカバー絶縁層の表面部分とに形成されたクロム薄膜および酸化クロム層を除去することが好ましい。 Further, in this method, in the step of removing the chromium thin film and the chromium oxide layer formed on the surface of the terminal portion, a plurality of surfaces of the terminal portions, and between and around the terminal portions are included. It is preferable to remove the chromium thin film and the chromium oxide layer formed on the surface portion of the cover insulating layer.
また、この方法では、前記配線回路基板を用意する工程において、金属支持層を用意し、前記金属支持層の上に前記ベース絶縁層を形成することが好ましい。 In this method, it is preferable that in the step of preparing the wired circuit board, a metal support layer is prepared and the base insulating layer is formed on the metal support layer.
また、この方法では、前記配線回路基板が、回路付サスペンション基板であることが好ましい。 In this method, the wired circuit board is preferably a suspension board with circuit.
また、この方法では、前記カバー絶縁層の表面にクロム薄膜を形成する工程において、クロム薄膜を、さらに、前記ベース絶縁層の表面に形成することが好ましい。 In this method, it is preferable that a chromium thin film is further formed on the surface of the base insulating layer in the step of forming the chromium thin film on the surface of the insulating cover layer.
また、この方法では、前記カバー絶縁層の表面および前記端子部の表面にクロム薄膜を形成する工程において、クロム薄膜を、さらに、前記ベース絶縁層の表面に形成することが好ましい。 In this method, it is preferable that a chromium thin film is further formed on the surface of the base insulating layer in the step of forming a chromium thin film on the surface of the insulating cover layer and the surface of the terminal portion.
本発明の配線回路基板の製造方法によれば、カバー絶縁層の表面に、クロム薄膜および酸化クロム層からなる半導電体層が形成されるので、静電気により実装部品が破壊されることを有効に防止することができる。しかも、クロム薄膜のみを形成した場合のように、表面抵抗値が低くなり過ぎることもなく、装置の誤作動が生じることも、有効に防止することができる。 According to the method for manufacturing a printed circuit board of the present invention, since the semiconductive layer composed of the chromium thin film and the chromium oxide layer is formed on the surface of the insulating cover layer, it is effective that the mounted component is destroyed by static electricity. Can be prevented. Moreover, it is possible to effectively prevent the malfunction of the apparatus without causing the surface resistance value to become too low as in the case where only the chromium thin film is formed.
さらに、カバー絶縁層の表面に、反応性スパッタリング法や金属酸化物ターゲットを用いたスパッタリング法によって、直接、酸化クロム層を形成する場合に比べて、表面抵抗値が、均一で、かつ、好適な範囲の半導電体層を形成することができる。 Furthermore, the surface resistance value is uniform and suitable as compared with the case where the chromium oxide layer is directly formed on the surface of the insulating cover layer by a reactive sputtering method or a sputtering method using a metal oxide target. A range of semi-conductor layers can be formed.
本発明の配線回路基板の製造方法では、まず、配線回路基板を用意する。配線回路基板は、ベース絶縁層と、ベース絶縁層の上に形成される導体層と、導体層の上に形成されるカバー絶縁層とを有していれば、特に制限されず、例えば、片面フレキシブル配線回路基板、両面フレキシブル配線回路基板、多層フレキシブル配線回路基板、回路付サスペンション基板など、公知の配線回路基板として用意することができる。なお、これらの配線回路基板において、導体層は、例えば、サブトラクティブ法、アディティブ法、セミアディティブ法などの公知のパターンニング法によって、所定の配線回路パターンとして形成されている。 In the method for manufacturing a wired circuit board according to the present invention, first, a wired circuit board is prepared. The printed circuit board is not particularly limited as long as it has a base insulating layer, a conductor layer formed on the base insulating layer, and a cover insulating layer formed on the conductor layer. A known wired circuit board such as a flexible wired circuit board, a double-sided flexible wired circuit board, a multilayer flexible wired circuit board, and a suspension board with circuit can be prepared. In these wiring circuit boards, the conductor layer is formed as a predetermined wiring circuit pattern by a known patterning method such as a subtractive method, an additive method, or a semi-additive method.
また、このような配線回路基板には、通常、外部回路や電子部品と電気的に接続するための端子部が設けられている。端子部は、カバー絶縁層の所定部分を、例えば、エッチング、パターンニング、ドリル穿孔などの公知の方法によって開口させて、その開口部から露出する導体層として設けることができる。 Also, such a printed circuit board is usually provided with a terminal portion for electrical connection with an external circuit or an electronic component. The terminal portion can be provided as a conductor layer exposed by opening a predetermined portion of the insulating cover layer by a known method such as etching, patterning, or drilling.
図１は、本発明の配線回路基板の製造方法の一実施形態として、回路付サスペンション基板の製造方法を示す工程断面図である。以下、図１を参照しつつ、本発明の配線回路基板の製造方法の一実施形態として、回路付サスペンション基板の製造方法を説明する。 FIG. 1 is a process sectional view showing a method for manufacturing a suspension board with circuit as an embodiment of the method for manufacturing a wired circuit board according to the present invention. Hereinafter, a method for manufacturing a suspension board with circuit will be described as an embodiment of a method for manufacturing a wired circuit board according to the present invention with reference to FIG.
この方法では、図１（ａ）に示すように、まず、回路付サスペンション基板１を用意する。 In this method, as shown in FIG. 1A, first, a suspension board with circuit 1 is prepared.
この回路付サスペンション基板１は、金属支持層２と、その金属支持層２上に形成されたベース絶縁層３と、そのベース絶縁層３上に形成された導体層４と、その導体層４上に形成されたカバー絶縁層５とを備えている。
The suspension board with circuit 1 includes a
このような回路付サスペンション基板１は、例えば、まず、ステンレス箔などからなる金属支持層２上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるベース絶縁層３を形成する。次いで、このベース絶縁層３上に、セミアディティブ法によって、導体層４を所定の配線回路パターンとして形成した後、その導体層４を含むベース絶縁層３上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるカバー絶縁層５を形成することにより、得ることができる。
For example, such a suspension board with circuit 1 is formed by first applying a solution containing a photosensitive polyamic acid resin on a
また、このような回路付サスペンション基板１においては、カバー絶縁層５が開口されることにより、端子部６が設けられている（図２参照）。端子部６は、例えば、カバー絶縁層５を形成するときに、感光性ポリアミド酸樹脂を、導体層４における端子部６を形成する部分が露出されるようにパターン化することにより、設けることができる。
Further, in such a suspension board with circuit 1, a
そして、この方法では、図１（ｂ）に示すように、カバー絶縁層５の表面全面および端子部６の表面全面に、クロム薄膜７を形成する。
In this method, a chromium thin film 7 is formed on the entire surface of the
クロム薄膜７を形成するためのクロムの酸化皮膜は、高温高湿下においても変化の少ない、安定した表面抵抗値を得ることができる。
また、クロム薄膜７は、その厚みが、例えば、３〜１０００ｎｍ、好ましくは、５〜５００ｎｍの範囲に設定される。これより厚いと、クロム薄膜７の表面に酸化クロム層８を形成しても、表面抵抗値が上昇しにくい場合があり、また、これより薄いと、後述する加熱により酸化する工程において、クロム薄膜７における厚さ方向すべてが酸化されてしまい、クロム薄膜７が絶縁体となる場合がある。
The chromium oxide film for forming the chromium thin film 7 can obtain a stable surface resistance value with little change even under high temperature and high humidity.
Moreover, the thickness of the chromium thin film 7 is set in the range of, for example, 3 to 1000 nm, or preferably 5 to 500 nm. If it is thicker than this, even if the
クロム薄膜７の形成は、特に制限されないが、例えば、スパッタリング法、真空蒸着法、イオンプレーティング法などの公知の物理蒸着法（ＰＶＤ法）が用いられる。カバー絶縁層５に対する密着性がよいという観点から、好ましくは、スパッタリング法が用いられる。
The formation of the chromium thin film 7 is not particularly limited. For example, a known physical vapor deposition method (PVD method) such as a sputtering method, a vacuum vapor deposition method, or an ion plating method is used. From the viewpoint of good adhesion to the insulating
スパッタリング法では、例えば、図３に示すスパッタリング装置が用いられる。すなわち、図３において、このスパッタリング装置では、真空チャンバー２１内に、ターゲット２２（金属薄膜７を形成するためのクロム）およびアース電極２３が所定の間隔を隔てて対向配置されている。ターゲット２２には、電源２４が接続されるとともに、プラズマエミッションモニター２５が、ターゲット２２に対してプラズマ発光可能に配置されている。なお、電源２４は、特に制限されず、パルス電源、直流電源、交流電源などが用いられる。
In the sputtering method, for example, a sputtering apparatus shown in FIG. 3 is used. That is, in FIG. 3, in this sputtering apparatus, a target 22 (chrome for forming the metal thin film 7) and a
また、アース電極２３は、接地されるとともに、その表面に基板２６が設置されている。（ここで、基板２６は、図１（ａ）により用意された回路付サスペンション基板１であって、その端子部６を含むカバー絶縁層５側が、ターゲット２２と対向するような状態で設置される。）
そして、真空チャンバー２１内に、アルゴンなどの不活性ガスを導入ガスとして導入し、電源２４から電力を印加して、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２を所定時間スパッタリングする。これによって、カバー絶縁層５の表面全面および端子部６の表面全面に、クロム薄膜７が形成される。
The
Then, an inert gas such as argon is introduced into the
なお、このようなクロム薄膜７の形成のためのスパッタリング条件の一例を、下記に示す。
到達真空度：１．３３×１０−５〜１．３３×１０−２Ｐａ
導入ガス流量（アルゴン）：１．２×１０−３〜２．４×１０−３ｍ３／ｈ
動作圧（導入ガス導入後の真空度）：１．３３×１０−２〜１．３３Ｐａ
アース電極温度：１０〜１００℃
電力：１００〜４００Ｗ
スパッタリング時間：１５秒〜１５分
スパッタリング法では、真空度、ターゲット２２の純度、印加する電源２４の電力、膜厚、導入ガス流量、プラズマ発光強度などの因子を制御する必要があるが、とりわけ、膜厚およびプラズマ発光強度の制御が重要となる。例えば、プラズマ発光強度は、ターゲット２２に用いられる金属の種類によって特有の発光スペクトル（適合スペクトル、クロム（Ｃｒ）で４２５．４ｎｍ）があり、この発光強度を、一定に保持するように導入ガス流量を制御することによって、クロム皮膜７を、再現性の高い特性を有する皮膜として得ることができる。
An example of sputtering conditions for forming such a chromium thin film 7 is shown below.
Ultimate vacuum: 1.33 × 10 −5 to 1.33 × 10 −2 Pa
Introduction gas flow rate (argon): 1.2 × 10 −3 to 2.4 × 10 −3 m 3 / h
Operating pressure (degree of vacuum after introduction of introduced gas): 1.33 × 10 −2 to 1.33 Pa
Earth electrode temperature: 10-100 ° C
Power: 100-400W
Sputtering time: 15 seconds to 15 minutes In the sputtering method, it is necessary to control factors such as the degree of vacuum, the purity of the
プラズマの発光強度は、プラズマエミッションモニター２５のセットポイントにて制御する。この制御は、導入ガスを導入する前の発光強度を９０％として、その相対値をセットポイントとして設定する。 The plasma emission intensity is controlled by the set point of the plasma emission monitor 25. In this control, the emission intensity before introducing the introduction gas is set to 90%, and the relative value is set as a set point.
なお、このようなスパッタリング法においては、より具体的には、直流スパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法あるいはこれらの複合化法などの公知のスパッタリング法が適宜選択される。 In the sputtering method, more specifically, a known sputtering method such as a direct current sputtering method, a high frequency sputtering method, a magnetron sputtering method, or a composite method thereof is appropriately selected.
また、真空蒸着法では、例えば、真空チャンバー内に、蒸着材料（クロム）と、基板（回路付サスペンション基板１）とを所定の間隔を隔てて対向配置し、真空下、例えば、抵抗加熱法、外熱るつぼ法、電子ビーム法、高周波法、レーザ法などの加熱法によって、カバー絶縁層５の表面全面および端子部６の表面全面に、蒸着材料を蒸着させることにより、クロム薄膜７を形成する。
Further, in the vacuum deposition method, for example, a deposition material (chrome) and a substrate (suspension substrate with circuit 1) are arranged to face each other at a predetermined interval in a vacuum chamber. A chromium thin film 7 is formed by depositing a deposition material on the entire surface of the
また、イオンプレーティング法では、例えば、真空チャンバー内に、蒸着材料（クロム）と、基板（回路付サスペンション基板１）とを所定の間隔を隔てて対向配置し、アルゴンなどの不活性ガスをプラズマガスとして導入し、真空下、例えば、直流放電励起方式、高周波放電励起方式、ホローカソード放電方式、アーク放電方式などの放電方式によって、プラズマ放電を発生させることにより、カバー絶縁層５の表面全面および端子部６の表面全面にクロム薄膜７を形成する。
In the ion plating method, for example, a vapor deposition material (chromium) and a substrate (suspension substrate with circuit 1) are opposed to each other at a predetermined interval in a vacuum chamber, and an inert gas such as argon is plasma. Introducing as a gas and generating a plasma discharge by a discharge method such as a direct current discharge excitation method, a high frequency discharge excitation method, a hollow cathode discharge method, an arc discharge method, or the like, under vacuum, for example, the entire surface of the
次いで、この方法では、図１（ｃ）に示すように、クロム薄膜７の表面全面に、酸化クロム層８を形成する。
Next, in this method, as shown in FIG. 1C, a
酸化クロム層８の形成には、加熱により酸化する方法が用いられる。
The formation of
加熱により酸化する方法では、クロム薄膜７の表面を加熱により酸化させて酸化クロム層８を形成する。加熱する方法は、特に制限されず、例えば、加熱炉などを用いて大気中で加熱すればよい。加熱温度は、１００〜２５０℃であり、加熱時間は、例えば、１分〜１２時間である。これによって、クロム薄膜７の表面に非常に薄い酸化クロム層８が形成される。
In the method of oxidizing by heating, the
なお、このような加熱により形成される酸化クロム層８は、非常に薄いが、その生成は、ＥＳＣＡ、ＡＥＳ（オージェ電子分光法）、ＳＩＭＳ（２次イオン質量分析法）などによって確認することができる。
In addition, although the
また、これによって形成される酸化クロム層８は、電気抵抗値が非常に大きい一方で、クロム薄膜７の電気抵抗値は非常に小さいので、これらクロム薄膜７と酸化クロム層８とによって、半導電体層９を形成することができる。
In addition, the
そして、このような、加熱により酸化する方法によって形成された半導電体層９の表面抵抗値は、電気抵抗値の小さなクロム薄膜７と電気抵抗値の大きな酸化クロム層８との平均的な値として得られ、例えば、１０４〜１０１０Ω／□の範囲であることが好ましい。半導電体層９の表面抵抗値が１０４Ω／□未満であると、後述する端子部６において、めっきによりパッド部１０を形成するときに、酸化クロム層８の表面もめっきされてしまい、実装部品の誤作動を生じる場合がある。
Then, such a surface resistance value of the semiconductive layer 9 thus formed in the way of oxidizing by heating, the average of a large
なお、表面抵抗値の単位は、慣用的に（Ω／□）として表される。 The unit of the surface resistance value is conventionally expressed as (Ω / □).
そして、この方法では、端子部６と、その端子部６に実装される実装部品との間の導通を図るべく、図１（ｄ）に示すように、端子部６の表面に形成されたクロム薄膜７および酸化クロム層８を除去する。
And in this method, as shown in FIG.1 (d), chromium formed in the surface of the
クロム薄膜７および酸化クロム層８の除去は、特に制限されないが、例えば、エッチング法が好ましく用いられる。
Although the removal of the chromium thin film 7 and the
エッチング法では、回路付サスペンション基板１における端子部６およびその近傍部分以外にエッチングレジストを設けて、端子部６およびその近傍部分（図２において、各端子部６の間およびそれらの周囲を含むカバー絶縁層５の表面部分であって、点線の範囲Ｘとして示される。）の酸化クロム層８およびクロム薄膜７をエッチング液を用いて除去する。
In the etching method, an etching resist is provided in addition to the
エッチング液の種類は、酸化クロム層８が酸化クロムから形成され、クロム薄膜７がクロムから形成されることから、フェリシアン化カリウム系、過マンガン酸カリウム系、メタケイ酸ナトリウム系、硝酸第２セリウムアンモン系、塩酸系、硫酸系、硝酸系などのエッチング液が用いられる。
The types of etching solutions are that the
なお、エッチングレジストは、クロム薄膜７を形成するときに、端子部６およびその近傍に予め設けてもよいが、スパッタリング法によるクロム薄膜７の形成において、エッチングレジストが存在すると、真空チャンバー２１内において、エッチングレジストからガスが発生して真空度が低下する場合がある。そのため、上記したように、クロム薄膜７および酸化クロム層８を形成した後、端子部６およびその近傍部分のクロム薄膜７および酸化クロム層８を除去することが好ましい。
The etching resist may be provided in advance in the
また、端子部６における導体層４が銅からなり、その上に形成されるクロムからなるクロム薄膜７に、導体層４である下地の銅が露出する微細孔が存在している場合には、銅を溶解してクロムを溶解しないエッチング液（例えば、硫酸系、過酸化水素系、塩酸系）を用いて、クロム薄膜７であるクロムを溶解することなく微細孔を介して導体層４の表面部分の銅を溶解することによって、その銅が溶解された部分のクロムからなるクロム薄膜７および酸化クロム層８を、エッチングレジストを用いずに除去することができる。
In addition, when the conductor layer 4 in the
また、上記においては、酸化クロム層８を形成した後で、クロム薄膜７および酸化クロム層８を除去するようにしたが、例えば、クロム薄膜７をエッチングにより除去した後で、酸化クロム層８を形成するようにしてもよい。このような方法では、クロム薄膜７の方が酸化クロム層８よりも種々のエッチング液に溶解しやすいという利点がある。
In the above description, the chromium thin film 7 and the
そして、この方法では、図１（ｅ）に示すように、クロム薄膜７および酸化クロム層８が除去された端子部６に、例えば、ニッケルおよび金を、順次電解めっきすることによりパッド部１０を形成し、その後、図示しないが、金属支持層２を所定形状にエッチングすることによって、クロム薄膜７および酸化クロム層８が形成された回路付サスペンション基板１を得る。
In this method, as shown in FIG. 1 (e), for example, nickel and gold are sequentially electroplated on the
そして、このような方法によれば、カバー絶縁層５の表面に、クロム薄膜７および酸化クロム層８からなる半導電体層９が形成されるので、静電気により実装部品が破壊されることを有効に防止することができる。しかも、クロム薄膜７のみを形成した場合のように、表面抵抗値が低くなり過ぎることもなく、装置の誤作動が生じることも、有効に防止することができる。
According to such a method, since the semiconductive layer 9 composed of the chromium thin film 7 and the
また、例えば、カバー絶縁層５の表面に、反応性スパッタリング法によって、直接、酸化クロム層８を形成した場合には、真空チャンバー２１中の酸素濃度が必ずしも均一にならないため、酸素の導入ガス流量のわずかな違いで表面抵抗値が大きく変化し、形成された酸化クロム層８の表面抵抗値に、ばらつきを生じる。一方、酸素の導入ガス流量を多くして、スパッタリング時間を短くすると、ばらつきは低減されるが、表面抵抗値が非常に大きくなり、半導電体層９としての好ましい範囲の上限値（１０１０Ω／□）を超えてしまう。また、金属酸化物ターゲットを用いたスパッタリング法によって、直接、酸化クロム層８を形成した場合にも、表面抵抗値が非常に大きくなり、半導電体層９としての好ましい範囲の上限値（１０１０Ω／□）を超えてしまう。
Further, for example, when the
しかし、上記したように、クロム薄膜７および酸化クロム層８を順次形成すれば、表面抵抗値が、均一で、かつ、１０４〜１０１０Ω／□の範囲の半導電体層９を形成することができる。
However, as described above, if the chromium thin film 7 and the
なお、以上の説明では、本発明の配線回路基板の製造方法を、回路付サスペンション基板１の製造方法として説明したが、本発明は何らこれに限定されず、例えば、図４に示すように、フレキシブル配線回路基板１１の製造方法に適用することもできる。
In the above description, the method for manufacturing a wired circuit board according to the present invention has been described as a method for manufacturing the suspension board with circuit 1. However, the present invention is not limited to this, for example, as shown in FIG. It can also be applied to a method for manufacturing the flexible printed
すなわち、図４では、まず、図４（ａ）に示すように、ベース絶縁層１２上に、所定の配線回路パターンとして形成されている導体層１３が形成され、その導体層１３を含むベース絶縁層１２上に、カバー絶縁層１４が形成されているフレキシブル配線回路基板１１を用意する。このようなフレキシブル配線回路基板１１は、例えば、ベース絶縁層１２上に導体層１３が積層されている二層基材の導体層１３を、サブトラクティブ法により所定の配線回路パターンとして形成した後、その上に、カバー絶縁層１４を積層することにより形成することができる。なお、このフレキシブル配線回路基板１１には、カバー絶縁層１４が開口されることにより露出する導体層１３が端子部１５として設けられている。
That is, in FIG. 4, first, as shown in FIG. 4A, a
次いで、この方法では、図４（ｂ）に示すように、ベース絶縁層１２および端子部１５を含むカバー絶縁層１４の表面に、上記と同様の方法によって、クロム薄膜１６を形成し、図４（ｃ）に示すように、続いて、クロム薄膜１６の表面に、上記と同様の方法によって、酸化クロム層１７を形成した後、図４（ｄ）に示すように、端子部１５およびその近傍部分に形成されたクロム薄膜１６および酸化クロム層１７を、上記と同様の方法によって除去し、図４（ｅ）に示すように、その端子部１５に、上記と同様の方法によって、パッド部１８を形成し、これによって、フレキシブル配線回路基板１１を得る。
Next, in this method, as shown in FIG. 4B, a chromium
このような方法によっても、ベース絶縁層１２およびカバー絶縁層１４の両方に、クロム薄膜１６および酸化クロム層１７からなる半導電体層１９がそれぞれ形成されるので、静電気により実装部品が破壊されることを有効に防止することができる。しかも、クロム薄膜１６のみを形成した場合のように、表面抵抗値が低くなり過ぎることもなく、装置の誤作動が生じることも、有効に防止することができる。
Also by such a method, since the
さらに、ベース絶縁層１２およびカバー絶縁層１４の表面に、反応性スパッタリング法や金属酸化物ターゲットを用いたスパッタリング法によって、直接、酸化クロム層１７を形成する場合に比べて、表面抵抗値が、均一で、かつ、好適な範囲の半導電体層１９を形成することができる。
Furthermore, compared with the case where the
なお、図４に示す方法では、クロム薄膜１６および酸化クロム層１７を、ベース絶縁層１２およびカバー絶縁層１４の両方に形成したが、カバー絶縁層１４のみに形成してもよい。
In the method shown in FIG. 4, the chromium
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されるものではない。 Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
実施例１
幅２５０ｍｍの長尺ステンレス箔（厚み２０μｍ）からなる金属支持層上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるベース絶縁層（厚み１０μｍ）を形成した。次いで、このベース絶縁層上に、セミアディティブ法によって、導体層（厚み１５μｍ）を所定の配線回路パターンとして形成した後、その導体層を含むベース絶縁層上に、感光性ポリアミド酸樹脂を含む溶液を塗布し、露光および現像により所定のパターンを形成した後、これを加熱硬化させて、ポリイミド樹脂からなるカバー絶縁層（厚み３μｍ）を形成し、これによって、回路付サスペンション基板を得た（図１（ａ）参照）。なお、この回路付サスペンション基板は、カバー絶縁層が開口される部分に導体層が露出する端子部を備えている。
Example 1
On a metal support layer made of a long stainless steel foil (thickness 20 μm) having a width of 250 mm, a solution containing a photosensitive polyamic acid resin was applied, and after forming a predetermined pattern by exposure and development, this was heated and cured, A base insulating layer (
次いで、カバー絶縁層の表面全面および端子部の表面全面に、スパッタリング法によってクロム薄膜を形成した（図１（ｂ）参照）。なお、スパッタリングは、上記と同様の方法において、下記の条件で測定した。
ターゲット：Ｃｒ
到達真空度：８×１０−３Ｐａ
導入ガス流量（アルゴン）：１．８×１０−３ｍ３／ｈ
動作圧：０．２７Ｐａ
アース電極温度：２０℃
電力（パルス電源）：１２５Ｗ（電圧２２７Ｖ、電流０．５５Ａ）
スパッタリング時間：１分
クロム薄膜の厚み：７ｎｍ
次いで、１２５℃、１２時間、大気中で加熱することにより、クロム薄膜の表面を酸化して、酸化クロム層を形成した（図１（ｃ）参照）。なお、酸化クロム層が形成されていることはＥＳＣＡにて確認した。
Next, a chromium thin film was formed by sputtering on the entire surface of the cover insulating layer and the entire surface of the terminal portion (see FIG. 1B). Sputtering was measured under the following conditions in the same manner as described above.
Target: Cr
Ultimate vacuum: 8 × 10 −3 Pa
Introduction gas flow rate (argon): 1.8 × 10 −3 m 3 / h
Operating pressure: 0.27Pa
Earth electrode temperature: 20 ° C
Power (pulse power supply): 125W (voltage 227V, current 0.55A)
Sputtering time: 1 minute Chrome thin film thickness: 7 nm
Next, the surface of the chromium thin film was oxidized by heating in the atmosphere at 125 ° C. for 12 hours to form a chromium oxide layer (see FIG. 1C). The formation of a chromium oxide layer was confirmed by ESCA.
次いで、回路付サスペンション基板における端子部およびその近傍以外に、フォトリソグラフィー法によってエッチングレジストを形成し、エッチング液として、硝酸第２セリウムアンモンおよび硝酸の混合水溶液を用いて、端子部およびその近傍部分の酸化クロム層およびクロム薄膜をエッチング除去した（図１（ｄ）参照）。 Next, in addition to the terminal portion and its vicinity in the suspension board with circuit, an etching resist is formed by a photolithography method, and a mixed aqueous solution of ceric ammonium nitrate and nitric acid is used as an etchant, so that the terminal portion and the vicinity thereof are formed. The chromium oxide layer and the chromium thin film were removed by etching (see FIG. 1 (d)).
その後、端子部の導体層の表面に、電解ニッケルめっきおよび電解金めっきを順次施して、パッド部を形成し（図１（ｅ）参照）、金属支持層を所定形状にエッチングすることにより、酸化クロム層およびクロム薄膜が形成された回路付サスペンション基板を得た。 Thereafter, electrolytic nickel plating and electrolytic gold plating are sequentially applied to the surface of the conductor layer of the terminal portion to form a pad portion (see FIG. 1 (e)), and the metal support layer is etched into a predetermined shape, thereby oxidizing. A suspension board with circuit in which a chromium layer and a chromium thin film were formed was obtained.
比較例１
クロム薄膜を形成せずに、カバー絶縁層に、直接、酸化クロム層を下記の条件の反応性スパッタリング法によって形成した以外は、実施例１と同様の方法によって、酸化クロム層およびクロム薄膜が形成された回路付サスペンション基板を得た。
ターゲット：Ｃｒ
到達真空度：８×１０−３Ｐａ
導入ガス流量：Ａｒ／Ｏ２混合ガス
Ａｒ：１．８×１０−３ｍ３／ｈ
Ｏ２：７．２×１０−５ｍ３／ｈ
動作圧：０．２７Ｐａ
アース電極温度：２０℃
電力（パルス電源）：１２５Ｗ（電圧２２７Ｖ、電流０．５５Ａ）
スパッタリング時間：３分
酸化クロム層の厚み：２０ｎｍ
評価
金属支持層（ステンレス）の幅方向において、５箇所の表面抵抗値を測定した。なお、表面抵抗値の測定は、表面抵抗測定装置（三菱化学（株）製、Ｈｉｒｅｓｔａ−ｕｐ ＭＣＰ−ＨＴ４５０）を用いて、温度２５℃、湿度１５％で測定した。その結果を表１に示す。
Comparative Example 1
The chromium oxide layer and the chromium thin film were formed by the same method as in Example 1 except that the chromium oxide layer was formed directly on the insulating cover layer by the reactive sputtering method without forming the chromium thin film. A suspension board with circuit was obtained.
Target: Cr
Ultimate vacuum: 8 × 10 −3 Pa
Introduction gas flow rate: Ar / O 2 mixed gas
Ar: 1.8 × 10 −3 m 3 / h
O 2 : 7.2 × 10 −5 m 3 / h
Operating pressure: 0.27Pa
Earth electrode temperature: 20 ° C
Power (pulse power supply): 125W (voltage 227V, current 0.55A)
Sputtering time: 3 minutes Thickness of chromium oxide layer: 20 nm
１ 回路付サスペンション基板
４ 導体層
５ カバー絶縁層
６ 端子部
７ クロム薄膜
８ 酸化クロム層
DESCRIPTION OF SYMBOLS 1 Suspension board with a circuit 4
Claims (9)
前記カバー絶縁層の表面にクロム薄膜を形成する工程、
前記クロム薄膜の表面に酸化クロム層を形成する工程
を含み、
前記クロム薄膜の表面に酸化クロム層を形成する工程において、
前記クロム薄膜の表面を、１００〜２５０℃の加熱により酸化させて、前記酸化クロム層を形成することを特徴とする、配線回路基板の製造方法。 Preparing a printed circuit board comprising a base insulating layer, a conductor layer formed on the base insulating layer, and a cover insulating layer formed on the conductor layer;
Forming a chromium thin film on the surface of the insulating cover layer;
Look including the step of forming a chromium oxide layer on the surface of the chromium thin film,
In the step of forming a chromium oxide layer on the surface of the chromium thin film,
A method for producing a printed circuit board , comprising: oxidizing the surface of the chromium thin film by heating at 100 to 250 ° C. to form the chromium oxide layer .
スパッタリング法によって、前記クロム薄膜を形成することを特徴とする、請求項１に記載の配線回路基板の製造方法。 In the step of forming a chromium thin film on the surface of the insulating cover layer,
The method for manufacturing a printed circuit board according to claim 1, wherein the chromium thin film is formed by a sputtering method.
前記カバー絶縁層の表面および前記端子部の表面にクロム薄膜を形成する工程、
前記クロム薄膜の表面に酸化クロム層を形成する工程、
前記端子部の表面に形成された前記クロム薄膜および前記酸化クロム層を除去する工程
を含み、
前記クロム薄膜の表面に酸化クロム層を形成する工程において、
前記クロム薄膜の表面を、１００〜２５０℃の加熱により酸化させて、前記酸化クロム層を形成することを特徴とする、配線回路基板の製造方法。 A terminal comprising a base insulating layer, a conductor layer formed on the base insulating layer, a cover insulating layer formed on the conductor layer, and a conductor layer exposed by opening the cover insulating layer A step of preparing a printed circuit board comprising a portion,
Forming a chromium thin film on the surface of the insulating cover layer and the surface of the terminal portion;
Forming a chromium oxide layer on the surface of the chromium thin film;
Look including the step of removing the chromium thin film and the chromium oxide layer formed on the surface of the terminal portion,
In the step of forming a chromium oxide layer on the surface of the chromium thin film,
A method for producing a printed circuit board , comprising: oxidizing the surface of the chromium thin film by heating at 100 to 250 ° C. to form the chromium oxide layer .
スパッタリング法によって、前記クロム薄膜を形成することを特徴とする、請求項３に記載の配線回路基板の製造方法。 In the step of forming a chromium thin film on the surface of the insulating cover layer and the surface of the terminal portion,
The method for manufacturing a printed circuit board according to claim 3 , wherein the chromium thin film is formed by a sputtering method.
複数の前記端子部の表面と、各前記端子部の間およびそれらの周囲を含むカバー絶縁層の表面部分とに形成されたクロム薄膜および酸化クロム層を除去することを特徴とする、請求項３または４に記載の配線回路基板の製造方法。 In the step of removing the chromium thin film and the chromium oxide layer formed on the surface of the terminal portion,
And removing a plurality of the terminal portions of the surface, a thin chromium film and chromium oxide layer formed on and between the surface portions thereof of the insulating cover layer including the periphery of each of the terminal portions, according to claim 3 Or the manufacturing method of the printed circuit board of 4 .
金属支持層を用意し、前記金属支持層の上に前記ベース絶縁層を形成することを特徴とする、請求項１〜５のいずれかに記載の配線回路基板の製造方法。 In the step of preparing the wired circuit board,
Providing a metal supporting layer, and forming an insulating base layer on the metal supporting layer, the production method of the wired circuit board according to any one of claims 1-5.
クロム薄膜を、さらに、前記ベース絶縁層の表面に形成することを特徴とする、請求項１または２に記載の配線回路基板の製造方法。 In the step of forming a chromium thin film on the surface of the insulating cover layer,
The chromium thin film, further, the base insulating layer and forming on the surface of the production method of the wired circuit board according to claim 1 or 2.
クロム薄膜を、さらに、前記ベース絶縁層の表面に形成することを特徴とする、請求項３〜５のいずれかに記載の配線回路基板の製造方法。 In the step of forming a chromium thin film on the surface of the insulating cover layer and the surface of the terminal portion,
The chromium thin film, further, the base insulating layer and forming on the surface of the production method of the wired circuit board according to any one of claims 3-5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007109375A JP4629067B2 (en) | 2007-04-18 | 2007-04-18 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007109375A JP4629067B2 (en) | 2007-04-18 | 2007-04-18 | Method for manufacturing printed circuit board |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003128991A Division JP3964822B2 (en) | 2003-05-07 | 2003-05-07 | Method for manufacturing suspension board with circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007189263A JP2007189263A (en) | 2007-07-26 |
| JP4629067B2 true JP4629067B2 (en) | 2011-02-09 |
Family
ID=38344156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007109375A Expired - Fee Related JP4629067B2 (en) | 2007-04-18 | 2007-04-18 | Method for manufacturing printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4629067B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5064041B2 (en) * | 2007-01-18 | 2012-10-31 | 株式会社エスケーエレクトロニクス | Photomask having protective film formed on its surface and method for manufacturing the same |
| CN113937606A (en) * | 2021-10-14 | 2022-01-14 | 浙江水晶光电科技股份有限公司 | Circuit protection element and preparation method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11250434A (en) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | Magnetic disk device and head suspension assembly |
| JP2000031625A (en) * | 1998-07-08 | 2000-01-28 | Nec Corp | High frequency circuit printed board equipped with solder resist |
| JP2001357642A (en) * | 2000-06-12 | 2001-12-26 | Matsushita Electric Ind Co Ltd | Head gimbal assembly |
| JP2002222578A (en) * | 2001-01-26 | 2002-08-09 | Nitto Denko Corp | Relay flexible wiring circuit board |
| JP2002245740A (en) * | 2001-02-16 | 2002-08-30 | Nitto Denko Corp | Vibration damping material continuous feeder |
| JP2003124581A (en) * | 2001-10-15 | 2003-04-25 | Achilles Corp | Intermediate flexible printed circuit board |
-
2007
- 2007-04-18 JP JP2007109375A patent/JP4629067B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11250434A (en) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | Magnetic disk device and head suspension assembly |
| JP2000031625A (en) * | 1998-07-08 | 2000-01-28 | Nec Corp | High frequency circuit printed board equipped with solder resist |
| JP2001357642A (en) * | 2000-06-12 | 2001-12-26 | Matsushita Electric Ind Co Ltd | Head gimbal assembly |
| JP2002222578A (en) * | 2001-01-26 | 2002-08-09 | Nitto Denko Corp | Relay flexible wiring circuit board |
| JP2002245740A (en) * | 2001-02-16 | 2002-08-30 | Nitto Denko Corp | Vibration damping material continuous feeder |
| JP2003124581A (en) * | 2001-10-15 | 2003-04-25 | Achilles Corp | Intermediate flexible printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007189263A (en) | 2007-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3964822B2 (en) | Method for manufacturing suspension board with circuit | |
| JP3828918B1 (en) | Wiring circuit board and manufacturing method thereof | |
| JP4790447B2 (en) | Suspension board with circuit | |
| JP3631992B2 (en) | Printed circuit board | |
| JP5706386B2 (en) | Two-layer flexible substrate and printed wiring board based on two-layer flexible substrate | |
| JP2007158362A (en) | Method for forming resistor on insulating substrate | |
| JP4986082B2 (en) | Method for manufacturing printed wiring board | |
| JP4583939B2 (en) | Method for manufacturing printed circuit board | |
| JP4652179B2 (en) | Printed circuit board | |
| JP2006156547A (en) | Wiring circuit board and manufacturing method thereof | |
| JP4629067B2 (en) | Method for manufacturing printed circuit board | |
| JP2010005800A (en) | Two-layered flexible substrate, its method of manufacturing, printed-wiring board using the two-layered flexible substrate, and its method of manufacturing | |
| JP2007150050A (en) | Method of manufacturing printed wiring board | |
| JP4986081B2 (en) | Method for manufacturing printed wiring board | |
| JP4347776B2 (en) | Printed circuit board | |
| JP4866787B2 (en) | Wiring circuit board and manufacturing method thereof | |
| JP3556178B2 (en) | Flexible copper-clad board and method of manufacturing the same | |
| JP4752357B2 (en) | LAMINATED MANUFACTURING METHOD AND PRINTED WIRING BOARD MANUFACTURING METHOD | |
| JP2018135561A (en) | Copper-clad laminated substrate, method for manufacturing the same, and wiring board | |
| JP2008118105A (en) | Ion gun treatment method, copper clad laminate manufactured by using the same method, and printed circuit board | |
| JP2007217778A (en) | Plasma treatment method, method for producing copper clad laminate, method for producing printed circuit board, copper clad laminate and printed circuit board | |
| JP2006324474A (en) | Method of manufacturing metal-clad polyimide substrate | |
| JP2006156882A (en) | Manufacturing method of wiring circuit board | |
| JP2011176034A (en) | Method of manufacturing flexible printed board and etching processing method | |
| JP2004071952A (en) | Method for manufacturing electric element and circuit board including electric element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20161119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |