JP2006093113A - Electronic device and its manufacturing method - Google Patents

Electronic device and its manufacturing method Download PDF

Info

Publication number
JP2006093113A
JP2006093113A JP2005234103A JP2005234103A JP2006093113A JP 2006093113 A JP2006093113 A JP 2006093113A JP 2005234103 A JP2005234103 A JP 2005234103A JP 2005234103 A JP2005234103 A JP 2005234103A JP 2006093113 A JP2006093113 A JP 2006093113A
Authority
JP
Japan
Prior art keywords
layer
compound
light
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005234103A
Other languages
Japanese (ja)
Other versions
JP2006093113A5 (en
JP4836513B2 (en
Inventor
Ryoji Nomura
亮二 野村
Tsunenori Suzuki
恒徳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005234103A priority Critical patent/JP4836513B2/en
Publication of JP2006093113A publication Critical patent/JP2006093113A/en
Publication of JP2006093113A5 publication Critical patent/JP2006093113A5/ja
Application granted granted Critical
Publication of JP4836513B2 publication Critical patent/JP4836513B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic device to be easily manufactured by using a wet process. <P>SOLUTION: The electronic device has a first layer and second layer. The first layer contains a compound with conjugated double bonds. Herein, the molecular weight of the first compound is preferably 100-1000. The second layer contains the first compound of two molecules and a second compound which is produced by forming rings with additional reaction. The electronic device includes an light emitting element and an element such as a transistor. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、発光素子、半導体素子等の電子デバイスに関し、特に、電子デバイスに含まれ、電圧を印加したときに電流が流れる層の構造およびその作製方法に関する。   The present invention relates to an electronic device such as a light-emitting element or a semiconductor element, and particularly relates to a structure of a layer included in the electronic device and through which a current flows when a voltage is applied, and a manufacturing method thereof.

これまでに印字装置等として用いられてきたインクジェット装置は、近年、配線形成或いは膜形成用の装置としても利用されるようになってきている。このような用途の拡大と共に、それぞれの用途に適合した性能を有する材料を開発することが求められてきている。   Inkjet devices that have been used as printing devices so far have recently been used as devices for wiring formation or film formation. Along with such expansion of applications, it has been required to develop materials having performance suitable for each application.

例えば、エレクトロルミネセンス素子や、有機トランジスタの開発分野では、インクジェット法、塗布法などの湿式法を用いて発光層、輸送層、或いは半導体層等を形成している。そして、これらの層を形成するための材料として、主に高分子化合物が用いられている。   For example, in the field of development of electroluminescent elements and organic transistors, a light emitting layer, a transport layer, a semiconductor layer, or the like is formed using a wet method such as an inkjet method or a coating method. And as a material for forming these layers, polymer compounds are mainly used.

しかし、高分子化合物だけでなく低分子化合物についてもインクジェット法等の湿式法を用いた膜形成が容易になれば、より多様な素子を作製することができる。   However, not only a high molecular compound but also a low molecular compound can be manufactured by forming a film using a wet method such as an ink jet method easily.

その為、高分子化合物だけでなく、低分子化合物を用いて素子を作製する技術の開発が行われており、例えば特許文献1では、自己組織化膜を形成する工程を設けることによって、低分子化合物を材料として用いたインクジェット法による薄膜形成をする方法について開示されている。   For this reason, development of a technique for producing an element using not only a high molecular compound but also a low molecular compound has been carried out. For example, in Patent Document 1, a process for forming a self-assembled film is provided. A method of forming a thin film by an ink jet method using a compound as a material is disclosed.

また、特許文献2では、高分子発光材料を溶解した有機溶媒の溶液を用いて塗布法により発光層を形成するとき、有機溶媒によってホール注入層が侵されるという不具合が生じることについて記載されている。そして、その不具合を解消するために有機溶剤不溶性高分子を主成分として含むホール注入層を設けた発光素子について開示している。特許文献2によれば、このようなホール注入層は、反応開始剤を含む溶液を塗布して形成した膜に水銀ランプを照射する方法によって形成される。しかし、このような方法では反応開始剤が不純物として膜中に残存してしまう場合がある。   Patent Document 2 describes that when a light emitting layer is formed by a coating method using a solution of an organic solvent in which a polymer light emitting material is dissolved, there is a problem that the hole injection layer is affected by the organic solvent. . And in order to eliminate the malfunction, it has disclosed about the light emitting element which provided the hole injection layer which contains an organic solvent insoluble polymer as a main component. According to Patent Document 2, such a hole injection layer is formed by a method of irradiating a mercury lamp onto a film formed by applying a solution containing a reaction initiator. However, in such a method, the reaction initiator may remain in the film as an impurity.

特開2003−234522号公報JP 2003-234522 A 特開2003−163086号公報JP 2003-163086 A

本発明は、湿式法を用いて容易に作製できる電子デバイスを提供することを課題とする。   An object of the present invention is to provide an electronic device that can be easily manufactured using a wet method.

本発明の電子デバイスの一は、[2+2]環化付加反応([2+2]cycloaddition)によって生成された化合物を含む層を有する電子デバイスである。ここで、電子デバイスとしては、発光素子、トランジスタ等の半導体素子が挙げられる。   One electronic device of the present invention is an electronic device having a layer including a compound generated by a [2 + 2] cycloaddition reaction ([2 + 2] cycloaddition). Here, as an electronic device, semiconductor elements, such as a light emitting element and a transistor, are mentioned.

本発明の電子デバイスの一は、第1の層と第2の層とを有する。第1の層は、共役二重結合を含む第1の化合物を含む。ここで、第1の化合物の分子量は100〜1000であることが好ましい。第2の層は、前記第1の化合物が二分子、付加反応により環状の構造を形成することによって生成された第2の化合物を含む。ここで、電子デバイスとしては、発光素子、トランジスタ等の半導体素子が挙げられる。   One electronic device of the present invention includes a first layer and a second layer. The first layer includes a first compound that includes a conjugated double bond. Here, the molecular weight of the first compound is preferably 100 to 1000. The second layer includes a second compound generated by forming a cyclic structure by bimolecular, addition reaction of the first compound. Here, as an electronic device, semiconductor elements, such as a light emitting element and a transistor, are mentioned.

本発明の電子デバイスの作製方法の一は、第1の工程と第2の工程とを有する。第1の工程は、共役二重結合を含む化合物を含む第1の層を形成する工程である。ここで該化合物の分子量は100〜1000であることが好ましい。第2の工程は、第1の層に含まれる化合物について[2+2]環化付加反応が生じるように第1の層に光を照射する工程である。ここで、電子デバイスとしては、発光素子、トランジスタ等の半導体素子が挙げられる。   One method for manufacturing an electronic device of the present invention includes a first step and a second step. The first step is a step of forming a first layer containing a compound containing a conjugated double bond. Here, the molecular weight of the compound is preferably 100 to 1,000. The second step is a step of irradiating the first layer with light so that a [2 + 2] cycloaddition reaction occurs for the compound contained in the first layer. Here, as an electronic device, semiconductor elements, such as a light emitting element and a transistor, are mentioned.

本発明の発光素子の一は、第1の電極と第2の電極との間に、[2+2]環化付加反応([2+2]cycloaddition)によって生成された化合物を含む層を有する発光素子である。   One of the light-emitting elements of the present invention is a light-emitting element having a layer containing a compound generated by a [2 + 2] cycloaddition reaction ([2 + 2] cycloaddition) between a first electrode and a second electrode. .

本発明の発光素子の一は、第1の電極と第2の電極との間に、第1の層と第2の層とを有する発光素子である。第1の層は、第1の化合物を含む。第2の層は、第2の化合物を含む。ここで、第1の化合物は共役二重結合を含む化合物である。第1の化合物の分子量は100〜1000であることが好ましい。そして、第2の化合物は、第1の化合物が二分子、付加反応により環状の構造を形成することによって生成された化合物である。   One of the light-emitting elements of the present invention is a light-emitting element having a first layer and a second layer between a first electrode and a second electrode. The first layer includes a first compound. The second layer includes a second compound. Here, the first compound is a compound containing a conjugated double bond. The molecular weight of the first compound is preferably 100 to 1000. And a 2nd compound is a compound produced | generated when the 1st compound forms a cyclic structure by bimolecular and addition reaction.

本発明の発光素子の作製方法の一は、共役二重結合を含む化合物を含む層を形成する工程と、[2+2]環化付加反応が生じるようにその層に光を照射する工程とを含む作製方法である。共役二重結合を含む化合物の分子量は100〜1000であることが好ましい。   One method for manufacturing a light-emitting element of the present invention includes a step of forming a layer containing a compound containing a conjugated double bond, and a step of irradiating the layer with light so that a [2 + 2] cycloaddition reaction occurs. This is a manufacturing method. The molecular weight of the compound containing a conjugated double bond is preferably 100 to 1,000.

本発明の半導体素子の一は、第1の半導体層と第2の半導体層との間に、[2+2]環化付加反応([2+2]cycloaddition)によって生成された化合物を含む層を有するトランジスタである。   One embodiment of a semiconductor element of the present invention is a transistor including a layer including a compound generated by a [2 + 2] cycloaddition reaction ([2 + 2] cycloaddition) between a first semiconductor layer and a second semiconductor layer. is there.

本発明の半導体素子の一は、第1の半導体層と、第2の半導体層と、第3の半導体層とを有するトランジスタである。第1の半導体層は、第1の化合物を含む。第2の半導体層は、第2の化合物を含む。ここで、第1の化合物は共役二重結合を含む化合物である。第1の化合物の分子量は100〜1000であることが好ましい。そして、第2の化合物は、第1の化合物が二分子、付加反応により環状の構造を形成することによって生成された化合物である。また、第1の半導体層と第3の半導体層とは優先的に輸送されるキャリアの極性が異なる。   One embodiment of the semiconductor element of the present invention is a transistor including a first semiconductor layer, a second semiconductor layer, and a third semiconductor layer. The first semiconductor layer includes a first compound. The second semiconductor layer includes a second compound. Here, the first compound is a compound containing a conjugated double bond. The molecular weight of the first compound is preferably 100 to 1000. And a 2nd compound is a compound produced | generated when the 1st compound forms a cyclic structure by bimolecular and addition reaction. The first semiconductor layer and the third semiconductor layer have different polarities of carriers transported preferentially.

本発明の半導体素子の作製方法の一は、共役二重結合を含む化合物を含む層を形成する工程と、[2+2]環化付加反応が生じるようにその層に光を照射する工程とを含む作製方法である。共役二重結合を含む化合物の分子量は100〜1000であることが好ましい。   One method for manufacturing a semiconductor element of the present invention includes a step of forming a layer containing a compound containing a conjugated double bond, and a step of irradiating the layer with light so that a [2 + 2] cycloaddition reaction occurs. This is a manufacturing method. The molecular weight of the compound containing a conjugated double bond is preferably 100 to 1,000.

本発明によって、湿式法を用いて形成した複数の層を積層させた構造を有する、発光素子、半導体素子等の電子デバイスを容易に作製することができる。また、湿式法の中でも特に描画法を用いることで、低コストな電子デバイスの作製が容易となる。また、本発明によって、不純物の含有量の少ない電子デバイスを容易に作製することができる。   According to the present invention, an electronic device such as a light-emitting element or a semiconductor element having a structure in which a plurality of layers formed by a wet method is stacked can be easily manufactured. Further, by using a drawing method among wet methods, it is easy to manufacture a low-cost electronic device. Further, according to the present invention, an electronic device with a small content of impurities can be easily manufactured.

また本発明によって、低コストで安価な発光装置、半導体装置、及びそれらを実装することによって低コストで安価となった電子機器を得ることができる。   Further, according to the present invention, a low-cost and inexpensive light-emitting device, a semiconductor device, and an electronic device that is low-cost and inexpensive by mounting them can be obtained.

以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。   Hereinafter, one embodiment of the present invention will be described. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment.

(実施の形態1)
本形態では、図1で表されるように、第1の電極101と第2の電極102との間に複数の層を有する本発明の発光素子の作製方法について、図2(A)〜(D)、図3(A)〜(C)を用いて説明する。なお、図1では、第1の層111、第2の層112、第3の層113、第4の層114、第5の層115の5層が積層されているが、積層する層の数について特に限定はない。
(Embodiment 1)
In this embodiment mode, as shown in FIG. 1, a method for manufacturing a light-emitting element of the present invention including a plurality of layers between a first electrode 101 and a second electrode 102 is described with reference to FIGS. D), and will be described with reference to FIGS. Note that in FIG. 1, five layers of the first layer 111, the second layer 112, the third layer 113, the fourth layer 114, and the fifth layer 115 are stacked. There is no particular limitation on the.

第1の電極101の上に、第1の電極101の一部が露出するように開口部が設けられた隔壁層121を形成する。   On the first electrode 101, a partition layer 121 having an opening is formed so that a part of the first electrode 101 is exposed.

ここで、第1の電極101について特に限定はなく、インジウム錫酸化物、酸化珪素を含むインジウム錫酸化物、2〜20%の酸化亜鉛を含む酸化インジウムの他、アルミニウム(Al)、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)等の導電性を有する物質を用いて形成すればよい。また、隔壁層121についても特に限定はなく、酸化珪素等の無機物またはアクリル、ポリイミド、レジスト等有機物等を用いて形成すればよい。また、シロキサン等を用いて隔壁層121を形成してもよい。   Here, the first electrode 101 is not particularly limited. In addition to indium tin oxide, indium tin oxide containing silicon oxide, indium oxide containing 2 to 20% zinc oxide, aluminum (Al), gold (Au ), Platinum (Pt), nickel (Ni), tungsten (W), chromium (Cr), molybdenum (Mo), iron (Fe), cobalt (Co), copper (Cu), palladium (Pd), etc. What is necessary is just to form using the substance which has this. The partition layer 121 is not particularly limited, and may be formed using an inorganic material such as silicon oxide or an organic material such as acrylic, polyimide, or resist. Alternatively, the partition wall layer 121 may be formed using siloxane or the like.

次に、第1の電極101の上に、共役二重結合を含む化合物(第1の化合物)を含む第1の層111を形成する。第1の化合物は、[2+2]環化付加反応([2+2]cycloaddition)によって化合物を生成することが容易な低分子化合物であることが好ましい。ここで低分子化合物とは、分子量が100〜1000である化合物をいう。このような化合物として、例えば、アントラセン、アントラセン誘導体、ケイ皮酸、ケイ皮酸誘導体、クマリン誘導体等が挙げられる。   Next, the first layer 111 including a compound including a conjugated double bond (first compound) is formed over the first electrode 101. The first compound is preferably a low molecular weight compound that can easily form a compound by a [2 + 2] cycloaddition reaction ([2 + 2] cycloaddition). Here, the low molecular compound means a compound having a molecular weight of 100 to 1,000. Examples of such compounds include anthracene, anthracene derivatives, cinnamic acid, cinnamic acid derivatives, and coumarin derivatives.

第1の層111の形成方法について特に限定はなく、蒸着法、塗布法、または描画法等の何れの方法を用いて形成してもよい。ここで、描画法とは、材料となる溶液を滴下するタイミング、位置を制御しながら所望の部位に選択的に膜を形成する方法である。なお、描画法を用いることによって、層を形成するための材料となる物質を無駄なく使用でき、材料の使用効率の高い発光素子を作製することができる。   There is no particular limitation on the method for forming the first layer 111, and the first layer 111 may be formed by any method such as an evaporation method, a coating method, or a drawing method. Here, the drawing method is a method of selectively forming a film at a desired site while controlling the timing and position of dropping a solution as a material. Note that by using the drawing method, a substance which is a material for forming the layer can be used without waste, and a light-emitting element with high use efficiency of the material can be manufactured.

次に、第1の層111に光を照射し、第1の化合物を[2+2]環化付加反応させる。ここで、[2+2]環化付加反応とは、光反応のひとつであり、共役二重結合を含む化合物が付加により環状の構造を形成する反応をいう。   Next, the first layer 111 is irradiated with light to cause the [2 + 2] cycloaddition reaction of the first compound. Here, the [2 + 2] cycloaddition reaction is one of photoreactions and refers to a reaction in which a compound containing a conjugated double bond forms a cyclic structure by addition.

第1の化合物を[2+2]環化付加反応させることによって、第1の化合物の光二量体である第2の化合物が生成される。例えば、第1の化合物がアントラセンである場合には、光照射によってアントラセンの光二量体が第2の化合物として生成される。このようにして、第2の化合物を含む第2の層112が形成される。   By subjecting the first compound to a [2 + 2] cycloaddition reaction, a second compound that is a photodimer of the first compound is generated. For example, when the first compound is anthracene, a photodimer of anthracene is generated as the second compound by light irradiation. In this way, the second layer 112 containing the second compound is formed.

光の照射方法等について特に限定はなく、照射する光の波長、照射時間、照射強度等は、[2+2]環化付加反応が起こるように、第1の化合物の特性に合わせて調節すればよい。また、第1の層111において表面(光が入射する側の面)から膜厚方向にいずれの深さまでの領域を第2の層112へと変化させるかについて特に限定はない。   The light irradiation method and the like are not particularly limited, and the wavelength, irradiation time, irradiation intensity, and the like of the light to be irradiated may be adjusted according to the characteristics of the first compound so that the [2 + 2] cycloaddition reaction occurs. . In addition, there is no particular limitation on whether the region from the surface (the surface on which light is incident) to the depth in the film thickness direction in the first layer 111 is changed to the second layer 112.

以上のようにして形成された第2の層112は、第1の層111よりも溶媒、特に有機溶媒に対する溶解性が低い層である。   The second layer 112 formed as described above is a layer having lower solubility in a solvent, particularly an organic solvent, than the first layer 111.

次に、第2の層112の上に、共役二重結合を含む化合物(第3の化合物)を含む第3の層113を形成する。第3の化合物は、[2+2]環化付加反応によって化合物を生成することが容易な低分子化合物であることが好ましく、前述の第1の化合物と同様のものを用いることができる。   Next, a third layer 113 including a compound including a conjugated double bond (third compound) is formed over the second layer 112. The third compound is preferably a low-molecular compound that can easily form a compound by a [2 + 2] cycloaddition reaction, and the same compound as the first compound described above can be used.

第3の層113の形成方法について特に限定はなく、蒸着法、塗布法、または描画法等の何れの方法を用いて形成してもよい。第2の層112は溶媒、特に有機溶媒に対し溶解し難い層であるため、第2の層112の層の上には、蒸着法のような乾式法だけでなく、溶媒、特に有機溶媒を含む溶液を材料とした塗布法、描画法等の湿式法によっても層を形成することが容易にできる。また、描画法を用いることによって、層を形成するための材料となる物質を無駄なく使用でき、材料の使用効率の高い発光素子を作製することができる。   There is no particular limitation on the method for forming the third layer 113, and the third layer 113 may be formed by any method such as an evaporation method, a coating method, or a drawing method. Since the second layer 112 is a layer that is difficult to dissolve in a solvent, particularly an organic solvent, not only a dry method such as a vapor deposition method but also a solvent, particularly an organic solvent, is formed on the second layer 112. The layer can be easily formed by a wet method such as a coating method or a drawing method using a solution containing the material as a material. In addition, by using the drawing method, a substance which is a material for forming a layer can be used without waste, and a light-emitting element with high use efficiency of the material can be manufactured.

次に、第3の層113に光を照射し、第3の化合物を[2+2]環化付加反応させる。第3の化合物を[2+2]環化付加反応させることによって、第3の化合物の二量体である第4の化合物が生成される。このようにして、第4の化合物を含む第4の層114が形成される。   Next, the third layer 113 is irradiated with light to cause the [2 + 2] cycloaddition reaction of the third compound. A fourth compound that is a dimer of the third compound is produced by subjecting the third compound to a [2 + 2] cycloaddition reaction. In this way, the fourth layer 114 containing the fourth compound is formed.

光の照射方法等について特に限定はなく、照射する光の波長、照射時間、照射強度等は、[2+2]環化付加反応が起こるように、第3の化合物の特性に合わせて調節すればよい。また、第3の層113において表面(光が入射する側の面)から膜厚方向にいずれの深さまでの領域を第4の層114へと変化させるかについて特に限定はない。   The light irradiation method and the like are not particularly limited, and the wavelength, irradiation time, irradiation intensity, and the like of the irradiation light may be adjusted according to the characteristics of the third compound so that the [2 + 2] cycloaddition reaction occurs. . In addition, there is no particular limitation on whether the region from the surface (the surface on which light enters) to the depth in the film thickness direction in the third layer 113 is changed to the fourth layer 114.

次に、第4の層114の上に第5の層115を形成する。第5の層115の形成方法について特に限定はなく、蒸着法、塗布法、または描画法等、何れの方法を用いて形成してもよい。第4の層114は、[2+2]環化付加反応によって生成された第4の化合物から成る層であるため、第4の層114の層の上には、蒸着法のような乾式法だけでなく、塗布法、描画法等の湿式法によっても層を形成することが容易にできる。また、描画法を用いることによって、層を形成するための材料となる物質を無駄なく使用でき、材料の使用効率良く発光素子を作製することができる。また、第5の層115は低分子化合物だけでなく高分子化合物を用いて形成してもよい。ここで、高分子化合物とは、分子内に同期構造を有し、分子量に分布を有する化合物である。このように、特に[2+2]環化付加反応によって生成された物質を含む層を設ける必要がない場合は、低分子化合物だけでなく高分子化合物を用いて形成してもよい。但し、低分子化合物を用いた場合には、重合開始剤等の不純物を含まない発光素子を得ることができる。   Next, the fifth layer 115 is formed over the fourth layer 114. There is no particular limitation on the method for forming the fifth layer 115, and any method such as an evaporation method, a coating method, or a drawing method may be used. Since the fourth layer 114 is a layer made of the fourth compound generated by the [2 + 2] cycloaddition reaction, the fourth layer 114 is formed on the fourth layer 114 only by a dry method such as an evaporation method. Alternatively, the layer can be easily formed by a wet method such as a coating method or a drawing method. In addition, by using the drawing method, a substance that is a material for forming a layer can be used without waste, and a light-emitting element can be manufactured with high efficiency in using the material. Further, the fifth layer 115 may be formed using a high molecular compound as well as a low molecular compound. Here, the polymer compound is a compound having a synchronous structure in the molecule and having a distribution in molecular weight. Thus, when it is not particularly necessary to provide a layer containing a substance generated by the [2 + 2] cycloaddition reaction, not only a low molecular compound but also a high molecular compound may be used. However, when a low-molecular compound is used, a light-emitting element that does not contain impurities such as a polymerization initiator can be obtained.

以上のように、[2+2]環化付加反応によって生成された化合物を含む第2の層112や第4の層114を設けることによって、第3の層113や第5の層115を湿式法によって形成することが容易となる。このように本発明の発光素子は、湿式法によって作製することが容易であり、その為、特に描画法を用いて膜形成することにより低コストで製造できるというものである。なお、描画法の具体例としては、インクジェット法等が挙げられる。   As described above, by providing the second layer 112 and the fourth layer 114 containing the compound generated by the [2 + 2] cycloaddition reaction, the third layer 113 and the fifth layer 115 are formed by a wet method. It is easy to form. As described above, the light-emitting element of the present invention can be easily manufactured by a wet method, and therefore can be manufactured at a low cost by forming a film using a drawing method. A specific example of the drawing method is an ink jet method.

次に、第5の層115の上に第2の電極102を形成する。ここで、第2の電極102について特に限定はなく、インジウム錫酸化物、酸化珪素を含むインジウム錫酸化物、2〜20%の酸化亜鉛を含む酸化インジウムの他、アルミニウム(Al)、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)等の導電性を有する物質を用いて形成すればよい。なお、第1の電極101と第2の電極102とのいずれか一または両方は、可視光を透過できる導電物で形成されていることが好ましい。これによって、発光した光をいずれか一または両方の電極を介して取り出すことができる。   Next, the second electrode 102 is formed over the fifth layer 115. Here, the second electrode 102 is not particularly limited, and in addition to indium tin oxide, indium tin oxide containing silicon oxide, indium oxide containing 2 to 20% zinc oxide, aluminum (Al), gold (Au ), Platinum (Pt), nickel (Ni), tungsten (W), chromium (Cr), molybdenum (Mo), iron (Fe), cobalt (Co), copper (Cu), palladium (Pd), etc. What is necessary is just to form using the substance which has this. Note that one or both of the first electrode 101 and the second electrode 102 is preferably formed using a conductive material that can transmit visible light. Thereby, the emitted light can be taken out through one or both electrodes.

なお、本形態では、第1の層111と第3の層113の2層に対し、[2+2]環化付加反応を起こさせるための処理をしたが、蒸着法、塗布法、描画法等の成膜方法によって形成した全ての層に対しそのような処理を行う必要はない。例えば、第5の層115に含まれる溶媒に対し第3の化合物が不溶であるといった場合には、第4の層114は必ずしも形成する必要はないため、第1の層111に対してのみ[2+2]環化付加反応を起こさせるための処理を行ってもよい。   Note that in this embodiment, the two layers of the first layer 111 and the third layer 113 are processed to cause the [2 + 2] cycloaddition reaction. However, vapor deposition, coating, drawing, etc. It is not necessary to perform such treatment on all layers formed by the film formation method. For example, when the third compound is insoluble in the solvent contained in the fifth layer 115, the fourth layer 114 is not necessarily formed, and thus only the first layer 111 [ A treatment for causing a 2 + 2] cycloaddition reaction may be performed.

第1の電極101と第2の電極102とに電圧を印加し、電流を流したときに、電子と正孔とが再結合して発光物質を励起し、励起された発光物質が基底状態に戻るときに発光する。何れの層に発光物質を含ませるかについて特に限定はないが、図1に表されるような発光素子においては、両電極から離れている第3の層113に含ませることが好ましい。これによって、金属に起因した消光が起こることを防止できる。ここで、発光物質とは、発光効率が良好で、所望の発光波長の発光を呈し得る物質である。従って、前述の第3の化合物が、[2+2]環化付加反応を起こすことができ、また発光効率も良好である場合は、第3の化合物を発光物質として用いてもよい。また、第3の化合物と異なる物質を発光させたい場合は、第3の化合物と共に、所望の発光波長の発光を呈し得る物質を混合させればよい。発光物質用いる物質について特に限定はなく、蛍光を発光する物質の他、燐光を発光する物質等を用いることができる。また、第3の層113において電子と正孔とが再結合するように、第1の層111、第2の層112、第4の層114、第5の層115の膜厚、キャリア輸送性等を調節してやればよい。また、二つの電極のうち陰極として機能する方の電極と接するようにフッ化リチウム、フッ化カルシウム、リチウム、カルシウム等、アルカリ金属若しくはアルカリ土類金属を含む層等を設け、電子の注入を補助してもよい。また、陽極として機能する方の電極と接するようにモリブデン酸化物、バナジウム酸化物等の金属酸化物等を含む層を設け、正孔の注入を補助してもよい。   When a voltage is applied to the first electrode 101 and the second electrode 102 and a current is passed, electrons and holes are recombined to excite the luminescent material, and the excited luminescent material returns to the ground state. Lights when returning. There is no particular limitation on which layer contains the light-emitting substance, but in the light-emitting element shown in FIG. 1, it is preferable that the light-emitting substance be contained in the third layer 113 that is separated from both electrodes. This can prevent quenching due to the metal. Here, the light-emitting substance is a substance that has good emission efficiency and can emit light of a desired emission wavelength. Therefore, when the above-mentioned third compound can cause a [2 + 2] cycloaddition reaction and has good emission efficiency, the third compound may be used as a light-emitting substance. When a substance different from the third compound is desired to emit light, a substance that can emit light with a desired emission wavelength may be mixed with the third compound. There is no particular limitation on the substance used for the light-emitting substance, and a substance that emits phosphorescence or the like can be used in addition to a substance that emits fluorescence. In addition, the thickness of the first layer 111, the second layer 112, the fourth layer 114, and the fifth layer 115, and the carrier transport property so that electrons and holes are recombined in the third layer 113. Etc. should be adjusted. In addition, a layer containing alkali metal or alkaline earth metal such as lithium fluoride, calcium fluoride, lithium, calcium, etc. is provided so as to be in contact with the electrode functioning as the cathode of the two electrodes to assist the injection of electrons. May be. In addition, a layer containing a metal oxide such as molybdenum oxide or vanadium oxide may be provided so as to be in contact with the electrode functioning as an anode to assist hole injection.

以上に説明した本発明の発光素子の作製方法を実施することによって、湿式法を用いて形成した複数の層を積層させた発光素子を容易に作製することができる。また、湿式法のなかでも特に描画法を用いて作製することによって、低コストで作製することができる。また、本発明の発光素子の作製方法を実施することによって、重合開始剤等の不純物を含まない発光素子を作製することができる。   By implementing the method for manufacturing a light-emitting element of the present invention described above, a light-emitting element in which a plurality of layers formed using a wet method are stacked can be easily manufactured. Further, it can be manufactured at a low cost by using a drawing method among wet methods. In addition, by performing the method for manufacturing a light-emitting element of the present invention, a light-emitting element that does not contain impurities such as a polymerization initiator can be manufactured.

(実施の形態2)
本形態では本発明を適用した半導体素子について図10を用いて説明する。
(Embodiment 2)
In this embodiment mode, a semiconductor element to which the present invention is applied will be described with reference to FIGS.

図10において、支持体200上にはゲート電極201を覆うように、ゲート絶縁層202が設けられている。ゲート電極201について特に限定はなく、アルミニウム、銅、金、銀等の導電性を有する材料を用いて形成されたものを用いることができる。また、ゲート絶縁層202についても特に限定はなく、酸化珪素または窒化珪素等の無機物の他、有機物を用いて形成されたものであってもよい。また、支持体200についても特に限定はなく、ガラス基板、石英基板等の他、プラスチック基板等の可撓性を有する基板を用いることができる。   In FIG. 10, a gate insulating layer 202 is provided on the support 200 so as to cover the gate electrode 201. There is no particular limitation on the gate electrode 201, and a gate electrode 201 formed using a conductive material such as aluminum, copper, gold, or silver can be used. The gate insulating layer 202 is not particularly limited, and may be formed using an organic material in addition to an inorganic material such as silicon oxide or silicon nitride. Further, the support 200 is not particularly limited, and a flexible substrate such as a plastic substrate can be used in addition to a glass substrate, a quartz substrate, and the like.

ゲート絶縁層202上には、ゲート電極201及びゲート絶縁層202と重畳するように第1の半導体層203が設けられている。第1の半導体層203は、共役二重結合を含む化合物(第5の化合物)を含む層である。第5の化合物は、[2+2]環化付加反応([2+2]cycloaddition)によって化合物を生成することが容易な低分子化合物であることが好ましい。ここで低分子化合物とは、分子量が100〜1000である化合物をいう。このような化合物として、例えば、アントラセン、アントラセン誘導体、ケイ皮酸、ケイ皮酸誘導体、クマリン誘導体、ペンタセン誘導体等が挙げられる。   A first semiconductor layer 203 is provided over the gate insulating layer 202 so as to overlap with the gate electrode 201 and the gate insulating layer 202. The first semiconductor layer 203 is a layer containing a compound containing a conjugated double bond (fifth compound). The fifth compound is preferably a low molecular weight compound that can easily form a compound by a [2 + 2] cycloaddition reaction ([2 + 2] cycloaddition). Here, the low molecular compound means a compound having a molecular weight of 100 to 1,000. Examples of such compounds include anthracene, anthracene derivatives, cinnamic acid, cinnamic acid derivatives, coumarin derivatives, and pentacene derivatives.

第1の半導体層203の形成方法について特に限定はなく、蒸着法、塗布法、または描画法等の何れの方法を用いて形成してもよい。但し、描画法を用いることによって、層を形成するための材料となる物質を無駄なく使用でき、材料の使用効率良くトランジスタを作製することができる。   There is no particular limitation on the method for forming the first semiconductor layer 203, and any method such as an evaporation method, a coating method, or a drawing method may be used. However, by using the drawing method, a substance which is a material for forming a layer can be used without waste, and a transistor can be manufactured with high efficiency in using the material.

また図10のトランジスタは、第1の半導体層203と接して第2の半導体層204を有する。第2の半導体層204は、第1の半導体層203に光を照射し、[2+2]環化付加反応を起こさせることによって生成された第5の化合物の二量体(第6の化合物)を含む層である。このようにして形成された第2の半導体層204は、溶媒、特に有機溶媒に溶解し難いという性質を有する。   In addition, the transistor in FIG. 10 includes a second semiconductor layer 204 in contact with the first semiconductor layer 203. The second semiconductor layer 204 irradiates the first semiconductor layer 203 with light and causes a [2 + 2] cycloaddition reaction to generate a dimer (sixth compound) of the fifth compound generated. It is a layer that contains. The second semiconductor layer 204 formed in this manner has a property that it is difficult to dissolve in a solvent, particularly an organic solvent.

第2の半導体層204の上にはさらに第3の半導体層205を有する。第3の半導体層205の形成方法について特に限定はなく、蒸着法、塗布法、または描画法等の何れの方法を用いて形成してもよい。第2の半導体層204は溶媒、特に有機溶媒溶解し難い層であるため、第2の半導体層204の層の上には、蒸着法のような乾式法だけでなく、溶媒、特に有機溶媒を含む溶液を材料とした塗布法、描画法等の湿式法によっても層を形成することが容易にできる。また、描画法を用いることによって、層を形成するための材料となる物質を無駄なく使用でき、材料の使用効率良くトランジスタを作製することができる。   A third semiconductor layer 205 is further provided over the second semiconductor layer 204. There is no particular limitation on the method for forming the third semiconductor layer 205, and any method such as an evaporation method, a coating method, or a drawing method may be used. The second semiconductor layer 204 is a layer that is difficult to dissolve a solvent, particularly an organic solvent. The layer can be easily formed by a wet method such as a coating method or a drawing method using a solution containing the material as a material. In addition, by using the drawing method, a substance which is a material for forming a layer can be used without waste, and a transistor can be manufactured with high efficiency in using the material.

また、第1の半導体層203、第3の半導体層205としては、それぞれ、ペンタセン、ポリチオフェン等の低分子化合物または高分子化合物を用いて形成された層を用いることができる。   For the first semiconductor layer 203 and the third semiconductor layer 205, layers formed using a low molecular compound or a high molecular compound such as pentacene or polythiophene can be used, respectively.

ここで、第1の半導体層203と第3の半導体層205のいずれか一方はn型の半導体(正孔よりも電子の移動度が高く、電子が優先的に輸送される半導体)で形成された層であり、他方はp型の半導体(電子よりも正孔の移動度が高く、正孔が優先的に輸送される半導体)で形成された層である。つまり第1の半導体層203と第3の半導体層205とは優先的に輸送されるキャリアの極性が異なる。   Here, one of the first semiconductor layer 203 and the third semiconductor layer 205 is formed of an n-type semiconductor (a semiconductor in which electrons have a higher mobility than holes and electrons are transported preferentially). The other layer is a layer formed of a p-type semiconductor (a semiconductor in which holes have higher mobility than electrons and holes are transported preferentially). That is, the first semiconductor layer 203 and the third semiconductor layer 205 have different polarities of carriers that are transported preferentially.

第3の半導体層205の上には、ソース電極206、ドレイン電極207を有する。ソース電極206、ドレイン電極207について特に限定はなく、アルミニウム、銅、金、銀等の他、ポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)等を用いて形成された導電性を有する有機物を用いて形成されたものを用いることができる。また、ソース電極206、ドレイン電極207の形成方法についても特に限定はなく、蒸着法、塗布法、または描画法等の何れの方法を用いて形成してもよい。また、塗布法や描画法等の湿式法を用いる場合は、第3の半導体層205に光を照射して[2+2]環化付加反応を起こさせ、溶媒、特に有機溶媒に溶解し難い層を形成してもよい。   A source electrode 206 and a drain electrode 207 are provided over the third semiconductor layer 205. The source electrode 206 and the drain electrode 207 are not particularly limited, and are formed using aluminum, copper, gold, silver, or the like, or a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS). Those formed using a conductive organic material can be used. There are no particular limitations on the method for forming the source electrode 206 and the drain electrode 207, and any method such as an evaporation method, a coating method, or a drawing method may be used. In the case of using a wet method such as a coating method or a drawing method, the third semiconductor layer 205 is irradiated with light to cause a [2 + 2] cycloaddition reaction, and a layer that is difficult to dissolve in a solvent, particularly an organic solvent, is formed. It may be formed.

以上に説明し本発明のトランジスタおいて、ソース電極206とドレイン電極207との間に電位差が生じるように電圧を印加すると共に、ゲート電極201に正の電圧を印加したとき、n型の半導体を含む側の層においてチャネルが形成され、電流が流れる。また、ソース電極206とドレイン電極207との間に電位差が生じるように電圧を印加すると共に、ゲート電極201に負の電圧を印加したとき、p型の半導体を含む側の層においてチャネルが形成され、電流が流れる。具体的には、第1の半導体層203がn型の半導体で形成された層であり第3の半導体層205がp型の半導体で形成された層であるとき、ゲート電極201に正の電圧を印加すると第1の半導体層203にチャネルが形成される。また、ゲート電極201に負の電圧を印加すると第3の半導体層205にチャネルが形成される。   As described above, in the transistor of the present invention, when a voltage is applied so that a potential difference is generated between the source electrode 206 and the drain electrode 207 and a positive voltage is applied to the gate electrode 201, an n-type semiconductor is formed. A channel is formed in the containing layer, and a current flows. In addition, when a voltage is applied so that a potential difference is generated between the source electrode 206 and the drain electrode 207 and a negative voltage is applied to the gate electrode 201, a channel is formed in the layer including the p-type semiconductor. Current flows. Specifically, when the first semiconductor layer 203 is a layer formed of an n-type semiconductor and the third semiconductor layer 205 is a layer formed of a p-type semiconductor, a positive voltage is applied to the gate electrode 201. Is applied, a channel is formed in the first semiconductor layer 203. When a negative voltage is applied to the gate electrode 201, a channel is formed in the third semiconductor layer 205.

以上に説明した本発明の半導体素子の作製方法を実施することによって、湿式法を用いて形成した複数の層を積層させた半導体素子を容易に作製することができる。また、湿式法のなかでも特に描画法を用いて作製することによって、低コストで作製することができる。なお、半導体素子の構造は、図10に示したものに限定されるものではなく、図10と異なる構造を有するものであってもよい。   By implementing the method for manufacturing a semiconductor element of the present invention described above, a semiconductor element in which a plurality of layers formed by a wet method are stacked can be easily manufactured. Further, it can be manufactured at a low cost by using a drawing method among wet methods. Note that the structure of the semiconductor element is not limited to that shown in FIG. 10, and may have a structure different from that shown in FIG.

(実施の形態3)
本発明の発光素子は低コストで作製することができるため、本発明の発光素子を画素等として用いることで、安価な発光装置、半導体装置等を製造することができる。また、本発明を実施することで、重合開始剤等の不純物に起因した発光素子の不具合が少ない発光装置を得ることができる。
(Embodiment 3)
Since the light-emitting element of the present invention can be manufactured at low cost, an inexpensive light-emitting device, semiconductor device, or the like can be manufactured by using the light-emitting element of the present invention as a pixel or the like. In addition, by implementing the present invention, a light emitting device with few defects of the light emitting element due to impurities such as a polymerization initiator can be obtained.

本形態では、本発明の発光素子を含み、表示機能を有する発光装置の回路構成および駆動方法について図4〜7を用いて説明する。   In this embodiment mode, a circuit configuration and a driving method of a light-emitting device that includes the light-emitting element of the present invention and has a display function will be described with reference to FIGS.

図4は本発明を適用した発光装置を上面からみた模式図である。図4において、基板6500上には、画素部6511と、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とが設けられている。ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、配線群を介して、外部入力端子であるFPC(フレキシブルプリントサーキット)6503と接続している。そして、ソース信号線駆動回路6512と、書込用ゲート信号線駆動回路6513と、消去用ゲート信号線駆動回路6514とは、それぞれ、FPC6503からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。またFPC6503にはプリント配線基盤(PWB)6504が取り付けられている。なお、駆動回路部は、上記のように必ずしも画素部6511と同一基板上に設けられている必要はなく、例えば、配線パターンが形成されたFPC上にICチップを実装したもの(TCP)等を利用し、基板外部に設けられていてもよい。   FIG. 4 is a schematic view of a light emitting device to which the present invention is applied as viewed from above. In FIG. 4, a pixel portion 6511, a source signal line driver circuit 6512, a write gate signal line driver circuit 6513, and an erase gate signal line driver circuit 6514 are provided over a substrate 6500. The source signal line driver circuit 6512, the writing gate signal line driver circuit 6513, and the erasing gate signal line driver circuit 6514 are respectively FPC (flexible printed circuit) 6503 which is an external input terminal through a wiring group. Connected. The source signal line driver circuit 6512, the writing gate signal line driver circuit 6513, and the erasing gate signal line driver circuit 6514 receive a video signal, a clock signal, a start signal, a reset signal, and the like from the FPC 6503, respectively. . A printed wiring board (PWB) 6504 is attached to the FPC 6503. Note that the driver circuit portion is not necessarily provided over the same substrate as the pixel portion 6511 as described above. For example, an IC chip mounted on an FPC on which a wiring pattern is formed (TCP) or the like is used. It may be used and provided outside the substrate.

画素部6511には、列方向に延びた複数のソース信号線が行方向に並んで配列している。また、電流供給線が行方向に並んで配列している。また、画素部6511には、行方向に延びた複数のゲート信号線が列方向に並んで配列している。また画素部6511には、発光素子を含む一組の回路が複数配列している。   In the pixel portion 6511, a plurality of source signal lines extending in the column direction are arranged side by side in the row direction. In addition, current supply lines are arranged side by side in the row direction. In the pixel portion 6511, a plurality of gate signal lines extending in the row direction are arranged side by side in the column direction. In the pixel portion 6511, a plurality of sets of circuits including light-emitting elements are arranged.

図5は、一画素を動作するための回路を表した図である。図5に示す回路には、第1のトランジスタ901と第2のトランジスタ902と発光素子903とが含まれている。   FIG. 5 is a diagram showing a circuit for operating one pixel. The circuit illustrated in FIG. 5 includes a first transistor 901, a second transistor 902, and a light-emitting element 903.

第1のトランジスタ901と、第2のトランジスタ902とは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む三端子の素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本形態においては、ソースまたはドレインとして機能する領域を、それぞれ第1電極、第2電極と表記する。   Each of the first transistor 901 and the second transistor 902 is a three-terminal element including a gate electrode, a drain region, and a source region, and has a channel region between the drain region and the source region. Here, since the source region and the drain region vary depending on the structure and operating conditions of the transistor, it is difficult to limit which is the source region or the drain region. Therefore, in this embodiment, regions functioning as a source or a drain are referred to as a first electrode and a second electrode, respectively.

ゲート信号線911と、書込用ゲート信号線駆動回路913とはスイッチ918によって電気的に接続または非接続の状態になるように設けられている。また、ゲート信号線911と、消去用ゲート信号線駆動回路914とはスイッチ919によって電気的に接続または非接続の状態になるように設けられている。また、ソース信号線912は、スイッチ920によってソース信号線駆動回路915または電源916のいずれかに電気的に接続するように設けられている。そして、第1のトランジスタ901のゲートはゲート信号線911に電気的に接続している。また、第1のトランジスタの第1電極はソース信号線912に電気的に接続し、第2電極は第2のトランジスタ902のゲート電極と電気的に接続している。第2のトランジスタ902の第1電極は電流供給線917と電気的に接続し、第2電極は発光素子903に含まれる一の電極と電気的に接続している。なお、スイッチ918は、書込用ゲート信号線駆動回路913に含まれていてもよい。またスイッチ919についても消去用ゲート信号線駆動回路914の中に含まれていてもよい。また、スイッチ920についてもソース信号線駆動回路915の中に含まれていてもよい。   The gate signal line 911 and the writing gate signal line driving circuit 913 are provided so as to be electrically connected or disconnected by a switch 918. The gate signal line 911 and the erasing gate signal line driver circuit 914 are provided so as to be electrically connected or disconnected by a switch 919. The source signal line 912 is provided so as to be electrically connected to either the source signal line driver circuit 915 or the power source 916 by the switch 920. The gate of the first transistor 901 is electrically connected to the gate signal line 911. The first electrode of the first transistor is electrically connected to the source signal line 912, and the second electrode is electrically connected to the gate electrode of the second transistor 902. The first electrode of the second transistor 902 is electrically connected to the current supply line 917, and the second electrode is electrically connected to one electrode included in the light-emitting element 903. Note that the switch 918 may be included in the write gate signal line driver circuit 913. The switch 919 may also be included in the erase gate signal line driver circuit 914. Further, the switch 920 may also be included in the source signal line driver circuit 915.

また画素部におけるトランジスタや発光素子等の配置について特に限定はないが、例えば図6の上面図に表すように配置することができる。図6において、第1のトランジスタ1001の第1電極はソース信号線1004に接続し、第2の電極は第2のトランジスタ1002のゲート電極に接続している。また第2トランジスタの第1電極は電流供給線1005に接続し、第2電極は発光素子の電極1006に接続している。ゲート信号線1003の一部は第1のトランジスタ1001のゲート電極として機能する。   There is no particular limitation on the arrangement of transistors, light-emitting elements, and the like in the pixel portion, but they can be arranged as shown in the top view of FIG. In FIG. 6, the first electrode of the first transistor 1001 is connected to the source signal line 1004, and the second electrode is connected to the gate electrode of the second transistor 1002. The first electrode of the second transistor is connected to the current supply line 1005, and the second electrode is connected to the electrode 1006 of the light emitting element. Part of the gate signal line 1003 functions as a gate electrode of the first transistor 1001.

次に、駆動方法について説明する。図7は時間経過に伴ったフレームの動作について説明する図である。図7において、横方向は時間経過を表し、縦方向はゲート信号線の走査段数を表している。   Next, a driving method will be described. FIG. 7 is a diagram for explaining the operation of a frame over time. In FIG. 7, the horizontal direction represents the passage of time, and the vertical direction represents the number of scanning stages of the gate signal line.

本発明の発光装置を用いて画像表示を行うとき、表示期間においては、画面の書き換え動作と表示動作とが繰り返し行われる。この書き換え回数について特に限定はないが、画像をみる人がちらつき(フリッカ)を感じないように少なくとも1秒間に60回程度とすることが好ましい。ここで、一画面(1フレーム)の書き換え動作と表示動作を行う期間を1フレーム期間という。   When image display is performed using the light emitting device of the present invention, the screen rewriting operation and the display operation are repeatedly performed during the display period. The number of rewrites is not particularly limited, but is preferably at least about 60 times per second so that a person viewing the image does not feel flicker. Here, a period during which one screen (one frame) is rewritten and displayed is referred to as one frame period.

1フレームは、図7に示すように、書き込み期間501a、502a、503a、504aと保持期間501b、502b、503b、504bとを含む4つのサブフレーム501、502、503、504に時分割されている。発光するための信号を与えられた発光素子は、保持期間において発光状態となっている。各々のサブフレームにおける保持期間の長さの比は、第1のサブフレーム501:第2のサブフレーム502:第3のサブフレーム503:第4のサブフレーム504=23:22:21:20=8:4:2:1となっている。これによって4ビット階調を表現することができる。但し、ビット数及び階調数はここに記すものに限定されず、例えば8つのサブフレームを設け8ビット階調を行えるようにしてもよい。 As shown in FIG. 7, one frame is time-divided into four subframes 501, 502, 503, and 504 including a writing period 501a, 502a, 503a, and 504a and a holding period 501b, 502b, 503b, and 504b. . A light emitting element to which a signal for emitting light is given is in a light emitting state in the holding period. The ratio of the length of the holding period in each subframe is as follows: first subframe 501: second subframe 502: third subframe 503: fourth subframe 504 = 2 3 : 2 2 : 2 1 : 2 0 = 8: 4: 2: 1. As a result, 4-bit gradation can be expressed. However, the number of bits and the number of gradations are not limited to those described here. For example, eight subframes may be provided so that 8-bit gradation can be performed.

1フレームにおける動作について説明する。まず、サブフレーム501において、1行目から最終行まで順に書き込み動作が行われる。従って、行によって書き込み期間の開始時間が異なる。書き込み期間501aが終了した行から順に保持期間501bへと移る。当該保持期間において、発光するための信号を与えられている発光素子は発光状態となっている。また、保持期間501bが終了した行から順に次のサブフレーム502へ移り、サブフレーム501の場合と同様に1行目から最終行まで順に書き込み動作が行われる。以上のような動作を繰り返し、サブフレーム504の保持期間504b迄終了する。サブフレーム504における動作を終了したら次のフレームへ移る。このように、各サブフレームにおいて発光した時間の積算時間が、1フレームにおける各々の発光素子の発光時間となる。この発光時間を発光素子ごとに変えて一画素内で様々に組み合わせることによって、明度および色度の異なる様々な表示色を形成することができる。   An operation in one frame will be described. First, in the subframe 501, the write operation is performed in order from the first row to the last row. Therefore, the start time of the writing period differs depending on the row. From the row in which the writing period 501a ends, the storage period 501b is started in order. In the holding period, the light-emitting element to which a signal for emitting light is given is in a light-emitting state. Further, the processing proceeds to the next subframe 502 in order from the row in which the holding period 501b ends, and the writing operation is performed in order from the first row to the last row as in the case of the subframe 501. The operation as described above is repeated until the holding period 504b of the subframe 504 ends. When the operation in the subframe 504 is completed, the process proceeds to the next frame. Thus, the accumulated time of the light emission in each subframe is the light emission time of each light emitting element in one frame. Various display colors having different brightness and chromaticity can be formed by changing the light emission time for each light emitting element and combining them in various ways within one pixel.

サブフレーム504のように、最終行目までの書込が終了する前に、既に書込を終え、保持期間に移行した行における保持期間を強制的に終了させたいときは、保持期間504bの後に消去期間504cを設け、強制的に非発光の状態となるように制御することが好ましい。そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ(この期間を非発光期間504dとする。)。そして、最終行目の書込期間が終了したら直ちに、一行目から順に次の(またはフレーム)の書込期間に移行する。これによって、サブフレーム504の書き込み期間と、その次のサブフレームの書き込み期間とが重畳することを防ぐことができる。   When it is desired to forcibly end the holding period in the row that has already finished writing and has shifted to the holding period before the writing up to the last row is completed as in the subframe 504, after the holding period 504b. It is preferable to provide an erasing period 504c and control to forcibly enter a non-light emitting state. Then, the row that is forcibly set to the non-light emitting state is kept in the non-light emitting state for a certain period (this period is referred to as a non-light emitting period 504d). Then, as soon as the writing period of the last row ends, the next (or frame) writing period starts in order from the first row. Accordingly, it is possible to prevent the writing period of the subframe 504 and the writing period of the next subframe from overlapping.

なお、本形態では、サブフレーム501乃至504は保持期間の長いものから順に並んでいるが、必ずしも本実施例のような並びにする必要はなく、例えば保持期間の短いものから順に並べられていてもよいし、または保持期間の長いものと短いものとがランダムに並んでいてもよい。また、サブフレームは、さらに複数のフレームに分割されていてもよい。つまり、同じ映像信号を与えている期間、ゲート信号線の走査を複数回行ってもよい。   In this embodiment, the subframes 501 to 504 are arranged in order from the longest holding period. However, the subframes 501 to 504 are not necessarily arranged as in the present embodiment. For example, the subframes 501 to 504 may be arranged in order from the shortest holding period. Alternatively, a long holding period and a short holding period may be arranged at random. In addition, the subframe may be further divided into a plurality of frames. That is, the gate signal line may be scanned a plurality of times during the period when the same video signal is applied.

ここで、書込期間および消去期間における、図5で示す回路の動作について説明する。   Here, the operation of the circuit shown in FIG. 5 in the writing period and the erasing period will be described.

まず書込期間における動作について説明する。書込期間において、n行目(nは自然数)のゲート信号線911は、スイッチ918を介して書込用ゲート信号線駆動回路913と電気的に接続し、消去用ゲート信号線駆動回路914とは非接続である。また、ソース信号線912はスイッチ920を介してソース信号線駆動回路と電気的に接続している。ここで、n行目(nは自然数)のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。そして、この時、1列目から最終列目迄のソース信号線に同時に映像信号が入力される。なお、各列のソース信号線912から入力される映像信号は互いに独立したものである。ソース信号線912から入力された映像信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。この時第2のトランジスタ902に入力された信号によって、電流供給線917から発光素子903へ供給される電流値が決まる。そして、その電流値に依存して発光素子903は発光または非発光が決まる。例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903が発光する。一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903が発光する。   First, the operation in the writing period will be described. In the writing period, the gate signal line 911 in the n-th row (n is a natural number) is electrically connected to the writing gate signal line driving circuit 913 via the switch 918 and is connected to the erasing gate signal line driving circuit 914. Is disconnected. The source signal line 912 is electrically connected to the source signal line driver circuit through the switch 920. Here, a signal is input to the gate of the first transistor 901 connected to the gate signal line 911 in the n-th row (n is a natural number), and the first transistor 901 is turned on. At this time, video signals are simultaneously input to the source signal lines from the first column to the last column. Note that the video signals input from the source signal lines 912 in each column are independent from each other. The video signal input from the source signal line 912 is input to the gate electrode of the second transistor 902 through the first transistor 901 connected to each source signal line. At this time, a current value supplied from the current supply line 917 to the light-emitting element 903 is determined by a signal input to the second transistor 902. Then, depending on the current value, the light emitting element 903 determines light emission or non-light emission. For example, in the case where the second transistor 902 is a p-channel transistor, the light-emitting element 903 emits light by inputting a low level signal to the gate electrode of the second transistor 902. On the other hand, when the second transistor 902 is an n-channel transistor, the light emitting element 903 emits light when a high level signal is input to the gate electrode of the second transistor 902.

次に消去期間における動作について説明する。消去期間において、n行目(nは自然数)のゲート信号線911は、スイッチ919を介して消去用ゲート信号線駆動回路914と電気的に接続し、書込用ゲート信号線駆動回路913とは非接続である。また、ソース信号線912はスイッチ920を介して電源916と電気的に接続している。ここで、n行目のゲート信号線911に接続した第1のトランジスタ901のゲートに信号が入力され、第1のトランジスタ901はオンとなる。そして、この時、1列目から最終列目迄のソース信号線に同時に消去信号が入力される。ソース信号線912から入力された消去信号は、各々のソース信号線に接続した第1のトランジスタ901を介して第2のトランジスタ902のゲート電極に入力される。この時第2のトランジスタ902に入力された信号によって、電流供給線917から発光素子903への電流の供給が阻止される。そして、発光素子903は強制的に非発光となる。例えば、第2のトランジスタ902がPチャネル型である場合は、第2のトランジスタ902のゲート電極にHigh Levelの信号が入力されることによって発光素子903は非発光となる。一方、第2のトランジスタ902がNチャネル型である場合は、第2のトランジスタ902のゲート電極にLow Levelの信号が入力されることによって発光素子903は非発光となる。   Next, the operation in the erasing period will be described. In the erasing period, the gate signal line 911 in the n-th row (n is a natural number) is electrically connected to the erasing gate signal line driving circuit 914 via the switch 919, and is connected to the writing gate signal line driving circuit 913. Not connected. The source signal line 912 is electrically connected to the power source 916 through the switch 920. Here, a signal is input to the gate of the first transistor 901 connected to the gate signal line 911 in the n-th row, and the first transistor 901 is turned on. At this time, the erase signal is simultaneously input to the source signal lines from the first column to the last column. The erase signal input from the source signal line 912 is input to the gate electrode of the second transistor 902 through the first transistor 901 connected to each source signal line. At this time, current supplied from the current supply line 917 to the light-emitting element 903 is blocked by a signal input to the second transistor 902. Then, the light emitting element 903 is forced to emit no light. For example, in the case where the second transistor 902 is a p-channel transistor, the light-emitting element 903 does not emit light when a high level signal is input to the gate electrode of the second transistor 902. On the other hand, in the case where the second transistor 902 is an n-channel transistor, the light emitting element 903 does not emit light by inputting a low level signal to the gate electrode of the second transistor 902.

なお、消去期間では、n行目(nは自然数)については、以上に説明したような動作によって消去する為の信号を入力する。しかし、前述のように、n行目が消去期間であると共に、他の行(m行目(mは自然数)とする。)については書込期間となる場合がある。このような場合、同じ列のソース信号線を利用してn行目には消去の為の信号を、m行目には書込の為の信号を入力する必要があるため、以下に説明するような動作させることが好ましい。   In the erasing period, for the nth row (n is a natural number), a signal for erasing is input by the operation as described above. However, as described above, the nth row may be an erasing period and the other row (mth row (m is a natural number)) may be a writing period. In such a case, it is necessary to input a signal for erasure to the n-th row and a signal for writing to the m-th row using the source signal line in the same column. It is preferable to operate as described above.

先に説明した消去期間における動作によって、n行目の発光素子903が非発光となった後、直ちに、ゲート信号線と消去用ゲート信号線駆動回路914とを非接続の状態とすると共に、スイッチ920を切り替えてソース信号線とソース信号線駆動回路915と接続させる。そして、ソース信号線とソース信号線駆動回路915とを接続させる共に、ゲート信号線と書込用ゲート信号線駆動回路913とを接続させる。そして、書込用ゲート信号線駆動回路913からm行目の信号線に選択的に信号が入力され、第1のトランジスタがオンすると共に、ソース信号線駆動回路915からは、1列目から最終列目迄のソース信号線に書込の為の信号が入力される。この信号によって、m行目の発光素子は、発光または非発光となる。   Immediately after the light emitting element 903 in the n-th row does not emit light by the operation in the erasing period described above, the gate signal line and the erasing gate signal line driving circuit 914 are immediately disconnected, and the switch The source signal line and the source signal line driver circuit 915 are connected by switching 920. Then, the source signal line and the source signal line driver circuit 915 are connected, and the gate signal line and the writing gate signal line driver circuit 913 are connected. Then, a signal is selectively input from the writing gate signal line driving circuit 913 to the m-th signal line, the first transistor is turned on, and the source signal line driving circuit 915 receives the final signal from the first column. A signal for writing is input to the source signal lines up to the column. By this signal, the m-th row light emitting element emits light or does not emit light.

以上のようにしてm行目について書込期間を終えたら、直ちに、n+1行目の消去期間に移行する。その為に、ゲート信号線と書込用ゲート信号線駆動回路913を非接続とすると共に、スイッチ920を切り替えてソース信号線を電源916と接続する。また、ゲート信号線と書込用ゲート信号線駆動回路913を非接続とすると共に、ゲート信号線については、消去用ゲート信号線駆動回路914と接続状態にする。そして、消去用ゲート信号線駆動回路914からn+1行目のゲート信号線に選択的に信号を入力して第1のトランジスタに信号をオンする共に、電源916から消去信号が入力される。このようにして、n+1行目の消去期間を終えたら、直ちに、m行目の書込期間に移行する。以下、同様に、消去期間と書込期間とを繰り返し、最終行目の消去期間まで動作させればよい。   Immediately after the writing period for the m-th row is completed as described above, the erasing period for the (n + 1) -th row is started. For this purpose, the gate signal line and the writing gate signal line driving circuit 913 are disconnected, and the switch 920 is switched to connect the source signal line to the power source 916. Further, the gate signal line and the writing gate signal line driving circuit 913 are disconnected, and the gate signal line is connected to the erasing gate signal line driving circuit 914. Then, a signal is selectively input from the erasing gate signal line driving circuit 914 to the gate signal line of the (n + 1) th row to turn on the signal to the first transistor, and an erasing signal is input from the power supply 916. In this way, when the erasing period of the (n + 1) th row is finished, the writing period immediately proceeds to the mth row. Thereafter, similarly, the erasing period and the writing period may be repeated until the erasing period of the last row is operated.

なお、本形態では、n行目の消去期間とn+1行目の消去期間との間にm行目の書込期間を設ける態様について説明したが、これに限らず、n−1行目の消去期間とn行目の消去期間との間にm行目の書込期間を設けてもよい。   In this embodiment, the mode in which the m-th writing period is provided between the n-th erasing period and the (n + 1) -th erasing period has been described. An m-th writing period may be provided between the period and the n-th erasing period.

また、本形態では、サブフレーム504のように非発光期間504dを設けるとき、消去用ゲート信号線駆動回路914と或る一のゲート信号線とを非接続状態にすると共に、書込用ゲート信号線駆動回路913と他のゲート信号線とを接続状態にする動作を繰り返している。このような動作は、特に非発光期間を設けないフレームにおいて行っても構わない。   In this embodiment, when the non-light emission period 504d is provided as in the subframe 504, the erasing gate signal line driver circuit 914 and one gate signal line are disconnected from each other, and the write gate signal The operation of connecting the line driving circuit 913 and the other gate signal lines is repeated. Such an operation may be performed particularly in a frame in which a non-light emitting period is not provided.

(実施の形態4)
本発明の電子デバイスを含む発光装置の断面図の一態様について、図8を用いて説明する。
(Embodiment 4)
One mode of a cross-sectional view of a light-emitting device including the electronic device of the present invention is described with reference to FIG.

図8において、点線で囲まれているのは、本発明の発光素子12を駆動するために設けられているトランジスタ11である。発光素子12は、実施の形態1おにおいて述べたように第1の電極13と第2の電極14との間に複数の層が積層された層15を有する本発明の発光素子である。トランジスタ11のドレインと第1の電極13とは、第1層間絶縁膜16(16a、16b、16c)を貫通している配線17によって電気的に接続されている。また、発光素子12は、隔壁層18によって、隣接して設けられている別の発光素子と分離されている。このような構成を有する本発明の発光装置は、本形態において、基板10上に設けられている。   In FIG. 8, a transistor 11 provided for driving the light emitting element 12 of the present invention is surrounded by a dotted line. The light-emitting element 12 is a light-emitting element of the present invention having the layer 15 in which a plurality of layers are stacked between the first electrode 13 and the second electrode 14 as described in Embodiment Mode 1. The drain of the transistor 11 and the first electrode 13 are electrically connected by a wiring 17 penetrating the first interlayer insulating film 16 (16a, 16b, 16c). The light emitting element 12 is separated from another light emitting element provided adjacent thereto by a partition wall layer 18. The light-emitting device of the present invention having such a structure is provided over the substrate 10 in this embodiment.

なお、図8に示されたトランジスタ11は、半導体層を中心として基板と逆側にゲート電極が設けられたトップゲート型のものである。但し、トランジスタ11の構造については、特に限定はなく、例えばボトムゲート型のものでもよい。またボトムゲートの場合には、チャネルを形成する半導体層の上に保護膜が形成されたもの(チャネル保護型)でもよいし、或いはチャネルを形成する半導体層の一部が凹状になったもの(チャネルエッチ型)でもよい。   Note that the transistor 11 illustrated in FIG. 8 is a top-gate transistor in which a gate electrode is provided on the opposite side of the substrate with a semiconductor layer as a center. However, the structure of the transistor 11 is not particularly limited, and may be, for example, a bottom gate type. In the case of a bottom gate, the semiconductor layer forming a channel may be formed with a protective film (channel protection type), or the semiconductor layer forming the channel may be partially concave ( Channel etch type).

また、トランジスタ11を構成する半導体層は、結晶性、非結晶性のいずれのものでもよい。また、セミアモルファス等でもよい。また、無機物から成る半導体の他、有機物から成る半導体を含む半導体層であってもよい。   Further, the semiconductor layer included in the transistor 11 may be either crystalline or non-crystalline. Moreover, a semi-amorphous etc. may be sufficient. In addition to a semiconductor made of an inorganic material, a semiconductor layer containing a semiconductor made of an organic material may be used.

なお、セミアモルファス半導体とは、次のようなものである。非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるものである。また少なくとも膜中の一部の領域には、0.5〜20nmの結晶粒を含んでいる。ラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端させる為に水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。所謂微結晶半導体(マイクロクリスタル半導体)とも言われている。珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHz。基板加熱温度は300℃以下でよく、好ましくは100〜250℃。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020/cm3以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。なお、セミアモルファス半導体を用いたTFT(薄膜トランジスタ)の移動度はおよそ1〜10cm2/Vsecとなる。 The semi-amorphous semiconductor is as follows. A semiconductor having an intermediate structure between amorphous and crystalline (including single crystal and polycrystal) and having a third state that is stable in terms of free energy, has a short-range order, and has a lattice distortion. It contains a crystalline region. Further, at least a part of the region in the film contains crystal grains of 0.5 to 20 nm. The Raman spectrum is shifted to the lower wavenumber side than 520 cm −1 . In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the Si crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. It is also called a so-called microcrystalline semiconductor (microcrystal semiconductor). A silicide gas is formed by glow discharge decomposition (plasma CVD). As the silicide gas, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 or the like can be used. This silicide gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times. The pressure is generally in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less, preferably 100 to 250 ° C. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 / cm 3 or less, and in particular, the oxygen concentration is 5 × 10 19 / cm 3 or less, preferably 1 × 10 19 / cm 3 or less. Note that the mobility of a TFT (thin film transistor) using a semi-amorphous semiconductor is approximately 1 to 10 cm 2 / Vsec.

また、半導体層が結晶性のものの具体例としては、単結晶または多結晶性の珪素、或いはシリコンゲルマニウム等から成るものが挙げられる。これらはレーザー結晶化によって形成されたものでもよいし、例えばニッケル等を用いた固相成長法による結晶化によって形成されたものでもよい。   Further, specific examples of the crystalline semiconductor layer include those made of single crystal or polycrystalline silicon, silicon germanium, or the like. These may be formed by laser crystallization, or may be formed by crystallization by a solid phase growth method using nickel or the like, for example.

なお、半導体層が非晶質の物質、例えばアモルファスシリコンで形成される場合には、トランジスタ11およびその他のトランジスタ(発光素子を駆動するための回路を構成するトランジスタ)は全てNチャネル型トランジスタで構成された回路を有する発光装置であることが好ましい。それ以外については、Nチャネル型またはPチャネル型のいずれか一のトランジスタで構成された回路を有する発光装置でもよいし、両方のトランジスタで構成された回路を有する発光装置でもよい。   Note that in the case where the semiconductor layer is formed of an amorphous material, for example, amorphous silicon, the transistor 11 and other transistors (transistors constituting a circuit for driving a light emitting element) are all configured by N-channel transistors. It is preferable that the light-emitting device have a structured circuit. Other than that, a light-emitting device having a circuit including any one of an N-channel transistor and a P-channel transistor, or a light-emitting device including a circuit including both transistors may be used.

さらに、第1層間絶縁膜16は、図8(A)〜(C)に示すように多層でもよいし、または単層でもよい。なお、16aは酸化珪素や窒化珪素のような無機物から成り、16bはアクリルやシロキサン(シリコン(Si)と酸素(O)との結合で骨格構造が構成され、アルキル基等の置換基を有する化合物)、塗布成膜可能な酸化珪素等の自己平坦性を有する物質から成る。さらに、16cはアルゴン(Ar)を含む窒化珪素膜から成る。なお、各層を構成する物質については、特に限定はなく、ここに述べたもの以外のものを用いてもよい。また、これら以外の物質から成る層をさらに組み合わせてもよい。このように、第1層間絶縁膜16は、無機物または有機物の両方を用いて形成されたものでもよいし、または無機物と有機物のいずれか一で形成されたものでもよい。   Further, the first interlayer insulating film 16 may be a multilayer as shown in FIGS. 8A to 8C, or may be a single layer. Note that 16a is made of an inorganic material such as silicon oxide or silicon nitride, and 16b is a compound having a skeleton structure composed of a bond of acrylic or siloxane (silicon (Si) and oxygen (O) and having a substituent such as an alkyl group. ), And a self-flattening material such as silicon oxide that can be coated and formed. Further, 16c is made of a silicon nitride film containing argon (Ar). In addition, there is no limitation in particular about the substance which comprises each layer, You may use things other than what was described here. Moreover, you may further combine the layer which consists of substances other than these. As described above, the first interlayer insulating film 16 may be formed using both an inorganic material and an organic material, or may be formed using any one of an inorganic material and an organic material.

隔壁層18は、エッジ部において、曲率半径が連続的に変化する形状であることが好ましい。また隔壁層18は、アクリルやシロキサン、レジスト、酸化珪素等を用いて形成される。なお隔壁層18は、無機物と有機物のいずれか一で形成されたものでもよいし、または両方を用いて形成されたものでもよい。   The partition layer 18 preferably has a shape in which the radius of curvature continuously changes at the edge portion. The partition layer 18 is formed using acrylic, siloxane, resist, silicon oxide, or the like. The partition wall layer 18 may be formed of any one of an inorganic material and an organic material, or may be formed using both.

なお、図8(A)、(C)では、第1層間絶縁膜16のみがトランジスタ11と発光素子12の間に設けられた構成であるが、図8(B)のように、第1層間絶縁膜16(16a、16b)の他、第2層間絶縁膜19(19a、19b)が設けられた構成のものであってもよい。図8(B)に示す発光装置においては、第1の電極13は第2層間絶縁膜19を貫通し、配線17と接続している。   In FIGS. 8A and 8C, only the first interlayer insulating film 16 is provided between the transistor 11 and the light-emitting element 12, but as shown in FIG. 8B, the first interlayer insulating film 16 is provided. In addition to the insulating film 16 (16a, 16b), the second interlayer insulating film 19 (19a, 19b) may be provided. In the light emitting device shown in FIG. 8B, the first electrode 13 penetrates through the second interlayer insulating film 19 and is connected to the wiring 17.

第2層間絶縁膜19は、第1層間絶縁膜16と同様に、多層でもよいし、または単層でもよい。19aはアクリルやシロキサン、塗布成膜可能な酸化珪素等の自己平坦性を有する物質から成る。さらに、19bはアルゴン(Ar)を含む窒化珪素膜から成る。なお、各層を構成する物質については、特に限定はなく、ここに述べたもの以外のものを用いてもよい。また、これら以外の物質から成る層をさらに組み合わせてもよい。このように、第2層間絶縁膜19は、無機物または有機物の両方を用いて形成されたものでもよいし、または無機物と有機物のいずれか一で形成されたものでもよい。   Similar to the first interlayer insulating film 16, the second interlayer insulating film 19 may be a multilayer or a single layer. 19a is made of a self-flattening material such as acrylic, siloxane, or silicon oxide that can be coated and formed. Further, 19b is made of a silicon nitride film containing argon (Ar). In addition, there is no limitation in particular about the substance which comprises each layer, You may use things other than what was described here. Moreover, you may further combine the layer which consists of substances other than these. As described above, the second interlayer insulating film 19 may be formed using both an inorganic material and an organic material, or may be formed using any one of an inorganic material and an organic material.

発光素子12において、第1の電極13および第2の電極14がいずれも透光性を有する物質で構成されている場合、図8(A)の白抜きの矢印で表されるように、第1の電極13側と第2の電極14側の両方から発光を取り出すことができる。また、第2の電極14のみが透光性を有する物質で構成されている場合、図8(B)の白抜きの矢印で表されるように、第2の電極14側のみから発光を取り出すことができる。この場合、第1の電極13は反射率の高い材料で構成されているか、または反射率の高い材料から成る膜(反射膜)が第1の電極13の下方に設けられていることが好ましい。また、第1の電極13のみが透光性を有する物質で構成されている場合、図8(C)の白抜きの矢印で表されるように、第1の電極13側のみから発光を取り出すことができる。この場合、第2の電極14は反射率の高い材料で構成されているか、または反射膜が第2の電極14の上方に設けられていることが好ましい。   In the light-emitting element 12, when each of the first electrode 13 and the second electrode 14 is formed using a light-transmitting substance, the first electrode 13 and the second electrode 14 are formed as shown by the white arrows in FIG. Light emission can be extracted from both the first electrode 13 side and the second electrode 14 side. In addition, in the case where only the second electrode 14 is formed using a light-transmitting substance, light emission is extracted only from the second electrode 14 side as represented by a white arrow in FIG. 8B. be able to. In this case, it is preferable that the first electrode 13 is made of a material having a high reflectivity, or a film (reflective film) made of a material having a high reflectivity is provided below the first electrode 13. In addition, in the case where only the first electrode 13 is formed using a light-transmitting substance, light emission is extracted only from the first electrode 13 side as represented by a white arrow in FIG. 8C. be able to. In this case, it is preferable that the second electrode 14 is made of a highly reflective material, or a reflective film is provided above the second electrode 14.

また、発光素子12は、第1の電極13の電位よりも第2の電極14の電位が高くなるように電圧を印加したときに動作するように層15が積層されたものであってもよいし、或いは、第1の電極13の電位よりも第2の電極14の電位が低くなるように電圧を印加したときに動作するように層15が積層されたものであってもよい。前者の場合、トランジスタ11はNチャネル型トランジスタであり、後者の場合、トランジスタ11はPチャネル型トランジスタである。   In addition, the light emitting element 12 may be one in which the layer 15 is stacked so as to operate when a voltage is applied so that the potential of the second electrode 14 is higher than the potential of the first electrode 13. Alternatively, the layer 15 may be stacked so as to operate when a voltage is applied so that the potential of the second electrode 14 is lower than the potential of the first electrode 13. In the former case, the transistor 11 is an N-channel transistor, and in the latter case, the transistor 11 is a P-channel transistor.

以上のように、本実施の形態では、トランジスタによって発光素子の駆動を制御するアクティブ型の発光装置について説明したが、この他、トランジスタ等の駆動用の素子を特に設けずに発光素子を駆動させるパッシブ型の発光装置であってもよい。パッシブ型の発光装置においても、低駆動電圧で動作する本発明の発光素子を含むことによって、低消費電力で駆動させることができる。   As described above, in this embodiment mode, an active light-emitting device that controls driving of a light-emitting element using a transistor has been described. In addition to this, a light-emitting element is driven without particularly providing a driving element such as a transistor. A passive light emitting device may be used. A passive light-emitting device can also be driven with low power consumption by including the light-emitting element of the present invention that operates at a low drive voltage.

(実施の形態5)
本発明の発光装置は低コストで作製できるものであるため、本発明の発光装置を実装することによって低コストな電子機器を得ることができる。
(Embodiment 5)
Since the light-emitting device of the present invention can be manufactured at low cost, a low-cost electronic device can be obtained by mounting the light-emitting device of the present invention.

本発明を適用した発光装置を実装した電子機器の一実施例を図9に示す。   One embodiment of an electronic device mounted with a light emitting device to which the present invention is applied is shown in FIG.

図9(A)は、本発明を適用して作製したノート型のパーソナルコンピュータであり、本体5521、筐体5522、表示部5523、キーボード5524などによって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことでパーソナルコンピュータを完成できる。   FIG. 9A illustrates a laptop personal computer manufactured by applying the present invention, which includes a main body 5521, a housing 5522, a display portion 5523, a keyboard 5524, and the like. A personal computer can be completed by incorporating a light-emitting device having the light-emitting element of the present invention as a display portion.

図9(B)は、本発明を適用して作製した電話機であり、本体5552には表示部5551と、音声出力部5554、音声入力部5555、操作スイッチ5556、5557、アンテナ5553等によって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことで電話機を完成できる。   FIG. 9B illustrates a telephone manufactured by applying the present invention. The main body 5552 includes a display portion 5551, an audio output portion 5554, an audio input portion 5555, operation switches 5556 and 5557, an antenna 5553, and the like. ing. A telephone can be completed by incorporating a light-emitting device having the light-emitting element of the present invention as a display portion.

図9(C)は、本発明を適用して作製したテレビ受像機であり、表示部5531、筐体5532、スピーカー5533などによって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことでテレビ受像機を完成できる。   FIG. 9C illustrates a television set manufactured by applying the present invention, which includes a display portion 5531, a housing 5532, a speaker 5533, and the like. A television receiver can be completed by incorporating a light-emitting device having the light-emitting element of the present invention as a display portion.

以上のように本発明の発光装置は、各種電子機器の表示部として用いるのに非常に適している。   As described above, the light-emitting device of the present invention is very suitable for use as a display portion of various electronic devices.

なお、上記に述べた電子機器の他、ナビゲイション装置、或いは照明機器等に本発明の発光素子を有する発光装置を実装しても構わない。   Note that a light-emitting device having the light-emitting element of the present invention may be mounted on a navigation device, a lighting device, or the like in addition to the electronic devices described above.

本発明の発光装置の構造について説明する図。4A and 4B illustrate a structure of a light-emitting device of the present invention. 本発明の発光装置の作製方法について説明する図。8A and 8B illustrate a method for manufacturing a light-emitting device of the present invention. 本発明の発光装置の作製方法について説明する図。8A and 8B illustrate a method for manufacturing a light-emitting device of the present invention. 本発明を適用した発光装置について説明する図。4A and 4B illustrate a light-emitting device to which the present invention is applied. 本発明を適用した発光装置に含まれる回路について説明する図。6A and 6B illustrate a circuit included in a light-emitting device to which the present invention is applied. 本発明を適用した発光装置の上面図。The top view of the light-emitting device to which this invention is applied. 本発明を適用した発光装置のフレーム動作について説明する図。4A and 4B illustrate a frame operation of a light-emitting device to which the present invention is applied. 本発明を適用した発光装置の断面図。Sectional drawing of the light-emitting device to which this invention is applied. 本発明を適用した電子機器の図。The figure of the electronic device to which this invention is applied. 本発明の半導体装置について説明する図。6A and 6B illustrate a semiconductor device of the present invention.

符号の説明Explanation of symbols

101 第1の電極
102 第2の電極
111 第1の層
112 第2の層
113 第3の層
114 第4の層
115 第5の層
121 隔壁層
200 支持体
201 ゲート電極
202 ゲート絶縁層
203 第1の半導体層
204 第2の半導体層
205 第3の半導体層
206 ソース電極
207 ドレイン電極
6500 基板
6503 FPC(フレキシブルプリントサーキット)
6504 プリント配線基盤(PWB)
6511 画素部
6512 ソース信号線駆動回路
6513 書込用ゲート信号線駆動回路
6514 消去用ゲート信号線駆動回路
901 第1のトランジスタ
902 第2のトランジスタ
903 発光素子
911 ゲート信号線
912 ソース信号線
913 書込用ゲート信号線駆動回路
914 消去用ゲート信号線駆動回路
915 ソース信号線駆動回路
916 電源
917 電流供給線
918 スイッチ
919 スイッチ
920 スイッチ
1001 第1のトランジスタ
1002 第2のトランジスタ
1003 ゲート信号線
1004 ソース信号線
1005 電流供給線
1006 電極
501 サブフレーム
502 サブフレーム
503 サブフレーム
504 サブフレーム
501a 期間
501b 保持期間
502a 期間
502b 保持期間
503a 期間
503b 保持期間
504a 期間
504b 保持期間
504c 消去期間
504d 非発光期間
10 基板
11 トランジスタ
12 発光素子
13 第1の電極
14 第2の電極
15 層
16 層間絶縁膜
17 配線
18 隔壁層
19 層間絶縁膜
5521 本体
5522 筐体
5523 表示部
5524 キーボード
5551 表示部
5552 本体
5553 アンテナ
5554 音声出力部
5555 音声入力部
5556 操作スイッチ
5531 表示部
5532 筐体
5533 スピーカー

101 1st electrode 102 2nd electrode 111 1st layer 112 2nd layer 113 3rd layer 114 4th layer 115 5th layer 121 Partition layer 200 Support body 201 Gate electrode 202 Gate insulating layer 203 1st One semiconductor layer 204 Second semiconductor layer 205 Third semiconductor layer 206 Source electrode 207 Drain electrode 6500 Substrate 6503 FPC (flexible printed circuit)
6504 Printed Wiring Board (PWB)
6511 Pixel portion 6512 Source signal line driving circuit 6513 Writing gate signal line driving circuit 6514 Erasing gate signal line driving circuit 901 First transistor 902 Second transistor 903 Light emitting element 911 Gate signal line 912 Source signal line 913 Writing Gate signal line driving circuit 914 erasing gate signal line driving circuit 915 source signal line driving circuit 916 power supply 917 current supply line 918 switch 919 switch 920 switch 1001 first transistor 1002 second transistor 1003 gate signal line 1004 source signal line 1005 Current supply line 1006 Electrode 501 Subframe 502 Subframe 503 Subframe 504 Subframe 501a Period 501b Holding period 502a Period 502b Holding period 503a Period 503b Holding period 04a period 504b holding period 504c erasing period 504d non-light emitting period 10 substrate 11 transistor 12 light emitting element 13 first electrode 14 second electrode 15 layer 16 interlayer insulating film 17 wiring 18 partition layer 19 interlayer insulating film 5521 body 5522 housing 5523 Display unit 5524 Keyboard 5551 Display unit 5552 Main body 5553 Antenna 5554 Audio output unit 5555 Audio input unit 5556 Operation switch 5531 Display unit 5532 Housing 5533 Speaker

Claims (9)

共役二重結合を含み分子量100〜1000である第1の化合物を含む第1の層と、
前記第1の化合物が付加反応により環状の構造を形成することによって生成された第2の化合物を含む第2の層と
を有し、
第1の層と第2の層とが積層している
ことを特徴とする電子デバイス。
A first layer comprising a first compound comprising a conjugated double bond and having a molecular weight of 100 to 1000;
A second layer containing a second compound produced by the first compound forming a cyclic structure by an addition reaction; and
An electronic device, wherein the first layer and the second layer are laminated.
第1の電極と第2の電極との間に第1の層と第2の層とを有し、
前記第1の層は、共役二重結合を含み分子量100〜1000である第1の化合物を含み、
前記第2の層は、付加反応により前記第1の化合物が環状の構造を形成することによって生成された第2の化合物を含む
ことを特徴とする発光素子。
Having a first layer and a second layer between the first electrode and the second electrode;
The first layer includes a first compound having a conjugated double bond and a molecular weight of 100 to 1000,
The light emitting element, wherein the second layer includes a second compound generated by forming an annular structure of the first compound by an addition reaction.
第1の半導体層と、第3の半導体層との間に第2の層を有し、
前記第1の半導体層は、共役二重結合を含み分子量100〜1000である第1の化合物を含み、
前記第2の半導体層は、付加反応により前記第1の化合物が環状の構造を形成することによって生成された第2の化合物を含み
前記第3の半導体層は、第1の半導体層と優先的に輸送されるキャリアの極性が異なる
ことを特徴とする半導体素子。
A second layer between the first semiconductor layer and the third semiconductor layer;
The first semiconductor layer includes a first compound having a conjugated double bond and a molecular weight of 100 to 1000,
The second semiconductor layer includes a second compound that is generated by forming an annular structure of the first compound by an addition reaction. The third semiconductor layer has priority with the first semiconductor layer. A semiconductor element characterized in that the polarities of carriers transported in the semiconductor are different.
配列された複数の発光素子を有し、
前記発光素子は、
共役二重結合を含み分子量100〜1000である第1の化合物を含む第1の層と、
前記第1の化合物が付加反応により環状の構造を形成することによって生成された第2の化合物を含む第2の層と
を有し、
第1の層と第2の層とが積層している
ことを特徴とする発光装置。
Having a plurality of light emitting elements arranged;
The light emitting element is
A first layer comprising a first compound comprising a conjugated double bond and having a molecular weight of 100 to 1000;
A second layer containing a second compound produced by the first compound forming a cyclic structure by an addition reaction; and
A light-emitting device, wherein the first layer and the second layer are stacked.
請求項4に記載の発光装置を表示部に用いていることを特徴とする電子機器。   An electronic apparatus using the light emitting device according to claim 4 for a display portion. 共役二重結合を含み分子量100〜1000の化合物を含む層を形成する第1の工程と、
前記化合物について[2+2]環化付加反応が生じるように前記層に光を照射する第2の工程と、
を含むことを特徴とする電子デバイスの作製方法。
A first step of forming a layer containing a compound having a conjugated double bond and a molecular weight of 100 to 1000;
A second step of irradiating the layer with light such that a [2 + 2] cycloaddition reaction occurs for the compound;
A method for manufacturing an electronic device, comprising:
共役二重結合を含み分子量100〜1000の化合物を含む第1の層を形成する第1の工程と、
前記化合物について[2+2]環化付加反応が生じるように前記第1の層の上に光を照射し第2の層を形成する第2の工程と、
前記第2の層の上に第3の層を形成する第3の工程と、
を含むことを特徴とする電子デバイスの作製方法。
Forming a first layer containing a compound having a conjugated double bond and a molecular weight of 100 to 1000;
A second step of irradiating light on the first layer to form a second layer so that a [2 + 2] cycloaddition reaction occurs for the compound;
A third step of forming a third layer on the second layer;
A method for manufacturing an electronic device, comprising:
前記第3の層は湿式法によって形成されることを特徴とする請求項7に記載の電子デバイスの作製方法。   The method for manufacturing an electronic device according to claim 7, wherein the third layer is formed by a wet method. 前記第3の層は、描画法によって形成されることを特徴とする請求項7に記載の電子デバイスの作製方法。   The method for manufacturing an electronic device according to claim 7, wherein the third layer is formed by a drawing method.
JP2005234103A 2004-08-23 2005-08-12 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, LIGHTING EQUIPMENT, ELECTRONIC DEVICE, AND SEMICONDUCTOR ELEMENT Expired - Fee Related JP4836513B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005234103A JP4836513B2 (en) 2004-08-23 2005-08-12 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, LIGHTING EQUIPMENT, ELECTRONIC DEVICE, AND SEMICONDUCTOR ELEMENT

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004242869 2004-08-23
JP2004242869 2004-08-23
JP2005234103A JP4836513B2 (en) 2004-08-23 2005-08-12 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, LIGHTING EQUIPMENT, ELECTRONIC DEVICE, AND SEMICONDUCTOR ELEMENT

Publications (3)

Publication Number Publication Date
JP2006093113A true JP2006093113A (en) 2006-04-06
JP2006093113A5 JP2006093113A5 (en) 2008-09-18
JP4836513B2 JP4836513B2 (en) 2011-12-14

Family

ID=36233852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005234103A Expired - Fee Related JP4836513B2 (en) 2004-08-23 2005-08-12 LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, LIGHTING EQUIPMENT, ELECTRONIC DEVICE, AND SEMICONDUCTOR ELEMENT

Country Status (1)

Country Link
JP (1) JP4836513B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084307A1 (en) * 2007-12-27 2009-07-09 Sony Corporation Thin film semiconductor device and field effect transistor
JP2015223688A (en) * 2014-05-30 2015-12-14 東海光学株式会社 Displacement preventive coating agent

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213951A (en) * 1984-04-10 1985-10-26 Meidensha Electric Mfg Co Ltd Photoconductive composition
JPH04100066A (en) * 1990-08-20 1992-04-02 Konica Corp Image forming method
JPH07114987A (en) * 1993-08-02 1995-05-02 Basf Ag Electroluminescence device
JPH08146628A (en) * 1994-11-22 1996-06-07 Mita Ind Co Ltd Electrophotographic photoreceptor
JP2003231740A (en) * 1994-12-28 2003-08-19 Cambridge Display Technol Ltd Polymer and optical element
JP2003315523A (en) * 2002-04-25 2003-11-06 Ricoh Co Ltd Diffraction optical element and method for manufacturing the same, optical pickup device and optical disk driving device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213951A (en) * 1984-04-10 1985-10-26 Meidensha Electric Mfg Co Ltd Photoconductive composition
JPH04100066A (en) * 1990-08-20 1992-04-02 Konica Corp Image forming method
JPH07114987A (en) * 1993-08-02 1995-05-02 Basf Ag Electroluminescence device
JPH08146628A (en) * 1994-11-22 1996-06-07 Mita Ind Co Ltd Electrophotographic photoreceptor
JP2003231740A (en) * 1994-12-28 2003-08-19 Cambridge Display Technol Ltd Polymer and optical element
JP2003315523A (en) * 2002-04-25 2003-11-06 Ricoh Co Ltd Diffraction optical element and method for manufacturing the same, optical pickup device and optical disk driving device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084307A1 (en) * 2007-12-27 2009-07-09 Sony Corporation Thin film semiconductor device and field effect transistor
JP2009177135A (en) * 2007-12-27 2009-08-06 Sony Corp Thin-film semiconductor device, display device, and electronic equipment
US8304763B2 (en) 2007-12-27 2012-11-06 Sony Corporation Thin-film semiconductor device and field-effect transistor
JP2015223688A (en) * 2014-05-30 2015-12-14 東海光学株式会社 Displacement preventive coating agent

Also Published As

Publication number Publication date
JP4836513B2 (en) 2011-12-14

Similar Documents

Publication Publication Date Title
JP6736599B2 (en) Display device
JP6487985B2 (en) Display device
JP2003157983A (en) Light emitting device and manufacturing method of the same
JP2009163268A (en) Driving method of display device
JP2003223138A (en) Light emitting device and its driving method
JP6622893B2 (en) Light emitting device
US8324016B2 (en) Electronic device and manufacturing method thereof
JP4836513B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, LIGHTING EQUIPMENT, ELECTRONIC DEVICE, AND SEMICONDUCTOR ELEMENT
JP4091021B2 (en) Active matrix type display device
JP4149443B2 (en) Light emitting device
JP4741286B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees